JP2611805B2 - 伝送路切替方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割多重ディジタル伝送に利用する。特
に、セルを単位とする情報列を伝送する現用伝送路を予
備用伝送路に切り替える伝送路切替方式に関する。本発
明は光ファイバ通信装置に利用するに適する。

〔従来の技術〕

第６図は従来例ディジタル伝送装置のブロック構成図
である。

送信側装置１では、多重化変換装置２によりディジタ
ル情報列を多重化し、伝送路切替スイッチ12およびイン
タフェース回路14を介して現用伝送路５に送出する。

受信側装置７では、現用伝送路５の信号をインタフェ
ース回路16で受け取り、伝送路切替スイッチ38を介して
多重分離装置９に供給する。多重分離装置９は、多重化
された情報列を分離する。

現用伝送路５において線路や伝送装置が故障した場
合、保守のために動作を停止させる必要がある場合、故
障箇所を修理した後に切り戻す場合等には、伝送路切替
スイッチ13および38により、現用伝送路５を予備用伝送
路６に切り替える。

〔発明が解決しようとする問題点〕

しかし、従来の伝送路切替方式では、現用伝送路５か
ら予備用伝送路６への切替を主信号とは無関係に行って
いた。このため、現用伝送路５と予備用伝送路６との間
の遅延差を吸収することができず、切替時に瞬断が生
じ、主信号の欠落や重複その他により同期がはずれ、正
常な伝送状態を維持できなくなる欠点があった。特に、
高速の光ファイバ通信装置では、現用伝送路と予備用伝
送路との間にフレーム長またはセル長以上の伝搬時間差
があり、現用予備の切替時にフレームやセルの脱落また
は重複が発生する可能性がある。これは実質的に伝送路
の瞬断となる。例えば数百Mb/s以上の基幹伝送路では、
伝送路切替時に非常に短時間の瞬断があっただけでも、
下次群の装置および端末のすべてに大きく影響し、伝送
品質が劣化する欠点があった。

本発明は、以上の問題点を解決し、伝送路切替時の瞬
断をなくし、常に正常な伝送状態を維持できる伝送路切
替方式を提供することを目的とする。

〔問題点を解決するための手段〕

本発明の伝送路切替方式は、送信側装置に、現用伝送
路の情報列を分岐して予備用伝送路に並列伝送させる手
段を備え、受信側装置に、予備用伝送路から受信した情
報列のセル位相を現用伝送路から受信した情報列のセル
位相に一致させるエラスティックストアメモリを含むセ
ル位相同期手段と、このセル位相同期手段の出力する二
つの情報列の内容を比較し、これらの情報列の遅延差を
セル単位で測定する手段と、この測定する手段の出力が
予備用伝送路の遅延量が現用伝送路の遅延量より大きい
ことを示しているときに、現用伝送路の情報列につい
て、その遅延差に相当する個数の連続する空セルを検出
する手段と、測定する手段の出力が予備用伝送路の遅延
量が現用伝送路の遅延量より小さいことを示していると
きに、予備用伝送路の情報列についてその遅延差分の個
数の連続する空セルを検出する手段とを備え、送信側装
置と受信側装置との双方に、現用伝送路の情報列から上
記空セルを除いた部分の内容が予備伝送路に切り替えた
ときに欠落も重複もしない状態を検出してから現用伝送
路を切り離す手段を備えたことを特徴とする。

送信側装置は、クロスコネクトスイッチと伝送路切替
スイッチとの間に、一定容量のバッファメモリと、空セ
ルを連続的に出力する空セル発生手段と、上記バッファ
メモリの出力と上記空セル発生手段との出力を選択する
セレクタとを備え、上記バッファメモリは、情報列の書
込み時には前記クロスコネクトスイッチの出力信号のう
ち空セルを除く主情報セルを書込む手段と、バッファメ
モリが主情報セルで満たされたときに、そのバッファメ
モリのセルが空になるまで連続的に読出す手段とを備え
ることが好ましい。

測定する手段は、二つの情報列のすべてのビットを比
較してもよいが、一以上の任意個を比較することもでき
る。

〔作 用〕

現用伝送路と予備用伝送路とに同一の情報を伝送さ
せ、受信側でそのセル位相を同期させる。その後に、そ
のまま現用伝送路から予備用伝送路に切り替えるとセル
の重複が生じる場合には、情報列に連続して含まれて送
られてくる空セルを利用し、現用伝送路が予備用伝送路
より遅延量が小さい場合は、その遅延量の差だけ現用伝
送路の空セルをカウントして検出し、また、予備用伝送
路が現用伝送路より遅延量が小さい場合には、予備伝送
路の空セルを遅延量の差だけカウントして検出し、この
空セルを取り除いた部分の内容が欠落しない状態にし
て、伝送路を切り替える。これにより、伝送路切替時の
瞬断をなくすことができる。空セルは後に廃棄すること
によって連続した情報列を伝送することができる。

〔実施例〕

第１図は本発明実施例ディジタル伝送装置のブロック
構成図である。この実施例は、光ファイバ伝送路を用い
たセル多重伝送装置に本発明を実施したものである。

この装置は、一定長のディジタル情報にその宛先を表
示するビットが付加されたセルを単位とする情報列をそ
れぞれ伝送する現用伝送路5a〜5dおよび予備用伝送路６
を切り替えるため、送信側装置１に、現用伝送路5a〜5d
のいずれか、例えば現用伝送路5dの情報列を分岐して予
備用伝送路６に並列伝送させる伝送路切替スイッチ12を
備え、受信側装置７に、予備用伝送路６から受信した情
報列のセル位相を現用伝送路から受信した情報列のセル
位相に一致させるセル位相同期手段、すなわちインタフ
ェース回路16、セル同期回路19、エラスティックストア
メモリ22および局クロック源25と、エラスティックスト
アメモリ22の出力する二つの情報列の内容を比較し、こ
れらの情報列の遅延差をセル単位で測定する手段、すな
わち切替スイッチ26、可変遅延回路28、排他的論理和回
路31および制御回路32と、この測定する手段の出力によ
り、現用伝送路５と予備用伝送路６のいずれかの遅延量
が大きいときに、二つの情報列の一方について、その遅
延差に相当する連続する個数の空セルを検出するセル検
出回路34と、このセル検出回路34で遅延量に相当する空
セルが検出されたときに、情報列の遅延がなく高速に現
用伝送路５と予備用伝送路６を切り替える伝送路切替ス
イッチ38と、上記セル検出回路34の１セル分の空セルに
要する時間と連続セルを検出してから伝送路切替スイッ
チ38における伝送路切替までの要する時間だけ受信情報
列を遅延させる固定遅延回路37とを備えている。そし
て、送信側装置１と受信側装置７との双方に、現用伝送
路５の情報列から上記空セルを除いた部分の内容が予備
伝送路６に切り替えたときに欠落も重複もしない状態を
検出してから現用伝送路５を切り離す手段、すなわち送
信側装置１に配置された伝送路切替スイッチ12および制
御回路13と、受信側装置７に配置された制御回路32、33
および伝送路切替スイッチ38と、制御回路13と制御回路
33とを接続するデータリンク15とを備える。

送信側装置１にはさらに、クロスコネクトスイッチ1
0、セル同期パタン挿入回路11およびインタフェース回
路14を備える。受信側装置７にはさらに、クロスコネク
トスイッチ40を備える。

この実施例では、任意の現用伝送路5a〜5dから予備用
伝送路６に、また、使用されていない現用伝送路がある
場合にはその伝送路を予備用伝送路として使用して、他
の伝送路から無瞬断で切り替えることができる。この選
択は、制御回路32からの制御信号27により、切替スイッ
チ26を操作することにより行われる。ここでは、現用伝
送路5dから予備用伝送路６への切替を例に説明する。

セル同期パタン挿入回路11は、クロスコネクトスイッ
チ10の出力の空セルにセル同期パタンおよび監視情報等
を挿入する。このとき、ある一定のセル数を越えても空
セルが到来しない場合には、強制的にセル同期パタンお
よび監視情報等を挿入できる。伝送路切替スイッチ12
は、制御回路13の制御により、現用伝送路5dの情報列を
予備用伝送路６に分岐し、これらの伝送路に同一情報を
並列伝送させる。インタフェース回路14は、伝送路切替
スイッチ12からの情報列を電気光変換し、対応する伝送
路に送出する。

インタフェース回路16は、各伝送路毎に光信号を電気
信号に変換し、ビット同期をとってクロック17d、18を
再生する。セル同期回路19は、インタフェース16の受信
情報列およびクロック17d、18を用いて、それぞれセル
位相パルス20d、21を再生する。エラスティックストア
メモリ22は、セル位相パルス20d、21の位相を基準とし
て、クロック17d、18によりそれぞれ受信情報列を記憶
する。エラスティックストアメモリ22の記憶情報は、局
クロック源25から供給される局セル位相パルス24の位相
を基準として、同じく局クロック源25から供給される局
クロック23により読み出される。これにより、現用伝送
路5dと予備用伝送路６との間の受信情報列のセル位相が
一致する。

切替スイッチ26は、制御回路32からの制御信号27によ
り、現用伝送路5dと予備用伝送路６との受信情報列のみ
を可変遅延回路28に引込むように接続される。この可変
遅延回路28の出力は排他的論理和回路31に供給される。
制御回路32は、排他的論理和回路31の出力を参照しなが
ら、制御信号29、30により可変遅延回路28の遅延量を変
化させ、排他的論理和回路31の出力が常時「０」になる
ように制御する。

すなわち、一方の可変遅延回路28の遅延量を最低と
し、他方の可変遅延回路28の遅延量をセル単位で増加さ
せて、排他的論理和回路31の入力が常時同一ビット符号
となるように、すなわち排他的論理和回路31の出力が常
時「０」となるように制御する。上記他方の可変遅延回
路28の遅延量が最大となっても排他的論理和回路31の出
力が常時「０」とならない場合には、上記他方の可変遅
延回路28の遅延量を最小とし、上記一方の可変遅延回路
28の遅延量を同様に増加させる。

このようにして制御回路32は、排他的論理和回路28の
出力が常時「０」となったとき、双方の可変遅延回路28
の遅延量の差（セル単位）により、どちらの伝送路の情
報列が他方の伝送路より何セル分遅れているかを判定で
きる。

空セル検出回路34は、エラスティックストアメモリ22
からの受信情報列から空セルを検出し、空セル検出信号
35d、36を制御回路32に送出する。この空セル検出回路3
4では、各受信情報列に対して、空セルを検出するセル
単位は、制御回路32からの制御信号35d、36で設定さ
れ、制御回路32で設定された連続した個数の空セルを検
出したときに空セル検出信号を出力する。

伝送路切替スイッチ38は、制御回路32からの制御信号
39により、現用側の固定遅延回路37の出力と、予備用側
の固定遅延回路37の出力とを選択してクロスコネクトス
イッチ40に供給する。

すなわち、制御回路32は、現用伝送路5dの情報列より
予備用伝送路６の情報列が遅れていた場合には、遅延量
に相当する空セルを空セル検出回路34によってカウント
した検出出力35dによって、現用の固定遅延回路37の出
力信号路（ｂ）から予備用伝送路６の固定遅延回路37の
出力信号路（ｃ）に高速に切り替える。

また、現用伝送路5dの情報列が予備用伝送路６より遅
れていた場合には、予備用伝送路６の空セル検出回路34
で、その遅延差分だけの連続した空セルをカウントし、
その検出出力36により、制御回路32の制御出力39によ
り、伝送路切替スイッチ38を制御して、現用の固定遅延
回路37の出力信号回路（ｂ）から予備用の可変遅延回路
37の出力信号路（ｃ）に高速に切り替える。

現用伝送路5dと予備用伝送路６との間に伝送遅延差が
なければ、任意のビット位置で直接に信号路（ｂ）から
信号路（ｃ）に高速に切り替える。

この切替を行った後に、制御回路32は、制御回路33に
伝送路切替完了信号を送出する。制御回路33はデータリ
ンク15を介して伝送路切替信号を制御回路13に伝える。
制御回路13は、この信号により、伝送路切替スイッチ12
を制御して現用伝送路5dを切り離す。これにより、伝送
路切替が完了する。

第２図は情報列のフォーマットを示す。

この情報列は主情報セルおよび同期セルにより構成さ
れる。主情報セルは、宛先を示す論理チャネル番号LCN
と、クロスコネクトスイッチにおいて出方路を選択する
ためのルート識別子を含む領域Ｖと、主情報Ｉとにより
構成される。論理チャネル番号LCNと領域Ｖとがヘッダ
Ｈを構成する。同期セルは、同期ピット列Ｆと、監視情
報その他を含む領域Ｓとにより構成される。各セルは同
一ビット長である。

空セルは、送信側で同期セルに置換されるため、伝送
路上の情報列には存在しない。ただし、空セル内の空セ
ル識別用ビット列と同期セルの同期ビット列Ｆとは同一
パターンであり、空セル検出回路34では同期セルを空セ
ルとして検出する。

可変遅延回路28では、主情報セルの主情報Ｉに含まれ
る一以上任意個のビットＤおよびそれと同じビット位置
の同期セル内のビットＤを取り込む。ただし、取り込む
ビットＤの位置は、各セルの同一ビット位置であること
が必要である。主情報Ｉ内のすべてのビットを取り込む
こともできる。

第３図ないし第４図は以上の動作原理を示す図であ
る。第３図および第４図は現用伝送路5dより予備伝送路
６の伝送遅延が大きい場合における現用側から予備用側
への切替を示し、第４図は現用伝送路5dより予備用伝送
路６の伝送遅延が小さい場合における現用側から予備用
側への切替を示す。

これらの図において、Ａ〜Ｌは長さが等しい固定長セ
ルであり、斜線を引いたＥ〜Ｇのセルは空セルである。
第３図および第４図において、（ａ）は現用伝送路5dの
情報列、（ｂ）は予備用伝送路６の情報列について、セ
ル位相を一致させた後の位置関係を示す。

第３図の（ａ）において、現用伝送路側での、現用と
予備側伝送路間の伝送遅延差は、図では３セル分となっ
ており、この３セル分の連続する空セルを検出したと
き、その検出直後にセルの区切りで現用伝送路5dから予
備用伝送路６に切り替える。この場合空セルが重複して
伝送されることなるが、空セルは主情報のないセルであ
り、伝送路切替スイッチ38の後に続くクロスコネクトス
イッチ40で除外されるため、セル多重伝送路では問題は
生じない。

また、第４図では、予備用伝送路での伝送遅延差が小
さい場合であり、この時は、予備用伝送路６で両伝送路
の間の伝送遅延差分すなわち図においては３セル分の連
続する空セルを検出したときに、その検出直後に、セル
の区切りで現用伝送路5dから予備用伝送路６に切り替え
るように制御する。この場合、第３図とは異なって空セ
ルがなくなるが、第３図と同様に伝送情報には問題は生
じない。

上記実施例では、伝送路の情報列の中に連続する空セ
ルが存在する必要がある。そこで、主情報を含む主情報
セルの発生確率がポアソン分布に従うとした場合の連続
空セルの発生する時間間隔を求めたものを表に示す。こ
の表は、伝送路の伝送速度150Mb/s、セル符号長500ビッ
トの場合における伝送路の平均主情報セル占有率が0.
2、0.5、0.8の場合の平均連続空セル発生間隔を示した
ものである。この表では、空セル連続数ｎをそれに対応
する伝送路切替えが可能となる現用と予備用の伝送路長
差も示している。なお、伝送路遅延時間は5ns/mを用い
ている。この表に示すように伝送路の平均主情報セル占
有率が小さく、両伝送路の伝送路差が比較的小さい場合
に本発明の伝送路切替方式を適用できることが理解でき
る。

第５図は本発明第二実施例ディジタル伝送装置のブロ
ック構成図である。

この実施例は、伝送遅延差が大きい場合等のように連
続的に長い空セルが必要な場合の送信側装置１において
連続的に空セルを発生送信するための構成を示すもので
ある。

この第二実施例では、クロスコネクトスイッチ10と、
セル同期パタン挿入回路11との間に、一定容量を持つバ
ッファメモリ41と、空セル発生回路42と、バッファメモ
リ41と空セル発生回路42の出力が入力され、両者を選択
するセレクタ43を設けたところに特徴があり、その他の
回路は第１図と同様であり、また、受信側装置７の構成
も第１図と同様であるため、省略してある。

次にこの第二実施例の動作を説明する。

バッファメモリ41には、クロスコネクトスイッチ10の
出力の空セルを除いた主情報セルのみが書き込まれる。
バッファメモリ41が主情報セルでいっぱいになると、そ
れ以後バッファメモリ41が空になるまで連続的に主情報
セルが読み出される。空セル発生回路42は、常に空セル
を出力しており、その出力しているセル位相はバッファ
メモリ41より読出されるセル位相と一致している。セレ
クタ43は、バッファメモリ41からの制御信号44によりバ
ッファメモリ41からの主情報セルが読み出されている間
は、バッファメモリ41からの主情報セルを通過させ、そ
れ以外の時間は空セル発生回路42からの空セルを通過さ
せる。その後、この空セルにはセル同期パタン挿入回路
11により同期セルに置換されて受信側装置７に伝送され
る。

この結果、受信側装置７には、空セルが長い時間連続
して受信される。特に、上述の表に示した伝送路の平均
主情報占有率が小さいときに、空セルの連続する区間が
長い傾向は顕著に表れる。このため、第一実施例よりさ
らに長い伝送路長差の関係にある現用伝送路と予備用伝
送路間との間の伝送路切替が可能となる。なお、上述の
ように、送信側装置１の空セル発生回路42で発生し、セ
レクタ43によって選択された連続的な空セルはセル同期
パタン挿入回路11により同期セルに置換されるが、受信
側装置７の連続空セル検出回路34は、同期セルも空セル
と判定するため、同期セルが伝送されてきても、現用伝
送路５と予備用伝送路６との間の切替時点の判定には問
題は生じない。

〔発明の効果〕

以上説明したように、本発明の伝送路切替方式は、伝
送路上に連続的に現れる空セルを利用し、そのまま現用
伝送路から予備用伝送路に切り替えるとセルの重複が生
じる場合にはその分の連続する空セルの区切りで現用伝
送路から予備用伝送路に切り替えて情報に欠落が生じな
いようにする。これにより、現用伝送路から予備用伝送
路に無瞬断で伝送路を切り替えることができる。したが
って、瞬断による伝送品質の劣化を防止できる効果があ
る。

【図面の簡単な説明】

第１図は本発明第一実施例ディジタル伝送装置のブロッ
ク構成図。 第２図は情報列のフォーマットを示す図。 第３図は動作原理を示す図。 第４図は動作原理を示す図。 第５図は本発明第二実施例ディジタル伝送装置のブロッ
ク構成図。 第６図は従来例ディジタル伝送装置のブロック構成図。 １……送信側装置、７……受信側装置、10、40……クロ
スコネクトスイッチ、11……セル同期パタン挿入回路、
12、38……伝送路切替スイッチ、14、16……インタフェ
ース回路、13、32、33……制御回路、15……データリン
ク、19……セル同期回路、22……エラスティックストア
メモリ、25……局クロック源、26……切替スイッチ、28
……可変遅延回路、31……排他的論理和回路、34……空
セル判定回路、37……固定遅延回路、41……バッファメ
モリ、42……空セル発生回路、43……セレクタ、２……
多重化変換装置、９……多重分離装置。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】一定長のディジタル情報にその宛先を表示
   するビットが付加されたセルを単位とする情報列をそれ
   ぞれ伝送する現用伝送路および予備用伝送路の切替手段
   を備えた伝送路切替方式において、 送信側装置に、上記現用伝送路の情報列を分岐して上記
   予備用伝送路に並列伝送させる手段を備え、 受信側装置に、 上記予備用伝送路から受信した情報列のセル位相を上記
   現用伝送路から受信した情報列のセル位相に一致させる
   エラスティックストアメモリを含むセル位相同期手段
   と、 このセル位相同期手段の出力する二つの情報列の内容を
   比較し、これらの情報列の遅延差をセル単位で測定する
   手段と、 この測定する手段の出力が上記予備用伝送路の遅延量が
   上記現用伝送路の遅延量より大きいことを示していると
   きに、上記現用伝送路から受信した情報列の遅延差に相
   当する個数の連続する空セルをカウントする手段と、 上記測定する手段の出力が上記予備用伝送路の遅延量が
   上記現用伝送路の遅延量より小さいことを示していると
   きに、上記予備用伝送路から受信した情報列をセル単位
   で遅延差に相当する個数の連続する空セルをカウントす
   る手段と を備え、 上記送信側装置と上記受信側装置との双方に、上記現用
   伝送路の情報列から上記空セルを除いた部分の内容が上
   記予備伝送路に切り替えたときに欠落も重複もしない状
   態を検出してから上記現用伝送路を切り離す手段を備え
   た ことを特徴とする伝送路切替方式。