JP2609634B2 - チップ化モジュール - Google Patents
チップ化モジュールInfo
- Publication number
- JP2609634B2 JP2609634B2 JP62255876A JP25587687A JP2609634B2 JP 2609634 B2 JP2609634 B2 JP 2609634B2 JP 62255876 A JP62255876 A JP 62255876A JP 25587687 A JP25587687 A JP 25587687A JP 2609634 B2 JP2609634 B2 JP 2609634B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- input
- output
- slot
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はチップ化モジュールに関し、特にモノリシッ
クマイクロ波集積回路（以下MMICと記す）チップを用い
たチップ化モジュールに関する。
クマイクロ波集積回路（以下MMICと記す）チップを用い
たチップ化モジュールに関する。
最近、増幅器や周波数変換器等のマイクロ波デバイス
を数mm角のGaAsやSiチップ上に同一プロセスで構成する
MMICの開発が進み、回路の大幅な小型化が図られてい
る。
を数mm角のGaAsやSiチップ上に同一プロセスで構成する
MMICの開発が進み、回路の大幅な小型化が図られてい
る。
従来、このような回路の実装方法としては、チップ，
入出力ストリップ線路やバイアス用薄膜抵抗をアルミナ
セラミック基板上に蒸着したMIC基板，バイパスチップ
コンデンサ等をパッケージ内に平面的に実装した上、チ
ップ保護のために本パッケージを気密封止する構造が採
られる。
入出力ストリップ線路やバイアス用薄膜抵抗をアルミナ
セラミック基板上に蒸着したMIC基板，バイパスチップ
コンデンサ等をパッケージ内に平面的に実装した上、チ
ップ保護のために本パッケージを気密封止する構造が採
られる。
第３図（ａ），（ｂ），（ｃ），（ｂ）は従来のチッ
プ化モジュールの一例を示す増幅器の平面透視図，側面
図，回路図，チップキャリア実装図である。第３図にお
いて、１はGaAsFETチップ、2,3は直流カップ用のチップ
コンデンサ、4,5はゲート及びドレインの電源バイパス
コンデンサ、6,7は薄膜抵抗である。8,9はセラミック基
板で、入出力ストリップライン，薄膜抵抗が蒸着され
る。10,11はゲート，ドレインへの電源電圧供給コネク
タピン、12′,13′は高周波入出力ピンコネクタ、14′
はパッケージケース、15はカバーである。16は入出力の
ピンコネクタ12′,13′を気密封止するためのガラス封
止であり、パッケージケース14′，カバー15はレーザミ
ールにより気密封止される。17は取付用ねじ穴である。
熱伝導度が良いチップキャリア18上にGaAsFETチップ１
が実装され両者の線膨脹率は等価である。
プ化モジュールの一例を示す増幅器の平面透視図，側面
図，回路図，チップキャリア実装図である。第３図にお
いて、１はGaAsFETチップ、2,3は直流カップ用のチップ
コンデンサ、4,5はゲート及びドレインの電源バイパス
コンデンサ、6,7は薄膜抵抗である。8,9はセラミック基
板で、入出力ストリップライン，薄膜抵抗が蒸着され
る。10,11はゲート，ドレインへの電源電圧供給コネク
タピン、12′,13′は高周波入出力ピンコネクタ、14′
はパッケージケース、15はカバーである。16は入出力の
ピンコネクタ12′,13′を気密封止するためのガラス封
止であり、パッケージケース14′，カバー15はレーザミ
ールにより気密封止される。17は取付用ねじ穴である。
熱伝導度が良いチップキャリア18上にGaAsFETチップ１
が実装され両者の線膨脹率は等価である。
上述した従来のチップ化モジュールでは、機能素子の
チップ化による大幅な集積化が行われているが、入出力
接続用のMIC基板や直流カット用のチップコンデンサ等
の周辺回路があるため、チップ化モジュールとしての小
形化には限界があり、パッケージでの共振，入出力ガラ
ス封止ピンコネクタ部での高周波特性の劣化，アイソレ
ーションの不充分等の問題点がある。
チップ化による大幅な集積化が行われているが、入出力
接続用のMIC基板や直流カット用のチップコンデンサ等
の周辺回路があるため、チップ化モジュールとしての小
形化には限界があり、パッケージでの共振，入出力ガラ
ス封止ピンコネクタ部での高周波特性の劣化，アイソレ
ーションの不充分等の問題点がある。
本発明のチップ化モジュールは、チップ部品を用いた
マイクロ波モジュールにおいて、誘電体基板表面に入出
力ストリップ線路を蒸着し、この入出力ストリップ線路
と結合するスロット線路及び前記チップ部品を前記誘電
体基板裏面の接地導体面上に構成して、前記チップ部品
の入出力リード線を前記スロット線路と交差するように
前記接地導体面に接地し、前記入出力ストリップ線路と
前記チップ部品との接続をストリップ・スロット変換を
介してなし、さらにチップ実装部をハーメチックシール
したことを特徴とする。
マイクロ波モジュールにおいて、誘電体基板表面に入出
力ストリップ線路を蒸着し、この入出力ストリップ線路
と結合するスロット線路及び前記チップ部品を前記誘電
体基板裏面の接地導体面上に構成して、前記チップ部品
の入出力リード線を前記スロット線路と交差するように
前記接地導体面に接地し、前記入出力ストリップ線路と
前記チップ部品との接続をストリップ・スロット変換を
介してなし、さらにチップ実装部をハーメチックシール
したことを特徴とする。
次に、本発明について第１図，第２図を参照して説明
する。
する。
第１図（ａ），（ｂ），（ｃ）は本発明のチップ化モ
ジュールの一実施例を示す平面透視図，側面図，上面
図、第２図（ａ），（ｂ），（ｃ）は本発明の一使用例
を示すチップ化モジュール増幅器のブロック図，平面実
装図，部分断面を含む側面図である。
ジュールの一実施例を示す平面透視図，側面図，上面
図、第２図（ａ），（ｂ），（ｃ）は本発明の一使用例
を示すチップ化モジュール増幅器のブロック図，平面実
装図，部分断面を含む側面図である。
第１図において、GaAsFETチップ1,電源バイパスコン
デンサ4,5,薄膜抵抗6,7のハーメチックシールを必要と
するチップ部品は誘電体基板19の接地導体面側に実装さ
れる。本実施例の電気的な等価回路は第３図（ｃ）に示
したものと同じであり、チップ部品の入出力信号は、入
出力線（金リボン）25がスロット線路20の方向とほぼ直
角方向で接地面に接地することにより誘電体基板19上の
スロット線路20と磁界的に結合している。この結合は、
磁界最大（電流最大）の結合ができるためλ/4線路を使
用する事もなく最短距離で入出力信号とスロット線路の
信号とが結合できる。またGaAsFETチップのゲート，ド
レインへは電源電圧供給用コネクタピン10,11から電源
が供給される。誘電体基板19上に蒸着された入，出力ス
トリップ線路12,13はストリップ・スロット線路変換に
より裏面のスロット線路20に接続される。セラミック又
は金属材料からなるハーメチックシール用のシールドケ
ース14は誘電体基板19に接着され、カバー15により封止
される。
デンサ4,5,薄膜抵抗6,7のハーメチックシールを必要と
するチップ部品は誘電体基板19の接地導体面側に実装さ
れる。本実施例の電気的な等価回路は第３図（ｃ）に示
したものと同じであり、チップ部品の入出力信号は、入
出力線（金リボン）25がスロット線路20の方向とほぼ直
角方向で接地面に接地することにより誘電体基板19上の
スロット線路20と磁界的に結合している。この結合は、
磁界最大（電流最大）の結合ができるためλ/4線路を使
用する事もなく最短距離で入出力信号とスロット線路の
信号とが結合できる。またGaAsFETチップのゲート，ド
レインへは電源電圧供給用コネクタピン10,11から電源
が供給される。誘電体基板19上に蒸着された入，出力ス
トリップ線路12,13はストリップ・スロット線路変換に
より裏面のスロット線路20に接続される。セラミック又
は金属材料からなるハーメチックシール用のシールドケ
ース14は誘電体基板19に接着され、カバー15により封止
される。
次に第２図示す本発明の一使用例は２個のアイソレー
タ21と、２個のチップ化モジュール増幅器22と、パワー
モニタ23とを備え、チップ化モジュール増幅器22は電源
回路24から電源を供給され、アイソレータ21,チップ化
モジュール増幅器22,パワーモニタ23間の信号線路は金
リボン25によって接続される。第２図（ｃ）に示すよう
に、ハーメチックシールされたチップ化モジュール増幅
器22は個体底面下部に実装され、ハーメチックシールが
不要なアイソレータ21,パワーモニタ23は個体底面上部
に実装される。チップ化モジュール増幅器22と他のモジ
ュールの接続はスロット線路・ストリップ線路変換で接
続される。
タ21と、２個のチップ化モジュール増幅器22と、パワー
モニタ23とを備え、チップ化モジュール増幅器22は電源
回路24から電源を供給され、アイソレータ21,チップ化
モジュール増幅器22,パワーモニタ23間の信号線路は金
リボン25によって接続される。第２図（ｃ）に示すよう
に、ハーメチックシールされたチップ化モジュール増幅
器22は個体底面下部に実装され、ハーメチックシールが
不要なアイソレータ21,パワーモニタ23は個体底面上部
に実装される。チップ化モジュール増幅器22と他のモジ
ュールの接続はスロット線路・ストリップ線路変換で接
続される。
このような構造の使用例ではモジュールの縦続接続が
容易であり、第３図で説明した従来例におけるハーメシ
ックシール用のピンコネクタ接続部による特性の劣化が
生じない。また、本使用例ではチップ部品等最少限必要
な回路部品のみをハーメチックシールするので、全体と
して小形化が可能である。
容易であり、第３図で説明した従来例におけるハーメシ
ックシール用のピンコネクタ接続部による特性の劣化が
生じない。また、本使用例ではチップ部品等最少限必要
な回路部品のみをハーメチックシールするので、全体と
して小形化が可能である。
以上説明したように本発明は、入出力ストリップ線路
を誘電体基板上に形成し、FETチップ等のチップ部品を
接地導体側に実装して、入出力ストリップ線路とをスト
リップ線路・スロット線路変換で接続することにより、
入出力接続線路側とチップ部品実装側とは本質的に直流
的，気密的にアイソレートされており、従来例では必要
な直流カット用チップコンデンサおよび入出力接続ピン
並びにハーメチックシール用ガラス封止が不要である。
また、チップ部品等のみをハーメチックシールする構造
となっているため、シールドケースの大きさはチップ部
品相当の寸法であればよく、大幅な小形化が図れるの
で、ケースの共振周波数を使用周波数に比べて充分に高
くすることができ、小形化，軽量化が可能である。さら
に、他のチップ化モジュール，誘電体基板との縦続接続
が容易であり、かつチップ搭載部は入出力部にスロット
線路を使用しているため電界はスロット部に集中し、漏
洩電磁界はほとんど零であるので、入出力アイソレーシ
ョンは良好である。また、周波数特性は従来例における
ような高周波での劣化がないので、ミリ波帯においても
使用できるなど多くの効果がある。
を誘電体基板上に形成し、FETチップ等のチップ部品を
接地導体側に実装して、入出力ストリップ線路とをスト
リップ線路・スロット線路変換で接続することにより、
入出力接続線路側とチップ部品実装側とは本質的に直流
的，気密的にアイソレートされており、従来例では必要
な直流カット用チップコンデンサおよび入出力接続ピン
並びにハーメチックシール用ガラス封止が不要である。
また、チップ部品等のみをハーメチックシールする構造
となっているため、シールドケースの大きさはチップ部
品相当の寸法であればよく、大幅な小形化が図れるの
で、ケースの共振周波数を使用周波数に比べて充分に高
くすることができ、小形化，軽量化が可能である。さら
に、他のチップ化モジュール，誘電体基板との縦続接続
が容易であり、かつチップ搭載部は入出力部にスロット
線路を使用しているため電界はスロット部に集中し、漏
洩電磁界はほとんど零であるので、入出力アイソレーシ
ョンは良好である。また、周波数特性は従来例における
ような高周波での劣化がないので、ミリ波帯においても
使用できるなど多くの効果がある。
第１図（ａ），（ｂ），（ｃ）は本発明のチップ化モジ
ュールの一実施例を示す平面透視図，側面図，上面図、
第２図（ａ），（ｂ），（ｃ）は本発明の一使用例を示
すチップ化モジュール増幅器のブロック図，平面実装
図，部分断面を含む側面図、第３図（ａ），（ｂ），
（ｃ），（ｄ）は従来のチップ化モジュールの一例を示
す平面透視図，側面図，回路図，チップキャリア実装図
である。 １……GaAsFETチップ、4,5……電源バイパスコンデン
サ、6,7……薄膜抵抗、10,11……電源電圧供給用コネク
タピン、12,13……入，出力ストリップ線路、14……シ
ールドケース、15……カバー、19……誘電体基板、20…
…スロット線路、21……アイソレータ、22……チップ化
モジュール増幅器、23……パワーモニタ、24……電源回
路、25……金リボン。
ュールの一実施例を示す平面透視図，側面図，上面図、
第２図（ａ），（ｂ），（ｃ）は本発明の一使用例を示
すチップ化モジュール増幅器のブロック図，平面実装
図，部分断面を含む側面図、第３図（ａ），（ｂ），
（ｃ），（ｄ）は従来のチップ化モジュールの一例を示
す平面透視図，側面図，回路図，チップキャリア実装図
である。 １……GaAsFETチップ、4,5……電源バイパスコンデン
サ、6,7……薄膜抵抗、10,11……電源電圧供給用コネク
タピン、12,13……入，出力ストリップ線路、14……シ
ールドケース、15……カバー、19……誘電体基板、20…
…スロット線路、21……アイソレータ、22……チップ化
モジュール増幅器、23……パワーモニタ、24……電源回
路、25……金リボン。
Claims (1)
- 【請求項１】チップ部品を用いたマイクロ波モジュール
において、 誘電体基板の表面に入出力ストリップ線路を蒸着し、 前記誘電体基板の裏面の接地導体面上に、前記入出力ス
トリップ線路とそれぞれ結合する並んで配置された２本
のスロット線路と及び前記２本のスロット線路に沿って
かつその間に位置するように前記チップ部品とを構成し
て、 前記チップ部品の入出力リード線を前記スロット線路を
跨いでこれと交差するように前記接地導体面上に接地
し、 前記入出力ストリップ線路と前記チップ部品との接続を
ストリップ・スロット変換を介してなし、 さらにチップ実装部をハーメチックシールしたことを特
徴とするチップ化モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255876A JP2609634B2 (ja) | 1987-10-08 | 1987-10-08 | チップ化モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255876A JP2609634B2 (ja) | 1987-10-08 | 1987-10-08 | チップ化モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0195602A JPH0195602A (ja) | 1989-04-13 |
| JP2609634B2 true JP2609634B2 (ja) | 1997-05-14 |
Family
ID=17284794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62255876A Expired - Lifetime JP2609634B2 (ja) | 1987-10-08 | 1987-10-08 | チップ化モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2609634B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02303206A (ja) * | 1989-05-17 | 1990-12-17 | Nec Corp | 高周波電力増幅器 |
| US5404265A (en) * | 1992-08-28 | 1995-04-04 | Fujitsu Limited | Interconnect capacitors |
| JP3444082B2 (ja) * | 1996-02-29 | 2003-09-08 | アイシン精機株式会社 | 可変抵抗器 |
| JP3893698B2 (ja) * | 1996-10-30 | 2007-03-14 | アイシン精機株式会社 | 可変抵抗器 |
| GB2423417B (en) * | 2003-12-05 | 2007-10-10 | Murata Manufacturing Co | High-Frequency Amplifier And High-Frequency Radio Communication Device |
| WO2005101651A1 (ja) * | 2004-04-12 | 2005-10-27 | Murata Manufacturing Co., Ltd. | 高周波能動装置 |
| WO2008047864A1 (fr) | 2006-10-18 | 2008-04-24 | Mitsubishi Gas Chemical Company, Inc. | Procédé de production d'acide monopersulfurique et appareil de production continue d'acide monopersulfurique |
| AT514345B1 (de) * | 2013-05-22 | 2015-02-15 | Bernecker & Rainer Ind Elektronik Gmbh | Sicherheitsüberwachung einer seriellen Kinematik |
| KR20190025690A (ko) * | 2016-07-05 | 2019-03-11 | 레이던 컴퍼니 | 저항성 비아와 함께 디-큐잉 섹션을 갖는 증폭된 마이크로파 모놀리식 집적 회로(mmic) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128901A (en) * | 1979-03-28 | 1980-10-06 | Nippon Telegr & Teleph Corp <Ntt> | High frequency circuit device |
-
1987
- 1987-10-08 JP JP62255876A patent/JP2609634B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0195602A (ja) | 1989-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5014115A (en) | Coplanar waveguide semiconductor package | |
| EP0595346B1 (en) | Composite microwave module assembly and its connection structure | |
| JP3487639B2 (ja) | 半導体装置 | |
| US4879588A (en) | Integrated circuit package | |
| JPH09321215A (ja) | マイクロ波回路用パッケージ | |
| JPH04336702A (ja) | パッケージ | |
| JP3209183B2 (ja) | 高周波信号用集積回路パッケージ及びその製造方法 | |
| JP2609634B2 (ja) | チップ化モジュール | |
| JPH02280502A (ja) | Ｖｈｆ集積回路用パッケージ | |
| US4996588A (en) | Device for interconnection and protection of a bare microwave component chip | |
| EP0117434A1 (en) | Hybrid microwave subsystem | |
| US6049126A (en) | Semiconductor package and amplifier employing the same | |
| JP2991168B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03132101A (ja) | 表面実装型半導体デバイスおよび方法 | |
| JP3409767B2 (ja) | 高周波回路基板 | |
| JP2529967B2 (ja) | 半導体集積回路装置 | |
| WO2023053228A1 (en) | Semiconductor device | |
| JPH1093012A (ja) | 高周波集積回路装置 | |
| JPH02135802A (ja) | 混成集積回路装置 | |
| CA1134489A (en) | High frequency semiconductor device | |
| JP2000151222A (ja) | 高周波モジュール | |
| JPS5834758Y2 (ja) | マイクロ波装置用パツケ−ジ | |
| JP2624370B2 (ja) | 高周波集積回路 | |
| JPS5861652A (ja) | 半導体装置 | |
| JPH01165148A (ja) | 半導体装置 |