JP2606858B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2606858B2 JP2606858B2 JP62314770A JP31477087A JP2606858B2 JP 2606858 B2 JP2606858 B2 JP 2606858B2 JP 62314770 A JP62314770 A JP 62314770A JP 31477087 A JP31477087 A JP 31477087A JP 2606858 B2 JP2606858 B2 JP 2606858B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- main surface
- resin
- sealing step
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 本発明は、封止材を用いて半導体チップ等が載置され
たベースにキャップを固着してパッケージ化する半導体
装置及びその製造方法に関し、 アウター封止材中に複数のスルーホールにわたるボイ
ドが発生しても外リードがショートしないようなプラス
チック製ピン・グリッド・アレイ（PPGA）の構造及び製
造方法を提供することを目的とし、 第１の主面の中央部には半導体チップを固着するステ
ージを有し、また第１の主面の周囲部所定領域には、第
１の主面から第２の主面へ貫通する複数のスルーホール
を有したベースと、該スルーホールに第２の主面側から
差し込むことによって形成された外リードと、前記ベー
スの第１の主面上を被覆している封止材とを有する半導
体パッケージにおいて、前記第１の主面上に開いたスル
ーホール孔と前記封止材との間に温度上昇にともなって
硬化するような材質よりなる樹脂を介在させたこと及
び、前記ベースに半導体チップを前記第１の主面の所定
領域に固着する工程と封止工程を経て形成される半導体
パッケージの製造方法において、前記スルーホール孔を
温度上昇にともなって硬化するような材質よりなる樹脂
で被覆するスルーホール被覆工程を含むことにより構成
する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a cap is fixed to a base on which a semiconductor chip or the like is mounted by using a sealing material and packaged, and a method of manufacturing the same. The purpose of the present invention is to provide a structure and a manufacturing method of a plastic pin grid array (PPGA) in which the outer leads do not short-circuit even if a void is formed across the through hole of the first main surface. A base having a stage for fixing a semiconductor chip, a base having a plurality of through holes penetrating from the first main surface to the second main surface in a predetermined region around the first main surface; In a semiconductor package having an outer lead formed by being inserted into a hole from a second main surface side, and a sealing material covering the first main surface of the base, Open to A resin made of a material that hardens as the temperature rises between the through-hole hole and the sealing material, and a semiconductor chip is fixed to the base in a predetermined area of the first main surface. And a method of manufacturing a semiconductor package formed through a sealing step and a sealing step. The method includes a through-hole covering step of covering the through-hole with a resin made of a material that cures with an increase in temperature.
本発明は半導体装置及びその製造方法に関し、特に、
封止材を用いて半導体チップ等が載置されたベースにキ
ャップを固着してパッケージ化した半導体装置及びその
製造方法に関する。The present invention relates to a semiconductor device and a method for manufacturing the same, and in particular,
The present invention relates to a semiconductor device in which a cap is fixed to a base on which a semiconductor chip or the like is mounted using a sealing material and packaged, and a method of manufacturing the semiconductor device.
従来より、封止材を用いて半導体チップ等が載置され
たベースにキャップを固着してパッケージ化した半導体
装置及びその製造方法は多数提案されている。2. Description of the Related Art Hitherto, a large number of semiconductor devices in which a cap is fixed to a base on which a semiconductor chip or the like is mounted by using a sealing material and packaged, and a method for manufacturing the same have been proposed.
ところで、近年、小さなプリント基板上に半導体チッ
プ等を載置し合成樹脂により封止したプラスチック製の
ピン・グリッド・アレイ（PPGA＝PLASTIC PIN GRID ARR
AY）が高価なセラミックに代わる多ピンで安いパッケー
ジとして実用化されつつある。By the way, recently, a plastic pin grid array (PPGA = PLASTIC PIN GRID ARR) in which a semiconductor chip or the like is mounted on a small printed circuit board and sealed with a synthetic resin.
AY) is being put to practical use as a low-cost, multi-pin package that replaces expensive ceramics.
第４図は、従来のPPGAの断面図である。以下、この図
面を用いて従来のPPGAの製造工程について説明する。FIG. 4 is a sectional view of a conventional PPGA. Hereinafter, a conventional PPGA manufacturing process will be described with reference to this drawing.
まず、第４図（ａ）に示されるようにベース101は、
高耐熱の例えばガラス−BTレジン、ガラス−エポキシ、
ガラス−ポリイミド等の熱硬化性樹脂から成る。このベ
ース101は上方から見ると正方形状で、その中央には半
導体チップ108を載置するためのステージ112が形成され
ている。ベース101の周囲上部には、半導体チップ108を
封止するインナー封止材105が形成され、ベース上面に
は前記インナー封止材105がベース101の側部に流出しな
いようにするための樹脂枠104が形成されている。ま
た、ベース101の底部の所定位置には複数の外リード107
が設けられている。そして、この外リード107はワイヤ
ー106等を介して半導体チップ108に接続される。First, as shown in FIG. 4 (a), the base 101
High heat resistance such as glass-BT resin, glass-epoxy,
It is made of a thermosetting resin such as glass-polyimide. The base 101 has a square shape when viewed from above, and a stage 112 for mounting the semiconductor chip 108 is formed in the center thereof. An inner sealing material 105 for sealing the semiconductor chip 108 is formed on the upper peripheral portion of the base 101, and a resin frame on the upper surface of the base for preventing the inner sealing material 105 from flowing out to the side of the base 101. 104 are formed. A plurality of outer leads 107 are provided at a predetermined position on the bottom of the base 101.
Is provided. The outer leads 107 are connected to the semiconductor chip 108 via wires 106 and the like.
第４図（ｂ）は、別のタイプのPPGAの断面図であり、
このパッケージには樹脂枠104が設けられていない。FIG. 4 (b) is a cross-sectional view of another type of PPGA,
This package does not include the resin frame 104.
また、第４図（ｃ）は、第４図（ｂ）の破線で囲まれ
た部分109をさらに詳しく示したものである。第４図
（ｃ）に示すように、外リード107はベース101の上面と
下面とを貫通させるように設けられたスルーホール110
に差し込まれたあと、スズ90％、鉛10％を含有する溶融
半田111によって半田溶融めっきされている。FIG. 4 (c) shows the portion 109 surrounded by a broken line in FIG. 4 (b) in more detail. As shown in FIG. 4 (c), the outer lead 107 has a through hole 110 provided so as to penetrate the upper surface and the lower surface of the base 101.
After that, it is hot-dip plated with molten solder 111 containing 90% tin and 10% lead.
このような方法で外リード107が設けられたベース101
には、まず、そのステージ112上に半導体チップ108が固
着され、次いで前記半導体チップ108の外部端子と外リ
ード107とがワイヤー106を介して接続される。The base 101 provided with the outer leads 107 in this manner.
First, a semiconductor chip 108 is fixed on the stage 112, and then external terminals of the semiconductor chip 108 and external leads 107 are connected via wires 106.
次に、ベース101の周囲上部に形成された樹脂枠104の
内側にエポキシ樹脂等から成るインナー封止材105をポ
ッティングし、温度を上昇させることにより硬化させて
インナー封止材を行う。Next, an inner sealing material 105 made of an epoxy resin or the like is potted inside a resin frame 104 formed on an upper portion of the periphery of the base 101, and the inner sealing material 105 is cured by increasing the temperature to perform the inner sealing material.
次に、上下を逆さまにしたアルミキャップ103の内側
に前記インナー封止材用樹脂と同様なアウター封止材と
なる熱硬化性樹脂溶液102をポッティングし（あるいは
板状のペレットを載せ）、インナー封止が行われたベー
ス101を半導体チップ108が載置された面を下向きにして
前記アウター封止材102上に載せ、さらに温度を上昇さ
せてアウター封止材102を硬化させる。これにより、ア
ルミキャップ103はインナー封止が行われたベース101に
固着されてアウター封止が完了する。第４図（ａ）は、
このようにしてパッケージ化されたPPGAを示すものであ
る。Next, a thermosetting resin solution 102 serving as an outer encapsulant similar to the inner encapsulant is potted (or a plate-like pellet is placed) inside the aluminum cap 103 turned upside down, and the inner The sealed base 101 is placed on the outer sealing material 102 with the surface on which the semiconductor chip 108 is mounted facing downward, and the temperature is further raised to cure the outer sealing material 102. Thus, the aluminum cap 103 is fixed to the base 101 on which the inner sealing has been performed, and the outer sealing is completed. FIG. 4 (a)
This shows a PPGA packaged in this way.
上記のような工程を経てプラスチック製ピン・グリッ
ド・アレイ（PPGA）は完成するが、以上の工程のうちア
ウター封止の工程において、アウター封止材102中にボ
イド（空隙）が生ずることがある。このボイドが例えば
第４図（ｃ）に示すように、複数のスルーホールを覆う
ような形で形成されていたとすると、このPPGAをユーザ
ーがプリント基板等に実装するために半田付けをする
時、まず半田溶融めっき時に外リード107の表面及び該
外リードとスルーホール110の内面との間に形成された
溶融半田111が溶解する。すると、ボイド113中のガスが
スルーホール110を介して排出され、該ボイド内は大気
圧より圧力が低くなる。このようにボイド113内の圧力
が低下すると、溶融した半田がスルーホール110部を通
して外リード107を這い上がり、第４図（ｃ）に示すよ
うにボイド113内に半田層114が形成される。そして、こ
の半田層114が複数のスルーホール上にわたって形成さ
れてしまうと、外リード107同志がショードを起こして
しまう。Although the plastic pin grid array (PPGA) is completed through the above steps, voids (voids) may occur in the outer sealing material 102 in the outer sealing step among the above steps. . Assuming that this void is formed so as to cover a plurality of through holes as shown in FIG. 4 (c), for example, when a user solders this PPGA to mount it on a printed circuit board or the like, First, at the time of solder hot-dip plating, the molten solder 111 formed between the surface of the outer lead 107 and the inner surface of the outer lead and the through hole 110 is melted. Then, the gas in the void 113 is exhausted through the through hole 110, and the pressure in the void becomes lower than the atmospheric pressure. When the pressure in the void 113 is reduced in this way, the molten solder crawls up the outer lead 107 through the through hole 110, and a solder layer 114 is formed in the void 113 as shown in FIG. 4 (c). Then, if the solder layer 114 is formed over a plurality of through holes, the outer leads 107 cause a show.
本発明は、アウター封止材中にボイドが発生しても外
リードがショートしないようなプラスチック製ピン・グ
リッド・アレイ（PPGA）の構造及びその製造方法を提供
することを目的としている。An object of the present invention is to provide a structure of a plastic pin grid array (PPGA) and a method of manufacturing the same so that the outer leads do not short-circuit even if voids occur in the outer sealing material.
上記問題点は、 （１）第１の主面の中央部には半導体チップを固着する
ステージを有し、また第１の主面の周囲部所定領域に
は、第１の主面から第２の主面へ貫通する複数のスルー
ホールを有したベースと、該スルーホールの第２の主面
側から差し込むことによって形成された外リードと、前
記ベースの第１の主面上を被覆している封止材とを有す
る半導体パッケージにおいて、前記第１の主面上に開い
たスルーホール孔と前記封止材との間に、エポキシ樹脂
を介在させたことを特徴とする半導体装置、及び （２）所定の領域において第１の主面から第２の主面へ
貫通している複数のスルーホールと、該スルーホールに
前記第２の主面側から差し込むことにより形成された外
リードとを有するベースに半導体チップを前記第１の主
面の所定領域に固着する工程と、封止工程を経て形成さ
れる半導体パッケージの製造工程において、前記第１の
主面に開いたスルーホール孔を温度上昇にともなって硬
化するような材質よりなる樹脂で被覆するスルーホール
被覆工程を含むことを特徴とする半導体装置製造方法、
及び （３）前記スルーホール被覆工程は、前記外リード形成
後、前記スルーホール孔が形成されている領域上に、温
度の上昇にともなって硬化する材質よりなる樹脂を塗布
したのち、加熱して該樹脂を硬化させることを特徴とす
る（２）記載の半導体装置の製造方法、及び （４）前記封止工程は、インナー封止工程とアウター封
止工程からなり、前記スルーホール被覆工程は、前記ア
ウター封止工程前、温度上昇にともなって溶解・硬化す
る材質よりなるフィルム状で枠状の樹脂ペレットを前記
スルーホール孔形成領域上に載置したのち、加熱して該
ペレットを溶解・硬化させることを特徴とする（２）記
載の半導体装置の製造方法、及び （５）前記封止工程は、インナー封止工程とアウター封
止工程からなり、前記スルーホール被覆工程は、前記ア
ウター封止工程前、温度上昇にともなって硬化する材質
によりなる樹脂を前記スルーホール孔のそれぞれにポッ
ティングしたのち、加熱して該樹脂を硬化させることを
特徴とする（５）記載の半導体装置の製造方法、及び （６）前記温度上昇にともなって硬化するような材質よ
りなる樹脂がエポキシ樹脂であることを特徴とする
（２）記載の半導体装置の製造方法 により上記問題を解決した。The problems described above are as follows: (1) A stage for fixing a semiconductor chip is provided at the center of the first main surface, and a second region from the first main surface is provided in a predetermined area around the first main surface. A base having a plurality of through holes penetrating the main surface of the base, an outer lead formed by inserting the through hole from the second main surface side, and covering the first main surface of the base. A semiconductor device having an encapsulating material, wherein an epoxy resin is interposed between the through-hole hole opened on the first main surface and the encapsulating material; and 2) A plurality of through holes penetrating from the first main surface to the second main surface in a predetermined region, and an outer lead formed by inserting the through hole into the through hole from the second main surface side. A semiconductor chip on a base having a predetermined shape on the first main surface; In the step of fixing to the region and the step of manufacturing the semiconductor package formed through the sealing step, the through-hole hole opened in the first main surface is covered with a resin made of a material which hardens as the temperature rises. A semiconductor device manufacturing method, comprising a through-hole covering step
And (3) in the through-hole covering step, after forming the outer lead, applying a resin made of a material that cures with an increase in temperature to a region where the through-hole hole is formed, and then heating the resin. (2) the method for manufacturing a semiconductor device according to (2), wherein the resin is cured; and (4) the sealing step includes an inner sealing step and an outer sealing step. Before the outer sealing step, a film-shaped frame-shaped resin pellet made of a material that melts and hardens with a rise in temperature is placed on the through-hole forming area, and then heated to melt and harden the pellet. (2) The method of manufacturing a semiconductor device according to (2), and (5) the sealing step includes an inner sealing step and an outer sealing step, and the through-hole covering step. The semiconductor according to (5), wherein before the outer encapsulation step, a resin made of a material that cures with an increase in temperature is potted to each of the through-hole holes, and then the resin is cured by heating. The above problem has been solved by a method of manufacturing a device, and (6) a method of manufacturing a semiconductor device according to (2), wherein the resin made of a material that cures with an increase in temperature is an epoxy resin.
本発明によれば、第１の主面側のスルーホール孔は樹
脂により塞がれるので、このあとアウター封止工程中
に、前記樹脂上にボイドが生じても外リードの半田付け
中に半田がスルーホールを這い上がり、前記ボイド中ま
で流れ出すことがなくなる。これにより、外リードがシ
ョートを起こすことが防止できる。According to the present invention, since the through-hole hole on the first main surface side is closed by the resin, even if a void is formed on the resin during the outer sealing step, the solder is not removed during the soldering of the outer lead. Crawling up the through hole and does not flow into the void. As a result, it is possible to prevent the external lead from causing a short circuit.
第１図は、本発明の第１の実施例を説明するPPGAの断
面図である。この第１の実施例では、ガラス−BTレジ
ン、ガラス−エポキシ、ガラス−ポリイミド等の樹脂か
らなるベース１の周囲部に設けられたスルーホール孔の
上にソルダ−レジスト４が形成され、これによりユーザ
ーがプリント基板にPPGAを半田付けする際の半田の這い
上がりを防いでいる。FIG. 1 is a sectional view of a PPGA for explaining a first embodiment of the present invention. In the first embodiment, a solder-resist 4 is formed on a through-hole provided in a peripheral portion of a base 1 made of a resin such as glass-BT resin, glass-epoxy, and glass-polyimide. This prevents the solder from creeping up when the user solders the PPGA to the printed circuit board.
従来ベース１に形成された銅からなる配線パターンを
ニッケル−金めっきする際、配線層・ステージを除く領
域にニッケル−金めっき層が付着しないようにこの部分
にソルダ−レジストを塗布していたが、第１の実施例で
は、更に、スルーホール２上もソルダ−レジストを塗布
することにした。すなわち、前記工程後、外リードをス
ルーホールに圧入し、半田溶融めっきを施してスルーホ
ール内壁と外リードとの間及び外リード周囲に半田をゆ
きわたらせ、外リード３とベース１とを固着したのち、
ソルダ−レジスト等の樹脂を配線層・ステージを除く領
域にスクリーン印刷することにより塗布したのち、スル
ーホール上を含むベース１上面に再度塗布し、スルーホ
ール孔14を埋める。このあと130℃,10分間の熱処理を施
こし、ソルダ−レジスト４を硬化させる。これらの工程
によって、スルーホール孔14はソルダ−レジスト４で塞
がれるので半田の這い上がりが防止できる。このあと
は、従来工程と同様に、半導体チップ固着、ワイヤ−ボ
ンディング・インナー封止、アウター封止の各工程を経
てPPGAが製造される。Conventionally, when a wiring pattern made of copper formed on the base 1 is plated with nickel-gold, solder-resist is applied to this portion so that the nickel-gold plating layer does not adhere to the region except for the wiring layer and the stage. In the first embodiment, the solder resist is further applied on the through hole 2. That is, after the above process, the outer lead was press-fitted into the through-hole, subjected to solder hot-dip plating to spread the solder between the inner wall of the through-hole and the outer lead and around the outer lead, and the outer lead 3 and the base 1 were fixed. Later
A resin such as a solder resist is applied by screen printing to an area excluding the wiring layer and the stage, and then is applied again on the upper surface of the base 1 including the through holes to fill the through hole holes. Thereafter, a heat treatment is performed at 130 ° C. for 10 minutes to cure the solder resist 4. By these steps, the through-hole hole 14 is closed by the solder resist 4, so that the solder can be prevented from rising. Thereafter, similarly to the conventional process, the PPGA is manufactured through the steps of semiconductor chip fixing, wire bonding, inner sealing, and outer sealing.
第２図は、本発明の第２の実施例を説明するPPGAの製
造工程断面図である。この実施例では、アウター封止工
程前に、枠状のフィルムペレット８でスルーホール孔14
を塞いでいる。すなわち、第２図（ａ）に示すようにイ
ンナー封止材が流れ出すのを防ぐために上面に樹脂枠５
が固着されたベースのスルーホール形成領域上にエポキ
シ樹脂等よりなる枠状のフィルムペレットを載置したの
ち、150℃、２時間の加熱処理を施こし、前記フィルム
ペレットを溶融・硬化させる。これにより第２図（ｂ）
に示すようにスルーホール孔14は樹脂によって塞がれる
ので、半田付け時のベース上面への半田這い上がりが防
止できる。また、この実施例では、スルーホール孔14を
塞ぐための樹脂層形成と同時にインナー封止を行うこと
ができる。すなわち、前記フィルムペレット８をスルー
ホール形成領域上に載置するのと同時に、同じくエポキ
シ樹脂等からなるエポキシペレット９を前記樹脂枠５内
に載置したのち加熱処理を行えば、スルーホール孔14上
に樹脂を形成すると同時にインナー封止を行うことがで
きる。このあと、アウター封止を行うことにより半導体
パッケージを完成する。FIG. 2 is a sectional view of a PPGA manufacturing process for explaining a second embodiment of the present invention. In this embodiment, before the outer sealing step, the through-hole hole 14 is formed by the frame-shaped film pellet 8.
Is blocking. That is, as shown in FIG. 2 (a), a resin frame 5 is formed on the upper surface to prevent the inner sealing material from flowing out.
After a frame-shaped film pellet made of epoxy resin or the like is placed on the through-hole forming region of the base to which is adhered, a heat treatment is performed at 150 ° C. for 2 hours to melt and cure the film pellet. FIG. 2 (b)
Since the through-hole hole 14 is closed by the resin as shown in FIG. 7, the solder creeping up to the upper surface of the base at the time of soldering can be prevented. In this embodiment, the inner sealing can be performed simultaneously with the formation of the resin layer for closing the through-hole hole 14. That is, when the film pellet 8 is placed on the through-hole forming region, and at the same time, an epoxy pellet 9 made of epoxy resin or the like is placed in the resin frame 5 and then a heat treatment is performed, the through-hole The inner sealing can be performed simultaneously with the formation of the resin thereon. Thereafter, the semiconductor package is completed by performing outer sealing.
尚、本発明のこの実施例では、アルミキャップがない
開放状態でフィルムペレット８の溶融・硬化を行いスル
ーホール孔を塞ぐので、ガス抜きは充分に行われ、前記
フィルムペレット８とベース上面との界面部にボイドが
発生し、このボイドにスルーホールを通って半田が流れ
出すという心配はない。In this embodiment of the present invention, the film pellets 8 are melted and hardened in an open state without an aluminum cap to close the through-hole holes. There is no worry that voids are generated at the interface and solder flows out through the through holes into the voids.
この実施例においても、スルーホール孔は樹脂で塞が
れるので、アウター封止工程においてアウター封止材中
にボイドが発生してもこのボイド中に半田が侵入するこ
とは防止できる。Also in this embodiment, since the through-hole hole is closed with the resin, even if a void is generated in the outer sealing material in the outer sealing step, it is possible to prevent solder from entering the void.
第３図は、本発明の第３の実施例を説明するPPGAの断
面図である。この実施例では、インナー封止完了後、ス
ルーホール孔14上にそれぞれ多点シリンジ等のディスペ
ンサーを用いエポキシ樹脂等からなる樹脂12をポッティ
ングする。その後、150℃,2時間の加熱処理を行って前
記樹脂を硬化させる。これにより、スルーホール孔14は
樹脂によって埋められるので、半導体パッケージの実装
の際、半田がスルーホール２を通ってベース上面に流れ
出ることはない。尚、このあと従来の同様のアウター封
止を行ってキャップをつけることにより、この半導体パ
ッケージは完成される。FIG. 3 is a sectional view of a PPGA for explaining a third embodiment of the present invention. In this embodiment, after inner sealing is completed, a resin 12 made of an epoxy resin or the like is potted on the through-hole holes 14 using a dispenser such as a multipoint syringe. Thereafter, a heat treatment is performed at 150 ° C. for 2 hours to cure the resin. As a result, since the through-hole hole 14 is filled with the resin, the solder does not flow through the through-hole 2 to the upper surface of the base when the semiconductor package is mounted. After that, the semiconductor package is completed by performing the same outer sealing as in the prior art and attaching the cap.
本発明によれば、外リードを圧入するスルーホール２
上部を樹脂等で塞いだ後、アウター封止を行うので、ア
ウター封止材にボイドが発生しても、半導体パッケージ
実装時に半田が前記スルーホールを通して前記ボイド中
に流れ出すことがない。従って、外リード同志が前記半
田によって短絡することがなくなる。According to the present invention, the through hole 2 for press-fitting the outer lead is provided.
Since the outer sealing is performed after the upper portion is closed with a resin or the like, even if a void is generated in the outer sealing material, the solder does not flow into the void through the through hole when the semiconductor package is mounted. Therefore, the external leads are not short-circuited by the solder.
従来のPPGAでは、数個程度のスルーホール孔にわたっ
てボイドが生じ、外リード同志の短絡が生じていたが、
本発明では前記現象は皆無となった。In the conventional PPGA, voids were generated over a few through-hole holes, and short-circuits occurred between external leads.
In the present invention, the above phenomenon was completely eliminated.
第１図は本発明の第１の実施例を説明するPPGAの断面
図、 第２図は本発明の第２の実施例を説明するPPGAの断面
図、 第３図は本発明の第３の実施際を説明するPPGAの製造工
程断面図、 第４図は従来のPPGAの断面図をそれぞれ示している。 また、1,101は、ベース、2,110はスルーホール、3,107
は外リード、４はソルダ−レジスト、5,104は樹脂枠、
6,108はチップ、7,106はワイヤー、８はフィルムペレッ
ト、９はエポキシペレット、12は樹脂、13,105はインナ
ー封止材、14はスルーホール孔、15は配線層、102はア
ウター封止材、103はアルミキャップ、111は溶融半田、
112はステージ、113はボイド、114は半田層をそれぞれ
示している。FIG. 1 is a cross-sectional view of a PPGA for explaining a first embodiment of the present invention, FIG. 2 is a cross-sectional view of a PPGA for explaining a second embodiment of the present invention, and FIG. FIG. 4 is a cross-sectional view of a conventional PPGA, illustrating a manufacturing process of the PPGA for explaining the embodiment. Also, 1,101 is a base, 2,110 is a through hole, 3,107
Is an outer lead, 4 is a solder resist, 5,104 is a resin frame,
6,108 is a chip, 7,106 is a wire, 8 is a film pellet, 9 is an epoxy pellet, 12 is a resin, 13,105 is an inner sealing material, 14 is a through hole hole, 15 is a wiring layer, 102 is an outer sealing material, and 103 is aluminum. Cap, 111 is molten solder,
Reference numeral 112 denotes a stage, 113 denotes a void, and 114 denotes a solder layer.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 棗 茂夫 愛知県春日井市高蔵寺町２丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (56)参考文献 特開 昭61−241947（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Shigeo Natsume 2-1844-2 Kozoji-cho, Kasugai-shi, Aichi Prefecture Inside Fujitsu VSI Co., Ltd. (56) References JP-A-61-241947 (JP, A)
Claims (6)
着するステージを有し、また第１の主面の周囲部所定領
域には、第１の主面から第２の主面へ貫通する複数のス
ルーホールを有したベースと、 該スルーホールの第２の主面側から差し込むことによっ
て形成された外リードと、 前記ベースの第１の主面上を被覆している封止材とを有
する半導体パッケージにおいて、 前記第１の主面上に開いたスルーホール孔と前記封止材
との間に、エポキシ樹脂を介在させたことを特徴とする
半導体装置。A first main surface provided with a stage for fixing a semiconductor chip in a central portion thereof, and a predetermined peripheral portion of the first main surface having a first main surface and a second main surface. A base having a plurality of through holes penetrating the base, an outer lead formed by being inserted from the second main surface side of the through hole, and a seal covering the first main surface of the base A semiconductor device comprising: a semiconductor device comprising: an epoxy resin interposed between a through-hole hole opened on the first main surface and the sealing material.
主面へ貫通している複数のスルーホールと、該スルーホ
ールに前記第２の主面側から差し込むことにより形成さ
れた外リードとを有するベースに半導体チップを前記第
１の主面の所定領域に固着する工程と、封止工程を経て
形成される半導体パッケージの製造工程において、 前記第１の主面に開いたスルーホール孔を温度上昇にと
もなって硬化するような材質よりなる樹脂で被覆するス
ルーホール被覆工程を含むことを特徴とする半導体装置
の製造方法。2. A plurality of through holes penetrating from a first main surface to a second main surface in a predetermined region, and an outer formed by inserting the through holes into the through holes from the second main surface side. A step of fixing a semiconductor chip to a predetermined area of the first main surface on a base having leads and a step of manufacturing a semiconductor package formed through a sealing step; A method of manufacturing a semiconductor device, comprising a through-hole covering step of covering a hole with a resin made of a material that hardens with an increase in temperature.
ド形成後、前記スルーホール孔が形成されている領域上
に、温度の上昇にともなって硬化する材質よりなる樹脂
を塗布したのち、加熱して該樹脂を硬化させることを特
徴とする特許請求の範囲第２項記載の半導体装置の製造
方法。3. The step of coating the through-holes comprises, after forming the outer leads, applying a resin made of a material which cures with an increase in temperature to a region where the through-holes are formed, and then heating. 3. The method according to claim 2, wherein the resin is cured by heating.
ター封止工程からなり、前記スルーホール被覆工程は、
前記アウター封止工程前、温度上昇にともなって溶解・
硬化する材質よりなるフィルム状で枠状の樹脂ペレット
を前記スルーホール孔形成領域上に載置したのち、加熱
して該ペレットを溶解・硬化させることを特徴とする特
許請求の範囲第２項記載の半導体装置の製造方法。4. The sealing step includes an inner sealing step and an outer sealing step.
Before the outer sealing step, melting with temperature rise
3. A film-shaped frame-shaped resin pellet made of a hardening material is placed on the through-hole hole forming region, and then heated to melt and harden the pellet. Of manufacturing a semiconductor device.
ター封止工程からなり、前記スルーホール被覆工程は、
前記アウター封止工程前、温度上昇にともなって硬化す
る材質によりなる樹脂を前記スルーホール孔のそれぞれ
にポッティングしたのち、加熱して該樹脂を硬化させる
ことを特徴とする特許請求の範囲第２項記載の半導体装
置の製造方法。5. The sealing step includes an inner sealing step and an outer sealing step.
3. The method according to claim 2, wherein before the outer sealing step, a resin made of a material that is cured with a rise in temperature is potted to each of the through-holes, and then the resin is cured by heating. The manufacturing method of the semiconductor device described in the above.
材質よりなる樹脂がエポキシ樹脂であることを特徴とす
る特許請求の範囲第２項記載の半導体装置の製造方法。6. The method according to claim 2, wherein the resin made of a material that cures as the temperature rises is an epoxy resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62314770A JP2606858B2 (en) | 1987-12-10 | 1987-12-10 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62314770A JP2606858B2 (en) | 1987-12-10 | 1987-12-10 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01154539A JPH01154539A (en) | 1989-06-16 |
| JP2606858B2 true JP2606858B2 (en) | 1997-05-07 |
Family
ID=18057376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62314770A Expired - Fee Related JP2606858B2 (en) | 1987-12-10 | 1987-12-10 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606858B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04180657A (en) * | 1990-11-15 | 1992-06-26 | Nec Kyushu Ltd | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241947A (en) * | 1985-04-19 | 1986-10-28 | Hitachi Chiyou Lsi Eng Kk | semiconductor equipment |
-
1987
- 1987-12-10 JP JP62314770A patent/JP2606858B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01154539A (en) | 1989-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5650593A (en) | Thermally enhanced chip carrier package | |
| US6331453B1 (en) | Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities | |
| US6521997B1 (en) | Chip carrier for accommodating passive component | |
| US6984545B2 (en) | Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask | |
| US5784260A (en) | Structure for constraining the flow of encapsulant applied to an I/C chip on a substrate | |
| JPH07321139A (en) | Semiconductor device and manufacture thereof | |
| US6243945B1 (en) | Method for manufacturing electronic parts | |
| JPH11284101A (en) | Package for semiconductor devices and manufacture thereof | |
| JP3281859B2 (en) | Manufacturing method of hybrid integrated circuit device | |
| JP2606858B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS5848442A (en) | Sealing of electronic parts | |
| JPH05160296A (en) | Resin sealing method of semiconductor integrated circuit bare chip | |
| JPH1074887A (en) | Electronic part and its manufacture | |
| JP3423174B2 (en) | Chip-on-board mounting structure and method of manufacturing the same | |
| JPH0888292A (en) | One side resin-sealed semiconductor package, one side-resin sealed semiconductor device and manufacture thereof | |
| JP2940491B2 (en) | Flip-chip mounting structure and method in multi-chip module and flip-chip mounting substrate in multi-chip module | |
| JPH0888464A (en) | Flip-chip-mounting method | |
| KR100209267B1 (en) | Forming method of heat sink part in bga package | |
| JPS63244631A (en) | Manufacture of hybrid integrated circuit device | |
| JPH01133328A (en) | Sealing of semiconductor element | |
| JPS63310140A (en) | Electronic circuit device and its manufacture | |
| WO1999056313A1 (en) | Semiconductor device and process for manufacturing the same | |
| JPH1084055A (en) | Semiconductor device and manufacturing method thereof | |
| JPH1056097A (en) | Semiconductor device and its manufacture | |
| JPH11297750A (en) | Semiconductor device, manufacture thereof, and mounting of the semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |