JP2591339B2 - Transmission waveform correction circuit - Google Patents
Transmission waveform correction circuitInfo
- Publication number
- JP2591339B2 JP2591339B2 JP2318844A JP31884490A JP2591339B2 JP 2591339 B2 JP2591339 B2 JP 2591339B2 JP 2318844 A JP2318844 A JP 2318844A JP 31884490 A JP31884490 A JP 31884490A JP 2591339 B2 JP2591339 B2 JP 2591339B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- transmission waveform
- waveform correction
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、伝送線路により減衰した伝送信号の減衰量
を補正して出力する伝送波形補正回路に関するものであ
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmission waveform correction circuit for correcting and outputting the attenuation of a transmission signal attenuated by a transmission line.
従来、ICテスタ、LSIテスタにおいては、例えば、特
開昭57−113377号公報に記載されているように、ICテス
タのドライバ出力を特性インピーダンスに合わせるだけ
の回路を構成していた。すなわち、IC,LSI等の被測定物
と試験装置との間の接続を行う線路の特性インピーダン
スが２種類以上ある場合、ドライバの出力インピーダン
スが異なる線路インピーダンスに整合するように可変し
ておく。これにより、TTL等の駆動能力の小さな素子で
も、100Ωの分布線路を用いて駆動することによって、
波形の乱れのない時間精度の高い測定が可能となる。Conventionally, in an IC tester and an LSI tester, for example, as described in Japanese Patent Application Laid-Open No. 57-113377, a circuit has been configured that only adjusts the driver output of the IC tester to the characteristic impedance. That is, when there are two or more types of characteristic impedances of a line for connecting a device under test such as an IC or an LSI to a test apparatus, the output impedance of the driver is varied so as to match different line impedances. As a result, even a device having a small driving capability, such as TTL, is driven by using a 100Ω distribution line,
Measurement with high time accuracy without waveform distortion is possible.
しかし、年々、ピン数が増大するICテスタにおいて、
ICテスタとデバイス・アンダーテスト装置（DUT）まで
の距離を短かくすることが難かしくなっている。すなわ
ち、ICテスタとDUT間の伝送線路が2mと長くなっている
ため、DUTまでの伝送波形がなまってしまう。距離の関
係等、物理的には線長は変更できないため、どうしても
テスタ側で伝送波形のなまりを補正する必要がある。However, in IC testers where the number of pins increases year by year,
It has become difficult to reduce the distance between the IC tester and the device under test unit (DUT). That is, since the transmission line between the IC tester and the DUT is as long as 2 m, the transmission waveform to the DUT is distorted. Since the line length cannot be physically changed such as the relationship of the distance, it is necessary to correct the rounding of the transmission waveform on the tester side.
しかしながら、従来は、ICテスタのドライバとDUTと
を接続する伝送線路のドライバに対する負荷としての影
響については、全く配慮していなかったため、ドライバ
の出力信号は上述の理由により高周波成分が減少してし
まい、DUTへの入力信号がなまってしまうという問題が
あった。However, in the past, no consideration was given to the effect of the load on the driver of the transmission line connecting the driver of the IC tester and the DUT, and the high-frequency component of the driver output signal was reduced for the above-mentioned reason. However, there is a problem that the input signal to the DUT is distorted.
本発明の目的は、このような従来の課題を解決し、IC
テスタとDUTとを接続する伝送線の信号減衰分を、ICテ
スタの出力ドライバにより補正することが可能な伝送波
形補正回路を提供することにある。An object of the present invention is to solve such a conventional problem and to provide an IC
An object of the present invention is to provide a transmission waveform correction circuit capable of correcting the signal attenuation of a transmission line connecting a tester and a DUT by an output driver of an IC tester.
本発明の伝送波形補正回路は、上記目的を達成するた
めに、 エミッタ結合形のスイッチ回路を構成する第１のトラ
ンジスタ（Q1）と第２のトランジスタ（Q2）に電流を交
互に流して第１のトランジスタ（Q1）のコレクタに接続
された伝送線路（50）の先の負荷（DUT）をパルス駆動
するICテスタ用ドライバ回路と、上記第１のトランジス
タ（Q1）のコレクタに第１の抵抗（R1）を介して接続さ
れた伝送波形補正用定電圧源（V1）と、上記第２のトラ
ンジスタ（Q2）のコレクタに第２の抵抗（R2）を介して
接続された電圧源と、上記ICテスタ用ドライバ回路から
の出力パルスに同期して上記伝送波形補正用定電圧源
（V1）に電圧変調をかける信号反転回路（20）とを具備
し、上記伝送波形補正用定電圧源（V1）により上記ICテ
スタ用ドライバ回路からの出力パルスに同期し該出力パ
ルスに比例した補正用電圧を生成するようにした伝送波
形補正回路であって、上記伝送波形補正用定電圧源
（V1）は、少なくとも、ベースが上記信号反転回路（2
0）の出力に、コレクタが定電圧電源に、エミッタが上
記第１の抵抗（R1）に接続されたトランジスタ（Q3）を
含んでいることを特徴としている（請求項1:図３参
照）。In order to achieve the above object, the transmission waveform correction circuit of the present invention alternately supplies a current to a first transistor (Q 1 ) and a second transistor (Q 2 ) constituting an emitter-coupled switch circuit. a first transistor (Q 1) above the load IC tester driver circuit for pulsing the (DUT) of the transmission line (50) connected to the collector of the first to the collector of said first transistor (Q 1) 1 connected to the transmission waveform correcting constant voltage source (V 1 ) via the first resistor (R 1 ) and the collector of the second transistor (Q 2 ) via the second resistor (R 2 ). And a signal inverting circuit (20) for performing voltage modulation on the transmission waveform correcting constant voltage source (V 1 ) in synchronization with an output pulse from the IC tester driver circuit. waveform correction constant voltage source (V 1) by the driver for the IC tester A transmission waveform correction circuit so as to generate a correction voltage proportional to the synchronized output pulse on the output pulse from the road, the transmission waveform correction constant voltage source (V 1) is at least its base the Signal inversion circuit (2
The output of (0) includes a transistor (Q 3 ) having a collector connected to the constant-voltage power supply and an emitter connected to the first resistor (R 1 ) (see claim 1: FIG. 3). ).
また、エミッタ結合形のスイッチ回路を構成する第１
のトランジスタ（Q1）と第２のトランジスタ（Q2）に電
流を交互に流して第１のトランジスタ（Q1）のコレクタ
に接続された伝送線路（50）の先の負荷をパルス駆動す
るICテスタ用ドライバ回路と、上記第１のトランジスタ
（Q1）のコレクタと第２のトランジスタ（Q2）のコレク
タにそれぞれ抵抗（R1,R2）を介して電圧を供給する電
圧源（60）と、上記第１のトランジスタ（Q1）のコレク
タと第２のトランジスタ（Q2）のコレクタ間に接続され
た伝送波形補正用定電流源（I1）とを具備し、上記伝送
波形補正用定電流源（I1）により上記ICテスタ用ドライ
バ回路からの出力パルスに同期し該出力パルスに比例し
た補正用電流を生成するようにした伝送波形補正回路で
あって、上記伝送波形補正用定電流（I1）は、少なくと
も、直列に接続されたそれぞれ異なる導電型の第３のト
ランジスタ（Q3）および第４のトランジスタ（Q4）と、
上記第２のトランジスタ（Q2）のコレクタと上記第３の
トランジスタ（Q3）のベースとの間に設けられた第１の
コンデンサ（C1）と、上記第２のトランジスタ（Q2）の
コレクタと上記第４のトランジスタ（Q4）のベースとの
間に設けられた第２のコンデンデンサ（C2）と、上記第
３のトランジス（Q3）と第４のトランジスタ（Q4）の接
続点と上記第１のトランジスタ（Q1）のコレクタとの間
に設けられた第３のコンデンサ（C3）とを含んでいるこ
とを特徴としている（請求項2:図５参照）。In addition, the first circuit constituting the emitter-coupled switch circuit
IC that pulse-drives the load beyond the transmission line (50) connected to the collector of the first transistor (Q 1 ) by alternately flowing current to the transistor (Q 1 ) and the second transistor (Q 2 ) A driver circuit for a tester, and a voltage source (60) for supplying a voltage to the collector of the first transistor (Q 1 ) and the collector of the second transistor (Q 2 ) via resistors (R 1 , R 2 ), respectively. And a transmission current correcting constant current source (I 1 ) connected between the collector of the first transistor (Q 1 ) and the collector of the second transistor (Q 2 ). A transmission waveform correction circuit in which a constant current source (I 1 ) synchronizes with an output pulse from the IC tester driver circuit and generates a correction current proportional to the output pulse. current (I 1) is at least, against the series Have been the third transistors of different conductivity types, respectively (Q 3) and fourth transistors and (Q 4),
Said the second transistor (Q 2) collector and said third transistor (Q 3) the first capacitor (C 1) provided between the base of said second transistor (Q 2) A second capacitor (C 2 ) provided between the collector and the base of the fourth transistor (Q 4 ); and a second capacitor (C 3 ) provided between the third transistor (Q 3 ) and the fourth transistor (Q 4 ). It includes a third capacitor (C 3 ) provided between the connection point and the collector of the first transistor (Q 1 ) (see claim 2: FIG. 5).
本発明においては、（ａ）ICテストドライバの出力
部、つまりエミッタ結合カレントスイッチ回路のDUTに
接続される側のトランジスタのコレクタに、抵抗を介し
て伝送波形補正用定電圧源を接続し、トランジスタのコ
レクタ電圧によりこの伝送波形補正用定電圧源を制御し
て、ドライバ出力に同期して電圧変調を行う。In the present invention, (a) a transmission voltage correcting constant voltage source is connected via a resistor to an output portion of an IC test driver, that is, a collector of a transistor connected to a DUT of an emitter-coupled current switch circuit; The constant voltage source for correcting the transmission waveform is controlled by the collector voltage of (1) to perform voltage modulation in synchronization with the driver output.
また、（ｂ）ICテストドライバの出力部、つまりエミ
ッタ結合カレントスイッチ回路の出力電圧に、伝送波形
補正用定電流源を接続し、かつトランジスタのコレクタ
電圧によりこの伝送波形補正用定電流源を制御して、ド
ライバ出力に同期して電流変調を行う。さらに、（ｃ）
上記（ａ）（ｂ）の回路は、ドライバの出力振幅により
変調量が変化するので、スイッチ回路の電源電圧VEEに
流れる定電流により動作するようにしている。(B) A constant current source for correcting the transmission waveform is connected to the output of the IC test driver, that is, the output voltage of the emitter-coupled current switch circuit, and the constant current source for correcting the transmission waveform is controlled by the collector voltage of the transistor. Then, current modulation is performed in synchronization with the driver output. Further, (c)
The circuits (a) and (b) operate with a constant current flowing through the power supply voltage VEE of the switch circuit because the modulation amount changes depending on the output amplitude of the driver.
これにより、上記伝送波形補正用定電圧源または伝送
波形補正用定電流源は、ICテスタとDUTを接続する伝送
線路50によって減少するICテスタのドライバ出力量だけ
を補正して、その分をICテスタの出力電圧V0にオーバー
シュート、またはアンダーシュートを発生させるので、
DUTの入力電圧VDには、正常で期待値通りのパルスを伝
送することができる。Thus, the transmission waveform correcting constant voltage source or the transmission waveform correcting constant current source corrects only the driver output amount of the IC tester, which is reduced by the transmission line 50 connecting the IC tester and the DUT, and uses that amount for the IC. overshoot in the output voltage V 0 which tester or so to generate undershoot,
The input voltage V D of the DUT, can be transmitted pulse of normal and expected values.
また、ICテスタのドライバの出力振幅の設定が変化し
ても、伝送波形補正用定電圧源と伝送波形補正用定電流
源は、それぞれトランジスタのコレクタ電圧により制御
されるため、設定振幅に応じたオーバーシュート、アン
ダーシュートを発生することができ、DUTへの悪影響は
ない。Even if the output amplitude setting of the driver of the IC tester changes, the transmission waveform correction constant voltage source and the transmission waveform correction constant current source are each controlled by the collector voltage of the transistor. Overshoot and undershoot can occur, and there is no adverse effect on the DUT.
以下、本発明の実施例を、図面により詳細に説明す
る。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第１図および第２図は、本発明の伝送波形補正回路の
基本構成図である。FIG. 1 and FIG. 2 are basic configuration diagrams of the transmission waveform correction circuit of the present invention.
第１図および第２図において、Q1,Q2はエミッタ結合
差動スイッチ回路を構成するトランジスタであり、DUT
はデバイス・アンダーテスト装置、VDはDUTの入力電
圧、50は伝送線路、I1はトランジスタのコレクタ側に接
続される伝送波形補正用定電流源、V1はトランジスタの
コレクタ側に接続される伝送波形補正用定電圧源、V0は
差動スイッチ回路の出力電圧である。In FIGS. 1 and 2, Q 1 and Q 2 are transistors constituting an emitter-coupled differential switch circuit.
The device under test devices, V D is the input voltage of the DUT, 50 are transmission lines, I 1 is transmitted waveform correction constant current source connected to the collector of the transistor, V 1 is connected to the collector of the transistor transmission waveform correction constant voltage source, V 0 is the output voltage of the differential switching circuits.
第１図に示すように、本発明の第１の実施例では、ド
ライバの出力部であるエミッタ結合形差動スイッチ回路
のDUTに接続される側のトランジスタQ1のコレクタに、
抵抗R1を介して伝送波形補正用定電圧源V1を接続する。
そして、ドライバ出力に同期して電圧変調を行うため、
トランジスタQ2のコレクタ電圧VC2により伝送波形補正
用定電圧源V1を制御する。As shown in FIG. 1, the first in the embodiment, the collector of the transistor to Q 1 side connected to the DUT emitter-coupled type differential switch circuit as the output unit of the driver of the present invention,
Through a resistor R 1 connects the transmission waveform correction constant voltage source V 1.
And, in order to perform voltage modulation in synchronization with the driver output,
Controlling the transmission waveform correction constant voltage source V 1 by the collector voltage V C2 of the transistor Q 2.
また、第２図に示すように、本発明の第２の実施例で
は、ドライバの出力部であるエミッタ結合形差動スイッ
チ回路の出力V0に伝送波形補正用定電流源I1を接続す
る。そして、ドライバ出力に同期して電流変調するため
に、トランジスタQ2のコレクタ電圧VC2により伝送波形
補正用定電流源I1を制御する。Further, as shown in FIG. 2, in the second embodiment of the present invention, to connect the transmission waveform correction constant current source I 1 to the output V 0 which emitter coupled type differential switch circuit as the output unit of the driver . Then, in order to current modulation in synchronism with the driver output, and controls the transmission waveform correction constant-current source I 1 by the collector voltage V C2 of the transistor Q 2.
第３図は、本発明の第１の実施例を示す伝送波形補正
回路の詳細構成図であって、第１図に対応するものであ
る。FIG. 3 is a detailed configuration diagram of a transmission waveform correction circuit showing a first embodiment of the present invention, and corresponds to FIG.
第３図において、ICテスタのドライバ出力部10（実線
枠内）は、エミッタ結合形の差動スイッチ回路を構成し
ており、トランジスタQ1,Q2は、同一規格のトランジス
タが使用される。トランジスタQ1のコレクタは、コレク
タ抵抗R1を介して伝送波形補正用定電圧源V1に接続さ
れ、また直接コレクタより伝送線路50とに接続される。
トランジスタQ2のコレクタは、コレクタ抵抗R2を介して
ドライバのハイレベル供給回路40に接続されるととも
に、直接コレクタから信号反転回路20に接続されてい
る。またトランジスタQ1,Q2のエミッタは電流源を介し
て共通電圧VEEラインに接続され、トランジスタQ1,Q2の
ベースは、それぞれドライバの差動入力となっている。In FIG. 3, the driver output section 10 (within the solid frame) of the IC tester constitutes an emitter-coupled differential switch circuit, and transistors Q 1 and Q 2 are of the same standard. The collector of the transistor Q 1 is connected to the transmission waveform correction constant voltage source V 1 via a collector resistor R 1, also connected to a transmission line 50 directly from the collector.
The collector of the transistor Q 2 is, is connected to the driver high level supply circuit 40 via a collector resistor R 2, and is connected directly from the collector to the signal inversion circuit 20. The emitters of the transistors Q 1 and Q 2 are connected to a common voltage VEE line via a current source, and the bases of the transistors Q 1 and Q 2 are differential inputs of the driver.
ハイレベル供給回路40（実線枠内）は、トランジスタ
Q4とオペアンプOP2からなり、オペアンプOP2のプラスの
入力端子はドライバのハイレベル電圧ラインに接続さ
れ、オペアンプOP2のマイナスの入力端子はトランジス
タQ4のエミッタと抵抗を介して共通電圧VEEに接続され
る。また、OP2の出力は、抵抗を介してトランジスタQ4
のベースに接続され、トランジスタQ4のコレクタは共通
電圧VCCに、またトランジスタQ4のエミッタはトランジ
スタQ2のコレクタ抵抗R2に接続されている。The high-level supply circuit 40 (within the solid frame) is a transistor
Consists Q 4 and the operational amplifier OP2, the positive input terminal of operational amplifier OP2 is connected to the high-level voltage line of the driver, the negative input terminal of the operational amplifier OP2 is connected to the common voltage V EE through the emitter and the resistor of the transistor Q 4 Is done. The output of OP2 is connected to transistor Q 4 via a resistor.
Of being connected to the base, the common voltage V CC is the collector of the transistor Q 4, the emitter of the transistor Q 4 are connected to the collector resistor R 2 of the transistor Q 2.
次に、信号反転回路20（実線枠内）は、トランジスタ
Q5のベースでトランジスタQ2のコレクタと接続され、ト
ランジスタQ5のエミッタは抵抗を介して共通電圧V
EEに、トランジスタQ5のコレクタは抵抗を介して共通電
圧VCCに、また直接コレクタより伝送波形補正用定電圧
源V1に接続している。Next, the signal inverting circuit 20 (within the solid frame) is a transistor
At the base of Q 5 is connected to the collector of the transistor Q 2, the emitter of the transistor Q 5 is connected via a resistor common voltage V
The EE, the collector of the transistor Q 5 in the common voltage V CC through a resistor, also connects directly from the collector to the transmission waveform correction constant voltage source V 1.
次に、伝送波形補正用定電圧源V1（破線枠内）は、ハ
イレベル供給回路40と同じ回路の構成であるハイレベル
供給回路30（実線枠内）とその中のトランジスタQ3のベ
ースに接続されたコンデンサC1とから構成されている。
コンデンサC1の他側はトランジスタQ5のコレクタ、つま
り信号反転回路20の出力に接続され、またトランジスタ
Q3のエミッタはトランジスタQ1のコレクタ抵抗R1に接続
されている。Then, the transmission waveform correction constant voltage source V 1 (the broken-line frame) is a high level supply circuit 30 (the solid lines) is the configuration of the same circuit as the high level supply circuit 40 and the base of the transistor Q 3 therein And a capacitor C1 connected to
The other side of the capacitor C1 is connected the collector of the transistor Q 5, that is, the output signal inverting circuit 20, also the transistor
The emitter of Q 3 are connected to the collector resistor R 1 of the transistor Q 1.
第４図は、第３図の動作タイムチャートである。 FIG. 4 is an operation time chart of FIG.
いま、トランジスタQ1,Q2のベースに、第４図を示すV
B1,VB2のパルス信号が入力されると、入力パルスVB1の
電圧レベルが入力パルスVB2の電圧レベルより高い時、
トランジスタQ1がON状態となり、低い時、OFF状態とな
る。一方のトランジスタQ2は、その逆の動作をする。Now, V shown in FIG. 4 is added to the bases of the transistors Q 1 and Q 2 .
When the pulse signals of B1 and VB2 are input, when the voltage level of the input pulse VB1 is higher than the voltage level of the input pulse VB2 ,
When the transistor Q 1 is turned ON, and low, in an OFF state. One transistor Q 2 is, for the operation of the reverse.
トランジスタQ2の入力信号VB2がトランジスタQ1の入
力信号VB1より低い電圧から高い電圧に変化した時に
は、トランジスタQ2はOFFからON状態となる。When the input signal V B2 of the transistor Q 2 is changed from a low voltage to a high voltage than the input signal VB 1 of the transistor Q 1 is, transistor Q 2 is turned ON from OFF.
先ず、トランジスタQ2がOFF状態の時、トランジスタQ
2のコレクタ電圧VC2は、ドライバのハイレベル供給回路
40より印加されているドライバのハイレベルVHとなり
（第４図のVC2のハイレベル）、次にトランジスタQ2がO
N状態の時、コレクタ抵抗R2に流れる定電流により発生
する電圧だけハイレベルVHより電圧降下した電位、つま
りドライバのローレベルVLとなる（第４図のVC2のロー
レベル）。First, when the transistor Q 2 is in the OFF state, the transistor Q 2
2 collector voltage V C2 is the driver high level supply circuit
High level V H next to applied in drivers than 40 (high level of the fourth diagram of V C2), then the transistor Q 2 is O
When N state, potential voltage drop from the voltage high level only V H generated by the constant current flowing through the collector resistor R 2, i.e. the low level V L of the driver (the low level of V C2 of FIG. 4).
一方、トランジスタQ2のコレクタ電圧VC2がハイレベ
ルVHからローレベルVLに変化すると、信号反転回路20の
ベース電圧は、ハイレベルからローレベルに反転され、
トランジスタQ5の動作によりそのコレクタ電圧はローレ
ベルからハイレベルに変化することにより、コンデンサ
C1によりその交流成分のみが伝送される。On the other hand, the collector voltage V C2 of the transistor Q 2 is changed from the high level V H to the low level V L, the base voltage of the signal inversion circuit 20 is inverted from the high level to the low level,
By its collector voltage by the operation of the transistor Q 5 is to be changed from low level to high level, the capacitor
Only the AC component is transmitted by C1.
ここで、コンデンサC1とトランジスタQ3のベース抵抗
RB3は、伝送線路50により決定される時定数τの値に等
しい値に設定される。これにより、信号反転回路20から
コンデンサC1にチャージされる電流の量が決定され、伝
送波形補正用定電圧源V1の中のハイレベル供給回路30に
その変化量が送られる。前述のように、信号反転回路20
のトランジスタQ5のコレクタ電圧は、低い電圧から高い
電圧へと変化しているため、コンデンサC1はその交流的
変化をハイレベル供給回路30のトランジスタQ3のベース
に伝達する。すなわち、トランジスタQ5のコレクタ電圧
が低い電圧から高い電圧に変化する間に、コンデンサC1
に電流がチャージされ、その時にその電流分だけ電圧が
上昇して、オーバーシュートすることにより、トランジ
スタQ3のエミッタ電圧VE3にパルスが発生する（第４図
のVE3の正パルス）。Here, the base resistance of the capacitor C1 and transistor Q 3
RB3 is set to a value equal to the value of the time constant τ determined by the transmission line 50. This will determine the amount of current that is charged from the signal inverting circuit 20 to the capacitor C1, the amount of change is sent to the high-level supply circuit 30 in the transmission waveform correction constant voltage source V 1. As described above, the signal inversion circuit 20
Collector voltage of the transistor Q 5 is, since the change to a high voltage from a low voltage, the capacitor C1 transfers its AC changes to the base of the transistor Q 3 of the high-level supply circuit 30. That is, while the collector voltage of the transistor Q 5 is changed from a low voltage to a high voltage, the capacitor C1
Current is charged to, then the voltage by the current component rises, by overshoot pulse is generated in the emitter voltage V E3 of the transistor Q 3 (positive pulse of the fourth diagram of V E3).
次に、トランジスタQ2の入力パルスVB2が入力パルスV
B1より高い電圧から低い電圧に変化した場合（第４図の
‘H'から‘L'）、前述の回路、すなわちハイレベル供給
回路40と信号反転回路20と伝送波形補正用定電圧源V1は
それぞれ前述の動作と逆の動作をすることにより、アン
ダーシュートとしてトランジスタQ3のエミッタ電圧VE3
にパルスが発生する（第４図の負パルス）。すなわち、
トランジスタQ2のコレクタ電運圧VC2がローレベルから
ハイレベルに変化することにより、信号反転回路20のト
ランジスタQ5のコレクタはハイレベルからローレベルに
変化し、コンデンサC1にチャージされていた電荷が放電
して、その交流的変化をハイレベル供給回路30のトラン
ジスタQ3のベースに伝達する。Next, the input pulse V B2 of the transistor Q 2 is input pulse V
When the voltage changes from a voltage higher than B1 to a lower voltage (from “H” to “L” in FIG. 4), the above-mentioned circuits, that is, the high-level supply circuit 40, the signal inversion circuit 20, and the transmission waveform correcting constant voltage source V 1 by the aforementioned operation and reverse operation, respectively, the emitter voltage V E3 of the transistor Q 3 as undershoot
(A negative pulse in FIG. 4). That is,
By collector Den'un圧V C2 of the transistor Q 2 is changed from the low level to the high level, the collector of the transistor Q 5 of the signal inversion circuit 20 changes from high level to low level, the charge stored in the capacitor C1 There discharged, and transmits the alternating current changes to the base of the transistor Q 3 of the high-level supply circuit 30.
このようにして、第４図のパルスVB1,VB2が入力され
た場合には、前述の動作によりトランジスタQ3のエミッ
タ電圧は第４図VE3に示すように正負のノイズが生じ
る。このVE3のノイズがそのままトランジスタQ1のコレ
クタを抵抗を介してドライバの出力V0に伝達されると、
第４図のドライバ出力波形V0に示すように、オーバーシ
ュートとアンダーシュートのあるパルス波形となる。こ
の波形が伝送線路50を伝達されることにより、オーバー
シュート、アンダーシュートが減少して、DUTの入力電
圧は、第４図のVD（実線）のように補正される。すなわ
ち、伝送線路50によりパルス伝送波形はVD（破線）のよ
うになまってしまうが、そのなまりが正と負のノイズに
より補正されて、実線のように整形された期待値通りの
パルス波形となる。In this way, when the pulse V B1, V B2 of FIG. 4 is input, the emitter voltage of the transistor Q 3 by the above-described operation is positive and negative noise occurs as shown in FIG. 4 V E3. When this noise of V E3 is transmitted to the output V 0 of the driver through the collector of the transistor Q 1 as it is,
As shown in the driver output waveform V 0 which Figure 4, the overshoot and pulse waveform with undershoot. When this waveform is transmitted through the transmission line 50, overshoot and undershoot are reduced, and the input voltage of the DUT is corrected as shown by V D (solid line) in FIG. In other words, although the pulse transmission waveform is distorted by the transmission line 50 as shown by V D (broken line), the dullness is corrected by positive and negative noise, and the pulse waveform is shaped as the solid line and has the expected value. Become.
第５図は、本発明の第２の実施例を示す伝送波形補正
回路の構成図であり、第６図は、第５図における各部の
動作タイムチャートである。FIG. 5 is a configuration diagram of a transmission waveform correction circuit showing a second embodiment of the present invention, and FIG. 6 is an operation time chart of each unit in FIG.
第５図において、ICテスタのドライバ出力部分は、エ
ミッタ結合形の差動スイッチ回路であり、トランジスタ
Q1,Q2のベースはそれぞれ入力ラインに接続され、トラ
ンジスタQ1,Q2のエミッタは共通電圧VEEに接続され、ま
たコレクタは伝送波形補正用定電流源I1（破線枠内）お
よびコレクタ抵抗R1,R2を介してドライバ・ハイレベル
供給回路60（実線枠内）に接続されている。In FIG. 5, the driver output portion of the IC tester is an emitter-coupled differential switch circuit,
The bases of Q 1 and Q 2 are connected to the input lines, the emitters of the transistors Q 1 and Q 2 are connected to a common voltage V EE , and the collectors are constant current sources I 1 for transmission waveform correction (within the dashed box) and It is connected to the driver high level supply circuit 60 (within the solid frame) via the collector resistors R 1 and R 2 .
ドライバ・ハイレベル供給回路60は、第３図に示した
ドライバ・ハイレベル供給回路30,40と全く同じ構成で
ある。ここでは、トランジスタQ5のエミッタはコレクタ
抵抗R1,R2に共通に接続されている。The driver high-level supply circuit 60 has exactly the same configuration as the driver high-level supply circuits 30 and 40 shown in FIG. Here, the emitter of the transistor Q 5 is commonly connected to the collector resistor R 1, R 2.
また、伝送波形補正用定電流源I1は、PNP形のトラン
ジスタQ4とNPN形のトランジスタQ3のコレクタを結合
し、結合部とトランジスタQ1のコレクタをコンデンサC3
を介して接続するとともに、トランジスタQ3のエミッタ
を抵抗を介して共通電圧VEEに接続している。トランジ
スタQ3,Q4のベースは、抵抗を介して相互接続され、か
つ各々トランジスタQ4のベースはコンデンサC1、トラン
ジスタQ3のベースはコンデンサC2にも接続されている。
コンデンサC1,C2の他側は、それぞれ共通に接続され
て、トランジスタQ2のコレクタに接続されている。The transmission waveform correction constant current source I 1 couples the collector of transistor Q 3 of the transistor Q 4 and the NPN type PNP type, the capacitor C3 and the collector of the coupling portion and the transistor Q 1
Together they are connected via a, are connected to the common voltage V EE emitter of the transistor Q 3 through a resistor. The bases of transistors Q 3 and Q 4 are interconnected via resistors, and the base of transistor Q 4 is also connected to capacitor C1 and the base of transistor Q 3 is also connected to capacitor C2.
The other side of the capacitor C1, C2 is connected respectively to the common and connected to the collector of the transistor Q 2.
このような構成において、ドライバ・ハイレベル供給
回路60は、第３図に示すハイレベル供給回路40と全く同
じ動作をする。In such a configuration, the driver high-level supply circuit 60 operates exactly the same as the high-level supply circuit 40 shown in FIG.
第６図に示すVB1,VB2の入力波形がトランジスタQ1,Q2
のベースに入力された場合、トランジスタQ1,Q2からな
るエミッタ結合形差動スイッチ回路は、第３図に示すエ
ミッタ結合差動スイッチ回路と同じ動作をして、トラン
ジスタQ2のコレクタ電圧VC2は、第４図のVC2のような電
圧波形となる。Input waveform transistors to Q 1 V B1, V B2 shown in FIG. 6, Q 2
If input of the base, emitter coupled type differential switching circuit comprising transistors Q 1, Q 2 is the same operation as the emitter-coupled differential switching circuit shown in FIG. 3, the collector voltage V of the transistor Q 2 C2 has a voltage waveform like V C2 in FIG.
コレクタ電圧VC2がドライバのハイレベルVHからロー
レベルVLになる時、コンデンサC1,C2を通してトランジ
スタQ4とQ3へ、アンダーシュートのノイズが入力され
る。この時、トランジスタQ4はPNP型トランジスタであ
り、トランジスタQ3はNPN型トランジスタであるため、
相反する特性を示し、トランジスタQ4はスレッシュホー
ルド電圧よりも低い電圧（この場合には、アンダーシュ
ート）の時にONする。トランジスタQ4がONした時、この
交流成分がコンデンサC3を通してドライバ出力電圧V0に
加算される。When the collector voltage V C2 changes from high level V H of the driver to the low level V L, the transistor Q 4 and Q 3 through capacitors C1, C2, undershoot noise is input. At this time, the transistor Q 4 are a PNP type transistor, the transistor Q 3 are a NPN transistor,
Shows the contradictory properties, the transistor Q 4 are voltage lower than the threshold voltage (in this case, undershoot) is ON when the. When the transistor Q 4 is turned ON, the AC component is added to the driver output voltage V 0 through capacitor C 3.
また、第４図のVC2に示すように、コレクタ電圧がVC2
ローレベルVLからハイレベルVHまで変化した時、トラン
ジスタQ4と３のベースにはオーバーシュートが入力され
るため、トランジスタQ3がONする。この動作により、コ
ンデンサC3は放電状態となり、ドライバ出力電圧から引
かれることになる。その結果、第６図のV0に示すような
オーバーシュート、アンダーシュートの発生したパルス
波形が発生、る。従って、第３図の回路と同じように、
伝送線路50により減衰した状態でVDに示すような期待値
通りの伝送パルスとなる。すなわち、伝送線路50上では
破線に示すようななまりが生じるが、その波形に加算さ
れるノイズ波形により伝送線路の減衰分、つまりなまり
が補正されて、整形されたパルス波形がDUTに入力され
る。Further, as shown in V C2 of FIG. 4, the collector voltage V C2
When changing from the low level V L to the high level V H, the base of the transistor Q 4 and 3 since the overshoot is inputted, the transistor Q 3 is turned ON. By this operation, the capacitor C3 is discharged, and is subtracted from the driver output voltage. As a result, Figure 6 overshoot as shown in V 0 which, generated pulse waveform undershoot occurs, Ru. Therefore, as in the circuit of FIG.
A transmission pulse of the expected value as shown in V D while attenuated by the transmission line 50. That is, although rounding as shown by a broken line occurs on the transmission line 50, the attenuation of the transmission line, that is, rounding is corrected by a noise waveform added to the waveform, and a shaped pulse waveform is input to the DUT. .
なお、前述の伝送波形補正用定電圧源V1および伝送波
形補正用定電流源I1から出力されるノイズの振幅は、IC
テスタ用ドライバ回路の出力電圧に比例して変化させる
ことができる。すなわち、第４図および第６図のV0の波
形の振幅が大きくなった場合には、伝送波形補正用定電
圧源V1および伝送波形補正用定電流源I1において伝送線
路の減衰を補正できる程度の振幅を持つノイズを発生で
きるようにする。The amplitude of the noise output from the transmission waveform correction constant voltage source V 1 and the transmission waveform correction constant current source I 1 described above, IC
It can be changed in proportion to the output voltage of the tester driver circuit. That is, when the amplitude of FIG. 4 and FIG. 6 of V 0 which waveform becomes large, correct the attenuation of the transmission line in the transmission waveform correction constant voltage source V 1 and the transmission waveform correction constant current source I 1 It is possible to generate noise having a possible amplitude.
以上説明したように、本発明によれば、ICテスタとDU
T間の伝送線路の抵抗分による信号の減衰をICテスタ側
で補正できるので、ICテスタとDUT間の距離を気にする
ことなく、検査装置の配置が可能となる。また、DUTの
入力部で、設計者の期値値が保証できるので、高精度の
ICテストが可能である。As described above, according to the present invention, the IC tester and the DU
Since the signal attenuation due to the resistance of the transmission line between T can be corrected on the IC tester side, the inspection device can be arranged without worrying about the distance between the IC tester and the DUT. Also, since the designer's default value can be guaranteed at the input of the DUT, highly accurate
IC test is possible.
第１図は本発明の定電圧源を用いた伝送波形補正回路の
概念図、第２図は本発明の定電流源を用いた伝送波形補
正回路の概念図、第３図は本発明の第１の実施例を示す
伝送波形補正回路の構成図、第４図第３図の動作波形
図、第５図は本発明の第２の実施例を示す伝送波形補正
回路の構成図、第６図は第５図の動作波形図である。 V1:伝送波形補正用定電圧源、I1:伝送波形補正用定電流
源、20:信号反転回路、40:ハイレベル供給回路、50:伝
送線路、DUT:デバイス・アンダーテスト装置、Q1,Q2,
Q3,Q4,Q5:トランジスタ、VEE:共通電源電圧、OP1,OP2:
オペアンプ、C1,C2,C3:コンデンサ。FIG. 1 is a conceptual diagram of a transmission waveform correction circuit using a constant voltage source of the present invention, FIG. 2 is a conceptual diagram of a transmission waveform correction circuit using a constant current source of the present invention, and FIG. FIG. 4 is a configuration diagram of a transmission waveform correction circuit showing a first embodiment, FIG. 4 is an operation waveform diagram of FIG. 3, FIG. 5 is a configuration diagram of a transmission waveform correction circuit showing a second embodiment of the present invention, FIG. FIG. 6 is an operation waveform diagram of FIG. V 1: transmission waveform correction constant voltage source, I 1: Transmission waveform correction constant-current source, 20: signal inverting circuit, 40: high-level supply circuit, 50: transmission line, DUT: device under test apparatus, Q 1 , Q 2 ,
Q 3 , Q 4 , Q 5 : Transistor, V EE : Common power supply voltage, OP1, OP2:
Operational amplifiers, C1, C2, C3: capacitors.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 隆 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (56)参考文献 特開 昭59−58943（ＪＰ，Ａ) 特開 平１−161944（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuation of the front page (72) Takashi Matsumoto 1st Horiyamashita, Hadano-shi, Kanagawa Inside the Kanagawa Plant, Hitachi, Ltd. (56) References JP-A-59-58943 (JP, A) JP-A-1- 161944 (JP, A)
Claims (2)
第１のトランジスタ（Q1）と第２のトランジスタ（Q2）
に電流を交互に流して、第１のトランジスタ（Q1）のコ
レクタに接続された伝送線路（50）の先の負荷（DUT）
をパルス駆動するICテスタ用ドライバ回路と、上記第１
のトランジスタ（Q1）のコレクタに第１の抵抗（R1）を
介して接続された伝送波形補正用定電圧源（V1）と、上
記第２のトランジスタ（Q2）のコレクタに第２の抵抗
（R2）を介して接続された電圧源と、上記ICテスタ用ド
ライバ回路からの出力パルスに同期して上記伝送波形補
正用定電圧源（V1）に電圧変調をかける信号反転回路
（20）とを具備し、上記伝送波形補正用定電圧源（V1）
により上記ICテスト用ドライバ回路からの出力パルスに
同期し該出力パルスに比例した補正用電圧を生成するよ
うにした伝送波形補正回路であって、上記伝送波形補正
用定電圧源（V1）は、少なくとも、ベースが上記信号反
転回路（20）の出力に、コレクタが定電圧電源に、エミ
ッタが上記第１の抵抗（R1）に接続されたトランジスタ
（Q3）を含んでいることを特徴とする伝送波形補正回
路。1. A first transistor (Q 1 ) and a second transistor (Q 2 ) forming an emitter-coupled switch circuit
The load (DUT) beyond the transmission line (50) connected to the collector of the first transistor (Q 1 )
A driver circuit for an IC tester for driving a pulse
A constant voltage source (V 1 ) for transmission waveform correction connected to the collector of the transistor (Q 1 ) via a first resistor (R 1 ), and a second voltage source for the collector of the second transistor (Q 2 ) A signal inverting circuit that applies voltage modulation to the voltage source connected via the resistor (R 2 ) and the transmission waveform correction constant voltage source (V 1 ) in synchronization with the output pulse from the IC tester driver circuit. (20), the transmission waveform correction constant voltage source (V 1 )
Wherein the transmission waveform correction circuit synchronizes with the output pulse from the IC test driver circuit and generates a correction voltage proportional to the output pulse. The transmission waveform correction constant voltage source (V 1 ) , characterized in that at least the base to the output of said signal inversion circuit (20), collector to a constant voltage source, comprising an emitter connected to said first resistor (R 1) transistor (Q 3) A transmission waveform correction circuit.
第１のトランジスタ（Q1）と第２のトランジスタ（Q2）
に電流を交互に流して第１のトランジスタ（Q1）のコレ
クタに接続された伝送線路（50）の先の負荷をパルス駆
動するICテスタ用ドライバ回路と、上記第１のトランジ
スタ（Q1）のコレクタと第２のトランジス（Q2）のコレ
クタにそれぞれ抵抗（R1,R2）を介して電圧を供給する
電圧源（60）と、上記第１のトランジスタ（Q1）のコレ
クタと第２のトランジスタ（Q2）のコレクタ間に接続さ
れた伝送波形補正用定電流源（I1）とを具備し、上記伝
送波形補正用電流源（I1）により上記ICテスト用ドライ
バ回路からの出力パルスに同期し該出力パルスに比例し
た補正用電流を生成するようにした伝送波形補正回路で
あって、上記伝送波形補正用定電流源（I1）は、少なく
とも、直列に接続されたそれぞれ異なる導電型の第３の
トランジスタ（Q3）および第４のトランジス（Q4）と、
上記第２のトランジスタ（Q2）のコレクタと上記第３の
トランジスタ（Q3）のベースとの間に設けられた第１の
コンデンサ（C1）と、上記第２のトランジスタ（Q2）の
コレクタと上記第４のトランジスタ（Q4）のベースとの
間に設けられた第２のコンデンサ（C2）と、上記第３の
トランジスタ（Q3）と第４のトランジスタ（Q4）の接続
点と上記第１のトランジスタ（Q1）のコレクタとの間に
設けられた第３のコンデンサ（C3）とを含んでいること
を特徴とする伝送波形補正回路。2. A first transistor (Q 1 ) and a second transistor (Q 2 ) constituting an emitter-coupled switch circuit.
A driver circuit for an IC tester for driving a load beyond the transmission line (50) connected to the collector of the first transistor (Q 1 ) by alternately flowing current to the first transistor (Q 1 ); and resistors in the collector of the collector and the second transistor (Q 2) (R 1, R 2) voltage source for supplying a voltage through (60), a collector of the first transistor (Q 1) the second transistor (Q 2) transmission waveform correction constant current source connected between the collector of the (I 1); and a, the transmission waveform correction current source (I 1) by from the IC test driver circuit A transmission waveform correction circuit configured to generate a correction current proportional to the output pulse in synchronization with the output pulse, wherein the transmission waveform correction constant current source (I 1 ) is connected to at least each of a serially connected constant current source (I 1 ). Third transistors of different conductivity types ( Q 3 ) and the fourth transis (Q 4 )
Said the second transistor (Q 2) collector and said third transistor (Q 3) the first capacitor (C 1) provided between the base of said second transistor (Q 2) A second capacitor (C 2 ) provided between a collector and the base of the fourth transistor (Q 4 ), and a connection between the third transistor (Q 3 ) and the fourth transistor (Q 4 ) A transmission waveform correction circuit comprising: a third capacitor (C 3 ) provided between a point and a collector of the first transistor (Q 1 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318844A JP2591339B2 (en) | 1990-11-22 | 1990-11-22 | Transmission waveform correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318844A JP2591339B2 (en) | 1990-11-22 | 1990-11-22 | Transmission waveform correction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04189051A JPH04189051A (en) | 1992-07-07 |
| JP2591339B2 true JP2591339B2 (en) | 1997-03-19 |
Family
ID=18103589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2318844A Expired - Fee Related JP2591339B2 (en) | 1990-11-22 | 1990-11-22 | Transmission waveform correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591339B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4106025B2 (en) * | 2001-11-20 | 2008-06-25 | 株式会社アドバンテスト | Semiconductor test equipment |
| US7538582B2 (en) * | 2005-10-28 | 2009-05-26 | Advantest Corporation | Driver circuit, test apparatus and adjusting method |
| JP4569497B2 (en) * | 2006-03-06 | 2010-10-27 | 株式会社日立製作所 | Driver circuit having transmission line loss compensation means |
| US8013626B2 (en) * | 2009-03-31 | 2011-09-06 | Advantest Corporation | Test apparatus and driver circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5958943A (en) * | 1982-09-28 | 1984-04-04 | Fujitsu Ltd | Data transmission system |
| JPH01161944A (en) * | 1987-12-18 | 1989-06-26 | Nec Corp | Pulse transmission circuit |
-
1990
- 1990-11-22 JP JP2318844A patent/JP2591339B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04189051A (en) | 1992-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528637B2 (en) | Driver circuit | |
| EP0453185B1 (en) | ECL output buffer circuit | |
| JP4478033B2 (en) | Voltage applied current measuring device and current buffer with switch used therefor | |
| US6211866B1 (en) | Grayscale voltage generating circuit | |
| US6313682B1 (en) | Pulse generation circuit and method with transmission pre-emphasis | |
| CN113539196A (en) | Source electrode driving circuit, display device and operation method | |
| US4409497A (en) | Window comparator circuit | |
| JP2591339B2 (en) | Transmission waveform correction circuit | |
| JPS62287705A (en) | Btl amplifier circuit | |
| US6737857B2 (en) | Apparatus and method for driving circuit pins in a circuit testing system | |
| JPH0585084B2 (en) | ||
| JPS63135882A (en) | Electronic device driving circuit | |
| JPH03187647A (en) | Receiver for balance transmission | |
| JPS63104506A (en) | Dc level shifting circuit | |
| JP2956911B2 (en) | IC test equipment | |
| JP3175752B2 (en) | Pulse generator | |
| JPH0344209A (en) | Power supply voltage adjustment circuit | |
| JP3186001B2 (en) | IC test equipment | |
| GB2139030A (en) | Current mirror circuit | |
| JP2773171B2 (en) | Bipolar signal monitor circuit | |
| JPH0792491B2 (en) | Electronic device drive circuit | |
| JPH0149206B2 (en) | ||
| JP2002094337A (en) | Base current compensating circuit | |
| JPH01178878A (en) | Electronic device drive circuit | |
| JPH053929B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |