JP2587826B2 - Bipolar transistor and method of manufacturing the same - Google Patents
Bipolar transistor and method of manufacturing the sameInfo
- Publication number
- JP2587826B2 JP2587826B2 JP62073544A JP7354487A JP2587826B2 JP 2587826 B2 JP2587826 B2 JP 2587826B2 JP 62073544 A JP62073544 A JP 62073544A JP 7354487 A JP7354487 A JP 7354487A JP 2587826 B2 JP2587826 B2 JP 2587826B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- base
- region
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims description 40
- 238000009826 distribution Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000002513 implantation Methods 0.000 description 16
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は超高速動作可能なバイポーラトランジスタお
よびその製造方法に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bipolar transistor capable of operating at a very high speed and a method for manufacturing the same.
従来のヘテロ接合バイポーラトランジスタ(以下HBT
と略す)の断面構造図の例を第2図に示す。Conventional heterojunction bipolar transistors (hereinafter HBTs)
2 is shown in FIG.
図中、1はCrドープ等の半絶縁性GaAs基板、2はコレ
クタ層にオーム性接触をとるための高濃度n型不純物を
含むGaAsからなる第1バッファ層、9は均一な濃度のn
型不純物を含むGaAsからなるコレクタ層、3は高濃度P
型不純物を含むGaAsからなるベース層、4はn型不純物
を含むAlGaAsからなるエミッタ層、5はエミッタ層にオ
ーム性接触をとるための高濃度n型不純物を含むGaAsか
らなる第2バッファ層、6,7,8はそれぞれコレクタ電
極,ベース電極,エミッタ電極である。In the drawing, 1 is a semi-insulating GaAs substrate such as Cr-doped, 2 is a first buffer layer made of GaAs containing a high concentration n-type impurity for making ohmic contact with the collector layer, and 9 is a uniform concentration of n.
Layer 3 made of GaAs containing a p-type impurity
A base layer made of GaAs containing n-type impurities, an emitter layer made of AlGaAs containing n-type impurities, a second buffer layer made of GaAs containing high-concentration n-type impurities for making ohmic contact with the emitter layer, Reference numerals 6, 7, and 8 are a collector electrode, a base electrode, and an emitter electrode, respectively.
コレクタ層9のうちエミッタ層4下の領域を真性コレ
クタ領域13といいそれ以外の領域を外部コレクタ領域14
という。ベース層3のうちエミッタ層4下の領域を真性
ベース領域15といいそれ以外の領域を外部ベース領域16
という。外部コレクタ領域14は、ベース・コレクタ接合
容量Cbcを低減するためにプロトン注入等により選択的
に高抵抗化されている。このHBTは、外部コレクタ領域1
4を高抵抗化しないHBTに比較してCbcが小さいため、ベ
ース・コレクタ接合容量充電時間τccが小さくなり、高
速化に有利であるという長所を有している。The region under the emitter layer 4 in the collector layer 9 is called an intrinsic collector region 13, and the other region is an external collector region 14.
That. The region under the emitter layer 4 in the base layer 3 is called an intrinsic base region 15 and the other region is an external base region 16.
That. The external collector region 14 is selectively increased in resistance by proton implantation or the like in order to reduce the base-collector junction capacitance Cbc . This HBT is connected to the external collector region 1
4 has an advantage that Cbc is smaller than HBT which does not increase the resistance, so that the base-collector junction capacitance charging time τ cc is shorter, which is advantageous for speeding up.
しかし、このHBTでは、上記の高抵抗化を容易にする
ために、プロトン注入前のコレクタ層9の不純物濃度は
比較的低くつくられる。However, in this HBT, the impurity concentration of the collector layer 9 before proton implantation is made relatively low in order to facilitate the above-described high resistance.
また、上記の高抵抗によりCbcを低減する場合に、そ
の効果を大きくするために、プロトン注入前のコレクタ
層9の層厚は比較的厚くつくられる。When C bc is reduced by the above-described high resistance, the thickness of the collector layer 9 before proton implantation is made relatively thick in order to increase the effect.
このように、コレクタ層9が低不純物濃度であり、ま
た層厚が厚いために、このHBTの真性コレクタ領域13に
おけるベース・コレクタ空乏層厚は比較的厚くなり、こ
のことが以下に述べるようにこのHBTのより一層の高速
化を阻害する要因となっている。As described above, since the collector layer 9 has a low impurity concentration and a large layer thickness, the thickness of the base / collector depletion layer in the intrinsic collector region 13 of the HBT becomes relatively thick, which will be described below. This is a factor that hinders further increase in the speed of the HBT.
HBTの動作状態での真性領域(真性ベース領域15及び
真性コレクタ領域13)でのベース・コレクタ接合におけ
るエネルギーバンドと電子の伝導の様子を第3図に示
す。電子はΓ谷17(エネルギーの下端を実線で示す)あ
るいはL谷18(エネルギーの下端を破線で示す)のいず
れかの伝導帯を主に走行するが、第3図で明らかなよう
に、真性ベース領域15から真性コレクタ領域13に注入さ
れた電子の一部は高いエネルギーを有しているため、ベ
ース・コレクタ接合部に形成されるベース・コレクタ空
乏層を通過する際にΓ谷17よりもエネルギーの高いL谷
18を走行する。L谷18を走行する電子の平均の平行速度
はΓ谷17を走行する電子の平均の走行速度よりも非常に
小さい(例えば1/10程度)ことはよく知られている。し
たがって、かかるHBTでは平均的なベース・コレクタ空
乏層通過時はτcはL谷18の走行に要する時間に強く制
限される。この効果は、ベース・コレクタ空乏層幅が厚
いほどL谷の走行距離が増加するため顕著であり、従っ
て従来例に示したHBTは、τcの増大という点では高速
化に不利であるという欠点を有している。FIG. 3 shows the state of energy band and electron conduction at the base-collector junction in the intrinsic region (the intrinsic base region 15 and the intrinsic collector region 13) in the operating state of the HBT. The electrons mainly travel in the conduction band of the Γ valley 17 (the lower end of the energy is indicated by a solid line) or the L valley 18 (the lower end of the energy is indicated by a broken line), but as shown in FIG. Some of the electrons injected from the base region 15 into the intrinsic collector region 13 have high energy, so that when passing through the base-collector depletion layer formed at the base-collector junction, the electrons are higher than the valley 17. L valley with high energy
Drive 18 It is well known that the average parallel velocity of the electrons traveling in the L valley 18 is much lower (for example, about 1/10) than the average traveling velocity of the electrons traveling in the valley 17. Therefore, in such an HBT, when passing through the average base-collector depletion layer, τ c is strongly limited to the time required for traveling in the L valley 18. This effect is remarkable because the traveling distance of the L valley increases as the width of the base / collector depletion layer becomes larger. Therefore, the HBT shown in the conventional example is disadvantageous in terms of increasing τ c and is disadvantageous in increasing the speed. have.
このような均一不純物濃度のコレクタ層9をもつHBT
におけるτcの増大という欠点は、iコレクタ不純物濃
度を高くする方法によりあるいはiiコレクタ層9厚を薄
くする方法により、ベース・コレクタ空乏層を薄くし、
改善することができる。HBT having a collector layer 9 having such a uniform impurity concentration
A disadvantage of increased tau c in by methods of thinning or by ii collector layer 9 thickness method of increasing the i collector impurity concentration, thinning the base-collector depletion layer,
Can be improved.
しかし、iの方法によれば、τcは小さくできるがプ
ロトン等の注入前のコレクタ層9の不純物濃度が高いほ
ど不純物を打消すためには大量のプロトン等の注入が要
求されるのでプロトン等の注入による、外部コレクタ領
域14の選択的高抵抗化が実際上困難となり、Cbcを十分
に低減できないという欠点を有する。またiiの方法によ
れば、τcは小さくでき、プロトン注入等による外部コ
レクタ領域14の選択的高抵抗化も容易であるが、外部コ
レクタ領域14の厚さが薄いために、Cbcの低減効果が小
さいという欠点を有する。However, according to the method (i), although τ c can be reduced, the higher the impurity concentration of the collector layer 9 before the implantation of protons or the like, the more the implantation of a large amount of protons or the like is required to cancel the impurities. by injection, it has the disadvantage that selective high resistance of the external collector region 14 is practically difficult, can not be sufficiently reduced C bc. According to the method ii, τ c can be reduced and the resistance of the external collector region 14 can be easily increased selectively by proton implantation or the like. However, since the thickness of the external collector region 14 is small, the reduction of C bc can be achieved . There is a disadvantage that the effect is small.
このように、従来の均一不純物濃度のコレクタ層をも
つHBTではi,iiのいずれの方法を用いてもCbcを十分に低
減できないためτcを小さくすればτccを十分に小さく
できなくなるという欠点を有する。As described above, in a conventional HBT having a collector layer having a uniform impurity concentration, C bc cannot be sufficiently reduced by using any of the methods i and ii, so that if τ c is reduced, τ cc cannot be sufficiently reduced. Has disadvantages.
HBTの動作速度は遮断周波数fTで示されるが、fTは式
で示されるようにベース・コレクタ空乏層通過時間τ
cとベース・コレクタ接合容量充電時間τccの合計した
値の関数となっている。The operating speed of the HBT is represented by a cut-off frequency f T , where f T is the base-collector depletion layer transit time τ
It is a function of the sum of c and the base-collector junction capacitance charging time τ cc .
ここでτは、エミッタ・ベース接合容量充電時間τEE
とエミッタ・ベース空乏層走行時間τEとベース走行時
間τBの和で定まる定数である。したがって、HBTの高
速化を図るためには、τcとτccの両方を小さくする必
要があるが、従来の方法ではτcとτccは上に述べたよ
うにトレードオフの関係にあり、超高速動作を実現する
には、不利であるという欠点を有している。 Where τ is the emitter-base junction capacitance charging time τ EE
And a constant determined by the sum of the emitter-base depletion layer transit time tau E and the base transit time tau B. Therefore, in order to increase the speed of the HBT, it is necessary to reduce both τ c and τ cc , but in the conventional method, τ c and τ cc have a trade-off relationship as described above. There is a disadvantage that it is disadvantageous for realizing ultra-high-speed operation.
本発明の目的は、ベース・コレクタ空乏層走行時間τ
cが小さく、かつベース・コレクタ接合容量充電時間τ
ccが小さい超高速動作可能なバイポーラトランジスタと
その製造方法を提供することにある。An object of the present invention is to provide a base-collector depletion layer transit time τ
c is small and base-collector junction capacitance charging time τ
It is an object of the present invention to provide a bipolar transistor having a small cc and capable of operating at a very high speed, and a method of manufacturing the same.
本発明のHBTの断面構造図の例を第1図に示す。 FIG. 1 shows an example of a sectional structural view of the HBT of the present invention.
符号1〜8および15,16は第2図に示した従来のHBTと
同様である。10はその不純物濃度がベース層近傍で低
く、ベース層と反対側で高くなるように分布をもたせた
コレクタ層である。19は上記のコレクタ層10のうちエミ
ッタ層4下の領域で真性コレクタ領域といい、20はそれ
以外の領域で外部コレクタ領域という。第1図に示すよ
うに本発明では、コレクタ層10の不純物濃度に、ベース
層3近傍で低く、ベース層3と反対側で高くなるように
かつイオン注入等により高抵抗化が容易な程度に分布を
もたせることにより、真性領域(真性ベース領域15およ
び真性コレクタ領域19に生じるベース・コレクタ空乏層
を薄層化し、τcを減少させ、かつ外部コレクタ領域20
をイオン注入により、厚く高抵抗化し、τccを減少させ
たことを主要な特徴とする。Reference numerals 1 to 8 and 15, 16 are the same as those of the conventional HBT shown in FIG. Reference numeral 10 denotes a collector layer having a distribution such that the impurity concentration is low near the base layer and high on the side opposite to the base layer. Reference numeral 19 denotes a region under the emitter layer 4 in the collector layer 10, which is called an intrinsic collector region, and reference numeral 20 denotes another region, which is called an external collector region. As shown in FIG. 1, in the present invention, the impurity concentration of the collector layer 10 is set to be low near the base layer 3 and high on the side opposite to the base layer 3 and to such an extent that the resistance can be easily increased by ion implantation or the like. By providing the distribution, the base / collector depletion layer generated in the intrinsic region (the intrinsic base region 15 and the intrinsic collector region 19 is made thinner, τ c is reduced, and the external collector region 20 is reduced.
The main features of the present invention are that the resistance is increased thickly by ion implantation and τ cc is reduced.
本発明によりτcとτccの両方を十分に小さくするこ
とがで、バイポーラトランジスタの超高速化が可能とな
る。By making both τ c and τ cc sufficiently small according to the present invention, it is possible to increase the speed of the bipolar transistor.
一般にバイポーラトランジスタのベース不純物濃度は
コレクタ不純物濃度よりも高いため本発明によるバイポ
ーラトランジスタの真性領域19及び15のベース・コレク
タ空乏層厚は、コレクタ10の不純物濃度分布により決ま
る。したがって、コレクタ層10の不純物濃度を第1バッ
ファ層2の近傍で、ベース層3の近傍よりも高くなるよ
うに空間的に分布させることにより、真性領域19及び15
でのベース・コレクタ空乏層を十分薄くすることがで
き、その結果、τcの十分小さいバイポーラトランジス
タが実現できる。Generally, the base impurity concentration of the bipolar transistor is higher than the collector impurity concentration, so that the thickness of the base-collector depletion layer of the intrinsic regions 19 and 15 of the bipolar transistor according to the present invention is determined by the impurity concentration distribution of the collector 10. Therefore, by distributing the impurity concentration of the collector layer 10 spatially higher in the vicinity of the first buffer layer 2 than in the vicinity of the base layer 3, the intrinsic regions 19 and 15 can be formed.
, The base-collector depletion layer can be made sufficiently thin, and as a result, a bipolar transistor having a sufficiently small τ c can be realized.
またイオン注入前のコレクタ層の多数キャリアをトラ
ップするのに十分なイオン注入を行うことにより、外部
コレクタ領域を十分に厚くかつ十分に高抵抗化すること
ができ、その結果、ベース・コレクタ接合容量Cbcを十
分小さくできるのでτccの小さいバイポーラトランジス
タが実現できる。Also, by performing ion implantation sufficient to trap majority carriers in the collector layer before ion implantation, the external collector region can be made sufficiently thick and sufficiently high in resistance, and as a result, the base-collector junction capacitance can be increased. Since C bc can be made sufficiently small, a bipolar transistor having a small τ cc can be realized.
本発明によるHBTの実施例および従来のHBTの実施例の
断面構造をそれぞれ第4図および第5図に示す。第4図
および第5図の符号1〜9および13〜16は第1図および
第2図の符号と同様である。第4図の11は比較的低濃度
の不純物を含む第1コレクタ層といい12は第1コレクタ
層よりも高濃度の不純物を含む第2コレクタ層という。
第4図の第1コレクタ層11のうちエミッタ層4下の領域
21を真性第1コレクタ領域といい、それ以外の領域22を
外部第1コレクタ領域という。第4図の第2コレクタ層
12のうちエミッタ層4下の領域23を真性第2コレクタ領
域といい、それ以外の領域24を外部第2コレクタ領域と
いう。FIGS. 4 and 5 show sectional structures of an embodiment of the HBT according to the present invention and an embodiment of the conventional HBT, respectively. Reference numerals 1 to 9 and 13 to 16 in FIGS. 4 and 5 are the same as those in FIGS. 1 and 2. In FIG. 4, reference numeral 11 denotes a first collector layer containing a relatively low concentration of impurities, and reference numeral 12 denotes a second collector layer containing a higher concentration of impurities than the first collector layer.
Region of the first collector layer 11 in FIG. 4 below the emitter layer 4
21 is called an intrinsic first collector region, and the other region 22 is called an external first collector region. Second collector layer of FIG.
The region 23 under the emitter layer 4 is called an intrinsic second collector region, and the other region 24 is called an external second collector region.
本発明及び対比する従来の実施例の各層について、材
料,不純物濃度,層厚をそれぞれ第1表および第2表に
示す。Tables 1 and 2 show the material, impurity concentration, and layer thickness of each layer of the present invention and the conventional example to be compared with, respectively.
第4図の11は従来のHBTのコレクタ層9と等しい濃度
(5×1016cm-3)の不純物を含むn型GaAsからなる第1
コレクタ層、12は第1コレクタ層11よりも高い濃度(2
×1017cm-3)の不純物を含むn型GaAsからなる第2コレ
クタ層である。なお第1コレクタ層11と第2コレクタ層
12の層厚の合計は従来のHBTのコレクタ層9と等しく0.5
μmとした。 In FIG. 4, reference numeral 11 denotes a first n-type GaAs containing an impurity having the same concentration (5 × 10 16 cm −3 ) as that of the collector layer 9 of the conventional HBT.
The collector layer 12 has a higher concentration (2
This is a second collector layer made of n-type GaAs containing an impurity of (× 10 17 cm −3 ). The first collector layer 11 and the second collector layer
The total thickness of the 12 layers is 0.5
μm.
外部第1コレクタ層22および外部第2コレクタ層24は
プロトン注入により、選択的に高抵抗化されている。The resistance of the external first collector layer 22 and the external second collector layer 24 is selectively increased by proton implantation.
次に本発明によるHBTの製造方法の実施例(製造工程
中の断面構造)を第6図に示す。符号1〜8,11〜12,15
〜16,21〜24は第4図と同様である。第6図(a)は1,
2,12,11,3,4,5の積層体の断面構造図である。Next, FIG. 6 shows an embodiment (a cross-sectional structure during the manufacturing process) of an HBT manufacturing method according to the present invention. 1-8,11-12,15
16, 21 to 24 are the same as in FIG. FIG. 6 (a) shows 1,
FIG. 2 is a sectional structural view of a laminate of 2, 12, 11, 3, 4, and 5.
第6図(b)は第6図(a)に示した積層体に以下に
示す工程1〜工程3を施した断面構造図である。FIG. 6 (b) is a sectional structural view in which the following steps 1 to 3 are performed on the laminate shown in FIG. 6 (a).
第6図(c)はさらに工程4を施した断面構造図であ
る。FIG. 6 (c) is a cross-sectional structural view showing a further step 4.
第6図(d)はさらに工程5を施した断面構造図(完
成図)であり、第4図と同じである。FIG. 6 (d) is a cross-sectional structural view (completed view) after further performing step 5, which is the same as FIG.
工程1:第2バッファ層5の一部領域をマスクする。Step 1: Part of the second buffer layer 5 is masked.
工程2:第1コレクタ層11および第2コレクタ層12の上記
マスクでマスクされない外部第1コレクタ領域22および
外部第2コレクタ領域24のみを選択的に高抵抗化するた
めに次式およびを同時に満足する条件で第2バッフ
ァ層5、エミッタ層4及びベース層3を通じてプロトン
を注入する。Step 2: Simultaneously satisfy the following expression to selectively increase the resistance of only the first and second collector regions 22 and 24 of the first and second collector layers 11 and 12 which are not masked by the mask. Under the conditions described above, protons are injected through the second buffer layer 5, the emitter layer 4, and the base layer 3.
ただし NC:第1コレクタ層11および第2コレクタ層12の単位体
積当りの多数キャリア密度の最大値 NB:ベース層の単位体積当りの多数キャリア密度 N:単位面積当りのイオン注入量 E:イオン注入加速電圧 α1:注入原子の種類、注入される第1コレクタ層11およ
び第2コレクタ層12の種類、N,Eにより定まる定数 α2:注入原子の種類、注入されるベース層の種類、N,E
により定まる定数 第1コレクタ層11および第2コレクタ層12の多数キャリ
ア密度が最大である領域においてイオン注入により生じ
る単位体積当りの多数キャリアのトラップ密度であり、
α1,E,Nの関数 ベース層において、イオン注入により生じる単位体積当
りの多数キャリアのトラップ密度であり、α2,E,Nの関
数である。 Where N C : the maximum value of the majority carrier density per unit volume of the first collector layer 11 and the second collector layer 12 N B : the majority carrier density per unit volume of the base layer N: the ion implantation amount per unit area E: Ion implantation acceleration voltage α 1 : type of implanted atoms, types of first and second collector layers 11 and 12 to be implanted, constant determined by N and E α 2 : type of implanted atoms, type of base layer to be implanted , N, E
Constant determined by A trap density of majority carriers per unit volume generated by ion implantation in a region where the majority carrier density of the first collector layer 11 and the second collector layer 12 is maximum;
α 1 , E, N function The trap density of majority carriers per unit volume generated by ion implantation in the base layer, and is a function of α 2 , E, N.
工程3:工程1で製作したマスクをそのまま使用し、第2
バッファ層5およびエミッタ層4の一部の領域を除去
し、ベース層3を表面に露出する。Step 3: Using the mask produced in Step 1 as it is,
The buffer layer 5 and a part of the emitter layer 4 are removed to expose the base layer 3 on the surface.
工程4:残存する第2バッファ層5とエミッタ層4の全部
および外部ベース領域16の一部をマスクし、上記でマス
クされない外部ベース領域16および外部第1コレクタ領
域22および外部第2コレクタ領域24を除去し第1バッフ
ァ層2を表面に露出する。Step 4: The entire remaining second buffer layer 5 and emitter layer 4 and a part of the external base region 16 are masked, and the unmasked external base region 16, external first collector region 22, and external second collector region 24 are not masked. Is removed to expose the first buffer layer 2 on the surface.
工程5:表面に露出した第1バッファ層2、ベース層3お
よび第2バッファ層5の上にそれぞれコレクタ電極6、
ベース電極7およびエミッタ電極8を形成する。Step 5: On the first buffer layer 2, the base layer 3 and the second buffer layer 5 exposed on the surface, respectively, a collector electrode 6,
The base electrode 7 and the emitter electrode 8 are formed.
なお、この実施例では工程2を工程3よりも先に実施
する例を示したが工程2と工程3の順序を入れ替えるこ
とは可能である。In this embodiment, the example in which the step 2 is performed before the step 3 is described, but the order of the step 2 and the step 3 can be changed.
また、この実施例ではコレクタ層の不純物濃度をそれ
ぞれ均一な不純物濃度をもつ第1コレクタ層11と第2コ
レクタ層12により分布をもたせたが、コレクタ層の不純
物濃度を連続的に変化させてもよい。さらに、この実施
例ではイオン注入にプロトンを用いたが、プロトン以外
のイオンを使用することも可能である。In this embodiment, the impurity concentration of the collector layer is distributed by the first collector layer 11 and the second collector layer 12 each having a uniform impurity concentration. However, even if the impurity concentration of the collector layer is continuously changed. Good. Further, in this embodiment, protons are used for ion implantation, but ions other than protons can be used.
第4図および第6図に示した本発明のHBTのプロトン
注入による外部第1コレクタ領域22および外部第2コレ
クタ領域24の選択的高抵抗化の効果を、このHBTのベー
ス層3および第1コレクタ層11および第2コレクタ層12
と同様な構造をもつp−n接合ダイオード(面積300μ
m×300μm)を用いて測定した接合容量のプロトン注
入量依存性の実験結果を第7図に示す。The effect of selectively increasing the resistance of the external first collector region 22 and the external second collector region 24 by proton implantation of the HBT of the present invention shown in FIG. 4 and FIG. Collector layer 11 and second collector layer 12
Pn junction diode having the same structure as that of
FIG. 7 shows the experimental results of the dependence of the junction capacity on the amount of proton injection measured using the method of (m × 300 μm).
なお、プロトンの注入条件は加速電圧E=140KV、プ
ロトン注入量N=5×1012〜1×1014/cm2である。この
注入条件でのnt1(α1,E,N),nt2(α2,E,N)とNc(=
2×1017cm-3)とNB(=4×1019cm-3)を第3表に示
す。The proton injection conditions are an acceleration voltage E = 140 KV and a proton injection amount N = 5 × 10 12 to 1 × 10 14 / cm 2 . Under these injection conditions, n t1 (α 1 , E, N), n t2 (α 2 , E, N) and N c (=
Table 3 shows 2 × 10 17 cm −3 ) and N B (= 4 × 10 19 cm −3 ).
第7図で明らかなように、注入条件,,の場合
の接合容量はプロトン未注入の場合と同様に印加電圧
依存性を示している。これは第3表に示すとおり、これ
らの条件ではnt1<NCであり、注入量が不十分であり、
第2コレクタ層12が十分高抵抗化していないためと考え
られる。 As is apparent from FIG. 7, the junction capacitance under the implantation conditions and shows the applied voltage dependence as in the case without proton implantation. As shown in Table 3, under these conditions, n t1 <N C , and the injection amount is insufficient.
It is considered that the resistance of the second collector layer 12 was not sufficiently increased.
これに対し、注入条件またはの場合の容量は印加
電圧依存性を示さず、注入により第1コレクタ層11と第
2コレクタ層12が十分に高抵抗化していると考えられ
る。ちなみにベース・コレクタ接合に逆バイアス−0.5V
1を印加した状態の接合容量は未注入の接合容量の37%
に低減できる。これは、第3表に示すとおりnt1≧NCで
あり、プロトン注入量が十分であるためと考えられる。On the other hand, the injection condition or the capacitance in the case does not show the dependency on the applied voltage, and it is considered that the resistance of the first collector layer 11 and the second collector layer 12 is sufficiently increased by the injection. By the way, the reverse bias is -0.5V at the base-collector junction.
The junction capacitance with 1 applied is 37% of the uninjected junction capacitance
Can be reduced to This is as n t1 ≧ N C shown in Table 3, presumably because the proton injection amount is sufficient.
また、注入条件,またはのダイオードと同様の注
入を施し製造したHBTの電流電圧特性を測定した結果、
未注入のHBTとの特性上の差異、例えば外部ベース領域1
6のシート抵抗の増加または外部ベース領域16とベース
電極7との接触抵抗の増加は見られなかった。これは第
3表に示すとおりnt2<NBであるためと考えられる。In addition, as a result of measuring the current-voltage characteristics of the HBT manufactured under the same injection conditions as the injection conditions or the diode,
Characteristic differences from unimplanted HBT, e.g. external base region 1
No increase in the sheet resistance of No. 6 or an increase in the contact resistance between the external base region 16 and the base electrode 7 was observed. This is probably because an n t2 <N B as shown in Table 3.
さらに、注入条件,においては、第1バッファ層
2とコレクタ電極6との接触抵抗も未注入のそれに比較
して増加することはなかった。これは、第1表に示すよ
うに、第1バッファ層2は不純物濃度が十分高く、ま
た、注入エネルギーが適当であったためプロトン注入に
より、高抵抗化されなかったためと考えられる。Furthermore, under the implantation conditions, the contact resistance between the first buffer layer 2 and the collector electrode 6 did not increase as compared with the unimplanted one. This is presumably because, as shown in Table 1, the first buffer layer 2 had a sufficiently high impurity concentration and the implantation energy was appropriate, so that the resistance was not increased by proton implantation.
以上の結果から適当にイオン注入条件を選択すること
により、HBTの電気的特性に悪影響を及ぼすことなく、
外部第1コレクタ領域22および外部第2コレクタ領域24
を選択的に高抵抗化することが可能であり、ベース・コ
レクタ接合容量を従来の均一不純物濃度のコレクタにプ
ロトン注入を行ったHBTと同程度とすることができる。By appropriately selecting the ion implantation conditions from the above results, without adversely affecting the electrical characteristics of the HBT,
External first collector region 22 and external second collector region 24
Can be selectively increased in resistance, and the base-collector junction capacitance can be made comparable to that of a conventional HBT in which protons are implanted into a collector having a uniform impurity concentration.
本発明の第4図と従来の第5図に示すHBTのベース・
コレクタ接合に逆バイアス−0.5V1を印加したときの真
性領域(第4図では符号15,21,23、第5図では符号15と
13)のエネルギーバンド図とベース・コレクタ空乏層内
の電界分布と不純物分布の計算結果を第8図(a)およ
び(b)に示す。第8図(a)および(b)の符号はそ
れぞれ第4図および第5図と同様である。The base of the HBT shown in FIG. 4 of the present invention and FIG.
Code 15,21,23 The intrinsic region (Fig. 4 at the time of applying a reverse bias -0.5 V 1 to the collector junction, in the FIG. 5 and reference numeral 15
FIGS. 8 (a) and 8 (b) show the energy band diagram of FIG. 13 and the calculation results of the electric field distribution and the impurity distribution in the base / collector depletion layer. 8 (a) and 8 (b) are the same as those in FIGS. 4 and 5, respectively.
または本発明のHBTの真性領域(15,21,23)でのベー
ス・コレクタ接合におけるエネルギーバンドと電子の伝
導の様子を第9図に示す。第9図の符号は第3図及び第
4図と同様である。FIG. 9 shows an energy band and electron conduction at the base-collector junction in the intrinsic region (15, 21, 23) of the HBT of the present invention. 9 are the same as those in FIGS. 3 and 4.
第8図及び第9図で明らかなように本発明によるHBT
のベース・コレクタ空乏層厚は0.17μmであり、従来の
HBTのベース・コレクタ空乏層厚0.23μmに比較して0.0
6μm薄くなる。空乏層の電子の平均速度はΓ谷で5×1
07cm/sec、L谷でその1/10の5×106cm/secと仮定し、
真性ベース領域15からベース・コレクタ空乏層に注入さ
れた直後の0.15μmはΓ谷を走行し、残りの空乏層(本
発明では0.02μm、従来例では0.08μm)はL谷を走行
すると仮定すると、本発明によるHBTでは、電子の平均
的なベース・コレクタ空乏層通過時間τcは0.7psec、
従来のHBTでは1.9psecとなり、本発明のHBT構造によ
り、τcは従来の約1/2以下に低減できる。As is clear from FIGS. 8 and 9, the HBT according to the present invention
Has a base-collector depletion layer thickness of 0.17 μm,
0.0 compared to the HBT base / collector depletion layer thickness of 0.23 μm
6 μm thinner. The average velocity of electrons in the depletion layer is 5 × 1 in the valley
Assuming 0 7 cm / sec, 1 × 5 × 10 6 cm / sec at the L valley,
It is assumed that 0.15 μm immediately after being injected from the intrinsic base region 15 into the base-collector depletion layer travels along the Γ valley, and the remaining depletion layer (0.02 μm in the present invention, 0.08 μm in the conventional example) travels on the L valley. In the HBT according to the present invention, the average electron transit time τ c of the base / collector depletion layer is 0.7 psec,
With conventional HBTs, this is 1.9 psec, and with the HBT structure of the present invention, τ c can be reduced to about 1/2 or less of the conventional HBT.
一方、真性領域のベース・コレクタ空乏層厚が0.23μ
mから0.17μmに低減したことにより、真性領域のベー
ス・コレクタ接合容量は35%程度増加するが、実際に製
作されるHBTの該真性領域の総ベース・コレクタ接合領
域に占める割合は小さいため、総ベース・コレクタ接合
容量Cbcはほとんど増加しない。On the other hand, the base / collector depletion layer thickness in the intrinsic region is 0.23μ.
Although the base-collector junction capacitance of the intrinsic region is increased by about 35% by reducing from 0.1 m to 0.17 μm, the ratio of the intrinsic region of the actually manufactured HBT to the total base-collector junction region is small. The total base-collector junction capacitance C bc hardly increases.
例えば、エミッタ・ベース接合面積(真性領域のベー
ス・コレクタ接合面積に対応する)1μm×1μm、ベ
ース・コレクタ接合面積(総ベース・コレクタ接合面積
に対応する)3μm×3μmのHBTにおいては、総ベー
ス・コレクタ接合容量Cbcの増加は8%程度であり、従
ってτccの増加も8%程度で、全体のτccから見て微小
である。For example, in an HBT having an emitter-base junction area of 1 μm × 1 μm (corresponding to the base-collector junction area of the intrinsic region) and a base-collector junction area (corresponding to the total base-collector junction area) of 3 μm × 3 μm, the total base The increase in the collector junction capacitance Cbc is about 8%, and therefore, the increase in τ cc is also about 8%, which is very small when viewed from the whole τ cc .
本実施例で明らかなように、本発明によるHBTは従来
の均一不純物濃度のコレクタを用いてプロトン注入を行
ったHBTに比較して、τccはほとんど増加することな
く、τcのみを大幅に減少させることができるという長
所をもっている。As is evident from the present embodiment, the HBT according to the present invention has almost no increase in τ cc and greatly reduces τ c alone, as compared with a conventional HBT in which proton injection is performed using a collector having a uniform impurity concentration. It has the advantage that it can be reduced.
また本実施例では、コレクタの不純物濃度をステップ
に変化させた場合を示したが、不純物濃度をベース層3
近傍で低く、第1バッファ層2の近傍で高くなるように
連続的に変化させた場合にも同様の効果が得られる。Further, in this embodiment, the case where the impurity concentration of the collector is changed in steps has been described.
The same effect can be obtained when the voltage is continuously changed so as to be low near the first buffer layer 2 and high near the first buffer layer 2.
また、本実施例では、注入イオンとしてプロトンを用
いたが、本発明はプロトンを用いた場合に限らず、酸素
イオン,ボロンイオンの他、注入によってキャリアトラ
ップを生じさせることができるすべてのイオンで実施可
能である。In the present embodiment, protons are used as implanted ions. However, the present invention is not limited to the case where protons are used, but may be oxygen ions, boron ions, or any other ions capable of causing a carrier trap by implantation. It is feasible.
以上に説明したように、本発明のバイポーラトランジ
スタおよびその製造方法によれば、真性領域のベース・
コレクタ空乏層は十分厚く、かつ外部コレクタ領域はイ
オン注入により十分厚く高抵抗化することができ、した
がってベース・コレクタ走行時間τcとベース・コレク
タ接合容量充電時間τccを同時に小さくできるため、超
高速動作可能なバイポーラトランジスタを実現すること
ができるという利点を有する。As described above, according to the bipolar transistor and the method of manufacturing the same of the present invention, the base region of the intrinsic region
Since the collector depletion layer is sufficiently thick and the external collector region is sufficiently thick and high resistance can be obtained by ion implantation, the base-collector transit time τ c and the base-collector junction capacitance charging time τ cc can be reduced at the same time. There is an advantage that a bipolar transistor that can operate at high speed can be realized.
また、本発明の製造方法は、従来の製造方法に比較し
て、コレクタ層の不純物濃度をプロトン注入等により容
易にかつ選択的に高抵抗化できるような範囲の濃度と
し、かつ空間的分布をもたせる点が異なるだけであり、
非常に簡便な製造方法であるという利点を有する。Further, according to the manufacturing method of the present invention, as compared with the conventional manufacturing method, the impurity concentration of the collector layer is set to a concentration that can easily and selectively increase the resistance by proton implantation or the like, and the spatial distribution is reduced. The only difference is that
It has the advantage of a very simple manufacturing method.
第1図は本発明のヘテロ接合バイポーラトランジスタの
断面構造図。 第2図は従来のヘテロ接合バイポーラトランジスタの断
面構造図。 第3図は従来のヘテロ接合バイポーラトランジスタの動
作状態での真性領域のベース・コレクタ接合におけるエ
ネルギーバンドと電子の伝導の様子を示す図。 第4図は本発明の実施例のヘテロ接合バイポーラトラン
ジスタの断面構造図。 第5図は従来の実施例のヘテロ接合バイポーラトランジ
スタの断面構造図。 第6図は本発明の実施例のヘテロ接合バイポーラトラン
ジスタの製造工程中の断面構造図。 第7図は本発明のバイポーラトランジスタについて接合
容量のプロトン注入量依存性を説明する図。 第8図は本発明および従来のヘテロ接合バイポーラトラ
ンジスタについて真性領域でのベース・コレクタ接合に
おけるエネルギーバンド,電界分布と不純物濃度の関係
を示す図。 第9図は本発明のヘテロ接合バイポーラトランジスタの
真性領域のベース・コレクタ接合におけるエネルギーバ
ンドとの電子の伝導の様子を示す図。 1……半絶縁性GaAs基板、2……第1バッファ層、3…
…ベース層、4……エミッタ層、5……第2バッファ
層、6……コレクタ電極、7……ベース電極、8……エ
ミッタ電極、9……均一不純物濃度を含むコレクタ層、
10……不純物濃度分布をもつコレクタ層、11……第1コ
レクタ層、12……第2コレクタ層、13……均一不純物濃
度をもつコレクタ層の真性コレクタ領域、14……均一不
純物濃度をもつコレクタ層の外部コレクタ領域、15……
真性ベース領域、16……外部ベース領域、17……Γ谷、
18……L谷、19……不純物濃度分布をもつコレクタ層の
真性コレクタ領域、20……不純物濃度分布をもつコレク
タ層の外部コレクタ領域、21……真性第1コレクタ領
域、22……外部第1コレクタ領域、23……真性第2コレ
クタ領域、24……外部第2コレクタ領域。FIG. 1 is a sectional structural view of a heterojunction bipolar transistor of the present invention. FIG. 2 is a sectional structural view of a conventional heterojunction bipolar transistor. FIG. 3 is a diagram showing the state of energy band and electron conduction at the base-collector junction in the intrinsic region in the operating state of the conventional heterojunction bipolar transistor. FIG. 4 is a sectional structural view of a heterojunction bipolar transistor according to an embodiment of the present invention. FIG. 5 is a sectional structural view of a heterojunction bipolar transistor according to a conventional embodiment. FIG. 6 is a cross-sectional structure diagram during a manufacturing process of the heterojunction bipolar transistor according to the embodiment of the present invention. FIG. 7 is a diagram for explaining the dependence of the junction capacitance on the amount of proton implantation for the bipolar transistor of the present invention. FIG. 8 is a diagram showing the relationship between the energy band, electric field distribution and impurity concentration at the base-collector junction in the intrinsic region of the present invention and the conventional heterojunction bipolar transistor. FIG. 9 is a diagram showing a state of electron conduction with an energy band at a base-collector junction in an intrinsic region of a heterojunction bipolar transistor of the present invention. 1 ... Semi-insulating GaAs substrate, 2 ... First buffer layer, 3 ...
... a base layer, 4 ... an emitter layer, 5 ... a second buffer layer, 6 ... a collector electrode, 7 ... a base electrode, 8 ... an emitter electrode, 9 ... a collector layer containing a uniform impurity concentration,
10 a collector layer having an impurity concentration distribution, 11 a first collector layer, 12 a second collector layer, 13 an intrinsic collector region of a collector layer having a uniform impurity concentration, 14 a uniform collector concentration External collector area of collector layer, 15 ……
Intrinsic base region, 16 ... External base region, 17 ...
18 ... L valley, 19 ... intrinsic collector region of collector layer having impurity concentration distribution, 20 ... external collector region of collector layer having impurity concentration distribution, 21 ... intrinsic first collector region, 22 ... external first 1 collector region, 23... Intrinsic second collector region, 24... External second collector region.
フロントページの続き (72)発明者 石橋 忠夫 厚木市森の里若宮3番1号 日本電信電 話株式会社厚木電気通信研究所内 (56)参考文献 特開 昭62−49662(JP,A) 特開 昭61−182257(JP,A)Continuation of the front page (72) Inventor Tadao Ishibashi 3-1 Morinosato Wakamiya, Atsugi-shi Nippon Telegraph and Telephone Corporation Atsugi Telecommunications Research Institute (56) References JP-A-62-49662 (JP, A) JP-A-61- 182257 (JP, A)
Claims (2)
に接続するための高濃度で第1の導電型で成るバッファ
層と、該バッファ層上に形成され第1の導電型で成るコ
レクタ層と、該コレクタ層上に形成され第2の導電型で
成るベース層と、該ベース層上に形成され第1導電型で
成るエミッタ層により構成されるバイポーラトランジス
タにおいて、 該コレクタ層のうち少なくとも真性コレクタ領域の不純
物濃度が前記バッファ層よりは低く、かつ、該ベース層
の近傍で低く、該ベース層の反対側で高くなるように空
間的に分布をもち、 かつ、該コレクタ層のうち外部コレクタ領域が選択的に
高抵抗であることを特徴とするバイポーラトランジス
タ。A buffer layer of a first conductivity type having a high concentration for ohmic connection between a collector electrode and a collector layer; a collector layer of a first conductivity type formed on the buffer layer; A bipolar transistor, comprising a base layer of a second conductivity type formed on the collector layer and an emitter layer of a first conductivity type formed on the base layer, wherein at least an intrinsic collector region of the collector layer Has a spatial distribution such that the impurity concentration is lower than the buffer layer, lower near the base layer, and higher on the opposite side of the base layer, and the external collector region of the collector layer A bipolar transistor characterized by selectively having high resistance.
に接続するための高濃度で第1の導電型で成るバッファ
層を形成し、該バッファ層上に第1の導電型で成るコレ
クタ層を形成し、該コレクタ層上に第2の導電型で成る
ベース層を形成し、該ベース層上に第1導電型で成るエ
ミッタ層を形成し、該コレクタ層、該ベース層、該エミ
ッタ層から成るバイポーラトランジスタを製造する製造
方法において、 該コレクタ層の不純物濃度が前記バッファ層よりは低
く、かつ、該ベース層の近傍で低く、該ベース層の反対
側で高くなるように空間的に分布をもつように該コレク
タ層のうち外部コレクタ領域をイオン注入により高抵抗
化することを特徴とするバイポーラトランジスタの製造
方法。2. A high concentration buffer layer of a first conductivity type for ohmic connection between a collector electrode and a collector layer is formed, and a collector layer of a first conductivity type is formed on the buffer layer. Forming a base layer of the second conductivity type on the collector layer, forming an emitter layer of the first conductivity type on the base layer, comprising the collector layer, the base layer, and the emitter layer; In a manufacturing method of manufacturing a bipolar transistor, the collector layer has a spatial distribution such that an impurity concentration is lower than that of the buffer layer, lower in the vicinity of the base layer, and higher in an opposite side of the base layer. A method of manufacturing a bipolar transistor, wherein the resistance of an external collector region of the collector layer is increased by ion implantation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62073544A JP2587826B2 (en) | 1987-03-27 | 1987-03-27 | Bipolar transistor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62073544A JP2587826B2 (en) | 1987-03-27 | 1987-03-27 | Bipolar transistor and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63239983A JPS63239983A (en) | 1988-10-05 |
JP2587826B2 true JP2587826B2 (en) | 1997-03-05 |
Family
ID=13521284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62073544A Expired - Lifetime JP2587826B2 (en) | 1987-03-27 | 1987-03-27 | Bipolar transistor and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2587826B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4981807A (en) * | 1988-10-31 | 1991-01-01 | International Business Machines Corporation | Process for fabricating complementary vertical transistor memory cell |
JP2005197440A (en) | 2004-01-07 | 2005-07-21 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2006303222A (en) * | 2005-04-21 | 2006-11-02 | Mitsubishi Electric Corp | Heterojunction bipolar transistor and amplifier having the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61182257A (en) * | 1985-02-08 | 1986-08-14 | Nec Corp | Hetero-junction bipolar transistor |
JPS6249662A (en) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | Heterojunction bipolar transistor and manufacture thereof |
-
1987
- 1987-03-27 JP JP62073544A patent/JP2587826B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63239983A (en) | 1988-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3292894B2 (en) | Integrated light receiving circuit | |
EP0132025A2 (en) | Heterostructure bipolar transistor | |
EP0278386B1 (en) | Heterojunction bipolar transistor | |
JP2587826B2 (en) | Bipolar transistor and method of manufacturing the same | |
JPH0465532B2 (en) | ||
JPH02291135A (en) | heterojunction bipolar transistor | |
JP2506074B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
JP3246401B2 (en) | Heterojunction bipolar transistor | |
CA1237538A (en) | Lateral bipolar transistor | |
JPH02248052A (en) | Multi-layer based hetero-coupled bipolar transistor | |
JP2002076012A (en) | Hetero junction bipolar transistor | |
JPH08288300A (en) | Heterojunction bipolar transistor | |
JPH0513377B2 (en) | ||
JP2969778B2 (en) | High electron mobility composite transistor | |
JP2855629B2 (en) | Heterojunction bipolar transistor | |
JPS6247157A (en) | semiconductor equipment | |
JP3044398B2 (en) | Bipolar transistor | |
JP2777898B2 (en) | Compound semiconductor device | |
GB2191036A (en) | Hot charge-carrier transistors | |
JP2829105B2 (en) | Bipolar transistor | |
JPH0618210B2 (en) | Heterojunction bipolar transistor | |
JP2564296B2 (en) | Semiconductor device | |
JP3247961B2 (en) | Heterojunction bipolar transistor | |
JP3249032B2 (en) | Compound semiconductor device | |
JPH0671003B2 (en) | Bipolar transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |