JP2581306B2 - ディジタル方式直交位相検波回路 - Google Patents
ディジタル方式直交位相検波回路Info
- Publication number
- JP2581306B2 JP2581306B2 JP2318628A JP31862890A JP2581306B2 JP 2581306 B2 JP2581306 B2 JP 2581306B2 JP 2318628 A JP2318628 A JP 2318628A JP 31862890 A JP31862890 A JP 31862890A JP 2581306 B2 JP2581306 B2 JP 2581306B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- converter
- delay means
- signal
- sampling clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2338—Demodulator circuits; Receiver circuits using non-coherent demodulation using sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は角度変調された信号の位相変動を検出して入
力信号の基準信号に対する同相成分レベル（Ｉ信号）と
直交成分レベル（Ｑ信号）を導出する位相検波回路に関
する。
力信号の基準信号に対する同相成分レベル（Ｉ信号）と
直交成分レベル（Ｑ信号）を導出する位相検波回路に関
する。
高周波信号の位相変動を検出する手段として、従来か
ら直交検波器が使われている。第２図にその具体例を示
す。第２図中で、入力信号S1はダブルバランストミキサ
21および22で、ローカル発振器23で発生されて90度移相
器24により互いに90度位相のずれたローカル信号S21お
よS22と掛算される。ミキサ21,22の出力S23およびS24は
それぞれローパスフィルタ25,26によって高周波成分が
除去され、直交したベースバンド信号S25,S26となる。
これらの信号をA/D変換器27,28でそれぞれサンプリング
パルスＰに基づいてディジタル信号に変換し、検波結果
であるＩ信号,Q信号として出力する。
ら直交検波器が使われている。第２図にその具体例を示
す。第２図中で、入力信号S1はダブルバランストミキサ
21および22で、ローカル発振器23で発生されて90度移相
器24により互いに90度位相のずれたローカル信号S21お
よS22と掛算される。ミキサ21,22の出力S23およびS24は
それぞれローパスフィルタ25,26によって高周波成分が
除去され、直交したベースバンド信号S25,S26となる。
これらの信号をA/D変換器27,28でそれぞれサンプリング
パルスＰに基づいてディジタル信号に変換し、検波結果
であるＩ信号,Q信号として出力する。
次にこの過程を数式を用いて説明する。入力信号１
を、 ｘ＝２・Acos（ωc t＋φ） …（１） ローカル信号S21,S22をそれぞれ、 y21＝cos（ωc t）， y22＝−sin（ωc t） …（２） とすると、ミキサ21,22の出力S23,S24はそれぞれ、 z23＝ｘ・y21＝A cos（２ωｃ ｔ＋φ） ＋A cos（φ） …（３） z24＝ｘ・y22＝−A sin（２ωｃ ｔ＋φ） ＋A sin（φ） …（４） となる。ただし、 ωc:入力信号の搬送波の角周波数（ラジアン／秒） t:時間（秒） φ：入力信号の位相（ラジアン） である。Ｉ信号,Q信号の値は、ミキサ出力S23,S24のロ
ーパスフィルタ25,26にかけて、高周波成分を除去した
ものであり、それぞれ、 Ｉ＝A cos（φ）,Q＝A sin（φ） …（５） となる。したがって、位相φはＩ信号とＱ信号から、 φ＝tan-1（Q/I） …（６） として計算できる。以上が従来の直交検波器の原理であ
る。
を、 ｘ＝２・Acos（ωc t＋φ） …（１） ローカル信号S21,S22をそれぞれ、 y21＝cos（ωc t）， y22＝−sin（ωc t） …（２） とすると、ミキサ21,22の出力S23,S24はそれぞれ、 z23＝ｘ・y21＝A cos（２ωｃ ｔ＋φ） ＋A cos（φ） …（３） z24＝ｘ・y22＝−A sin（２ωｃ ｔ＋φ） ＋A sin（φ） …（４） となる。ただし、 ωc:入力信号の搬送波の角周波数（ラジアン／秒） t:時間（秒） φ：入力信号の位相（ラジアン） である。Ｉ信号,Q信号の値は、ミキサ出力S23,S24のロ
ーパスフィルタ25,26にかけて、高周波成分を除去した
ものであり、それぞれ、 Ｉ＝A cos（φ）,Q＝A sin（φ） …（５） となる。したがって、位相φはＩ信号とＱ信号から、 φ＝tan-1（Q/I） …（６） として計算できる。以上が従来の直交検波器の原理であ
る。
以上で述べた従来方式は、以下のような問題点を有し
ている。
ている。
（１）90度移相器（第２図中の24）を正確に作ることが
非常に困難である。この移相器の誤差はそのまま位相検
出結果の誤差となる。
非常に困難である。この移相器の誤差はそのまま位相検
出結果の誤差となる。
（２）ミキサを完全にバランスさせることが難しいた
め、ベースバンド信号に必ず直流オフセットが生じる。
これが位相検出結果の誤差となる。
め、ベースバンド信号に必ず直流オフセットが生じる。
これが位相検出結果の誤差となる。
（３）ミキサ21,22およびローパスフィルタ25,26の不一
致により、振幅偏差が生じる。これも位相検出結果の誤
差となる。
致により、振幅偏差が生じる。これも位相検出結果の誤
差となる。
これらの誤差を軽減するためには、かなりの調整工数
を必要とする。さらに、調整が成功したとしても温度や
時間による素子値の変動による誤差の増大は防止できな
い。また、ミキサ,90度移相器，ローパスフィルタ等の
アナログ回路は、集積化が困難であるため、回路の小型
化，低消費電力化の妨げとなっている。
を必要とする。さらに、調整が成功したとしても温度や
時間による素子値の変動による誤差の増大は防止できな
い。また、ミキサ,90度移相器，ローパスフィルタ等の
アナログ回路は、集積化が困難であるため、回路の小型
化，低消費電力化の妨げとなっている。
本発明の目的は、上述した３つの問題点を一挙に解消
することを可能とした位相検波回路を提供することにあ
る。
することを可能とした位相検波回路を提供することにあ
る。
本発明の位相検波回路は、角度変調された受信入力信
号を、その搬送波周波数の４倍の周波数を有するサンプ
リングクロックを用いてA/D変換するA/D変換器と、この
A/D変換器のディジタル出力データを前記サンプリング
クロックに同期して順次遅延させる直列接続された４個
の遅延手段と、前記A/D変換器出力および前記遅延手段
のうちA/D変換器から数えて４番目の遅延手段の各出力
にそれぞれ−1/2の重み付けを行ない、これを２番目の
遅延手段の出力と合算する第１の加算手段と、前記遅延
手段のうち１番目の遅延手段の出力に−１の重み付けを
行い、これを３番目の遅延手段の出力と合算する第２の
加算手段と、前記第１の加算手段の出力を前記サンプリ
ングクロック周期の４倍の周期でラッチする第１のラッ
チ手段と、前記第２の加算手段の出力を前記サンプリン
グクロック周期の４倍の周期でラッチする第２のラッチ
手段とを有している。
号を、その搬送波周波数の４倍の周波数を有するサンプ
リングクロックを用いてA/D変換するA/D変換器と、この
A/D変換器のディジタル出力データを前記サンプリング
クロックに同期して順次遅延させる直列接続された４個
の遅延手段と、前記A/D変換器出力および前記遅延手段
のうちA/D変換器から数えて４番目の遅延手段の各出力
にそれぞれ−1/2の重み付けを行ない、これを２番目の
遅延手段の出力と合算する第１の加算手段と、前記遅延
手段のうち１番目の遅延手段の出力に−１の重み付けを
行い、これを３番目の遅延手段の出力と合算する第２の
加算手段と、前記第１の加算手段の出力を前記サンプリ
ングクロック周期の４倍の周期でラッチする第１のラッ
チ手段と、前記第２の加算手段の出力を前記サンプリン
グクロック周期の４倍の周期でラッチする第２のラッチ
手段とを有している。
なお、重み付け回路は、データの桁をシフトし、ある
いはビット反転を行う回路で構成する。
いはビット反転を行う回路で構成する。
本発明によれば、第１および第２のラッチ手段の出力
を受信入力信号の位相検波結果として出力することが可
能となる。
を受信入力信号の位相検波結果として出力することが可
能となる。
次に、本発明を図面を参照して説明する。
第１図は本発明の実施例のブロック図である。入力信
号S1は、A/D変換器１において搬送波周波数の４倍の周
波数を有するサンプリングクロックＣでサンプリングさ
れ、ディジタル信号S2に変換される。ディジタル信号S2
は、サンプリングクロックＣに同期して、遅延回路2,3,
4,5で順次１サンプリング周期ごと遅延され、それぞれ
信号S3,S4,S5,S6として出力される。A/D変換器１直後の
ディジタル信号S2と４番目の遅延回路５の出力S6にそれ
ぞれ重み付け回路6,7で−1/2を乗じた出力S7,S8と、２
番目の遅延回路３の出力S4が第１加算器８で合算され、
その出力S9が第１出力ラッチ回路９においてサンプリン
グクロックを分周器13で分周した４倍の周期でラッチさ
れる。この信号が、Ｉ信号（同相成分レベル）として出
力される。
号S1は、A/D変換器１において搬送波周波数の４倍の周
波数を有するサンプリングクロックＣでサンプリングさ
れ、ディジタル信号S2に変換される。ディジタル信号S2
は、サンプリングクロックＣに同期して、遅延回路2,3,
4,5で順次１サンプリング周期ごと遅延され、それぞれ
信号S3,S4,S5,S6として出力される。A/D変換器１直後の
ディジタル信号S2と４番目の遅延回路５の出力S6にそれ
ぞれ重み付け回路6,7で−1/2を乗じた出力S7,S8と、２
番目の遅延回路３の出力S4が第１加算器８で合算され、
その出力S9が第１出力ラッチ回路９においてサンプリン
グクロックを分周器13で分周した４倍の周期でラッチさ
れる。この信号が、Ｉ信号（同相成分レベル）として出
力される。
一方、１番目の遅延回路２の出力S3の極性を重み付け
回路10で反転した出力S10と、３番目の遅延回路４の出
力S5が第２加算器11で合算され、その出力S11が第２出
力ラッチ回路12でサンプリング周期の４倍の周期でラッ
チされる。この信号がＱ信号（直交成分レベル）として
出力される。
回路10で反転した出力S10と、３番目の遅延回路４の出
力S5が第２加算器11で合算され、その出力S11が第２出
力ラッチ回路12でサンプリング周期の４倍の周期でラッ
チされる。この信号がＱ信号（直交成分レベル）として
出力される。
以上の動作を数式を用いて説明する。入力信号S1を、 ｘ＝A cos（ωc t＋φ）＋ｖ …（７） とし、A/D変換器１でサンプリングするタイミングを、 ｔ＝nT …（８） とする。ただし、 ｎ＝−∞，…，−2,−1,0,1,2,…，∞ …（９） Ｔ＝２π/4ωc:サンプリング周期（搬送波周波数の４倍
のサンプリング周波数） …（10） v:直流オフセット である。
のサンプリング周波数） …（10） v:直流オフセット である。
以上より、図中の各信号S2,S3,S4,S5,S6は、 ここで、ｎ＝4m＋ｋ ただし、ｍ＝−∞，…，−2,−1,0,1,2,…，∞ ｋ＝0,1,2,3 と置くと、（11）式は、 となる。ここで、（10）式を代入し、出力ラッチ回路9,
12にラッチするタイミングをｋ＝２の時とすると、その
タイミングにおける各遅延信号は、 すなわち、 となる。これより、出力ラッチ用回路9,12にラッチされ
る値は、 Ｉ＝−S2/2＋S4−S6/2＝−（A cos（φ）＋ｖ）/2 ＋A cos（φ）＋ｖ−（A cos（φ）＋ｖ）/2 ＝2A cos（φ） …（15） Ｑ＝−S3＋S5 ＝−（−A sin（φ）＋ｖ）＋A sin（φ）＋ｖ ＝2A sin（φ） …（16） となり、これより位相φは、 φ＝tan-1（Q/I） …（17） として求まる。
12にラッチするタイミングをｋ＝２の時とすると、その
タイミングにおける各遅延信号は、 すなわち、 となる。これより、出力ラッチ用回路9,12にラッチされ
る値は、 Ｉ＝−S2/2＋S4−S6/2＝−（A cos（φ）＋ｖ）/2 ＋A cos（φ）＋ｖ−（A cos（φ）＋ｖ）/2 ＝2A cos（φ） …（15） Ｑ＝−S3＋S5 ＝−（−A sin（φ）＋ｖ）＋A sin（φ）＋ｖ ＝2A sin（φ） …（16） となり、これより位相φは、 φ＝tan-1（Q/I） …（17） として求まる。
なお、重み付け回路6,7,10等は、データの桁をシフト
したり、ビット反転を行うことにより容易に実現でき、
複雑な乗算器等の回路は不要である。
したり、ビット反転を行うことにより容易に実現でき、
複雑な乗算器等の回路は不要である。
以上説明したように本発明は、A/D変換器と、遅延回
路，加算回路およびラッチ回路を用いて位相変調波の直
交位相検波が可能となり、入力に含まれる直流オフセッ
ト電圧は処理の過程で完全に打ち消され、従来回路のよ
うに位相誤差の原因となることはない。また、90度移相
器やミキサ等のアナログ素子を用いていないので、これ
らの素子の不完全性による移相誤差も殆ど無い。さら
に、A/D変換器以外の回路をディジタル回路で構成する
ため、LSI化が容易であり、装置の小型化、低消費電力
化に有効となる。
路，加算回路およびラッチ回路を用いて位相変調波の直
交位相検波が可能となり、入力に含まれる直流オフセッ
ト電圧は処理の過程で完全に打ち消され、従来回路のよ
うに位相誤差の原因となることはない。また、90度移相
器やミキサ等のアナログ素子を用いていないので、これ
らの素子の不完全性による移相誤差も殆ど無い。さら
に、A/D変換器以外の回路をディジタル回路で構成する
ため、LSI化が容易であり、装置の小型化、低消費電力
化に有効となる。
第１図は本発明の一実施例のブロック図、第２図は従来
の位相検波回路のブロック図である。 １……A/D変換器、２〜５……遅延回路、6,7……重み付
け回路、８……第１加算器、９……第１出力ラッチ回
路、10……重み付け回路、11……第２加算器、12……第
２出力ラッチ回路、21,22……ダブルバランストミキ
サ、23……ローカル発振器、24……90度移相器、25,26
……ローパスフィルタ、27,28……A/D変換器、S1……入
力信号、S2〜S6……遅延回路出力、S7〜S11……各出
力、S21,S22……ローカル信号、S23〜S26……各出力、
Ｉ……Ｉ信号（同相成分）Ｑ……Ｑ信号（直交成分）。
の位相検波回路のブロック図である。 １……A/D変換器、２〜５……遅延回路、6,7……重み付
け回路、８……第１加算器、９……第１出力ラッチ回
路、10……重み付け回路、11……第２加算器、12……第
２出力ラッチ回路、21,22……ダブルバランストミキ
サ、23……ローカル発振器、24……90度移相器、25,26
……ローパスフィルタ、27,28……A/D変換器、S1……入
力信号、S2〜S6……遅延回路出力、S7〜S11……各出
力、S21,S22……ローカル信号、S23〜S26……各出力、
Ｉ……Ｉ信号（同相成分）Ｑ……Ｑ信号（直交成分）。
Claims (2)
- 【請求項１】角度変調された受信入力信号を、その搬送
波周波数の４倍の周波数を有するサンプリングクロック
を用いてA/D変換するA/D変換器と、このA/D変換器のデ
ィジタル出力データを前記サンプリングクロックに同期
して順次遅延させる直列接続された４個の遅延手段と、
前記A/D変換器出力および前記遅延手段のうちA/D変換器
から数えて４番目の遅延手段の各出力にそれぞれ−1/2
の重み付けを行ない、これを２番目の遅延手段の出力と
合算する第１の加算手段と、前記遅延手段のうち１番目
の遅延手段の出力に−１の重み付けを行い、これを３番
目の遅延手段の出力と合算する第２の加算手段と、前記
第１の加算手段の出力を前記サンプリングクロック周期
の４倍の周期でラッチする第１のラッチ手段と、前記第
２の加算手段の出力を前記サンプリングクロック周期の
４倍の周期でラッチする第２のラッチ手段とを有し、前
記第１および第２のラッチ手段の出力を前記受信入力信
号の位相検波結果として出力することを特徴とするディ
ジタル方式直交位相検波回路。 - 【請求項２】重み付け回路は、データの桁をシフトし、
あるいはビット反転を行う回路で構成してなる特許請求
の範囲第１項記載のディジタル方式直交位相検波回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318628A JP2581306B2 (ja) | 1990-11-24 | 1990-11-24 | ディジタル方式直交位相検波回路 |
| CA002056021A CA2056021C (en) | 1990-11-24 | 1991-11-22 | Digital quadrature phase detection circuit |
| AU88057/91A AU642373B2 (en) | 1990-11-24 | 1991-11-22 | A digital quadrature phase detector for angle modulated signals |
| US07/797,200 US5157344A (en) | 1990-11-24 | 1991-11-25 | Digital quadrature phase detector for angle modulated signals |
| EP91310833A EP0488624B1 (en) | 1990-11-24 | 1991-11-25 | A digital quadrature phase detection circuit |
| DE69127348T DE69127348T2 (de) | 1990-11-24 | 1991-11-25 | Eine digitale Schaltung zur Quadraturphasenfeststellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318628A JP2581306B2 (ja) | 1990-11-24 | 1990-11-24 | ディジタル方式直交位相検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04192605A JPH04192605A (ja) | 1992-07-10 |
| JP2581306B2 true JP2581306B2 (ja) | 1997-02-12 |
Family
ID=18101260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2318628A Expired - Lifetime JP2581306B2 (ja) | 1990-11-24 | 1990-11-24 | ディジタル方式直交位相検波回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5157344A (ja) |
| EP (1) | EP0488624B1 (ja) |
| JP (1) | JP2581306B2 (ja) |
| AU (1) | AU642373B2 (ja) |
| CA (1) | CA2056021C (ja) |
| DE (1) | DE69127348T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE502813C2 (sv) * | 1994-05-04 | 1996-01-22 | Ericsson Telefon Ab L M | Metod och anordning vid analog-digitalomvandlare |
| US5438301A (en) * | 1994-07-25 | 1995-08-01 | At&T Corp. | Modem having a phase corrector and a voltage controlled oscillator implemented using a multi-stage ring oscillator |
| JP3286885B2 (ja) * | 1995-11-07 | 2002-05-27 | 三菱電機株式会社 | タイミング再生手段及びダイバーシティ通信装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4983360A (ja) * | 1972-11-17 | 1974-08-10 | ||
| JPS6052103A (ja) * | 1983-07-29 | 1985-03-25 | アールシーエー トムソン ライセンシング コーポレイシヨン | Ｆｍ復調装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3145919A1 (de) * | 1981-11-19 | 1983-05-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zum demodulieren zeitdiskreter frequenzmodulierter signale |
| EP0109966B1 (de) * | 1982-11-26 | 1987-02-11 | Deutsche ITT Industries GmbH | Schaltungsanordnung zur digitalen FM-Demodulation |
| US4606051A (en) * | 1983-11-10 | 1986-08-12 | Universal Data Systems, Inc. | QPSK demodulator with I and Q post-detection data correction |
| US4800575A (en) * | 1987-08-31 | 1989-01-24 | Motorola, Inc. | Modem FSK demodulation method and apparatus |
| US4849991A (en) * | 1988-06-29 | 1989-07-18 | Bell Communications Research, Inc. | Method and circuitry for determining symbol timing for time division multiple access radio systems |
| GB2234411A (en) * | 1989-07-03 | 1991-01-30 | Marconi Instruments Ltd | Integrated circuit for digital demodulation |
-
1990
- 1990-11-24 JP JP2318628A patent/JP2581306B2/ja not_active Expired - Lifetime
-
1991
- 1991-11-22 AU AU88057/91A patent/AU642373B2/en not_active Expired
- 1991-11-22 CA CA002056021A patent/CA2056021C/en not_active Expired - Fee Related
- 1991-11-25 EP EP91310833A patent/EP0488624B1/en not_active Expired - Lifetime
- 1991-11-25 US US07/797,200 patent/US5157344A/en not_active Expired - Lifetime
- 1991-11-25 DE DE69127348T patent/DE69127348T2/de not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4983360A (ja) * | 1972-11-17 | 1974-08-10 | ||
| JPS6052103A (ja) * | 1983-07-29 | 1985-03-25 | アールシーエー トムソン ライセンシング コーポレイシヨン | Ｆｍ復調装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69127348T2 (de) | 1998-03-19 |
| US5157344A (en) | 1992-10-20 |
| DE69127348D1 (de) | 1997-09-25 |
| AU8805791A (en) | 1992-05-28 |
| EP0488624A3 (en) | 1992-10-14 |
| EP0488624B1 (en) | 1997-08-20 |
| CA2056021A1 (en) | 1992-05-25 |
| EP0488624A2 (en) | 1992-06-03 |
| AU642373B2 (en) | 1993-10-14 |
| JPH04192605A (ja) | 1992-07-10 |
| CA2056021C (en) | 1996-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583239A (en) | Digital demodulator arrangement for quadrature signals | |
| GB2225680A (en) | Complex digital sampling converter for demodulator | |
| US5832043A (en) | System and method for maintaining continuous phase during up/down conversion of near-zero hertz intermediate frequencies | |
| JP2006081045A5 (ja) | ||
| JPH0129469B2 (ja) | ||
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| JPH11168516A (ja) | Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法 | |
| JP2581306B2 (ja) | ディジタル方式直交位相検波回路 | |
| US5079513A (en) | Demodulator and radio receiver having such a demodulator | |
| US5081650A (en) | Data receiver | |
| JPS5870606A (ja) | Ｆｍ信号のデジタル復調器 | |
| JPH05183592A (ja) | 周波数変換回路、位相比較回路、およびこれらを備えた遅延検波復調装置 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JPS6331987B2 (ja) | ||
| JP3191895B2 (ja) | Ｓｓｂ変調器 | |
| JP2518860B2 (ja) | 位相同期回路 | |
| JP2504581B2 (ja) | ディジタル信号伝送方式 | |
| JP3658768B2 (ja) | Ｆｍ受信装置 | |
| JPH08265381A (ja) | 直交変調装置 | |
| JPH0583314A (ja) | 復調回路 | |
| JP2002190839A (ja) | Ｇｆｓｋ直交変調器と変調方法 | |
| JPH0568065A (ja) | 直交変調器 | |
| JPS5834658A (ja) | デイジタル変調器 | |
| JPH0983596A (ja) | ディジタル直交検波装置 | |
| JPH08139770A (ja) | 直接変換受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |