JP2575633B2 - 多重化ｐｗｍインバ−タ - Google Patents
多重化ｐｗｍインバ−タInfo
- Publication number
- JP2575633B2 JP2575633B2 JP60235038A JP23503885A JP2575633B2 JP 2575633 B2 JP2575633 B2 JP 2575633B2 JP 60235038 A JP60235038 A JP 60235038A JP 23503885 A JP23503885 A JP 23503885A JP 2575633 B2 JP2575633 B2 JP 2575633B2
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- inverter
- phase
- output
- pwm inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000630 rising effect Effects 0.000 claims description 4
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 6
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、多重化PWMインバータに関する。
B.発明の概要 本発明は、２台のPWMインバータ出力を位相差30゜を
持たせてトランス結合する多重化PWMインバータにおい
て、 各PWMインバータのPWM波形の中心位相を夫々67.5゜,11
2.5゜,247.5゜及び292.5゜に固定した５パルスPWM波
形、又は該中心位相の近傍にした５パルスPWM波形とす
ることにより、 制御回路を簡単にしながらトランス出力に第11次，第
13次高調波を減少できるようにしたものである。
持たせてトランス結合する多重化PWMインバータにおい
て、 各PWMインバータのPWM波形の中心位相を夫々67.5゜,11
2.5゜,247.5゜及び292.5゜に固定した５パルスPWM波
形、又は該中心位相の近傍にした５パルスPWM波形とす
ることにより、 制御回路を簡単にしながらトランス出力に第11次，第
13次高調波を減少できるようにしたものである。
C.従来の技術 従来から、インバータ出力の高調波低減方式としてイ
ンバータの多重化が知られ、PWMインバータによる場合
にもその多重化によつて一層の高調波低減を図るように
している。
ンバータの多重化が知られ、PWMインバータによる場合
にもその多重化によつて一層の高調波低減を図るように
している。
第４図は従来の多重化PWMインバータを示す。PWMイン
バータ1,2は直流電３からの直流電力をPWM波形の交流電
力に変換し、両出力は位相差30゜を持たせて出力トラン
ス４による合成をし、さらに高次高調波フイルタ５を介
して正弦波交流出力を得る。
バータ1,2は直流電３からの直流電力をPWM波形の交流電
力に変換し、両出力は位相差30゜を持たせて出力トラン
ス４による合成をし、さらに高次高調波フイルタ５を介
して正弦波交流出力を得る。
こうした２台のPWMインバータ1,2のPWM波形は、第５
図に各相ゲート信号を示すように、電気角90゜及び270
゜を中心として90゜±30゜,270゜±30゜を制御区間とし
て３パルスを得、０゜〜60゜,120゜〜180゜はオン固
定、180゜〜240゜,300゜〜360゜はオフ固定にしてい
る。このPWM波形を持つ両インバータ出力を位相差30゜
とすることにより、出力トランスを経た合成電圧の高調
波には第５次及び第７次成分を零にすることができる。
図に各相ゲート信号を示すように、電気角90゜及び270
゜を中心として90゜±30゜,270゜±30゜を制御区間とし
て３パルスを得、０゜〜60゜,120゜〜180゜はオン固
定、180゜〜240゜,300゜〜360゜はオフ固定にしてい
る。このPWM波形を持つ両インバータ出力を位相差30゜
とすることにより、出力トランスを経た合成電圧の高調
波には第５次及び第７次成分を零にすることができる。
D.発明が解決しようとする問題点 従来の２台のPWMインバータによる多重化方式では、
その合成出力に第11次及び第13次の高調波が主として含
まれ、高調波除去フイルタ５には第11次以上の高調波を
除去する周波数特性を得るようにしている。このため、
フイルタ５としてはその容量がかなり大きくなり、装置
の大型化，コストアツプの一因となる問題があつた。
その合成出力に第11次及び第13次の高調波が主として含
まれ、高調波除去フイルタ５には第11次以上の高調波を
除去する周波数特性を得るようにしている。このため、
フイルタ５としてはその容量がかなり大きくなり、装置
の大型化，コストアツプの一因となる問題があつた。
E.問題点を解決するための手段と作用 本発明は上記問題点に鑑みてなされたもので、２台の
PWMインバータの出力を位相差30゜を持たせてトランス
結合した多重化PWMインバータにおいて、各PWMインバー
タのPWM波形の各相の０゜〜60゜、120゜〜180゜期間を
オン固定、180゜〜240゜、300゜〜360゜期間をオフ固定
とし、かつ、中心位相を夫々電気角でほぼ67.5゜,112.5
゜,247.5゜及び292.5゜に固定して５パルスのPWM波形に
し、各PWMインバータの制御率に従って前記各中心位相
の前後の前記５パルスの立上がり及び立下がりの位相を
１つの制御角で制御する制御回路を備え、中心位相に対
して１つの制御角による簡単な制御回路構成にしながら
３パルスにより発生する第11次，第13次高調波成分を最
も小さくする。
PWMインバータの出力を位相差30゜を持たせてトランス
結合した多重化PWMインバータにおいて、各PWMインバー
タのPWM波形の各相の０゜〜60゜、120゜〜180゜期間を
オン固定、180゜〜240゜、300゜〜360゜期間をオフ固定
とし、かつ、中心位相を夫々電気角でほぼ67.5゜,112.5
゜,247.5゜及び292.5゜に固定して５パルスのPWM波形に
し、各PWMインバータの制御率に従って前記各中心位相
の前後の前記５パルスの立上がり及び立下がりの位相を
１つの制御角で制御する制御回路を備え、中心位相に対
して１つの制御角による簡単な制御回路構成にしながら
３パルスにより発生する第11次，第13次高調波成分を最
も小さくする。
F.実施例 第１図は本発明の一実施例を示す回路図であり、第４
図におけるPWMインバータ１又は２の要部制御回路を示
す。
図におけるPWMインバータ１又は２の要部制御回路を示
す。
クロツク発生回路11は水晶発振回路111とPLL回路112
と該PLL回路112の閉ループ内に設けられる２段の分周回
路113,114によつて第１クロツクCLK1とこれを1/n2で分
周した第２クロツクCLK2を発生する。アツプダウンカウ
ンタ12は第１クロツクCLK1を計数入力とし、第２クロツ
クCLK2をプリセツト入力とする。
と該PLL回路112の閉ループ内に設けられる２段の分周回
路113,114によつて第１クロツクCLK1とこれを1/n2で分
周した第２クロツクCLK2を発生する。アツプダウンカウ
ンタ12は第１クロツクCLK1を計数入力とし、第２クロツ
クCLK2をプリセツト入力とする。
第２クロツクCLK2の周期は、インバータ出力基本波周
期の電気角60゜になるよう分周器113で設定され、第１
クロツクCLK1の周期はカウンタ12の桁数とインバータ出
力周波数制御信号fcによつて分周器112で自動設定され
る。
期の電気角60゜になるよう分周器113で設定され、第１
クロツクCLK1の周期はカウンタ12の桁数とインバータ出
力周波数制御信号fcによつて分周器112で自動設定され
る。
カウンタ12は、第１クロツクCLK1の計数を第２クロツ
クCLK2によるプリセツト値からアツプダウン信号U/Dに
従つて続けることで、PWMインバータの搬送波（三角
波）になる計数出力を得るが、第２図に示すように三角
波の周期が45゜で頂点が第２クロツクCLK2の周期60゜の
範囲で7.5゜,30゜,52.5゜になるようにプリセツト値と
アツプダウンが切換えられる。このアツプダウン切換信
号U/Dは、カウンタ12の出力からアツプダウン切換ロジ
ツク13によつて発生される。
クCLK2によるプリセツト値からアツプダウン信号U/Dに
従つて続けることで、PWMインバータの搬送波（三角
波）になる計数出力を得るが、第２図に示すように三角
波の周期が45゜で頂点が第２クロツクCLK2の周期60゜の
範囲で7.5゜,30゜,52.5゜になるようにプリセツト値と
アツプダウンが切換えられる。このアツプダウン切換信
号U/Dは、カウンタ12の出力からアツプダウン切換ロジ
ツク13によつて発生される。
カウンタ12の計数出力はD/A変換器14によつて対応す
るアナログ信号に変換され、このアナログ信号はコンパ
レータ15においてPWMインバータの出力電圧制御信号VC
とレベル比較されることでPWM波形に変換される。このP
WM波形はゲートロジツク回路16によつて各相120゜の位
相差を持つて分配され、各相U,V,W,X,Y,Zのゲート信号
として取出される。
るアナログ信号に変換され、このアナログ信号はコンパ
レータ15においてPWMインバータの出力電圧制御信号VC
とレベル比較されることでPWM波形に変換される。このP
WM波形はゲートロジツク回路16によつて各相120゜の位
相差を持つて分配され、各相U,V,W,X,Y,Zのゲート信号
として取出される。
このゲートロジツク回路16は、コンパレータ15の出力
を各相に振分けるに際して、PWM制御信号（ゲート信
号）の制御の中心を各相夫々67.5゜,112.5゜,247.5゜,2
92.5゜となるようにする。また、各相の０゜〜60゜,120
゜〜180゜はオン固定、180゜〜240゜,300゜〜360゜はオ
フ固定となるようにし、インバータ出力電圧が零からス
タートできるようにする。
を各相に振分けるに際して、PWM制御信号（ゲート信
号）の制御の中心を各相夫々67.5゜,112.5゜,247.5゜,2
92.5゜となるようにする。また、各相の０゜〜60゜,120
゜〜180゜はオン固定、180゜〜240゜,300゜〜360゜はオ
フ固定となるようにし、インバータ出力電圧が零からス
タートできるようにする。
これら各回路の出力信号は第２図に示すようになり、
三角波信号のプリセツト値はそのピーク値の1/3にな
り、PWM波形としては５パルス波形になる。
三角波信号のプリセツト値はそのピーク値の1/3にな
り、PWM波形としては５パルス波形になる。
このとき、コンパレータ出力のパルス幅は、三角波信
号（ピーク値E:インバータの直流電圧に対応）に対する
信号VCのレベルによって変化する。そして、Ｕ〜Ｚ相の
それぞれのパルス幅もコンパレータ出力から生成される
ことでインバータの出力電圧が制御され、PWMインバー
タの制御率は三角波信号のピーク値Ｅに対する比率VC/E
に相当する。
号（ピーク値E:インバータの直流電圧に対応）に対する
信号VCのレベルによって変化する。そして、Ｕ〜Ｚ相の
それぞれのパルス幅もコンパレータ出力から生成される
ことでインバータの出力電圧が制御され、PWMインバー
タの制御率は三角波信号のピーク値Ｅに対する比率VC/E
に相当する。
また、第２図のＵ相に代表して示すように、PWMイン
バータの制御率に従って各中心位相に対して１つの制御
角θで５パルスの立上がり及び立下がりの位相を制御で
きることになる。
バータの制御率に従って各中心位相に対して１つの制御
角θで５パルスの立上がり及び立下がりの位相を制御で
きることになる。
こうしたPWM波形発生によれば、制御の中心を67.5゜,
112.5゜,247.5゜,292.5゜として、三角波周期45゜とな
り、１つのアツプダウンカウンタ12を使用した簡単な構
成にしながらインバータ出力には第11次，第13次の高調
波を減らすことができる。
112.5゜,247.5゜,292.5゜として、三角波周期45゜とな
り、１つのアツプダウンカウンタ12を使用した簡単な構
成にしながらインバータ出力には第11次，第13次の高調
波を減らすことができる。
理論的には、第11次，第13次の高調波が最も小さくな
る角度は上記制御中心角度から若干ずれており、またイ
ンバータの制御率によつても変化するが、実用上は該高
調波を十分小さくできる。
る角度は上記制御中心角度から若干ずれており、またイ
ンバータの制御率によつても変化するが、実用上は該高
調波を十分小さくできる。
なお、実施例ではアツプダウンカウンタ12と切換ロジ
ツク13によつて所期の三角波を得る場合を示したが、こ
れは第３図に示すように、第２クロツクCLK2の60゜周期
でリセツトされるカウンタ17で所定数値までの計数出力
を得、この計数出力をアドレスデータとするROM18の書
込みデータを第２図に示す三角波信号の０゜〜60゜範囲
の波形に相当する数値とし、この数値をD/A変換器14に
よつて三角波アナログ信号に変換する構成にして同等の
作用効果を得ることができる。
ツク13によつて所期の三角波を得る場合を示したが、こ
れは第３図に示すように、第２クロツクCLK2の60゜周期
でリセツトされるカウンタ17で所定数値までの計数出力
を得、この計数出力をアドレスデータとするROM18の書
込みデータを第２図に示す三角波信号の０゜〜60゜範囲
の波形に相当する数値とし、この数値をD/A変換器14に
よつて三角波アナログ信号に変換する構成にして同等の
作用効果を得ることができる。
また、制御中心角は高調波含有率の関係から前記の6
7.5゜,112.5゜,247.5゜,292.5゜からプラスマイナス1.5
゜内に収めるのが望ましい。
7.5゜,112.5゜,247.5゜,292.5゜からプラスマイナス1.5
゜内に収めるのが望ましい。
G.発明の効果 以上のとおり、本発明によれば、各相の制御範囲を90
゜±30゜,270゜±30゜とし、他の区間についてはオン又
はオフ固定する２台の多重化PWMインバータにおいて、P
WM波形の中心位相を４つに固定した５パルスとし、PWM
インバータの制御率に従って各中心位相の前後の５パル
スの立上がり及び立下がりの位相を１つの制御角θで制
御する制御回路とするため、第11次，第13次高調波成分
を最も小さくしながら制御回路構成にはカウンタと切換
ロジツク又はROMという簡単な三角波発生手段で済む効
果がある。
゜±30゜,270゜±30゜とし、他の区間についてはオン又
はオフ固定する２台の多重化PWMインバータにおいて、P
WM波形の中心位相を４つに固定した５パルスとし、PWM
インバータの制御率に従って各中心位相の前後の５パル
スの立上がり及び立下がりの位相を１つの制御角θで制
御する制御回路とするため、第11次，第13次高調波成分
を最も小さくしながら制御回路構成にはカウンタと切換
ロジツク又はROMという簡単な三角波発生手段で済む効
果がある。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の各部波形図、第３図は本発明の他の実施例を示す要
部回路図、第４図は多重化PWMインバータの回路図、第
５図は従来のPWM波形図である。 1,2……PWMインバータ、４……出力トランス、５……高
調波除去フイルタ、11……クロツク発生回路、12……ア
ツプダウンカウンタ、13……アツプダウン切換ロジツ
ク、14……D/A変換器、15……コンパレータ、16……ゲ
ートロジツク回路、17……カウンタ、18……ROM。
図の各部波形図、第３図は本発明の他の実施例を示す要
部回路図、第４図は多重化PWMインバータの回路図、第
５図は従来のPWM波形図である。 1,2……PWMインバータ、４……出力トランス、５……高
調波除去フイルタ、11……クロツク発生回路、12……ア
ツプダウンカウンタ、13……アツプダウン切換ロジツ
ク、14……D/A変換器、15……コンパレータ、16……ゲ
ートロジツク回路、17……カウンタ、18……ROM。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−179173（ＪＰ，Ａ) 特開 昭58−9576（ＪＰ，Ａ) 特開 昭57−28573（ＪＰ，Ａ) 特公 昭57−58866（ＪＰ，Ｂ２) 特公 昭55−27547（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】２台のPWMインバータの出力を位相差30゜
を持たせてトランス結合した多重化PWMインバータにお
いて、各PWMインバータのPWM波形の各相の０゜〜60゜、
120゜〜180゜期間をオン固定、180゜〜240゜、300゜〜3
60゜期間をオフ固定とし、かつ、中心位相を夫々電気角
でほぼ67.5゜,112.5゜,247.5゜及び292.5゜に固定して
５パルスのPWM波形にし、各PWMインバータの制御率に従
って前記各中心位相の前後の前記５パルスの立上がり及
び立下がりの位相を１つの制御角で制御する制御回路を
備えたことを特徴とする多重化PWMインバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60235038A JP2575633B2 (ja) | 1985-10-21 | 1985-10-21 | 多重化ｐｗｍインバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60235038A JP2575633B2 (ja) | 1985-10-21 | 1985-10-21 | 多重化ｐｗｍインバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6295974A JPS6295974A (ja) | 1987-05-02 |
| JP2575633B2 true JP2575633B2 (ja) | 1997-01-29 |
Family
ID=16980163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60235038A Expired - Lifetime JP2575633B2 (ja) | 1985-10-21 | 1985-10-21 | 多重化ｐｗｍインバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2575633B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0045158A1 (en) * | 1980-07-17 | 1982-02-03 | Merck & Co. Inc. | Process for thickening and stabilizing oil in water emulsions containing milk solids and emulsion stabilizer for use therein |
| JPS589576A (ja) * | 1981-07-03 | 1983-01-19 | Meidensha Electric Mfg Co Ltd | Ｐｗｍインバ−タの制御装置 |
| JPS58179173A (ja) * | 1982-04-09 | 1983-10-20 | Mitsubishi Electric Corp | 多パルス・パルス幅変調による直流−交流変換装置 |
-
1985
- 1985-10-21 JP JP60235038A patent/JP2575633B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6295974A (ja) | 1987-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60156270A (ja) | 電力変換装置の駆動制御装置 | |
| EP0254290B1 (en) | Method and apparatus for controlling a pwm inverter | |
| JPH01129774A (ja) | Ｐｗｍ制御装置 | |
| JP2575633B2 (ja) | 多重化ｐｗｍインバ−タ | |
| Lee et al. | A new SPWM inverter with minimum filter requirement | |
| JPH0450935U (ja) | ||
| KR900010527A (ko) | 전력 반도체 도전 제어회로 | |
| JPH0763147B2 (ja) | Ｐｌｌ回路 | |
| JP3258508B2 (ja) | スイッチング電源装置の制御方式 | |
| JPS57132772A (en) | Pulse switching controlling method for pulse width modulation type inverter | |
| JPH0732606B2 (ja) | 電流形インバ−タの制御装置 | |
| JPS58133174A (ja) | パルス幅変調インバ−タの制御方法 | |
| JPH0336114Y2 (ja) | ||
| JP2644255B2 (ja) | インバータの制御方法 | |
| JP2539668B2 (ja) | デジタルｐｌｌを使用した正弦波発生回路 | |
| JPS63136967A (ja) | Ｐｗｍインバ−タの制御方法 | |
| JPH0757097B2 (ja) | 多重化電流形インバ−タ装置 | |
| JPH10155282A (ja) | 系統連系インバータ | |
| JPH10127093A (ja) | パルス幅変調方式インバータの制御装置 | |
| JPH01103169A (ja) | Ｐｗｍインバータ装置の制御回路 | |
| JPS6323753B2 (ja) | ||
| JPS5947980A (ja) | 電圧形インバ−タ | |
| JPH0681510B2 (ja) | 同期式ｐｗｍインバータの基準信号作成回路 | |
| JPS63234879A (ja) | インバ−タの電力制御方式 | |
| JPS6389064A (ja) | パルス幅変調制御回路 |