JP2573661Y2 - Tuning circuit unit - Google Patents
Tuning circuit unitInfo
- Publication number
- JP2573661Y2 JP2573661Y2 JP1991030263U JP3026391U JP2573661Y2 JP 2573661 Y2 JP2573661 Y2 JP 2573661Y2 JP 1991030263 U JP1991030263 U JP 1991030263U JP 3026391 U JP3026391 U JP 3026391U JP 2573661 Y2 JP2573661 Y2 JP 2573661Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- signal
- tuning
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Receivers (AREA)
- Noise Elimination (AREA)
Description
【0001】[0001]
【産業上の利用分野】本考案は選局回路ユニットに係
り、特にシールドケースにより収納されてなる衛星放送
受信装置の選局回路ユニットに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a channel selection circuit unit, and more particularly to a channel selection circuit unit of a satellite broadcast receiving device housed in a shield case.
【0002】[0002]
【従来の技術】従来より、図4に示す構造の衛星放送受
信装置の選局回路ユニット(以下、選局ユニットと略
す。)が知られている。選局ユニット1は、夫々鋼板製
の上面カバー2、側板部3、下面カバー4からなるシー
ルドケース5により選局回路基板6が覆われてなる構造
となっている。側板部3に配設されたアンテナ入力端子
7及び端子8を介して、選局回路基板6への信号の入出
力が行われる。2. Description of the Related Art A channel selection circuit unit (hereinafter abbreviated as a channel selection unit) of a satellite broadcast receiver having a structure shown in FIG. The tuning unit 1 has a structure in which a tuning circuit board 6 is covered by a shield case 5 including an upper cover 2, a side plate portion 3, and a lower cover 4 made of a steel plate. Signals are input and output to and from the tuning circuit board 6 via antenna input terminals 7 and 8 provided on the side plate portion 3.
【0003】図5は、従来の選局ユニット1の選局回路
基板6に配設された選局回路のブロック図である。図5
において、アンテナ入力端子T1 にはアンテナよりRF
信号(高周波信号)が供給され、RF信号はフィルタ2
1、アンプ22、AGC回路(自動利得制御回路)23
を介して図示しない2つのコイルにより構成されるトラ
ッキングフィルタ24に入力される。入力信号はトラッ
キングフィルタ24によりイメージ周波数を減衰させた
後、アンプ25、AGC回路26を介してミキサ27に
供給される。FIG. 5 is a block diagram of a channel selection circuit provided on a channel selection circuit board 6 of a conventional channel selection unit 1. As shown in FIG. FIG.
At the antenna input terminal T 1
Signal (high-frequency signal) is supplied, and the RF signal is
1, amplifier 22, AGC circuit (automatic gain control circuit) 23
Is input to a tracking filter 24 composed of two coils (not shown). The input signal is supplied to the mixer 27 via the amplifier 25 and the AGC circuit 26 after the image frequency is attenuated by the tracking filter 24.
【0004】ミキサ27には発振器28より所定の局部
発振周波数の発振信号が供給される。AGC回路26の
出力信号は、ミキサ27で発振信号と混合されて中間周
波信号が出力される。発振器28の出力発振信号は、分
周器29により分周されてPLL(Phase Locked Loop)
回路30からの局部発振制御電圧aにより制御される。The mixer 27 is supplied with an oscillation signal having a predetermined local oscillation frequency from an oscillator 28. The output signal of the AGC circuit 26 is mixed with the oscillation signal by the mixer 27 to output an intermediate frequency signal. The output oscillation signal of the oscillator 28 is frequency-divided by a frequency divider 29 to be PLL (Phase Locked Loop).
It is controlled by the local oscillation control voltage a from the circuit 30.
【0005】PLL回路30の局部発振制御電圧aは端
子T2 に入力される選局制御信号に応じてレベルが変化
する。局部発振制御電圧aは発振器28に入力されると
共にトラッキングフィルタ24に入力されてトラッキン
グフィルタ24の周波数特性を可変する。[0005] local oscillator control voltage a of the PLL circuit 30 level is changed according to the tuning control signal input to the terminal T 2. The local oscillation control voltage a is input to the oscillator 28 and also to the tracking filter 24 to vary the frequency characteristics of the tracking filter 24.
【0006】ミキサ27の出力信号は、AGC回路3
1、アンプ32、表面弾性波フィルタ33、アンプ34
を介してAGC回路26及びFM検波回路35に供給さ
れる。FM検波回路35は入力信号を検波して端子T 3
よりテレビジョン信号を出力する。The output signal of the mixer 27 is supplied to the AGC circuit 3
1, amplifier 32, surface acoustic wave filter 33, amplifier 34
Is supplied to the AGC circuit 26 and the FM detection circuit 35 via the. The FM detection circuit 35 detects the input signal and outputs the signal to the terminal T 3.
A television signal is output.
【0007】このような従来の衛星放送受信装置の選局
回路は、大別すると図5に示す如く6つのブロックから
なっている。即ち、RF部(高周波増幅回路)36、同
調フィルタ部(同調回路)37、周波数変換部(周波数
変換回路)38、PLL部(制御回路)39、IF(In
termediate Frequency)部(中間周波増幅回路)40及
び復調部(検波回路)41からなっている。The channel selection circuit of such a conventional satellite broadcast receiving apparatus is roughly composed of six blocks as shown in FIG. That is, an RF unit (high-frequency amplifier circuit) 36, a tuning filter unit (tuning circuit) 37, a frequency conversion unit (frequency conversion circuit) 38, a PLL unit (control circuit) 39, and an IF (In)
and a demodulation unit (detection circuit) 41.
【0008】[0008]
【考案が解決しようとする課題】しかしながら従来の選
局ユニットでは、上記の選局回路の各部がお互いに電磁
的に干渉し合うことにより夫々の信号のS/N比を劣化
させたり、またビート等が発生することがあった。この
ため、テレビジョン画面にノイズやモアレを発生する問
題があった。However, in the conventional channel selection unit, the respective components of the channel selection circuit electromagnetically interfere with each other, thereby deteriorating the S / N ratio of each signal and reducing the beat ratio. Etc. sometimes occurred. For this reason, there has been a problem that noise and moire are generated on the television screen.
【0009】この問題を解決するために選局回路基板6
は、図4に示す如く、遮蔽板9によりRF部36と復調
部41を遮蔽すると共に同調フィルタ部37とIF部4
0をも区切って電磁的に干渉しない様構成している。ま
た、遮蔽板10によりIF部40と復調部41を区切っ
て遮蔽している。To solve this problem, a tuning circuit board 6
As shown in FIG. 4, the RF unit 36 and the demodulation unit 41 are shielded by the shielding plate 9 and the tuned filter unit 37 and the IF
It is configured so as not to interfere with electromagnetic waves by dividing 0 as well. Further, the IF unit 40 and the demodulation unit 41 are separated and shielded by the shielding plate 10.
【0010】一方、遮蔽板11によりPLL部39とI
F部40を遮蔽すると共に同調フィルタ部37と周波数
変換部38を区切って電磁的に干渉しない様構成し、遮
蔽板12により周波数変換部38とPLL部39を区切
って遮蔽している。更に、遮蔽板13によりRF部36
と同調フィルタ部37を区切って電磁的に干渉しない様
遮蔽している。On the other hand, the PLL section 39 and the I
The F section 40 is shielded, and the tuning filter section 37 and the frequency conversion section 38 are separated so as not to interfere with each other electromagnetically. The frequency conversion section 38 and the PLL section 39 are separated and shielded by the shield plate 12. Further, the RF unit 36 is provided by the shielding plate 13.
And a tuning filter section 37 for shielding so as not to interfere electromagnetically.
【0011】尚、同調フィルタ部37を構成するトラッ
キングフィルタ24の2つのコイルは、遮蔽板14によ
り互いに遮蔽されている。The two coils of the tracking filter 24 constituting the tuning filter section 37 are shielded from each other by the shield plate 14.
【0012】従来の選局ユニットでは、この様に遮蔽板
9,…13を設けることにより、選局回路の各構成部分
を電磁シールドして、ノイズやモアレの発生を防止して
いた。In the conventional tuning unit, by providing the shielding plates 9, 13 as described above, each component of the tuning circuit is electromagnetically shielded to prevent noise and moire.
【0013】しかし図4に示す構造のシールドケース5
は、側板部3と遮蔽板9、10、11を1枚の鋼板を打
ち抜いて折り曲げ加工した後に、遮蔽板12、13、1
4を側板部3に装着したものである。従来のシールドケ
ース5の側板部3は、1枚の鋼板を打ち抜いて遮蔽板9
〜14と共に折り曲げ加工して一体成形により形成する
ことは不可能であった。このため、従来の衛星放送受信
装置の選局回路ユニットの製造工程は複雑になるという
問題があった。However, the shield case 5 having the structure shown in FIG.
After the side plate portion 3 and the shield plates 9, 10, 11 are punched out of a single steel plate and bent, the shield plates 12, 13, 1
4 is attached to the side plate portion 3. The side plate portion 3 of the conventional shield case 5 is formed by punching a single steel plate to form a shield plate 9.
It was impossible to bend together with No. 14 to form it by integral molding. For this reason, there has been a problem that the manufacturing process of the channel selection circuit unit of the conventional satellite broadcast receiver becomes complicated.
【0014】上記の点に鑑み本考案では、1枚の鋼板か
ら一体成形可能な構造のシールドケースによりノイズや
モアレを防止出来る、衛星放送受信装置の選局回路ユニ
ットを提供することを目的とする。In view of the above, it is an object of the present invention to provide a channel selection circuit unit of a satellite broadcast receiving apparatus, which can prevent noise and moire by using a shield case that can be integrally formed from a single steel plate. .
【0015】[0015]
【課題を解決するための手段】上記問題点を解決するた
めに本願考案は、アンテナ入力端子と、前記アンテナ入
力端子が接続され、前記アンテナ入力端子からの高周波
信号を増幅する高周波増幅回路と、前記高周波増幅回路
からの高周波信号のうち所望チャンネルの周波数帯域の
高周波信号を選択する同調回路と、第1の制御信号によ
り前記同調回路から供給される高周波信号を利得制御す
るAGC回路と、該AGC回路からの信号と局部発振周
波数とを混合して中間周波信号に周波数変換する周波数
変換回路と、所望のチャンネルに応じた第2の制御信号
により前記局部発振周波数を可変制御する制御回路と、
前記周波数変換回路及び前記制御回路夫々に供給される
電源電圧と、前記周波数変換回路よりの中間周波信号を
増幅する中間周波増幅回路と、前記中間周波増幅回路か
らの中間周波信号を検波して出力する検波回路とを含む
選局回路基板とを具備した選局回路ユニットにおいて、
前記選局回路基板を、前記高周波増幅回路と前記同調回
路とからなる第1の回路ブロックと、前記周波数変換回
路と前記制御回路とからなり、前記第1及び第2の制御
信号用配線、前記電源電圧用配線のうち少なくとも1つ
が前記周波数変換回路と前記制御回路との間に配設され
た第2の回路ブロックと、前記中間周波増幅回路からな
る第3の回路ブロックと、前記検波回路からなる第4の
回路ブロックとに分割した構成とし、前記選局回路に装
着され、前記第1の回路ブロックと前記第3及び第4の
回路ブロックとを電磁的に遮蔽する第1の遮蔽板と、 前
記第2の回路ブロックと前記第1及び第3の回路ブロッ
クとを電磁的に遮蔽する第2の遮蔽板と、 前記第3の回
路ブロックと前記第4の回路ブロックとを電磁的に遮蔽
する第3の遮蔽板とを有し、 前記第1乃至第3の遮蔽板
は、端面同士が互いに交叉しない構成としてなる。In order to solve the above problems, the present invention provides an antenna input terminal, a high frequency amplifier circuit connected to the antenna input terminal, and amplifying a high frequency signal from the antenna input terminal. A tuning circuit for selecting a high-frequency signal in a frequency band of a desired channel from high-frequency signals from the high-frequency amplifier circuit; an AGC circuit for controlling a gain of a high-frequency signal supplied from the tuning circuit by a first control signal; A frequency conversion circuit that mixes the signal from the circuit and the local oscillation frequency and converts the frequency to an intermediate frequency signal, a control circuit that variably controls the local oscillation frequency by a second control signal corresponding to a desired channel,
A power supply voltage supplied to each of the frequency conversion circuit and the control circuit, an intermediate frequency amplification circuit for amplifying an intermediate frequency signal from the frequency conversion circuit, and detection and output of the intermediate frequency signal from the intermediate frequency amplification circuit A tuning circuit unit comprising a tuning circuit board including
The tuning circuit board, a first circuit block including the high-frequency amplifier circuit and the tuning circuit, the frequency conversion circuit and the control circuit, the first and second control signal wiring, A second circuit block in which at least one of the power supply voltage lines is disposed between the frequency conversion circuit and the control circuit, a third circuit block including the intermediate frequency amplifier circuit, and the detection circuit. fourth a structure divided into a circuit block, instrumentation to said tuning circuit comprising
The first circuit block and the third and fourth
A first shielding plate for shielding a circuit block electromagnetically, before
The second circuit block and the first and third circuit blocks
A second shielding plate for shielding the click electromagnetically, the third round
Road block and the fourth circuit block are electromagnetically shielded
And a third shielding plate, wherein the first to third shielding plates
Has a configuration in which the end faces do not cross each other .
【0016】[0016]
【作用】上記構成の本考案によれば、アンテナ入力端子
側に近接しており、粗調整を行い、高周波的な影響を受
けても影響のない、高周波増幅回路と同調回路とを第1
の回路ブロックとして同一の回路ブロックとし、遮蔽構
造を簡略化し、また、第2の回路ブロックで、直流信号
が供給される第1及び第2の制御信号用配線、電源電圧
用配線のうち少なくとも1つの配線を周波波数変換回路
と制御回路との間に配設することにより、直流信号が供
給される配線により周波数変換回路と制御回路とを遊離
でき、互いに干渉しないようにし、さらに、出力端子に
近い中間周波増幅回路と検波回路とを別の回路ブロック
とすることにより、出力信号への他の回路からの高周波
の影響を低減でき、さらに、第1乃至第3の遮蔽板の端
面同士が互いに交叉しないようにすることにより、2以
上の折り曲げによる力が係ることがなく、交叉点に折り
曲げによる力が集中することがなくなるとともに、板面
と端面とが交叉し、遮蔽板同士を補強できるので、強度
を維持できるため、遮蔽板を上下に分散して設ける必要
がなく、一面を折曲することにより、遮蔽板を形成で
き、また、遮蔽板は端面同士ではなく、板面と端面とが
結合するので、遮蔽板同士の結合を確実に行え、電磁的
遮蔽効果を向上できるため、回路間の高周波信号の影響
を最小限にしつつ、遮蔽構造を簡略化できる回路間の高
周波信号の影響を最小限にしつつ、遮蔽構造を簡略化で
きる。According to the present invention having the above-described structure, the high-frequency amplifier circuit and the tuning circuit, which are close to the antenna input terminal side, perform coarse adjustment, and are not affected by high-frequency effects, are connected to the first circuit.
In the second circuit block, at least one of the first and second control signal wirings to which a DC signal is supplied and the power supply voltage wiring is provided. By disposing the two wires between the frequency wave number conversion circuit and the control circuit, the frequency conversion circuit and the control circuit can be separated by the wiring to which the DC signal is supplied, so that they do not interfere with each other, and furthermore, the output terminal by close intermediate frequency amplifying circuit and the detection circuit and another circuit block can reduce the frequency of influence from another circuit to the output signal, furthermore, the end of the first through third shielding plate
By keeping the surfaces from intersecting with each other,
Folds at the intersection without the force of the upper bending
The concentration of bending force is eliminated, and
And the end face intersect, so that the shielding plates can be reinforced,
Shielding plates must be distributed vertically.
Without bending, forming a shielding plate by bending one side
Also, the shielding plate is not the end faces, but the plate face and the end face
As it is connected, the shielding plates can be connected securely,
The effect of high frequency signals between circuits can be improved because the shielding effect can be improved.
The shielding structure can be simplified while minimizing the influence of a high-frequency signal between circuits that can simplify the shielding structure.
【0017】[0017]
【実施例】次に本考案の実施例について図面と共に説明
する。BRIEF DESCRIPTION OF THE DRAWINGS FIG.
【0018】図1は本考案の一実施例の斜視図である。
同図中、図4と同一構成部分には同一符号を付し、その
説明は省略する。図1において、選局ユニット1aは鋼
板製の側板部3aを含むシールドケース5aにより選局
回路基板6aが覆われてなる構成となっている。側板部
3aには遮蔽板9,10,11が一体成形されて設けら
れている。FIG. 1 is a perspective view of one embodiment of the present invention.
4, the same components as those of FIG. 4 are denoted by the same reference numerals, and the description thereof will be omitted. In FIG. 1, the tuning unit 1a has a configuration in which a tuning circuit board 6a is covered by a shield case 5a including a side plate 3a made of a steel plate. The side plates 3a are provided with shielding plates 9, 10, and 11 which are integrally formed.
【0019】図2は、本考案の一実施例の選局回路基板
6aに配設された選局回路のブロック図である。図2に
おいて、ブロック構成は図4に示した従来の選局回路の
ブロック構成と同一とされており、同図中、図5と同一
構成部分には同一符号を付し、その説明は省略する。FIG. 2 is a block diagram of a tuning circuit provided on the tuning circuit board 6a according to one embodiment of the present invention. 2, the block configuration is the same as the block configuration of the conventional tuning circuit shown in FIG. 4. In FIG. 2, the same reference numerals are given to the same components as those in FIG. 5, and the description thereof will be omitted. .
【0020】図2において、アンテナ入力端子T1 より
のRF信号(高周波信号)はフィルタ21、アンプ2
2、AGC回路、AGC回路(自動利得制御回路)23
を介して図示しない2つのコイルにより構成されるトラ
ッキングフィルタ42に入力される。RF信号はトラッ
キングフィルタ42によりRF信号のイメージ周波数を
減衰させている。In FIG. 2, an RF signal (high-frequency signal) from an antenna input terminal T 1 is filtered by a filter 21 and an amplifier 2.
2. AGC circuit, AGC circuit (automatic gain control circuit) 23
Is input to a tracking filter 42 composed of two coils (not shown). The tracking filter 42 attenuates the image frequency of the RF signal.
【0021】従来のトラッキングフィルタ24がRF信
号を減衰させる帯域幅を微調整可能なよう複雑な形状と
されているのに対して、トラッキングフィルタ42は帯
域幅の調整は粗調整のみ可能とし、簡素なU字型形状と
されている。このため、他の回路素子からの電磁的な干
渉を極めて受けにくいものとなっている。While the conventional tracking filter 24 has a complicated shape so that the bandwidth for attenuating the RF signal can be finely adjusted, the tracking filter 42 allows only coarse adjustment of the bandwidth, and is simple. U-shaped. For this reason, it is extremely difficult to receive electromagnetic interference from other circuit elements.
【0022】更に、ミキサ27及び発振器28により構
成する周波数変換部38と分周器29及びPLL回路3
0により構成するPLL部39とは、図1に示す選局回
路基板6a上にてパターン配線により遊離される構成と
されている。以下、選局回路基板6aについて詳しく説
明する。Further, a frequency converter 38 comprising a mixer 27 and an oscillator 28, a frequency divider 29 and a PLL circuit 3
The PLL section 39 constituted by 0 is separated by pattern wiring on the tuning circuit board 6a shown in FIG. Hereinafter, the tuning circuit board 6a will be described in detail.
【0023】図3は本考案の一実施例の要部の平面図で
ある。図3は、図1において選局回路基板6a上でパタ
ーン配線により1ブロック化された周波数変換部38と
PLL部39の平面図であり、選局回路基板6a上に印
刷配線された銅箔パターン50により選局回路の配線が
なされている。選局回路基板6aに形成された長穴51
には、側板部3aと一体成形された遮蔽板11の図示し
ない突起部が挿入されていて銅箔パターン52に半田付
けされ、選局回路基板6aに遮蔽板11が装着されてい
る。FIG. 3 is a plan view of a main part of one embodiment of the present invention. FIG. 3 is a plan view of the frequency conversion unit 38 and the PLL unit 39 that are divided into one block by pattern wiring on the tuning circuit board 6a in FIG. 1, and a copper foil pattern printed and wired on the tuning circuit board 6a. Reference numeral 50 designates a wiring of a tuning circuit. Slot 51 formed in tuning circuit board 6a
Is inserted with a projection (not shown) of a shielding plate 11 integrally formed with the side plate portion 3a, soldered to the copper foil pattern 52, and the shielding plate 11 is mounted on the tuning circuit board 6a.
【0024】図3中上部中央には、トランジスタQ1 、
インダクタL1 等により構成されるミキサ27が、遮蔽
板11の図中右側に添接されている。ミキサ27には、
図中左上部に配設されたAGC回路26よりのRF信号
が供給されるよう構成されている。ミキサ27の右上部
には、トランジスタQ2 ,抵抗R2 ,インダクタL2,
コンデンサC1 等により構成される発振器28が添接さ
れている。In the upper center of FIG. 3, transistors Q 1 ,
Mixer 27 composed of an inductor L 1 and the like, are spliced in the right side in the drawing of the shielding plate 11. In the mixer 27,
The configuration is such that an RF signal is supplied from an AGC circuit 26 provided at the upper left in the figure. A transistor Q 2 , a resistor R 2 , an inductor L 2 ,
Oscillator 28 is spliced constituted by the capacitor C 1 and the like.
【0025】図中上部右端部には分周器ICIC1 、コ
ンデンサC4 等からなる分周器29が配設されている。
図中下部には、PLLICIC2 、水晶発振子XT、コ
ンデンサC1 ,C2 等からなるPLL回路30が、遮蔽
板11に添って配設されている。A frequency divider 29 comprising a frequency divider ICIC 1 , a capacitor C 4 and the like is arranged at the upper right end in the figure.
In the lower part of the figure, a PLL circuit 30 including a PLLIC IC 2 , a crystal oscillator XT, capacitors C 1 , C 2, and the like is provided along with a shielding plate 11.
【0026】PLLICIC2 の9番ピン52には、図
中左下部よりの電源電圧+5Vが、50cで示す印刷配
線により配線されている。印刷配線50cは、分岐して
上方に延出し、分周器ICIC1 の2番ピン53に接続
されている。印刷配線50cは更に延出し、選局回路基
板6aの周縁部に配設されて図中左上部の他の回路に接
続されるよう構成されている。印刷配線50cは、図示
の如くミキサ27とPLL回路30とを遊離するよう構
成されている。また、分周器29の下端部とミキサ27
とを遊離するよう構成されている。The power supply voltage +5 V from the lower left in the figure is wired to the ninth pin 52 of the PLLICIC 2 by a printed wiring indicated by 50c. Printed wiring 50c is branched and extended upward, and is connected to the second pin 53 of the divider ICIC 1. The printed wiring 50c further extends, is arranged on the periphery of the tuning circuit board 6a, and is configured to be connected to another circuit at the upper left in the figure. The printed wiring 50c is configured to separate the mixer 27 and the PLL circuit 30 as illustrated. The lower end of the frequency divider 29 and the mixer 27
And is configured to release.
【0027】PLLICIC2 の12番ピン52に出力
された局部発振制御電圧aは、スルーホール55により
図示しない選局回路基板6aの裏面配線により抵抗を介
した後、印刷配線50aに配設されたスルーホール56
に接続される。印刷配線50aは、図中中央部、ミキサ
27と分周器29との間から上方に延出し、発振器28
に局部発振制御電圧aを供給すると共にミキサ27、発
振器28と分周器29とを遊離するよう構成されてい
る。The local oscillation control voltage a output to the twelfth pin 52 of the PLLIC 2 passes through the through-hole 55 via a resistor on the back side wiring of the tuning circuit board 6a (not shown), and is then provided on the printed wiring 50a. Through hole 56
Connected to. The printed wiring 50a extends upward from the center of the figure, between the mixer 27 and the frequency divider 29, and
, A local oscillation control voltage a and a mixer 27, an oscillator 28 and a frequency divider 29.
【0028】一方、図5中に示したAGC制御電圧bは
図中左下部から印刷配線50bにより供給されている。
印刷配線50bは印刷配線50cに添接して図中左下部
から図中中央部へ延出し、更に、印刷配線50aと印刷
配線50cの間に敷設されて図中上方へ延出した後図中
左上方部へ延出し、AGC回路26に供給されるよう構
成されている。印刷配線50aは、ミキサ27、発振器
28と分周器29、P回路30とを遊離するよう構成さ
れている。On the other hand, the AGC control voltage b shown in FIG. 5 is supplied from the lower left in the figure by the printed wiring 50b.
The printed wiring 50b is attached to the printed wiring 50c and extends from the lower left part in the drawing to the center part in the drawing, further laid between the printed wiring 50a and the printed wiring 50c and extended upward in the drawing and then to the upper left in the drawing. And is supplied to the AGC circuit 26. The printed wiring 50a is configured to separate the mixer 27, the oscillator 28, the frequency divider 29, and the P circuit 30.
【0029】上記のとおり、印刷配線50a、50b、
50cによって、ミキサ27及び発振器28により構成
する周波数変換部38と分周器29及びPLL部30に
より構成するPLL部39とは遊離され、周波数変換部
38とPLL部39との間には図4中に示した遮蔽板1
2は不要となり、1ブロックとすることが出来る。As described above, the printed wiring 50a, 50b,
By 50c, the frequency converter 38 composed of the mixer 27 and the oscillator 28 and the PLL unit 39 composed of the frequency divider 29 and the PLL unit 30 are separated from each other, and between the frequency converter 38 and the PLL unit 39, FIG. Shield plate 1 shown inside
2 becomes unnecessary, and can be made into one block.
【0030】このような本実施例になる選局回路は、図
2に示す如く4つのブロックに大別される。即ち、RF
部43、周波数変換部44、IF(Inter Frequency )
部(中間周波増幅回路)40及び復調部(検波回路)4
1に分けられる。The tuning circuit according to this embodiment is roughly divided into four blocks as shown in FIG. That is, RF
Unit 43, frequency conversion unit 44, IF (Inter Frequency)
Section (intermediate frequency amplification circuit) 40 and demodulation section (detection circuit) 4
Divided into one.
【0031】図1に戻って説明するに、選局回路基板6
aは遮蔽板9によりRF部43と復調部41及びIF部
40夫々を仕切って電磁的に干渉しない様遮蔽してい
る。また、遮蔽板10によりIF部40と復調部41を
仕切って遮蔽している。更に、遮蔽板11により周波数
変換部44とIF部40及びRF部43夫々を仕切って
電磁的に干渉しない様構成している。Returning to FIG. 1, the channel selection circuit board 6
Reference numeral a denotes a shielding plate 9 that separates the RF unit 43, the demodulation unit 41, and the IF unit 40 from each other to prevent electromagnetic interference. Further, the IF unit 40 and the demodulation unit 41 are separated and shielded by the shield plate 10. Further, the frequency conversion unit 44, the IF unit 40, and the RF unit 43 are separated by the shielding plate 11 so as to prevent electromagnetic interference.
【0032】上記の構成によれば、遮蔽板9、10、1
1は夫々交叉部を有していないため、側板部3aと一体
成形することが可能である。According to the above configuration, the shielding plates 9, 10, 1
Since each 1 does not have a crossover portion, it can be integrally formed with the side plate portion 3a.
【0033】本実施例によれば、側板部3aと遮蔽板
9、10、11を1枚の鋼板を打ち抜いて折り曲げ加工
することにより、選局回路の各部の電磁的な干渉を防ぐ
ことが出来て夫々の信号のS/N比を劣化させたり、ま
たビート等を発生することがない。したがって、選局回
路ユニットの製造工程が複雑になることなく、テレビジ
ョン画面にノイズやモアレを発生することもない利点が
ある。According to the present embodiment, the side plate portion 3a and the shielding plates 9, 10, and 11 are punched out of a single steel plate and bent to prevent electromagnetic interference of each part of the tuning circuit. Therefore, the S / N ratio of each signal is not degraded, and no beat or the like is generated. Therefore, there is an advantage that the manufacturing process of the tuning circuit unit does not become complicated and no noise or moire is generated on the television screen.
【0034】尚、上記実施例ではAGC制御電圧、局部
発振制御電圧、及び電源電圧の印刷配線により周波数変
換部38と制御部39とを遊離させているが、周波数変
換部38と制御部39の信号に干渉することのない直流
電圧を配線するものであれば、この他の印刷配線により
遊離させても勿論同様の効果を得ることが出来る。ま
た、グランド配線を使用しても良い。In the above embodiment, the frequency converter 38 and the controller 39 are separated by printed wiring of the AGC control voltage, the local oscillation control voltage, and the power supply voltage. As long as a DC voltage that does not interfere with a signal is wired, the same effect can of course be obtained even if it is separated by other printed wiring. Further, a ground wiring may be used.
【0035】更に、ミキサ27及び発振器28、分周器
29及びPLL部30の配置も上記実施例に限るもので
なく、周波数変換部38と制御部39との間に直流電圧
またはグランドを配線する印刷配線を設けてこれらを遊
離させていれば構わない。Further, the arrangement of the mixer 27 and the oscillator 28, the frequency divider 29 and the PLL unit 30 is not limited to the above embodiment, and a DC voltage or ground is wired between the frequency conversion unit 38 and the control unit 39. It suffices if printed wiring is provided and these are separated.
【0036】[0036]
【考案の効果】上述の如く、本考案によれば、アンテナ
入力端子側に近接しており、粗調整を行い、高周波的な
影響を受けても影響のない、高周波増幅回路と同調回路
とを第1の回路ブロックとして同一の回路ブロックと
し、遮蔽構造を簡略化し、また、第2の回路ブロック
で、直流信号が供給される第1及び第2の制御信号用配
線、電源電圧用配線のうち少なくとも1つの配線を周波
数変換回路と制御回路との間に配設することにより、直
流信号が供給される配線により周波数変換回路と制御回
路とを遊離でき、互いに干渉しないようにし、さらに、
出力端子に近い中間周波増幅回路と検波回路とを別の回
路ブロックとすることにより、出力信号への他の回路か
らの高周波の影響を低減でき、さらに、第1乃至第3の
遮蔽板の端面同士が互いに交叉しないようにすることに
より、2以上の折り曲げによる力が係ることがなく、交
叉点に折り曲げによる力が集中することがなくなるとと
もに、板面と端面とが交叉し、遮蔽板同士を同士を補強
でき、強度を維持できるので、遮蔽板を上下に分散して
設ける必要がなく、一面を折曲することにより形成で
き、また、遮蔽板は端面同士ではなく、板面と端面とが
結合するので、遮蔽板同士の結合を確実に行え、電磁的
遮蔽効果を向上できるため、回路間の高周波信号の影響
を最小限にしつつ、遮蔽構造を簡略化できる等の特長を
有する。As described above, according to the present invention, a high-frequency amplifier circuit and a tuning circuit, which are close to the antenna input terminal side, are roughly adjusted, and are not affected by high-frequency effects, are used. The same circuit block is used as the first circuit block to simplify the shielding structure. In the second circuit block, the first and second control signal wirings to which a DC signal is supplied and the power supply voltage wiring By arranging at least one wiring between the frequency conversion circuit and the control circuit, the frequency conversion circuit and the control circuit can be separated by the wiring to which a DC signal is supplied, so that they do not interfere with each other.
By forming the intermediate frequency amplification circuit and the detection circuit close to the output terminal as separate circuit blocks, the influence of high frequency from other circuits on the output signal can be reduced .
To prevent the end faces of the shielding plate from crossing each other
More than two bending forces
When the force of bending does not concentrate at the junction
In particular, the plate surface and the end surface cross each other, reinforcing the shielding plates
And maintain the strength.
There is no need to provide, it can be formed by bending one side
Also, the shielding plate is not the end faces, but the plate face and the end face
As it is connected, the shielding plates can be connected securely,
The effect of high frequency signals between circuits can be improved because the shielding effect can be improved.
It is advantageous in that the shielding structure can be simplified while minimizing the size.
【図1】本考案の一実施例の斜視図である。FIG. 1 is a perspective view of one embodiment of the present invention.
【図2】本考案の一実施例が適用された選局回路のブロ
ック図である。FIG. 2 is a block diagram of a tuning circuit to which an embodiment of the present invention is applied;
【図3】本考案の一実施例の要部の平面図である。FIG. 3 is a plan view of a main part of one embodiment of the present invention.
【図4】従来の選局回路ユニットの斜視図である。FIG. 4 is a perspective view of a conventional tuning circuit unit.
【図5】従来の選局回路のブロック図である。FIG. 5 is a block diagram of a conventional tuning circuit.
1,1a 選局回路ユニット 6,6a 選局回路基板 7 アンテナ入力端子 9,10,11,12,13,14 遮蔽板 30 PLL回路 36 RF部(高周波増幅回路) 37 同調フィルタ部(同調回路) 38 周波数変換部(周波数変換回路) 39 PLL部(制御回路) 40 IF部(中間周波増幅回路) 43 RF部 41 復調部(検波回路) 44 周波数変換部 50,50a,b,c 印刷配線 1,1a Tuning circuit unit 6,6a Tuning circuit board 7 Antenna input terminal 9,10,11,12,13,14 Shielding plate 30 PLL circuit 36 RF unit (high frequency amplifier circuit) 37 Tuning filter unit (tuning circuit) Reference Signs List 38 frequency conversion unit (frequency conversion circuit) 39 PLL unit (control circuit) 40 IF unit (intermediate frequency amplification circuit) 43 RF unit 41 demodulation unit (detection circuit) 44 frequency conversion unit 50, 50a, b, c Printed wiring
Claims (1)
子からの高周波信号を増幅する高周波増幅回路と、前記
高周波増幅回路からの高周波信号のうち所望チャンネル
の周波数帯域の高周波信号を選択する同調回路と、第1
の制御信号により前記同調回路から供給される高周波信
号を利得制御するAGC回路と、該AGC回路からの信
号と局部発振周波数とを混合して中間周波信号に周波数
変換する周波数変換回路と、所望のチャンネルに応じた
第2の制御信号により前記局部発振周波数を可変制御す
る制御回路と、前記周波数変換回路及び前記制御回路夫
々に供給される電源電圧と、前記周波数変換回路よりの
中間周波信号を増幅する中間周波増幅回路と、前記中間
周波増幅回路からの中間周波信号を検波して出力する検
波回路とを含む選局回路基板とを具備した選局回路ユニ
ットにおいて、 前記選局回路基板を、前記高周波増幅回路と前記同調回
路とからなる第1の回路ブロックと、 前記周波数変換回路と前記制御回路とからなり、前記第
1及び第2の制御信号用配線、前記電源電圧用配線のう
ち少なくとも1つが前記周波数変換回路と前記制御回路
との間に配設された第2の回路ブロックと、 前記中間周波増幅回路からなる第3の回路ブロックと、 前記検波回路からなる第4の回路ブロックとに分割した
構成とし、前記選局回路に装着され、前記第1の回路ブロックと前
記第3及び第4の回路ブロックとを電磁的に遮蔽する第
1の遮蔽板と、 前記第2の回路ブロックと前記第1及び第3の回路ブロ
ックとを電磁的に遮蔽する第2の遮蔽板と、 前記第3の回路ブロックと前記第4の回路ブロックとを
電磁的に遮蔽する第3の遮蔽板とを有し、 前記第1乃至第3の遮蔽板は、端面同士が互いに交叉し
ない構成としてなる 選局回路ユニット。An antenna input terminal, a high-frequency amplifier circuit connected to the antenna input terminal for amplifying a high-frequency signal from the antenna input terminal, and a high-frequency signal from the high-frequency amplifier circuit in a frequency band of a desired channel. A tuning circuit for selecting a high-frequency signal;
An AGC circuit for controlling the gain of a high-frequency signal supplied from the tuning circuit in accordance with the control signal, a frequency conversion circuit for mixing the signal from the AGC circuit and a local oscillation frequency and converting the frequency to an intermediate frequency signal; A control circuit for variably controlling the local oscillation frequency by a second control signal corresponding to a channel; a power supply voltage supplied to each of the frequency conversion circuit and the control circuit; and an intermediate frequency signal from the frequency conversion circuit. And a tuning circuit board including a detection circuit that detects and outputs an intermediate frequency signal from the intermediate frequency amplification circuit, the tuning circuit board, A first circuit block including a high-frequency amplifier circuit and the tuning circuit; a frequency conversion circuit and the control circuit; A second circuit block in which at least one of the signal wiring and the power supply voltage wiring is disposed between the frequency conversion circuit and the control circuit; and a third circuit block including the intermediate frequency amplification circuit. And a fourth circuit block including the detection circuit, which is mounted on the channel selection circuit, and is connected to the first circuit block.
The third electromagnetically shields the third and fourth circuit blocks.
A first shielding plate, the second circuit block, and the first and third circuit blocks.
A second shielding plate that electromagnetically shields the third circuit block, and the third circuit block and the fourth circuit block.
And a third shielding plate for electromagnetically shielding, wherein the first to third shielding plates have end faces crossing each other.
Tuning circuit unit with no configuration .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991030263U JP2573661Y2 (en) | 1991-04-30 | 1991-04-30 | Tuning circuit unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991030263U JP2573661Y2 (en) | 1991-04-30 | 1991-04-30 | Tuning circuit unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04126430U JPH04126430U (en) | 1992-11-18 |
JP2573661Y2 true JP2573661Y2 (en) | 1998-06-04 |
Family
ID=31913905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1991030263U Expired - Fee Related JP2573661Y2 (en) | 1991-04-30 | 1991-04-30 | Tuning circuit unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2573661Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4500726B2 (en) * | 2005-04-21 | 2010-07-14 | アルプス電気株式会社 | Mounting structure for high frequency equipment |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02288513A (en) * | 1989-04-28 | 1990-11-28 | Hitachi Ltd | Tuner demodulation unit |
-
1991
- 1991-04-30 JP JP1991030263U patent/JP2573661Y2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02288513A (en) * | 1989-04-28 | 1990-11-28 | Hitachi Ltd | Tuner demodulation unit |
Also Published As
Publication number | Publication date |
---|---|
JPH04126430U (en) | 1992-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0905891A1 (en) | Television tuner, integrated tuner circuit and method for controlling the television tuner | |
US5355532A (en) | Television tuner unit having shield housing | |
JPH09294088A (en) | Tuner circuit | |
US20070010229A1 (en) | Frequency conversion circuit tuner adopting same and set-top box for receiving CATV | |
DE3133760A1 (en) | RECEIVING LEVEL FOR BROADCASTING AND TELEVISION RECEIVERS | |
JP2573661Y2 (en) | Tuning circuit unit | |
JP2559005B2 (en) | Double super tuner | |
JPH0476541B2 (en) | ||
JP2543343Y2 (en) | Tuning circuit board | |
KR100262777B1 (en) | High-frequency modulator built-in tv tuner | |
JP3573591B2 (en) | High frequency electronic equipment | |
JP3506940B2 (en) | Composite PLL tuner unit | |
US20040067744A1 (en) | High-frequency signal receiving apparatus | |
JP3099668B2 (en) | Electronic tuner | |
JPH0112434Y2 (en) | ||
JPS622829Y2 (en) | ||
JPH087702Y2 (en) | Television receiver | |
JPH01106633A (en) | Tuner circuit for satellite broadcast television receiver | |
JP2751619B2 (en) | Television receiver | |
JP2603100Y2 (en) | Transmitter for weak radio waves | |
KR890002593B1 (en) | 2nd local oscillator / mixer of small CATV tuner | |
JP2002246925A (en) | Satellite broad casting receiver | |
JPH0744480B2 (en) | Tuner circuit of satellite TV receiver | |
JPH0563125U (en) | Circuit board | |
JP2003168990A (en) | Tuner device and printed board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |