JP2565440B2 - Method for manufacturing SOI substrate - Google Patents
Method for manufacturing SOI substrateInfo
- Publication number
- JP2565440B2 JP2565440B2 JP3280851A JP28085191A JP2565440B2 JP 2565440 B2 JP2565440 B2 JP 2565440B2 JP 3280851 A JP3280851 A JP 3280851A JP 28085191 A JP28085191 A JP 28085191A JP 2565440 B2 JP2565440 B2 JP 2565440B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- etching
- soi substrate
- bond
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 90
- 238000000034 method Methods 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000005530 etching Methods 0.000 claims description 82
- 239000010408 film Substances 0.000 claims description 42
- 239000013078 crystal Substances 0.000 claims description 38
- 125000006850 spacer group Chemical group 0.000 claims description 34
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 33
- 239000002585 base Substances 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 27
- 239000000243 solution Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 15
- 239000003513 alkali Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- 239000007864 aqueous solution Substances 0.000 claims description 5
- 102100026827 Protein associated with UVRAG as autophagy enhancer Human genes 0.000 claims 1
- 101710102978 Protein associated with UVRAG as autophagy enhancer Proteins 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 107
- 239000000543 intermediate Substances 0.000 description 25
- 239000000428 dust Substances 0.000 description 15
- 238000012360 testing method Methods 0.000 description 15
- 239000002253 acid Substances 0.000 description 12
- 230000003628 erosive effect Effects 0.000 description 12
- 239000002245 particle Substances 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005259 measurement Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000012670 alkaline solution Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 102100040006 Annexin A1 Human genes 0.000 description 1
- 208000019901 Anxiety disease Diseases 0.000 description 1
- 101000959738 Homo sapiens Annexin A1 Proteins 0.000 description 1
- 101000929342 Lytechinus pictus Actin, cytoskeletal 1 Proteins 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 230000036506 anxiety Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010410 dusting Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Weting (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、２枚のウエーハを接合
してなるＳＯＩ基板の製造方法に関する。The present invention relates to a method for manufacturing a SOI substrate made by bonding two wafers.
【０００２】[0002]
【発明の背景技術】ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉ
ｎｓｕｌａｔｏｒ）とは、絶縁物支持体上にＳｉの単結
晶層を形成させた半導体素子形成用の基板を指し、古く
はサファイア支持体上にＳｉ単結晶層をエピタキシャル
成長させたＳＯＳ（ＳｉｌｉｃｏｎＯｎ Ｓａｐｐｈｉ
ｒｅ）なる素子形成用基板が知られている。このＳＯＳ
基板は、完全なる絶縁物支持体上に半導体素子を形成さ
せる型の基板としては理想的な構造のものである。BACKGROUND OF THE INVENTION SOI (Silicon On I)
The term "insulator" refers to a substrate for forming a semiconductor element in which a Si single crystal layer is formed on an insulator support, and is an SOS (Silicon On Sapphire) in which a Si single crystal layer is epitaxially grown on a sapphire support.
A device forming substrate known as re) is known. This SOS
The substrate has an ideal structure as a substrate of a type in which a semiconductor element is formed on a complete insulator support.
【０００３】この方式のものは、Ｓｉの結晶構造とは若
干異なる結晶構造を有する支持体上にＳｉ単結晶層を成
長させるため、Ｓｉ単結晶層の質は必ずしも良好ではな
い。しかも、エピタキシャル成長法を採用するため生産
効率が悪いこと、高価なサファイアを使用するためコス
ト高になること等の理由により、その実用化は成功して
いない。In this type, the quality of the Si single crystal layer is not necessarily good because the Si single crystal layer is grown on the support having a crystal structure slightly different from that of Si. Moreover, due to the fact that the epitaxial growth method is adopted, the production efficiency is poor, and the cost is high due to the use of expensive sapphire, so that its practical use has not been successful.
【０００４】しかし、近年は素子集積度の急速な高密度
化や高耐圧化が進み、それに伴うラッチアップ防止対策
の必要性も高まっており、これらに対応する手段及びそ
の他の素子諸特性を水準以上にする手段として、ＳＯＩ
構造を有する素子形成用基板が見直されようとしてい
る。However, in recent years, the integration density of elements has been rapidly increased and the breakdown voltage has been increased, and the necessity for a latch-up prevention measure has been increased accordingly. As a means to do the above, SOI
A device-forming substrate having a structure is about to be reviewed.
【０００５】そこで、前記ＳＯＳ型基板の欠点を改良し
た方式として、２枚のウエ−ハの間にＳｉ酸化膜（以下
「酸化膜」という。）や耐熱性の絶縁体ガラス膜を介在
させて接合したもの（以下「ＳＯＩ基板」という。）が
ある。ただしその開発の歴史は比較的古く、特公昭３９
−１７８６９、特公昭４１−１１４２２、特開昭４８−
４０３７２、特公昭４９−４５１９５等が例示される。Therefore, as a method for improving the defects of the SOS type substrate, a Si oxide film (hereinafter referred to as "oxide film") or a heat-resistant insulating glass film is interposed between two wafers. There is a bonded product (hereinafter referred to as "SOI substrate"). However, the history of its development is relatively old, and
-17869, Japanese Patent Publication No. 41-11422, Japanese Patent Laid-Open No. 48-
40372, Japanese Patent Publication No. 49-45195 and the like.
【０００６】この種のＳＯＩ基板が注目されている理由
は、第１に、量産と結晶品質の優れたＣＺ引上法単結晶
によるウエ−ハを素材とすることで、素子形成を行うＳ
ｉ単結晶層の品質及びその半導体的特性の管理が容易と
なるからであり、第２は、素子の高密度化進展に伴い、
ウエ−ハ表面の平坦化や清浄化技術の進歩が著しく、結
果としてウエ−ハ接合力を主とする品質の大幅な改善が
可能となってきたからである。The reason why this type of SOI substrate is drawing attention is that, firstly, a device for forming an element is formed by using a wafer made of a CZ pulling single crystal which is excellent in mass production and crystal quality.
This is because it is easy to control the quality of the i single crystal layer and its semiconductor characteristics, and secondly, as the density of the device increases,
This is because the progress of flattening and cleaning techniques on the wafer surface has been remarkable, and as a result, it has become possible to greatly improve the quality mainly of the wafer bonding force.
【０００７】このＳＯＩ基板は、２枚のウエーハのうち
の一方を素子形成層の支持を目的とするベースウエー
ハ、他方を素子形成層となることを目的とするボンドウ
エーハとし、その一方又は双方のウエ−ハの鏡面側に、
酸化膜又は例えばＰＳＧやＢＳＧのようなガラス質の絶
縁体層を形成せしめて後、その鏡面部どうしを重ね合わ
せて数百℃以上の温度で熱処理し、強固に接着したウエ
ーハ接合体を得た後、ボンドウエーハ側の接合部と対向
する背面を研削及び研磨してＳｉ単結晶の薄膜層を形成
することにより製造される。In this SOI substrate, one of two wafers is used as a base wafer for the purpose of supporting an element forming layer, and the other is a bond wafer for the purpose of forming an element forming layer. On the mirror side of the wafer,
After forming an oxide film or a vitreous insulator layer such as PSG or BSG, the mirror surfaces thereof are overlapped and heat-treated at a temperature of several hundreds of degrees Celsius or more to obtain a strongly bonded wafer bonded body. After that, the back surface facing the bonding portion on the bond wafer side is ground and polished to form a thin film layer of Si single crystal.
【０００８】しかし、このＳＯＩ基板は、その外周部に
接合不良部分（以下「ボイド」という。）が発生しやす
い。その対策として、ＳＯＩ基板の外周部を機械的面取
り加工で除去する方法はかえって周辺に加工傷を付ける
おそれがある。そこで、別の解決策として、ＳＯＩ基板
のＳｉ単結晶薄膜層の素子形成面とする部分のみをマス
キングし、Ｓｉ薄膜層の外周部の一定幅を強酸エッチン
グ液処理により除去する方法がある。その際、ベースウ
エーハ側表面の酸化膜もエッチングされるので、結果と
して得られるＳＯＩ基板は、ベースウエーハの全表面又
は一部表面にＳｉ単結晶が露出する形状のものになる。However, this SOI substrate is apt to have defective joints (hereinafter referred to as "voids") at its outer peripheral portion. As a countermeasure, the method of removing the outer peripheral portion of the SOI substrate by mechanical chamfering may rather cause a processing flaw on the periphery. Therefore, as another solution, there is a method of masking only the part of the Si single crystal thin film layer of the SOI substrate which is to be the element formation surface, and removing a constant width of the outer peripheral part of the Si thin film layer by a strong acid etching solution treatment. At this time, since the oxide film on the surface of the base wafer is also etched, the resulting SOI substrate has a shape in which the Si single crystal is exposed on the whole surface or a part of the surface of the base wafer.
【０００９】[0009]
【発明が解決しようとする課題】以来、ＳＯＩ基板は半
導体素子製品の分野でその用途を拡大しつつあるが、こ
の型の基板の問題点は、ウエーハどうしの接着が必ずし
も均一ではないことである。これにより、往々これより
製造する半導体素子の製造時の歩留やその性能と信頼性
に不安を生じること、２枚のウエーハを接着した後にさ
らに複雑多数の加工工程を必要とすることから高価なも
のになること等である。Since then, the SOI substrate has been expanding its application in the field of semiconductor device products. The problem with this type of substrate is that the bonding between the wafers is not always uniform. . This often causes anxiety about the yield and the performance and reliability of the manufactured semiconductor device, and it requires more complicated and numerous processing steps after the two wafers are bonded, which is expensive. It becomes something.
【００１０】また、素子形成用基板に関しては、これよ
り半導体素子を製造する際、その製造歩留と品質に対し
多大な影響を及ぼすパーティクル（微細粉塵）発生の無
いことが条件となっている。すなわち、集積度１Ｍ（メ
ガ）以上の素子製造において、有害とされるパーティク
ルの大きさは０．１〜０．０１μｍの超微細レベルまで
拡大されており、素子形成加工時においては、その形成
面上に１個でも存在すれば問題とされるまでになってい
る。このためには、高度に設計管理されたクリーンルー
ムを必要とするが、他方では素子形成用基板そのものが
素子製造過程で発塵源とならないよう改良されなければ
ならない。Further, regarding the element forming substrate, when manufacturing a semiconductor element from this, it is a condition that no particles (fine dust) are generated, which greatly affects the manufacturing yield and quality. That is, in the production of devices with a degree of integration of 1 M (mega) or more, the size of harmful particles has been expanded to the ultrafine level of 0.1 to 0.01 μm. If there is even one above, it will be a problem. For this purpose, a highly designed and controlled clean room is required, but on the other hand, the device forming substrate itself must be improved so as not to become a dust source in the device manufacturing process.
【００１１】また、ＳＯＩ基板の最近の動向として、特
に素子機能の高速化を図るために、ボンドウエーハ側の
単結晶層厚さは数１０μｍから０．１μｍに至る、極め
て薄い層にすることが要求されており、このような薄膜
に研磨してもなおかつ接合部が安定し、しかも素子製造
時における損傷やパーティクル発生は少ないものでなけ
ればならない。Further, as a recent trend of the SOI substrate, in order to speed up the device function especially, the single crystal layer thickness on the bond wafer side should be an extremely thin layer ranging from several tens of μm to 0.1 μm. It is required that the thin film should be polished into such a thin film, the joint should be stable, and damage and particles should not be generated during the production of the device.
【００１２】[0012]
【発明の目的】従って本発明は、上記課題の解決手段と
して、ＳＯＩ基板におけるボイドが多いボンドウエーハ
外周部を効率的に除去すると同時に、それ自体の発塵量
が少なく、しかもそれを使用して素子を製造する工程に
おいて損傷や汚染の影響を受けることの少ない、実質的
にＳＯＳ基板と同じ構成を有するＳＯＩ基板の効率的な
製造方法を提供することを目的とする。SUMMARY OF THE INVENTION Therefore, as a means for solving the above-mentioned problems, the present invention efficiently removes the outer peripheral portion of a bond wafer having many voids in an SOI substrate and, at the same time, produces a small amount of dust itself and uses it. An object of the present invention is to provide an efficient manufacturing method of an SOI substrate having substantially the same configuration as that of the SOS substrate, which is hardly affected by damage or contamination in the process of manufacturing the device.
【００１３】[0013]
【課題を解決するための手段】本発明は、２枚のウエー
ハのうちの一方を素子形成層の支持を目的とするベース
ウエーハ、他方は素子形成層となることを目的とするボ
ンドウエーハとし、ベースウエーハのみ又はベ−スウエ
−ハ及びボンドウエ−ハ双方の全表面に酸化膜を形成さ
せた後、該ベースウエーハの鏡面側とボンドウエーハの
鏡面側どうしを重ね合わせて加熱することにより接着せ
しめ、次にボンドウエーハの背面を研削及び研磨するこ
とにより薄膜化して得られるＳＯＩ構造を有する接合ウ
エーハ複数枚と、この接合ウエーハとほぼ同一形状の複
数枚のスペーサとを、その主平面を対峙させながら交互
に積層し、その両側より加圧固定した後、その周辺部の
みをエッチング液中に浸漬しエッチングするにあたり、
前記エッチング液は強アルカリを主剤とし、かつ前記ス
ペーサは耐アルカリ性の材料を使用し、該スペーサの形
状は、ボンドウエーハの周辺の一定幅が露出するよう、
該ウエーハより幾分小さい形状の密着面を有するものを
使用することにより、上記課題を解決したものである。According to the present invention, one of two wafers is a base wafer for supporting an element forming layer, and the other is a bond wafer for forming an element forming layer. After forming an oxide film on the entire surface of both the base wafer alone or the base wafer and the bond wafer, the mirror surface side of the base wafer and the mirror surface side of the bond wafer are superposed and heated to bond them, Next, a plurality of bonded wafers having an SOI structure obtained by thinning the back surface of the bond wafer by grinding and polishing, and a plurality of spacers having substantially the same shape as the bonded wafers are arranged with their main planes facing each other. After alternately stacking and pressing and fixing from both sides, when only the peripheral part is immersed in the etching solution for etching,
The etching solution is mainly composed of strong alkali, and the spacer is made of an alkali-resistant material, and the shape of the spacer is such that a constant width around the bond wafer is exposed.
The above problem is solved by using a wafer having a contact surface having a shape slightly smaller than that of the wafer.
【００１４】すなわち、本発明は、少なくともベースウ
エーハの全表面に酸化膜を形成させることを第１の要件
とする。その理由として、ボンドウエーハ露出部の全表
面を酸化膜で覆ったＳＯＩ基板は、以後の加工工程にお
ける発塵量を大幅に減少させるものであることが確認さ
れたからである。That is, the first requirement of the present invention is to form an oxide film on at least the entire surface of the base wafer. The reason is that it was confirmed that the SOI substrate in which the entire surface of the exposed portion of the bond wafer is covered with the oxide film significantly reduces the amount of dust generated in the subsequent processing steps.
【００１５】従って、本発明の第２の要件は、ベースウ
エーハに形成された酸化膜を、最終のＳＯＩ基板製品が
完成されるまで残存させることである。従来、ＳＯＩ基
板に対する認識として、支持用基板表面には酸化膜は不
要であり、むしろ酸化膜は素子加工時の発塵原因になる
ものとさえ見なされていた。従って、エッチングや洗浄
工程では、酸化膜除去が容易な強酸を主剤とするエッチ
ング液を使用し、その薬液構成や濃度範囲もＳｉ単結晶
よりその酸化膜に強く作用し、これを溶解除去する条件
に設定し処理する場合が多かった。Therefore, the second requirement of the present invention is to leave the oxide film formed on the base wafer until the final SOI substrate product is completed. Conventionally, as a recognition of the SOI substrate, an oxide film is not required on the surface of the supporting substrate, and rather, the oxide film is considered to cause dust generation during device processing. Therefore, in the etching and cleaning steps, an etching solution containing a strong acid as a main component, which is easy to remove an oxide film, is used, and the chemical composition and concentration range of the etching solution act more strongly on the oxide film than Si single crystal, and conditions for dissolving and removing it It was often set and processed.
【００１６】これに対し、本発明に基づく強アルカリエ
ッチング液は、酸化膜よりＳｉ単結晶側に強く作用して
これを溶解する。なお、処理時の温度は５０℃位の中温
処理の方が効率的である。この条件に適応する装置用材
料を検討した結果、フッ素樹脂が適切な材料であること
が確認された。On the other hand, the strong alkaline etching solution according to the present invention acts more strongly on the Si single crystal side than the oxide film and dissolves it. It should be noted that the temperature during the treatment is more efficient when the medium temperature treatment of about 50 ° C. is performed. As a result of investigating the material for the apparatus which is adapted to this condition, it was confirmed that the fluororesin is an appropriate material.
【００１７】本発明の第３の要件は、２枚のウエーハ接
合体の外周部に多発するボイドを、そのボンドウエーハ
外周部とともに、前記酸化膜を損傷させることなく効率
的に除去し、ＳＯＩ基板の製造歩留を向上させることで
ある。The third requirement of the present invention is to efficiently remove the voids frequently occurring in the outer peripheral portions of the two wafer bonded bodies together with the outer peripheral portions of the bond wafers without damaging the oxide film. Is to improve the manufacturing yield.
【００１８】次に、上記発明の要件を満たすための具体
的手段を説明する。先ず、ウエーハに酸化膜を形成させ
る方法は、通常行われる湿式若しくは乾式の熱酸化法、
又はＣＶＤ法によるもののいずれであってもよい。すな
わち、湿式熱酸化法の場合、水蒸気を含む酸素の気流下
１０００℃前後の温度で、一方のベースウエーハのみを
熱処理し、その全表面に０．１〜１０μｍの酸化膜を形
成させ、これと無処理のままのボンドウエーハの鏡面部
どうしを重ね合わせて熱処理することにより、所定の接
着力を有するウエーハ接合体が得られる。Next, specific means for satisfying the requirements of the invention will be described. First, a method for forming an oxide film on a wafer is a wet or dry thermal oxidation method which is usually performed,
Alternatively, it may be formed by the CVD method. That is, in the case of the wet thermal oxidation method, only one of the base wafers is heat-treated at a temperature of about 1000 ° C. under a stream of oxygen containing water vapor to form an oxide film of 0.1 to 10 μm on the entire surface thereof. By bonding the mirror surface portions of the untreated bond wafers together and heat-treating them, a wafer bonded body having a predetermined adhesive force can be obtained.
【００１９】なお、ベース及びボンド用ウエーハの双方
に酸化膜を形成させた場合も、上記ベース側のみの時と
ほぼ同様の接着力を有するウエーハ接合体が得られる。
この場合、接着熱処理工程の前後いずれかにおいてボン
ドウエーハの外周側面にある酸化膜を除去すれば本発明
のアルカリエッチングの目的は完璧に達成されるが、前
記側面の酸化膜が残されたままでも、以後の研削及び研
磨によりボンドウエーハは薄膜化されるので、その相乗
効果によってアルカリエッチングの所定目的は達成され
る。Even when an oxide film is formed on both the base and the bonding wafer, a bonded wafer having substantially the same adhesive strength as that on the base side alone can be obtained.
In this case, if the oxide film on the outer peripheral side surface of the bond wafer is removed either before or after the bonding heat treatment step, the purpose of the alkaline etching of the present invention is perfectly achieved, but even if the oxide film on the side surface is left unremoved. Since the bond wafer is thinned by the subsequent grinding and polishing, the predetermined purpose of alkali etching is achieved by the synergistic effect.
【００２０】次に、ベースウエーハのみ、又はベ−スウ
エ−ハ及びボンドウエ−ハ双方の全表面に酸化膜を付し
た２枚のウエーハは、その鏡面部どうしをウエーハ形状
に合せて精確に重ね合せ、その状態で不活性ガス（窒
素、Ａガス等）雰囲気中において１０００℃前後の温度
で１〜２時間の熱処理を行うことにより強固に接着す
る。この場合、酸素を含む空気中での熱処理も可能であ
るが、当初ボンドウエーハ側に酸化膜形成が無い条件で
は、その表面上に新たな酸化膜を形成する。しかしこの
場合も、先に述べたと同じ理由により、アルカリエッチ
ングに対する障害は回避できる。Next, the base wafer alone, or two wafers having an oxide film on the entire surface of both the base wafer and the bond wafer, are precisely overlapped with each other so that their mirror-finished portions are matched to the wafer shape. Then, in that state, heat treatment is performed in an inert gas (nitrogen, A gas, etc.) atmosphere at a temperature of about 1000 ° C. for 1 to 2 hours to firmly bond them. In this case, heat treatment in air containing oxygen is also possible, but under the condition that no oxide film is initially formed on the bond wafer side, a new oxide film is formed on the surface of the bond wafer. However, also in this case, the obstacle to the alkali etching can be avoided for the same reason as described above.
【００２１】次に、この接合体のボンドウエーハ側背面
を研削及び研磨により薄膜化し、Ｓｉ単結晶の薄膜層を
形成させる。すなわち、接合前の鏡面ウエーハ厚さは、
その直径１２５〜１５０ｍｍのもので５００〜８００μ
ｍ位あり、従ってその厚さが１５μｍ位になるまではサ
ーフェイスグラインダーで研削除去し、その後所望の膜
圧０．１〜１０μｍになる迄は、通常の研磨法によりそ
の表面を鏡面状に仕上げる。Next, the back surface of the bonded body on the bond wafer side is thinned by grinding and polishing to form a thin film layer of Si single crystal. That is, the thickness of the specular wafer before bonding is
500-800μ with a diameter of 125-150 mm
Therefore, it is ground and removed by a surface grinder until its thickness reaches about 15 μm, and then its surface is mirror-finished by a usual polishing method until the desired film pressure reaches 0.1 to 10 μm.
【００２２】この鏡面化したウエーハ接合体は、この段
階で本発明のＳＯＩ基板の形式をなすものであるが（以
下これを「ＳＯＩ基板中間体」という。）、ＳＯＩ基板
製品としては、ボイドや接着力の不均一部分があっては
ならないため、各基板についてこれらの検査を行う。This mirror-polished wafer bonded body forms the form of the SOI substrate of the present invention at this stage (hereinafter referred to as "SOI substrate intermediate"), but as an SOI substrate product, voids and These inspections are performed on each substrate, as there should be no non-uniform adhesion.
【００２３】その検査は、Ｘ線透過法又は超音波探傷計
を用いた方法により行われ、ここで僅かでもボイド等が
存在すれば不合格品として製品から除外される。ところ
で、このボイド発生の頻度が高いのは接合体のボンドウ
エーハの外周部であるから、その部分をある幅で除去し
たものをＳＯＩ基板の規格製品とすれば、その製品とし
ての歩留りを改善することができる。The inspection is carried out by a method using an X-ray transmission method or an ultrasonic flaw detector, and if there is a slight void or the like, it is rejected from the product as a rejected product. By the way, since the frequency of occurrence of voids is high in the outer peripheral portion of the bond wafer of the bonded body, if a product obtained by removing that portion with a certain width is used as a standard product of the SOI substrate, the yield as the product is improved. be able to.
【００２４】次に、ＳＯＩ基板のベースウエーハ表面の
酸化膜には何の損傷も与えずに、ボンドウエーハ外周部
のボイド不良部分のみを除去する手段としての、強アル
カリエッチング液によるエッチング方法を説明する。図
１は、エッチング液としてＮａＯＨ水溶液を使用する場
合の、Ｓｉ単結晶と同酸化膜とのエッチング速度比（Ｓ
ｉ／ＳｉＯ2 ）の測定結果を示している。Next, an etching method using a strong alkaline etching solution will be described as a means for removing only the void defective portion on the outer periphery of the bond wafer without damaging the oxide film on the surface of the base wafer of the SOI substrate. To do. FIG. 1 shows the etching rate ratio (S) of the Si single crystal and the oxide film when using an NaOH aqueous solution as the etching solution.
i / SiO 2 ) measurement results are shown.
【００２５】同図で、例えばＳｉ／ＳｉＯ2 ＝３００
は、ＳｉＯ2 を１μｍエッチングする時、Ｓｉは３００
μｍエッチングされることを意味するので、原理的には
この数字が高いほどＳｉ単結晶は効率よくエッチング除
去され、酸化膜は不溶のまま残されるという本発明の目
的を達成する有利な条件となる。しかし、この速度比が
開き過ぎると作業上の安定性が悪くなるので、その値は
３００〜７００の範囲が好ましく、この範囲に対応する
４０〜６０℃位の温度範囲が好適といえる。In the figure, for example, Si / SiO 2 = 300
When to 1μm etching the SiO 2, Si 300
In principle, the higher the number, the more efficiently the Si single crystal is etched away, and the oxide film remains insoluble, which is an advantageous condition for achieving the object of the present invention. . However, if the speed ratio is too wide, the stability in the work is deteriorated. Therefore, the value is preferably in the range of 300 to 700, and the temperature range of 40 to 60 ° C. corresponding to this range is suitable.
【００２６】また、図１において、ＮａＯＨの溶解度に
基づく溶液安定性や実用性を考慮すると、ＮａＯＨ濃度
の上限はおよそ５０重量％以下となる。また、エッチン
グ時におけるエッチング液の濃度的安定性を考慮する
と、ＮａＯＨ濃度は２０重量％以上あることが望まし
い。ただし、エッチングは、目的とするエッチング量に
対する薬液濃度や処理温度と処理時間のバランスで選定
されるから、その最適条件は必ずしも特定できない。Further, in FIG. 1, considering the solution stability based on the solubility of NaOH and the practicality, the upper limit of the NaOH concentration is about 50% by weight or less. Further, considering the concentration stability of the etching solution during etching, the NaOH concentration is preferably 20% by weight or more. However, since the etching is selected based on the balance between the chemical concentration and the processing temperature and the processing time with respect to the target etching amount, the optimum conditions cannot always be specified.
【００２７】次に、上記エッチング条件のもとに、ボン
ドウエーハの外周部をエッチングする方法について説明
する。図２は、本発明のアルカリエッチングで使用する
スペーサ及びスタック治具の一例を示す側断面図であ
る。スタック治具３０内には、ＳＯＩ基板中間体１０と
スペーサ２０とが互い違いにセットされ、ボルト３１に
よって圧接されている。スタック治具３０は、ＳＯＩ基
板中間体１０とスペーサ２０との積層体（スタック）を
固定するための治具であり、その材質はスペーサ２０と
同じフッ素樹脂かステンレス材で構成される。Next, a method for etching the outer peripheral portion of the bond wafer under the above etching conditions will be described. FIG. 2 is a side sectional view showing an example of a spacer and a stack jig used in the alkali etching of the present invention. In the stack jig 30, the SOI substrate intermediate body 10 and the spacer 20 are alternately set, and are pressed into contact with each other by a bolt 31. The stack jig 30 is a jig for fixing a stacked body (stack) of the SOI substrate intermediate body 10 and the spacer 20, and the material thereof is the same fluororesin or stainless steel material as the spacer 20.
【００２８】図３は、互いに密着した状態のＳＯＩ基板
中間体１０及びスペーサ２０の一部を拡大して示す側断
面図である。ＳＯＩ基板中間体１０は、酸化膜１１に覆
われたベースウエーハ１２の一面にボンドウエーハ１３
が接着されてなる。一方、スペーサ２０は、台地状平坦
部２１を有し、この台地状平坦部２１がボンドウエーハ
１３の中央部に圧接している。この場合、ボンドウエー
ハ１３の外周部１３ａは露出しており、この部分がエッ
チング除去される。FIG. 3 is a side sectional view showing, on an enlarged scale, a part of the SOI substrate intermediate 10 and the spacer 20 which are in close contact with each other. The SOI substrate intermediate 10 includes a bond wafer 13 on one surface of a base wafer 12 covered with an oxide film 11.
Are glued together. On the other hand, the spacer 20 has a plateau flat portion 21, and the plateau flat portion 21 is in pressure contact with the central portion of the bond wafer 13. In this case, the outer peripheral portion 13a of the bond wafer 13 is exposed, and this portion is removed by etching.
【００２９】上記のようにスペーサ２０にセットした状
態でＳＯＩ基板中間体１０を強アルカリエッチング液に
浸漬することにより、ＳＯＩ基板中間体の周辺エッチン
グを行う。By peripherally etching the SOI substrate intermediate by immersing the SOI substrate intermediate 10 in the state in which the spacer 20 is set as described above, the SOI substrate intermediate is immersed in a strong alkaline etching solution.
【００３０】ところで、上記のような効果がありなが
ら、強アルカリエッチング法が一般的に採用されないの
は、強アルカリに対し安定した材料が乏しいことや、エ
ッチング速度が酸の場合に比べて緩慢であることや、安
全上の配慮があったためと思われる。By the way, the reason why the strong alkali etching method is not generally adopted in spite of the above effects is that there are few materials stable to strong alkali, and the etching rate is slower than that in the case of acid. It seems that there are some things and safety considerations.
【００３１】発明者等は、この点についても検討した結
果、強アルカリ液によるエッチング速度の緩慢は本発明
におけるむしろ有利な条件であること、各種の耐蝕性樹
脂材料の中でフッ素樹脂が最も適切な材料であること、
安全性についても従来のフッ硝酸の場合と実質的な差異
は無いこと、等を確認した。As a result of studying this point, the present inventors have found that slow etching rate with a strong alkaline solution is a rather advantageous condition in the present invention. Among various corrosion-resistant resin materials, fluororesin is the most suitable. Be made of
With regard to safety, it was confirmed that there is no substantial difference from the case of conventional hydrofluoric acid.
【００３２】[0032]
【作用】従来法によるＳＯＩ基板は、通常ボンドウエー
ハの表面若しくはボンドウエ−ハ及びベースウエーハ双
方の表面に酸化膜を形成させて両ウエーハを接合した
後、ボンドウエーハ側背面を所定厚さになるまで研削及
び研磨することによりＳＯＩ基板の中間体を得、次にＳ
ｉ単結晶薄膜層の素子形成面とする部分をマスキング
し、ボイドを多発する前記Ｓｉ薄膜層の外周部の一定幅
を酸エッチングで除去して製造される。結果として得ら
れるＳＯＩ基板は、ベースウエーハの全表面又は一部表
面においてＳｉ単結晶が露出する形状のものであった。In the conventional SOI substrate, an oxide film is usually formed on the surface of the bond wafer or both surfaces of the bond wafer and the base wafer to bond both wafers, and then the back surface on the bond wafer side is formed to a predetermined thickness. An intermediate of the SOI substrate is obtained by grinding and polishing, and then S
It is manufactured by masking a portion of the i single crystal thin film layer serving as an element formation surface, and removing a constant width of the outer peripheral portion of the Si thin film layer that frequently generates voids by acid etching. The resulting SOI substrate had a shape in which the Si single crystal was exposed on all or part of the surface of the base wafer.
【００３３】これに対し本発明は、ベースウエーハの表
面、若しくはベースウエーハ及びボンドウエーハ双方の
表面に酸化膜を形成させて接合すること、及び前記ＳＯ
Ｉ基板中間体のＳｉ単結晶薄膜層の外周部を除去する手
段として、このＳＯＩ基板中間体とスペーサを交互に積
層して圧着固定し、その中間体のＳｉ薄膜周辺部のみを
強アルカリ液でエッチング除去することにより、ＳＯＳ
基板と類似構造を有するＳＯＩ基板の製造を可能にする
ものである。On the other hand, according to the present invention, an oxide film is formed on the surface of the base wafer or both surfaces of the base wafer and the bond wafer, and the bonding is performed.
As a means for removing the outer peripheral portion of the Si single crystal thin film layer of the I substrate intermediate body, this SOI substrate intermediate body and spacers are alternately laminated and pressure-bonded, and only the peripheral portion of the Si thin film of the intermediate body is treated with a strong alkaline solution. By removing by etching, SOS
It enables manufacture of an SOI substrate having a structure similar to that of the substrate.
【００３４】本発明方法によるＳＯＩ基板は、素子形成
加工時の発塵が従来品と比較し著しく改善されている。
すなわち、このＳＯＩ基板に関して想定されるいくつか
の加工工程でパーティクル発生原因を追跡した結果、そ
の発生源は、同基板を構成するベースウエーハのＳｉ単
結晶の露出部分、若しくはＳｉ単結晶と除去不完全のま
ま残された酸化膜とＳｉ単結晶の境界部分にあることが
判明したからである。The SOI substrate produced by the method of the present invention has remarkably improved dust generation during element formation processing as compared with the conventional product.
That is, as a result of tracing the cause of particle generation in several processing steps assumed for this SOI substrate, the generation source is the exposed portion of the Si single crystal of the base wafer constituting the substrate, or the Si single crystal and the removal non-removal. This is because it was found to be at the boundary between the oxide film left as it was and the Si single crystal.
【００３５】その理由として、Ｓｉ単結晶は硬脆性物質
の代表格であり、ちょっとした機械的衝撃によっても傷
を受け、割れや欠けによる発塵を起こしやすいことや、
エッチング除去が不完全なまま残された酸化膜とＳｉ単
結晶の境界部分はそれ自身が発塵しやすい不安定な状態
にあるためと推定される。The reason for this is that Si single crystal is a typical hard brittle material, and it is easily damaged by a small mechanical shock, and dust is easily generated due to cracking or chipping.
It is presumed that the boundary between the oxide film and the Si single crystal, which was left incompletely removed by etching, is in an unstable state in which dust is easily generated by itself.
【００３６】これに対し、本発明において発塵が抑えら
れるのは、ベースウエーハの露出部全表面にほぼ均質な
状態で被覆された酸化膜が、Ｓｉ単結晶と比較してそれ
自身強靱な硬さと機械的強度を有する保護膜的な作用を
有し、機械的損傷を受けにくいためと推定される。On the other hand, in the present invention, the generation of dust is suppressed by the fact that the oxide film coated on the entire exposed surface of the base wafer in a substantially uniform state is harder by itself than the Si single crystal. It is presumed that it has a protective film-like action with mechanical strength and is less susceptible to mechanical damage.
【００３７】次に、ボイドがウエーハ接合体の外周部で
最も発生しやすい理由は、２枚のウエーハを重ね合せ、
熱処理して接着させるに際し、ウエーハの熱的応力によ
る変形の影響がその外周部に最も強く現れてボイド形成
がなされるか、又はこのウエーハ接合体のボンドウエー
ハ側を研削や研磨する際に、その機械的剪断力が外周部
に強く作用し、その部分の接合力を弱めるためであろう
と推定される。Next, the reason why voids are most likely to occur at the outer peripheral portion of the wafer bonded body is to stack two wafers
During heat treatment and bonding, the effect of deformation due to the thermal stress of the wafer appears most strongly on its outer peripheral portion to form voids, or when grinding or polishing the bond wafer side of this wafer bonded body, It is presumed that the mechanical shearing force strongly acts on the outer peripheral portion and weakens the joining force at that portion.
【００３８】従って、本発明は、その不良部分を事前に
除去することにより、素子形成加工時における基板周辺
部の発塵を抑制し、素子の品質歩留りを向上させること
ができる。Therefore, according to the present invention, by removing the defective portion in advance, it is possible to suppress dust generation in the peripheral portion of the substrate during the element forming process and improve the quality yield of the element.
【００３９】[0039]
【実施例】以下、本発明の実施例について詳細に説明す
る。EXAMPLES Examples of the present invention will be described in detail below.
【００４０】（実施例１）本発明の実施に適するスペ−
サ材料の試験を行った。 （１）試験方法 本発明の実施例の強アルカリ液によるエッチングに際
し、適切なスペーサ用材料を選定するための試験を行っ
た。試験は、厚さ０．６２ｍｍで直径１２５ｍｍの通常
のウエーハ５枚と、厚さ２．０ｍｍで直径１２０ｍｍの
各種の樹脂シート５枚を交互に重ね合せて積層し、図２
に示すようなステンレス製のスタック治具で固定し、こ
の状態でエッチング液に浸漬してエッチングを行った。
エッチングは、ウエーハ表面より３０μｍの深さに達す
るまで行った。Example 1 A space suitable for carrying out the present invention.
The sa material was tested. (1) Test Method A test for selecting an appropriate spacer material was carried out during the etching with the strong alkaline solution of the example of the present invention. In the test, five ordinary wafers each having a thickness of 0.62 mm and a diameter of 125 mm and five various resin sheets each having a thickness of 2.0 mm and a diameter of 120 mm were alternately stacked and laminated,
It was fixed with a stack jig made of stainless steel as shown in, and in this state, it was immersed in an etching solution for etching.
Etching was performed until the depth of 30 μm was reached from the wafer surface.
【００４１】細部の試験条件は次の通りである。 イ）試験に使用したウエーハ：結晶方位＝〈１００〉 導電型＝ｐ型、抵抗率＝１〜２Ωｃｍ ロ）試験対象とした合成樹脂材：アクリル樹脂、塩化ビ
ニル樹脂、ポリプロピレン樹脂、フッ素樹脂 ハ）エッチング処理の条件：ＮａＯＨの４５重量％水溶
液／４５±２℃Detailed test conditions are as follows. A) Wafer used for the test: crystal orientation = <100> conductivity type = p type, resistivity = 1 to 2 Ωcm b) Synthetic resin material to be tested: acrylic resin, vinyl chloride resin, polypropylene resin, fluororesin c) Etching condition: 45% by weight aqueous solution of NaOH / 45 ± 2 ° C
【００４２】（２）試験結果 上記条件のエッチング処理が終了した後、ウエーハを取
り出して洗浄乾燥し、同ウエーハのスペーサが接触して
いた鏡面側につき、エッチング液による浸食状態を観察
した。図４はその観察結果を示す。同図の横方向欄は試
験対象とした合成樹脂材の名称、縦方向欄の１〜５はウ
エーハの積層順位を示す。また、各ウエ−ハ観察図の左
下の数字は浸食率（％）を示す。この「浸食率」は、
「スペーサ円周長さ」に対する「浸食部長さ」の割合と
して定義され、以下の式で表される。 浸食率（％）＝浸食部長さ（ｍｍ）／スペーサ円周長さ
（ｍｍ）×１００ ここで「浸食部長さ」は、ウエーハ鏡面のスペーサが接
触していた部分のうち、外周部側より径の内方向で３ｍ
ｍ幅の位置において浸食されている部分の外周に沿った
長さとして測定した。(2) Test Results After the etching treatment under the above conditions was completed, the wafer was taken out, washed and dried, and the state of erosion by the etching solution was observed on the mirror surface side of the same wafer which was in contact with the spacer. FIG. 4 shows the observation result. In the figure, the horizontal columns indicate the names of the synthetic resin materials tested, and the vertical columns 1 to 5 indicate the wafer stacking order. The numbers on the lower left of each wafer observation diagram show the erosion rate (%). This "erosion rate" is
It is defined as the ratio of the "erosion length" to the "spacer circumference length" and is expressed by the following formula. Erosion rate (%) = Erosion part length (mm) / Spacer circumference length (mm) x 100 Here, "erosion part length" is the diameter from the outer peripheral side of the part where the spacer on the mirror surface of the wafer was in contact. 3m inward
It was measured as the length along the outer circumference of the eroded portion at the position of m width.
【００４３】表１は、試験した樹脂の代表的な物性値の
範囲、及び図４における浸食状態のバラツキが大きい両
端の１、５番を除く２〜４番ウエーハ３枚の浸食率の平
均値を示している。Table 1 shows a range of typical physical properties of the tested resin, and an average value of erosion rates of three wafers 2 to 4 except for Nos. 1 and 5 at both ends where the erosion state greatly varies in FIG. Is shown.
【表１】 [Table 1]
【００４４】結果として、浸食率はフッ素樹脂スペーサ
の場合が他の樹脂材料に比べて際立って低くなってい
る。なお、この試験条件において、各樹脂のスペーサは
いずれも外観上の特別な変化はみられなかった。従っ
て、この浸食率の差は、スペーサと鏡面ウエーハの外周
接触部におけるスペーサのミクロ変形によるものか、樹
脂の物性値に由来するものかは明らかではない。なお、
本試験で使用したフッ素樹脂は、デュポン社製の４フッ
化エチッレン樹脂（ＰＴＦＥ、登録商標名「テフロ
ン」）である。As a result, the erosion rate is significantly lower in the case of the fluororesin spacer than in other resin materials. Under the test conditions, no particular change in appearance was observed in each resin spacer. Therefore, it is not clear whether the difference in the erosion rate is due to the micro-deformation of the spacer at the outer peripheral contact portion between the spacer and the mirror-like wafer or the physical property value of the resin. In addition,
The fluororesin used in this test is a tetrafluoroethylene resin (PTFE, registered trademark "Teflon") manufactured by DuPont.
【００４５】（実施例２）従来より採用されている酸エ
ッチング法を比較例とし、本発明の実施例のアルカリエ
ッチング法の条件を選定した。(Embodiment 2) The conventionally used acid etching method was used as a comparative example, and the conditions of the alkali etching method of the embodiment of the present invention were selected.
【００４６】（１）エッチングの条件 イ）従来法の酸エッチング条件 従来法の酸エッチングは、液組成が重量％で各々ＨＦ＝
８、ＨＮＯ3 ＝８４、Ｈ2 Ｏ＝８とし、また処理温度は
４５±２℃とした。この条件におけるエッチング速度
は、Ｓｉ＝３４μｍ／分、ＳｉＯ2 ＝０．６８μｍ／分
であり、両者のエッチング速度比（Ｓｉエッチング速度
／Ｓｉエッチング速度）＝約５０である。(1) Etching conditions a) Conventional acid etching conditions In conventional acid etching, HF =
8, HNO 3 = 84, H 2 O = 8, and the treatment temperature was 45 ± 2 ° C. The etching rate under these conditions is Si = 34 μm / min, SiO 2 = 0.68 μm / min, and the etching rate ratio of both (Si etching rate / Si etching rate) = about 50.
【００４７】 ロ）本発明の実施例のアルカリエッチング条件 本発明の実施例の強アルカリエッチング液はＮａＯＨ水
溶液とし、その各種濃度と温度に対するエッチング速度
比を測定し、図１の結果を得た。本発明の実施試験は、
同図に基づき、ＮａＯＨ４５重量％の水溶液の４５±２
℃の条件で行った。その時のエッチング速度はＳｉ＝
０．１１８μｍ／分、ＳｉＯ2 ＝０．０００１９μｍ／
分で、エッチング速度比＝約６２０となり、この両速度
は図５のような比例関係にあることが確認された。(B) Alkaline etching conditions of the examples of the present invention The strong alkaline etching solution of the examples of the present invention was an aqueous NaOH solution, and the etching rate ratios with respect to various concentrations and temperatures were measured, and the results of FIG. 1 were obtained. The practice test of the present invention is
Based on the figure, 45 ± 2 of 45% by weight aqueous solution of NaOH
It was performed under the condition of ° C. The etching rate at that time is Si =
0.118 μm / min, SiO 2 = 0.00019 μm /
In minutes, the etching rate ratio was about 620, and it was confirmed that these two rates have a proportional relationship as shown in FIG.
【００４８】（２）試験に供した接合ウエーハ ＣＺ引上法によるＳｉ単結晶からなり、結晶方位〈１０
０〉、Ｐ型で抵抗率８〜１２Ωｃｍの規格を有する直径
１２５ｍｍ、厚さ０．６０ｍｍのウエーハ３２枚を準備
した。(2) Bonding wafers used in the test CSi pulling method consisting of a Si single crystal, crystal orientation <10
0>, P type 32 wafers having a diameter of 125 mm and a thickness of 0.60 mm and having a standard of resistivity of 8 to 12 Ωcm were prepared.
【００４９】うち１６枚をベース用ウエーハとし、その
全表面に湿式熱酸化法により厚さが約１．２μｍの酸化
膜を形成させた。次に、このベースウエーハの鏡面側
と、酸化膜を付さないボンド用ウエーハの鏡面どうしを
外周面が一致するよう正確に重ね合せ、窒素雰囲気下の
１２００℃で約１時間熱処理し、２枚のウエーハの強固
な接合体１６組を得た。このウエーハ接合体のボンドウ
エーハ側を、サーフェイスグラインダで約１５μｍにな
るまで表面研削し、その後研磨を行い、Ｓｉの単結晶層
の厚さが３．０μｍの薄膜状であるＳＯＩ基板中間体を
得た。Sixteen of them were used as base wafers, and an oxide film having a thickness of about 1.2 μm was formed on the entire surface by a wet thermal oxidation method. Next, the mirror surface side of this base wafer and the mirror surfaces of the bonding wafer without the oxide film are accurately overlapped so that the outer peripheral surfaces are aligned, and heat treated at 1200 ° C under a nitrogen atmosphere for about 1 hour, and then Thus, 16 sets of strong bonded wafers were obtained. The bond wafer side of this wafer bonded body was surface ground by a surface grinder to about 15 μm and then polished to obtain a thin film SOI substrate intermediate having a Si single crystal layer thickness of 3.0 μm. It was
【００５０】（３）試験に使用したスペーサ 実施例１により選定されたＰＴＦＥの厚さ２ｍｍで平面
性の良好なシートにつき、前記ＳＯＩ基板中間体と厚さ
以外は同寸法形状であるが、同中間体のボンドウエーハ
側と接する面が、その外周面より径内方向に２ｍｍで厚
さ０．５ｍｍの切欠（段落）を設けたもの２２枚を作製
し、これをスペーサとした。(3) Spacer used in the test A sheet having a thickness of 2 mm and a good flatness of the PTFE selected in Example 1 has the same size and shape as the SOI substrate intermediate except for the thickness. Twenty-two sheets, each having a notch (paragraph) of 2 mm in thickness and 0.5 mm in thickness radially inward from the outer peripheral surface of the intermediate body, were used as spacers.
【００５１】（４）エッチング試験 エッチング試験は次の３条件で行った。(4) Etching test The etching test was conducted under the following three conditions.
【００５２】イ）比較例１及び比較例２の方法 ＳＯＩ基板中間体６枚について、そのボンドウエーハ側
にその半径より２ｍｍ小さい径の塩化ビニル製粘着フィ
ルムを貼付け、１枚単位で上記酸エッチング条件で１分
間処理した後に洗浄乾燥したもの３枚を比較例１とし、
同じように２分間処理したもの３枚を比較例２とした。A) Method of Comparative Example 1 and Comparative Example 2 About 6 SOI substrate intermediates, a vinyl chloride adhesive film having a diameter of 2 mm smaller than the radius was attached to the bond wafer side of the SOI substrate intermediates, and the above acid etching conditions were taken in units of one sheet. Comparative example 1 was prepared by washing for 3 minutes and then dried.
In the same manner, 3 sheets treated in the same manner for 2 minutes were used as Comparative Example 2.
【００５３】ロ）比較例３の方法 ＳＯＩ基板中間体５枚と上記スペーサ６枚について、積
層体の両側にスペーサが位置するよう、１枚づつを交互
に積層させ、実施例１で使用したスタック治具で両端を
固定し、上記酸エッチング条件で２分間処理し、得られ
たＳＯＩ基板を取り出して洗浄乾燥した。その評価は、
スタック治具側両端の各１枚を除く中央部のＳＯＩ基板
３枚について行った。B) Method of Comparative Example 3 Five SOI substrate intermediates and the above six spacers were alternately laminated so that the spacers were located on both sides of the laminate, and the stack used in Example 1 was used. Both ends were fixed with a jig and treated for 2 minutes under the above acid etching conditions, and the obtained SOI substrate was taken out, washed and dried. The evaluation is
The procedure was performed for three SOI substrates in the central part except one on each end of the stack jig.
【００５４】ハ）実施例２の方法 ＳＯＩ基板中間体５枚と上記スペーサ６枚について、比
較例３と同様の方法でスタック治具に固定したものを、
上記本発明の実施例のアルカリエッチング条件で３０分
処理し、得られたＳＯＩ基板を洗浄乾燥後、比較例３の
場合と同じく内側の３枚を本発明の実施例品として評価
した。C) Method of Example 2 Five SOI substrate intermediates and the above six spacers were fixed to a stack jig by the same method as in Comparative Example 3,
The SOI substrates obtained were treated for 30 minutes under the alkaline etching conditions of the above-mentioned examples of the present invention, and the obtained SOI substrates were washed and dried.
【００５５】（５）試験結果 試験結果の要点を表２にまとめて示す。(5) Test Results Table 2 shows the main points of the test results.
【表２】 なお、比較例３で使用した５枚の中間体の酸エッチング
による合格品は１枚であったが、実施例２の５枚の中間
体のアルカリエッチングでは５枚の全数が合格品となっ
た。[Table 2] In addition, although the number of acceptable products obtained by acid etching of the five intermediates used in Comparative Example 3 was one, all of the five intermediates obtained by alkaline etching of the five intermediates of Example 2 were acceptable. .
【００５６】表２で示されるように、エッチング速度差
の関係から、従来法における酸エッチング法は、本発明
の実施例のアルカリエッチング法に比べ、エッチング時
間が非常に短い。このことは、生産効率面で一見有利に
とれるが、高価なＳｉウエーハを原料とし、μｍレベル
のＳｉ単結晶薄膜層や同酸化膜の厚さを精密に制御しな
ければならない本発明のＳＯＩ基板の製造にあっては、
秒単位のエッチング管理が必要となり、その操作を一歩
誤れば同製品の歩留りに重大な影響を及ぼすので、決し
て有利な方法とはいえず、アルカリエッチングの方が作
業性に優れているといえる。また、エッチング速度比の
関係においても、アルカリエッチング法が本発明のＳＯ
Ｉ基板の製造に有利に作用していることも明らかであ
る。As shown in Table 2, the etching time of the conventional acid etching method is much shorter than that of the alkali etching method of the embodiment of the present invention because of the difference in etching rate. This is apparently advantageous in terms of production efficiency, but an SOI substrate of the present invention in which an expensive Si wafer is used as a raw material and the thickness of the Si single crystal thin film layer or the oxide film at the μm level must be precisely controlled. In the manufacture of
Since it is necessary to control etching in units of seconds, and if the operation is mistaken one step, the yield of the product will be seriously affected. Therefore, it cannot be said that it is an advantageous method, and it can be said that alkali etching is superior in workability. In addition, in terms of the etching rate ratio, the alkaline etching method is the SO of the present invention.
It is also clear that it has an advantageous effect on the production of the I substrate.
【００５７】（実施例３）ベースウエーハ及びボンドウ
エーハの双方について、約１．２μｍの酸化膜を付す以
外は、全て実施例２の場合と同じ方法でＳＯＩ基板中間
体５枚を製造し、エッチング液をＮａＯＨ水溶液からＫ
ＯＨ水溶液に替えた以外は実施例２と同様のアルカリエ
ッチング条件でエッチング処理を行い、ＳＯＩ基板に加
工した。これらは５枚の全数が製品として合格した。Example 3 Five SOI substrate intermediates were manufactured and etched in the same manner as in Example 2 except that an oxide film of about 1.2 μm was applied to both the base wafer and the bond wafer. Liquid from aqueous NaOH solution to K
Etching treatment was performed under the same alkaline etching conditions as in Example 2 except that the OH aqueous solution was used to process the SOI substrate. All of these 5 sheets passed the product.
【００５８】（実施例４）実施例２及び実施例３で製造
された各種条件のＳＯＩ基板について、次の方法により
発塵の試験を行った。(Example 4) The SOI substrates under various conditions manufactured in Examples 2 and 3 were tested for dust generation by the following method.
【００５９】（１）試験方法 発塵試験を行うＳＯＩ基板は、雰囲気の清浄度がクラス
１０以上のクリーンベンチ内で、ウエーハの仕上げ洗浄
と同条件方法で十分に洗浄された後に乾燥させる。この
ＳＯＩ基板３枚単位を、発塵測定専用に設計された石英
製リブ付きバスケット内に装填し、これを清浄にされた
測定専用の石英容器に収納して密閉後、加振装置にセッ
トし、ＳＯＩ基板面に対し左右方向３０ｍｍの振幅で
２．７Ｈｚ（１６０回振動／分）で２０分間振動させ
る。この条件により基板側面が受ける衝撃回数は約６５
００回である。(1) Test Method The SOI substrate to be subjected to the dusting test is thoroughly cleaned by the same condition method as the final cleaning of the wafer in a clean bench whose atmosphere cleanliness is class 10 or higher, and then dried. This unit of 3 SOI substrates is loaded into a basket with ribs made of quartz designed exclusively for dust measurement, stored in a clean quartz container exclusively for measurement, sealed, and then set on a vibration device. , 20 Hz at an amplitude of 30 mm in the left-right direction with respect to the SOI substrate surface at 2.7 Hz (160 vibrations / minute). Under this condition, the number of impacts on the side surface of the substrate is about 65.
It is 00 times.
【００６０】その後、超高純度水（１．１×１０6 個／
リットル）２リットルを容器内に加え、さらに同条件で
５分間振動を加えた後、その水中のパーティクルを液中
パーティクルカウンタ（神鋼ファウドラー製：ＬＰＣ１
０）で測定した。この測定器は、パーティクルに関し、
最低０．０７μｍ粒径までの測定が可能である。After that, ultra high purity water (1.1 × 10 6 pieces /
2 liters) was added to the container, and after vibrating for 5 minutes under the same conditions, particles in the water were submerged in a liquid particle counter (Shinko Faudler: LPC1).
It was measured in 0). This measuring instrument
It is possible to measure to a minimum particle size of 0.07 μm.
【００６１】（２）測定結果 測定結果は表３の通りである。(2) Measurement Results Table 3 shows the measurement results.
【表３】 表中の測定値で、「容器レベル」は、純水２リットルだ
けを空バスケットを収納した容器に入れ、５分間加振し
た後の液中のパーティクル数を示し、「ＳＯＩ基板１枚
当たりのレベル」は、上記方法でＳＯＩ基板を処理した
後の水中パーティクル数の測定値より「容器レベル」値
を差し引いて３で除した値である。表３の結果から、本
発明の支持基板上に酸化膜が残されたＳＯＩ基板は、発
塵量が少ないことは明らかである。[Table 3] In the measurement values in the table, "vessel level" indicates the number of particles in the liquid after only 2 liters of pure water was placed in a container containing an empty basket and shaken for 5 minutes. The "level" is a value obtained by subtracting the "container level" value from the measured value of the number of particles in water after treating the SOI substrate by the above method and dividing by 3. From the results of Table 3, it is apparent that the SOI substrate in which the oxide film is left on the supporting substrate of the present invention has a small amount of dust generation.
【００６２】[0062]
【発明の効果】上記実施例から、全表面が酸化膜で覆わ
れたウエーハを支持基板（ベースウエーハ）とし、その
上にＳｉ単結晶の薄膜層を設けたＳＯＳと類似構造のＳ
ＯＩ基板は、従来のＳｉ単結晶が露出した支持基板の場
合に比べ、半導体素子製造時の諸工程におけるパーティ
クルの発生が少なく、素子製造の歩留りを向上させる。
また、上記ＳＯＩ基板は、素子形成加工をする際のハン
ドリングを容易にし、基板全体の不純物による汚染を抑
えることができる。さらに、上記ＳＯＩ基板は、これよ
り素子形成面上にＳｉ単結晶やＳｉ多結晶の層を成長さ
せる際、ベース側ウエーハ表面の不要部分にこれらが異
常成長して発塵源となることを防止する。また、予め素
子形成面となるＳｉ単結晶薄膜層の外周部を除去するこ
とにより、ウエーハ接合体の接合強度は安定し、同形状
のものをＳＯＩ基板製品とすることにより、同製品の歩
留りと品質安定性は向上する。From the above embodiment, a wafer having the entire surface covered with an oxide film is used as a supporting substrate (base wafer) and an SOS having a structure similar to that of an SOS in which a thin film layer of Si single crystal is provided thereon.
The OI substrate has less generation of particles in various steps in manufacturing a semiconductor device and improves the yield of device manufacturing, as compared with a conventional supporting substrate in which a Si single crystal is exposed.
In addition, the SOI substrate can facilitate handling during element formation processing and suppress contamination of the entire substrate by impurities. Further, the above SOI substrate prevents abnormal growth of Si single crystals or Si polycrystals on unnecessary surfaces of the base-side wafer surface to become a dust source when growing a layer of Si single crystal or Si polycrystal on the device formation surface. To do. Further, by removing the outer peripheral portion of the Si single crystal thin film layer which becomes the element formation surface in advance, the bonding strength of the wafer bonded body is stabilized, and by using the same shape as the SOI substrate product, the yield of the product is improved. Quality stability is improved.
【００６３】また、上記実施例で示した接合ウエーハ外
周部をエッチング除去する加工方法は、マスキングテー
プの貼付けや剥離、及び単枚エッチング処理の手間を省
いて本発明製品の製造を容易にする。しかも、アルカリ
エッチング方法に使用したＮａＯＨやＫＯＨは、従来の
酸エッチングに使用のフッ酸や硝酸等に比べて非常に安
価であり、その排液処理も容易である等、様々な効果を
有するものである。Further, the processing method of etching and removing the outer peripheral portion of the bonded wafer shown in the above embodiment facilitates the manufacture of the product of the present invention by omitting the steps of attaching and peeling the masking tape and etching the single sheet. Moreover, NaOH and KOH used in the alkaline etching method have various effects such as being much cheaper than hydrofluoric acid and nitric acid used in the conventional acid etching, and the drainage thereof is easy. Is.
【００６４】以上説明した通り、本発明は、ＳＯＩ基板
におけるボイドが多いボンドウエーハ外周部を効率的に
除去すると同時に、それ自体の発塵量が少なく、しかも
それを使用して素子を製造する工程において損傷や汚染
の影響を受けることの少ない、実質的にＳＯＳ基板と同
じ構成を有するＳＯＩ基板の効率的な製造方法を提供す
ることができた。As described above, according to the present invention, the outer periphery of the bond wafer in the SOI substrate, which has many voids, is efficiently removed, and at the same time, the amount of dust generated by itself is small, and a device is manufactured using the same. It was possible to provide an efficient manufacturing method of an SOI substrate having substantially the same configuration as that of the SOS substrate, which is less likely to be affected by damage and contamination in the above.
【図１】エッチング比に対する本発明のＮａＯＨ濃度の
影響を示す図である。FIG. 1 is a diagram showing the influence of the NaOH concentration of the present invention on the etching ratio.
【図２】本発明の方法で使用するスペーサ及びスタック
治具の一例を示す側断面図である。FIG. 2 is a side sectional view showing an example of a spacer and a stack jig used in the method of the present invention.
【図３】互いに密着した状態のＳＯＩ基板中間体１０及
びスペーサ２０の一部を拡大して示す側断面図である。FIG. 3 is a side sectional view showing, on an enlarged scale, a part of an SOI substrate intermediate 10 and a spacer 20 in a state of being in close contact with each other.
【図４】本発明の方法で用いるスペーサを種々の材質で
作製した場合の周辺エッチングの浸食の度合いを示す図
である。FIG. 4 is a diagram showing the degree of erosion due to peripheral etching when the spacer used in the method of the present invention is made of various materials.
【図５】本発明の方法で用いるエッチング液のＳｉとＳ
ｉＯ2 とのエッチング速度の比を示す図である。FIG. 5 Si and S of etching solutions used in the method of the present invention
It is a diagram showing the ratio of the etch rate of the iO 2.
１０ ＳＯＩ基板中間体 １１ 酸化膜 １２ ベースウエ−ハ １３ ボンドウエ−ハ １３ａ ボンドウエ−ハの周辺部 ２０ スペーサ ２１ 台地状平坦部 ３０ スタック治具 ３１ ボルト 10 SOI Substrate Intermediate Body 11 Oxide Film 12 Base Wafer 13 Bond Wafer 13a Bond Wafer Peripheral Area 20 Spacer 21 Plateau Flat Area 30 Stack Jig 31 Bolt
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内山 敦雄 長野県更埴市大字屋代1393番地 長野電 子工業株式会社内 (56)参考文献 特開 昭64−89346（ＪＰ，Ａ) 特開 平１−313923（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Atsushi Uchiyama 1393 Yashiro, Daisoji, Sarahaku-shi, Nagano Nagano Electronic Industry Co., Ltd. (56) Reference JP-A-64-89346 (JP, A) JP-A-1- 313923 (JP, A)
Claims (4)
（以下「ウエーハ」という。）のうちの一方は素子形成
層の支持を目的とするベースウエーハ、他方は素子形成
層となることを目的とするボンドウエーハとし、ベース
ウエーハのみ又はベースウエーハ及びボンドウエーハ双
方の全表面にＳｉ酸化膜を形成させた後、このベースウ
エーハの鏡面側とボンドウエーハの鏡面側どうしを重ね
た状態で加熱することにより接着せしめ、次にボンドウ
エーハの背面を研削及び研磨することにより薄膜化して
ＳＯＩ構造を有する接合ウエーハとし、この接合ウエー
ハ複数枚と、この接合ウエーハとほぼ同じ形状の複数枚
のスペーサとを、これらの主平面を対峙させながら交互
に積層し、その両側より加圧固定した後、その周辺部の
みをエッチング液中に浸漬しエッチングするにあたり、
前記エッチング液は強アルカリを主剤とし、かつ前記ス
ペーサは耐アルカリ性の材料を使用し、スペーサの形状
は、ボンドウエーハ外周部分の一定幅が露出するように
ウエーハより幾分小さい形状の密着面を有するものを使
用して前記エッチングを行うことにより、全表面にＳｉ
酸化膜を有するベースウエーハ上にＳｉ単結晶の薄膜を
形成せしめたＳＯＩ基板を得ることを特徴とするＳＯＩ
基板の製造方法。 1. A mirror-like wafer composed of two Si single crystals.
One of these (hereinafter referred to as "wafer") is element formation
Base wafer for the purpose of supporting layers, the other is element formation
A bond wafer intended to be a layer and a base
Wafer only or base wafer and bond wafer
After forming a Si oxide film on the entire surface of
The mirror side of the Eha and the mirror side of the bond wafer are overlapped
Heat to bond them together, and then bond
By grinding and polishing the back surface of the
A bonded wafer having an SOI structure, and this bonded wafer
Ha and a number of the same shape as this bonded wafer
Alternating with the spacers of
After stacking on and fixing from both sides with pressure,
When immersing only in the etching solution for etching,
The etching solution is mainly composed of strong alkali, and
The pacer uses an alkali resistant material and the shape of the spacer
So that a certain width of the outer peripheral portion of the bond wafer is exposed
Use one with a contact surface that is somewhat smaller than the wafer.
By performing the above etching using
Si single crystal thin film on base wafer with oxide film
SOI characterized by obtaining a formed SOI substrate
Substrate manufacturing method.
を主剤とする水溶液である請求項１に記載のＳＯＩ基板
の製造方法。 2. The etching solution is NaOH or KOH
The SOI substrate according to claim 1, which is an aqueous solution containing as a main component.
Manufacturing method.
面は、そのウエーハと同じ形状でその全面に密着し、ま
たボンドウエーハ側の接触面は、そのウエーハ周辺の一
定幅が露出するようウエーハより幾分小さい形状の密着
面を有する、該スペーサの側視形状が凸型若しくは円錐
台型のものである請求項１に記載のＳＯＩ基板の製造方
法。 3. The contact of the spacer on the base wafer side
The surface has the same shape as the wafer and adheres to the entire surface,
The contact surface on the bond wafer side is one of the areas around the wafer.
Adhesion of a shape slightly smaller than the wafer so that a constant width is exposed
The spacer has a convex surface or a conical shape when viewed from the side.
The method for manufacturing an SOI substrate according to claim 1, which is a trapezoidal type.
Law.
項１ないし請求項３に記載のＳＯＩ基板の製造方法。 4. The spacer is made of fluororesin.
A method for manufacturing an SOI substrate according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3280851A JP2565440B2 (en) | 1991-09-30 | 1991-09-30 | Method for manufacturing SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3280851A JP2565440B2 (en) | 1991-09-30 | 1991-09-30 | Method for manufacturing SOI substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590545A JPH0590545A (en) | 1993-04-09 |
| JP2565440B2 true JP2565440B2 (en) | 1996-12-18 |
Family
ID=17630866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3280851A Expired - Fee Related JP2565440B2 (en) | 1991-09-30 | 1991-09-30 | Method for manufacturing SOI substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565440B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6716722B1 (en) | 1999-07-15 | 2004-04-06 | Shin-Etsu Handotai Co., Ltd. | Method of producing a bonded wafer and the bonded wafer |
| KR100548545B1 (en) * | 1999-12-16 | 2006-02-02 | 주식회사 하이닉스반도체 | Single crystal silicon layer growth method for manufacturing SOH wafer |
| JP5032779B2 (en) * | 2006-03-06 | 2012-09-26 | 株式会社アイビット | Semiconductor wafer fluoroscopic inspection system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2535957B2 (en) * | 1987-09-29 | 1996-09-18 | ソニー株式会社 | Semiconductor substrate |
| JPH01313923A (en) * | 1988-06-13 | 1989-12-19 | Sumitomo Metal Mining Co Ltd | Pretreatment method of bonding of semiconductor substrate |
-
1991
- 1991-09-30 JP JP3280851A patent/JP2565440B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0590545A (en) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5469840B2 (en) | Method for manufacturing silicon carbide single crystal substrate | |
| US20050112893A1 (en) | Method for producing a silicon wafer | |
| JP2002057129A (en) | Method of regenerating wafer | |
| WO2006129484A1 (en) | Process for manufacture of bonded wafer | |
| EP2261954A1 (en) | Method for producing soi substrate | |
| TW201203328A (en) | Process for reconditioning semiconductor surface to facilitate bonding | |
| JP3620683B2 (en) | Manufacturing method of semiconductor wafer | |
| JP2662495B2 (en) | Method for manufacturing bonded semiconductor substrate | |
| US5953620A (en) | Method for fabricating a bonded SOI wafer | |
| WO2005057645A1 (en) | Silicon wafer processing method | |
| JP2565440B2 (en) | Method for manufacturing SOI substrate | |
| EP0860862B1 (en) | Method of manufacturing a bonding substrate | |
| JP4424039B2 (en) | Manufacturing method of semiconductor wafer | |
| EP1956641A1 (en) | Method for grinding surface of semiconductor wafer and method for manufacturing semiconductor wafer | |
| JPH11354761A (en) | SOI substrate and manufacturing method thereof | |
| JP2003309101A (en) | Manufacturing method for laminated substrate | |
| JP2894154B2 (en) | Method for measuring the depth of the affected layer on the silicon wafer surface | |
| JP2008218993A (en) | Method of recycling scrap wafer, and method for producing silicon substrate for solar cell | |
| JP2016056057A (en) | Sapphire substrate, and manufacturing method of the same | |
| JP2602003B2 (en) | Silicon crystal joining method | |
| JP2675691B2 (en) | Manufacturing method of semiconductor element forming substrate | |
| JP2003068996A (en) | Method for manufacturing laminated silicon substrate | |
| JP2001127274A (en) | Method for manufacturing bonding soi wafer | |
| JP4103304B2 (en) | Silicon wafer manufacturing method | |
| JPS6271214A (en) | Jointing method for semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |