[go: up one dir, main page]

JP2565131B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2565131B2
JP2565131B2 JP6084227A JP8422794A JP2565131B2 JP 2565131 B2 JP2565131 B2 JP 2565131B2 JP 6084227 A JP6084227 A JP 6084227A JP 8422794 A JP8422794 A JP 8422794A JP 2565131 B2 JP2565131 B2 JP 2565131B2
Authority
JP
Japan
Prior art keywords
film
plasma
vapor deposition
contact hole
chemical vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6084227A
Other languages
Japanese (ja)
Other versions
JPH07297136A (en
Inventor
顕 井上
誠 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6084227A priority Critical patent/JP2565131B2/en
Publication of JPH07297136A publication Critical patent/JPH07297136A/en
Application granted granted Critical
Publication of JP2565131B2 publication Critical patent/JP2565131B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に高いアスペクト比を有するコンタクトホール
への金属配線の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a metal wiring in a contact hole having a high aspect ratio.

【0002】[0002]

【従来の技術】半導体装置の微細化により、シリコン基
板の表面に形成される拡散層の接合の深さは浅くなり、
シリコン基板を覆う絶縁膜に設けられた拡散層に達する
コンタクトホールのアスペクト比は高くなっている。こ
れに伴なって、少なくともコンタクトホールの底面の部
分には、バリアメタル層を設けている。このバリアメタ
ル層は、金属配線を構成する金属および拡散層のシリコ
ンの相互拡散を防止し、コンタクト抵抗の上昇を抑制す
る機能がある。
2. Description of the Related Art With the miniaturization of semiconductor devices, the junction depth of diffusion layers formed on the surface of a silicon substrate becomes shallow,
The aspect ratio of the contact hole reaching the diffusion layer provided in the insulating film covering the silicon substrate is high. Along with this, a barrier metal layer is provided at least on the bottom surface of the contact hole. The barrier metal layer has a function of preventing mutual diffusion of metal of the metal wiring and silicon of the diffusion layer and suppressing an increase in contact resistance.

【0003】従来のバリアメタル層の一般的な構造は、
次のようになっている。コンタクトホールの底面の部分
ではチタンシリサイド膜の上に窒化チタン膜が積層さ
れ、コンタクトホールの側壁の部分を含めて他の部分で
はチタン膜の上に窒化チタン膜が積層されている。この
バリアメタル層の製造方法の一例は、スパッタリングに
よるチタン膜の形成と、窒素ガス中での反応スパッタリ
ングによる窒化チタン膜の形成と、熱処理によるコンタ
クトホール底面でのチタン膜のシリサイド化とからな
る。バリアメタル層の構造がこのようになっている理由
を、以下に述べる。反応性スパッタリングによる窒化チ
タン膜は、絶縁膜との密着性が悪いため、絶縁膜との密
着性が良いチタン膜が必要になる。窒化チタン膜は上記
相互拡散を防止する機能を有するが、窒化チタン膜が直
接に拡散層に接触するとコンタクト抵抗は低くならな
い。チタン膜自体の抵抗率はチタンシリサイド膜の抵抗
率より低いが、チタン膜が直接に拡散層に接触した場合
にはショットキ性のコンタクト抵抗を有することにな
る。これに対してチタンシリサイド膜が直接に拡散層に
接触した場合には、オーミック性のコンタクト抵抗が得
られる。すなわち、上記バリアメタル層におけるチタン
シリサイド膜には、コンタクト抵抗の上昇を抑制する機
能がある。チタン膜をシリサイド化する上記熱処理は、
500℃以上の温度で行なわれる。750℃〜800℃
程度の温度による熱処理ならばチタンシリサイド膜の結
晶構造は低抵抗相となるC54構造を有するが、この温
度より低いとチタンシリサイド膜の結晶構造は高抵抗相
のC49構造を有することになる。
The general structure of a conventional barrier metal layer is
It is as follows. A titanium nitride film is laminated on the titanium silicide film at the bottom surface of the contact hole, and a titanium nitride film is laminated on the titanium film at other portions including the sidewall portion of the contact hole. An example of the method of manufacturing the barrier metal layer includes forming a titanium film by sputtering, forming a titanium nitride film by reactive sputtering in nitrogen gas, and silicifying the titanium film on the bottom surface of the contact hole by heat treatment. The reason why the barrier metal layer has such a structure will be described below. Since the titanium nitride film formed by reactive sputtering has poor adhesion to the insulating film, a titanium film having good adhesion to the insulating film is required. The titanium nitride film has a function of preventing the above mutual diffusion, but if the titanium nitride film directly contacts the diffusion layer, the contact resistance does not decrease. The resistivity of the titanium film itself is lower than the resistivity of the titanium silicide film, but when the titanium film directly contacts the diffusion layer, it has Schottky contact resistance. On the other hand, when the titanium silicide film directly contacts the diffusion layer, ohmic contact resistance is obtained. That is, the titanium silicide film in the barrier metal layer has a function of suppressing an increase in contact resistance. The above heat treatment for siliciding the titanium film,
It is performed at a temperature of 500 ° C. or higher. 750 ℃ ~ 800 ℃
If the heat treatment is performed at a certain temperature, the crystal structure of the titanium silicide film has a C54 structure that is a low resistance phase, but if the temperature is lower than this temperature, the crystal structure of the titanium silicide film has a C49 structure that is a high resistance phase.

【0004】微細化された半導体装置では拡散層の接合
の深さが浅いため、チタン膜をシリサイド化するための
上記熱処理が大きな問題となる。シリサイド化に際して
のシリコンの供給源はコンタクトホール近傍の拡散層に
局在化していることから、拡散層の接合の実効的な深さ
がさらに浅くなり、接合リーク耐性が劣化する。さらに
この拡散層がボロンを導電型不純物とするP+ 型拡散層
である場合には、シリコンと共にコンタクトホール近傍
の拡散層のボロンもチタンシリサイド膜中に取り込まれ
てしまい、コンタクトホール近傍の不純物濃度が低下し
てコンタクト抵抗が上昇するという問題も生じる。これ
らの問題に対処する方法が、特開平2−234424号
公報に開示されている。
In the miniaturized semiconductor device, since the junction depth of the diffusion layer is shallow, the above heat treatment for siliciding the titanium film poses a serious problem. Since the silicon supply source at the time of silicidation is localized in the diffusion layer near the contact hole, the effective depth of the junction of the diffusion layer becomes shallower, and the junction leak resistance deteriorates. Further, when this diffusion layer is a P + -type diffusion layer having boron as a conductivity type impurity, boron in the diffusion layer near the contact hole is also taken into the titanium silicide film together with silicon, and the impurity concentration near the contact hole is increased. Also decreases and the contact resistance increases. A method for dealing with these problems is disclosed in Japanese Patent Application Laid-Open No. 2-234424.

【0005】半導体装置の製造工程の断面模式図である
図5を参照すると、上記公開公報記載の半導体装置の製
造方法は、次のとおりになっている。まず、N型半導体
基板201表面,および表面上に選択的にP+ 型拡散層
202等並びにゲート酸化膜,およびゲート電極210
を形成して、PチャネルMOSトランジスタ等を形成す
る。全面に絶縁膜203を堆積する。その後、P+ 型拡
散層202等に達するコンタクトホール204を、フォ
トレジスト膜(図示せず)をマスクにした反応性イオン
エッチング(RIE)により形成する〔図5(a)〕。
次に、フォトレジスト膜を除去した後、全面に膜厚30
nm程度の多結晶シリコン膜205を堆積する。Pチャ
ネルMOSトランジスタが形成されている領域の多結晶
シリコン膜205に、30keVで5×1015cm-2
BF2 + がイオン注入され、窒素ガス中で1000℃程
度の急速加熱が施される。続いて、スパッタ装置内で全
面に50nm程度の膜厚のチタン膜206が堆積され、
さらに90nm程度の膜厚の窒化チタン膜208が堆積
される〔図5(b)〕。スパッタ装置から取り出された
後、例えば600℃の窒素雰囲気でのアニールにより、
多結晶シリコン膜205とチタン膜206との(シリサ
イド化)反応によりチタンシリサイド膜207が形成さ
れる〔図5(c)〕。次に、スパッタリングにより全面
にアルミ−シリコン−銅合金膜219を堆積する〔図5
(d)〕。続いて、フォトレジスト膜(図示せず)をマ
スクにしたRIEにより、アルミ−シリコン−銅合金膜
219,窒化チタン膜208およびチタンシリサイド膜
207が順次エッチングされ、P+ 型拡散層202に接
続される金属配線(図示せず)が形成される。
Referring to FIG. 5 which is a schematic sectional view of the manufacturing process of the semiconductor device, the method of manufacturing the semiconductor device described in the above publication is as follows. First, the surface of the N-type semiconductor substrate 201 and the P + -type diffusion layer 202, the gate oxide film, and the gate electrode 210 are selectively formed on the surface.
To form a P-channel MOS transistor and the like. An insulating film 203 is deposited on the entire surface. After that, a contact hole 204 reaching the P + type diffusion layer 202 and the like is formed by reactive ion etching (RIE) using a photoresist film (not shown) as a mask [FIG. 5 (a)].
Next, after removing the photoresist film, a film thickness of 30 is formed on the entire surface.
A polycrystalline silicon film 205 having a thickness of about nm is deposited. BF 2 + of 5 × 10 15 cm −2 is ion-implanted at 30 keV into the polycrystalline silicon film 205 in the region where the P-channel MOS transistor is formed, and rapid heating at about 1000 ° C. is performed in nitrogen gas. . Subsequently, a titanium film 206 having a film thickness of about 50 nm is deposited on the entire surface in the sputtering device,
Further, a titanium nitride film 208 having a film thickness of about 90 nm is deposited [FIG. 5 (b)]. After being taken out from the sputtering device, for example, by annealing in a nitrogen atmosphere at 600 ° C.,
A titanium silicide film 207 is formed by a (silicidation) reaction between the polycrystalline silicon film 205 and the titanium film 206 [FIG. 5 (c)]. Next, an aluminum-silicon-copper alloy film 219 is deposited on the entire surface by sputtering [FIG.
(D)]. Then, the aluminum-silicon-copper alloy film 219, the titanium nitride film 208 and the titanium silicide film 207 are sequentially etched by RIE using a photoresist film (not shown) as a mask, and are connected to the P + type diffusion layer 202. Metal wiring (not shown) is formed.

【0006】上記公開公報記載の半導体装置の製造方法
は、コンタクトホール204の形状(口径,アスペクト
比)と多結晶シリコン膜205,チタン膜206および
窒化チタン膜208等の膜厚との相対的な関係を無視す
るならば、チタン膜206の下には必らずP+ 型の多結
晶シリコン膜205が在るために、チタンシリサイド膜
207が形成される際に前述のような接合リーク耐性の
劣化やP+ 型拡散層202におけるコンタクト抵抗の上
昇は抑制できる。コンタクトホールのアスペクト比が高
くなるのには、コンタクトホールの口径の縮小が支配的
である。これに応じてバリアメタル層の膜厚の縮小も要
求される。絶縁膜に設けられた口径が狭く(例えば0.
35μm)アスペクト比の高いコンタクトホールに対し
て、チタン膜等をスパッタリング等により形成すると、
コンタクトホールの底面におけるチタン膜等の膜厚は絶
縁膜上面に形成されるチタン膜等の膜厚に比べて極めて
薄くなり、バリアメタル層として機能しにくくなる。
In the method for manufacturing a semiconductor device described in the above-mentioned publication, the shape (aperture, aspect ratio) of the contact hole 204 and the film thickness of the polycrystalline silicon film 205, the titanium film 206, the titanium nitride film 208, etc. are relative. If the relationship is neglected, the P + -type polycrystalline silicon film 205 is inevitably present under the titanium film 206, so that when the titanium silicide film 207 is formed, the junction leak resistance as described above may be prevented. Deterioration and increase in contact resistance in the P + type diffusion layer 202 can be suppressed. The reduction in the diameter of the contact hole is dominant in increasing the aspect ratio of the contact hole. Correspondingly, it is required to reduce the film thickness of the barrier metal layer. The aperture provided in the insulating film is narrow (for example, 0.
35 μm) When a titanium film or the like is formed in a contact hole having a high aspect ratio by sputtering or the like,
The film thickness of the titanium film or the like on the bottom surface of the contact hole is extremely smaller than the film thickness of the titanium film or the like formed on the upper surface of the insulating film, and it becomes difficult to function as a barrier metal layer.

【0007】狭い口径と高アスペクト比とを有するコン
タクトホールに対するバリアメタル層の形成方法とし
て、最近、化学気相成長法(CVD)が注目されつつあ
る。1989年のジャーナル・オブ・アプライド・フィ
ジックス(Journal of Applied P
hysics)第65巻,第8号,3212−3218
頁には、コンタクトホール底面へのチタンシリサイド
(TiSi2 )膜の選択成長が、報告されている。この
報告では、827〜852℃の温度範囲で4塩化チタン
(TiCl4 )ガスとモノシラン(SiH4 )ガスとを
原料ガスに用いた減圧化学気相成長法(LPCVD)を
用いている。チタンシリサイド膜の成膜速度は、200
nm/min〜2μm/minである。また、1991
年のジャーナル・オブ・アプライド・サーフェス・サイ
エンス(Journal of Applid Sur
face Science)第53巻,11−17頁に
は、4塩化チタンガス,水素ガスおよびモノシランガス
を原料ガスとして800℃に急速加熱するLPCVDに
よるコンタクトホール底面へのチタンシリサイド膜の選
択成長が、報告されている。チタンシリサイド膜の成膜
速度は、200〜800nm/minである。狭い口径
と高アスペクト比とを有するコンタクトホールであって
も、これらの方法によれば、チタンシリサイド膜からな
るバリアメタル層がコンタクトホールの底面に確実に形
成される。これらの方法により形成されたチタンシリサ
イド膜は、低抵抗相であるC54構造を有する。
As a method of forming a barrier metal layer for a contact hole having a narrow aperture and a high aspect ratio, chemical vapor deposition (CVD) has recently been attracting attention. 1989 Journal of Applied Physics (Journal of Applied P
hysics) Volume 65, No. 8, 3212-3218
The page reports the selective growth of a titanium silicide (TiSi 2 ) film on the bottom surface of the contact hole. In this report, low pressure chemical vapor deposition (LPCVD) using titanium tetrachloride (TiCl 4 ) gas and monosilane (SiH 4 ) gas as source gases in the temperature range of 827 to 852 ° C. is used. The deposition rate of the titanium silicide film is 200
nm / min to 2 μm / min. Also, 1991
Year of Applied Surface Science (Journal of Applied Sur
(Face Science) Vol. 53, pp. 11-17, selective growth of titanium silicide film on the bottom surface of contact hole by LPCVD in which titanium tetrachloride gas, hydrogen gas and monosilane gas are rapidly heated to 800 ° C. as raw material gas is reported. ing. The film formation rate of the titanium silicide film is 200 to 800 nm / min. Even with a contact hole having a narrow aperture and a high aspect ratio, according to these methods, the barrier metal layer made of the titanium silicide film is reliably formed on the bottom surface of the contact hole. The titanium silicide film formed by these methods has a C54 structure which is a low resistance phase.

【0008】さらに、1993年の第10回ヴィ−エル
−エス−アイ・マルチレベル・インターコネクション・
カンファレンス(VLSI Multlevel In
ter Connection Conferenc
e)の予稿集405−411頁には、マイクロ波を用い
た電子サイクロトロン共鳴によるプラズマ励起化学気相
成長法(ECR−PECVDと記す)を採用したチタン
膜と窒化チタン膜との成膜法が、報告されている。
In addition, the 10th V-L-S-I Multilevel Interconnection of 1993
Conference (VLSI Multilevel In
ter Connection Conference
e), Proceedings 405-411, describes a method for depositing a titanium film and a titanium nitride film using plasma-enhanced chemical vapor deposition (referred to as ECR-PECVD) by electron cyclotron resonance using microwaves. ,It has been reported.

【0009】半導体装置の断面模式図である図6を参照
すると、上記第10回ヴィ−エル−エス−アイ・マルチ
レベル・インターコネクション・カンファレンスの報告
のECR−PECVDを用いたバリアメタル層の形成
は、以下のように行なわれる。まず、シリコン基板30
1表面に選択的に拡散層302を形成し、全面に層間絶
縁膜303を堆積し、拡散層302に達するコンタクト
ホール304を層間絶縁膜303に形成する。次に、こ
のシリコン基板301をECR−PECVD装置内に挿
入し、アルゴンガス,水素ガスおよび4塩化チタンガス
をこの装置内に導入してECRプラズマを発生して4塩
化チタンガスの分解を促進し、コンタクトホール304
を含めた層間絶縁膜303表面にチタン膜306を堆積
する。この状態でこの装置内に窒素ガスを追加導入し、
チタン膜306を覆う窒化チタン膜308を形成する。
続いて、725℃の窒素雰囲気で20秒間の急速加熱を
行なうと、コンタクトホール304底面でのチタン膜3
06と拡散層302のシリコンとが反応し、この部分の
みにチタンシリサイド膜307が形成される。狭い口径
と高アスペクト比とを有するコンタクトホールであって
も、この方法によれば、チタンシリサイド膜と窒化チタ
ン膜とからなる積層構造のバリアメタル層がコンタクト
ホールの底面に確実に形成される。その後、公知の方法
により、例えばアルミ−シリコン−銅合金膜からなる金
属配線(図示せず)が形成される。このチタンシリサイ
ド膜307の結晶構造は高抵抗相のC49構造を有す
る。この方法によると、コンタクトホール304の口径
が例えば0.6μmの場合、N+ 型拡散層でのコンタク
ト抵抗は20〜30Ω/個であり、P+ 型拡散層でのコ
ンタクト抵抗は50〜70Ω/個である。
Referring to FIG. 6, which is a schematic cross-sectional view of a semiconductor device, formation of a barrier metal layer using ECR-PECVD reported in the 10th V-S-I Multilevel Interconnection Conference. Is performed as follows. First, the silicon substrate 30
A diffusion layer 302 is selectively formed on one surface, an interlayer insulating film 303 is deposited on the entire surface, and a contact hole 304 reaching the diffusion layer 302 is formed in the interlayer insulating film 303. Next, this silicon substrate 301 is inserted into an ECR-PECVD apparatus, and argon gas, hydrogen gas and titanium tetrachloride gas are introduced into this apparatus to generate ECR plasma to promote decomposition of titanium tetrachloride gas. , Contact hole 304
A titanium film 306 is deposited on the surface of the interlayer insulating film 303 including the above. In this state, nitrogen gas is additionally introduced into this device,
A titanium nitride film 308 is formed to cover the titanium film 306.
Subsequently, rapid heating for 20 seconds in a nitrogen atmosphere at 725 ° C. is performed, whereby the titanium film 3 on the bottom surface of the contact hole 304 is removed.
06 reacts with silicon of the diffusion layer 302, and the titanium silicide film 307 is formed only in this portion. Even with a contact hole having a narrow aperture and a high aspect ratio, this method reliably forms a barrier metal layer having a laminated structure including a titanium silicide film and a titanium nitride film on the bottom surface of the contact hole. After that, a metal wiring (not shown) made of, for example, an aluminum-silicon-copper alloy film is formed by a known method. The crystal structure of the titanium silicide film 307 has a high resistance phase C49 structure. According to this method, when the diameter of the contact hole 304 is, for example, 0.6 μm, the contact resistance in the N + type diffusion layer is 20 to 30 Ω / piece, and the contact resistance in the P + type diffusion layer is 50 to 70 Ω / piece. It is an individual.

【0010】[0010]

【発明が解決しようとする課題】上記特開平2−234
424号公報記載のバリアメタル層の形成方法は、拡散
層のシリコンを消費してのチタンシリサイド膜の形成で
はないために拡散層の接合の実効的な深さが浅くなるこ
とによる接合リーク耐性の劣化は無いが、狭い口径と高
アスペクト比とを有するコンタクトホールの底面へのバ
リアメタル層の形成が困難になる。一方、LPCVDあ
るいはECR−PECVDによれば、狭い口径と高アス
ペクト比とを有するコンタクトホールの底面へのバリア
メタル層の形成という問題は解決するが、コンタクトホ
ール底面に露出した拡散層のシリコンを消費することに
よりチタンシリサイド膜が形成されることから、再び接
合リーク耐性の劣化が顕在化する。すなわち、従来の技
術では、これら2つの問題を同時に解決する方法が存在
しなかった。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
The method of forming a barrier metal layer described in Japanese Patent No. 424 publication does not involve the formation of a titanium silicide film by consuming silicon of the diffusion layer, and therefore the effective depth of the junction of the diffusion layer becomes shallow, so that the junction leakage resistance is reduced. Although there is no deterioration, it becomes difficult to form a barrier metal layer on the bottom surface of the contact hole having a narrow aperture and a high aspect ratio. On the other hand, LPCVD or ECR-PECVD solves the problem of forming a barrier metal layer on the bottom surface of a contact hole having a narrow aperture and a high aspect ratio, but consumes silicon in the diffusion layer exposed on the bottom surface of the contact hole. As a result, a titanium silicide film is formed, so that the deterioration of the junction leak resistance becomes actual again. That is, in the conventional technology, there is no method for solving these two problems at the same time.

【0011】したがって、本発明の半導体装置の製造方
法の目的は、拡散層の接合の実効的な深さが浅くなるこ
とによる接合リーク耐性の劣化と拡散層の不純物分布の
変化によるコンタクト抵抗の上昇とを同時に抑制するこ
とにあり、さらに、狭い口径と高アスペクト比とを有す
るコンタクトホールの底面へのバリアメタル層の形成を
容易にすることにある。
Therefore, the object of the method of manufacturing a semiconductor device of the present invention is to deteriorate the junction leak resistance due to the decrease in the effective depth of the junction of the diffusion layer and to increase the contact resistance due to the change of the impurity distribution of the diffusion layer. And to facilitate formation of a barrier metal layer on the bottom surface of a contact hole having a narrow aperture and a high aspect ratio.

【0012】[0012]

【課題を解決するための手段】本発明の半導体装置の製
造方法の第1の態様は、表面に逆導電型の拡散層が設け
られた一導電型のシリコン基板の上に層間絶縁膜を形成
し、これら拡散層に達するコンタクトホールをこの層間
絶縁膜に形成する工程と、上記コンタクトホールの底面
に露出した上記拡散層の表面の自然酸化膜を除去し、多
結晶もしくは非晶質のシリコン膜を全面に形成する工程
と、プラズマ励起化学気相成長装置に上記シリコン基板
を挿入し,プラズマを発生して上記シリコン膜の表面の
自然酸化膜を除去する工程と、上記プラズマ励起化学気
相成長装置内に4塩化チタンガスと水素ガスとキャリア
ガスとを導入し,プラズマを発生して上記シリコン膜を
チタンシリサイド膜に変換し、さらに窒素ガスを追加導
入し,プラズマを発生してこのチタンシリサイド膜の表
面を覆う窒化チタン膜を形成する工程と、上記窒化チタ
ン膜の表面を覆う金属膜を形成し、この金属膜,この窒
化チタン膜および上記チタンシリサイド膜をパターニン
グすることにより上記コンタクトホールを介して上記拡
散層に接続される金属配線を形成する工程とを有する。
According to a first aspect of a method of manufacturing a semiconductor device of the present invention, an interlayer insulating film is formed on a silicon substrate of one conductivity type having a diffusion layer of the opposite conductivity type provided on the surface thereof. Then, a step of forming a contact hole reaching these diffusion layers in this interlayer insulating film, and removing a natural oxide film on the surface of the diffusion layer exposed at the bottom surface of the contact hole to remove a polycrystalline or amorphous silicon film. On the entire surface, a step of inserting the silicon substrate into a plasma-enhanced chemical vapor deposition apparatus and generating plasma to remove a natural oxide film on the surface of the silicon film, and the plasma-enhanced chemical vapor deposition Titanium tetrachloride gas, hydrogen gas, and carrier gas are introduced into the apparatus, plasma is generated to convert the silicon film into a titanium silicide film, and nitrogen gas is additionally introduced to generate plasma. And a step of forming a titanium nitride film that covers the surface of the titanium silicide film, a metal film that covers the surface of the titanium nitride film is formed, and the metal film, the titanium nitride film, and the titanium silicide film are patterned. Thereby forming a metal wiring connected to the diffusion layer through the contact hole.

【0013】好ましくは、上記シリコン膜の形成が減圧
化学気相成長法もしくはプラズマ励起化学気相成長法で
あり、上記プラズマ励起化学気相成長装置がマイクロ波
を用いた電子サイクロトロン共鳴によるプラズマ励起化
学気相成長装置もしくはヘリコン波によるプラズマ励起
化学気相成長装置であり、上記プラズマ励起化学気相成
長装置内での上記シリコン膜の表面の自然酸化膜の除去
が水素ガスを導入してプラズマを発生して行なわれる。
Preferably, the formation of the silicon film is a low pressure chemical vapor deposition method or a plasma excited chemical vapor deposition method, and the plasma excited chemical vapor deposition apparatus is a plasma excited chemical agent by electron cyclotron resonance using microwaves. It is a plasma-enhanced chemical vapor deposition apparatus using a vapor-phase growth apparatus or a helicon wave, and removal of a natural oxide film on the surface of the silicon film in the plasma-excited chemical vapor deposition apparatus introduces hydrogen gas to generate plasma. Will be done.

【0014】本発明の半導体装置の製造方法の第2の態
様は、表面に逆導電型の拡散層が設けられた一導電型の
シリコン基板の上に層間絶縁膜を形成し、これら拡散層
に達するコンタクトホールをこの層間絶縁膜に形成する
工程と、上記コンタクトホールの底面に露出した上記拡
散層の表面の自然酸化膜を除去し、多結晶もしくは非晶
質のシリコン膜を全面に形成する工程と、プラズマ励起
化学気相成長装置に上記シリコン基板を挿入し,プラズ
マを発生して上記シリコン膜の表面の自然酸化膜を除去
する工程と、上記プラズマ励起化学気相成長装置内に4
塩化チタンガスと水素ガスとキャリアガスとを導入し,
プラズマを発生して上記シリコン膜をチタンシリサイド
膜に変換し、さらに窒素ガスを追加導入し,プラズマを
発生してこのチタンシリサイド膜の表面を覆う窒化チタ
ン膜を形成する工程と、上記窒化チタン膜の表面を覆う
第1の金属膜を形成し、少なくともこの第1の金属膜を
エッチバックして上記コンタクトホール内にこの第1の
金属膜,上記窒化チタン膜および上記チタンシリサイド
膜を残置させる工程と、上記コンタクトホール内に残置
された上記第1の金属膜,上記窒化チタン膜および上記
チタンシリサイド膜の表面を含めて上記層間絶縁膜の表
面を覆う第2の金属膜を形成し、少なくともこの第2の
金属膜をパターニングすることにより上記コンタクトホ
ールを介して上記拡散層に接続される金属配線を形成す
る工程とを有する。
According to a second aspect of the method for manufacturing a semiconductor device of the present invention, an interlayer insulating film is formed on a silicon substrate of one conductivity type having a diffusion layer of the opposite conductivity type provided on the surface thereof, and these diffusion layers are formed. A step of forming a contact hole reaching this interlayer insulating film, and a step of removing a natural oxide film on the surface of the diffusion layer exposed on the bottom surface of the contact hole and forming a polycrystalline or amorphous silicon film on the entire surface. And a step of inserting the silicon substrate into a plasma-enhanced chemical vapor deposition apparatus and generating plasma to remove a natural oxide film on the surface of the silicon film.
Introducing titanium chloride gas, hydrogen gas and carrier gas,
A step of generating plasma to convert the silicon film into a titanium silicide film, further introducing nitrogen gas, and generating plasma to form a titanium nitride film covering the surface of the titanium silicide film; A first metal film covering the surface of the first metal film, and etching back at least the first metal film to leave the first metal film, the titanium nitride film, and the titanium silicide film in the contact hole. And forming a second metal film that covers the surface of the interlayer insulating film including the surfaces of the first metal film, the titanium nitride film, and the titanium silicide film left in the contact hole, and at least this. Patterning the second metal film to form metal wiring connected to the diffusion layer through the contact hole.

【0015】好ましくは、上記シリコン膜の形成が減圧
化学気相成長法もしくはプラズマ励起化学気相成長法で
あり、上記プラズマ励起化学気相成長装置がマイクロ波
を用いた電子サイクロトロン共鳴によるプラズマ励起化
学気相成長装置もしくはヘリコン波によるプラズマ励起
化学気相成長装置であり、上記プラズマ励起化学気相成
長装置内での上記シリコン膜の表面の自然酸化膜の除去
が水素ガスを導入してプラズマを発生して行なわれる。
さらに好ましくは、上記第1の金属膜が減圧化学気相成
長法によるタングステンもしくはタングステンシリサイ
ドからなる。
Preferably, the formation of the silicon film is a low pressure chemical vapor deposition method or a plasma excited chemical vapor deposition method, and the plasma excited chemical vapor deposition apparatus is a plasma excited chemical agent by electron cyclotron resonance using microwaves. It is a plasma-enhanced chemical vapor deposition apparatus using a vapor-phase growth apparatus or a helicon wave, and removal of a natural oxide film on the surface of the silicon film in the plasma-excited chemical vapor deposition apparatus introduces hydrogen gas to generate plasma. Will be done.
More preferably, the first metal film is made of tungsten or tungsten silicide by the low pressure chemical vapor deposition method.

【0016】本発明の半導体装置の製造方法の第3の態
様は、表面に逆導電型の拡散層が設けられた一導電型の
シリコン基板の上に層間絶縁膜を形成し、これら拡散層
に達するコンタクトホールをこの層間絶縁膜に形成する
工程と、上記コンタクトホールの底面に露出した上記拡
散層の表面の自然酸化膜を除去し、これらコンタクトホ
ールの底面に露出したこれらの拡散層の表面に多結晶シ
リコン膜を選択的に形成する工程と、プラズマ励起化学
気相成長装置に上記シリコン基板を挿入し,プラズマを
発生して上記多結晶シリコン膜の表面の自然酸化膜を除
去する工程と、上記プラズマ励起化学気相成長装置内に
4塩化チタンガスと水素ガスとキャリアガスとを導入
し,プラズマを発生して上記多結晶シリコン膜をチタン
シリサイド膜に変換し、さらに窒素ガスを追加導入し,
プラズマを発生してこのチタンシリサイド膜の表面を含
めて上記コンタクトホールの表面および上記層間絶縁膜
の表面を覆う窒化チタン膜を形成する工程と、上記窒化
チタン膜の表面を覆う金属膜を形成し、この金属膜およ
びこの窒化チタン膜をパターニングすることにより上記
コンタクトホールを介して上記拡散層に接続される金属
配線を形成する工程とを有する。
According to a third aspect of the method of manufacturing a semiconductor device of the present invention, an interlayer insulating film is formed on a silicon substrate of one conductivity type having a diffusion layer of the opposite conductivity type provided on the surface thereof, and the diffusion layers are formed on these diffusion layers. The step of forming the reaching contact holes in this interlayer insulating film, the natural oxide film on the surface of the diffusion layer exposed on the bottom surface of the contact hole is removed, and the surface of these diffusion layers exposed on the bottom surface of these contact holes is removed. A step of selectively forming a polycrystalline silicon film, a step of inserting the silicon substrate into a plasma-enhanced chemical vapor deposition apparatus and generating plasma to remove a natural oxide film on the surface of the polycrystalline silicon film, Titanium tetrachloride gas, hydrogen gas, and carrier gas are introduced into the plasma-enhanced chemical vapor deposition apparatus to generate plasma and convert the polycrystalline silicon film into a titanium silicide film. , Further added introducing nitrogen gas,
A step of generating plasma to form a titanium nitride film covering the surface of the contact hole and the surface of the interlayer insulating film including the surface of the titanium silicide film; and forming a metal film covering the surface of the titanium nitride film. Forming a metal wiring connected to the diffusion layer through the contact hole by patterning the metal film and the titanium nitride film.

【0017】好ましくは、上記プラズマ励起化学気相成
長装置がマイクロ波を用いた電子サイクロトロン共鳴に
よるプラズマ励起化学気相成長装置もしくはヘリコン波
によるプラズマ励起化学気相成長装置であり、上記プラ
ズマ励起化学気相成長装置内での上記多結晶シリコン膜
の表面の自然酸化膜の除去が水素ガスを導入してプラズ
マを発生して行なわれる。
Preferably, the plasma-excited chemical vapor deposition apparatus is a plasma-excited chemical vapor deposition apparatus using electron cyclotron resonance using microwaves or a plasma-excited chemical vapor deposition apparatus using helicon waves. Removal of the natural oxide film on the surface of the polycrystalline silicon film in the phase growth apparatus is performed by introducing hydrogen gas and generating plasma.

【0018】本発明の半導体装置の製造方法の第4の態
様は、表面に逆導電型の拡散層が設けられた一導電型の
シリコン基板の上に層間絶縁膜を形成し、これらの拡散
層に達するコンタクトホールをこの層間絶縁膜に形成す
る工程と、上記コンタクトホールの底面に露出した上記
拡散層の表面の自然酸化膜を除去し、これらのコンタク
トホールの底面に露出したこれらの拡散層の表面に多結
晶シリコン膜を選択的に形成する工程と、プラズマ励起
化学気相成長装置に上記シリコン基板を挿入し,プラズ
マを発生して上記多結晶シリコン膜の表面の自然酸化膜
を除去する工程と、上記プラズマ励起化学気相成長装置
内に4塩化チタンガスと水素ガスとキャリアガスとを導
入し,プラズマを発生して上記多結晶シリコン膜をチタ
ンシリサイド膜に変換する工程と、上記コンタクトホー
ル内にタングステン膜を選択的に形成する工程と、上記
コンタクトホール内に形成された上記タングステン膜表
面を含めて上記層間絶縁膜の表面を覆う金属膜を形成
し、この金属膜をパターニングすることにより上記コン
タクトホールを介して上記拡散層に接続される金属配線
を形成する工程とを有する。
According to a fourth aspect of the method for manufacturing a semiconductor device of the present invention, an interlayer insulating film is formed on a silicon substrate of one conductivity type having a diffusion layer of the opposite conductivity type on the surface thereof, and these diffusion layers are formed. And forming a contact hole in the interlayer insulating film, the native oxide film on the surface of the diffusion layer exposed on the bottom surface of the contact hole is removed, and the diffusion layer exposed on the bottom surface of the contact hole is removed. A step of selectively forming a polycrystalline silicon film on the surface, and a step of inserting the silicon substrate into a plasma-enhanced chemical vapor deposition apparatus and generating plasma to remove a natural oxide film on the surface of the polycrystalline silicon film Then, titanium tetrachloride gas, hydrogen gas, and carrier gas are introduced into the plasma-enhanced chemical vapor deposition apparatus to generate plasma to transform the polycrystalline silicon film into a titanium silicide film. And a step of selectively forming a tungsten film in the contact hole, and forming a metal film covering the surface of the interlayer insulating film including the surface of the tungsten film formed in the contact hole, Patterning the metal film to form a metal wiring connected to the diffusion layer through the contact hole.

【0019】好ましくは、上記プラズマ励起化学気相成
長装置がマイクロ波を用いた電子サイクロトロン共鳴に
よるプラズマ励起化学気相成長装置もしくはヘリコン波
によるプラズマ励起化学気相成長装置であり、上記プラ
ズマ励起化学気相成長装置内での上記多結晶シリコン膜
の表面の自然酸化膜の除去が水素ガスを導入してプラズ
マを発生して行なわれる。
Preferably, the plasma-excited chemical vapor deposition apparatus is a plasma-excited chemical vapor deposition apparatus using electron cyclotron resonance using microwaves or a plasma-excited chemical vapor deposition apparatus using helicon waves. Removal of the natural oxide film on the surface of the polycrystalline silicon film in the phase growth apparatus is performed by introducing hydrogen gas and generating plasma.

【0020】[0020]

【実施例】次に、本発明について図面を参照して説明す
る。
Next, the present invention will be described with reference to the drawings.

【0021】半導体装置の製造工程の模式断面図である
図1および図2を参照すると、本発明の第1の実施例
は、狭い口径と高アスペクト比とを有するコンタクトホ
ールを有する場合のバリアメタル層と金属配線との形成
方法であり、以下のようになっている。
Referring to FIGS. 1 and 2 which are schematic cross-sectional views of a manufacturing process of a semiconductor device, a first embodiment of the present invention is a barrier metal having a contact hole having a narrow aperture and a high aspect ratio. It is a method of forming a layer and a metal wiring, and is as follows.

【0022】まず、P型シリコン基板101表面の所定
の領域に選択的に砒素イオンを加速電圧70keV,5
×1015cm-2のドーズ量で注入し、900℃の窒素雰
囲気で30分間の熱処理を行ない、接合の深さ(Xjn
が約0.2μmの複数のN+型拡散層102(図では1
つの拡散層のみを図示してある)を形成する。モノシラ
ンガスおよび酸素ガスを用いた熱CVDによる膜厚10
0mn程度の酸化シリコン膜が堆積され、さらに、モノ
シランガス,フォスフィン(PH3 )ガス,ジボラン
(B2 6 )ガスおよび酸素ガスを用いた熱CVDによ
る膜厚1900mn程度のBPSG膜が堆積される。こ
れにより、2層の酸化シリコン系の絶縁膜からなる20
00nm程度の膜厚を有する層間絶縁膜103が、全面
に形成される。続いて、窒素ガス中での熱処理が行なわ
れ、層間絶縁膜103の上層を成す上記BPSG膜がリ
フローされ,緻密化される。次に、それぞれ上記N+
拡散層102のそれぞれの所定の位置に達する複数のコ
ンタクトホール104a(図では1つのコンタクトホー
ルのみを図示してある)が、弗化炭素系のガスを用いた
RIEにより形成される。コンタクトホール104aの
口径は350nm程度であり、これらのコンタクトホー
ル104aのアスペクト比は約5.7である〔図1
(a)〕。
First, arsenic ions are selectively applied to a predetermined region on the surface of the P-type silicon substrate 101 at an acceleration voltage of 70 keV, 5
Implanted at a dose of × 10 15 cm -2 and heat-treated for 30 minutes in a nitrogen atmosphere at 900 ° C. to obtain a junction depth (X jn ).
Of a plurality of N + type diffusion layers 102 (about 1 μm in the figure)
Only one diffusion layer is shown). Film thickness 10 by thermal CVD using monosilane gas and oxygen gas
A silicon oxide film having a thickness of about 0 mn is deposited, and a BPSG film having a thickness of about 1900 mn is deposited by thermal CVD using monosilane gas, phosphine (PH 3 ) gas, diborane (B 2 H 6 ) gas and oxygen gas. As a result, the two layers of the silicon oxide insulating film 20
An interlayer insulating film 103 having a film thickness of about 00 nm is formed on the entire surface. Then, heat treatment is performed in nitrogen gas to reflow and densify the BPSG film, which is an upper layer of the interlayer insulating film 103. Next, a plurality of contact holes 104a (only one contact hole is shown in the figure) reaching each predetermined position of the N + type diffusion layer 102 are formed by RIE using a carbon fluoride-based gas. Is formed by. The diameter of the contact holes 104a is about 350 nm, and the aspect ratio of these contact holes 104a is about 5.7 [FIG.
(A)].

【0023】次に、コンタクトホール104a底面に露
出したN+ 型拡散層102表面の自然酸化膜(図示せ
ず)を弗酸系の溶液で除去した後、モノシランガスの熱
分解を用いたLPCVDにより膜厚10nm程度の多結
晶シリコン膜105aを全面に形成する〔図1
(b)〕。この多結晶シリコン膜105aは、この膜の
膜厚がコンタクトホール104aの口径に比べて充分に
薄く,かつLPCVDによるため等方性が良く成膜でき
ることから、層間絶縁膜103上面と同じ膜厚でコンタ
クトホール104aの底面(および側壁)にも支障なく
形成される。また、この多結晶シリコン膜105aの成
膜には、異方性に優れた成膜装置であるPECVD装置
を用いてもよい。このときには、層間絶縁膜103上面
の膜厚:コンタクトホール104a側壁の膜厚:コンタ
クトホール104a底面の膜厚≒2:1:2となる。な
お、この多結晶シリコン膜105aを常圧化学気相成長
(APCVD)により形成するならば、コンタクトホー
ル104aの底面(および側壁)への成膜には支障を来
たすことになる。
Next, a natural oxide film (not shown) on the surface of the N + type diffusion layer 102 exposed on the bottom surface of the contact hole 104a is removed by a hydrofluoric acid-based solution, and then the film is formed by LPCVD using thermal decomposition of monosilane gas. A polycrystalline silicon film 105a having a thickness of about 10 nm is formed on the entire surface [FIG.
(B)]. Since this polycrystalline silicon film 105a has a film thickness sufficiently smaller than the diameter of the contact hole 104a and can be formed with good isotropy by LPCVD, it has the same film thickness as the upper surface of the interlayer insulating film 103. It is also formed on the bottom surface (and side wall) of the contact hole 104a without any trouble. A PECVD apparatus, which is a film forming apparatus having excellent anisotropy, may be used for forming the polycrystalline silicon film 105a. At this time, the film thickness on the upper surface of the interlayer insulating film 103: the film thickness on the side wall of the contact hole 104a: the film thickness on the bottom surface of the contact hole 104a≈2: 1: 2. If this polycrystalline silicon film 105a is formed by atmospheric pressure chemical vapor deposition (APCVD), it will hinder the film formation on the bottom surface (and side wall) of the contact hole 104a.

【0024】なお、上記多結晶シリコン膜105aを形
成する代りに、非晶質シリコン膜を形成してもよい。非
晶質シリコン膜の形成には、PECVDもしくはLPC
VDを用いるのが好ましい。
An amorphous silicon film may be formed instead of forming the polycrystalline silicon film 105a. PECVD or LPC is used to form the amorphous silicon film.
It is preferable to use VD.

【0025】次に、シリコン基板101をECR−PE
CVD装置内に挿入する。このECR−PECVD装置
は、室内の磁束密度が875Gaussになるように磁
場コイルで囲まれたプラズマ室内に、導波管から2.4
5GHzのマイクロ波が入射され、電子のサイクロトロ
ン共鳴が起るようになっている。共鳴電子(サイクロト
ロン共鳴した電子)が反応室内に導入され、この電子か
ら原料ガスにエネルギーが伝達され、成膜に必要なラジ
カル,イオン等が形成される。共鳴電子の生成により、
このECR−PECVD装置は、LPCVD装置より低
温で成膜できる。このECR−PECVD装置内におい
て、まず、0.6Pa程度の圧力下でシリコン基板10
1が500℃程度に加熱される。その後、流量75sc
cmのアルゴンガスと流量25sccmの水素ガスとが
このECR−PECVD装置内に導入され、ECRプラ
ズマを発生させることにより多結晶シリコン膜105a
表面に形成されている自然酸化膜(図示せず)が除去さ
れる。
Next, the silicon substrate 101 is mounted on the ECR-PE.
Insert in CVD equipment. In this ECR-PECVD apparatus, a waveguide is placed in a plasma chamber surrounded by a magnetic field coil so that the magnetic flux density in the chamber is 875 Gauss.
Microwaves of 5 GHz are incident, and cyclotron resonance of electrons occurs. Resonant electrons (electrons that have undergone cyclotron resonance) are introduced into the reaction chamber, energy is transferred from these electrons to the source gas, and radicals, ions, etc. necessary for film formation are formed. By the generation of resonant electrons,
This ECR-PECVD apparatus can form a film at a lower temperature than the LPCVD apparatus. In this ECR-PECVD apparatus, first, the silicon substrate 10 is placed under a pressure of about 0.6 Pa.
1 is heated to about 500 ° C. After that, the flow rate is 75sc
cm 2 of argon gas and 25 sccm of hydrogen gas were introduced into the ECR-PECVD apparatus, and ECR plasma was generated to generate polycrystalline silicon film 105a.
The natural oxide film (not shown) formed on the surface is removed.

【0026】続いて、シリコン基板101を500℃程
度に加熱した状態で、この装置に4塩化チタンガスが5
sccm,水素ガスが25sccm,アルゴンガスが7
5sccmの流量からなる混合ガスを導入し、0.1P
a程度の圧力下で2kWのプラズマパワーをかける。こ
の状態で、4塩化チタンから分解生成されたチタンラジ
カル等が多結晶シリコン膜105aと反応し、この多結
晶シリコン膜105aが膜厚20nm程度のチタンシリ
サイド膜107aに変換される。ECR−PECVD装
置は元来異方性に優れた成膜装置ではあるが、このチタ
ンシリサイド膜107aの成膜がシリサイド化反応であ
ることから、このチタンシリサイド膜107aの膜厚は
層間絶縁膜103上面とコンタクトホール104a側壁
とで同じになる。一方、コンタクトホール104a底面
を成すN+ 型拡散層102表面の自然酸化膜も除去され
ているため、このN+ 型拡散層102表層部もチタンシ
リサイド膜105aに変換される。この部分でのチタン
シリサイド膜105aの膜厚は25nm程度に制御でき
る〔図1(c)〕。
Subsequently, while the silicon substrate 101 was heated to about 500 ° C., titanium tetrachloride gas was added to the device at 5 ° C.
sccm, hydrogen gas 25 sccm, argon gas 7
Introduce a mixed gas with a flow rate of 5 sccm to obtain 0.1 P
A plasma power of 2 kW is applied under a pressure of about a. In this state, titanium radicals or the like decomposed and produced from titanium tetrachloride react with the polycrystalline silicon film 105a, and this polycrystalline silicon film 105a is converted into a titanium silicide film 107a having a film thickness of about 20 nm. The ECR-PECVD apparatus is originally a film forming apparatus having excellent anisotropy, but since the film formation of the titanium silicide film 107a is a silicidation reaction, the film thickness of the titanium silicide film 107a is the interlayer insulating film 103. The upper surface and the side wall of the contact hole 104a are the same. On the other hand, since the natural oxide film on the surface of the N + type diffusion layer 102 forming the bottom surface of the contact hole 104a is also removed, the surface layer portion of the N + type diffusion layer 102 is also converted into the titanium silicide film 105a. The thickness of the titanium silicide film 105a in this portion can be controlled to about 25 nm [FIG. 1 (c)].

【0027】ここで上記のシリサイド化反応について、
補足説明しておく。シリコン基板表面の全面に多結晶シ
リコン膜を堆積した試料,P型シリコン基板表面の全面
にN+ 拡散層を堆積した試料およびP型シリコン基板表
面の全面にN+ 拡散層を堆積した試料を用意して、それ
ぞれの試料の表面の自然酸化膜を除去した後、上記条件
のもとでチタンシリサイド膜を形成した本発明者等の実
験によると、多結晶シリコン膜,N+ 拡散層およびP+
拡散層がそれぞれチタンシリサイド膜に変換される速度
は、それぞれ約200nm/min,約10〜20nm
/minおよび約20〜30nm/minである。な
お、非晶質シリコン膜がチタンシリサイド膜に変換され
る速度は、多結晶シリコン膜がチタンシリサイド膜に変
換される速度より高くなる。このシリサイド化反応にお
いて、多結晶シリコン膜105aが全面を覆っているこ
とを勘案すれば、プラズマ中での反応生成物であるSi
ClX におけるSi−Cl結合からの発光スペクトル
(波長約280nm)強度が急減するのを観測すること
によって、この多結晶シリコン膜105aのシリサイド
化反応の終止点(時間)の測定が容易である。
Here, regarding the above silicidation reaction,
Supplementary explanation. Samples deposited polycrystalline silicon film on the entire surface of the silicon substrate surface, providing a sample deposited on the entire surface N + diffusion layer of the sample and the P-type silicon substrate surface by depositing an N + diffusion layer on the entire surface of the P-type silicon substrate surface After removing the natural oxide film on the surface of each sample, the titanium silicide film was formed under the above-mentioned conditions. According to an experiment by the present inventors, the polycrystalline silicon film, the N + diffusion layer, and the P +
The speed at which the diffusion layers are converted into titanium silicide films is about 200 nm / min and about 10 to 20 nm, respectively.
/ Min and about 20 to 30 nm / min. The rate at which the amorphous silicon film is converted into the titanium silicide film is higher than the rate at which the polycrystalline silicon film is converted into the titanium silicide film. In consideration of the fact that the polycrystalline silicon film 105a covers the entire surface in this silicidation reaction, Si which is a reaction product in plasma is used.
The end point (time) of the silicidation reaction of the polycrystalline silicon film 105a can be easily measured by observing the intensity of the emission spectrum (wavelength about 280 nm) from the Si—Cl bond in Cl X that sharply decreases.

【0028】なお、多結晶シリコン膜105aの成膜前
にコンタクトホール104a底面を成すN+ 型拡散層1
02表面の自然酸化膜の除去を行なわなかった場合、こ
のコンタクトホール104a底面の部分では、N+ 型拡
散層102表面での上記シリサイド化反応は起らずに、
多結晶シリコン膜105aのみで上記シリサイド化反応
が起る。その結果、コンタクトホール104aにおける
コンタクト抵抗は低くならなくなる。さらになお、多結
晶シリコン膜105a表面の自然酸化膜の除去を行なわ
なかった場合、上記温度でのシリサイド化反応は起らず
に、この自然酸化膜上には(成膜速度が極めて低いた
め)膜厚が1nm台の極めて薄いチタン膜もしくは粒径
が1nm台のチタン粒子が形成されることになる。
The N + type diffusion layer 1 forming the bottom surface of the contact hole 104a is formed before the polycrystalline silicon film 105a is formed.
02 If the natural oxide film on the surface is not removed, the silicidation reaction does not occur on the surface of the N + type diffusion layer 102 at the bottom of the contact hole 104a,
The silicidation reaction occurs only in the polycrystalline silicon film 105a. As a result, the contact resistance in the contact hole 104a does not become low. Furthermore, if the natural oxide film on the surface of the polycrystalline silicon film 105a is not removed, the silicidation reaction does not occur at the above temperature and the natural oxide film is formed on the natural oxide film (because the film forming rate is extremely low). An extremely thin titanium film having a film thickness on the order of 1 nm or titanium particles having a particle size on the order of 1 nm is formed.

【0029】引き続いて、上記終止点の検出にともな
い、上記ECR−PECVD装置内に流量8sccm程
度の窒素ガスの追加導入を行ない、4塩化チタンと窒素
とをECRプラズマのもとで反応させる。これにより、
層間絶縁膜103上面上のチタンシリサイド膜107a
の表面に膜厚50nm程度の窒化チタン膜108aを堆
積する。このとき、(ECR−PECVD装置による成
膜が異方性に優れているため)コンタクトホール104
a側壁および底面での窒化チタン膜108aの膜厚は、
それぞれ25nm程度および50nm程度となる。この
段階でのコンタクトホール104aのアスペクト比は、
約7.7となり当初の値(約5.7)より高くなる。
Subsequently, upon detection of the end point, nitrogen gas having a flow rate of about 8 sccm is additionally introduced into the ECR-PECVD apparatus, and titanium tetrachloride and nitrogen are reacted under ECR plasma. This allows
The titanium silicide film 107a on the upper surface of the interlayer insulating film 103
A titanium nitride film 108a having a film thickness of about 50 nm is deposited on the surface of the. At this time, the contact hole 104 (because the film formed by the ECR-PECVD apparatus has excellent anisotropy).
The thickness of the titanium nitride film 108a on the side wall and the bottom surface of a is
They are about 25 nm and about 50 nm, respectively. The aspect ratio of the contact hole 104a at this stage is
It will be about 7.7, which is higher than the original value (about 5.7).

【0030】次に、シリコン基板101を上記ECR−
PECVD装置から取り出した後、LPCVD装置に挿
入し、水素ガスによる6弗化タングステン(WF6 )ガ
スの還元反応により、窒化チタン膜108aを覆うタン
グステン膜109を形成する。層間絶縁膜103上面上
でのタングステン膜109の膜厚は、250nm程度で
ある〔図1(b)〕。タンズステン膜の成膜には、コン
タクトホール104内への充填性という点から、スパッ
タリングは好ましくない。タンズステン膜105の代り
に、タングステンシリサイド膜を形成してもよい。タン
グステンシリサイド膜は、6弗化タングステンガス1に
対してモノシランガス20程度の流量比のもとで、36
0〜400℃程度でのLPCVDにより成膜できる。コ
ンタクトホール104a内に空孔を形成することなく充
分に充填し、かつ、コンタクトホール104aの直上の
部分を含めてこのタングステン膜109の上面が概ね平
坦であるためには、タングステン膜109の膜厚は薄く
ても200nmは必要である。なお、タングステン膜か
らなる金属配線を形成するとするならば、このタングス
テン膜の膜厚は500nm程度あるのが好ましい。
Next, the silicon substrate 101 is mounted on the ECR-
After being taken out from the PECVD apparatus, it is inserted into the LPCVD apparatus and a tungsten film 109 covering the titanium nitride film 108a is formed by a reduction reaction of tungsten hexafluoride (WF 6 ) gas with hydrogen gas. The film thickness of the tungsten film 109 on the upper surface of the interlayer insulating film 103 is about 250 nm [FIG. 1 (b)]. Sputtering is not preferable for forming the tin-stained film from the viewpoint of filling the contact hole 104. A tungsten silicide film may be formed instead of the tungsten film 105. The tungsten silicide film has a flow rate ratio of about 20 monosilane gas to 1 tungsten hexafluoride gas,
The film can be formed by LPCVD at 0 to 400 ° C. In order to fill the contact hole 104a sufficiently without forming voids and to make the upper surface of the tungsten film 109 including the portion directly above the contact hole 104a substantially flat, the film thickness of the tungsten film 109 is set. Is required to be 200 nm even if it is thin. If a metal wiring made of a tungsten film is to be formed, the thickness of the tungsten film is preferably about 500 nm.

【0031】次に、アルゴンガスをキャリアガスとし6
弗化硫黄(SF6 )ガスと酸素ガスとをエッチャントガ
スとする等方性のプラズマエッチングにより、層間絶縁
膜103上面上のタングステン膜109,窒化チタン膜
108aおよびチタンシリサイド膜107aを順次エッ
チバックして、コンタクトホール104a内にタングス
テン膜109a,窒化チタン膜108aaおよびチタン
シリサイド膜107aaを残置させる〔図2(a)〕。
Next, using argon gas as a carrier gas, 6
The tungsten film 109, the titanium nitride film 108a, and the titanium silicide film 107a on the upper surface of the interlayer insulating film 103 are sequentially etched back by isotropic plasma etching using sulfur fluoride (SF 6 ) gas and oxygen gas as etchant gases. Then, the tungsten film 109a, the titanium nitride film 108aa, and the titanium silicide film 107aa are left in the contact hole 104a [FIG. 2 (a)].

【0032】なお、層間絶縁膜103上面上のタングス
テン膜109のみを除去して層間絶縁膜103上面上の
窒化チタン膜108aおよびチタンシリサイド膜107
aを残置させておきたいときには、アルゴンガスをキャ
リアガスとし6弗化硫黄ガスと酸素ガスとをエッチャン
トガスとする上記等方性プラズマエッチングにより例え
ば膜厚150nm程度のタングステン膜109をエッチ
ング除去し、さらに、アルゴンガスをキャリアガスとし
6弗化硫黄ガスをエッチャントガスとする(異方性の)
RIEにより残りの層間絶縁膜103上面上のタングス
テン膜109をエッチング除去してもよい。このRIE
はタングステンに対するエッチングの選択性が高く、窒
化チタン膜108aおよびチタンシリサイド膜107a
はほとんどエッチングされない。さらになお、タングス
テン膜からなる金属配線を形成する場合には、フォトレ
ジストパターンをマスクして、上記RIEによりタング
ステン膜をパターニングする。さらにこのフォトレジス
トパターンをマスクにして、3塩化ボロン(BCl3
ガスと塩素ガスとをエッチャントガスとしたRIEによ
り窒化チタン膜およびチタンシリサイド膜をパターニン
グすればよい。
Incidentally, by removing only the tungsten film 109 on the upper surface of the interlayer insulating film 103, the titanium nitride film 108a and the titanium silicide film 107 on the upper surface of the interlayer insulating film 103 are removed.
When it is desired to leave a, the tungsten film 109 having a thickness of, for example, about 150 nm is etched and removed by the above isotropic plasma etching using argon gas as a carrier gas and sulfur hexafluoride gas and oxygen gas as etchants. Further, argon gas is used as a carrier gas and sulfur hexafluoride gas is used as an etchant gas (anisotropic).
The remaining tungsten film 109 on the upper surface of the interlayer insulating film 103 may be removed by etching by RIE. This RIE
Has a high etching selectivity with respect to tungsten, and the titanium nitride film 108a and the titanium silicide film 107a are
Is hardly etched. Furthermore, when forming a metal wiring made of a tungsten film, the photoresist film is masked and the tungsten film is patterned by the RIE. Further, using this photoresist pattern as a mask, boron trichloride (BCl 3 )
The titanium nitride film and the titanium silicide film may be patterned by RIE using gas and chlorine gas as the etchant gas.

【0033】次に、スパッタリングおよび反応性スパッ
タリングにより、全面にチタン膜116および窒化チタ
ン膜118を順次成膜し、さらにスパッタリングにより
例えばアルミニウム膜119aを全面に径膜する〔図2
(b)〕。なお、アルミニウム膜119aの上にスパッ
タリングによる窒化チタン膜をさらに成膜してもよい。
また、アルミニウム膜119aの代りに、アルミ−シリ
コン合金膜,アルミ−シリコン−銅合金膜あるいはアル
ミ−ゲルマニウム合金膜等のアルミ合金膜を用いてもよ
く、さらには銅膜を用いてもよい。さらになお、窒化チ
タン膜108aを形成した後、タングステン膜109お
よびアルミニウム膜119aを形成する代りに、LPC
VDもしくはPECVDにより例えばトリイソブチルア
ルミニウム(Al(i−C4 9 3 )等の有機アルミ
ニウムを熱分解して形成するアルミニウム膜を用いるこ
とも可能である。
Next, a titanium film 116 and a titanium nitride film 118 are sequentially formed on the entire surface by sputtering and reactive sputtering, and an aluminum film 119a, for example, is formed on the entire surface by sputtering [FIG. 2].
(B)]. Note that a titanium nitride film may be further formed over the aluminum film 119a by sputtering.
Further, instead of the aluminum film 119a, an aluminum alloy film such as an aluminum-silicon alloy film, an aluminum-silicon-copper alloy film or an aluminum-germanium alloy film may be used, and further a copper film may be used. Furthermore, instead of forming the tungsten film 109 and the aluminum film 119a after forming the titanium nitride film 108a, LPC is used.
It is also possible to use an aluminum film an organoaluminum formed by thermal decomposition of such VD or PECVD, for example, by triisobutyl aluminum (Al (i-C 4 H 9) 3).

【0034】続いて、フォトレジストパターン(図示せ
ず)をマスクにして,3塩化ボロンガスと塩素ガスとを
エッチャントガスとしたRIEにより、アルミニウム膜
119a,窒化チタン膜118およびチタン膜117を
パターニングする。これにより、チタン膜117a,窒
化チタン膜118aおよびアルミニウム膜119aaが
順次積層されてなる金属配線120aが、形成される
〔図2(c)〕。
Then, using a photoresist pattern (not shown) as a mask, the aluminum film 119a, the titanium nitride film 118 and the titanium film 117 are patterned by RIE using boron trichloride gas and chlorine gas as etchants. As a result, the metal wiring 120a is formed by sequentially stacking the titanium film 117a, the titanium nitride film 118a, and the aluminum film 119aa [FIG. 2 (c)].

【0035】上記第1の実施例における成膜直後のチタ
ンシリサイド膜107aのX線回折スペクトルの強度分
布を示すグラフである図3を参照すると、このチタンシ
リサイド膜107aの結晶構造は、低抵抗相のC54構
造である。この事実は、前述したようにC54構造のチ
タンシリサイド膜を得るには750〜800℃程度の熱
処理を必要としたことと、上記の1993年の第10回
ヴィ−エル−エス−アイ・マルチレベル・インターコネ
クション・カンファレンス予稿集405−411頁の報
告では700℃の熱処理後のチタンシリサイド膜の結晶
構造がC49構造であったこととに矛盾する。
Referring to FIG. 3, which is a graph showing the intensity distribution of the X-ray diffraction spectrum of the titanium silicide film 107a immediately after the film formation in the first embodiment, the crystal structure of the titanium silicide film 107a has a low resistance phase. Is a C54 structure. This fact means that a heat treatment at about 750 to 800 ° C. was required to obtain a titanium silicide film having a C54 structure, and that the 10th V-S-I multilevel in 1993 mentioned above was required. -In the report of Interconnection Conference Proceedings pp. 405-411, it contradicts that the crystal structure of the titanium silicide film after the heat treatment at 700 ° C was the C49 structure.

【0036】ECR−PECVDでは、このように基板
温度が500℃程度でC54構造となるのは、次のよう
な理由によるものと推測される。高エネルギーを有した
共鳴電子により、水素ガスから高エネルギーを有する水
素ラジカル,励起された水素原子等が生成されやすくな
る。これら共鳴電子,水素ラジカル等により、4塩化チ
タンガスはますます還元されやすくなり、高エネルギー
を有するチタン・ラジカル,チタン・イオン等が分離生
成しやすくなる。また、これら共鳴電子,水素ラジカル
等により、多結晶シリコン膜105aには不飽和結合
(dangling bond)やSi−H結合が形成
されやすくなり、これらの結合と高エネルギーを有した
状態のチタン・ラジカル,チタン・イオン等とが反応す
る。すなわち、(不飽和結合やSi−H結合を多量に含
んだ)多結晶シリコン膜105aと反応するチタン・ラ
ジカル等が高エネルギーを有した状態であるため、基板
温度が500℃程度であるにもかかわらず、低抵抗相の
C54構造を有するチタンシリサイド膜107aが得ら
れる。一方、LPCVDによるコンタクトホールでのチ
タンシリサイド膜の選択的な形成では、この反応がほぼ
純粋な化学反応によるため、低抵抗相のC54構造を有
するチタンシリサイド膜を得るには、750℃以上の基
板温度が必要となる。
In ECR-PECVD, it is presumed that the C54 structure at a substrate temperature of about 500 ° C. is due to the following reasons. Due to the resonance electrons having high energy, hydrogen radicals having high energy, excited hydrogen atoms and the like are easily generated from hydrogen gas. Due to these resonance electrons, hydrogen radicals, etc., titanium tetrachloride gas is more and more easily reduced, and titanium radicals, titanium ions, etc. having high energy are more likely to be separated and produced. In addition, due to these resonance electrons, hydrogen radicals, etc., unsaturated bonds and Si—H bonds are likely to be formed in the polycrystalline silicon film 105a, and these radicals and titanium radicals having high energy are formed. , Reacts with titanium ions. That is, since the titanium radicals or the like that react with the polycrystalline silicon film 105a (which contains a large amount of unsaturated bonds or Si—H bonds) have high energy, the substrate temperature is about 500 ° C. Regardless, the titanium silicide film 107a having the C54 structure of the low resistance phase is obtained. On the other hand, in the selective formation of the titanium silicide film in the contact hole by LPCVD, since this reaction is an almost pure chemical reaction, in order to obtain a titanium silicide film having a C54 structure of a low resistance phase, a substrate at 750 ° C. or higher is used. Temperature is required.

【0037】また、N+ 拡散層およびP+ 拡散層のチタ
ンシリサイド膜への変換速度に比べて、非晶質シリコン
膜,多結晶シリコン膜等のシリコン膜のチタンシリサイ
ド膜への変換速度が高いのは、成膜段階でこれらシリコ
ン膜中の不飽和結合やSi−H結合の密度が拡散層に比
べて極めて高いためと考えられる。
Further, the conversion speed of the silicon film such as the amorphous silicon film or the polycrystalline silicon film into the titanium silicide film is higher than the conversion speed of the N + diffusion layer and the P + diffusion layer into the titanium silicide film. It is considered that the density of unsaturated bonds and Si—H bonds in the silicon film at the film forming stage is extremely higher than that of the diffusion layer.

【0038】上記第1の実施例によると、コンタクトホ
ールを形成した後、ECR−PECVDによりチタンシ
リサイド膜等を形成するため、狭い口径と高アスペクト
比とを有するコンタクトホールの底面へのバリアメタル
層の形成が容易になる。また、拡散層の深さ(Xj )を
深くするような高温にしないで、低抵抗相のC54構造
を有するチタンシリサイド膜を形成できる。さらに、拡
散層表面に形成された多結晶シリコン膜と制御性よく拡
散層のごく表層部のみとをチタンシリサイド膜に変換す
ることが可能なため、Xj を実効的に浅くすることもな
く,かつ,拡散層の不純物分布を変動させることもな
い。このため、コンタクト抵抗の上昇と接合リーク耐性
の劣化とを同時に抑制することが容易になる。
According to the first embodiment, since the titanium silicide film or the like is formed by ECR-PECVD after forming the contact hole, the barrier metal layer on the bottom surface of the contact hole having a narrow aperture and a high aspect ratio. Formation is facilitated. Further, the titanium silicide film having the C54 structure of the low resistance phase can be formed without raising the temperature to increase the depth (X j ) of the diffusion layer. Furthermore, since the polycrystalline silicon film formed on the surface of the diffusion layer and only the very surface layer of the diffusion layer can be converted into the titanium silicide film with good controllability, X j is not effectively made shallow. Moreover, the distribution of impurities in the diffusion layer is not changed. Therefore, it becomes easy to simultaneously suppress the increase in contact resistance and the deterioration in junction leak resistance.

【0039】従来のLPCVDによるコンタクトホール
部へのチタンシリサイド膜の選択形成による方法では、
ゲート電極がシリサイド,ポリサイドあるいは高融点金
属からなる場合、ゲート電極に対するコンタクトホール
へのチタンシリサイド膜の形成は不可能であり、この部
分でのコンタクト抵抗の上昇を抑制することは不可能で
あった。上記第1の実施例を採用すれば、シリサイド,
ポリサイドあるいは高融点金属からなるゲート電極に対
するコンタクトホールにおいて、金属配線とゲート電極
との間のコンタクト抵抗も高くなることが避けられる。
In the conventional method of selectively forming a titanium silicide film on the contact hole portion by LPCVD,
When the gate electrode is made of silicide, polycide or refractory metal, it is impossible to form a titanium silicide film in the contact hole for the gate electrode, and it is impossible to suppress the increase in contact resistance in this portion. . If the first embodiment is adopted, silicide,
In the contact hole for the gate electrode made of polycide or refractory metal, it is possible to prevent the contact resistance between the metal wiring and the gate electrode from increasing.

【0040】なお、上記第1の実施例では、P型シリコ
ン基板表面に形成されたN+ 型拡散層に達するコンタク
トホールに適用されたが、本実施例はこれに限定される
ものではなく、Pウェル表面に形成されたN+ 型拡散
層,N型シリコン基板もしくはNウェル表面に形成され
たP+ 型拡散層等に達するコンタクトホールにも適用で
きる。さらに、バイポーラ,CMOSあるいはBiCO
M等の半導体装置に対しても適用できる。ここで、コン
タクト抵抗に関する具体的な例を示しておく。本実施例
におけるコンタクトホール105aの口径は350nm
程度であったが、例えばP型シリコン基板表面にNウェ
ルを形成し、さらにN+ 型拡散層およびP+ 型拡散層を
形成し、上記の1993年の第10回ヴィ−エル−エス
−アイ・マルチレベル・インターコネクション・カンフ
ァレンス予稿集405−411頁の報告と同様に、口径
が0.6μm程度のこれらの拡散層に達するコンタクト
ホールを形成し、本実施例を適用し、コンタクト抵抗を
測定した。本実施を適用した場合、N+ 型拡散層でのコ
ンタクト抵抗は10〜15Ω/個(上記報告の場合20
〜30Ω/個),P+ 型拡散層でのコンタクト抵抗は3
0〜40Ω/個(上記報告の場合50〜70Ω/個)と
なった。
Although the first embodiment is applied to the contact hole reaching the N + type diffusion layer formed on the surface of the P type silicon substrate, the present embodiment is not limited to this. The present invention can also be applied to a contact hole reaching an N + type diffusion layer formed on the P well surface, an N type silicon substrate, a P + type diffusion layer formed on the N well surface, or the like. In addition, bipolar, CMOS or BiCO
It is also applicable to semiconductor devices such as M. Here, a specific example regarding the contact resistance will be shown. The diameter of the contact hole 105a in this embodiment is 350 nm.
For example, an N well is formed on the surface of a P type silicon substrate, and an N + type diffusion layer and a P + type diffusion layer are further formed.・ As in the case of the report on Multi-level Interconnection Conference Proceedings pp. 405-411, contact holes were formed to reach these diffusion layers with a diameter of about 0.6 μm, this example was applied, and the contact resistance was measured. did. When this embodiment is applied, the contact resistance in the N + type diffusion layer is 10 to 15 Ω / piece (20 in the case of the above report).
~ 30Ω / piece), the contact resistance in the P + type diffusion layer is 3
The value was 0 to 40 Ω / piece (50 to 70 Ω / piece in the above report).

【0041】さらになお、本実施例ではチタンシリサイ
ド膜および窒化チタン膜の形成にECR−PECVD装
置を用いたが、ヘリコン波によるPECVD(HW−P
ECVD)装置を用いることもできる。本実施例ではプ
ラズマ密度の均一性の制約から6インチ以下の径のシリ
コン・ウェハに対して適用可能であるが、HW−PEC
VD装置は8インチ以上の径のシリコン・ウェハにも適
用できる。
Furthermore, in this embodiment, the ECR-PECVD apparatus was used to form the titanium silicide film and the titanium nitride film, but PECVD (HW-P) by helicon wave was used.
ECVD) equipment can also be used. The present embodiment is applicable to a silicon wafer having a diameter of 6 inches or less due to the limitation of uniformity of plasma density. However, HW-PEC is applicable.
The VD device can also be applied to silicon wafers with a diameter of 8 inches or more.

【0042】半導体装置の製造工程の模式断面図である
図4を参照すると、本発明の第2の実施例は、金属配線
形成直前のコンタクトホールの実効的なアスペクト比が
低くなる製造方法であり、以下のようになっている。
Referring to FIG. 4, which is a schematic cross-sectional view of the manufacturing process of the semiconductor device, the second embodiment of the present invention is a manufacturing method in which the effective aspect ratio of the contact hole immediately before the formation of the metal wiring is lowered. , Is as follows.

【0043】まず、上記第1の実施例と同様に、P型シ
リコン基板101表面の所定の領域に選択的に複数のN
+ 型拡散層102(図では1つの拡散層のみを図示して
ある)を形成し、2000nm程度の膜厚を有する層間
絶縁膜103を全面に形成し、窒素ガス中での熱処理に
よりこの層間絶縁膜103を緻密化する。次に、上記第
1の実施例と同様の方法により、それぞれ上記N+ 型拡
散層102のそれぞれの所定の位置に達する複数のコン
タクトホール104b(図では1つのコンタクトホール
のみを図示してある)を形成する。これらのコンタクト
ホール104bの口径も350nm程度であり、この段
階でのこれらのコンタクトホール104bのアスペクト
比も約5.7である。次に、コンタクトホール104b
底面に露出したN+ 型拡散層102表面の自然酸化膜
(図示せず)を弗酸系の溶液で除去する。続いて、シリ
コン基板101をLPCVD装置に挿入し、基板温度を
600℃程度にしてジクロルシラン(SiCl2 2
ガスと塩化水素(HCl)ガスとをこのLPCVD装置
に導入し、コンタクトホール104b底面のN+ 型拡散
層102表面上に例えば膜厚100nm程度の多結晶シ
リコン膜105bを選択成長させる〔図4(a)〕。
First, as in the first embodiment, a plurality of Ns are selectively formed in a predetermined region on the surface of the P-type silicon substrate 101.
A + type diffusion layer 102 (only one diffusion layer is shown in the figure) is formed, an interlayer insulating film 103 having a film thickness of about 2000 nm is formed on the entire surface, and this interlayer insulation is performed by heat treatment in nitrogen gas. The film 103 is densified. Next, by the same method as in the first embodiment, a plurality of contact holes 104b reaching respective predetermined positions of the N + type diffusion layer 102 (only one contact hole is shown in the figure). To form. The diameter of these contact holes 104b is also about 350 nm, and the aspect ratio of these contact holes 104b at this stage is also about 5.7. Next, the contact hole 104b
The native oxide film (not shown) on the surface of the N + type diffusion layer 102 exposed on the bottom surface is removed with a hydrofluoric acid-based solution. Then, the silicon substrate 101 is inserted into an LPCVD apparatus, the substrate temperature is set to about 600 ° C., and dichlorosilane (SiCl 2 H 2 ) is added.
Gas and hydrogen chloride (HCl) gas are introduced into this LPCVD apparatus to selectively grow a polycrystalline silicon film 105b having a film thickness of, for example, about 100 nm on the surface of the N + type diffusion layer 102 at the bottom of the contact hole 104b [FIG. a)].

【0044】次に、シリコン基板101を上記第1の実
施例で用いたECR−PECVD装置内に挿入する。
0.6Pa程度の圧力下で、シリコン基板101を50
0℃程度に加熱し、この装置内に75sccm程度のア
ルゴンガスと25sccm程度の水素ガスとを導入し,
ECRプラズマを発生させて、上記多結晶シリコン膜1
05b表面の自然酸化膜(図示せず)を除去する。
Next, the silicon substrate 101 is inserted into the ECR-PECVD apparatus used in the first embodiment.
Under the pressure of about 0.6 Pa, the silicon substrate 101 is moved to 50
After heating to about 0 ° C., an argon gas of about 75 sccm and a hydrogen gas of about 25 sccm are introduced into this device,
The polycrystalline silicon film 1 is generated by generating ECR plasma.
The native oxide film (not shown) on the surface of 05b is removed.

【0045】続いて、まず第1の段階として、シリコン
基板101を500℃程度に加熱した状態で、この装置
に4塩化チタンガスが10sccm,水素ガスが25s
ccm,アルゴンガスが100sccmの流量からなる
混合ガスを導入し、0.1Pa程度の圧力下で2kWの
プラズマパワーを1〜2秒間程度かける。これは、シリ
サイド化反応を均一に起しやすくするためである。次に
第2の段階として、4塩化チタンガスが5sccm,水
素ガスが200sccm,アルゴンガスが100scc
mの流量からなるように混合比を変更し、0.1Pa程
度の圧力下で2kWのプラズマパワーを10分間程度か
ける。これら2段階のシリサイド化反応により、4塩化
チタンから分解生成されたチタンラジカル等が多結晶シ
リコン膜105bおよびN+ 型拡散層102と反応し、
この膜厚100nm程度の多結晶シリコン膜105bと
10nm程度の厚さのN+ 型拡散層102の表層部とが
膜厚220nm程度のチタンシリサイド膜107bに変
換される。上記第2段階のシリサイド化反応における水
素ガスの流量比は、上記第1の実施例の水素ガスの流量
比より高めてある。これは、上記第1の実施例の多結晶
シリコン膜105aの表面積に比べて本実施例の多結晶
シリコン膜105bの露出面積が極めて小さいことか
ら、本実施例でのシリサイド化の変換速度を低くするた
めである。多結晶シリコン膜およびN+ 拡散層がそれぞ
れチタンシリサイド膜に変換される第2段階での速度
は、それぞれ約20nm/minおよび約2nm/mi
n(それぞれ、上記第1の実施例の変換速度の1/10
程度)である。また、この10分間程度のシリサイド化
反応において、層間絶縁膜103上面とコンタクトホー
ル104a側壁とには、1nm前後の膜厚のチタン膜
(図示せず)もしくは径が1nm前後のチタン粒子(図
示せず)が形成される〔図4(b)〕。
Subsequently, as a first step, in a state where the silicon substrate 101 is heated to about 500 ° C., 10 sccm of titanium tetrachloride gas and 25 s of hydrogen gas are added to this apparatus.
A mixed gas having a flow rate of ccm and an argon gas of 100 sccm is introduced, and a plasma power of 2 kW is applied for about 1 to 2 seconds under a pressure of about 0.1 Pa. This is for facilitating the silicidation reaction to occur uniformly. Next, in the second stage, titanium tetrachloride gas is 5 sccm, hydrogen gas is 200 sccm, and argon gas is 100 sccc.
The mixing ratio is changed so that the flow rate is m, and a plasma power of 2 kW is applied for about 10 minutes under a pressure of about 0.1 Pa. By these two-step silicidation reaction, titanium radicals decomposed and produced from titanium tetrachloride react with the polycrystalline silicon film 105b and the N + type diffusion layer 102,
The polycrystalline silicon film 105b having a thickness of about 100 nm and the surface layer portion of the N + type diffusion layer 102 having a thickness of about 10 nm are converted into a titanium silicide film 107b having a thickness of about 220 nm. The flow rate ratio of hydrogen gas in the silicidation reaction in the second stage is higher than the flow rate ratio of hydrogen gas in the first embodiment. This is because the exposed area of the polycrystalline silicon film 105b of this embodiment is extremely smaller than the surface area of the polycrystalline silicon film 105a of the first embodiment, so that the conversion rate of silicidation in this embodiment is low. This is because The velocities in the second stage at which the polycrystalline silicon film and the N + diffusion layer are converted into the titanium silicide film are about 20 nm / min and about 2 nm / mi, respectively.
n (each 1/10 of the conversion speed of the first embodiment described above)
Degree). In this silicidation reaction for about 10 minutes, a titanium film (not shown) having a film thickness of about 1 nm or titanium particles (not shown) having a diameter of about 1 nm are formed on the upper surface of the interlayer insulating film 103 and the side wall of the contact hole 104a. (Fig. 4 (b)).

【0046】次に、上記ECR−PECVD装置内に流
量8sccmの窒素ガスを追加導入し、4塩化チタンガ
ス,水素ガスおよびアルゴンガスの流量をそれぞれ5s
ccm,25sccmおよび75sccmに変更し、
0.1Pa程度の圧力下で2kWのプラズマパワーをか
けることにより、窒化チタン膜108bを形成する。こ
のとき、上記チタン膜もしくはチタン粒子も窒化され
る。層間絶縁膜103上面,コンタクトホール104b
側壁および底面での窒化チタン膜108bの膜厚は、そ
れぞれ50nm程度,25nm程度および50nm程度
となる。この段階でのコンタクトホール104bのアス
ペクト比は、約6.0となり上記第1の実施例の値(約
7.7)より低くなる。なお、本実施例においては、窒
化チタン膜108bが層間絶縁膜103を直接に覆って
おり、この間にチタン膜もしくはチタンシリサイド膜が
介在しない。この窒化チタン膜108bは(ECR−P
ECVDによるため)高エネルギーを有して形成される
ことから、通常の場合の異なり、窒化チタン膜108b
と層間絶縁膜103との間の密着性は高い。
Next, nitrogen gas having a flow rate of 8 sccm is additionally introduced into the ECR-PECVD apparatus, and the flow rates of titanium tetrachloride gas, hydrogen gas and argon gas are each 5 s.
ccm, 25sccm and 75sccm,
The titanium nitride film 108b is formed by applying a plasma power of 2 kW under a pressure of about 0.1 Pa. At this time, the titanium film or titanium particles are also nitrided. Upper surface of interlayer insulating film 103, contact hole 104b
The film thicknesses of the titanium nitride film 108b on the side wall and the bottom surface are about 50 nm, about 25 nm and about 50 nm, respectively. The aspect ratio of the contact hole 104b at this stage is about 6.0, which is lower than the value (about 7.7) of the first embodiment. In this embodiment, the titanium nitride film 108b directly covers the interlayer insulating film 103, and no titanium film or titanium silicide film is interposed between them. This titanium nitride film 108b is (ECR-P
Since it is formed with high energy (due to ECVD), the titanium nitride film 108b is different from the usual case.
The adhesion between the interlayer insulating film 103 and the interlayer insulating film 103 is high.

【0047】上記装置からシリコン基板100を取り出
した後、400℃程度にシリコン基板101を加熱した
高温スパッタリングにより、アルミニウム膜119bを
形成する〔図4(c)〕。上記第1の実施例ではコンタ
クトホール104a内を他の金属で充填せずにアルミニ
ウム膜のみで配線を形成することが困難ではあるが、本
実施例ではこの段階でのコンタクトホール104bのア
スペクト比が比較的に低いため、アルミニウム膜119
bのコンタクトホール104bに対する段差被覆性に問
題は生じなくなる。勿論、本実施例においても、タング
ステン膜等によりコンタクトホール104bを充填して
からアルミニウム膜等を形成することはできる。なお、
アルミニウム膜119bの表面上にさらに窒化チタン膜
を形成してもよい。また、アルミニウム膜119bの代
りに、アルミ−シリコン合金膜,アルミ−シリコン−銅
合金膜あるいはアルミ−ゲルマニウム合金膜等のアルミ
合金膜を高温スパッタリングで形成してもよい。
After taking out the silicon substrate 100 from the above apparatus, an aluminum film 119b is formed by high temperature sputtering in which the silicon substrate 101 is heated to about 400 ° C. [FIG. 4 (c)]. In the first embodiment described above, it is difficult to form the wiring only with the aluminum film without filling the contact hole 104a with another metal, but in the present embodiment, the aspect ratio of the contact hole 104b at this stage is Aluminum film 119 because it is relatively low
There is no problem in the step coverage with respect to the contact hole 104b of b. Of course, also in this embodiment, the aluminum film or the like can be formed after filling the contact hole 104b with the tungsten film or the like. In addition,
A titanium nitride film may be further formed on the surface of the aluminum film 119b. Instead of the aluminum film 119b, an aluminum alloy film such as an aluminum-silicon alloy film, an aluminum-silicon-copper alloy film, or an aluminum-germanium alloy film may be formed by high temperature sputtering.

【0048】次に、フォトレジストパターン(図示せ
ず)をマスクして、3塩化ボロンガスと塩素ガスとをエ
ッチャントガスとしたRIEにより、アルミニウム膜1
19bおよび窒化チタン膜108bをパターニングす
る。これにより、窒化チタン膜108baaおよびアル
ミニウム膜119baが積層されてなる金属配線120
bが、形成される〔図4(c)〕。
Next, the aluminum film 1 is formed by RIE using a photoresist pattern (not shown) as a mask and boron trichloride gas and chlorine gas as etchant gases.
19b and the titanium nitride film 108b are patterned. As a result, the metal wiring 120 formed by laminating the titanium nitride film 108baa and the aluminum film 119ba.
b is formed [FIG.4 (c)].

【0049】上記第2の実施例は、上記第1の実施例の
有する効果を有している。さらに上述したように、コン
タクトホールの実効的なアスペクト比を上記第1の実施
例より低くすることが容易であることに付随した効果を
有する。
The second embodiment has the effects of the first embodiment. Further, as described above, there is an effect associated with the fact that it is easy to make the effective aspect ratio of the contact hole lower than that in the first embodiment.

【0050】なお、上記第2の実施例も、上記第1の実
施例と同様に、Pウェル表面に形成されたN+ 型拡散
層,N型シリコン基板もしくはNウェル表面に形成され
たP+型拡散層等に達するコンタクトホールにも適用で
きる。また、バイポーラ,CMOSあるいはBiCOM
等の半導体装置に対しても適用できる。さらに、上記第
1の実施例と同様に、チタンシリサイド膜および窒化チ
タン膜の形成に、ヘリコン波によるPECVD(HW−
PECVD)装置を用いれこともできる。
In the second embodiment, as in the first embodiment, the N + type diffusion layer formed on the P well surface, the N type silicon substrate, or the P + formed on the N well surface is also used. It can also be applied to contact holes reaching the mold diffusion layer and the like. In addition, bipolar, CMOS or BiCOM
It is also applicable to semiconductor devices such as. Further, similarly to the first embodiment, PECVD (HW-) by helicon wave is used for forming the titanium silicide film and the titanium nitride film.
PECVD equipment can also be used.

【0051】上記第2の実施例の応用例として、チタン
シリサイド膜107b(図4(b)参照)を形成した
後、タングステン膜の選択成長によりコンタクトホール
104bを充填することも可能である。
As an application of the second embodiment, it is possible to fill the contact hole 104b by selectively growing a tungsten film after forming the titanium silicide film 107b (see FIG. 4B).

【0052】この場合の製造方法は、次のとおりであ
る。まず、チタンシリサイド膜107bを形成した後シ
リコン基板101をECR−PECVD装置から取り出
し、過酸化水素(H2 2 ):アンモニア(NH4
H):水=1:1:5からなる溶液にシリコン基板10
1を5分間程度浸すことにより、チタンシリサイド10
7bと同時に形成されるチタン膜もしくはチタン粒子を
除去する。次に、6弗化タングステンガス:モノシラン
ガス:アルゴンガス=10sccm:6sccm:10
0sccmの流量比,基板温度300℃,圧力2Paの
条件のもとでのLPCVDにより、チタンシリサイド膜
107b表面上へのタングステン膜の選択成長ができ
る。ここでは、窒化チタン膜を形成してからではコンタ
クトホール104b内にのみタングステン膜を選択成長
できないため、窒化チタン膜を形成せずにタングステン
膜を形成している。層間絶縁膜103とタングステン膜
との密着性はあまり良好ではないが、コンタクトホール
104b内にのみタングステン膜を形成することから、
実質的な支障はない。
The manufacturing method in this case is as follows. First, the silicon substrate 101 after forming a titanium silicide film 107b is taken out from the ECR-PECVD device, hydrogen peroxide (H 2 O 2): ammonia (NH 4 O
H): water = 1: 1: 5 to a solution of silicon substrate 10
Titanium silicide 10 by immersing 1 for about 5 minutes
The titanium film or titanium particles formed simultaneously with 7b are removed. Next, tungsten hexafluoride gas: monosilane gas: argon gas = 10 sccm: 6 sccm: 10
LPCVD under the conditions of a flow rate ratio of 0 sccm, a substrate temperature of 300 ° C. and a pressure of 2 Pa enables selective growth of a tungsten film on the surface of the titanium silicide film 107b. Here, since the tungsten film cannot be selectively grown only in the contact hole 104b after the titanium nitride film is formed, the tungsten film is formed without forming the titanium nitride film. Although the adhesion between the interlayer insulating film 103 and the tungsten film is not so good, since the tungsten film is formed only in the contact hole 104b,
There is no substantial obstacle.

【0053】[0053]

【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、拡散層の接合の実効的な深さが浅
くならず、かつ、拡散層の不純物分布も変化しないた
め、接合リーク耐性の劣化とコンタクト抵抗の上昇とを
同時に抑制することが容易になる。さらに、狭い口径と
高アスペクト比とを有するコンタクトホールの底面への
バリアメタル層の形成も容易になる。
As described above, according to the method for manufacturing a semiconductor device of the present invention, the effective depth of the junction of the diffusion layer does not become shallow, and the impurity distribution of the diffusion layer does not change. It becomes easy to simultaneously suppress deterioration of leak resistance and increase of contact resistance. Further, it becomes easy to form a barrier metal layer on the bottom surface of the contact hole having a narrow aperture and a high aspect ratio.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の製造工程の断面模式図
である。
FIG. 1 is a schematic sectional view of a manufacturing process according to a first embodiment of the present invention.

【図2】上記第1の実施例の製造工程の断面模式図であ
る。
FIG. 2 is a schematic cross-sectional view of the manufacturing process of the first embodiment.

【図3】上記第1の実施例を説明するための図であり、
本実施例によるチタンシリサイド膜のX線回折スペクト
ルの強度分布を示すグラフである。
FIG. 3 is a diagram for explaining the first embodiment,
6 is a graph showing the intensity distribution of the X-ray diffraction spectrum of the titanium silicide film according to this example.

【図4】本発明の第2の実施例の製造工程の断面模式図
である。
FIG. 4 is a schematic cross-sectional view of the manufacturing process of the second embodiment of the present invention.

【図5】従来の半導体装置の製造方法を説明するための
製造工程の断面模式図である。
FIG. 5 is a schematic cross-sectional view of a manufacturing process for explaining a conventional method for manufacturing a semiconductor device.

【図6】従来の別の半導体装置の製造方法を説明するた
めの断面模式図である。
FIG. 6 is a cross-sectional schematic view for explaining another conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

101 P型シリコン基板 102 N+ 型拡散層 103,303 層間絶縁膜 104a,104b,204,304 コンタクトホ
ール 105a,105b,205 多結晶シリコン膜 107a,107aa,107b,207,307
チタンシリサイド膜 108a,108aa,108b,108ba,11
8,118a,208,308 窒化チタン膜 109,109a タングステン膜 116,116a,206,306 チタン膜 119a,119aa,119b,119ba アル
ミニウム膜 120a,120b 金属配線 201 N型半導体基板 202 P+ 型拡散層 203 絶縁膜 210 ゲート電極 219 アルミ−シリコン−銅合金膜 301 シリコン基板 302 拡散層
101 P-type silicon substrate 102 N + type diffusion layer 103, 303 Inter-layer insulating film 104a, 104b, 204, 304 Contact hole 105a, 105b, 205 Polycrystalline silicon film 107a, 107aa, 107b, 207, 307
Titanium silicide film 108a, 108aa, 108b, 108ba, 11
8, 118a, 208, 308 Titanium nitride film 109, 109a Tungsten film 116, 116a, 206, 306 Titanium film 119a, 119aa, 119b, 119ba Aluminum film 120a, 120b Metal wiring 201 N type semiconductor substrate 202 P + type diffusion layer 203 Insulating film 210 Gate electrode 219 Aluminum-silicon-copper alloy film 301 Silicon substrate 302 Diffusion layer

Claims (15)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 表面に逆導電型の拡散層が設けられた一
導電型のシリコン基板の上に層間絶縁膜を形成し、該拡
散層に達するコンタクトホールを該層間絶縁膜に形成す
る工程と、 前記コンタクトホールの底面に露出した前記拡散層の表
面の自然酸化膜を除去し、多結晶もしくは非晶質のシリ
コン膜を全面に形成する工程と、 プラズマ励起化学気相成長装置に前記シリコン基板を挿
入し,プラズマを発生して前記シリコン膜の表面の自然
酸化膜を除去する工程と、 前記プラズマ励起化学気相成長装置内に4塩化チタンガ
スと水素ガスとキャリアガスとを導入し,プラズマを発
生して前記シリコン膜をチタンシリサイド膜に変換し、
さらに窒素ガスを追加導入し,プラズマを発生して該チ
タンシリサイド膜の表面を覆う窒化チタン膜を形成する
工程と、 前記窒化チタン膜の表面を覆う金属膜を形成し、該金属
膜,該窒化チタン膜および前記チタンシリサイド膜をパ
ターニングすることにより前記コンタクトホールを介し
て前記拡散層に接続される金属配線を形成する工程とを
有することを特徴とする半導体装置の製造方法。
1. A step of forming an interlayer insulating film on a silicon substrate of one conductivity type having a diffusion layer of the opposite conductivity type on the surface, and forming a contact hole reaching the diffusion layer in the interlayer insulating film. A step of removing a natural oxide film on the surface of the diffusion layer exposed at the bottom surface of the contact hole and forming a polycrystalline or amorphous silicon film on the entire surface; And a plasma is generated to remove a natural oxide film on the surface of the silicon film, and a titanium tetrachloride gas, a hydrogen gas and a carrier gas are introduced into the plasma-enhanced chemical vapor deposition apparatus to form a plasma. To convert the silicon film into a titanium silicide film,
A step of further introducing nitrogen gas to generate plasma to form a titanium nitride film covering the surface of the titanium silicide film, and a step of forming a metal film covering the surface of the titanium nitride film. Forming a metal wiring connected to the diffusion layer through the contact hole by patterning a titanium film and the titanium silicide film.
【請求項2】 前記シリコン膜の形成が、減圧化学気相
成長法もしくはプラズマ励起化学気相成長法であること
を特徴とする請求項1記載の半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the silicon film is formed by a low pressure chemical vapor deposition method or a plasma enhanced chemical vapor deposition method.
【請求項3】 前記プラズマ励起化学気相成長装置が、
マイクロ波を用いた電子サイクロトロン共鳴によるプラ
ズマ励起化学気相成長装置もしくはヘリコン波によるプ
ラズマ励起化学気相成長装置であることを特徴とする請
求項1記載の半導体装置の製造方法。
3. The plasma-enhanced chemical vapor deposition apparatus comprises:
2. The method for manufacturing a semiconductor device according to claim 1, wherein the apparatus is a plasma-enhanced chemical vapor deposition apparatus using electron cyclotron resonance using microwaves or a plasma-excited chemical vapor deposition apparatus using helicon waves.
【請求項4】 前記プラズマ励起化学気相成長装置内で
の前記シリコン膜の表面の自然酸化膜の除去が、水素ガ
スを導入し,プラズマを発生して行なわれることを特徴
とする請求項3記載の半導体装置の製造方法。
4. The removal of the natural oxide film on the surface of the silicon film in the plasma enhanced chemical vapor deposition apparatus is performed by introducing hydrogen gas and generating plasma. A method for manufacturing a semiconductor device as described above.
【請求項5】 表面に逆導電型の拡散層が設けられた一
導電型のシリコン基板の上に層間絶縁膜を形成し、該拡
散層に達するコンタクトホールを該層間絶縁膜に形成す
る工程と、 前記コンタクトホールの底面に露出した前記拡散層の表
面の自然酸化膜を除去し、多結晶もしくは非晶質のシリ
コン膜を全面に形成する工程と、 プラズマ励起化学気相成長装置に前記シリコン基板を挿
入し,プラズマを発生して前記シリコン膜の表面の自然
酸化膜を除去する工程と、 前記プラズマ励起化学気相成長装置内に4塩化チタンガ
スと水素ガスとキャリアガスとを導入し,プラズマを発
生して前記シリコン膜をチタンシリサイド膜に変換し、
さらに窒素ガスを追加導入し,プラズマを発生して該チ
タンシリサイド膜の表面を覆う窒化チタン膜を形成する
工程と、 前記窒化チタン膜の表面を覆う第1の金属膜を形成し、
少なくとも該第1の金属膜をエッチバックして前記コン
タクトホール内に該第1の金属膜,前記窒化チタン膜お
よび前記チタンシリサイド膜を残置させる工程と、 前記コンタクトホール内に残置された前記第1の金属
膜,前記窒化チタン膜および前記チタンシリサイド膜の
表面を含めて前記層間絶縁膜の表面を覆う第2の金属膜
を形成し、少なくとも該第2の金属膜をパターニングす
ることにより前記コンタクトホールを介して前記拡散層
に接続される金属配線を形成する工程とを有することを
特徴とする半導体装置の製造方法。
5. A step of forming an interlayer insulating film on a silicon substrate of one conductivity type having a diffusion layer of the opposite conductivity type on the surface, and forming a contact hole reaching the diffusion layer in the interlayer insulating film. A step of removing a natural oxide film on the surface of the diffusion layer exposed at the bottom surface of the contact hole and forming a polycrystalline or amorphous silicon film on the entire surface; And a plasma is generated to remove a natural oxide film on the surface of the silicon film, and a titanium tetrachloride gas, a hydrogen gas and a carrier gas are introduced into the plasma-enhanced chemical vapor deposition apparatus to form a plasma. To convert the silicon film into a titanium silicide film,
A step of further introducing nitrogen gas to generate plasma to form a titanium nitride film covering the surface of the titanium silicide film; and forming a first metal film covering the surface of the titanium nitride film,
Etching back at least the first metal film to leave the first metal film, the titanium nitride film, and the titanium silicide film in the contact hole; and the first metal film left in the contact hole. Forming a second metal film covering the surface of the interlayer insulating film including the surfaces of the metal film, the titanium nitride film and the titanium silicide film, and patterning at least the second metal film to form the contact hole. And a step of forming a metal wiring connected to the diffusion layer through the semiconductor device.
【請求項6】 前記シリコン膜の形成が、減圧化学気相
成長法もしくはプラズマ励起化学気相成長法であること
を特徴とする請求項5記載の半導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 5, wherein the silicon film is formed by a low pressure chemical vapor deposition method or a plasma enhanced chemical vapor deposition method.
【請求項7】 前記プラズマ励起化学気相成長装置が、
マイクロ波を用いた電子サイクロトロン共鳴によるプラ
ズマ励起化学気相成長装置もしくはヘリコン波によるプ
ラズマ励起化学気相成長装置であることを特徴とする請
求項5記載の半導体装置の製造方法。
7. The plasma enhanced chemical vapor deposition apparatus comprises:
6. The method of manufacturing a semiconductor device according to claim 5, wherein the plasma-enhanced chemical vapor deposition apparatus by electron cyclotron resonance using microwaves or the plasma-enhanced chemical vapor deposition apparatus by helicon waves is used.
【請求項8】 前記プラズマ励起化学気相成長装置内で
の前記シリコン膜の表面の自然酸化膜の除去が、水素ガ
スを導入し,プラズマを発生して行なわれることを特徴
とする請求項7記載の半導体装置の製造方法。
8. The removal of the natural oxide film on the surface of the silicon film in the plasma-enhanced chemical vapor deposition apparatus is carried out by introducing hydrogen gas and generating plasma. A method for manufacturing a semiconductor device as described above.
【請求項9】 前記第1の金属膜が減圧化学気相成長法
によるタングステンもしくはタングステンシリサイドか
らなることを特徴とする請求項5,請求項6,請求項7
あるいは請求項8記載の半導体装置の製造方法。
9. The method according to claim 5, wherein the first metal film is made of tungsten or tungsten silicide by a low pressure chemical vapor deposition method.
Alternatively, the method of manufacturing a semiconductor device according to claim 8.
【請求項10】 表面に逆導電型の拡散層が設けられた
一導電型のシリコン基板の上に層間絶縁膜を形成し、該
拡散層に達するコンタクトホールを該層間絶縁膜に形成
する工程と、 前記コンタクトホールの底面に露出した前記拡散層の表
面の自然酸化膜を除去し、該コンタクトホールの底面に
露出した該拡散層の表面に多結晶シリコン膜を選択的に
形成する工程と、 プラズマ励起化学気相成長装置に前記シリコン基板を挿
入し,プラズマを発生して前記多結晶シリコン膜の表面
の自然酸化膜を除去する工程と、 前記プラズマ励起化学気相成長装置内に4塩化チタンガ
スと水素ガスとキャリアガスとを導入し,プラズマを発
生して前記多結晶シリコン膜をチタンシリサイド膜に変
換し、さらに窒素ガスを追加導入し,プラズマを発生し
て該チタンシリサイド膜の表面を含めて前記コンタクト
ホールの表面および前記層間絶縁膜の表面を覆う窒化チ
タン膜を形成する工程と、 前記窒化チタン膜の表面を覆う金属膜を形成し、該金属
膜および該窒化チタン膜をパターニングすることにより
前記コンタクトホールを介して前記拡散層に接続される
金属配線を形成する工程とを有することを特徴とする半
導体装置の製造方法。
10. A step of forming an interlayer insulating film on a silicon substrate of one conductivity type having a diffusion layer of the opposite conductivity type provided on the surface thereof, and forming a contact hole reaching the diffusion layer in the interlayer insulating film. A step of removing a natural oxide film on the surface of the diffusion layer exposed on the bottom surface of the contact hole and selectively forming a polycrystalline silicon film on the surface of the diffusion layer exposed on the bottom surface of the contact hole; A step of inserting the silicon substrate into an excited chemical vapor deposition apparatus and generating plasma to remove a natural oxide film on the surface of the polycrystalline silicon film; and a titanium tetrachloride gas inside the plasma enhanced chemical vapor deposition apparatus. And a hydrogen gas and a carrier gas are introduced, plasma is generated to convert the polycrystalline silicon film into a titanium silicide film, and nitrogen gas is additionally introduced to generate plasma to generate the titanium gas. Forming a titanium nitride film covering the surface of the contact hole and the surface of the interlayer insulating film including the surface of the silicide film, and forming a metal film covering the surface of the titanium nitride film. Forming a metal wiring connected to the diffusion layer through the contact hole by patterning a titanium nitride film.
【請求項11】 前記プラズマ励起化学気相成長装置
が、マイクロ波を用いた電子サイクロトロン共鳴による
プラズマ励起化学気相成長装置もしくはヘリコン波によ
るプラズマ励起化学気相成長装置であることを特徴とす
る請求項10記載の半導体装置の製造方法。
11. The plasma-enhanced chemical vapor deposition apparatus is a plasma-excited chemical vapor deposition apparatus using electron cyclotron resonance using microwaves or a plasma-excited chemical vapor deposition apparatus using helicon waves. Item 11. A method for manufacturing a semiconductor device according to item 10.
【請求項12】 前記プラズマ励起化学気相成長装置内
での前記多結晶シリコン膜の表面の自然酸化膜の除去
が、水素ガスを導入し,プラズマを発生して行なわれる
ことを特徴とする請求項11記載の半導体装置の製造方
法。
12. The removal of the natural oxide film on the surface of the polycrystalline silicon film in the plasma-enhanced chemical vapor deposition apparatus is carried out by introducing hydrogen gas and generating plasma. Item 12. A method of manufacturing a semiconductor device according to item 11.
【請求項13】 表面に逆導電型の拡散層が設けられた
一導電型のシリコン基板の上に層間絶縁膜を形成し、該
拡散層に達するコンタクトホールを該層間絶縁膜に形成
する工程と、 前記コンタクトホールの底面に露出した前記拡散層の表
面の自然酸化膜を除去し、該コンタクトホールの底面に
露出した該拡散層の表面に多結晶シリコン膜を選択的に
形成する工程と、 プラズマ励起化学気相成長装置に前記シリコン基板を挿
入し,プラズマを発生して前記多結晶シリコン膜の表面
の自然酸化膜を除去する工程と、 前記プラズマ励起化学気相成長装置内に4塩化チタンガ
スと水素ガスとキャリアガスとを導入し,プラズマを発
生して前記多結晶シリコン膜をチタンシリサイド膜に変
換する工程と、 前記コンタクトホール内にタングステン膜を選択的に形
成する工程と、 前記コンタクトホール内に形成された前記タングステン
膜表面を含めて前記層間絶縁膜の表面を覆う金属膜を形
成し、該金属膜をパターニングすることにより前記コン
タクトホールを介して前記拡散層に接続される金属配線
を形成する工程とを有することを特徴とする半導体装置
の製造方法。
13. A step of forming an interlayer insulating film on a silicon substrate of one conductivity type having a diffusion layer of the opposite conductivity type on the surface, and forming a contact hole reaching the diffusion layer in the interlayer insulating film. A step of removing a natural oxide film on the surface of the diffusion layer exposed on the bottom surface of the contact hole and selectively forming a polycrystalline silicon film on the surface of the diffusion layer exposed on the bottom surface of the contact hole; A step of inserting the silicon substrate into an excited chemical vapor deposition apparatus and generating plasma to remove a natural oxide film on the surface of the polycrystalline silicon film; and a titanium tetrachloride gas inside the plasma enhanced chemical vapor deposition apparatus. And hydrogen gas and carrier gas are introduced to generate plasma to convert the polycrystalline silicon film into a titanium silicide film, and a tungsten film is selected in the contact hole. And forming a metal film covering the surface of the interlayer insulating film including the surface of the tungsten film formed in the contact hole, and patterning the metal film to form the metal film through the contact hole. And a step of forming a metal wiring connected to the diffusion layer.
【請求項14】 前記プラズマ励起化学気相成長装置
が、マイクロ波を用いた電子サイクロトロン共鳴による
プラズマ励起化学気相成長装置もしくはヘリコン波によ
るプラズマ励起化学気相成長装置であることを特徴とす
る請求項13記載の半導体装置の製造方法。
14. The plasma-enhanced chemical vapor deposition apparatus is a plasma-excited chemical vapor deposition apparatus by electron cyclotron resonance using microwaves or a plasma-excited chemical vapor deposition apparatus by helicon waves. Item 14. A method of manufacturing a semiconductor device according to item 13.
【請求項15】 前記プラズマ励起化学気相成長装置内
での前記多結晶シリコン膜の表面の自然酸化膜の除去
が、水素ガスを導入し,プラズマを発生して行なわれる
ことを特徴とする請求項14記載の半導体装置の製造方
法。
15. The removal of the natural oxide film on the surface of the polycrystalline silicon film in the plasma-enhanced chemical vapor deposition apparatus is carried out by introducing hydrogen gas and generating plasma. Item 15. A method of manufacturing a semiconductor device according to item 14.
JP6084227A 1994-04-22 1994-04-22 Method for manufacturing semiconductor device Expired - Fee Related JP2565131B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6084227A JP2565131B2 (en) 1994-04-22 1994-04-22 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6084227A JP2565131B2 (en) 1994-04-22 1994-04-22 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH07297136A JPH07297136A (en) 1995-11-10
JP2565131B2 true JP2565131B2 (en) 1996-12-18

Family

ID=13824596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6084227A Expired - Fee Related JP2565131B2 (en) 1994-04-22 1994-04-22 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2565131B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064848A (en) * 1996-08-13 1998-03-06 Toshiba Corp Method and device for manufacturing semiconductor device
JP3393465B2 (en) * 1996-11-13 2003-04-07 東京エレクトロン株式会社 Method for manufacturing semiconductor device
JP3003608B2 (en) 1997-01-23 2000-01-31 日本電気株式会社 Method for manufacturing semiconductor device
KR100458465B1 (en) * 1997-12-30 2005-04-06 주식회사 하이닉스반도체 Bit line formation method of semiconductor device
JP3175721B2 (en) * 1999-02-05 2001-06-11 日本電気株式会社 Method for manufacturing semiconductor device
US6335282B1 (en) * 1999-08-26 2002-01-01 Micron Technology, Inc. Method of forming a titanium comprising layer and method of forming a conductive silicide contact
KR100762863B1 (en) * 2000-06-30 2007-10-08 주식회사 하이닉스반도체 Copper metal wiring method using diffusion-proof titanium-silicon-nitrogen film
JP2002203810A (en) * 2000-12-28 2002-07-19 Tokyo Electron Ltd Method for manufacturing semiconductor device, semiconductor device, and apparatus for manufacturing semiconductor device
TWI228793B (en) * 2003-04-28 2005-03-01 Fujitsu Ltd Semiconductor device and manufacturing method thereof
KR20090009938A (en) 2006-05-25 2009-01-23 닛본 덴끼 가부시끼가이샤 Forming method of metal compound layer, manufacturing method of semiconductor device, and forming device of metal compound layer
JP6426893B2 (en) * 2013-12-25 2018-11-21 東京エレクトロン株式会社 Method of forming contact layer
AU2017280091A1 (en) 2016-06-20 2018-11-22 Othrys Technologies Pty Ltd Coating of particulate substrates
CN112335032B (en) * 2018-03-09 2025-04-11 应用材料公司 Method for Si gap filling by PECVD

Also Published As

Publication number Publication date
JPH07297136A (en) 1995-11-10

Similar Documents

Publication Publication Date Title
JP4653949B2 (en) Semiconductor device manufacturing method and semiconductor device
US5926737A (en) Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing
TWI289328B (en) Nickel silicide with reduced interface roughness
JP2861869B2 (en) Method for manufacturing semiconductor device
JP2565131B2 (en) Method for manufacturing semiconductor device
JPH09148268A (en) Method for manufacturing semiconductor device
US6372643B1 (en) Method for forming a selective contact and local interconnect in situ and semiconductor devices carrying the same
JP2738333B2 (en) Method for manufacturing semiconductor device
JPH0697111A (en) Formation of barrier metal
JP3129232B2 (en) Method for manufacturing semiconductor device
CN110504170A (en) The method for making semiconductor structure
JP3149406B2 (en) Method for manufacturing semiconductor device
KR100407684B1 (en) Method of manufacturing a semiconductor device
JPH08301612A (en) Method of preventing oxidation of silicon surface, method of forming silicide layer on silicon surface, and method of forming oxide layer on vertical surface of elevated semiconductor structure
JPH0669157A (en) Method for forming titanium film
US6004872A (en) Method of manufacturing semiconductor device
JP2006186326A (en) Semiconductor device and method for manufacturing the same
JPH073819B2 (en) Refractory metal growth method
US5882975A (en) Method of fabricating salicide-structure semiconductor device
JP3221159B2 (en) Wiring structure and wiring forming method in semiconductor device, and MOS transistor
JP2914282B2 (en) Method for manufacturing semiconductor device
JP3361971B2 (en) Metal nitride conversion method and semiconductor device manufacturing method
KR100564416B1 (en) Salicide layer formation method of semiconductor device
US20040038528A1 (en) Method for forming an epitaxial cobalt silicide layer on MOS devices
JPH10112446A (en) Contact formation and semiconductor device using it

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960806

LAPS Cancellation because of no payment of annual fees