JP2563188B2 - 過電流保護機能付自励形コンバータ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、所謂「フの字」垂下特性の過電流保護機能
を有する自励形コンバータに関するものである。

［従来の技術とその問題点］ フの字垂下特性の過電流保護機能を有する従来の自励
形フライバックコンバータとして、第４図に示すものが
知られている（特開昭57−57321号公報）。この第４図
のコンバータは直流電源１とトランス２の１次巻線３と
スイッチングトランジスタ４とが直列に接続された直列
回路と、トランス２の１次巻線３にトランス結合された
２次巻線５と、スイッチングトランジスタ４のオフ期間
に負荷に電力を供給する極性で２次巻線５に接続された
整流回路９と、１次巻線３にトランス結合され、かつス
イッチングトランジスタ４に正帰還電圧を印加するよう
にスイッチングトランジスタ４のベース・エミッタ間に
直接または抵抗11、12を介して結合されたベース駆動巻
線６と、整流回路９の出力電圧と比例する電圧を検出す
る過電流保護用出力電圧検出回路16と、スイッチングト
ランジスタ４のベース・エミッタ間に直接又は抵抗12を
介して並列接続され、かつ過電流保護用出力電圧検出回
路16の出力電圧が過電流状態のために所定値以下になっ
たことに応答してそのコレクタ・エミッタ間の抵抗即ち
コレクタ・エミッタ間電圧VCEが小さくなるように過電
流保護用出力電圧検出回路16に接続された過電流保護用
トランジスタ14とから成っている。

トランス２に出力電圧検出巻線17を設け、スイッチン
グ素子４のオフ期間の電圧を検出するとともに、この巻
線17に並列に整流ダイオード18とコンデンサ19とから成
る電圧検出用整流回路を接続し、この整流回路の出力電
圧VCを分圧する抵抗20、21とから成る分圧回路を設け、
分圧点22をPNPトランジスタ14のベースに接続してい
る。なお、巻線17の一端は共通ライン23に接続され、そ
の他端にはダイオード18が接続され、このダイオード18
のカソードと共通ライン23との間にコンデンサ19が接続
されているので、コンデンサ19の出力電圧VCを分圧する
抵抗20、21の分圧点22の電位は、共通ライン23の電位よ
り高い。また、検出巻線17とダイオード18とはトランジ
スタ４のオフ期間にのみ出力電圧を供給するように接続
されている。

本回路の定常状態における動作を説明する。直流電源
１により電力供給が開始されると、起動抵抗13を介して
トランジスタ４のベースに電流が流れて、トランジスタ
４はオンとなり、トランス１次巻線にはほぼ電源電圧に
等しい電圧が印加される。この結果、ベース駆動巻線６
にも電圧が誘起し、トランジスタ４にベース駆動巻線６
からベース電流が供給される。これにより、トランジス
タ４のオンが維持され、トランジスタ４のコレクタ電流
ICは直線的に増加する。そして、正常動作期間では、ト
ランジスタ４のベース電流IBとこのトランジスタ４の電
流増幅率hFEとの積IB・hFEまでコレクタ電流ICが増大す
ると、これ以上ICは増加することができなくなり、トラ
ンジスタ４は急速にカットオフされる。トランジスタ４
のオン期間に２次巻線５に発生する電圧はダイオード７
で阻止され、エネルギーはトランス２に蓄えられる。こ
のエネルギーは、トランジスタ４がオフになるとダイオ
ード７を介してコンデンサ８及び負荷10に供給される。
このとき、ベース巻線６によってトランジスタ４には逆
バイアス電圧が印加される。トランス２に蓄積されたエ
ネルギーの放出が終われば再びトランジスタ４はオンに
なり、以後、同様な動作を繰り返す。

定電圧制御は、電圧制御回路15で負荷10の両端に得ら
れる出力電圧V0を検出し、この電圧が高くなった時には
ベース電流IBを減少させてトランジスタ４の最大コレク
タ電流、即ちIB・hFEを小さくしてオン期間を短くする
ことにより、トランス２の蓄積エネルギーを減少させ、
出力電圧を低下させる。一方、出力電圧V0が低い場合に
は逆にベース電流を増大させてトランジスタ４のオン期
間を長くする。

ところで、出力電流が定電圧制御を維持することがで
きない程度にまで増大すると、電流の増大にもかかわら
ず、２次巻線５に得られるエネルギーは一定となる。よ
って、出力電圧V0が低下し、スイッチング素子４のオフ
期間のみ応答する検出巻線17とダイオード18とを含む検
出回路16の電圧VCも出力電圧V0の低下に応じて減少す
る。そして、今まで一定に保たれていた検出電圧VCがこ
れよりも低下することによって、今までオフであったト
ランジスタ14がオンになる。従って、コレクタ電流ICの
最大値は、出力電圧V0に比例した検出電圧VCが小さくな
るにしたがって減少し、スイッチング素子４のオン期間
が短くなるため、トランジスタ２に蓄えらるエネルギー
が減少することから、出力電流ILも小さくなり、第５図
に示すように「フの字」垂下特性が得られる。

「フの字」垂下特性の過電流保護機能を付加すること
により、整流ダイオード７、巻線５、配線導体等の電流
容量を低減でき、装置の小型化、低コスト化の効果を得
ることができる。しかしながら、この従来例に示すよう
にスイッチング素子としてバイポーラトランジスタ４を
用いた時には、スイッチング速度に限界があるため、コ
ンバータのスイッチング周波数を高め、トランスやフィ
ルタ等の小型化を図るためには、スイッチング素子とし
てMOS−FETを使用することが有効と考えられる。ところ
が、MOS−FETは電圧駆動により動作するため、トランジ
スタのカットオフ減少を利用した従来のリンギングチョ
ークコンバータ回路をそのまま用いることはできないた
め、従来、第６図に示す構成のものが知られている（特
開昭56−3576号公報）。

第６図の回路には、スイッチング素子としてのFET4の
ドレイン電流の尖頭値を常時一定値に制御するようにト
ランス２の巻線３の電流を検出する抵抗12と、該この抵
抗12の電圧がFET4を遮断するトランジスタ14が設けられ
ている。これ等の回路以外は第４図のコンバータと実質
的に同一であるので、共通する部分に同一の符号を付し
てその動作説明は省略する。このようなFET4を用いたコ
ンバータにおいても、「フの字」垂下特性を付加した過
電流保護機能をもたせることによって、小型化、低コス
ト化を図ることが重要である。このためには、できる限
り簡易な回路でこれを実現する必要があるが、従来のバ
イポーラトランジスタのカットオフ減少を利用した第４
図のような簡易な回路をそのまま用いることはできず、
本コンバータを実用化するための障害とっていた。

そこで、本発明の目的は、スイッチング素子としてFE
Tを使用する場合にも適用可能であり、且つスイッチン
グ素子のオン・オフ制御と、定電圧制御と、「フの字」
垂下特性制御とを容易に達成することができる自励形コ
ンバータを提供することにある。

［問題点を解決するための手段］ 上記問題点を解決し、上記目的を達成するための本発
明は、実施例を示す図面の符号を参照して説明すると、
直流電源１とトランス２の１次巻線３とスイッチング素
子４と電流検出用素子12とが直列接続された回路と、前
記トランス２の１次巻線３にトランス結合された２次巻
線５と、前記スイッチング素子４のオフ期間に負荷に電
力を供給する極性で前記２次巻線５に接続された整流回
路９と、前記トランス２の前記１次巻線３にトランス結
合され且つ前記スイッチング素子４の制御端子と一方の
主端子との間に前記電流検出用素子12を介して接続され
た３次巻線６と、前記スイッチング素子４の前記制御端
子と電気電流検出用素子12のスイッチング素子に対する
接続側端子とは反対側の端子との間に接続された制御用
トランジスタ14と、前記制御用トランジスタ14のベース
とエミッタとの間に前記電流検出用素子12を接続する手
段24と、前記整流回路９の出力電圧に基づいて定電圧制
御のための誤差信号を形成し、これに対応した定電圧制
御信号を前記制御用トランジスタ14のベースに供給し、
前記出力電圧が定電圧制御範囲より低下した時には前記
制御用トランジスタ14の制御に実質的に無関係になるよ
うに構成された定電圧制御回路と、前記制御用トランジ
スタ14のベースとエミッタとの間に抵抗27を介して接続
されたコンデンサ26とこのコンデンサ26を前記スイッチ
ング素子４のオフ期間に前記トランス２の前記３次巻線
６又はこれと同様に設けられた別の巻線の得られる電圧
によって充電する回路とから成り、前記出力電圧が前記
定電圧制御範囲の電圧よりも低い電圧になった時に前記
制御用トランジスタ14に実質的に関係するように設定さ
れている垂下特性制御回路とを具備していることを特徴
とする過電流保護機能付自励形コンバータに係わるもの
である。

［作 用］ 上記発明によれば、１つの制御用トランジスタ14のベ
ースに電流検出用素子12に基づいて得られるのこぎり波
状電圧、定電圧制御回路の信号、垂下制御回路の信号が
供給されるように構成されているので、種々の制御を容
易に達成することができる。

［実施例］ 次に、本発明の実施例に係わる自励形フライバックコ
ンバータを第１図〜第３図に基づいて説明する。なお、
第１図において第４図と実質的に同一の部分には同一の
符号が付されている。

第１図の直流電源１にはトランス２の１次巻線３と絶
縁ゲート型電界効果トランジスタ即ちMOS−FET4と電流
検出抵抗12とから成る直列回路が接続され、トランス２
には２次巻５、３次巻線６及び４次巻線17が設けられ、
２次巻線５には整流ダイオード７とコンデンサ８とから
成る整流回路９が接続され、この整流回路９に負荷10が
接続されている。また、３次巻線６の一端は抵抗11を介
してFET4のゲートに接続され、他端は電流検出素子とし
ての抵抗12を介してソースに接続されている。直流電源
１の一端とゲートとの間に起動抵抗13が接続され、更に
FET4のゲートと電流検出抵抗12の下端との間にNPN形の
制御用トランジスタ14が接続され、このトランジスタ14
のベースは電流検出抵抗12の上端に抵抗24を介して接続
されている。なお、制御用トランジスタ14のコレクタは
ゲートに接続され、エミッタは電流検出抵抗12の下端に
接続されている。

３次巻線６にダイオード25を介して並列に接続された
コンデンサ26は「フの字」垂下特性制御回路を構成する
ものであり、FET4のオフ期間の出力電圧に対応した電圧
を充電される。このコンデンサ26の一端は抵抗27を介し
て制御用トランジスタ14のベースに接続され、他端はエ
ミッタに接続されている。コンデンサ26の容量は比較的
小さいので、コンデンサ26の充電電圧はFET4のオフ期間
に得られる出力電圧V0に対応した３次巻線６の電圧に対
応する追従性が良い。抵抗27は出力電圧V0が定電圧制御
範囲にある時にはコンデンサ26の電圧が制御用トランジ
スタ14に対して実質的に無関係になるように設定されて
いる。

定電圧制御回路を構成するために、整流回路９の一対
の出力ライン間に電圧検出抵抗28、29が接続され、この
分割点は誤差出力を得るためのトランジスタ30のベース
に接続されている。このトランジスタ30のエミッタはツ
エナーダイオード31を介して下側の直流出力ラインに接
続され、コレクタはフォトカプラーを構成する発光素子
32を介して上側の直流出力ラインに接続されている。フ
ォトカプラーを構成する受光素子33はバイアス電源回路
34と制御用トランジスタ14のベースとの間に抵抗35を介
して接続されている。なお、バイアス電源回路34はトラ
ンス２の４次巻線17にダイオード36を介してコンデンサ
37が並列に接続された回路から成り、コンデンサ37の一
端がホトトランジスタから成る受光素子33に接続され、
他端が制御用トランジスタ14のエミッタに接続されてい
る。

［動 作］ 直流電源１を投入すると、起動電流13を介してFET4の
ゲート・ソース間容量が充電され、このスレッシホール
ド電圧に達した時にFET4はオン状態になる。正常動作中
のFET4のオフからオンへの転換は、FET4のオフ期間にお
けるトランス２の蓄積エネルギーの放出が終了し、３次
巻線によるFET4の逆バイアスが解除された後に生じる。
即ち、トランス２のリセットが終了すると、電圧振動が
生じ、３次巻線６にFET4のスレッシホールド電圧を越え
る正方向のサージ電圧が得られ、これと起動抵抗13を介
した電圧とによってFET4のゲート・ソース間容量がスレ
ッシホールド電圧以上に充電され、FET4はついにオンに
なる。なお、３次巻線６の振動電圧のレベルが低い場合
であっても、起動抵抗13を有するので発振を継続させる
ことができる。

負荷10が正常状態にあり、出力電圧が一定電圧に保持
されていると仮定すれば、コンデンサ26の電圧値及び受
光素子33の抵抗値は一定に保たれている。この状態でFE
T4がオンに転換すると、１次巻線３はFET4のインダクタ
ンス負荷となるので、FET4のドレイン電流IDは第３図の
t1〜t2に示す如く時間と共に増大するのこぎり波にな
る。この結果、電流検出抵抗12の両端電圧もドレイン電
流IDに対応して時間と共に増大し、制御用トランジスタ
14のベース電位がスレッシホールド電圧に達した時に制
御用トランジスタ14がオンになり、３次巻線６に得られ
る正帰還電圧によってFET4のオンを維持することが不可
能となり、FET4はオフに転換する。

一方、正常動作中において出力電圧が変動すると、受
光素子33の抵抗値も変化する。即ち、今、出力電圧が上
昇したとすれば、発光素子32の発光量が多くなり、受光
素子33の抵抗値が小さくなり、バイアス電源回路34から
制御用トランジスタ14に供給するベース電流が増加し、
電流検出抵抗12の電圧に基づく制御用トランジスタ14の
オン時点が早められ、第３図のt3〜t4に示すようにFET4
のオン時間幅が短くなり、トランス２の蓄積エネルギー
も減少し、出力電圧の上昇が抑制され、出力電圧が所定
値に戻される。出力電圧が所定値よりも上昇した時には
これと全くの逆の動作になり、FET4のオン時間幅が長く
なる。第２図は制御用トランジスタ14の制御部分の等価
回路であり、受光素子33とバイアス電源回路34とは電圧
V2の可変電圧源として作用し、電流検出抵抗12の電圧V1
と合成されて制御用トランジスタ14に作用する。過電流
保護用のコンデンサ26は電圧V3の可変電圧源として制御
用トランジスタ14に作用する。

出力電圧V0が所定値又はこの近傍値即ち定電圧制御範
囲の場合には、制御用トランジスタ14に受光素子33を含
む可変電圧源V2が作用するが、コンデンサ26から成る可
変電圧源V3は実質的に作用しないように設定されてい
る。従って、出力電圧V0が定電圧制御範囲にある時には
コンデンサ26の回路を無視して制御用トランジスタ14の
動作を考えることができる。

次に、「フの字」垂下特性を説明する。負荷10の短絡
等によって出力電圧V0が低下すると、発光素子32が発光
不能になって受光素子33の抵抗値が無限大になるか、又
は４次巻線17の電圧及びコンデンサ37の電圧の低下に基
づいて受光素子33を介した電流供給が遮断されるかのい
ずれか一方又は両方に基づき、第２図の可変電圧源V2は
制御用トランジスタ14に無関係になる。この状態におい
てコンデンサ26に基づく可変電圧源26がトランジスタ14
に作用していない場合には、制御用トランジスタ14は電
流検出抵抗12の電圧V1のみによって制御される。電圧V1
のみによる制御であっても、FET4のドレイン電流IDが飽
和し、これ以上ドレイン電流を増加させることが不可能
となり、FET4が未飽和状態に移行し、この抵抗値が増大
し、３次巻線６の駆動電圧が低下し、FET4は急速にオフ
に転換する。従って、ドレイン電流のピーク値が一定値
以上に増加することが阻止される。

出力電圧V0即ち負荷10の抵抗値が更に低くなると、こ
れに追従してコンデンサ26の電圧も低くなり、電流検出
抵抗12と抵抗24と抵抗27とコンデンサ26とから成る回路
に流れる電流が小さくなり、逆に電流検出抵抗12と抵抗
24と制御用トランジスタ14のベース・エミッタ間とから
成る回路の電流が多くなり、制御用トランジスタ14のオ
ン時点が早まり、FET4のオン時間幅が大幅に狭くなり、
トランス２の蓄積エネルギーも低下し、出力電圧の低下
と共に負荷電流ILが小さくなり、第５図の「フの字」垂
下特性が得られる。

本実施例のコンバータは次の利点を有する。

（１） FET4のオン。オフ制御、定電圧制御、「フの
字」垂下特性制御を１つの制御用トランジスタ14で行う
ことができる。従って、FET4を使用したフライバックコ
ンバータの小型化、低コスト化が可能になる。

（２） 垂下特性を得るためのコンデンサ26を正帰還用
３次巻線６のオフ期間電圧に基づいて得るので、回路を
簡略化することができる。

（３） 制御用トランジスタ14をオン制御してFET4をオ
フ制御する方式であるから駆動回路の電力損失を小さく
することができる。

［変形例］ 本発明は上述の実施例に限定されるものでなく、例え
ば次の変形が可能なものである。

（１） コンデンサ26の充電を４次巻線17に基づいて行
うように構成してもよい。また、コンデンサ37の充電を
２次巻線６に基づいて行うようにしてもよい。

（３） 抵抗11に直列コンデンサを接続し、このコンデ
ンサが充電された時にFET4がオンになるようにしてもよ
い。

（４） トランス30を演算増幅器等による誤差増幅器と
してもよい。即ち、トランジスタ30とツエナーダイオー
ド31とをIC構成のシャントレギュレータとしてもよい。

（５） 制御用トランジスタ14のコレクタに抵抗を接続
してもよい。

（６） トランス２の１次側と２次側とを分離する必要
がない場合には、フォトカプラーを省く構成にしてもよ
い。

［発明の効果］ 以上説明したように、本発明によれば１つの制御用ト
ランジスタを電流検出用素子に基づくスイッチング素子
のオン・オフ制御、定電圧制御、「フの字」垂下特性制
御のいずれにも関係付けることができ、装置の小型化及
び低コスト化が可能になる。

【図面の簡単な説明】

第１図は本発明の実施例に係わる過電流保護機能を有す
る自励形フライバックコンバータを示す回路図、 第２図は第１図の一部の等価回路図、 第３図は第１図のドレイン電流の変化を示す波形図、 第４図は従来のコンバータを示す回路図、 第５図はフの字垂下特性を示す特性図、 第６図は従来の他のコンバータを示す回路図である。 １……直流電源、２……トランス、３……１次巻線、４
……FET、５……２次巻線、６……３次巻線、９……整
流回路、12……電流検出抵抗、14……制御用トランジス
タ、26……垂下特性制御用コンデンサ、33……受光素
子、34……バイアス電源回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 章 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭59−148563（ＪＰ，Ａ) 特開 昭59−148562（ＪＰ，Ａ) 特開 昭63−77376（ＪＰ，Ａ) 特開 昭61−244270（ＪＰ，Ａ) 実公 昭62−45517（ＪＰ，Ｙ２)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】直流電源（１）とトランス（２）の１次巻
   線（３）とスイッチング素子（４）と電流検出用素子
   （12）とが直列接続された回路と、 前記トランス（２）の１次巻線（３）にトランス結合さ
   れた２次巻線（５）と、 前記スイッチング素子（４）のオフ期間に負荷に電力を
   供給する極性で前記２次巻線（５）に接続された整流回
   路（９）と、 前記トランス（２）の前記１次巻線（３）にトランス結
   合され且つ前記スイッチング素子（４）の制御端子と一
   方の主端子との間に前記電流検出用素子（12）を介して
   接続された３次巻線（６）と、 前記スイッチング素子（４）の前記制御端子と電気電流
   検出用素子（12）のスイッチング素子に対する接続側端
   子とは反対側の端子との間に接続された制御用トランジ
   スタ（14）と、 前記制御用トランジスタ（14）のベースとエミッタとの
   間に前記電流検出用素子（12）を接続する手段（24）
   と、 前記整流回路（９）の出力電圧に基づいて定電圧制御の
   ための誤差信号を形成し、これに対応した定電圧制御信
   号を前記制御用トランジスタ（14）のベースに供給し、
   前記出力電圧が定電圧制御範囲より低下した時には前記
   制御用トランジスタ（14）の制御に実質的に無関係にな
   るように構成された定電圧制御回路と、 前記制御用トランジスタ（14）のベースとエミッタとの
   間に抵抗（27）を介して接続されたコンデンサ（26）と
   このコンデンサ（26）を前記スイッチング素子（４）の
   オフ期間に前記トランス（２）の前記３次巻線（６）又
   はこれと同様に設けられた別の巻線の得られる電圧によ
   って充電する回路とから成り、前記出力電圧が前記定電
   圧制御範囲の電圧よりも低い電圧になった時に前記制御
   用トランジスタ（14）に実質的に関係するように設定さ
   れている垂下特性制御回路とを具備していることを特徴
   とする過電流保護機能付自励形コンバータ。
2. 【請求項２】前記定電圧制御回路は、 前記整流回路（９）の出力電圧を検出する電圧検出回路
   と、 前記出力電圧検出回路の出力に基づいて定電圧制御のた
   めの誤差信号を形成する誤差信号形成手段と、 前記誤差信号形成手段の出力に応答して発光する発光素
   子（32）と、 バイアス電源回路（34）と前記制御用トランジスタ（1
   4）のベースとの間に抵抗（35）を介して接続され且つ
   前記発光素子（32）光結合された受光素子（33）と から成るものである特許請求の範囲第１項記載の自励形
   コンバータ。
3. 【請求項３】前記コンデンサ（26）を充電する回路は、
   前記３次巻線（６）と前記コンデンサ（26）との間に接
   続されたダイオード（25）である特許請求の範囲第１項
   又は第２項記載の自励形コンバータ。