JP2557916B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2557916B2 JP2557916B2 JP62299926A JP29992687A JP2557916B2 JP 2557916 B2 JP2557916 B2 JP 2557916B2 JP 62299926 A JP62299926 A JP 62299926A JP 29992687 A JP29992687 A JP 29992687A JP 2557916 B2 JP2557916 B2 JP 2557916B2
- Authority
- JP
- Japan
- Prior art keywords
- coating film
- film
- semiconductor device
- plasma
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置の製造方法に係わり、特に基板
に形成された配線等の段差部を被覆する絶縁膜の平坦化
の方法に関する。
に形成された配線等の段差部を被覆する絶縁膜の平坦化
の方法に関する。
（従来の技術） 半導体装置の製造にあたり、通常、半導体素子あるい
は配線上には他の領域と絶縁性を保つために絶縁膜を形
成する。この場合、前記配線や半導体素子は通常、段差
を有しているので、前記配線や半導体素子を被覆した絶
縁膜表面は凹凸となる。前記絶縁膜の凹凸のうち特に角
部では、他の部分に比べてストレスが多くかかり、この
ため前記絶縁膜にクラックが生じる等、絶縁性を保てな
くなるという問題が生じることがある。
は配線上には他の領域と絶縁性を保つために絶縁膜を形
成する。この場合、前記配線や半導体素子は通常、段差
を有しているので、前記配線や半導体素子を被覆した絶
縁膜表面は凹凸となる。前記絶縁膜の凹凸のうち特に角
部では、他の部分に比べてストレスが多くかかり、この
ため前記絶縁膜にクラックが生じる等、絶縁性を保てな
くなるという問題が生じることがある。
特に、この問題は、近年半導体装置の大容量化・高集
積化に伴い用いられる多層配線構造のものにおいて顕著
である。つまり、前記多層配線構造の半導体装置を形成
する場合、配線層と層間絶縁膜を繰り返し積層して形成
するがその繰り返しによって段差は急峻となり、前記絶
縁膜に物理的なストレスが多くかかる。又、場合によっ
ては配線の方に断線の方に断線を生じることもある。
積化に伴い用いられる多層配線構造のものにおいて顕著
である。つまり、前記多層配線構造の半導体装置を形成
する場合、配線層と層間絶縁膜を繰り返し積層して形成
するがその繰り返しによって段差は急峻となり、前記絶
縁膜に物理的なストレスが多くかかる。又、場合によっ
ては配線の方に断線の方に断線を生じることもある。
前述した問題を生じないように凹凸のある前記絶縁膜
表面を平坦化し、前記絶縁膜に物理的なストレスが発生
しないようにすることが行なわれている。前記平坦化の
方法としては、レジストエッチングバック法、バイアス
スパッタ法が主に行なわれている。しかしながら、前者
は半導体素子の微細化が進行するにつれて、プロセスの
制御が困難となっており、後者では素子に損傷を与えて
しまうという欠点がある。
表面を平坦化し、前記絶縁膜に物理的なストレスが発生
しないようにすることが行なわれている。前記平坦化の
方法としては、レジストエッチングバック法、バイアス
スパッタ法が主に行なわれている。しかしながら、前者
は半導体素子の微細化が進行するにつれて、プロセスの
制御が困難となっており、後者では素子に損傷を与えて
しまうという欠点がある。
そこで、上記２つの方法とは別の方法として液体の流
動性を用いた塗布法により、前記段差を平坦化する方法
が有力となってきた。
動性を用いた塗布法により、前記段差を平坦化する方法
が有力となってきた。
前記塗布法により形成される塗布膜は配線や半導体素
子を絶縁膜で被覆した後、前記絶縁膜上に硅素化合物を
溶媒中に溶解させた塗布膜形成溶液等を回転塗布し、そ
の後熱処理により溶媒を揮発させた上、膜の硬化を行な
って形成している。
子を絶縁膜で被覆した後、前記絶縁膜上に硅素化合物を
溶媒中に溶解させた塗布膜形成溶液等を回転塗布し、そ
の後熱処理により溶媒を揮発させた上、膜の硬化を行な
って形成している。
しかしながら、前記熱処理は半導体素子等への影響を
考えると高温で行なうことはできず溶媒は、十分には揮
発していない。そのため塗布膜中に含まれる水分がエッ
チングプロセスで使用されたハロゲンガスの残留元素等
と反応して配線あるいは半導体素子を腐食させる等、耐
湿性に問題がある。このため、単独で層間絶縁膜として
用いず、例えばプラズマCVD絶縁膜／塗布膜／プラズマC
VD絶縁膜等塗布膜を他の絶縁膜で挟み込む積層構造を形
成することが多い。
考えると高温で行なうことはできず溶媒は、十分には揮
発していない。そのため塗布膜中に含まれる水分がエッ
チングプロセスで使用されたハロゲンガスの残留元素等
と反応して配線あるいは半導体素子を腐食させる等、耐
湿性に問題がある。このため、単独で層間絶縁膜として
用いず、例えばプラズマCVD絶縁膜／塗布膜／プラズマC
VD絶縁膜等塗布膜を他の絶縁膜で挟み込む積層構造を形
成することが多い。
しかしながら基板上の配線層等と、絶縁膜及び塗布膜
の熱膨張係数（α）はそれぞれ異なり、特に前記配線層
がアルミニウム合金で、絶縁膜がプラズマCVDによるSiO
2膜の場合、αは２ケタ異なる。従って、積層構造の層
間絶縁膜を形成しても塗布膜の硬化のための熱処理時に
配線層と絶縁膜の間で熱応力が発生し、前記絶縁膜にク
ラックが生じる場合があり問題となっている。
の熱膨張係数（α）はそれぞれ異なり、特に前記配線層
がアルミニウム合金で、絶縁膜がプラズマCVDによるSiO
2膜の場合、αは２ケタ異なる。従って、積層構造の層
間絶縁膜を形成しても塗布膜の硬化のための熱処理時に
配線層と絶縁膜の間で熱応力が発生し、前記絶縁膜にク
ラックが生じる場合があり問題となっている。
（発明が解決しようとする問題点） 本発明は上記した従来の配線あるいは半導体素子を絶
縁膜で被覆する方法では、前記絶縁膜の凹凸を平坦化
し、かつ、前記絶縁膜へのクラックの発生が生じてしま
うという問題を鑑みてなされたものである。すなわち、
本発明は配線層等の段差部を被覆する絶縁膜とこの絶縁
膜上に形成される塗布膜を低温で形成し、前記絶縁膜へ
のクラックの発生が生じないようにする半導体装置の製
造方法を提供することを目的とする。
縁膜で被覆する方法では、前記絶縁膜の凹凸を平坦化
し、かつ、前記絶縁膜へのクラックの発生が生じてしま
うという問題を鑑みてなされたものである。すなわち、
本発明は配線層等の段差部を被覆する絶縁膜とこの絶縁
膜上に形成される塗布膜を低温で形成し、前記絶縁膜へ
のクラックの発生が生じないようにする半導体装置の製
造方法を提供することを目的とする。
（問題点を解決するための手段） 本発明は上記目的を達成するために表面に段差部を有
する基板上に少なくとも前記段差部を被覆する第１の絶
縁層を形成する工程と、前記第１の絶縁層上に塗布膜を
形成し、前記第１の絶縁膜の形成された基板表面を平坦
化する工程と、その後、少なくとも前記塗布膜をプラズ
マ中にさらす工程と、前記平坦化された塗布膜上に第２
の絶縁層を形成する工程とを含む半導体装置の製造方法
を提供する。
する基板上に少なくとも前記段差部を被覆する第１の絶
縁層を形成する工程と、前記第１の絶縁層上に塗布膜を
形成し、前記第１の絶縁膜の形成された基板表面を平坦
化する工程と、その後、少なくとも前記塗布膜をプラズ
マ中にさらす工程と、前記平坦化された塗布膜上に第２
の絶縁層を形成する工程とを含む半導体装置の製造方法
を提供する。
（作用） 本発明により段差部を被覆した第１の絶縁層上の塗布
膜をプラズマ中にさらすことにより低温で前記絶縁膜表
面を平坦化することができ、前記第１の絶縁膜にクラッ
クを発生することはない。
膜をプラズマ中にさらすことにより低温で前記絶縁膜表
面を平坦化することができ、前記第１の絶縁膜にクラッ
クを発生することはない。
また、塗布膜の硬化処理は低温におけるプラズマＦで
反応が促進せしめることができ、耐湿性を向上せしめる
ことが可能である。
反応が促進せしめることができ、耐湿性を向上せしめる
ことが可能である。
例えば、前記塗布膜がSi(OH)4等の硅素化合物の場
合、Si−OH OH−Siの間で脱水縮合反応を起こし、Si−
Ｏ−Siの網目を広げることにより前記塗布膜の硬化が進
行するとともに耐湿性を向上せしめることができる。こ
の場合の処理温度は、熱処理により硬化を行なうには40
0℃以上の加熱が必要である（この場合絶縁膜にはクラ
ックが生じる）のに対し、前記クラックを生じることな
く400℃以下の低温で行なうことができる。また、配線
にも応力が加わらないので断線が生じることはない。
合、Si−OH OH−Siの間で脱水縮合反応を起こし、Si−
Ｏ−Siの網目を広げることにより前記塗布膜の硬化が進
行するとともに耐湿性を向上せしめることができる。こ
の場合の処理温度は、熱処理により硬化を行なうには40
0℃以上の加熱が必要である（この場合絶縁膜にはクラ
ックが生じる）のに対し、前記クラックを生じることな
く400℃以下の低温で行なうことができる。また、配線
にも応力が加わらないので断線が生じることはない。
これは、プラズマ中に前記塗布膜をさらすと、Si−OH
あるいはＯ−Ｈ結合がプラズマのエネルギーにより活性
化され反応性に富むからである。
あるいはＯ−Ｈ結合がプラズマのエネルギーにより活性
化され反応性に富むからである。
従って、本発明によれば低温で平坦性、耐湿性の良好
な塗布膜を形成することができる。また、これにより、
絶縁層へのクラックの発生あるいは配線層の断線等を生
じることはない。
な塗布膜を形成することができる。また、これにより、
絶縁層へのクラックの発生あるいは配線層の断線等を生
じることはない。
（実施例） 以下、本発明の実施例について図面を用いて詳細に説
明する。第１図は、この工程断面図である。
明する。第１図は、この工程断面図である。
先ず、第１図（ａ）に示すように例えば第ｎ番目のア
ルミニウム等の配線（１）が形成された基板（６）に第
１プラズマCVD−SiO2膜（２）を形成する。次に第１図
（ｂ）に示す様に、前記プラズマCVD−SiO2膜（２）の
形成された基板全面にシリケート系化合物を含む塗布膜
形成溶液を塗布し、その後、減圧下で塗布膜形成溶液の
溶媒を揮発させ塗布膜としてシリケート系化合物膜
（３）を基板上に残す。引続き第１図（ｃ）に示す様に
酸素プラズマ中で硬化処理を施したシリケート系化合物
膜（3a）を形成する。ここで、シリケート系化合物膜
（3a）を形成した後、エッチングして全面により平坦性
をもたせるようにしてもよい。さらに第１図（ｄ）に示
す様に第２プラズマCVD−SiO2膜（４）を層間絶縁膜と
して形成し、さらにその上に第１図（ｅ）に示す様に第
（ｎ＋１）アルミニウム配線（５）を形成する。
ルミニウム等の配線（１）が形成された基板（６）に第
１プラズマCVD−SiO2膜（２）を形成する。次に第１図
（ｂ）に示す様に、前記プラズマCVD−SiO2膜（２）の
形成された基板全面にシリケート系化合物を含む塗布膜
形成溶液を塗布し、その後、減圧下で塗布膜形成溶液の
溶媒を揮発させ塗布膜としてシリケート系化合物膜
（３）を基板上に残す。引続き第１図（ｃ）に示す様に
酸素プラズマ中で硬化処理を施したシリケート系化合物
膜（3a）を形成する。ここで、シリケート系化合物膜
（3a）を形成した後、エッチングして全面により平坦性
をもたせるようにしてもよい。さらに第１図（ｄ）に示
す様に第２プラズマCVD−SiO2膜（４）を層間絶縁膜と
して形成し、さらにその上に第１図（ｅ）に示す様に第
（ｎ＋１）アルミニウム配線（５）を形成する。
上記実施例で形成した第ｎ番目のアルミニウム配線
（１）がアルミニウム幅２μｍ、スペース幅２μｍ、ア
ルミニウム厚１μｍのラインアンドスペースパターンで
あり、第１プラズマCVD−SiO2膜（２）の膜厚0.2μｍの
条件で450℃の熱処理により塗布膜（３）を硬化させた
場合、第１プラズマCVD−SiO2膜（２）に生じるクラッ
クの発生率は30％であった。その後、さらに基板温度を
室温〜300℃、酸素圧力1Torr、RFパワー800W、処理時間
60分の酸素プラズマ処理により塗布膜（３）を硬化させ
た場合、CVD−SiO2膜（２）にクラックは全く発生しな
い。
（１）がアルミニウム幅２μｍ、スペース幅２μｍ、ア
ルミニウム厚１μｍのラインアンドスペースパターンで
あり、第１プラズマCVD−SiO2膜（２）の膜厚0.2μｍの
条件で450℃の熱処理により塗布膜（３）を硬化させた
場合、第１プラズマCVD−SiO2膜（２）に生じるクラッ
クの発生率は30％であった。その後、さらに基板温度を
室温〜300℃、酸素圧力1Torr、RFパワー800W、処理時間
60分の酸素プラズマ処理により塗布膜（３）を硬化させ
た場合、CVD−SiO2膜（２）にクラックは全く発生しな
い。
本発明により形成する塗布膜の膜質は、第１あるいは
第２の絶縁層との間で発生する応力の影響を抑制するた
めに膜質を極力近付けるのが望ましい。
第２の絶縁層との間で発生する応力の影響を抑制するた
めに膜質を極力近付けるのが望ましい。
前記膜質の比較のため両者のエッチング速度を調べた
結果について以下説明する。
結果について以下説明する。
第２図は塗布膜の硬化処理を施す際に基板温度を変化
させた時の塗布膜（（Ａ）熱処理、（Ｂ）プラズマ処
理）とプラズマCVD−SiO2膜（Ｃ）のエッチング速度を
示す特性図である。
させた時の塗布膜（（Ａ）熱処理、（Ｂ）プラズマ処
理）とプラズマCVD−SiO2膜（Ｃ）のエッチング速度を
示す特性図である。
ここでプラズマ処理は酸素（O2）雰囲気中で行ない、
酸素圧力1Torr、RF出力800W、処理時間60分の処理条件
である。また、プラズマCVD−SiO2膜のエッチング速度
は基板温度によらずエッチング速度はほぼ一定であり、
基板温度が300℃前後のときに両者のエッチング速度が
ほぼ同様であることがわかった。
酸素圧力1Torr、RF出力800W、処理時間60分の処理条件
である。また、プラズマCVD−SiO2膜のエッチング速度
は基板温度によらずエッチング速度はほぼ一定であり、
基板温度が300℃前後のときに両者のエッチング速度が
ほぼ同様であることがわかった。
さらに塗布膜の硬化処理後のエッチング速度を熱処理
で行った場合（Ａ）と本発明によるプラズマ処理で行っ
た場合（Ｂ）で比較すると、例えば、プラズマ処理の30
0℃でのエッチング速度は、熱処理を600℃〜で行った場
合とほぼ同様であった。
で行った場合（Ａ）と本発明によるプラズマ処理で行っ
た場合（Ｂ）で比較すると、例えば、プラズマ処理の30
0℃でのエッチング速度は、熱処理を600℃〜で行った場
合とほぼ同様であった。
これらのことから、プラズマ処理により硬化させた塗
布膜の方が熱処理により硬化させたよりもプラズマCVD
−SiO2膜の膜質に近いことが推察される。
布膜の方が熱処理により硬化させたよりもプラズマCVD
−SiO2膜の膜質に近いことが推察される。
また、第２図から、プラズマ処理を施した塗布膜は同
一基板温度における通常の熱処理に比べた場合よりエッ
チング速度が遅く、膜が緻密であることがわかる。従っ
て、同一基板温度では、熱処理よりもプラズマ処理の方
が吸湿性が小さいことがわかる。
一基板温度における通常の熱処理に比べた場合よりエッ
チング速度が遅く、膜が緻密であることがわかる。従っ
て、同一基板温度では、熱処理よりもプラズマ処理の方
が吸湿性が小さいことがわかる。
このことは，塗布膜を沸騰水中に約30分浸した後、塗
布膜を加熱した時に放出される水の相対量を質量分析計
を用いて測定することにより明らかとなった。
布膜を加熱した時に放出される水の相対量を質量分析計
を用いて測定することにより明らかとなった。
すなわち、基板温度300℃、酸素圧力1Torr、RF.800
W、処理時間60分の条件で形成された塗布膜はプラズマC
VD−SiO2膜と同程度であり、熱処理により硬化せしめた
膜に比べ吸湿性は約1/10と大きく改善された。
W、処理時間60分の条件で形成された塗布膜はプラズマC
VD−SiO2膜と同程度であり、熱処理により硬化せしめた
膜に比べ吸湿性は約1/10と大きく改善された。
なお、上記実施例では塗布膜を酸素プラズマにさらし
たが、窒素、アルゴン等のガスプラズマにさらしても同
様の効果が得られる。また、塗布膜形成溶液はプラズマ
にさらした時に硬化する材料であれば何でもよいが、望
しくは、シリコン（Si）と酸素（Ｏ）を含むものがよ
い。
たが、窒素、アルゴン等のガスプラズマにさらしても同
様の効果が得られる。また、塗布膜形成溶液はプラズマ
にさらした時に硬化する材料であれば何でもよいが、望
しくは、シリコン（Si）と酸素（Ｏ）を含むものがよ
い。
また、前記塗布膜をプラズマにさらす直前あるいはプ
ラズマにさらしている間に基板に熱処理を加えると硬化
処理の時間を短縮でき、スループットを向上させること
ができる。
ラズマにさらしている間に基板に熱処理を加えると硬化
処理の時間を短縮でき、スループットを向上させること
ができる。
以上述べたように本発明によれば基板の配線等の段差
部を被覆した絶縁層の表面を低温で平坦化することがで
き、プロセスにおける絶縁層あるいは、配線への影響を
抑制することができる。
部を被覆した絶縁層の表面を低温で平坦化することがで
き、プロセスにおける絶縁層あるいは、配線への影響を
抑制することができる。
第１図は本発明による一実施例を示す工程断面図、第２
図は本発明の効果を説明するための特性図である。 1,5……配線、２……第１の絶縁層、３……塗布膜、４
……第２の絶縁層、６……基板。
図は本発明の効果を説明するための特性図である。 1,5……配線、２……第１の絶縁層、３……塗布膜、４
……第２の絶縁層、６……基板。
Claims (6)
- 【請求項１】表面に段差部を有する基板上に少なくとも
前記段差部を被覆する第１の絶縁層を形成する工程と、
前記第１の絶縁層上に塗布膜を形成し、前記第１の絶縁
膜の形成された基板表面を平坦化する工程と、その後、
少なくとも前記塗布膜をプラズマ中にさらす工程と、前
記平坦化された塗布膜上に第２の絶縁層を形成する工程
とを含む半導体装置の製造方法。 - 【請求項２】前記基板表面の段差部は、配線パターンあ
るいは半導体素子の形成された領域であり、前記領域上
に第１の絶縁膜を形成することを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 - 【請求項３】前記塗布膜は塗布膜形成溶液をスピンコー
ト法により前記第１の絶縁層上に被覆して形成すること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。 - 【請求項４】前記塗布膜形成溶液は硅素化合物を溶媒中
に分散あるいは溶解させたものを用いることを特徴とす
る特許請求の範囲第３項記載の半導体装置の製造方法。 - 【請求項５】前記塗布膜形成溶液は少なくともシリコン
（Si）元素とＯ（酸素）を含むことを特徴とする特許請
求の範囲第４項記載の半導体装置の製造方法。 - 【請求項６】前記塗布膜をプラズマ中にさらす直前ある
いはプラズマにさらしている間に熱処理を加える工程を
含む特許請求の範囲第１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62299926A JP2557916B2 (ja) | 1987-11-30 | 1987-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62299926A JP2557916B2 (ja) | 1987-11-30 | 1987-11-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01143321A JPH01143321A (ja) | 1989-06-05 |
| JP2557916B2 true JP2557916B2 (ja) | 1996-11-27 |
Family
ID=17878599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62299926A Expired - Lifetime JP2557916B2 (ja) | 1987-11-30 | 1987-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2557916B2 (ja) |
-
1987
- 1987-11-30 JP JP62299926A patent/JP2557916B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01143321A (ja) | 1989-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5457073A (en) | Multi-level interconnection CMOS devices with SOG | |
| JPH0669354A (ja) | 半導体装置の製造方法 | |
| JPH0530050B2 (ja) | ||
| US5517062A (en) | Stress released VLSI structure by the formation of porous intermetal layer | |
| JPH10107144A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH1126449A (ja) | 絶縁膜の成膜方法 | |
| JP2557916B2 (ja) | 半導体装置の製造方法 | |
| JP2883333B2 (ja) | 半導体装置の製造方法 | |
| JPH01241135A (ja) | 半導体装置の製造方法 | |
| JPH01206631A (ja) | 半導体装置の製造方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| JP3390890B2 (ja) | 半導体装置の製造方法 | |
| JPH08330301A (ja) | 半導体素子のｓｏｇ膜の形成方法 | |
| JPH0878528A (ja) | 半導体装置の配線形成方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| JPH11274152A (ja) | 半導体装置のｓｏｇ層形成方法 | |
| JPH0430524A (ja) | 半導体装置の製造方法 | |
| JPH07176613A (ja) | 半導体装置の製造方法 | |
| JPH08111458A (ja) | 半導体装置およびその製造方法 | |
| JPH0322430A (ja) | 平坦化絶縁膜形成方法 | |
| JPH11251312A (ja) | 半導体装置の製造方法 | |
| JP3166714B2 (ja) | 半導体装置の製造方法 | |
| JP3008996B2 (ja) | 絶縁膜の形成方法 | |
| JPH0494127A (ja) | 半導体装置の製造方法 | |
| JPH07111968B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |