JP2541280B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に化合物半導体材料を
基板とする電界効果型の半導体装置に関する。

〔従来の技術〕 化合物半導体、特にGaAsを主体材料とするショットキ
ー障壁型電界効果トランジスタは、従来のSiバイポーラ
トランジスタに比べて高速動作が可能であるため高周波
帯に低雑音素子や光出力素子として広く利用され、さら
に最近選択ドープのヘテロ接合を持ち、電流チャネルと
して二次元電子ガスを利用した電界効果トランジスタが
提案されている。

これらの素子は、エピタキシャル結晶基板（以下エピ
タキシャル層という）を用いて製造され、結晶層構造が
素子の特性を決める重要な要因となっている。

第４図は従来の半導体装置の一例の断面図である。

ショットキー障壁型電界効果トランジスタは、ショッ
トキーゲート電極11の直下部に多層のエピタキシャル層
10_bを有している。

エピタキシャル層10_bは、半絶縁性GaAs基板１上に不
純物を添加しない高純度のバッファ層としてアンドープ
GaAs層４と、電流チャネル層としての２次元電子ガス層
５及びアンドープGaAs層４よりも電子親和力が大きく、
かつ２次元電子ガス層５へ電子を供給するために不純物
を添加した電子供給層６とを有している。

ショットキーゲート電極11によって電流チャネル層と
しての２次元電子ガス層５中の電子濃度は制御される。

またこれらの電界効果トランジスタは、10GHz以上の
超高周波帯での特性向上を目的としてゲート電極長を0.
5μｍ以下とする場合が多く、0.1μｍのゲート電極長の
ものも研究段階では実現している。

〔発明が解決しようとする課題〕

上述した従来の半導体装置は、電界効果トランジスタ
の場合にゲート電極長が0.5μｍ以下になると、ショー
トチャネル効果が顕著に現われ、ピンチオフ電圧がシフ
トするので、ショートチャネル効果によりゲート電極長
のバラツキが各素子間のピンチオフ電圧のバラツキに影
響しこれらの素子を集積化したICの歩留りを著しく悪化
させるという問題があった。

また、低雑音ディスクリート素子として利用する場合
に、ショートチャネル効果が現われると相互コンダクタ
ンスの圧縮現象が生じて雑音指数を増加させ、期待され
た高性能が得られなくなるという問題があった。

この現象はゲート電極長がサブミクロンオーダーにな
るとゲート電極直下が高電界となり、高エネルギー状態
の電子が容易に電流チャネル層からしみ出しチャネル層
下を走行する様になることが原因であると考えられる。

その対策として電流チャネル層から電荷キャリアが電
流チャネル層下に注入されることを抑えることが必要と
なる。

一つの方法として、電流チャネル層下に電気的なポテ
ンシャルの障壁を形成し電荷キャリアの注入を抑えるこ
とが考えられる。

すなわち電流チャネル層下に絶縁体層を形成すること
である。

しかしながら異なる物質の接合面には電荷キャリアを
捕獲するトラップが高い密度で存在することが多く、そ
のために半導体特性が悪化するという問題があった。

本発明の目的は、高周波特性及び低雑音の半導体装置
を提供することにある。

〔課題を解決するための手段〕

本発明の半導体装置は、半絶縁性GaAs基板の一主面上
に形成された電子の量子力学的波長である２〜20nmの膜
厚を有しかつ不純物を添加しないGaAs薄膜と２〜20nmの
膜厚の弗化カルシウムストロンチウムの絶縁体薄膜とを
交互に積層した超格子層と、該超格子層上に形成された
該超格子層の平均的な電子親和力よりも大きい電子親和
力を有しかつ不純物を添加しないGaAs層と、該GaAs層あ
るいはその上に形成された電流チャネル層とを含んで構
成されている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の第１の実施例の断面図、第２図は第
１図の超格子層の詳細断面図である。

半導体装置のエピタシャル10は、バッファ層２とその
表面に超格子層３を半絶縁性GaAs基板１とアンドープGa
As層４の間に設けた点が異なる以外は、第４図の従来の
エピタキシャル層10_bと同一である。

次に、製造工程を説明する。

まず、半絶縁性GaAs基板１の表面にバッファ層２とし
て不純物を添加しないGaAsを周知の分子線エピタキシャ
ル法（以下MBE法という）によって500nmの厚さだけ成長
させ、続いて超格子層３を形成する。

超格子層３は、不純物を添加しないGaAs薄膜3_aとこれ
とほぼ格子整合し絶縁体であるC_axS_r(1-x)F₂（但しＸ＝
0.5）薄膜3_bとをそれぞれの膜厚が5nmづつ交互に10層積
み重ねて形成する。

次にその表面に、電流チャネル層としての２次元電子
ガス層５を形成させるために不純物を添加しないアンド
ープGaAs層４を300nm形成する。

次にその２次元電子ガス層５へ電子を供給する電子供
給層６としてSiを２×10¹⁸cm^-3の濃度で添加したAl_xGa
_(-x)As（但しＸ＝0.3）を50nmの厚さに形成する。

これら各層はMBE法で連続して成長する。

２次元電子ガス５は、電子供給層６の直下に生じる
が、アンドープGaAs層４内の２次元電子ガス層５が生じ
ていない下層を介して超格子３に接している。

また、超格子層３の平均的な伝導帯下端のエネルギー
はGaAsの伝導帯下端のエネルギーよりも高く、２次元電
子ガス層５から高電界下においてしみ出してくる電流を
この超格子層３によって防ぐことができる。

しかも、一般的に超格子層３を成長した場合、GaAs基
板１から超格子層３の上方への転移の伝搬や不純物の拡
散を抑制することができ、アンドープGaAs層４の結晶中
における電子移動度を向上させる効果が期待できる。

本実施例のエピタキシャル層10を用いて製造した電界
効果トランジスタでは、従来のエピタキシャル層10_bを
用いたものと比較して、ショートチャネル効果は著しく
改善され、相互コンダクタンスの圧縮現象はまったく見
られず、優れた高周波特性が得られた。

第３図は本発明の第２の実施例の断面図である。

半導体装置のエピタキシャル層10_aは、２次元電子ガ
ス層５のないアンドープGaAs層4_aと電子供給層６に代っ
てアクティブ層９とが形成されている点が異る以外は第
１図の第１の実施例と同等である。

エピタキシャル層10_aは、第１の実施例と同一工程で
形成された超格子層３の上にアンドープGaAs層４を300n
m,ドナー不純物であるSiを２×10¹⁷cm^-3の濃度に添加し
たGaAs層を電界効果トランジスタの電流チャネル層とな
るアクティブ層９として500nmの厚さにMBE法を用いて成
長する。

MBE法におけるエピタキシャル結晶成長条件は、第１
の実施例と同一である。

この実施例においてもこのエピタキシャル結晶基板を
用いて製造した電界効果トランジスタでは第１の実施例
と同様に超格子層３の効果によりショートチャネル効果
はほとんど見られず、しかもアンドープGaAs層４が存在
することで、超格子層３とGaAsとの間のヘテロ接合の電
荷トラップがドレインの電流特性に悪影響を及ぼすこと
はなく大巾な高周波特性の向上が得られた。

〔発明の効果〕

以上説明した様に本発明では、電子を電荷キャリアと
する電界効果トランジスタにおける電流チャネル層下に
電流チャネル層を形成する半導体よりも電子親和力の小
さな超格子層を電子のポテンシャル障壁として設け、電
流チャネル層下に注入される電子の量を減少させ短チャ
ネル効果を抑制し、しかもポテンシャル障壁を形成する
超格子層と電流チャネル層の間に所定の厚さの電流チャ
ネル層と同一の半導体層を形成することにより、異なる
半導体の接合面が直接電流チャネルに接することをさけ
て、この様な接合面に多く存在する電荷トラップの影響
を無くし高周波利得及び雑音特性の向上が得られた。

【図面の簡単な説明】

第１図は本発明の第１の実施例の断面図、第２図は第１
図の超格子層の詳細断面図、第３図は本発明の第２の実
施例の断面図、第４図は従来の半導体装置の一例の断面
図である。 １……半絶縁性GaAs基板、２……バッファ層、３……超
格子、3_a……GaAs薄膜、3_b……C_axS_r(-x）F₂（但しＸ＝
0.5）薄膜、4,4a……アンドープGaAs層、５……２次元
電子ガス層、６……電子供給層、９……アクティブ層、
11……ショットキーゲート電極。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】半絶縁性GaAs基板の一主面上に形成された
   電子の量子力学的波長である２〜20nmの膜厚を有しかつ
   不純物を添加しないGaAs薄膜と２〜20nmの膜厚の弗化カ
   ルシウムストロンチウムの絶縁体薄膜とを交互に積層し
   た超格子層と、該超格子層上に形成された該超格子層の
   平均的な電子親和力よりも大きい電子親和力を有しかつ
   不純物を添加しないGaAs層と、該GaAs層内あるいはその
   上に形成された電流チャネル層とを含むことを特徴とす
   る半導体集積回路装置。