JP2532041B2 - 半導体装置用リ―ドフレ―ム - Google Patents
半導体装置用リ―ドフレ―ムInfo
- Publication number
- JP2532041B2 JP2532041B2 JP62251344A JP25134487A JP2532041B2 JP 2532041 B2 JP2532041 B2 JP 2532041B2 JP 62251344 A JP62251344 A JP 62251344A JP 25134487 A JP25134487 A JP 25134487A JP 2532041 B2 JP2532041 B2 JP 2532041B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- ground
- power supply
- common
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、複数の電源端子やグランド端子を持つ半導
体素子を用いて形成する半導体装置に用いる半導体装置
用リードフレームに関する。
体素子を用いて形成する半導体装置に用いる半導体装置
用リードフレームに関する。
[従来の技術] 樹脂等のパッケージ内部に半導体素子を収納して形成
する半導体装置においては、従来一般に、半導体素子の
端子とパッケージ外部とを、リードフレームのリードを
用いて電気的に接続している。
する半導体装置においては、従来一般に、半導体素子の
端子とパッケージ外部とを、リードフレームのリードを
用いて電気的に接続している。
この半導体素子に用いる上記リードフレームは、銅等
の帯状薄板をプレス加工等して、一体形成している。リ
ードフレームは、その中央に半導体素子を搭載するステ
ージを備え、該ステージ周囲に多数本のリードを並べて
備えた構造をしている。
の帯状薄板をプレス加工等して、一体形成している。リ
ードフレームは、その中央に半導体素子を搭載するステ
ージを備え、該ステージ周囲に多数本のリードを並べて
備えた構造をしている。
[発明が解決しようとする問題点] ところで、近時の32ビットCPU用等の半導体素子は、
電源端子やグランド端子を40個ずつ等複数持っている。
電源端子やグランド端子を40個ずつ等複数持っている。
このような複数の電源端子やグランド端子を持つ半導
体素子を用いて半導体装置を形成する場合には、従来、
パッケージ内部に収納した半導体素子の40個ずつ等の複
数の電源端子やグランド端子とパッケージ外部とを、リ
ードフレームに備えられた独立した80本等の複数本の電
源用とグランド用のリードを用いてそれぞれ電気的に接
続していた。
体素子を用いて半導体装置を形成する場合には、従来、
パッケージ内部に収納した半導体素子の40個ずつ等の複
数の電源端子やグランド端子とパッケージ外部とを、リ
ードフレームに備えられた独立した80本等の複数本の電
源用とグランド用のリードを用いてそれぞれ電気的に接
続していた。
そのため、リードフレームに独立した電源用やグラン
ド用のリードを、80本等の複数本備えなければならず、
その分、半導体素子の入出力信号等を伝える他の端子と
パッケージ外部とを電気的に接続するリードを、リード
フレームに無理なく備えることができずに、リードフレ
ームを用いた半導体装置の高集積化を円滑に行えなかっ
た。
ド用のリードを、80本等の複数本備えなければならず、
その分、半導体素子の入出力信号等を伝える他の端子と
パッケージ外部とを電気的に接続するリードを、リード
フレームに無理なく備えることができずに、リードフレ
ームを用いた半導体装置の高集積化を円滑に行えなかっ
た。
本発明は、このような問題点を解消するためになされ
たもので、半導体素子の複数の電源端子やグランド端子
とパッケージ外部とを電気的に接続する電源用やグラン
ド用のリードの本数を大幅に少なくして、リードフレー
ムを用いた半導体装置の高集積化を円滑に行える半導体
装置用リードフレーム(以下、リードフレームという)
を提供することを目的としている。
たもので、半導体素子の複数の電源端子やグランド端子
とパッケージ外部とを電気的に接続する電源用やグラン
ド用のリードの本数を大幅に少なくして、リードフレー
ムを用いた半導体装置の高集積化を円滑に行える半導体
装置用リードフレーム(以下、リードフレームという)
を提供することを目的としている。
[問題点を解決するための手段] 上記目的を達成するために、本発明の第1のリードフ
レームは、多数本配列したリード先端内方の空間部分
に、電源用又はグランド用の共通リードを、その一部を
前記多数本のリードのうちの電源用又はグランド用のリ
ード先端に連続させて備え、前記多数本配列したリード
先端の下方と前記多数本配列したリード先端内方の空間
部分の下方とに亙って、半導体素子搭載用のステージを
兼ねたグランド用又は電源用の共通リードを、該共通リ
ードと前記多数本配列したリード先端及び電源用又はグ
ランド用の共通リードとの間を所定間隔あけて、前記多
数本配列したリード先端及び電源用又はグランド用の共
通リードの下方に重ねて備え、前記ステージを兼ねた共
通リードを前記多数本のリードのうちのグランド用又は
電源用のリードに電気的に接続したことを特徴としてい
る。
レームは、多数本配列したリード先端内方の空間部分
に、電源用又はグランド用の共通リードを、その一部を
前記多数本のリードのうちの電源用又はグランド用のリ
ード先端に連続させて備え、前記多数本配列したリード
先端の下方と前記多数本配列したリード先端内方の空間
部分の下方とに亙って、半導体素子搭載用のステージを
兼ねたグランド用又は電源用の共通リードを、該共通リ
ードと前記多数本配列したリード先端及び電源用又はグ
ランド用の共通リードとの間を所定間隔あけて、前記多
数本配列したリード先端及び電源用又はグランド用の共
通リードの下方に重ねて備え、前記ステージを兼ねた共
通リードを前記多数本のリードのうちのグランド用又は
電源用のリードに電気的に接続したことを特徴としてい
る。
本発明の第1のリードフレームにおいては、多数本配
列したリード先端及び電源用又はグランド用の共通リー
ドとその下方に重なり合うステージを兼ねた共通リード
部分との間を、絶縁性両面接着フィルムを介して接合し
た構造とすることを好適としている。
列したリード先端及び電源用又はグランド用の共通リー
ドとその下方に重なり合うステージを兼ねた共通リード
部分との間を、絶縁性両面接着フィルムを介して接合し
た構造とすることを好適としている。
本発明の第2のリードフレームは、多数本配列したリ
ード先端の下方と前記多数本配列したリード先端内方の
空間部分の下方とに亙って、電源用又はグランド用の共
通リードと半導体素子搭載用のステージを兼ねたグラン
ド用又は電源用の共通リードとを、前記多数本配列した
リード先端と電源用又はグランド用の共通リードとの
間、及び前記電源用又はグランド用の共通リードとステ
ージを兼ねた共通リードとの間を所定間隔あけて、上下
に重ねて備え、前記電源用又はグランド用の共通リード
を前記多数本のリードのうちの電源用又はグランド用の
リードに電気的に接続し、前記ステージを兼ねた共通リ
ードを前記多数本のリードのうちのグランド用又は電源
用のリードに電気的に接続したことを特徴としている。
ード先端の下方と前記多数本配列したリード先端内方の
空間部分の下方とに亙って、電源用又はグランド用の共
通リードと半導体素子搭載用のステージを兼ねたグラン
ド用又は電源用の共通リードとを、前記多数本配列した
リード先端と電源用又はグランド用の共通リードとの
間、及び前記電源用又はグランド用の共通リードとステ
ージを兼ねた共通リードとの間を所定間隔あけて、上下
に重ねて備え、前記電源用又はグランド用の共通リード
を前記多数本のリードのうちの電源用又はグランド用の
リードに電気的に接続し、前記ステージを兼ねた共通リ
ードを前記多数本のリードのうちのグランド用又は電源
用のリードに電気的に接続したことを特徴としている。
本発明の第2のリードフレームにおいては、多数本配
列したリード先端とその下方に重なり合う電源用又はグ
ランド用の共通リード部分との間、及び電源用又はグラ
ンド用の共通リードとその下方に重なり合うステージを
兼ねた共通リード部分との間を、絶縁性両面接着フィル
ムを介して接合した構造とすることを好適としている。
列したリード先端とその下方に重なり合う電源用又はグ
ランド用の共通リード部分との間、及び電源用又はグラ
ンド用の共通リードとその下方に重なり合うステージを
兼ねた共通リード部分との間を、絶縁性両面接着フィル
ムを介して接合した構造とすることを好適としている。
[作用] 本発明の第1又は第2のリードフレームにおいては、
多数本配列したリード先端内方の空間部分の下方に備え
られたステージに搭載した半導体素子の複数の電源端子
又はグランド端子のそれぞれを、多数本配列したリード
先端内方の空間部分又はその空間部分の下方に備えられ
た電源用又はグランド用の共通リード部分に、ワイヤ等
で電気的に接続できる。そして、半導体素子の複数の電
源端子又はグランド端子のそれぞれを、電源用又はグラ
ンド用の共通リードが連ねられたり電気的に接続された
りした1本以上のごく少数本の電源用又はグランド用の
リードを通して、その電源用又はグランド用のリードが
電気的に接続された外部電源回路又は外部グランド回路
に電気的に接続できる。そして。リードフレームに備え
る電源用又はグランド用のリードの本数を少なく抑え
て、リードフレームのコンパクト化、簡易化が図れる。
多数本配列したリード先端内方の空間部分の下方に備え
られたステージに搭載した半導体素子の複数の電源端子
又はグランド端子のそれぞれを、多数本配列したリード
先端内方の空間部分又はその空間部分の下方に備えられ
た電源用又はグランド用の共通リード部分に、ワイヤ等
で電気的に接続できる。そして、半導体素子の複数の電
源端子又はグランド端子のそれぞれを、電源用又はグラ
ンド用の共通リードが連ねられたり電気的に接続された
りした1本以上のごく少数本の電源用又はグランド用の
リードを通して、その電源用又はグランド用のリードが
電気的に接続された外部電源回路又は外部グランド回路
に電気的に接続できる。そして。リードフレームに備え
る電源用又はグランド用のリードの本数を少なく抑え
て、リードフレームのコンパクト化、簡易化が図れる。
また、多数本配列したリード先端内方の空間部分の下
方に備えられたステージに搭載した半導体素子の複数の
グランド端子又は電源端子のそれぞれを、半導体素子の
周囲に露出した上記ステージを兼ねたグランド用又は電
源用の共通リード部分に、ワイヤ等を介して電気的に接
続できる。そして、半導体素子の複数のグランド端子又
は電源端子のそれぞれを、ステージを兼ねたグランド用
又は電源用の共通リードが電気的に接続された1本以上
のごく少数本のグランド用又は電源用のリードを通し
て、そのグランド用又は電源用のリードが電気的に接続
された外部グランド回路又は外部電源回路に電気的に接
続できる。そして、リードフレームに備えるグランド用
又は電源用のリードの本数を少なく抑えて、リードフレ
ームのコンパクト化、簡易化が図れる。
方に備えられたステージに搭載した半導体素子の複数の
グランド端子又は電源端子のそれぞれを、半導体素子の
周囲に露出した上記ステージを兼ねたグランド用又は電
源用の共通リード部分に、ワイヤ等を介して電気的に接
続できる。そして、半導体素子の複数のグランド端子又
は電源端子のそれぞれを、ステージを兼ねたグランド用
又は電源用の共通リードが電気的に接続された1本以上
のごく少数本のグランド用又は電源用のリードを通し
て、そのグランド用又は電源用のリードが電気的に接続
された外部グランド回路又は外部電源回路に電気的に接
続できる。そして、リードフレームに備えるグランド用
又は電源用のリードの本数を少なく抑えて、リードフレ
ームのコンパクト化、簡易化が図れる。
また、半導体素子を搭載するステージを、グランド用
又は電源用の共通のリードに兼用させているため、ステ
ージとグランド用又は電源用の共通リードとを別々に備
えてなるリードフレームに比べて、リードフレームの簡
易化、コンパクト化を図ったり、リードフレームの製造
の容易化を図ったりできる。
又は電源用の共通のリードに兼用させているため、ステ
ージとグランド用又は電源用の共通リードとを別々に備
えてなるリードフレームに比べて、リードフレームの簡
易化、コンパクト化を図ったり、リードフレームの製造
の容易化を図ったりできる。
また、電源用又はグランド用の共通リードと、グラン
ド用又は電源用の共通リードとを、上下に重ねて備えて
いるため、電源用の共通リードと、グランド用の共通リ
ードとを、平面的に並べて備えてなるリードフレームに
比べて、リードフレームのコンパクト化が図れる。
ド用又は電源用の共通リードとを、上下に重ねて備えて
いるため、電源用の共通リードと、グランド用の共通リ
ードとを、平面的に並べて備えてなるリードフレームに
比べて、リードフレームのコンパクト化が図れる。
また、多数本配列したリード先端及び電源用又はグラ
ンド用の共通リードとその下方に重なり合うステージを
兼ねた共通リード部分との間を、絶縁性両面接着フィル
ムを介して接合した本発明の第1のリードフレーム、又
多数本配列したリード先端とその下方に重なり合う電源
用又はグランド用の共通リード部分との間、及び電源用
又はグランド用の共通リードとその下方に重なり合うス
テージを兼ねた共通リード部分との間を、絶縁性両面接
着フィルムを介して接合した本発明の第2のリードフレ
ームにあっては、多数本配列したリード先端及び電源用
又はグランド用の共通リードとその下方に重なり合うス
テージを兼ねた共通リード部分、又は多数本配列したリ
ード先端とその下方に重なり合う電源用又はグランド用
の共通リード部分、及び電源用又はグランド用の共通リ
ードとその下方に重なり合うステージを兼ねた共通リー
ド部分とが、電気的に短絡するのを、それらの間に介在
させた絶縁性両面接着フィルムで確実に防ぐことができ
る。それと共に、絶縁性両面接着フィルムを用いて、ス
テージを兼ねたグランド用又は電源用の共通リードを多
数本配列したリード先端及び電源用又はグランド用の共
通リードに確実に支持したり、電源用又はグランド用の
共通リードとステージを兼ねたグランド用又は電源用の
共通リードとを多数本配列したリード先端に確実に支持
したりできる。
ンド用の共通リードとその下方に重なり合うステージを
兼ねた共通リード部分との間を、絶縁性両面接着フィル
ムを介して接合した本発明の第1のリードフレーム、又
多数本配列したリード先端とその下方に重なり合う電源
用又はグランド用の共通リード部分との間、及び電源用
又はグランド用の共通リードとその下方に重なり合うス
テージを兼ねた共通リード部分との間を、絶縁性両面接
着フィルムを介して接合した本発明の第2のリードフレ
ームにあっては、多数本配列したリード先端及び電源用
又はグランド用の共通リードとその下方に重なり合うス
テージを兼ねた共通リード部分、又は多数本配列したリ
ード先端とその下方に重なり合う電源用又はグランド用
の共通リード部分、及び電源用又はグランド用の共通リ
ードとその下方に重なり合うステージを兼ねた共通リー
ド部分とが、電気的に短絡するのを、それらの間に介在
させた絶縁性両面接着フィルムで確実に防ぐことができ
る。それと共に、絶縁性両面接着フィルムを用いて、ス
テージを兼ねたグランド用又は電源用の共通リードを多
数本配列したリード先端及び電源用又はグランド用の共
通リードに確実に支持したり、電源用又はグランド用の
共通リードとステージを兼ねたグランド用又は電源用の
共通リードとを多数本配列したリード先端に確実に支持
したりできる。
[実施例] 次に、本発明の実施例を図面に従い説明する。
第1図ないし第5図は、本発明の第1のリードフレー
ムの好適な実施例を示し、第1図は該リードフレームの
ステージに半導体素子を搭載して該素子の端子を共通リ
ードにワイヤで電気的に接続した状態の平面図、第2図
は第1図のA−A断面図、第3図は該リードフレームの
リード等を持つリードフレーム部材の平面図、第4図は
該リードフレームの絶縁性両面接着フィルムの平面図、
第5図は該リードフレームのステージを兼ねたグランド
用の共通リードの平面図である。以下に、この第1のリ
ードフレームを説明する。
ムの好適な実施例を示し、第1図は該リードフレームの
ステージに半導体素子を搭載して該素子の端子を共通リ
ードにワイヤで電気的に接続した状態の平面図、第2図
は第1図のA−A断面図、第3図は該リードフレームの
リード等を持つリードフレーム部材の平面図、第4図は
該リードフレームの絶縁性両面接着フィルムの平面図、
第5図は該リードフレームのステージを兼ねたグランド
用の共通リードの平面図である。以下に、この第1のリ
ードフレームを説明する。
図において、11aは、リード1等を持つリードフレー
ム部材であって、銅等の帯状薄板をプレス加工等して、
一体形成している。
ム部材であって、銅等の帯状薄板をプレス加工等して、
一体形成している。
このリードフレーム部材11aは、第3図に示したよう
に、その上下に帯状のガイドレール7を並べて備え、そ
の左右に帯状のセクションバー9を並べて備えている。
に、その上下に帯状のガイドレール7を並べて備え、そ
の左右に帯状のセクションバー9を並べて備えている。
ガイドレール7とセクションバー9とで囲まれた内側
空間の四方周囲には、細帯状のリード1を多数本ほぼ放
射状に並べて備えている。
空間の四方周囲には、細帯状のリード1を多数本ほぼ放
射状に並べて備えている。
リード1の後端は、ガイドレール7又はセクションバ
ー9に一連に支持している。
ー9に一連に支持している。
多数本配列したリード1の中途部は、方形枠体状をし
たダムバー8で互いに連結、支持している。
たダムバー8で互いに連結、支持している。
このリードフレーム部材11aの多数本配列したリード
1先端内方の空間部分2の周囲には、第3図に示したよ
うに、ループ状をした電源用の共通リード3aを、多数本
配列したリード1先端の前方を横切るようにして、リー
ド1先端と所定間隔離して、備えている。
1先端内方の空間部分2の周囲には、第3図に示したよ
うに、ループ状をした電源用の共通リード3aを、多数本
配列したリード1先端の前方を横切るようにして、リー
ド1先端と所定間隔離して、備えている。
ループ状をした電源用の共通リード3aの四方周縁の中
途部は、その近くの多数本配列したリード1のうちの電
源用のリード1aに一連に支持している。
途部は、その近くの多数本配列したリード1のうちの電
源用のリード1aに一連に支持している。
多数本配列したリード1先端の下方と、多数本配列し
たリード1先端内方の空間部分2の下方とに亙っては、
第1図と第2図に示したように、ステージ10を兼ねたグ
ランド用の共通リード3bを、該共通リード3bと多数本配
列したリード1先端及びループ状をした電源用の共通リ
ード3aとの間を所定間隔あけて、それらのリード1先端
及び共通リード3aの下方に重ねて備えている。
たリード1先端内方の空間部分2の下方とに亙っては、
第1図と第2図に示したように、ステージ10を兼ねたグ
ランド用の共通リード3bを、該共通リード3bと多数本配
列したリード1先端及びループ状をした電源用の共通リ
ード3aとの間を所定間隔あけて、それらのリード1先端
及び共通リード3aの下方に重ねて備えている。
ステージ10を兼ねたグランド用の共通リード3bは、銅
板等をプレス加工等して一体形成していて、第5図に示
したように、多数本配列したリード1先端内方の空間部
分2より一回り大きな方形平板状をしている。
板等をプレス加工等して一体形成していて、第5図に示
したように、多数本配列したリード1先端内方の空間部
分2より一回り大きな方形平板状をしている。
グランド用の共通リード3bの左右の側縁には、細帯状
のタブ12を一体に延設している。
のタブ12を一体に延設している。
グランド用の共通リード3bは、第2図に示したよう
に、絶縁性両面接着フィルム13を介して、多数本配列し
たリード1先端及びループ状をした電源用の共通リード
3aに接合している。
に、絶縁性両面接着フィルム13を介して、多数本配列し
たリード1先端及びループ状をした電源用の共通リード
3aに接合している。
絶縁性両面接着フィルム13は、ポリイミド等を用いて
形成していて、第4図に示したように、グランド用の共
通リード3bと同一の外径を持った方形枠板状をしてい
る。
形成していて、第4図に示したように、グランド用の共
通リード3bと同一の外径を持った方形枠板状をしてい
る。
絶縁性両面接着フィルム13の上面には、該上面に塗布
された接着剤の接着力を用いて、多数本配列したリード
1先端の下面及び電源用の共通リード3aの下面を接合し
ている。
された接着剤の接着力を用いて、多数本配列したリード
1先端の下面及び電源用の共通リード3aの下面を接合し
ている。
絶縁性両面接着フィルム13の下面には、該下面に塗布
された接着剤の接着力を用いて、グランド用の共通リー
ド3bの上面周囲部分を接合している。
された接着剤の接着力を用いて、グランド用の共通リー
ド3bの上面周囲部分を接合している。
そして、多数本配列したリード1先端及びループ状を
した電源用の共通リード3aにステージを兼ねたグランド
用の共通リード3bを、絶縁性両面接着フィルム13を介し
て支持している。
した電源用の共通リード3aにステージを兼ねたグランド
用の共通リード3bを、絶縁性両面接着フィルム13を介し
て支持している。
グランド用の共通リード3bの左右の側縁に延設したタ
ブ12先端は、第2図に示したように、該タブ12直上のグ
ランド用のリード1bの中途部下面に、スポット溶接等に
より、接合している。タブ12の中途部は、階段状等に折
曲している。そして、タブ12先端を、グランド用のリー
ド1bの中途部下面に隙間なく接合している。
ブ12先端は、第2図に示したように、該タブ12直上のグ
ランド用のリード1bの中途部下面に、スポット溶接等に
より、接合している。タブ12の中途部は、階段状等に折
曲している。そして、タブ12先端を、グランド用のリー
ド1bの中途部下面に隙間なく接合している。
第1図ないし第5図に示した第1のリードフレーム
は、以上のように構成している。
は、以上のように構成している。
次に、この第1のリードフレームの使用例並びにその
作用を説明する。
作用を説明する。
第1図等に示したように、リード1先端内方の空間部
分2の下方に備えられたグランド用の共通リード3bを兼
ねたステージ10部分であって、ループ状の電源用の共通
リード3aの内方に露出したステージ10部分に、半導体素
子4を搭載する。そして、半導体素子4の複数の電源端
子5aを、該端子近くのリード1先端内方の空間部分2の
周囲に備えられたループ状の電源用の共通リード3bに、
ワイヤ6で電気的に接続する。
分2の下方に備えられたグランド用の共通リード3bを兼
ねたステージ10部分であって、ループ状の電源用の共通
リード3aの内方に露出したステージ10部分に、半導体素
子4を搭載する。そして、半導体素子4の複数の電源端
子5aを、該端子近くのリード1先端内方の空間部分2の
周囲に備えられたループ状の電源用の共通リード3bに、
ワイヤ6で電気的に接続する。
また、半導体素子4の複数のグランド端子5bを、該端
子近くの半導体素子4の周囲のループ状の電源用の共通
リード3aの内方に露出したステージ10を兼ねたグランド
用の共通リード3b部分に、ワイヤ6で電気的に接続す
る。
子近くの半導体素子4の周囲のループ状の電源用の共通
リード3aの内方に露出したステージ10を兼ねたグランド
用の共通リード3b部分に、ワイヤ6で電気的に接続す
る。
また、半導体素子4の入出力信号等を伝える他の端子
5を、該端子近くのリード1先端に、ワイヤ(図では、
省略している)6で電気的に接続する。
5を、該端子近くのリード1先端に、ワイヤ(図では、
省略している)6で電気的に接続する。
次いで、ダムバー8より内側のリードフレーム部材11
a部分とグランド用の共通リード3bと該共通リード3bを
兼ねたステージ10に搭載した半導体素子4等との周囲
を、樹脂等のパッケージ(図示せず)で一体に覆って、
半導体素子4をパッケージ内部に収納する。
a部分とグランド用の共通リード3bと該共通リード3bを
兼ねたステージ10に搭載した半導体素子4等との周囲
を、樹脂等のパッケージ(図示せず)で一体に覆って、
半導体素子4をパッケージ内部に収納する。
その後、パッケージ外部に突出した多数本のリード1
を互いに連結、支持しているダムバー8とリード1後端
を一連に支持しているガイドレール7及びセクションバ
ー9とをリード1から切断、除去して、リード1を互い
に分離、独立させる。
を互いに連結、支持しているダムバー8とリード1後端
を一連に支持しているガイドレール7及びセクションバ
ー9とをリード1から切断、除去して、リード1を互い
に分離、独立させる。
すると、パッケージ外部に突出した電源用のリード1a
を外部電源回路に電気的に接続して、電源用のリード1a
に電源電流を流すと、該電流が、電源用のリード1aに一
連に支持されたループ状の電源用の共通リード3aを通し
て、該共通リード3aにワイヤ6で電気的に接続された半
導体素子4の複数の電源端子5aに伝わる。
を外部電源回路に電気的に接続して、電源用のリード1a
に電源電流を流すと、該電流が、電源用のリード1aに一
連に支持されたループ状の電源用の共通リード3aを通し
て、該共通リード3aにワイヤ6で電気的に接続された半
導体素子4の複数の電源端子5aに伝わる。
また、パッケージ外部に突出した信号用等のリード1
に入出力用信号等を伝えると、該信号等が、信号用等の
リード1先端にワイヤ6で電気的に接続された半導体素
子4の入出力信号用等の端子5に伝わる。
に入出力用信号等を伝えると、該信号等が、信号用等の
リード1先端にワイヤ6で電気的に接続された半導体素
子4の入出力信号用等の端子5に伝わる。
また、パッケージ外部に突出したグランド用のリード
1bを、外部グランド回路に電気的に接続することによ
り、グランド用のリード1bにタブ12を介して電気的に接
続されたグランド用の共通リード3bを通して、該共通リ
ード3bにワイヤ6で電気的に接続された半導体素子4の
複数のグランド端子5bが外部グランド回路に電気的に接
続されて接地される。
1bを、外部グランド回路に電気的に接続することによ
り、グランド用のリード1bにタブ12を介して電気的に接
続されたグランド用の共通リード3bを通して、該共通リ
ード3bにワイヤ6で電気的に接続された半導体素子4の
複数のグランド端子5bが外部グランド回路に電気的に接
続されて接地される。
そして、パッケージ内部に収納された半導体素子4
が、上記電源電流や入出力用信号等で動作する。
が、上記電源電流や入出力用信号等で動作する。
第6図ないし第12図は、本発明の第2のリードフレー
ムの好適な実施例を示し、第6図は該リードフレームの
ステージに半導体素子を搭載して該素子の端子を共通リ
ードにワイヤで電気的に接続した状態の平面図、第7図
は第6図のB−B断面図、第8図は該リードフレームの
リード等を持つリードフレーム部材の平面図、第9図は
該リードフレームの第2の絶縁性両面接着フィルムの平
面図、第10図は該リードフレームの電源用の共通リード
の平面図、第11図は該リードフレームの第1の絶縁性両
面接着フィルムの平面図、第12図は該リードフレームの
ステージを兼ねたグランド用の共通リードの平面図であ
る。以下に、この第2のリードフレームを説明する。
ムの好適な実施例を示し、第6図は該リードフレームの
ステージに半導体素子を搭載して該素子の端子を共通リ
ードにワイヤで電気的に接続した状態の平面図、第7図
は第6図のB−B断面図、第8図は該リードフレームの
リード等を持つリードフレーム部材の平面図、第9図は
該リードフレームの第2の絶縁性両面接着フィルムの平
面図、第10図は該リードフレームの電源用の共通リード
の平面図、第11図は該リードフレームの第1の絶縁性両
面接着フィルムの平面図、第12図は該リードフレームの
ステージを兼ねたグランド用の共通リードの平面図であ
る。以下に、この第2のリードフレームを説明する。
図において、11bは、銅等の帯状薄板をプレス加工等
して、一体形成してなるリード1等を持つリードフレー
ム部材である。
して、一体形成してなるリード1等を持つリードフレー
ム部材である。
このリードフレーム部材11bは、第8図に示したよう
に、その上下に帯状のガイドレール7を並べて備え、そ
の左右に帯状のセクションバー9を並べて備えている。
に、その上下に帯状のガイドレール7を並べて備え、そ
の左右に帯状のセクションバー9を並べて備えている。
ガイドレール7とセクションバー9とで囲まれた内側
空間の四方周囲には、細帯状のリード1を多数本ほぼ放
射状に並べて備えている。
空間の四方周囲には、細帯状のリード1を多数本ほぼ放
射状に並べて備えている。
リード1の後端は、ガイドレール7又はセクションバ
ー9に一連に支持している。
ー9に一連に支持している。
多数本配列したリード1の中途部は、方形枠体状をし
たダムバー8で互いに連結、支持している。
たダムバー8で互いに連結、支持している。
多数本配列したリード1先端の下方と、多数本配列し
たリード1先端内方の空間部分2の下方とに亙っては、
第6図と第7図に示したように、電源用の共通リード3a
とステージ10を兼ねたグランド用の共通リード3bとを、
多数本配列したリード1先端と電源用の共通リード3aと
の間、及び電源用の共通リード3aとグランド用の共通リ
ード3bとの間を所定間隔あけて、上下に重ねて備えてい
る。
たリード1先端内方の空間部分2の下方とに亙っては、
第6図と第7図に示したように、電源用の共通リード3a
とステージ10を兼ねたグランド用の共通リード3bとを、
多数本配列したリード1先端と電源用の共通リード3aと
の間、及び電源用の共通リード3aとグランド用の共通リ
ード3bとの間を所定間隔あけて、上下に重ねて備えてい
る。
電源用の共通リード3aは、第7図に示したように、第
2の縁性両面接着フィルム13bを介して、多数本配列し
たリード1先端に接合している。
2の縁性両面接着フィルム13bを介して、多数本配列し
たリード1先端に接合している。
グランド用の共通リード3bは、第7図に示したよう
に、第1の絶縁性両面接着フィルム13aを介して、電源
用の共通リード3aに接合している。
に、第1の絶縁性両面接着フィルム13aを介して、電源
用の共通リード3aに接合している。
そして、電源用の共通リード3aとグランド用の共通リ
ード3bとを、第2の絶縁性両面接着フィルム13bと第1
の絶縁性両面接着フィルム13aとを介して、多数本配列
したリード1先端に支持している。
ード3bとを、第2の絶縁性両面接着フィルム13bと第1
の絶縁性両面接着フィルム13aとを介して、多数本配列
したリード1先端に支持している。
それと共に、多数本配列したリード1先端内方の空間
部分2の下方を、ステージ10を兼ねたグランド用の共通
リード3bで覆っている。
部分2の下方を、ステージ10を兼ねたグランド用の共通
リード3bで覆っている。
ステージ10を兼ねたグランド用の共通リード3bは、銅
板等をプレス加工等して一体形成していて、第12図に示
したように、多数本配列したリード1先端内方の空間部
分2より一回り大きな方形板状をしている。
板等をプレス加工等して一体形成していて、第12図に示
したように、多数本配列したリード1先端内方の空間部
分2より一回り大きな方形板状をしている。
グランド用の共通リード3bの左右の側部には、細帯状
のタブ12を延設している。
のタブ12を延設している。
電源用の共通リード3aは、銅板等をプレス加工等して
一体形成していて、第10図に示したように、方形枠板状
をしている。電源用の共通リード3aは、その外径を、上
記グランド用の共通リード3bの外径と同一径に形成して
いる。
一体形成していて、第10図に示したように、方形枠板状
をしている。電源用の共通リード3aは、その外径を、上
記グランド用の共通リード3bの外径と同一径に形成して
いる。
電源用の共通リード3aの上下の側部には、細帯状のタ
ブ12を延設している。
ブ12を延設している。
第1の絶縁性両面接着フィルム13aは、ポリイミド等
を用いて形成していて、第11図に示したように、太幅の
方形枠体状をしている。第1の絶縁性両面接着フィルム
13aは、その外径を、上記グランド用の共通リード3bや
電源用の共通リード3aの外径と同一径に形成している。
また、その内径を、上記電源用の共通リード3aの内径と
同一径に形成している。
を用いて形成していて、第11図に示したように、太幅の
方形枠体状をしている。第1の絶縁性両面接着フィルム
13aは、その外径を、上記グランド用の共通リード3bや
電源用の共通リード3aの外径と同一径に形成している。
また、その内径を、上記電源用の共通リード3aの内径と
同一径に形成している。
第2の絶縁性両面接着フィルム13bは、ポリイミド等
を用いて形成していて、第9図に示したように、細幅の
方形枠体状をしている。第2の絶縁性両面接着フィルム
13bは、その外径を、上記グランド用の共通リード3bや
電源用の共通リード3aの外径と同一径に形成している。
また、その内径を、上記電源用の共通リード3aの内径よ
り一回り大きく形成している。
を用いて形成していて、第9図に示したように、細幅の
方形枠体状をしている。第2の絶縁性両面接着フィルム
13bは、その外径を、上記グランド用の共通リード3bや
電源用の共通リード3aの外径と同一径に形成している。
また、その内径を、上記電源用の共通リード3aの内径よ
り一回り大きく形成している。
第1の絶縁性両面接着フィルム13aの下面には、該下
面に備えられた接着剤層を用いて、グランド用の共通リ
ード3bの上面周囲部分を接合している。
面に備えられた接着剤層を用いて、グランド用の共通リ
ード3bの上面周囲部分を接合している。
第1の絶縁性両面接着フィルム13aの上面には、該上
面に備えられた接着剤層を用いて、電源用の共通リード
3aの下面を接合している。
面に備えられた接着剤層を用いて、電源用の共通リード
3aの下面を接合している。
第2の絶縁性両面接着フィルム13bの下面には、該下
面に備えられた接着剤層を用いて、電源用の共通リード
3aの上面を接合している。
面に備えられた接着剤層を用いて、電源用の共通リード
3aの上面を接合している。
第2の絶縁性両面接着フィルム13bの上面には、該上
面に備えられた接着剤層を用いて、多数本配列したリー
ド1先端の下面を接合している。
面に備えられた接着剤層を用いて、多数本配列したリー
ド1先端の下面を接合している。
そして、グランド用の共通リード3bと電源用の共通リ
ード3aとを、第1の絶縁性両面接着フィルム13aと第2
の絶縁性両面接着フィルム13bとを介して、多数本配列
したリード1先端に支持している。
ード3aとを、第1の絶縁性両面接着フィルム13aと第2
の絶縁性両面接着フィルム13bとを介して、多数本配列
したリード1先端に支持している。
それと共に、多数本配列したリード1先端内方の空間部
分2の下方を、グランド用の共通リード3bで覆ってい
る。
分2の下方を、グランド用の共通リード3bで覆ってい
る。
電源用の共通リード3aの上下の側部に延設されたタブ
12先端は、第7図に示したように、該タブ12直上の電源
用のリード1aの中途部下面に、スポット溶接等により、
接合している。タブ12の中途部は、階段状等に折曲して
いる。そして、タブ12先端を、電源用のリード1aの中途
部下面に隙間なく接合している。
12先端は、第7図に示したように、該タブ12直上の電源
用のリード1aの中途部下面に、スポット溶接等により、
接合している。タブ12の中途部は、階段状等に折曲して
いる。そして、タブ12先端を、電源用のリード1aの中途
部下面に隙間なく接合している。
グランド用の共通リード3bの左右の側部に延設された
タブ12先端は、該タブ12直上のグランド用のリード1bの
中途部下面に、スポット溶接等により、接合している。
タブ12の中途部は、階段状等に折曲している。そして、
タブ12先端を、グランド用のリード1bの中途部下面に隙
間なく接合している。
タブ12先端は、該タブ12直上のグランド用のリード1bの
中途部下面に、スポット溶接等により、接合している。
タブ12の中途部は、階段状等に折曲している。そして、
タブ12先端を、グランド用のリード1bの中途部下面に隙
間なく接合している。
第6図ないし第12図に示した第2のリードフレーム
は、以上のように構成している。
は、以上のように構成している。
次に、この第2のリードフレームの使用例並びにその
作用を説明する。
作用を説明する。
第6図等に示したように、リード1先端内方の空間部
分2の下方に備えられたグランド用の共通リード3bを兼
ねたステージ10であって、方形枠体状の電源用の共通リ
ード3aの内方に露出したステージ10部分に、半導体素子
4を搭載する。そして、半導体素子4の複数の電源端子
5aを、該端子近くの半導体素子4周囲のリード1先端内
方の空間部分2の周囲に露出した電源用の共通リード3a
部分に、ワイヤ6で電気的に接続する。
分2の下方に備えられたグランド用の共通リード3bを兼
ねたステージ10であって、方形枠体状の電源用の共通リ
ード3aの内方に露出したステージ10部分に、半導体素子
4を搭載する。そして、半導体素子4の複数の電源端子
5aを、該端子近くの半導体素子4周囲のリード1先端内
方の空間部分2の周囲に露出した電源用の共通リード3a
部分に、ワイヤ6で電気的に接続する。
また、半導体素子4の複数のグランド端子5bを、該端
子近くの半導体素子4周囲の方形枠体状の電源用の共通
リード3aの内方に露出したグランド用の共通リード3b部
分に、ワイヤ6で電気的的に接続する。
子近くの半導体素子4周囲の方形枠体状の電源用の共通
リード3aの内方に露出したグランド用の共通リード3b部
分に、ワイヤ6で電気的的に接続する。
また、半導体素子4の入出力信号等を伝える他の端子
5を、該端子近くのリード1先端に、ワイヤ(図では、
省略している)6で電気的に接続する。
5を、該端子近くのリード1先端に、ワイヤ(図では、
省略している)6で電気的に接続する。
次いで、ダムバー8より内側に部材11b部分と電源用
の共通リード3aとグランド用の共通リード3bと該共通リ
ード3bを兼ねたステージ10に搭載した半導体素子4等と
の周囲を、樹脂等のパッケージ(図示せず)で一体に覆
って、半導体素子4をパッケージ内部に収納する。
の共通リード3aとグランド用の共通リード3bと該共通リ
ード3bを兼ねたステージ10に搭載した半導体素子4等と
の周囲を、樹脂等のパッケージ(図示せず)で一体に覆
って、半導体素子4をパッケージ内部に収納する。
その後、パッケージ外部に突出した多数本のリード1
を互いに連結、支持しているダムバー8とリード1後端
を一連に支持しているガイドレール7及びセクションバ
ー9とをリード1から切断、除去して、リード1を互い
に分離、独立させる。
を互いに連結、支持しているダムバー8とリード1後端
を一連に支持しているガイドレール7及びセクションバ
ー9とをリード1から切断、除去して、リード1を互い
に分離、独立させる。
すると、パッケージ外部に突出した電源用のリード1a
を外部電源回路に電気的に接続して、電源用のリード1a
に電源電流を流すと、該電流が、電源用のリード1aにタ
ブ12を介して電気的に接続された電源用の共通リード3a
を通して、該共通リードにワイヤ6で電気的に接続され
た半導体素子4の複数の電源端子5aに伝わる。また、パ
ッケージ外部に突出した信号用等のリード1に入出力用
信号等を伝えると、該信号等が、信号用等のリード1先
端にワイヤ6で電気的に接続された半導体素子4の入出
力信号用等の端子52に伝わる。また、パッケージ外部に
突出したグランド用のリード1bを外部グランド回路に電
気的に接続することにより、グランド用のリード1bにタ
ブ12を介して電気的に接続されたグランド用の共通リー
ド3bを通して、該共通リード3bにワイヤ6で電気的に接
続された半導体素子4の複数のグランド端子5bが外部グ
ランド回路に電気的に接続されて接地される。そして、
パッケージ内部に収納された半導体素子4が、上記電源
電流や入出力用信号等で動作する。
を外部電源回路に電気的に接続して、電源用のリード1a
に電源電流を流すと、該電流が、電源用のリード1aにタ
ブ12を介して電気的に接続された電源用の共通リード3a
を通して、該共通リードにワイヤ6で電気的に接続され
た半導体素子4の複数の電源端子5aに伝わる。また、パ
ッケージ外部に突出した信号用等のリード1に入出力用
信号等を伝えると、該信号等が、信号用等のリード1先
端にワイヤ6で電気的に接続された半導体素子4の入出
力信号用等の端子52に伝わる。また、パッケージ外部に
突出したグランド用のリード1bを外部グランド回路に電
気的に接続することにより、グランド用のリード1bにタ
ブ12を介して電気的に接続されたグランド用の共通リー
ド3bを通して、該共通リード3bにワイヤ6で電気的に接
続された半導体素子4の複数のグランド端子5bが外部グ
ランド回路に電気的に接続されて接地される。そして、
パッケージ内部に収納された半導体素子4が、上記電源
電流や入出力用信号等で動作する。
なお、上述第1又は第2のリードフレームにおいて
は、電源用の共通リード3aをグランド用の共通リードに
用い、グランド用の共通リード3bを電源用の共通リード
に用いても良く、そのようにしても、上述第1又は第2
のリードフレームと同様な作用を有するリードフレーム
を提供できる。
は、電源用の共通リード3aをグランド用の共通リードに
用い、グランド用の共通リード3bを電源用の共通リード
に用いても良く、そのようにしても、上述第1又は第2
のリードフレームと同様な作用を有するリードフレーム
を提供できる。
また、半導体素子4の入出力信号用等の端子5と該端
子近くのリード1先端とを電気的に接続するワイヤ6の
直下に位置する電源用やグランド用の共通リード3a、3b
部分の上面に、絶縁性接着フィルム(図示せず)を被着
して、該フィルムにより、上記ワイヤ6が共通リード3
a、3bに接触して、該共通リード3a、3bに電気的に短絡
するのを防ぐようにしても良い。
子近くのリード1先端とを電気的に接続するワイヤ6の
直下に位置する電源用やグランド用の共通リード3a、3b
部分の上面に、絶縁性接着フィルム(図示せず)を被着
して、該フィルムにより、上記ワイヤ6が共通リード3
a、3bに接触して、該共通リード3a、3bに電気的に短絡
するのを防ぐようにしても良い。
また、絶縁性両面接着フィルム13や第1及び第2の絶
縁性両面接着フィルム13a、13b及び電源用やグランド用
の共通リード3a、3bの表面に貫通孔(図示せず)や盲孔
(図示せず)を散点状等に備えて、絶縁性両面接着フィ
ルム13や第1及び第2の絶縁性両面接着フィルム13a、1
3b及び電源用やグランド用の共通リード3a、3bとその周
囲を覆う樹脂等のパッケージとの食いつきを良くしても
良い。
縁性両面接着フィルム13a、13b及び電源用やグランド用
の共通リード3a、3bの表面に貫通孔(図示せず)や盲孔
(図示せず)を散点状等に備えて、絶縁性両面接着フィ
ルム13や第1及び第2の絶縁性両面接着フィルム13a、1
3b及び電源用やグランド用の共通リード3a、3bとその周
囲を覆う樹脂等のパッケージとの食いつきを良くしても
良い。
また、電源用やグランド用の共通リード3a、3bの側縁
に延設したタブ12の中途部を階段状等に折り曲げて、タ
ブ12先端を電源用やグランド用のリード1a、1bの中途部
下面に接合することにより、グランド用の共通リード3b
を、絶縁性両面接着フィルム13を介さずに、多数本配列
したリード1先端や電源用の共通リード3aに接触しない
ように、それらのリード1先端の下方及び電源用の共通
リード3aの下方に所定距離離して重ねて備えたり、電源
用の共通リード3aを、第2の絶縁性両面接着フィルム13
bを介さずに、リード1先端に接触しないように、リー
ド1先端の下方に所定距離離して重ねて備えたり、グラ
ンド用の共通リード3bを、第1の絶縁性両面接着フィル
ム13aを介さずに、電源用の共通リード3aに接触しない
ように、電源用の共通リード3aの下方に所定距離離して
重ねて備えたりしても良い。
に延設したタブ12の中途部を階段状等に折り曲げて、タ
ブ12先端を電源用やグランド用のリード1a、1bの中途部
下面に接合することにより、グランド用の共通リード3b
を、絶縁性両面接着フィルム13を介さずに、多数本配列
したリード1先端や電源用の共通リード3aに接触しない
ように、それらのリード1先端の下方及び電源用の共通
リード3aの下方に所定距離離して重ねて備えたり、電源
用の共通リード3aを、第2の絶縁性両面接着フィルム13
bを介さずに、リード1先端に接触しないように、リー
ド1先端の下方に所定距離離して重ねて備えたり、グラ
ンド用の共通リード3bを、第1の絶縁性両面接着フィル
ム13aを介さずに、電源用の共通リード3aに接触しない
ように、電源用の共通リード3aの下方に所定距離離して
重ねて備えたりしても良い。
また、上述第1又は第2のリードフレームを用いて半
導体装置を形成する場合には、半導体素子4の端子5と
電源用やグランド用の共通リード3a、3bやリード1先端
とを、ワイヤ6に代えて、ポリイミド等からなる絶縁性
フィルム上面に備えられた薄膜細帯状の金属製のいわゆ
るタブ(図示せず)を用いて電気的に接続しても良い。
導体装置を形成する場合には、半導体素子4の端子5と
電源用やグランド用の共通リード3a、3bやリード1先端
とを、ワイヤ6に代えて、ポリイミド等からなる絶縁性
フィルム上面に備えられた薄膜細帯状の金属製のいわゆ
るタブ(図示せず)を用いて電気的に接続しても良い。
[発明の効果] 以上説明したように、本発明の第1又は第2のリード
フレームによれば、ステージに搭載した半導体素子の複
数の電源端子を、電源用の共通リードと1本以上のごく
少数本の電源用のリードとを通して、外部電源回路に電
気的に接続できる。
フレームによれば、ステージに搭載した半導体素子の複
数の電源端子を、電源用の共通リードと1本以上のごく
少数本の電源用のリードとを通して、外部電源回路に電
気的に接続できる。
それと共に、ステージに搭載した半導体素子の複数の
グランド端子を、グランド用の共通リードと1本以上の
ごく少数本のグランド用のリードとを通して、外部グラ
ンド回路に電気的に接続できる。
グランド端子を、グランド用の共通リードと1本以上の
ごく少数本のグランド用のリードとを通して、外部グラ
ンド回路に電気的に接続できる。
そして、リードフレームに備える電源用の共通リード
とグランド用の共通リードとの本数を少なく抑えて、リ
ードフレームの構造の簡易化、リードフレームのコンパ
クト化が図れる。
とグランド用の共通リードとの本数を少なく抑えて、リ
ードフレームの構造の簡易化、リードフレームのコンパ
クト化が図れる。
また、半導体素子を搭載するステージを、グランド用
又は電源用の共通リードに兼用させて、リードフレーム
のコンパクト化、簡易化を図ったり、リードフレームの
製造の容易化を図ったりできる。
又は電源用の共通リードに兼用させて、リードフレーム
のコンパクト化、簡易化を図ったり、リードフレームの
製造の容易化を図ったりできる。
また、本発明の第1又は第2のリードフレームによれ
ば、電源用の共通リードと、グランド用の共通リードと
を、上下に重ね合わせた状態に配列して、リードフレー
ムのコンパクト化が図れる。
ば、電源用の共通リードと、グランド用の共通リードと
を、上下に重ね合わせた状態に配列して、リードフレー
ムのコンパクト化が図れる。
その結果、本発明の第1又は第2のリードフレームに
よれば、該リードフレームを用いて形成する半導体装置
のコンパクト化、高集積化が達成可能となる。
よれば、該リードフレームを用いて形成する半導体装置
のコンパクト化、高集積化が達成可能となる。
第1図は本発明の第1のリードフレームのステージに半
導体素子を搭載して該素子の端子を共通リードにワイヤ
で電気的に接続した状態の平面図、第2図は第1図のA
−A断面図、第3図は本発明の第1のリードフレームの
リード等を持つリードフレーム部材の平面図、第4図は
本発明の第1のリードフレームの絶縁性両面接着フィル
ムの平面図、第5図は本発明の第1のリードフレームの
ステージを兼ねたグランド用の共通リードの平面図、第
6図は本発明の第2のリードフレームのステージに半導
体素子を搭載して該素子の端子を共通リードにワイヤで
電気的に接続した状態の平面図、第7図は第6図のB−
B断面図、第8図は本発明の第2のリードフレームのリ
ード等を持つリードフレーム部材の平面図、第9図は本
発明の第2のリードフレームの第2の絶縁性両面接着フ
ィルムの平面図、第10図は本発明の第2のリードフレー
ムの電源用の共通リードの平面図、第11図は本発明の第
2のリードフレームの第1の絶縁性両面接着フィルムの
平面図、第12図は本発明の第2のリードフレームのステ
ージを兼ねたグランド用の共通リードの平面図である。 1…リード、1a…電源用のリード、1b…グランド用のリ
ード、2…リード先端内方の空間部分、3a…電源用の共
通リード、3b…グランド用の共通リード、4…半導体素
子、5…端子、5a…電源端子、5b…グランド端子、6…
ワイヤ、10…ステージ、11a,11b…リードフレーム部
材、12…タブ、13…絶縁性両面接着フィルム、13a…第
1の絶縁性両面接着フィルム、13b…第2の絶縁性両面
接着フィルム。
導体素子を搭載して該素子の端子を共通リードにワイヤ
で電気的に接続した状態の平面図、第2図は第1図のA
−A断面図、第3図は本発明の第1のリードフレームの
リード等を持つリードフレーム部材の平面図、第4図は
本発明の第1のリードフレームの絶縁性両面接着フィル
ムの平面図、第5図は本発明の第1のリードフレームの
ステージを兼ねたグランド用の共通リードの平面図、第
6図は本発明の第2のリードフレームのステージに半導
体素子を搭載して該素子の端子を共通リードにワイヤで
電気的に接続した状態の平面図、第7図は第6図のB−
B断面図、第8図は本発明の第2のリードフレームのリ
ード等を持つリードフレーム部材の平面図、第9図は本
発明の第2のリードフレームの第2の絶縁性両面接着フ
ィルムの平面図、第10図は本発明の第2のリードフレー
ムの電源用の共通リードの平面図、第11図は本発明の第
2のリードフレームの第1の絶縁性両面接着フィルムの
平面図、第12図は本発明の第2のリードフレームのステ
ージを兼ねたグランド用の共通リードの平面図である。 1…リード、1a…電源用のリード、1b…グランド用のリ
ード、2…リード先端内方の空間部分、3a…電源用の共
通リード、3b…グランド用の共通リード、4…半導体素
子、5…端子、5a…電源端子、5b…グランド端子、6…
ワイヤ、10…ステージ、11a,11b…リードフレーム部
材、12…タブ、13…絶縁性両面接着フィルム、13a…第
1の絶縁性両面接着フィルム、13b…第2の絶縁性両面
接着フィルム。
Claims (4)
- 【請求項1】多数本配列したリード先端内方の空間部分
に、電源用又はグランド用の共通リードを、その一部を
前記多数本のリードのうちの電源用又はグランド用のリ
ード先端に連続させて備え、前記多数本配列したリード
先端の下方と前記多数本配列したリード先端内方の空間
部分の下方とに亙って、半導体素子搭載用のステージを
兼ねたグランド用又は電源用の共通リードを、該共通リ
ードと前記多数本配列したリード先端及び電源用又はグ
ランド用の共通リードとの間を所定間隔あけて、前記多
数本配列したリード先端及び電源用又はグランド用の共
通リードの下方に重ねて備え、前記ステージを兼ねた共
通リードを前記多数本のリードのうちのグランド用又は
電源用のリードに電気的に接続したことを特徴とする半
導体装置用リードフレーム。 - 【請求項2】多数本配列したリード先端及び電源用又は
グランド用の共通リードとその下方に重なり合うステー
ジを兼ねた共通リード部分との間を、絶縁性両面接着フ
ィルムを介して接合した特許請求の範囲第1項記載の半
導体装置用リードフレーム。 - 【請求項3】多数本配列したリード先端の下方と前記多
数本配列したリード先端内方の空間部分の下方とに亙っ
て、電源用又はグランド用の共通リードと半導体素子搭
載用のステージを兼ねたグランド用又は電源用の共通リ
ードとを、前記多数本配列したリード先端と電源用又は
グランド用の共通リードとの間、及び前記電源用又はグ
ランド用の共通リードとステージを兼ねた共通リードと
の間を所定間隔あけて、上下に重ねて備え、前記電源用
又はグランド用の共通リードを前記多数本のリードのう
ちの電源用又はグランド用のリードに電気的に接続し、
前記ステージを兼ねた共通リードを前記多数本のリード
のうちのグランド用又は電源用のリードに電気的に接続
したことを特徴とする半導体装置用リードフレーム。 - 【請求項4】多数本配列したリード先端とその下方に重
なり合う電源用又はグランド用の共通リード部分との
間、及び電源用又はグランド用の共通リードとその下方
に重なり合うステージを兼ねた共通リード部分との間
を、絶縁性両面接着フィルムを介して接合した特許請求
の範囲第3項記載の半導体装置用リードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62251344A JP2532041B2 (ja) | 1987-10-05 | 1987-10-05 | 半導体装置用リ―ドフレ―ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62251344A JP2532041B2 (ja) | 1987-10-05 | 1987-10-05 | 半導体装置用リ―ドフレ―ム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0193156A JPH0193156A (ja) | 1989-04-12 |
JP2532041B2 true JP2532041B2 (ja) | 1996-09-11 |
Family
ID=17221428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62251344A Expired - Fee Related JP2532041B2 (ja) | 1987-10-05 | 1987-10-05 | 半導体装置用リ―ドフレ―ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2532041B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0308133B1 (en) * | 1987-09-12 | 1992-08-26 | Mitsui Petrochemical Industries, Ltd. | A method of oxidising secondary alkyl substituted naphthalenes |
EP0320451A3 (de) * | 1987-12-09 | 1991-03-27 | Ciba-Geigy Ag | Verfahren zur Herstellung von alkylsubstituierten Phenolen oder Naphtholen |
US5208188A (en) * | 1989-10-02 | 1993-05-04 | Advanced Micro Devices, Inc. | Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process |
US6111308A (en) * | 1991-06-05 | 2000-08-29 | Advanced Micro Devices, Inc. | Ground plane for plastic encapsulated integrated circuit die packages |
JP3509274B2 (ja) * | 1994-07-13 | 2004-03-22 | セイコーエプソン株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP3309686B2 (ja) * | 1995-03-17 | 2002-07-29 | セイコーエプソン株式会社 | 樹脂封止型半導体装置及びその製造方法 |
WO1998001907A1 (en) * | 1996-07-03 | 1998-01-15 | Seiko Epson Corporation | Resin-encapsulated semiconductor device and method of manufacturing the same |
MY133357A (en) * | 1999-06-30 | 2007-11-30 | Hitachi Ltd | A semiconductor device and a method of manufacturing the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH061801B2 (ja) * | 1984-12-24 | 1994-01-05 | 株式会社日立製作所 | リ−ドフレ−ム |
JPS6352457A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-10-05 JP JP62251344A patent/JP2532041B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0193156A (ja) | 1989-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0503201B1 (en) | Semiconductor device having an interconnecting circuit board and method for manufacturing same | |
US5637828A (en) | High density semiconductor package | |
US4554613A (en) | Multiple substrate circuit package | |
JPH088330B2 (ja) | Loc型リードフレームを備えた半導体集積回路装置 | |
US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
JP2532041B2 (ja) | 半導体装置用リ―ドフレ―ム | |
JP2828056B2 (ja) | 半導体装置及びその製造方法 | |
JPH1056124A (ja) | リードフレーム及びボトムリード型半導体パッケージ | |
JPH0760837B2 (ja) | 樹脂封止型半導体装置 | |
JPS622628A (ja) | 半導体装置 | |
JP2532039B2 (ja) | 高周波用半導体装置 | |
JPH07273275A (ja) | 半導体装置 | |
JPH11340405A (ja) | リードフレーム、半導体装置およびその製造方法 | |
JPS62260343A (ja) | 半導体装置 | |
JP3151370B2 (ja) | 光結合素子 | |
JPH06224369A (ja) | 半導体装置 | |
JP2697743B2 (ja) | 樹脂封止型半導体装置 | |
JPH01206660A (ja) | リードフレームおよびこれを用いた半導体装置 | |
JP2006186053A (ja) | 積層型半導体装置 | |
JP2596399B2 (ja) | 半導体装置 | |
JPH0637234A (ja) | 半導体装置 | |
JP2979637B2 (ja) | 半導体装置 | |
JPH07106463A (ja) | 半導体装置及びこの半導体装置が実装される実装基板 | |
JPH09148371A (ja) | 半導体モジュールの構造とその取り付け方法 | |
JPH0685149A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |