JP2513661B2

JP2513661B2 - 時間軸圧縮多重伝送用コ−デック

Info

Publication number: JP2513661B2
Application number: JP62010093A
Authority: JP
Inventors: 和邦北垣; 健大藤
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1987-01-21
Filing date: 1987-01-21
Publication date: 1996-07-03
Anticipated expiration: 2011-07-03
Also published as: JPS63180288A; US4858004A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明はテレビジョン信号の時間軸圧縮多重伝送に
使用されるコーデック（コーダ／デコーダ）に係り、特
にコーダおよびデコーダが一つの集積回路チップ上に構
成され、コーダまたはデコーダとして選択使用される時
間軸圧縮多重伝送用コーデックに関する。

（従来の技術）テレビジョン信号（以下、TV信号という）の伝送方式
の一つとして、TCI（Time Compressed Integration）方
式が提案されている。

TCI方式とは、人間の視感度の関係で広帯域色信号（C
_W信号という）および狭帯域色信号（C_N信号という）の
帯域が輝度信号（Ｙ信号）のそれの約1/4で済むことを
利用し、C_W信号およびC_N信号を時間軸圧縮してTV信号の
水平帰線期間内に挿入することにより、Ｙ信号と時間多
重して伝送する方式である。

TCI信号フォーマットについて第４図を参照してさら
に詳しく説明する。TVカメラによって撮影された画像は
一旦R,G,Bの三原色信号として取出された後、マトリッ
クス回路によって第４図（ａ），（ｂ），（ｃ）に示す
Y,C_W,C_N信号に変換される。これらY,C_W,C_Nの３種の信号
がTCIコーダと呼ばれる符号器に並列に入力され、時間
軸圧縮多重信号（以下、TCI信号という）に変換され
る。TVセットにおける画像再生では、1H（１水平走査期
間）の信号のうち水平帰線期間を除く約80％の有効水平
走査期間の信号しか実際に必要としない。そこで、TCI
方式ではＹ信号,C_W信号およびC_N信号のうちから水平帰
線期間Ｂの信号を取除き、有効水平走査期間Ａのみの信
号を取出す。この有効水平走査期間は、Ｙ信号として例
えば1536個の輝度信号データとC_W信号,C_N信号としてそ
れぞれ384個の色信号データのディジタル量として有し
ている。そして、有効水平走査期間Ａ内のC_W信号および
C_N信号を時間軸圧縮してＹ信号の水平帰線期間Ｂ内に挿
入し、第４図（ｄ）に示すTCI信号を作る。

C_W信号およびC_N信号の本来の帯域は前述したようにＹ
信号の帯域の1/4程度であることから、時間圧縮しても
Ｙ信号の帯域と同程度であるため、TCI信号はＹ信号１
チャネル分の伝送帯域を持つ伝送路で伝送できることに
なる。また、TCI方式ではC_W信号およびC_N信号の1H毎に
交互に取出して、いわゆる線順次で水平帰線期間に挿入
する。C_WおよびC_Nの両信号を同じ1H内の水平帰線期間に
挿入しようとすると、Ｙ信号まで時間軸圧縮しなければ
ならず、それによりTCI信号の伝送帯域が広がってしま
うからである。

このようにC_W信号,C_N信号を線順次で各水平帰線期間
に挿入するということは、C_W信号,C_N信号の各々を見れ
ば、垂直方向に水平走査周波数の1/2のレートでサンプ
リングしたことに相当する。一方、TV信号の垂直方向の
帯域も水平走査周波数の1/2の周波数、すなわち1/2［ラ
イン／画面］であり、このためTCIコーダではサンプリ
ングによる折返し成分が伝送帯域内に混入しないよう
に、時間軸圧縮の前にC_W信号およびC_N信号の垂直方向の
帯域を1/4［ライン／画面］以下に制限する必要があ
る。この帯域制限のためのローパスフィタを垂直フィル
タと呼ぶ。

第５図はTCIコーダの一般的な構成を示したもので、
Ｙ信号は第１の位相補償用遅延回路（FIFOメモリ:First
In First Outメモリ）41を介してセレクタ46に入力さ
れ、C_W信号およびC_N信号は第１および第２の垂直フィル
タ42,43を介してセレクタ44に入力される。セレクタ44
により垂直フィルタ42,43の出力が1H毎に交互に選択さ
れ、時間軸圧縮回路45により圧縮された後、セレクタ46
に入力される。セレクタ46は第４図（ｄ）に示したよう
に遅延回路41からのＹ信号を1H内の有効水平走査期間に
取出し、時間軸圧縮されたC_W信号またはC_N信号を水平帰
線期間に取出してTCI信号を出力する。なお、遅延回路4
1は垂直フィルタ42,43によるC_W信号およびC_N信号の遅延
を補償し、Ｙ信号とC_W信号およびC_N信号との位相を合せ
るためのものである。すなわち、垂直フィルタ42,43は
タップ付遅延手段と演算手段である各タップ出力に係数
を乗じる乗算器および各乗算器の出力を加算する加算器
により構成される。この場合、垂直フィルタ42,43が例
えば遅延時間０のタップを含めて７タップ構成とする
と、C_W信号およびC_N信号はＹ信号に対してそれぞれＹ信
号3H分だけ遅れる。従って、遅延回路41としてＹ信号3H
分のメモリが必要となる。

TCIコーダから出力されるTCI信号は伝送媒体（伝送路
あるいは記録媒体）を介して受信側に伝送され、TCIデ
コーダと呼ばれる復号器によってＹ信号,C_W信号およびC
_N信号が復元される。第６図はTCIデコーダの一般的な構
成を示したもので、TCI信号のうちＹ信号は第２の位相
補償用遅延回路（FIFOメモリ）51を介してＹ信号出力と
して取出され、C_W信号およびC_N信号は時間軸伸長回路5
2,内挿フィルタ53およびセレクタ54を介して取出され
る。第７図（ａ）は受信側に伝送されたTCI信号、
（ｂ）は時間軸伸長が行なわれたC_W信号,C_N信号、
（ｃ）は内挿フィルタ53により内挿が行なわれたＣ信
号、（ｄ）（ｅ）（ｆ）はそれぞれTCIデコーダ出力の
Ｙ信号,C_W信号,C_N信号を示す。

第４図（ｄ）に示したように、TCI信号におけるC_W信
号およびC_N信号は同一水平走査期間内においてＹ信号の
後に伝送される。このため受信側ではC_W信号およびC_N信
号とＹ信号との位相を合せるために、Ｙ信号を1H遅延す
る必要がある。

また、C_W信号およびC_N信号は前述したように線順次で
伝送されるので、例えばC_W信号のみが伝送される水平走
査期間では、受信側で当該期間内のC_N信号を生成する必
要がある。これは普通、前後の水平走査期間内のC_N信号
を使用し、現水平走査期間内のC_N信号を内挿するという
処理によって行なわれる。C_N信号が伝送される水平走査
期間では、当該期間内のC_W信号を生成する必要がある
が、これも同様な内挿によって行なわれる。この処理を
行なうのが内挿フィルタ53であり、垂直フィルタ42,43
と同様にタップ付遅延手段と演算手段（乗算器および加
算器）により構成される。この場合、内挿フィルタ53で
は内挿されない方のC_W信号またはC_N信号は内挿される方
の信号との位相合せのため1H分遅延される。内挿フィル
タ53の出力には水平走査期間の奇偶によってC_W信号とC_N
信号とが交互に現われるが、１水平走査期間毎に切換わ
るセレクタ54によってC_W信号,C_N信号がそれぞれに対応
する出力端子に出力される。

ここで、時間軸伸長回路52を経た信号で見ると、内挿
フィルタ53においてC_W信号またはC_N信号を各水平走査期
間に内挿するということは、換言すれば現水平走査期間
と２水平走査期間前のC_W信号またはC_N信号を用いて１水
平走査期間前のC_W信号またはC_N信号を内挿により生成す
るということである。このことはＹ信号とC_W信号および
C_N信号との位相を合せるためには、受信側では上述した
C_W信号およびC_N信号がＹ信号の後に到来することに対す
る位相合せのための1H分の遅延に加えて、さらに1H分の
遅延をＹ信号に対して施す必要があることを意味する。
従って、遅延回路51としてはＹ信号2H分のメモリが必要
となる。

このようにＣ信号（C_W信号およびC_N信号の総称）はＹ
信号に対して例えばコーダ側で3H,デコーダ側で2Hだけ
遅れるので、位相補償用遅延回路41,51によるＹ信号の
遅延時間は合計で5H分必要となる（上記説明では遅延回
路41で3H,遅延回路51で2Hの遅延を施すとしたが、実際
には総合で5H遅延すればよく、遅延時間の配分は任意で
ある）。一般化して述べれば、垂直フィルタ42,43にｍ
マップ構成のものを用い、内挿フィルタ53にｎタップ構
成のものを用いる場合、Ｃ信号はＹ信号に対してコーダ
側で｛（ｍ−１）/2｝Ｈ、デコーダ側で［｛（ｎ−１）
/2｝＋１］Ｈ遅れるので、Ｙ信号の遅延はコーダ・デコ
ーダで合計｛（ｍ＋ｎ）/2｝Ｈ分必要となる。

ところで、TCIコーデックの用途として双方向TV伝送
システムや、VTR,ビデオディスク等による記録・再生シ
ステムのような、コーダ・デコーダの両方を必要とする
システムを考えると、部品点数削減のためにコーダとデ
コーダが一つのLSIチップ上に構成され、コーダまたは
デコーダとして選択的に使用できることが望ましい。し
かしながら、第５図および第６図に示したようなコー
ダ，デコーダを回路的に独立させて同一の集積回路（LS
I）チップ上に構成し、セレクタによっていずれかを選
択して使用する方式にすると、全体の回路規模が極めて
大きくなり、素子数，占有面積ともに膨大なものとな
る。これは特にＹ信号とＣ信号との位相合せのための位
相補償用遅延回路に使用するメモリ（Ｙ信号5H分＝Ｃ信
号20H分）や、垂直フィルタ内の遅延手段に使用するメ
モリ（Ｃ信号12H分），内挿フィルタ内のメモリ（Ｃ信
号2H分）等を要し、それらのメモリの総容量が大きいこ
とに起因している。従って、このようなコーデックを１
チップSLI化すると、LSIの歩留り，信頼性が著しく低下
してしまう。

（発明が解決しようとする問題点）このように従来のTCIコーデックは全体の回路規模が
極めて大きいため、一つの集積回路チップ上に構成する
場合、素子数および占有面積が膨大なものとなり、歩留
りや信頼性が低下するという問題があった。

本発明はコーダおよびデコーダの回路要素の各一部を
共用し、全体の回路規模を効果的に減少させることによ
り、１つの集積回路チップ上に構成することを容易にし
たTCIコーデックを提供することを目的とする。

［発明の構成］（問題点を解決するための手段）本発明に係るTCIコーデックは、少なくとも１水平走
査期間分の輝度信号を記憶できる第１の遅延手段と、複
数の水平走査期間分の広帯域色信号および狭帯域色信号
を記憶できるタップ付の第２の遅延手段と、コーダとし
ての使用時に第１の遅延手段を第１の位相補償用遅延回
路として、第２の遅延手段の一部を垂直フィルタにおけ
るタップ付遅延手段としてそれぞれ用い、デコーダとし
ての使用時に第１の遅延手段と第２の遅延手段の一部と
を第２の位相補償用遅延回路として、第２の遅延手段の
他の一部を内挿フィルタにおけるタップ付遅延手段とし
てそれぞれ用いるための複数の切換手段とを備えたこと
を特徴とする。

（作用）本発明においては、第１の遅延手段の全部と第２の遅
延手段の一部、すなわち集積回路チップ上のメモリ領域
の多くの部分がコーダおよびデコーダとしての動作時に
共用される。これによりTCIコーデック全体の回路規模
が小さくなり、コーデックを１チップで集積回路化する
場合に素子数および占有面積が大幅に低減され、歩留り
や信頼性の向上にも寄与する。

（実施例）第１図は本発明の一実施例に係るTCIコーデックの構
成を示したもので、コーダ動作時に７タップ構成の垂直
フィルタを用い、デコーダ動作時に３タップ構成の内挿
フィルタを用いる場合の例である。また、本実施例では
コーダ動作時におけるＣ信号（C_W信号およびC_N信号）の
時間軸圧縮率を４としている。この場合、データ量とし
て、Ｙ信号1H分はＣ信号4H分に相当する。さらに、Ｙ信
号とＣ信号との位相合せのために位相補償用遅延回路で
与える遅延時間については、コーダ動作時は1H分、デコ
ーダ動作時は4H分とし、合計で5H分の遅延時間を与える
ものとする。

第１図において、Ｙ信号1H分メモリ１は第１の遅延手
段を構成し、第５図および第６図におけるＹ信号の位相
補償用遅延回路41,51としてコーダ動作時とデコーダ動
作時の両方で使用される。

縦続接続された６個のＣ信号2H分メモリ２〜７と、同
じく縦続接続された２個のＣ信号1H分メモリ8,9はタッ
プ付の第２の遅延手段を構成する。これらのうちＣ信号
2H分メモリ２〜７は、コーダ動作時は垂直フィルタ42,4
3における遅延手段として、またデコーダ動作時はＹ信
号1H分メモリ１とともに第２の位相補償用遅延回路51と
して使用される。Ｃ信号1Hメモリ8,9はデコーダ動作時
に内挿フィルタ53における遅延手段として使用される。

速度変換回路10は時間軸圧伸用であり、Ｃ信号1H分メ
モリによって構成され、コーダ動作時にはＣ信号の時間
軸圧縮回路45として使用され、デコーダ動作時にはＣ信
号の時間軸伸長回路52として使用される。

なお、以上の各メモリ１〜10はRAM若しくはダイナミ
ックシフトレジスタによって構成されたFIFOメモリであ
る。

加算器11〜16と乗算器17〜20はコーダ動作時の垂直フ
ィルタ42,43における演算手段として使用され、加算器1
3と乗算器21はデコーダ動作時の内挿フィルタ53におけ
る演算手段として使用される。

セレクタ22はコーダ動作時にC_W信号とC_N信号の時間軸
多重のために、TVカメラから入力したアナログ信号から
第４図（ｂ）（ｃ）に示したディジタル信号C_W,C_Nを得
る高速のサンプリング周波数と同じ周波数のクロックか
らなるセレクト信号S₁によって切換わり、C_W信号とC_N信
号とを交互にセレクタ23に供給する。

セレクタ23〜27はコーダ動作とデコーダ動作の選択に
使用されるもので、セレクト信号S₂によって切換わり、
例えばS₁が“1"のときC_W信号を、またS₁が“0"のときC_N
信号を取込む。従って、デコーダ動作時にはＣ信号1H分
メモリ２〜７のそれぞれにC_W信号とC_N信号が各々1H分記
憶されることになる。

セレクタ28,29は第６図におけるセレクタ54に相当す
るもので、走査線の奇偶に応じて反転するセレクタ信号
S₃によって切換わり、デコーダ動作時の内挿フィルタ53
出力のC_W信号,C_N信号の選択を行なう。

セレクト信号S₁,S₃を入力するとイクスクルーシヴOR
（EXOR）ゲート30とフリップフロップ31は、コーダ動作
時にC_W信号とC_N信号を線順次でＣ信号出力として取出す
ためのラインセレクタを構成している。

例えばセレクタ22においてS₁が“1"のときC_W信号が取
込まれるとすると、S₁＝S₃＝“1"のとき、ゲート30の出
力が“0"となり、セレクタ22によって取込まれたC_W信号
がフリップフロップ31から出力される。逆にS₁＝S₃＝
“0"のときは、C_N信号が出力される。

セレクタ32は有効水平走査期間と水平帰線期間とでＹ
信号と時間軸圧縮されたＣ信号をセレクト信号S₄によっ
て切換出力する。セレクタ33はモード切換えのセレクト
信号S₂によってコーダ動作時にTCI信号、デコーダ動作
時にＹ信号をそれぞれ出力する。

セレクタ34はデコーダ動作時にブランキング信号BL₁
によってＹ信号出力中の帰線期間において黒レベル信号
Ｂを出力する。セレクタ35,36はデコーダ動作時にブラ
ンキング信号BL₂よってC_W,C_N信号出力中の帰線期間にお
いて黒レベル信号Ｂを出力する。

次に、この実施例のコーデックのコーダ動作時および
デコーダ動作時の態様を説明する。第２図および第３図
はそれぞれコーダ動作時およびデコーダ動作時の態様を
示したもので、動作を分りやすくするため定常的に一つ
の入力端子と出力端子が短絡された状態にあるセレクタ
は図示を省略して単なる結線として示し、またセレクタ
によって動作的にコーダまたはデコーダの回路から切離
された回路要素も図示を省略している。

第２図に示すコーダ動作時には、セレクタ22によって
C_W信号とC_N信号が時間軸多重され、データレートが倍に
なってＣ信号2H分メモリ２〜７にシリアルに入力され
る。この場合、Ｃ信号2H分メモリ２〜７の７つのタップ
出力101〜107は、それぞれC_W信号およびC_N信号の現信
号,1H前の信号,2H前の信号，…6H前の信号に相当する。
現信号と6H前の信号,1H前の信号と5H前の信号,2H前の信
号と4H前の信号は、それぞれ加算器13,12,11によって加
え合わされ、さらに各加算結果は乗算器20,19,18で係数
倍される。乗算器20,19,18の出力は加算器14〜16によっ
て、乗算器17で係数倍された3H前の信号と加算される。
このようにしてＣ信号2H分メモリ２〜７と加算器11〜16
および乗算器17〜20からなる垂直フィルタによって、C_W
信号およびC_N信号が時間軸多重されたＣ信号が垂直方向
にフィルタリングされる。この垂直方向にフィルタリン
グされたＣ信号はフリップフロップ31によって走査線の
奇偶に対応してC_W信号およびC_N信号のいずれかが選択さ
れた後、速度変換回路10によって時間軸圧縮され、Ｃ信
号出力として取出される。

一方、Ｙ信号はＹ信号1H分メモリ１によって1H分遅延
された後、Ｙ信号出力として取出される。これらＹ信号
出力およびＣ信号出力がセレクタ32によって時間軸多重
され、TCI信号出力となる。

なお、コーダ動作時には第１図におけるＣ信号1H分メ
モリ8,9、乗算器21およびセレクタ28,29は使用されな
い。

次に、第３図に示すデコーダ動作時には、TCI信号が
Ｙ信号1H分メモリ１に入力される。このとき第１図のセ
レクタ23によってＹ信号1H分メモリ１の出力端と初段の
Ｃ信号2H分メモリ２の入力端とが接続され、さらに第１
図のセレクタ24によって最終段のＣ信号2H分メモリ７の
出力がＹ信号出力として取出される。従って、Ｙ信号は
メモリ１による1H分と、メモリ２〜７によるＣ信号12H
分（＝Ｙ信号3H分）との合計4H分の時間だけ遅延され
る。セレクタ24のＹ信号出力はセレクタ34によって帰線
期間が黒レベルとされ出力される。

一方、入力されたTCI信号のうちのＣ信号は速度変換
回路10に入力され、時間軸伸長される。時間軸伸長され
たＣ信号の出力期間には、TCI信号中のＹ信号は入力さ
れない。ここで、Ｃ信号1H分メモリ8,9は内挿フィルタ5
2における遅延手段として使用される。この遅延手段の
３つのタップ出力201〜203は、それぞれ現信号,1H前信
号,2H前信号に相当する。現信号と2H前信号が加算器13
で加え合わされた後、乗算器21で係数倍されることによ
り、第２タップ202出力である1H前信号の期間に内挿さ
れるべき信号が生成される。

C_W信号とC_N信号は線順次で伝送されるので、例えば現
信号と2H前信号とにより生成された内挿信号がC_W信号で
あるならば、1H前信号はC_N信号に対応する。逆に、現信
号と2H前信号とにより生成された内挿信号がC_N信号であ
るならば、1H前信号はC_W信号に対応する。これらの対応
関係は1H毎に入れ代わる。こうして現信号と2H前信号と
で生成された内挿信号と、1H前信号（第２タップ出力20
2）とは並列に出力され、セレクタ28,29によってセレク
タ28からは常にC_W信号が出力され、セレクタ29からは常
にC_N信号が出力されるように選択される。セレクタ28,2
9を経たC_W,C_N信号出力は、セレクタ35,36により帰線期
間が黒レベルとされる。

なお、デコーダ動作時には第１図における加算器11,1
2,14〜16、乗算器17〜20、セレクタ22、EORゲート30,フ
リップフロップ31は使用しない。

本実施例のTCIコーデックを第２図に示すようにコー
ダとして動作させたものを送信側または記録側に用い、
デコーダとして動作させたものを受信側または再生側に
用いると、Ｃ信号はコーダ側で3H分、デコーダ側で2H分
の合計5H分の遅延を受けることになるが、Ｙ信号もコー
ダ側で1H分、デコーダ側で4H分の合計5H分の遅延を受け
るので、デコーダの出力で見ればＹ信号とＣ信号との位
相は合うことになる。

この実施例の構成によれば、コーダ動作時とデコーダ
動作時とでＣ信号1H分メモリ8,9以外の全てのメモリを
共用しているので、コーダおよびデコーダを全く独立に
構成した場合に比べて、TCIコーデック全体の回路規模
が大きく減少し、コーデックを１チップLSIで構成する
場合に極めて有効である。また、本実施例では演算手段
のうち加算器13もコーダ動作時とデコーダ動作時とで共
用しているため、回路規模縮小に一層効果的である。な
お、乗算器20,21についても乗じる係数を等しくする
か、またはコーダ動作時とデコーダ動作時とで係数を切
換えるようにすれば、一つの乗算器を共用することが可
能である。

本発明の好ましい実施態様を上記実施例と対応させな
がら一般化して説明すると、以下のようになる。まず、
次のような記号を定義する。

m:垂直フィルタのタップ数（奇数）。

n:内挿フィルタのタップ数（奇数）。

k:Y信号とＣ信号の1H分のデータ量の比（すなわち、Ｙ
信号1H分はＣ信号ｋ・Ｈ分に相当する）。

α：コーダ動作時とデコーダ動作時で第１および第２の
位相補償用遅延回路に共用するメモリ数をＹ信号1H分メ
モリの数で表わしたもの（自然数）。

α＝｛（k/2−２）ｍ＋（k/2＋１）ｎ＋１ −β｝／（2k）と表わされる。

β：デコーダ動作時のみ使用し、コーダ動作時には使用
しないＣ信号メモリの数をＣ信号1H分メモリの数で表わ
したもの（整数）。これが負のときはコーダ動作時のみ
使用し、デコーダ動作時は使用しないＣ信号1H分メモリ
の数を表わす。

本発明に係るTCIコーデックでは、全体でメモリとし
てＹ信号α・Ｈ分メモリ（第１図の１に対応）と、Ｃ信
号｛２（ｍ−１）＋β｝Ｈ分メモリ（第１図のメモリ２
〜９に対応）が用意され、これらのうちＹ信号α・Ｈ分
メモリがコーダ動作時とデコーダ動作時とで共用され
る。

また、α＞ｎ−１の場合はＣ信号２（ｍ−１）Ｈ分メ
モリ、α≦ｎ−１の場合はＣ信号｛２（ｍ−１）−（ｎ
−１）＋α｝Ｈ分メモリ（第１図のメモリ２〜７に対
応）がコーダ動作時の垂直フィルタにおける遅延手段
と、デコーダ動作時の位相補償用遅延回路とで共用され
る。

すなわち、コーダ動作時はＹ信号α・Ｈ分メモリ（第
１図のメモリ１に対応）のみが第１の位相補償用遅延回
路41に用いられ、またＣ信号｛２（ｍ−１）＋β｝Ｈ分
メモリのうちＣ信号２（ｍ−１）Ｈ分メモリ（第１図の
メモリ２〜７に対応）が垂直フィルタにおける遅延手段
に用いられる。

さらに、デコーダ動作時はＹ信号α・Ｈ分メモリ（第
１図のメモリ１に対応）と、Ｃ信号｛２（ｍ−１）＋
β｝Ｈ分メモリのうちのＣ信号｛２（ｍ−１）−（ｎ−
１）＋β｝Ｈ分メモリ（第１図のメモリ２〜７に対応）
とが第２の位相補償用遅延回路に用いられる。また、Ｃ
信号｛２（ｍ−１）＋β｝Ｈ分メモリのうちのＣ信号
（ｎ−１）Ｈ分メモリが内挿フィルタ52における遅延手
段として用いられる。

このようにしてコーダ動作させたものとデコーダ動作
させたものとを送受信側あるいは記録再生側で対として
使用すると、Ｙ信号はコーダ・デコーダ総合で｛（ｍ＋
ｎ）/2｝Ｈの遅延を受け、それによってＹ信号とＣ信号
との位相を合せることができる。この場合にコーダ動作
時とデコーダ動作時とで共用されないメモリは、Ｃ信号
β・Ｈ分メモリのみとなる。

［発明の効果］本発明による時間軸多重伝送用コーデックでは、少な
くとも１水平走査期間分の輝度信号を記憶できる第１の
遅延手段と、複数の水平走査期間分の広帯域色信号およ
び狭帯域色信号を記憶できるタップ付の第２の遅延手段
と、コーダ動作とデコーダ動作とを切換えるための複数
の切換手段を設け、コーダとしての使用時に第１の遅延
手段を位相補償遅延回路として、第２の遅延手段の一部
を垂直フィルタにおける遅延手段としてそれぞれ用い、
デコーダとしての使用時には第１の遅延手段と第２の遅
延手段の一部を位相補償用遅延回路として、第２の遅延
手段の他の一部を内挿フィルタにおける遅延手段として
それぞれ用いることにより、全体のメモリ容量の大幅な
減少によってコーデック全体の回路規模が著しく簡素化
される。従って、コーデックを集積回路化する場合の素
子数および占有面積が低減され、製造歩留り，信頼性も
向上する。

【図面の簡単な説明】

第１図は本発明の一実施例に係るTCIコーデックの回路
構成図、第２図は同実施例のコーダ動作時の回路構成
図、第３図は同じくデコーダ動作時の回路構成図、第４
図はTCI信号フォーマットを説明するための図、第５図
および第６図はTCIコーダおよびデコーダの一般的な構
成を示す図、第７図は受信側のTCI信号フォーマットを
説明するための図である。１……第１の遅延手段、２〜7,8,9……第２の遅延手
段、10……時間軸圧伸用速度変換回路、11〜21……演算
手段、22〜36……切換手段、41……第１の位相補償用遅
延回路、42,43……垂直フィルタ、45……時間軸圧縮回
路、51……第２の位相補償用遅延回路、52……時間軸伸
長回路、53……内挿フィルタ。

Claims

(57)【特許請求の範囲】

【請求項１】輝度信号を遅延する第１の位相補償用遅延
回路，タップ付遅延手段および該タップに接続された演
算手段からなり広帯域色信号および狭帯域色信号の垂直
方向の周波数帯域を制限する垂直フィルタ，垂直フィル
タの出力を１水平走査期間毎に交互に取出して時間軸圧
縮する手段を有し、時間軸圧縮された広帯域色信号およ
び狭帯域色信号を第１の位相補償用遅延回路を通過した
輝度信号と時間多重して時間軸圧縮多重信号を出力する
コーダと、時間軸圧縮多重信号中の輝度信号を遅延する
第２の位相補償用遅延回路，時間軸圧縮多重信号中の広
帯域色信号および狭帯域色信号の時間軸を伸長する手
段，タップ付遅延手段および該タップに接続された演算
手段からなり時間軸伸長された広帯域色信号および狭帯
域色信号の各期間に狭帯域色信号および広帯域色信号を
それぞれ内挿する内挿フィルタを有し、元の輝度信号と
広帯域色信号および狭帯域色信号を得るデコーダとを一
つの集積回路チップ上に構成し、コーダまたはデコーダ
として選択使用される時間軸圧縮多重伝送用コーデック
において、少なくとも１水平走査期間分の輝度信号を記憶できる第
１の遅延手段と、複数の水平走査期間分の広帯域色信号および狭帯域色信
号を記憶できるタップ付の第２の遅延手段と、コーダとしての使用時に第１の遅延手段を第１の位相補
償用遅延回路として、第２の遅延手段の一部を垂直フィ
ルタにおけるタップ付遅延手段としてそれぞれ用い、デ
コーダとしての使用時に第１の遅延手段と第２の遅延手
段の一部とを第２の位相補償用遅延回路として用い、第
２の遅延手段の他の一部を内挿フィルタにおけるタップ
付遅延手段として用いるための複数の切換手段とを備え
たことを特徴とする時間軸圧縮多重伝送用コーデック。
【請求項２】切換手段はコーダとしての使用時に垂直フ
ィルタで使用される演算手段の一部をデコーダとしての
使用時に内挿フィルタで使用するための切換手段を兼ね
ることを特徴とする特許請求の範囲第１項記載の時間軸
多重伝送用コーデック。