[go: up one dir, main page]

JP2506659B2 - Information recording / reproducing device - Google Patents

Information recording / reproducing device

Info

Publication number
JP2506659B2
JP2506659B2 JP8730686A JP8730686A JP2506659B2 JP 2506659 B2 JP2506659 B2 JP 2506659B2 JP 8730686 A JP8730686 A JP 8730686A JP 8730686 A JP8730686 A JP 8730686A JP 2506659 B2 JP2506659 B2 JP 2506659B2
Authority
JP
Japan
Prior art keywords
signal
circuit
input
tracking control
track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8730686A
Other languages
Japanese (ja)
Other versions
JPS62243179A (en
Inventor
和治 白神
充郎 守屋
博之 山口
克也 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8730686A priority Critical patent/JP2506659B2/en
Publication of JPS62243179A publication Critical patent/JPS62243179A/en
Application granted granted Critical
Publication of JP2506659B2 publication Critical patent/JP2506659B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Moving Of The Head To Find And Align With The Track (AREA)
  • Optical Recording Or Reproduction (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報が記録されたトラックあるいは記録さ
れるためのトラックを有した記録担体に、信号変換手段
により情報を記録あるいは再生する情報記録再生装置に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information recording / reproducing apparatus for recording or reproducing information by a signal converting means on a record carrier having information recorded tracks or tracks for recording information. It is about.

従来の技術 従来の光学的な情報記録再生装置としては、例えば特
開昭57−69111号公報に示されているように、半導体レ
ーザ等の光源から発生する光ビームを強弱に変調して記
録担体上に信号を記録し、光源から発生する光ビームを
一定にして記録担体上に記録されている信号を再生する
装置がある。以下この装置の構成を簡単に説明する。
2. Description of the Related Art As a conventional optical information recording / reproducing apparatus, as shown in, for example, Japanese Patent Application Laid-Open No. 57-69111, a record carrier is produced by modulating a light beam generated from a light source such as a semiconductor laser strongly. There is a device for recording a signal on it and reproducing a signal recorded on a record carrier by making a light beam generated from a light source constant. The configuration of this device will be briefly described below.

装置に使用する円盤状の記録担体は、回転手段例えば
モータの回転軸に取り付けられて所定の回転数で回転し
ている。記録担体は基材、同心円状の凹凸の溝(以下ト
ラックと呼ぶ)を有する層、記録材料層及び保護層より
構成されており、各トラックには順次外周から内周に向
って番地信号が設けてある。変換手段は光源より発生し
た光ビームを記録担体の記録材料層上に収束させる為の
光学系及び記録担体からの反射光を検出する為の光検出
器より構成されている。光学系の一部分は第1の移動手
段に取り付けてあり、第1の移動手段によって記録担体
上に照射している光ビームがトラック方向と略々垂直な
方向に狭い範囲で移動するように構成されている。第1
の移動手段及び信号変換手段全体は移送台に取り付けて
あり、第2の移動手段例えばリニアモータによって移送
台と一体となって記録担体の半径方向に移動出来るよう
構成されている。また第2の移動手段はトラッキング制
御が動作している場合、第1の移動手段が自然の状態を
中心に移動するように制御されている(以下この制御を
移送制御と呼ぶ)。
The disk-shaped record carrier used in the apparatus is attached to a rotating means, for example, a rotating shaft of a motor, and is rotated at a predetermined rotation speed. The record carrier is composed of a base material, a layer having concentric concavo-convex grooves (hereinafter referred to as tracks), a recording material layer and a protective layer, and each track is sequentially provided with an address signal from the outer circumference to the inner circumference. There is. The conversion means is composed of an optical system for converging the light beam generated by the light source on the recording material layer of the record carrier and a photodetector for detecting the reflected light from the record carrier. A part of the optical system is attached to the first moving means, and is configured so that the light beam irradiated on the record carrier by the first moving means moves in a narrow range in a direction substantially perpendicular to the track direction. ing. First
The moving means and the entire signal converting means are attached to the transfer table, and are configured to be movable in the radial direction of the record carrier integrally with the transfer table by the second moving means, for example, a linear motor. When the tracking control is operating, the second moving means is controlled so that the first moving means moves around a natural state (this control is hereinafter referred to as transfer control).

記録担体を回転手段で回転させると記録担体上のトラ
ックは偏心を生じる。トラッキング制御を動作させた時
に光ビームが位置しているトラックをずれることなく追
跡するには、トラッキング制御系のループゲインを極め
て大きくしなければならない。トラッキング制御系のル
ープゲインを大きくとるためには、トラッキング制御信
号のS/N比(信号対雑音比)及び第1の移動素子の特性
を良好にすることは言うまでもないが、記録担体の反射
率変化,塵埃等による光量減少,光源から発生する光ビ
ーム光量変化等のトラッキング制御系のゲイン変化に対
する余裕を考える必要があり、最悪の状態においてトラ
ッキング制御系のループゲインが所定の値以上になるよ
うにすることは極めて困難である。このため従来の装置
においては、トラッキング制御を動作させ、トラックず
れ信号をA/D変換手段によりディジタル信号に変換し、
このディジタル信号を回転手段に同期させ記録担体が一
回転する間記憶手段に記憶させ、その後、記憶手段に記
憶した信号を回転手段に同期させて読み出し、読み出し
た信号をD/A変換手段によりアナログ信号に変換し、こ
のアナログ信号をトラックずれ信号に加算することによ
り、トラッキング制御系のループゲインを高くすること
なくトラックずれを小さくするよう補正していた。
When the record carrier is rotated by the rotating means, the tracks on the record carrier are eccentric. The loop gain of the tracking control system must be made extremely large in order to track the track on which the light beam is located without displacement when the tracking control is operated. Needless to say, in order to increase the loop gain of the tracking control system, the S / N ratio (signal to noise ratio) of the tracking control signal and the characteristics of the first moving element are improved, but the reflectivity of the record carrier is increased. It is necessary to consider the margin for the gain change of the tracking control system such as change, decrease in light amount due to dust, change in light beam light amount generated from the light source, etc., so that the loop gain of the tracking control system becomes a predetermined value or more in the worst condition. Is extremely difficult to achieve. Therefore, in the conventional device, the tracking control is operated, the track deviation signal is converted into a digital signal by the A / D conversion means,
This digital signal is synchronized with the rotation means and stored in the storage means during one rotation of the record carrier, and then the signal stored in the storage means is read in synchronization with the rotation means, and the read signal is analogized by the D / A conversion means. By converting the signal into a signal and adding the analog signal to the track deviation signal, the track deviation is corrected without increasing the loop gain of the tracking control system.

発明が解決しようとする問題点 しかしながら上記のような構成では、トラックずれ信
号をA/D変換手段によりディジタル信号に変換し、この
ディジタル信号を回転手段に同期させ記録担体が一回転
する間、記憶手段に記憶させるとき、記録担体上のキ
ズ,よごれ又は装置に振動等が加わると、トラッキング
制御が乱れ、光ビームは記録担体の所定のトラックを飛
び越してしまう。よって記憶手段には乱れたトラッキン
グ制御手段の信号が記憶される。その後、記憶手段の記
憶信号は回転手段に同期させて読み出され、この読み出
した信号はD/A変換手段によりアナログ信号に変換さ
れ、このアナログ信号はトラッキング制御手段のトラッ
クずれ信号に加算される。このため安定していたトラッ
キング制御は乱れ、トラックずれが多くなりトラックを
ジャンプしたりまたトラッキング制御手段の移動手段を
破壊していた。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention However, in the above-mentioned configuration, the track deviation signal is converted into a digital signal by the A / D conversion means, and the digital signal is synchronized with the rotation means and stored while the record carrier makes one rotation. When the data is stored in the recording medium, scratches, dirt on the record carrier, or vibration of the device may disturb the tracking control, and the light beam may jump over a predetermined track of the record carrier. Therefore, the disturbed signal of the tracking control means is stored in the storage means. After that, the storage signal of the storage means is read in synchronization with the rotation means, the read signal is converted into an analog signal by the D / A conversion means, and this analog signal is added to the track deviation signal of the tracking control means. . For this reason, the stable tracking control is disturbed, the track shift is increased, the track is jumped, and the moving means of the tracking control means is destroyed.

本発明はかかる点に鑑み、記憶手段に記憶する際に、
光ビームが記録担体の所定のトラックから大きくずれる
と再度、トラッキング制御手段の信号を記憶手段に記憶
させ、常に安定したトラッキング制御を行なわせる情報
記録再生装置を提供することを目的とする。
In view of such a point, the present invention, when storing in the storage means,
It is an object of the present invention to provide an information recording / reproducing apparatus that causes the signal of the tracking control means to be stored in the storage means again when the light beam is largely deviated from a predetermined track of the record carrier, so that stable tracking control is always performed.

問題点を解決するための手段 本発明はトラックを有した円盤状の記録担体を回転さ
せるための回転手段と、前記記録担体上のトラックを再
生あるいは記録する信号変換手段と、この信号変換手段
の走査位置が前記記録担体上のトラックに位置するよう
に制御するトラッキング制御手段と、トラッキング制御
手段の信号を記憶する記憶手段と、前記信号変換手段の
走査位置が前記記録担体上のトラックからずれたことを
検出すると、再度トラッキング制御手段の信号を記憶手
段に記憶し直すように構成した情報記録再生装置であ
る。
The present invention relates to a rotating means for rotating a disk-shaped record carrier having a track, a signal converting means for reproducing or recording a track on the record carrier, and a signal converting means for the signal converting means. The tracking control means for controlling the scanning position to be located on the track on the record carrier, the storage means for storing the signal of the tracking control means, and the scanning position for the signal converting means are deviated from the track on the record carrier. When this is detected, the information recording / reproducing apparatus is configured to store the signal of the tracking control means again in the storage means.

作用 本発明は前記した構成により、記憶手段に記憶する
際、記録担体上のキズ,よごれ又は装置の振動等により
トラッキング制御が乱れ、光ビームが記録担体上のトラ
ックから大きくずれたことをトラックずれ検出手段によ
り検出すると、再度記憶手段にトラッキング制御手段の
信号を記憶し直し、さらにトラックから大きくずれたこ
とをトラックずれ検出手段が検出すると、装置の動作を
停止させるようにしたものである。
Action The present invention has the above-described configuration, and when the data is stored in the storage means, the tracking control is disturbed due to scratches, dirt on the record carrier, vibration of the device, and the like, and the light beam largely deviates from the track on the record carrier. When detected by the detection means, the signal of the tracking control means is stored again in the storage means, and when the track deviation detection means detects a large deviation from the track, the operation of the apparatus is stopped.

実 施 例 第1図は本発明の一実施例における情報記録再生装置
のブロック図である。第1図において、1はアクリル等
の基材の上に設けられたスパイラル状の凹凸の溝を有す
るUV層(ウルトラバイオレット層)上に記録材料層及び
記録材料層上に設けられた保護層より構成された記録円
盤で、溝には予め外周から内周方向に向って順次トラッ
ク番地信号が記録されている。
Practical Example FIG. 1 is a block diagram of an information recording / reproducing apparatus in an example of the present invention. In FIG. 1, reference numeral 1 denotes a recording material layer on a UV layer (ultra violet layer) having a spiral concave-convex groove provided on a base material such as acrylic, and a protective layer provided on the recording material layer. In the configured recording disk, track address signals are sequentially recorded in advance from the outer circumference toward the inner circumference in the groove.

2は記録円盤1を所定の回転数で回転させるためのモ
ータである。
Reference numeral 2 is a motor for rotating the recording disk 1 at a predetermined rotation speed.

3は半導体レーザ、4は光ビーム、5はカップリング
レンズ、6はビームスプリッタ、7は反射鏡、8は収束
レンズ、9は2分割構造の光検出器である。10は光検出
器9のそれぞれの出力信号の差を増幅するための差動増
幅回路で、11は差動増幅回路10の出力信号をON/OFFする
ためのスイッチである。スイッチ11の出力は合成回路12
及びローパスフィルター13に入力されている。ローパス
フィルター13の信号はA/D変換回路(アナログ−ディジ
タル変換回路)14に入力され、A/D変換回路14は入力さ
れたアナログ信号をディジタル信号に変換してRAM(ラ
ンダム・アクセス・メモリー)15に記憶する。RAM15に
記憶したディジタル信号はD/A変換回路(ディジタル−
アナログ変換回路)16によりアナログ信号に変換され、
スイッチ17を介して合成回路12に入力される。合成回路
12はスイッチ11を介して入力された差動増幅回路10の信
号とスイッチ17を介して入力されたD/A変換回路16の信
号とを合成し位相補償回路18,19にそれぞれ入力する。
位相補償回路18は系の位相補償する回路でフィルター等
で構成される。位相補償回路18の信号は駆動回路20に入
力され、駆動回路20はトラッキング素子21を駆動する。
3 is a semiconductor laser, 4 is a light beam, 5 is a coupling lens, 6 is a beam splitter, 7 is a reflecting mirror, 8 is a converging lens, and 9 is a photodetector having a two-divided structure. Reference numeral 10 is a differential amplifier circuit for amplifying the difference between the output signals of the photodetectors 9, and 11 is a switch for turning on / off the output signal of the differential amplifier circuit 10. The output of the switch 11 is the synthesis circuit 12
And is input to the low-pass filter 13. The signal of the low-pass filter 13 is input to the A / D conversion circuit (analog-digital conversion circuit) 14, and the A / D conversion circuit 14 converts the input analog signal into a digital signal and RAM (random access memory). Remember in 15. The digital signal stored in RAM15 is the D / A conversion circuit (digital-
Analog conversion circuit) 16 to convert to an analog signal,
It is input to the combining circuit 12 via the switch 17. Synthesis circuit
Reference numeral 12 synthesizes the signal of the differential amplifier circuit 10 input via the switch 11 and the signal of the D / A conversion circuit 16 input via the switch 17 and inputs them to the phase compensation circuits 18 and 19, respectively.
The phase compensating circuit 18 is a circuit for compensating the phase of the system and is composed of a filter or the like. The signal of the phase compensation circuit 18 is input to the drive circuit 20, and the drive circuit 20 drives the tracking element 21.

また位相補償回路19は系の位相を補償する回路でフィ
ルター等で構成され、位相補償回路19の信号は駆動制御
回路22に入力される。
The phase compensating circuit 19 is a circuit for compensating the phase of the system and is configured by a filter or the like, and the signal of the phase compensating circuit 19 is input to the drive control circuit 22.

速度検出器24は移送台25の移動速度を検出するための
ものであり可動部24Aと固定部24Bにより構成されてお
り、固定部24Bの出力は駆動制御回路22に入力されてい
る。駆動制御回路22は位相補償回路19及び速度検出器24
の出力信号を基にリニアモータ23を制御するための回路
である。
The speed detector 24 is for detecting the moving speed of the transfer table 25 and is composed of a movable portion 24A and a fixed portion 24B, and the output of the fixed portion 24B is input to the drive control circuit 22. The drive control circuit 22 includes a phase compensation circuit 19 and a speed detector 24.
Is a circuit for controlling the linear motor 23 based on the output signal of the.

半導体レーザ3、カップリングレンズ5、ビームスプ
リッタ6、反射鏡7、収速レンズ8、光検出器9、トラ
ッキング素子21及び速度検出器の可動部24Aは移送台25
に取り付けられており、一体となって記録円盤1の半径
方向に移動出来るよう構成されている。
The semiconductor laser 3, the coupling lens 5, the beam splitter 6, the reflecting mirror 7, the speed collecting lens 8, the photodetector 9, the tracking element 21, and the movable portion 24A of the speed detector are the transfer table 25.
Is attached to the recording disk 1 so that it can move in the radial direction of the recording disk 1 as a unit.

26はモータ2が1回転すると1パルスの信号が出力さ
れる1回転検出器で、回転部と固定部から成り回転部は
モータ2の回転軸と共に回転するよう構成されている。
1回転検出器26の信号は波形整形回路27に入力され波形
整形した後、二値化回路28に入力される。二値化回路28
は入力された信号を所定値のレベルと比較し“LOW"“HI
GH"のディジタル信号に変換する回路である。二値化回
路28の信号はパルス発生回路29及びアドレスカウンター
30に入力される。パルス発生回路29は情報処理制御回路
32の指令(線MST)によりモータ2が1回転する間、す
なわち二値化回路28の信号が2パルス入力される区間、
RAM(ランダム・アクセス・メモリー)15に記憶指令信
号(線WE)を入力する。アドレスカウンター30は二値化
回路28より入力された信号をリセット信号(線R)、基
準周波数発生回路31より発生した信号をクロック信号
(線CK)とし、リセット信号(線R)が入力されると内
部のカウンターを全てクリアーし、クリアー後に入力さ
れるクロック信号(線CK)をカウンターでカウントし
て、このカウンターの出力をアドレス信号(線ADR)と
してRAM15、及び情報処理制御回路38に入力する。
Reference numeral 26 is a one-rotation detector that outputs a one-pulse signal when the motor 2 makes one rotation. The one-rotation detector is composed of a rotating portion and a fixed portion, and the rotating portion is configured to rotate together with the rotating shaft of the motor 2.
The signal of the one-rotation detector 26 is input to the waveform shaping circuit 27, is shaped into the waveform, and then is input to the binarization circuit 28. Binarization circuit 28
Compares the input signal with a predetermined level and
It is a circuit for converting into a GH "digital signal. The signal of the binarization circuit 28 is a pulse generation circuit 29 and an address counter.
Entered in 30. The pulse generation circuit 29 is an information processing control circuit
While the motor 2 makes one rotation by the command of 32 (line MST), that is, the section in which the signal of the binarization circuit 28 receives 2 pulses,
Input the memory command signal (line WE) to RAM (random access memory) 15. The address counter 30 uses the signal input from the binarization circuit 28 as a reset signal (line R) and the signal generated by the reference frequency generation circuit 31 as a clock signal (line CK), and inputs the reset signal (line R). And the internal counters are all cleared, the clock signal (line CK) input after clearing is counted by the counter, and the output of this counter is input to the RAM 15 and the information processing control circuit 38 as an address signal (line ADR). .

周波数発生器33はモータ2の回転速度に応じた周波数
の信号を発生するものであり、回転部と固定部とに分か
れており、回転部はモータ2の回転軸と共に回転するよ
うに構成されている。周波数発生器33の信号は波形整形
回路34に入力され、波形整形回路34により波形整形され
た信号はF/V変換回路(周波数−電圧変換回路)35及
び、位相比較回路36に入力される。F/V変換回路35は入
力された信号の周波数に応じて電圧を発生する変換回路
で変換した信号を合成回路37に入力する。位相比較回路
36には基準周波数発生回路31より発生した信号と、波形
整形回路34の信号が入力されており、位相比較回路36は
この2つの信号に位相差に応じた信号を発生させ合成回
路37に入力する。合成回路37はF/V変換回路35及び位相
比較回路36より入力された信号を合成し、駆動回路38及
び同期検出回路39に入力する。駆動回路38は入力された
信号に応じてモータ2を駆動するための回路で、同期検
出回路39は入力された信号が所定範囲に入っているかど
うかを検出する回路でその結果を情報処理制御回路32に
入力する。
The frequency generator 33 generates a signal having a frequency according to the rotation speed of the motor 2, and is divided into a rotating portion and a fixed portion, and the rotating portion is configured to rotate with the rotation shaft of the motor 2. There is. The signal of the frequency generator 33 is input to the waveform shaping circuit 34, and the signal waveform-shaped by the waveform shaping circuit 34 is input to the F / V conversion circuit (frequency-voltage conversion circuit) 35 and the phase comparison circuit 36. The F / V conversion circuit 35 inputs the signal converted by the conversion circuit that generates a voltage according to the frequency of the input signal to the synthesis circuit 37. Phase comparison circuit
The signal generated by the reference frequency generation circuit 31 and the signal of the waveform shaping circuit 34 are input to the 36, and the phase comparison circuit 36 generates a signal corresponding to the phase difference between these two signals and inputs it to the synthesis circuit 37. To do. The combination circuit 37 combines the signals input from the F / V conversion circuit 35 and the phase comparison circuit 36, and inputs the signals to the drive circuit 38 and the synchronization detection circuit 39. The drive circuit 38 is a circuit for driving the motor 2 according to the input signal, and the synchronization detection circuit 39 is a circuit for detecting whether or not the input signal is within a predetermined range, and the result is an information processing control circuit. Enter in 32.

40は差動増幅回路10の出力信号が所定レベル以内であ
るか否かを検出するためのコンパレータで、コンパレー
タ40の出力は情報処理制御回路32に伝達されている。
Reference numeral 40 is a comparator for detecting whether or not the output signal of the differential amplifier circuit 10 is within a predetermined level, and the output of the comparator 40 is transmitted to the information processing control circuit 32.

情報処理制御回路32はアドレスカウンター30及び同期
検出回路39,コンパレータ40より入力される信号を基に
スイッチ11,17及びパルス発生回路29、駆動回路38を制
御するためのものである。
The information processing control circuit 32 is for controlling the switches 11 and 17, the pulse generation circuit 29, and the drive circuit 38 based on signals input from the address counter 30, the synchronization detection circuit 39, and the comparator 40.

モータ2の回転制御について説明する。 The rotation control of the motor 2 will be described.

情報処理制御回着32が駆動回路38にモータ回転ON指令
を伝達すると、駆動回路38はモータ2が回転するよう制
御する。モータ2が回転し始めると周波数発生器33は回
転速度に応じた周波数の信号を発生し、この信号は波形
整形回路34により波形整形された後にF/V変換回路35で
信号の周波数に応じた電圧に変換される。また位相比較
回路36は波形整形回路34の信号と基準周波数発生回路31
の信号の位相差に応じた信号を発生し、合成回路37はF/
V変換回路35の信号と位相比較回路36の信号を合成し駆
動回路38に加える。駆動回路38は入力された電圧に応じ
てモータ2の回転を制御する。
When the information processing control circuit 32 transmits a motor rotation ON command to the drive circuit 38, the drive circuit 38 controls the motor 2 to rotate. When the motor 2 starts to rotate, the frequency generator 33 generates a signal having a frequency corresponding to the rotation speed, and this signal is waveform-shaped by the waveform shaping circuit 34 and then the F / V conversion circuit 35 responds to the frequency of the signal. Converted to voltage. Further, the phase comparison circuit 36 uses the signal from the waveform shaping circuit 34 and the reference frequency generation circuit 31.
Generates a signal according to the phase difference of the signal of
The signal of the V conversion circuit 35 and the signal of the phase comparison circuit 36 are combined and added to the drive circuit 38. The drive circuit 38 controls the rotation of the motor 2 according to the input voltage.

よって周波数発生器33で発生した信号の周波数と基準
周波数発生回路31の信号の周波数が一定の関係となるよ
うモータ2が制御されるためモータ2は所定の回転数で
回転する。モータ2が所定の回転数で回転すると合成回
路37の出力電圧は所定値となり、同期検出回路39はモー
タが所定の回転数で回転していることを情報処理制御回
路32に伝達する。
Therefore, the motor 2 is controlled so that the frequency of the signal generated by the frequency generator 33 and the frequency of the signal of the reference frequency generation circuit 31 have a constant relationship, so that the motor 2 rotates at a predetermined rotation speed. When the motor 2 rotates at a predetermined rotation speed, the output voltage of the synthesizing circuit 37 becomes a predetermined value, and the synchronization detection circuit 39 informs the information processing control circuit 32 that the motor is rotating at the predetermined rotation speed.

次にトラッキング制御について説明する。光検出器9
は2分割構造になっており、その分割線の方向は記録円
盤1より反射された光ビーム4に含まれるトラックパタ
ーンのトラック方向と同一である。光検出器9のそれぞ
れの信号は差動増幅器10に入力され、差動増幅器10はそ
れぞれの信号の差を増幅し出力する。情報処理制御回路
32がスイッチ11をONさせると、差動増幅器10の出力はス
イッチ11、合成回路12、位相補償回路18、駆動回路20を
介してトラッキング素子21に加えられ、トラッキング素
子を記録円盤1の半径方向に移動させ、光ビームが常に
トラック上を走査するように制御する。この制御をトラ
ッキング制御と言う。また合成回路12の信号は位相補償
回路19、駆動制御回路22を介して、リニアモータ23に伝
達され、リニアモータ23は移送台25を記録円盤1の半径
方向に移送し、差動増幅器10の出力が平均的に零になる
ように、すなわちトラッキング素子21が自然の状態を中
心に移動するように移送制御される。移送台25の移動速
度を検出する速度検出器24の信号は駆動制御回路22に入
力されており、速度制御をすることによりリニアモータ
23の駆動制御をより安定にしている。
Next, tracking control will be described. Photo detector 9
Has a two-division structure, and the direction of the division line is the same as the track direction of the track pattern included in the light beam 4 reflected from the recording disk 1. The respective signals of the photodetector 9 are input to the differential amplifier 10, and the differential amplifier 10 amplifies and outputs the difference between the respective signals. Information processing control circuit
When 32 turns on the switch 11, the output of the differential amplifier 10 is applied to the tracking element 21 via the switch 11, the synthesizing circuit 12, the phase compensation circuit 18, and the driving circuit 20, and the tracking element is moved in the radial direction of the recording disk 1. The light beam is controlled so that it always scans over the track. This control is called tracking control. Further, the signal of the synthesizing circuit 12 is transmitted to the linear motor 23 via the phase compensating circuit 19 and the drive control circuit 22, and the linear motor 23 transfers the transfer table 25 in the radial direction of the recording disk 1 to drive the differential amplifier 10. The transfer is controlled so that the output becomes zero on average, that is, the tracking element 21 moves around the natural state. The signal from the speed detector 24 that detects the moving speed of the transfer table 25 is input to the drive control circuit 22.
The drive control of 23 is more stable.

第2図は第1図のパルス発生回路29及びアドレスカウ
ンター30の具体的な回路を示したものであり、第1図の
情報処理制御装置32より出力される信号(線MST)はフ
リップ・フロップ41,42のセット端子に、二値化回路28
より出力される信号(線R)はフリップ・フロップ41,4
2のクロック端子及びカウンター43のリセット端子に、
基準周波数発生回路31より出力される信号(線CK)はカ
ウンター43のクロック端子に、それぞれ接続されてい
る。フリップ・フロップ41のD端子はGNDへQ端子はフ
リップ・フロップ42のD端子へ、端子はアンド回路44
へ、フリップ・フロップ42のQ端子はアンド回路44へ、
アンド回路44の出力はアンド回路45及び情報処理制御回
路32へ、アンド回路42の出力はカウンター46のリセット
端子へ、カウンター43のQ1端子はアンド回路46及びノア
ー回路47へ、Q2端子はアンド回路46及びノアー回路47
へ、アンド回路46の出力はアンド回路45へそれぞれ接続
されている。またアンド回路45の出力信号(線WE)はRA
M15に、ノアー回路47の出力信号(線S/H)はA/D変換回
路14に、カウンター43のQ3〜Q8の信号(線ADR)はRAM15
及び情報処理制御回路32にそれぞれ入力されている。
FIG. 2 shows a concrete circuit of the pulse generation circuit 29 and the address counter 30 of FIG. 1. The signal (line MST) output from the information processing control device 32 of FIG. 1 is a flip-flop. The binarization circuit 28 is connected to the set terminals of 41 and 42.
The signal (line R) output from the flip-flops 41,4
To the clock terminal of 2 and the reset terminal of the counter 43,
The signal (line CK) output from the reference frequency generation circuit 31 is connected to the clock terminal of the counter 43, respectively. The D terminal of the flip-flop 41 is connected to GND, the Q terminal is connected to the D terminal of the flip-flop 42, and the AND circuit 44 is connected.
, The Q terminal of the flip-flop 42 to the AND circuit 44,
The output of the AND circuit 44 is to the AND circuit 45 and the information processing control circuit 32, the output of the AND circuit 42 is to the reset terminal of the counter 46, the Q 1 terminal of the counter 43 is to the AND circuit 46 and the NOR circuit 47, and the Q 2 terminal is AND circuit 46 and NOR circuit 47
The output of the AND circuit 46 is connected to the AND circuit 45, respectively. The output signal of the AND circuit 45 (line WE) is RA
To M15, the output signal of Noa circuit 47 (line S / H) for A / D conversion circuit 14, the signal of Q 3 to Q 8 of the counter 43 (line ADR) is RAM15
And the information processing control circuit 32, respectively.

第3図は第1図のコンパレータ40の具体的な回路で、
第1図の差動増幅回路10より入力された信号(Vi)はコ
ンパレータAの+端子及びコンパレータBの−端子に接
続されている。コンパレータAの−端子は抵抗R1を介し
て電源VCCにまた、抵抗R2を介してコンパレータBの+
端子及び抵抗R3に接続され、R3を介して電源VSSに接続
されている。コンパレータA及びコンパレータBの出力
は抵抗R4及びR5を介してトランジスターQ1のベース及び
ダイオードD1のカソードへそれぞれ接続されている。ダ
イオードD1のカソード及びトランジスターQ1のエミッタ
ーはGNDへ、コレクターは抵抗R6を介してVCCへ、また第
1図の情報処理制御回路32へ接続されている。
FIG. 3 shows a concrete circuit of the comparator 40 shown in FIG.
The signal (V i ) input from the differential amplifier circuit 10 in FIG. 1 is connected to the + terminal of the comparator A and the-terminal of the comparator B. The-terminal of the comparator A is connected to the power supply V CC via the resistor R 1 and the + terminal of the comparator B is connected via the resistor R 2.
It is connected to the terminal and the resistor R 3, and is connected to the power supply V SS via R 3 . The outputs of the comparator A and the comparator B are connected to the base of the transistor Q 1 and the cathode of the diode D 1 via resistors R 4 and R 5 , respectively. The cathode of the diode D 1 and the emitter of the transistor Q 1 are connected to GND, the collector is connected to V CC through the resistor R 6, and to the information processing control circuit 32 of FIG.

第1図の差動増幅回路10より入力された信号ViのときコンパレータA及びコンパレータBの出力は共に
“LOW"レベルとなり、トランジスターQ1の出力(Vo)は
“HIGH"レベルとなる。
The signal V i input from the differential amplifier circuit 10 in FIG. At this time, the outputs of the comparator A and the comparator B are both at the “LOW” level, and the output (V o ) of the transistor Q 1 is at the “HIGH” level.

また、第1図差動の増幅回路11より入力された信号Vi
のとき、コンパレータAの出力は“HIGH"レベルとな
り、トランジスターQ1はONし出力(Vo)は“LOW"レベル
となる。
Further, the signal V i input from the differential amplifier circuit 11 in FIG.
But Of time, the output of the comparator A becomes the "HIGH" level, transistor Q 1 is ON and output (V o) is the "LOW" level.

また、第1図の差動増幅回路11より入力された信号Vi
のとき、コンパレータBの出力は“HIGH"レベルとな
り、トランジスターQ1はONし出力(Vo)は“LOW"レベル
となる。
In addition, the signal V i input from the differential amplifier circuit 11 in FIG.
But Of time, the output of the comparator B becomes the "HIGH" level, transistor Q 1 is ON and output (V o) is the "LOW" level.

次にトラッキング制御系の信号を記憶手段に記憶さ
せ、その後記憶手段に記憶したトラッキング制御系の信
号をトラッキング制御系に加える動作について説明す
る。
Next, the operation of storing the signal of the tracking control system in the storage means and then adding the signal of the tracking control system stored in the storage means to the tracking control system will be described.

情報処理制御回路32が駆動回路38及びスイッチ11に動
作指令を出力すると、モータ2は所定の速度で回転しそ
の後トラッキング制御が動作する。この状態において、
情報処理制御回路32がパルス発生回路29に“HIGH"レベ
ルの記憶開始信号(線MST)を出力すると、1回転検出
器26の信号が波形整形回路27、二値化回路28を介してパ
ルス発生回路29に入力された瞬間に、フリップ・フロッ
プ41の出力は“LOW"レベルから“HLGH"レベルへ変化
する。よってアンド回路44の出力は“HIGH"レベルとな
る。またカウンター43は二値化回路28の信号(線R)に
よりQ1〜Q8の出力が全てクリアーされた後に、基準周波
数発生回路31より入力される信号(線CK)をカウントす
ると共にパルス発生回路29は信号(線WE)をRAM15に出
力する。
When the information processing control circuit 32 outputs an operation command to the drive circuit 38 and the switch 11, the motor 2 rotates at a predetermined speed and then tracking control operates. In this state,
When the information processing control circuit 32 outputs a "HIGH" level storage start signal (line MST) to the pulse generation circuit 29, the signal of the one-rotation detector 26 generates a pulse via the waveform shaping circuit 27 and the binarization circuit 28. At the moment when it is input to the circuit 29, the output of the flip-flop 41 changes from the “LOW” level to the “HLGH” level. Therefore, the output of the AND circuit 44 becomes "HIGH" level. The counter 43 counts the signal (line CK) input from the reference frequency generation circuit 31 after all the outputs of Q 1 to Q 8 are cleared by the signal of the binarization circuit 28 (line R) and generates a pulse. The circuit 29 outputs a signal (line WE) to the RAM 15.

またアドレスカウンター30はサンプルホールド信号
(線S/H)をA/D変換回路14に、またアドレス信号(AD
R)をRAM15、情報処理制御回路32に出力する。
Further, the address counter 30 transfers the sample hold signal (line S / H) to the A / D conversion circuit 14 and the address signal (AD
R) is output to the RAM 15 and the information processing control circuit 32.

以上の各部の動作波形図を第4図に示す。第4図のイ
は二値化回路34の出力信号(線R)、ロは情報処理制御
回路32よりパルス発生回路29に入力される信号(線MS
T)、ハはアンド回路44の出力信号(線WR)、ニはアド
レスカウンター30よりA/D変換回路14に入力される信号
(線S/H)、ホはパルス発生回路29よりRAM15に入力され
る信号(線WE)、ヘはアドレスカウンター30よりRAM15
に入力される信号(線ADR)である。
FIG. 4 shows an operation waveform diagram of each of the above parts. 4A is an output signal of the binarization circuit 34 (line R), and B is a signal input from the information processing control circuit 32 to the pulse generation circuit 29 (line MS).
T), C is an output signal of the AND circuit 44 (line WR), D is a signal input from the address counter 30 to the A / D conversion circuit 14 (line S / H), and E is an input signal from the pulse generation circuit 29 to the RAM 15. RAM15 from the address counter 30 for the signal (line WE)
Is a signal (line ADR) input to.

A/D変換回路14はアドレスカウンター30より入力され
る信号(線S/H)が“HIGH"レベルになるとローパスフィ
ルター13より入力されたアナログ信号をサンプリング
し、“LOW"レベルになるとホールドすると同期にA/D変
換を行ない、入力されるアナログ信号の大きさに応じた
ディジタル信号をRAM15に入力する。RAM15はパルス発生
回路29より入力される信号(線WE)が“HIGH"レベルと
なった時、アドレスカウンター30より入力される信号
(線ADR)のアドレスにA/D変換回路14より入力されたデ
ィジタル信号を記憶する。その後アドレスカウンター30
は基準周波数発生回路31の信号が入力されると、カウン
トアップする。ここでパルス発生回路29の信号(線WE)
と基準周波数発生回路31の信号をカウントしたアドレス
カウンター30の信号(線ADR)は同期しており、パルス
発生回路29の信号(線WE)が出力された後にアドレスカ
ウンター30がカウントアップするよう動作している。
The A / D converter circuit 14 samples the analog signal input from the low-pass filter 13 when the signal (line S / H) input from the address counter 30 becomes "HIGH" level, and synchronizes when it holds it when it becomes "LOW" level. A / D conversion is carried out and a digital signal corresponding to the magnitude of the inputted analog signal is inputted to the RAM 15. The RAM 15 receives the signal (line ADR) input from the address counter 30 from the A / D conversion circuit 14 at the address of the signal (line ADR) input from the address counter 30 when the signal (line WE) input from the pulse generation circuit 29 becomes "HIGH" level. Store the digital signal. Then address counter 30
Counts up when the signal of the reference frequency generation circuit 31 is input. Signal of pulse generator circuit 29 (line WE)
And the signal of the address counter 30 that counts the signal of the reference frequency generation circuit 31 (line ADR) are synchronized, and the address counter 30 counts up after the signal of the pulse generation circuit 29 (line WE) is output. are doing.

トラッキング制御系の信号はモータ2の回転に同期し
た成分、特にモータ2の回転成分がほとんどであり、ス
イッチ11がON,スイッチ17がOFFしていてトラッキング制
御及び移送制御が動作している状態では、記録円盤1の
偏心、モータ2の軸の偏心等によりトラッキング制御系
のループゲインが十分でないため光ビーム4が記録円盤
1上の所定トラックを十分追従することが出来ずトラッ
クずれを生じ、差動増幅回路10にトラックずれに相当し
た信号(主に回転周期に同期した成分)を発生する。こ
の差動増幅回路10のトラックずれ信号をスイッチ11、ロ
ーパスフィルター13、A/D変換回路14を介してRAM15に記
憶する。次に1回転検出器26の信号が波形整形回路27、
二値化回路28を介してパルス発生回路29及びアドレスカ
ウンター30に入力されると、パルス発生回路29はRAM15
に入力していた書込み信号(線WE)を停止する。
Most of the signals of the tracking control system are components synchronized with the rotation of the motor 2, especially the rotation components of the motor 2, and when the switch 11 is ON and the switch 17 is OFF and tracking control and transfer control are operating. Since the loop gain of the tracking control system is not sufficient due to the eccentricity of the recording disk 1, the eccentricity of the shaft of the motor 2, and the like, the light beam 4 cannot sufficiently follow a predetermined track on the recording disk 1 and a track deviation occurs. A signal (mainly a component synchronized with the rotation cycle) corresponding to the track deviation is generated in the dynamic amplification circuit 10. The track shift signal of the differential amplifier circuit 10 is stored in the RAM 15 via the switch 11, the low-pass filter 13, and the A / D conversion circuit 14. Next, the signal of the single rotation detector 26 is a waveform shaping circuit 27,
When input to the pulse generation circuit 29 and the address counter 30 via the binarization circuit 28, the pulse generation circuit 29 is changed to the RAM 15
The write signal (line WE) that was input to is stopped.

パルス発生回路29のアンド回路44の出力は“HIGH"か
ら“LOW"レベルに変化し、RAM15に入力していた書込み
信号(線WE)を停止する。
The output of the AND circuit 44 of the pulse generation circuit 29 changes from "HIGH" to "LOW" level, and the write signal (line WE) input to the RAM 15 is stopped.

情報処理制御回路32はアンド回路44の出力が“HIGH"
レベルの時、コンパレータ40より入力される信号が常に
“HIGH"レベルであるか否かを検出している。アンド回
路44が“HIGH"レベルの時、すなわちRAM15が記憶状態の
時、ディスクのごみ,よごれ,または装置に外部より振
動、衝撃が加わるとトラッキング制御が乱れ、差動増幅
回路10には大きなトラックずれ信号が発生する。このト
ラックずれ信号はコンパレータ40に入力され、コンパレ
ータ40は入力されたトラックずれ信号(Vi)が 又は の時、“LOW"レベルの信号を出力する。
The output of the AND circuit 44 of the information processing control circuit 32 is "HIGH".
At the time of level, it is detected whether or not the signal input from the comparator 40 is always at "HIGH" level. When the AND circuit 44 is at the "HIGH" level, that is, when the RAM 15 is in the storage state, the tracking control is disturbed when the disk dust, dirt, or external vibration or shock is applied to the device, and the differential amplifier circuit 10 has a large track. A shift signal is generated. This track deviation signal is input to the comparator 40, and the comparator 40 receives the input track deviation signal (V i ). Or When, the signal of “LOW” level is output.

情報処理制御回路32はアンド回路44より入力される信
号が“HIGH"レベルの時、コンパレータ40より入力され
る信号が“LOW"レベルになると、RAM15に異常な信号を
記憶したと判定し、RAM15に再度トラッキング制御系の
信号を記憶するため、パルス発生回路29に“LOW"“HIG
H"のパルス信号(線MST)を出力する。すると前述と同
様にしてRAM15にトラッキング制御系の信号を記憶す
る。ここで再びアンド回路44の出力が“HIGH"レベルの
時(RAM15が記憶状態の時)、情報処理制御回路32は装
置の動作を停止するようスイッチ11,12及び駆動回路38
に指令信号を出力する。
When the signal input from the AND circuit 44 is at the “HIGH” level and the signal input from the comparator 40 is at the “LOW” level, the information processing control circuit 32 determines that an abnormal signal has been stored in the RAM15, and the RAM15 In order to memorize the tracking control system signal again in the pulse generator circuit 29, "LOW""HIG
The H "pulse signal (line MST) is output. Then, the tracking control system signal is stored in the RAM 15 in the same manner as described above. Here, when the output of the AND circuit 44 is at the" HIGH "level again (RAM 15 is in the storage state). Information processing control circuit 32 switches 11 and 12 and drive circuit 38 to stop the operation of the device.
The command signal is output to.

なおRAM15が記憶状態のとき、コンパレータ40の出力
が常に“HIGH"レベルであると、情報処理制御回路32は
正常にトラッキング制御系の信号をモータ2の回転と同
期してディジタル的に記憶したことを確認する。
When the output of the comparator 40 is always at the "HIGH" level when the RAM 15 is in the storage state, the information processing control circuit 32 normally stores the signal of the tracking control system digitally in synchronization with the rotation of the motor 2. To confirm.

次にRAM15に記憶した信号を読み出す動作について説
明する。
Next, the operation of reading the signal stored in the RAM 15 will be described.

パルス発生回路29の信号(WE)が“LOW"レベルとなる
と、RAM15は読み出し状態となる。アドレスカウンター3
0は二値化回路28より信号(線R)が入力されるたびに
その出力が全てクリアーされ、基準周波数発生回路31の
信号(線CK)が入力されると、カウントアップし、その
カウンターの出力信号(線ADR)をRAM15にアドレス信号
として入力する。よってRAM15は繰り返しモータ2の回
転に同期してディジタル信号を読み出すことが出来る。
情報処理制御回路32がスイッチ17をONすると、RAM15よ
り読み出されたディジタル信号はアナログ信号に変換す
る為のD/A変換回路16に入力され、D/A変換回路16は変換
したアナログ信号をスイッチ17を介して合成回路12に入
力し、合成回路12はスイッチ11の信号とスイッチ17の信
号を合成し位相補償回路18,19にそれぞれ入力する。当
然のことであるが、スイッチ17がOFFの状態においてD/A
変換回路16の信号のレベルは差動増幅回路10の信号のレ
ベルとほぼ同一となるように設定されている。
When the signal (WE) of the pulse generation circuit 29 becomes "LOW" level, the RAM 15 is in a read state. Address counter 3
0 is cleared every time a signal (line R) is input from the binarization circuit 28, and when the signal (line CK) of the reference frequency generation circuit 31 is input, it counts up and the output of the counter The signal (line ADR) is input to the RAM 15 as an address signal. Therefore, the RAM 15 can repeatedly read the digital signal in synchronization with the rotation of the motor 2.
When the information processing control circuit 32 turns on the switch 17, the digital signal read from the RAM 15 is input to the D / A conversion circuit 16 for converting into an analog signal, and the D / A conversion circuit 16 converts the converted analog signal. The signal is input to the combining circuit 12 via the switch 17, and the combining circuit 12 combines the signal of the switch 11 and the signal of the switch 17 and inputs them to the phase compensation circuits 18 and 19, respectively. As a matter of course, when the switch 17 is OFF, the D / A
The signal level of the conversion circuit 16 is set to be substantially the same as the signal level of the differential amplifier circuit 10.

D/A変換回路16の信号をトラッキング制御系に加える
と、光ビーム4はほぼ記録円盤1の偏心に追従するよう
に移動するので差動増幅回路10の信号のうちモータ2の
回転に同期した成分は極めて小さくなる。
When the signal from the D / A conversion circuit 16 is applied to the tracking control system, the light beam 4 moves so as to substantially follow the eccentricity of the recording disk 1, so that the signal from the differential amplifier circuit 10 is synchronized with the rotation of the motor 2. The component becomes extremely small.

以上説明したように、本発明によればRAMにトラッキ
ング制御系の信号を記憶している時に、記録粗体上のキ
ズ,よごれ又は装置に振動等が加わると、トラッキング
制御が乱れる。このトラッキング制御系の乱れた信号を
コンパレータにより所定値と比較し、所定値以上であれ
ば再度RAMにトラッキング制御系の信号を記憶し直し、
安定してトラッキング制御が行なわれている時のトラッ
キング制御系の信号をRAMに記憶させ、この記憶した信
号をトラッキング制御系に加えることにより常に安定し
て高精度なトラッキング制御を行なうことが出来る。
As described above, according to the present invention, when the signal of the tracking control system is stored in the RAM, the tracking control is disturbed if scratches, dirt on the recording coarse body or vibrations are applied to the device. This disturbing signal of the tracking control system is compared with a predetermined value by a comparator, and if it is a predetermined value or more, the signal of the tracking control system is stored again in the RAM,
By storing the signal of the tracking control system in the RAM when the stable tracking control is performed and adding the stored signal to the tracking control system, the stable and highly accurate tracking control can be performed.

発明の効果 以上本発明を説明したが、本発明を適応することによ
り、装置に振動,衝撃,ノイズを加えてもトラッキング
制御が不安定になることを防止出来、信頼性の高い情報
記録装置を提供することが出来る。
EFFECTS OF THE INVENTION The present invention has been described above. By applying the present invention, it is possible to prevent the tracking control from becoming unstable even if vibration, shock, or noise is applied to the apparatus, and to provide a highly reliable information recording apparatus. Can be provided.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明における情報記録再生装置の一実施例の
ブロック図、第2図は第1図におけるパルス発生回路及
びアドレスカウンターの具体的な回路図、第3図は第1
図におけるコンパレータの具体的な回路図、第4図は第
2図の動作を説明するためのタイミング波形図である。 1……記録円盤、2……モータ、15……RAM、26……1
回転検出器、29……パルス発生回路、30……アドレスカ
ウンター、32……情報処理制御回路、40……コンパレー
タ。
FIG. 1 is a block diagram of an embodiment of an information recording / reproducing apparatus according to the present invention, FIG. 2 is a concrete circuit diagram of a pulse generating circuit and an address counter in FIG. 1, and FIG.
A concrete circuit diagram of the comparator in the figure, and FIG. 4 is a timing waveform diagram for explaining the operation of FIG. 1 ... Recording disk, 2 ... Motor, 15 ... RAM, 26 ... 1
Rotation detector, 29 ...... pulse generation circuit, 30 ... address counter, 32 ... information processing control circuit, 40 ... comparator.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】トラックを有した円盤状の記録担体を回転
させるための回転手段と、前記記録担体上のトラックを
再生あるいは記録する信号変換手段と、この信号変換手
段の走査位置が前記記録担体上のトラックに位置するよ
うに制御するトラッキング制御手段と、トラッキング制
御手段の信号を記憶する記憶手段と、前記信号変換手段
の走査位置が前記記録担体上のトラックからずれたこと
を検出するトラックずれ検出手段とを有し、前記記憶手
段にトラッキング制御手段の信号を記憶している間に、
前記トラックずれ検出手段が動作すると、再度トラッキ
ング制御手段の信号を記憶手段に記憶し直すように構成
したことを特徴とする情報記録再生装置。
1. A rotating means for rotating a disk-shaped record carrier having a track, a signal converting means for reproducing or recording a track on the record carrier, and a scanning position of the signal converting means is the record carrier. Tracking control means for controlling to be positioned on the upper track, storage means for storing the signal of the tracking control means, and track deviation for detecting that the scanning position of the signal conversion means is deviated from the track on the record carrier. A detection means, and while storing the signal of the tracking control means in the storage means,
An information recording / reproducing apparatus characterized in that, when the track deviation detecting means operates, the signal of the tracking control means is stored again in the storage means.
【請求項2】記憶手段にトラッキング制御手段の信号を
記憶している間に、前記トラックずれ検出手段が動作す
ると、装置の動作を停止するよう構成したことを特徴と
する特許請求の範囲第1項記載の情報記録再生装置。
2. The apparatus according to claim 1, wherein the operation of the apparatus is stopped when the track deviation detecting means operates while the signal of the tracking control means is being stored in the storage means. The information recording / reproducing apparatus as described in the item.
JP8730686A 1986-04-16 1986-04-16 Information recording / reproducing device Expired - Lifetime JP2506659B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8730686A JP2506659B2 (en) 1986-04-16 1986-04-16 Information recording / reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8730686A JP2506659B2 (en) 1986-04-16 1986-04-16 Information recording / reproducing device

Publications (2)

Publication Number Publication Date
JPS62243179A JPS62243179A (en) 1987-10-23
JP2506659B2 true JP2506659B2 (en) 1996-06-12

Family

ID=13911143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8730686A Expired - Lifetime JP2506659B2 (en) 1986-04-16 1986-04-16 Information recording / reproducing device

Country Status (1)

Country Link
JP (1) JP2506659B2 (en)

Also Published As

Publication number Publication date
JPS62243179A (en) 1987-10-23

Similar Documents

Publication Publication Date Title
US4271334A (en) Apparatus for correcting for temperature-induced tracking errors in a system for recovering information from a recording disc
US4527263A (en) Eccentricity correction for an optical disk device
JP2867591B2 (en) Control method of recording laser beam
JPH0430103B2 (en)
US4745588A (en) Tracking control apparatus
US5671200A (en) Method for detecting the movement of a light beam and optical information reproduction apparatus using the same
US5060218A (en) Write-once type optical recording/reproducing device
JPS5931129B2 (en) optical reproduction device
US4833664A (en) Servo system for scanning the same track circumference of a spiral track on a disc shaped recording medium
JPH0221053B2 (en)
JP2506659B2 (en) Information recording / reproducing device
JP2506660B2 (en) Information recording / reproducing device
US4530079A (en) Track following system for optical disc drive
US5228020A (en) System for detecting rotational deviation of a rotary recording medium and an apparatus for reproducing a signal from the recording medium
JPH07114068B2 (en) Information recording / reproducing device
JPH0234089B2 (en) MOKUHYOTORATSUKUICHIKENSAKUSOCHI
JPS62243135A (en) Information recording and reproducing device
JP2714218B2 (en) Disc playback device
JPS6326462B2 (en)
JPH0673231B2 (en) Information recording / reproducing device
JPH0470698B2 (en)
JP2680589B2 (en) Track access control method for optical disk device
JPS634251B2 (en)
SU1065877A1 (en) Recording/reproducing device
JPH0685220B2 (en) Information track search device