JP2503615B2 - Thin film transistor and manufacturing method thereof - Google Patents
Thin film transistor and manufacturing method thereofInfo
- Publication number
- JP2503615B2 JP2503615B2 JP33382288A JP33382288A JP2503615B2 JP 2503615 B2 JP2503615 B2 JP 2503615B2 JP 33382288 A JP33382288 A JP 33382288A JP 33382288 A JP33382288 A JP 33382288A JP 2503615 B2 JP2503615 B2 JP 2503615B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- thin film
- film transistor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、例えば液晶テレビの液晶表示装置等にスイ
ッチング素子として使用される薄膜トランジスタ及びそ
の製造方法に関する。TECHNICAL FIELD OF THE INVENTION The present invention relates to a thin film transistor used as a switching element in a liquid crystal display device of a liquid crystal television, for example, and a method for manufacturing the same.
近年、液晶テレビ等に使用される液晶表示装置として
は、高コントラスト及び高時分割駆動が要求されるため
に、アクティブマトリクス型を用いることが提案されて
いる。このアクティブマトリクス型の液晶表示装置は、
画素となる透明電極及びこの透明電極に接続されたスイ
ッチング素子をマトリクス状に複数配列した基板と、こ
の基板に配列された複数の透明電極に対向する他方の透
明電極を設けた対向基板と、これらの基板間に封入され
た液晶とを備えている。そして、上記のスイッチング素
子として、薄膜トランジスタを用いることが提案されて
いる。In recent years, as a liquid crystal display device used for a liquid crystal television or the like, high contrast and high time division driving are required, and therefore, use of an active matrix type has been proposed. This active matrix type liquid crystal display device is
A substrate in which a plurality of transparent electrodes to be pixels and switching elements connected to the transparent electrodes are arranged in a matrix, an opposite substrate provided with the other transparent electrode facing the plurality of transparent electrodes arranged in the substrate, and And a liquid crystal sealed between the substrates. Then, it has been proposed to use a thin film transistor as the switching element.
上述したような従来の薄膜トランジスタには、半導体
層のチャネル領域に外部から光が入射するのを防止する
ための遮光構造を備えたものがある。その断面構成を第
2図に示す。Some of the conventional thin film transistors as described above include a light shielding structure for preventing light from entering the channel region of the semiconductor layer from the outside. The cross-sectional structure is shown in FIG.
同図において、絶縁性基板1上に設けられたゲート電
極2上を覆ってゲート絶縁層3が形成され、更にその上
にはa−Si(アモルファスシリコン)半導体層4が形成
されている。そして、この半導体層4のチャネル領域上
には、これを保護するための絶縁層であるブロッキング
層5が形成され、このブロッキング層5上から半導体層
4上へかけて、オーミックコンタクト用のn+−a−Si層
6並びにソース及びドレイン電極7、8が形成されてい
る。以上の構成により、薄膜トランジスタが形成されて
いる。In the figure, a gate insulating layer 3 is formed so as to cover a gate electrode 2 provided on an insulating substrate 1, and an a-Si (amorphous silicon) semiconductor layer 4 is further formed thereon. Then, on the channel region of the semiconductor layer 4, a blocking layer 5 that is an insulating layer for protecting the channel region is formed. From the blocking layer 5 to the semiconductor layer 4, n + for ohmic contact is formed. The -a-Si layer 6 and the source and drain electrodes 7 and 8 are formed. A thin film transistor is formed by the above configuration.
そして、半導体層4のチャネル領域に外部から光が入
射するのを防止するため、半導体層とソース及びドレイ
ン電極7、8上に絶縁層9を形成し、この絶縁層9上の
前記チャネル領域の対向する位置に遮光用の金属層10を
形成する。Then, in order to prevent light from entering the channel region of the semiconductor layer 4 from the outside, an insulating layer 9 is formed on the semiconductor layer and the source and drain electrodes 7 and 8, and the channel region on the insulating layer 9 is formed. A metal layer 10 for light shielding is formed at a position facing each other.
上述したような遮光構造を有する従来の薄膜トランジ
スタでは、薄膜トランジスタを形成した後に、更に遮光
構造を得るための絶縁層9及び金属層10を形成する工程
を付加しなければならず、全体の製造工程数が大きく増
加してしまうという問題点がある。In the conventional thin film transistor having the light shielding structure as described above, after forming the thin film transistor, a step of further forming the insulating layer 9 and the metal layer 10 for obtaining the light shielding structure must be added. Is greatly increased.
しかも、絶縁層9をソース及びドレイン電極7、8の
厚さ以上に形成する必要があるため、これに伴って素子
全体の厚さが増してしまうといった問題点もある。In addition, since the insulating layer 9 needs to be formed to have a thickness equal to or larger than the thickness of the source and drain electrodes 7 and 8, there is a problem that the thickness of the entire element increases accordingly.
本発明は、上記従来の問題点に鑑みてなされたもので
あり、その目的は、上述したような付加的な工程を経ず
に遮光構造を得ることができ、しかも素子全体を薄く維
持することのできる薄膜トランジスタ及びその製造方法
を提供することにある。The present invention has been made in view of the above conventional problems, and an object thereof is to obtain a light-shielding structure without the additional steps as described above, and to keep the entire element thin. It is to provide a thin film transistor and a method of manufacturing the same.
本発明は、上記目的を達成するため、不透明な金属層
を絶縁層で挟み込んでなる多層構造をブロッキング層と
して設けることにより、ブロッキング層自体に遮光機能
を持たせ、それと共に、上記金属層の少なくともソース
及びドレイン電極に接触する部分を酸化させて絶縁性を
持たせたことを特徴とする。In order to achieve the above-mentioned object, the present invention provides a blocking layer itself with a light-shielding function by providing a multilayer structure in which an opaque metal layer is sandwiched by insulating layers, and at the same time, at least the metal layer It is characterized in that a portion in contact with the source and drain electrodes is oxidized to have an insulating property.
以下、本発明の実施例について、図面を参照しながら
説明する。Hereinafter, embodiments of the present invention will be described with reference to the drawings.
第1図は、本発明の薄膜トランジスタの製造方法の一
実施例を示す製造工程図である。FIG. 1 is a manufacturing process diagram showing an embodiment of a method of manufacturing a thin film transistor according to the present invention.
まず第1図(a)に示すように、例えばガラスや石英
等の絶縁性基板1の上面に、ゲート電極となるCr(クロ
ム)等の金属材料をスパッタリングや真空蒸着等により
堆積した後、これをフォトリソグラフィ法を用いてパタ
ーニングすることによりゲート電極2を形成する。続い
て、ゲート電極2上を含む全面にSiT(窒化シリコン)
等のゲート絶縁膜3をプラズマCVD法等により堆積させ
る。First, as shown in FIG. 1 (a), a metal material such as Cr (chromium), which will be a gate electrode, is deposited on the upper surface of an insulating substrate 1 such as glass or quartz by sputtering, vacuum deposition, or the like. Is patterned by using the photolithography method to form the gate electrode 2. Then, SiT (silicon nitride) is formed on the entire surface including the gate electrode 2.
A gate insulating film 3 such as is deposited by a plasma CVD method or the like.
次に、同様にプラズマCVD法等により、a−Si半導体
層4と、SiN(窒化シリコン)等の第1の絶縁層11とを
順次堆積させ、続いて、その上にTa(タンタル)やAl
(アルミニウム)等の不透明な金属層12をスパッタリン
グや真空蒸着等により堆積し、更にその上にSiN等の第
2の絶縁層13をプラズマCVD法等により堆積させる。そ
の後、上記第1の絶縁層11、金属層12、及び第2の絶縁
層13をフォトリソグラフィ法を用いて一括にパターニン
グすることにより、a−Si半導体層4のチャネル領域上
に、金属層12を第1、第2の絶縁層11、13でサンドイッ
チした構造のブロッキング層14を形成する。そして更
に、このブロッキング層14の下のa−Si層4をパターニ
ングすることにより、デバイスエリアを形成する。Next, similarly, the a-Si semiconductor layer 4 and the first insulating layer 11 such as SiN (silicon nitride) are sequentially deposited by the plasma CVD method or the like, and then Ta (tantalum) or Al is deposited thereon.
An opaque metal layer 12 such as (aluminum) is deposited by sputtering, vacuum evaporation, or the like, and a second insulating layer 13 such as SiN is further deposited thereon by the plasma CVD method or the like. Then, the first insulating layer 11, the metal layer 12, and the second insulating layer 13 are collectively patterned by using a photolithography method, so that the metal layer 12 is formed on the channel region of the a-Si semiconductor layer 4. A blocking layer 14 having a structure in which the first insulating layer 11 and the second insulating layer 13 are sandwiched is formed. Further, the a-Si layer 4 under the blocking layer 14 is patterned to form a device area.
なお、上記ブロッキング層14を形成する際のパターニ
ングは、例えばバッファフッ酸をエッチング溶液として
用いたウェットエッチングを利用すれば、上記の多層膜
(11、12、13)を一括にエッチングすることができる。
又は、第2の絶縁層13に対してだけドライエッチングを
施し、その下の金属層12及び第1の絶縁層11に対しては
一括にウェットエッチングを施すようにしてもよい。The patterning for forming the blocking layer 14 can be performed by batch etching the multilayer films (11, 12, 13) by using, for example, wet etching using buffer hydrofluoric acid as an etching solution. .
Alternatively, only the second insulating layer 13 may be dry-etched, and the metal layer 12 and the first insulating layer 11 thereunder may be collectively wet-etched.
次に、上記金属層12の周辺部分に陽極酸化を施すこと
により、酸化層15を形成する。すなわち、第2図(b)
に示すようにシュウ酸等の溶液16の中に、第1図(a)
に示す素子全体を浸漬させ、この状態で金属層12の露出
部分に陽極(+)側の電極17を接続すると共に、溶液16
の中に陰極(−)側の電極18を入れ、これらの電極間に
電界をかける。すると、陽極側に接続された金属層12の
溶液16と接触している部分が、表面から内側へ向かって
徐々に酸化されていき、その酸化された部分が酸化層15
として残る。なお、この陽極酸化は、その後の工程で形
成されるソース及びドレイン電極間に金属層12を介して
電流が流れるのを防止できるだけの絶縁性を酸化層15が
有する程度まで行えば十分である。Next, the peripheral portion of the metal layer 12 is anodized to form an oxide layer 15. That is, FIG. 2 (b)
As shown in Fig. 1, in solution 16 such as oxalic acid,
The entire element shown in is immersed, and in this state, the electrode (17) on the anode (+) side is connected to the exposed portion of the metal layer 12, and the solution 16
The electrode (18) on the cathode (-) side is placed inside and an electric field is applied between these electrodes. Then, the portion of the metal layer 12 connected to the anode side in contact with the solution 16 is gradually oxidized from the surface toward the inside, and the oxidized portion is the oxidized layer 15
Remains as. It should be noted that this anodic oxidation should be performed to such an extent that the oxide layer 15 has an insulating property to prevent a current from flowing through the metal layer 12 between the source and drain electrodes formed in the subsequent step.
その後、第1図(c)に示すように、上記酸化層15の
形成されたブロッキング層14上を含むa−Si半導体層4
上の全面に、オーミックコンタクト用のn+−a−Si層6
をプラズマCVD法等により堆積し、続いてその上に、ソ
ース及びドレイン電極となるCr等の金属材料をスパッタ
リングや真空蒸着等により堆積する。その後、フォトリ
ソグラフィ法により上記の金属材料及びn+−a−Si層6
を一括にパターニングすることにより、ブロッキング層
14上からa−Si層4上へかけてソース電極7及びドレイ
ン電極8を形成する。この際、ブロッキング層14は、上
記金属材料の堆積の時にa−Si層4への損傷を防止する
と共に、その後のパターニングの時に施されるエッチン
グがa−Si半導体層4へ及ばないようにする働きをす
る。Then, as shown in FIG. 1C, the a-Si semiconductor layer 4 including the blocking layer 14 on which the oxide layer 15 is formed.
N + -a-Si layer 6 for ohmic contact on the entire upper surface
Is deposited by a plasma CVD method or the like, and subsequently, a metal material such as Cr to be the source and drain electrodes is deposited thereon by sputtering, vacuum evaporation or the like. Then, the metal material and the n + -a-Si layer 6 are formed by photolithography.
Blocking layer by patterning
A source electrode 7 and a drain electrode 8 are formed from above 14 to above the a-Si layer 4. At this time, the blocking layer 14 prevents damage to the a-Si layer 4 at the time of depositing the metal material, and prevents etching performed at the subsequent patterning from reaching the a-Si semiconductor layer 4. Work.
以上の工程で得られた薄膜トランジスタは、そのブロ
ッキング層14が第1の絶縁層11、不透明な金属層12、及
び第2の絶縁層13からなる多層構造となっているため、
製造工程におけるa−Si半導体層4へのダメージを防止
する従来のブロッキング層としての作用の他に、a−Si
半導体層4のチャネル領域に外部から光が入射するのを
金属層12で阻止する遮光作用を有している。しかも、金
属層12の少なくともソース及びドレイン電極7、8と接
触する部分が酸化層15となっているので、ソース電極7
とドレイン電極8とが金属層12を介して短絡するような
ことはない。The thin film transistor obtained through the above steps has a multilayer structure in which the blocking layer 14 is composed of the first insulating layer 11, the opaque metal layer 12, and the second insulating layer 13,
In addition to the function as a conventional blocking layer for preventing damage to the a-Si semiconductor layer 4 in the manufacturing process, a-Si
The metal layer 12 has a light-shielding function of preventing light from entering the channel region of the semiconductor layer 4 from the outside. Moreover, since at least the portion of the metal layer 12 that contacts the source and drain electrodes 7 and 8 is the oxide layer 15, the source electrode 7
The drain electrode 8 and the drain electrode 8 are not short-circuited via the metal layer 12.
従って、本実施例では、上記のようにブロッキング層
14自体に遮光機能を持たせることができるので、第2図
に示したような従来の絶縁層9及び金属層10からなる遮
光構造を付加する必要がなくなり、そのための製造工程
を削減することができる。更に、従来のような厚い絶縁
層9が存在しないため、素子全体の厚さを薄く維持する
ことができる。Therefore, in this example, as described above, the blocking layer
Since 14 itself can have a light-shielding function, it is not necessary to add the conventional light-shielding structure composed of the insulating layer 9 and the metal layer 10 as shown in FIG. 2, and the manufacturing process for that can be reduced. it can. Furthermore, since there is no thick insulating layer 9 as in the prior art, the thickness of the entire element can be kept thin.
なお、上記実施例では半導体層としてa−Si半導体層
を用いたが、半導体薄膜としての特性が良好なものであ
れば、その他の半導体材料を用いてもよいことは勿論で
ある。Although the a-Si semiconductor layer is used as the semiconductor layer in the above-mentioned embodiments, it is needless to say that another semiconductor material may be used as long as the characteristics of the semiconductor thin film are good.
また、ブロッキング層を構成する絶縁層も、上述した
ようなSiN膜に限定されることはない。同様に、ブロッ
キング層を構成する金属層も、陽極酸化の可能な不透明
な金属であればよく、上述したTaやAlに限定されること
はない。Further, the insulating layer forming the blocking layer is not limited to the SiN film as described above. Similarly, the metal layer forming the blocking layer may be any opaque metal that can be anodized, and is not limited to Ta and Al described above.
以上説明したように、本発明によれば、ブロッキング
層自体に遮光機能を持たせたことにより、従来のような
遮光構造を新たに設けるための付加的な製造工程をそっ
くり削減することができる。しかも、従来の遮光構造に
必要だった厚い絶縁層をなくすことができるので、素子
全体を薄く維持することができる。As described above, according to the present invention, by providing the blocking layer itself with the light-shielding function, it is possible to completely reduce the additional manufacturing steps for newly providing the light-shielding structure as in the related art. Moreover, the thick insulating layer required for the conventional light-shielding structure can be eliminated, so that the entire element can be kept thin.
第1図は本発明の薄膜トランジスタの製造方法の一実施
例を示す製造工程図、 第2図は従来の遮光構造付き薄膜トランジスタの断面図
である。 1……絶縁性基板、 2……ゲート電極、 3……ゲート絶縁層、 4……a−Si半導体層、 6……n+−a−Si層、 7……ソース電極、 8……ドレイン電極、 11……第1の絶縁層、 12……金属層、 13……第2の絶縁層、 14……ブロッキング層、 15……酸化層.FIG. 1 is a manufacturing process diagram showing an embodiment of a method of manufacturing a thin film transistor of the present invention, and FIG. 2 is a sectional view of a conventional thin film transistor having a light shielding structure. 1 ... Insulating substrate, 2 ... Gate electrode, 3 ... Gate insulating layer, 4 ... a-Si semiconductor layer, 6 ... N + -a-Si layer, 7 ... Source electrode, 8 ... Drain Electrode, 11 ... First insulating layer, 12 ... Metal layer, 13 ... Second insulating layer, 14 ... Blocking layer, 15 ... Oxide layer.
Claims (2)
膜、半導体層、ブロッキング層、ソース及びドレイン電
極を順次積層した薄膜トランジスタにおいて、前記ブロ
ッキング層を、不透明な金属層の上下面を絶縁層で挟み
込んだ多層構造とすると共に、該金属層の少なくとも前
記ソース及びドレイン電極と接触する部分を陽極酸化に
よる絶縁層としたことを特徴とする薄膜トランジスタ。1. A thin film transistor in which a gate electrode, a gate insulating film, a semiconductor layer, a blocking layer, and a source and drain electrode are sequentially laminated on an insulating substrate, wherein the blocking layer is an opaque metal layer and insulating layers are upper and lower surfaces. A thin film transistor having a sandwiched multi-layer structure, wherein at least a portion of the metal layer that is in contact with the source and drain electrodes is an insulating layer formed by anodic oxidation.
上をゲート絶縁層で覆った後、該ゲート絶縁層上に半導
体層を形成する工程と、 該半導体層のチャネル領域上に、ブロッキング層とし
て、不透明な金属層の上下面を絶縁層で挟み込んでなる
多層構造のブロッキング層を形成する工程と、 前記金属層の周辺部分のうち、少なくともソース及びド
レイン電極と接触する部分を陽極酸化する工程と、 前記多層構造からなるブロッキング層上から前記半導体
層上にかけてソース及びドレイン電極を形成する工程と
を備えたことを特徴とする薄膜トランジスタの製造方
法。2. A step of forming a gate electrode on an insulating substrate, covering the gate electrode with a gate insulating layer, and then forming a semiconductor layer on the gate insulating layer; and forming a semiconductor layer on the channel region of the semiconductor layer. As a blocking layer, a step of forming a multilayer blocking layer in which upper and lower surfaces of an opaque metal layer are sandwiched by insulating layers, and at least a portion of the peripheral portion of the metal layer that is in contact with the source and drain electrodes is anodized. And a step of forming source and drain electrodes from the blocking layer having the multilayer structure to the semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33382288A JP2503615B2 (en) | 1988-12-28 | 1988-12-28 | Thin film transistor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33382288A JP2503615B2 (en) | 1988-12-28 | 1988-12-28 | Thin film transistor and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02177563A JPH02177563A (en) | 1990-07-10 |
JP2503615B2 true JP2503615B2 (en) | 1996-06-05 |
Family
ID=18270335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33382288A Expired - Lifetime JP2503615B2 (en) | 1988-12-28 | 1988-12-28 | Thin film transistor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2503615B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6362414B1 (en) | 1999-05-31 | 2002-03-26 | Kaneka Corporation | Transparent layered product and glass article using the same |
US6444898B1 (en) | 1999-06-18 | 2002-09-03 | Nippon Sheet Glass Co., Ltd. | Transparent layered product and glass article using the same |
US7157840B2 (en) | 1994-10-31 | 2007-01-02 | Kanagawa Academy Of Science And Technology | Illuminating devices employing titanium dioxide photocatalysts |
US7332226B2 (en) | 2000-11-21 | 2008-02-19 | Nippon Sheet Glass Company, Limited | Transparent conductive film and its manufacturing method, and photoelectric conversion device comprising it |
US8420436B2 (en) | 2008-10-29 | 2013-04-16 | Ulvac, Inc. | Method for manufacturing solar cell, etching device, and CVD device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5402481B2 (en) * | 2009-09-30 | 2014-01-29 | カシオ計算機株式会社 | Display device, electronic apparatus, and display device manufacturing method |
KR101711870B1 (en) * | 2009-12-23 | 2017-03-06 | 삼성디스플레이 주식회사 | Thin film transistor, manufacturing method thereof and display substrate using the thin film transistor |
EP2348531B1 (en) * | 2010-01-26 | 2021-05-26 | Samsung Electronics Co., Ltd. | Thin film transistor and method of manufacturing the same |
-
1988
- 1988-12-28 JP JP33382288A patent/JP2503615B2/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7157840B2 (en) | 1994-10-31 | 2007-01-02 | Kanagawa Academy Of Science And Technology | Illuminating devices employing titanium dioxide photocatalysts |
US7327074B2 (en) | 1994-10-31 | 2008-02-05 | Kanagawa Academy Of Science And Technology | Illuminating devices employing titanium dioxide photocatalysts |
US6362414B1 (en) | 1999-05-31 | 2002-03-26 | Kaneka Corporation | Transparent layered product and glass article using the same |
US6444898B1 (en) | 1999-06-18 | 2002-09-03 | Nippon Sheet Glass Co., Ltd. | Transparent layered product and glass article using the same |
US7332226B2 (en) | 2000-11-21 | 2008-02-19 | Nippon Sheet Glass Company, Limited | Transparent conductive film and its manufacturing method, and photoelectric conversion device comprising it |
US8420436B2 (en) | 2008-10-29 | 2013-04-16 | Ulvac, Inc. | Method for manufacturing solar cell, etching device, and CVD device |
Also Published As
Publication number | Publication date |
---|---|
JPH02177563A (en) | 1990-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH061314B2 (en) | Thin film transistor array | |
JP2940689B2 (en) | Thin film transistor array of active matrix display device and method of manufacturing the same | |
JPH04253342A (en) | Thin film transistor array substrate | |
US5194136A (en) | Process for making a display panel | |
JP2503615B2 (en) | Thin film transistor and manufacturing method thereof | |
JPH04280231A (en) | Thin film transistor array substrate and manufacture thereof | |
JPH03161938A (en) | Manufacture of thin-film transistor | |
JPH04171767A (en) | Thin film transistor and its manufacturing method | |
JP2730129B2 (en) | Thin film transistor | |
JP3094610B2 (en) | Method for manufacturing thin film transistor | |
KR100241721B1 (en) | LCD and its manufacturing method | |
JPH0792491A (en) | Thin-film transistor substrate for active matrix display device | |
JP2752983B2 (en) | Method of manufacturing thin film transistor for liquid crystal display | |
JPH0587029B2 (en) | ||
JPH06160905A (en) | Liquid crystal display device and its production | |
JPH10170951A (en) | Production of liquid crystal display device | |
JP3346038B2 (en) | Active matrix liquid crystal display | |
JP3599174B2 (en) | Thin film transistor panel and method of manufacturing the same | |
JPH0990406A (en) | Liquid crystal display device | |
JPH0830822B2 (en) | Method for manufacturing active matrix liquid crystal display device | |
JP2000174280A (en) | Insulated gate transistor and its manufacture | |
JP2986937B2 (en) | Method of manufacturing thin film transistor array substrate | |
JP3044771B2 (en) | Matrix substrate and manufacturing method thereof | |
JPH06242467A (en) | Liquid crystal display device and its production | |
JP3104356B2 (en) | Thin film transistor panel and method of manufacturing the same |