JP2502789B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2502789B2 JP2502789B2 JP12847690A JP12847690A JP2502789B2 JP 2502789 B2 JP2502789 B2 JP 2502789B2 JP 12847690 A JP12847690 A JP 12847690A JP 12847690 A JP12847690 A JP 12847690A JP 2502789 B2 JP2502789 B2 JP 2502789B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- film
- silicon
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、例えば薄膜トランジスタや半導体メモリー
等に用いる事が可能である絶縁膜の製造方法及び薄膜ト
ランジスタの製造方法に関するものである。
等に用いる事が可能である絶縁膜の製造方法及び薄膜ト
ランジスタの製造方法に関するものである。
従来の技術 シリコン半導体において最も使用される絶縁膜は酸化
シリコン膜及び窒化シリコン膜であるが以下に酸化シリ
コン膜の形成方法を例にとって説明する。
シリコン膜及び窒化シリコン膜であるが以下に酸化シリ
コン膜の形成方法を例にとって説明する。
従来シリコン半導体に用いられる絶縁膜の形成方法と
しては、熱酸化法、気相成長法（CVD法）及びスパッタ
法（PVD法）等がある。
しては、熱酸化法、気相成長法（CVD法）及びスパッタ
法（PVD法）等がある。
結晶シリコン半導体においては、シリコンと酸化シリ
コン膜との界面においてデバイス特性に影響を与えるト
ラップ等の欠陥準位が少ない良質な酸化シリコン膜が形
成できるため熱酸化法が最も一般的に用いられている。
コン膜との界面においてデバイス特性に影響を与えるト
ラップ等の欠陥準位が少ない良質な酸化シリコン膜が形
成できるため熱酸化法が最も一般的に用いられている。
熱酸化法は、高温（一般的には1000℃以上）に加熱さ
れた反応炉中に基板を維持し反応炉中に酸素あるいは水
蒸気を導入することにより、酸素がガス中から基板表面
へ移動しシリコン膜中に取り込まれることにより酸化シ
リコン膜が形成される。熱酸化膜の形成速度はガス量
（酸素濃度）と酸化物中への酸素の固溶度により決定さ
れるため、充分な酸化速度を得るためには基板温度を充
分高温に保つ必要がある。
れた反応炉中に基板を維持し反応炉中に酸素あるいは水
蒸気を導入することにより、酸素がガス中から基板表面
へ移動しシリコン膜中に取り込まれることにより酸化シ
リコン膜が形成される。熱酸化膜の形成速度はガス量
（酸素濃度）と酸化物中への酸素の固溶度により決定さ
れるため、充分な酸化速度を得るためには基板温度を充
分高温に保つ必要がある。
熱酸化法に比べて低温で絶縁膜を形成する手法として
は気相成長法（CVD法）やスパッタ法（PDV法）がある。
は気相成長法（CVD法）やスパッタ法（PDV法）がある。
一般的なCVD法による酸化シリコン膜の形成方法とし
てはシリコンを構成元素として含むガスと酸素を構成元
素として含むガスを混合した雰囲気を熱分解する事によ
り酸化シリコンを形成する方法が用いられる。CVD法は
熱酸化法に比べて低温で形成可能であるが、充分な形成
速度あるいは電気特性（誘電率や耐圧等）を得るために
は600℃以上の基板温度が必要である。
てはシリコンを構成元素として含むガスと酸素を構成元
素として含むガスを混合した雰囲気を熱分解する事によ
り酸化シリコンを形成する方法が用いられる。CVD法は
熱酸化法に比べて低温で形成可能であるが、充分な形成
速度あるいは電気特性（誘電率や耐圧等）を得るために
は600℃以上の基板温度が必要である。
またPVD法による代表的な絶縁膜の形成方法としては
スパッタ法が挙げられる。スパッタ法は真空中での荷電
粒子によるターゲットへの物理的な衝突を利用するた
め、熱酸化法やCVD法に比べてさらに低温での成膜が可
能であるがピンホールが形成され易いために膜厚を厚く
したり多層構成にする必要がある。また段差部での被覆
性（ステップカバレージ）が良くないという問題点があ
る。
スパッタ法が挙げられる。スパッタ法は真空中での荷電
粒子によるターゲットへの物理的な衝突を利用するた
め、熱酸化法やCVD法に比べてさらに低温での成膜が可
能であるがピンホールが形成され易いために膜厚を厚く
したり多層構成にする必要がある。また段差部での被覆
性（ステップカバレージ）が良くないという問題点があ
る。
発明が解決しようとする課題 酸化シリコン膜の製造方法として一般的に用いられて
いる熱酸化法は、前述のように充分な酸化速度を得るた
めには酸素あるいは水蒸気を含む雰囲気中で基板を高温
に加熱する必要がある。基板の高温処理は酸化の工程以
前に形成したデバイスに対して、導入済みの不純物の濃
度や分布を変化させたり最悪の場合には形成済みのデバ
イスの破壊を引き起こす等の問題がある。また、基板材
料としてもSiや石英等の1000℃以上の高温に耐える基板
以外は使用できない問題ある。近年、デバイスの微細化
が進むにつれプロセス温度の低温化が不可欠になってき
ているが、熱酸化法においては基板温度は酸化速度に対
して指数関数的に影響するために低温で熱酸化を行う場
合においては酸化時間が非常に長くなり実用的でない。
いる熱酸化法は、前述のように充分な酸化速度を得るた
めには酸素あるいは水蒸気を含む雰囲気中で基板を高温
に加熱する必要がある。基板の高温処理は酸化の工程以
前に形成したデバイスに対して、導入済みの不純物の濃
度や分布を変化させたり最悪の場合には形成済みのデバ
イスの破壊を引き起こす等の問題がある。また、基板材
料としてもSiや石英等の1000℃以上の高温に耐える基板
以外は使用できない問題ある。近年、デバイスの微細化
が進むにつれプロセス温度の低温化が不可欠になってき
ているが、熱酸化法においては基板温度は酸化速度に対
して指数関数的に影響するために低温で熱酸化を行う場
合においては酸化時間が非常に長くなり実用的でない。
熱酸化法に比べて低温で絶縁膜が形成可能な気相成長
法（CVD法）やスパッタ法に代表されるPVD法は低温形成
時には良質な絶縁膜が得難く、ピンホールの発生による
絶縁不良等の問題が発生する。従来、薄膜トランジスタ
等の絶縁膜としてCVD法あるいはPVD法により形成した絶
縁膜を用いる場合には、ピンホールの影響を避けるため
に絶縁膜の膜厚を厚くしたり、絶縁膜の形成を２度に分
ける、あるいは２種類の絶縁膜を積層することにより絶
縁不良の問題に対処している。
法（CVD法）やスパッタ法に代表されるPVD法は低温形成
時には良質な絶縁膜が得難く、ピンホールの発生による
絶縁不良等の問題が発生する。従来、薄膜トランジスタ
等の絶縁膜としてCVD法あるいはPVD法により形成した絶
縁膜を用いる場合には、ピンホールの影響を避けるため
に絶縁膜の膜厚を厚くしたり、絶縁膜の形成を２度に分
ける、あるいは２種類の絶縁膜を積層することにより絶
縁不良の問題に対処している。
CVD法やPVD法により形成した絶縁膜は熱酸化法に対し
て低温で形成可能であるが、シリコンと絶縁膜界面にお
けるトラップ準位が熱酸化法に比べて多いためにデバイ
スの電気特性や信頼性への影響が避けられない。
て低温で形成可能であるが、シリコンと絶縁膜界面にお
けるトラップ準位が熱酸化法に比べて多いためにデバイ
スの電気特性や信頼性への影響が避けられない。
また、近年盛んに研究されている薄膜トランジスタ等
の能動素子をマトリックス状に形成したアクティブマト
リックスアレイを用いた液晶表示装置や、イメージセン
サ等の入出力デバイスにおいては安価で大面積化が容易
なガラス基板が用いられることが多い。ガラス基板は耐
熱性が低いために低温（600℃以下）で良質な絶縁膜を
形成する必要がある。特に薄膜トランジスタの活性層と
して高移動度な多結晶シリコンを用いた場合、良好なト
ランジスタを得るためには多結晶シリコン上に界面トラ
ップ等の欠陥の少ない良質な絶縁膜を低温（ガラスの耐
熱温度以下）で作成することが必要不可欠となってく
る。実際には良好な絶縁膜とシリコン界面を形成するた
めに熱酸化法が用いられる事が多いが、前述のように石
英等の高融点材料を用いざるを得ずコストの点で問題が
生じる。
の能動素子をマトリックス状に形成したアクティブマト
リックスアレイを用いた液晶表示装置や、イメージセン
サ等の入出力デバイスにおいては安価で大面積化が容易
なガラス基板が用いられることが多い。ガラス基板は耐
熱性が低いために低温（600℃以下）で良質な絶縁膜を
形成する必要がある。特に薄膜トランジスタの活性層と
して高移動度な多結晶シリコンを用いた場合、良好なト
ランジスタを得るためには多結晶シリコン上に界面トラ
ップ等の欠陥の少ない良質な絶縁膜を低温（ガラスの耐
熱温度以下）で作成することが必要不可欠となってく
る。実際には良好な絶縁膜とシリコン界面を形成するた
めに熱酸化法が用いられる事が多いが、前述のように石
英等の高融点材料を用いざるを得ずコストの点で問題が
生じる。
課題を解決するための手段 基板上に半導体薄膜を形成し、前記半導体薄膜を酸
素、酸素化合物、水蒸気あるいは窒素を構成元素として
含むガスのうち少なくとも１種類以上の気体を含む雰囲
気中で、エネルギービーム（例えばレーザー光や電子ビ
ーム、赤外線等）の照射を行うことにより半導体薄膜表
面にピンホールの少ない絶縁物薄膜を低温で形成する。
素、酸素化合物、水蒸気あるいは窒素を構成元素として
含むガスのうち少なくとも１種類以上の気体を含む雰囲
気中で、エネルギービーム（例えばレーザー光や電子ビ
ーム、赤外線等）の照射を行うことにより半導体薄膜表
面にピンホールの少ない絶縁物薄膜を低温で形成する。
また、前記絶縁膜を薄膜トランジスタ等の能動素子に
応用する場合には、前記絶縁膜層上にさらに第２の絶縁
膜を形成することにより活性層と絶縁膜との外面におい
てトラップ等の少ない良質な絶縁膜を形成しつつ、かつ
所望の電気的特性を持つ絶縁膜を得ることが可能であ
る。
応用する場合には、前記絶縁膜層上にさらに第２の絶縁
膜を形成することにより活性層と絶縁膜との外面におい
てトラップ等の少ない良質な絶縁膜を形成しつつ、かつ
所望の電気的特性を持つ絶縁膜を得ることが可能であ
る。
作用 シリコン半導体に対しては、酸素、酸素化合物、水蒸
気あるいは窒素を構成元素として含むガスとして含む雰
囲気のうち少なくとも１種類以上の気体を含む雰囲気中
でレーザー光や電子ビーム等のエネルギービームを照射
することによりシリコン半導体を部分的に溶融あるいは
半溶融状態としシリコン半導体表面に雰囲気ガス中の酸
素あるいは窒素との表面反応を起こし酸化シリコン薄膜
あるいは窒化シリコン薄膜を形成する。本発明により形
成される絶縁膜はシリコン半導体の溶融時間が熱酸化法
等に比べ短いために極表面部のみに形成されるが、絶縁
膜の膜質としては界面準位やピンホールの少ない良質な
絶縁膜が形成可能である。
気あるいは窒素を構成元素として含むガスとして含む雰
囲気のうち少なくとも１種類以上の気体を含む雰囲気中
でレーザー光や電子ビーム等のエネルギービームを照射
することによりシリコン半導体を部分的に溶融あるいは
半溶融状態としシリコン半導体表面に雰囲気ガス中の酸
素あるいは窒素との表面反応を起こし酸化シリコン薄膜
あるいは窒化シリコン薄膜を形成する。本発明により形
成される絶縁膜はシリコン半導体の溶融時間が熱酸化法
等に比べ短いために極表面部のみに形成されるが、絶縁
膜の膜質としては界面準位やピンホールの少ない良質な
絶縁膜が形成可能である。
一般的にエネルギービームの照射によりシリコン半導
体が溶融する時間は非常に短時間に設定されるために、
基板へ熱が拡散され基板温度が上昇する前に冷却される
ため基板の温度上昇は少なく抑えられる。前記の特徴に
より基板の耐熱性の問題で従来の熱酸化法を用いること
ができなかった基板材料、例えば低融点ガラス基板等へ
の応用が可能となる。
体が溶融する時間は非常に短時間に設定されるために、
基板へ熱が拡散され基板温度が上昇する前に冷却される
ため基板の温度上昇は少なく抑えられる。前記の特徴に
より基板の耐熱性の問題で従来の熱酸化法を用いること
ができなかった基板材料、例えば低融点ガラス基板等へ
の応用が可能となる。
また、本発明の製造方法により形成した絶縁膜は、ピ
ンホールが少ないために薄膜トランジスタのゲート絶縁
膜として用いた場合絶縁不良を起こす確率が少なく、か
つ極薄膜のため静電容量が大きく薄膜トランジスタのON
電流を大きくする事が可能である。しかも活性層とゲー
ト絶縁膜の界面での準位密度が少ないために信頼性の向
上が図られる。
ンホールが少ないために薄膜トランジスタのゲート絶縁
膜として用いた場合絶縁不良を起こす確率が少なく、か
つ極薄膜のため静電容量が大きく薄膜トランジスタのON
電流を大きくする事が可能である。しかも活性層とゲー
ト絶縁膜の界面での準位密度が少ないために信頼性の向
上が図られる。
さらに、本発明の製造方法を用いたゲート絶縁膜上に
さらに同種あるいは異種の第２の絶縁膜を形成する事に
より、第１層の絶縁膜の絶縁不良の確率が小さいため第
２層目の絶縁膜の膜厚を薄くする事が可能となり、ゲー
ト絶縁膜の耐圧を制御しつつゲート絶縁膜の容量を増大
させON電流の増大を図る事が可能である。
さらに同種あるいは異種の第２の絶縁膜を形成する事に
より、第１層の絶縁膜の絶縁不良の確率が小さいため第
２層目の絶縁膜の膜厚を薄くする事が可能となり、ゲー
ト絶縁膜の耐圧を制御しつつゲート絶縁膜の容量を増大
させON電流の増大を図る事が可能である。
上記のように本発明の製造方法を用いることにより、
電気的特性に優れた絶縁膜を低温で形成することが可能
である。
電気的特性に優れた絶縁膜を低温で形成することが可能
である。
実施例 以下に本発明の実施例を図面を基に説明する。
第１図は本発明の絶縁膜の製造方法を用いた薄膜トラ
ンジスタの実施例の一例である。第１図（ａ）に示した
ようにガラス基板１上に非晶質半導体薄膜２が形成され
ており、前記基板に対してN2Oガスを含む雰囲気中にお
いてエネルギービーム（ここではレーザー光）の照射を
行う。第１図（ａ）の状態でのエネルギービーム照射に
よって非晶質半導体薄膜２は部分的に溶融あるいは半溶
融状態となり、雰囲気ガス中の酸素との表面反応を起こ
し非晶質半導体薄膜表面に酸化シリコン膜３を形成す
る。また、同時に非晶質半導体薄膜はエネルギービーム
の照射により結晶化し多結晶半導体薄膜となる。次いで
第１図（ｂ）に示すように多結晶半導体薄膜を減圧CVD
法等により形成しゲート電極４を形成する。第１図
（ｃ）に示すようにゲート電極４をマスクとして自己整
合（セルフアライン）によりソース、ドレイン電極形成
のための不純物（第１図（ｄ）ではＰ）をイオン注入に
より導入する。第１図（ｄ）に示すように注入イオンの
活性化を行った後、トランジスタ部以外の半導体層をエ
ッチング除去しバッシベーションSio2膜５を形成する。
最後に第１図（ｅ）に示すようにソース、ドレイン領域
のｎ形低抵抗領域７上の絶縁膜をエッチング除去しソー
ス、ドレイン電極８を形成する。
ンジスタの実施例の一例である。第１図（ａ）に示した
ようにガラス基板１上に非晶質半導体薄膜２が形成され
ており、前記基板に対してN2Oガスを含む雰囲気中にお
いてエネルギービーム（ここではレーザー光）の照射を
行う。第１図（ａ）の状態でのエネルギービーム照射に
よって非晶質半導体薄膜２は部分的に溶融あるいは半溶
融状態となり、雰囲気ガス中の酸素との表面反応を起こ
し非晶質半導体薄膜表面に酸化シリコン膜３を形成す
る。また、同時に非晶質半導体薄膜はエネルギービーム
の照射により結晶化し多結晶半導体薄膜となる。次いで
第１図（ｂ）に示すように多結晶半導体薄膜を減圧CVD
法等により形成しゲート電極４を形成する。第１図
（ｃ）に示すようにゲート電極４をマスクとして自己整
合（セルフアライン）によりソース、ドレイン電極形成
のための不純物（第１図（ｄ）ではＰ）をイオン注入に
より導入する。第１図（ｄ）に示すように注入イオンの
活性化を行った後、トランジスタ部以外の半導体層をエ
ッチング除去しバッシベーションSio2膜５を形成する。
最後に第１図（ｅ）に示すようにソース、ドレイン領域
のｎ形低抵抗領域７上の絶縁膜をエッチング除去しソー
ス、ドレイン電極８を形成する。
本発明の絶縁膜の製造方法を用いて薄膜トランジスタ
を作成したところ、酸化シリコン薄膜がガラス基板上に
低温で形成でき、かつゲート絶縁膜とシリコン半導体界
面でのトラップ準位が減少し信頼性が向上した。また、
ゲート絶縁膜の静電容量が増大したことによりトランジ
スタのON電流が向上した。
を作成したところ、酸化シリコン薄膜がガラス基板上に
低温で形成でき、かつゲート絶縁膜とシリコン半導体界
面でのトラップ準位が減少し信頼性が向上した。また、
ゲート絶縁膜の静電容量が増大したことによりトランジ
スタのON電流が向上した。
第２図に本発明の薄膜トランジスタの製造方法の一例
を示す。
を示す。
基本的なトランジスタの構成は第１図に記載の物と同
一であり図中の番号も第１図と対応している。第１図と
異なる点は第２図（ｂ）においてエネルギービームの照
射により形成した酸化シリコン膜３上に窒化シリコン膜
３′をプラズマCVD法により形成し２層ゲート絶縁膜を
形成した後に多結晶シリコンを堆積しゲート電極を形成
する点にある。エネルギービームの照射により形成され
る酸化シリコン膜の膜厚は非晶質シリコンの薄膜の溶融
時間により制御されるが、一般的にガラス基板が使用可
能な条件では下地ガラス基板への熱伝導を防止するた
め、溶融時間は短時間に限定され酸化シリコン膜厚も限
定される。従って、本実施例中に示した２層絶縁膜構成
を用いることにより、多結晶シリコンと酸化シリコンと
の界面は熱酸化時に得られるものと同等の良好な界面を
維持しつつ、第二の絶縁膜により十分な絶縁耐圧を得る
ことが可能となった。
一であり図中の番号も第１図と対応している。第１図と
異なる点は第２図（ｂ）においてエネルギービームの照
射により形成した酸化シリコン膜３上に窒化シリコン膜
３′をプラズマCVD法により形成し２層ゲート絶縁膜を
形成した後に多結晶シリコンを堆積しゲート電極を形成
する点にある。エネルギービームの照射により形成され
る酸化シリコン膜の膜厚は非晶質シリコンの薄膜の溶融
時間により制御されるが、一般的にガラス基板が使用可
能な条件では下地ガラス基板への熱伝導を防止するた
め、溶融時間は短時間に限定され酸化シリコン膜厚も限
定される。従って、本実施例中に示した２層絶縁膜構成
を用いることにより、多結晶シリコンと酸化シリコンと
の界面は熱酸化時に得られるものと同等の良好な界面を
維持しつつ、第二の絶縁膜により十分な絶縁耐圧を得る
ことが可能となった。
本発明の製造方法を用いた薄膜トランジスタを作成し
たところ従来の酸化シリコンあるいは窒化シリコン単層
で形成したゲート絶縁膜に比べ、第１層の酸化シリコン
膜のピンホール密度が小さいために第２層目の絶縁膜の
膜厚を薄くしても絶縁不良の確率が少なくなる。従っ
て、ゲート絶縁膜の絶縁耐圧を向上させつつ従来の単層
ゲート絶縁膜に比べゲート絶縁膜の静電容量を向上させ
ることができ、トランジスタのON電流を向上させること
が可能となった。
たところ従来の酸化シリコンあるいは窒化シリコン単層
で形成したゲート絶縁膜に比べ、第１層の酸化シリコン
膜のピンホール密度が小さいために第２層目の絶縁膜の
膜厚を薄くしても絶縁不良の確率が少なくなる。従っ
て、ゲート絶縁膜の絶縁耐圧を向上させつつ従来の単層
ゲート絶縁膜に比べゲート絶縁膜の静電容量を向上させ
ることができ、トランジスタのON電流を向上させること
が可能となった。
発明の効果 上記のように本発明によれば、半導体薄膜の表面に低
温で良質な絶縁膜を形成することが可能である。また、
絶縁膜の形成と同時に半導体薄膜の改質を同時に行うこ
とが出来る。前記特徴を用いて薄膜トランジスタを作成
することにより半導体層とゲート絶縁膜界面におけるト
ラップ等の欠陥の少ない良好な界面が形成できトランジ
スタ特性が向上し、かつ信頼性の向上が図られた。
温で良質な絶縁膜を形成することが可能である。また、
絶縁膜の形成と同時に半導体薄膜の改質を同時に行うこ
とが出来る。前記特徴を用いて薄膜トランジスタを作成
することにより半導体層とゲート絶縁膜界面におけるト
ラップ等の欠陥の少ない良好な界面が形成できトランジ
スタ特性が向上し、かつ信頼性の向上が図られた。
本発明を薄膜トランジスタ等に応用することにより機
能素子の高性能化及び高集積化が可能である。
能素子の高性能化及び高集積化が可能である。
なお、本発明の実施例には記載していないが、窒素を
構成元素として含む反応性雰囲気中においてエネルギー
ビームの照射を行うことにより窒化シリコン膜を形成す
ることもでき同様の効果が期待できる。また、シリコン
以外の半導体に関しても応用可能である。
構成元素として含む反応性雰囲気中においてエネルギー
ビームの照射を行うことにより窒化シリコン膜を形成す
ることもでき同様の効果が期待できる。また、シリコン
以外の半導体に関しても応用可能である。
第１図は本発明の一実施例である絶縁膜の製造方法を用
いた薄膜トランジスタの製造方法の工程図、第２図は他
の実施例の工程図である。 １……透光性基板（ガラス基板）、２……非晶質半導体
薄膜（非晶質シリコン）、３……ゲート絶縁膜（Si
o2）、３′……第２のゲート絶縁膜（SiNx）、４……ゲ
ート電極、５……パッシベーション膜、６……ソース及
びドレイン電極、７……ｎ形低抵抗領域（Ｐドープ領
域）。
いた薄膜トランジスタの製造方法の工程図、第２図は他
の実施例の工程図である。 １……透光性基板（ガラス基板）、２……非晶質半導体
薄膜（非晶質シリコン）、３……ゲート絶縁膜（Si
o2）、３′……第２のゲート絶縁膜（SiNx）、４……ゲ
ート電極、５……パッシベーション膜、６……ソース及
びドレイン電極、７……ｎ形低抵抗領域（Ｐドープ領
域）。
Claims (5)
- 【請求項１】基板上に珪素を少なくとも含有する非単結
晶半導体薄膜を形成する工程と、前記半導体薄膜に対し
酸素、酸素化合物、水蒸気のうち少なくとも一種類以上
のガスを含む雰囲気中に於てエネルギービームの照射を
行い酸化珪素膜を形成する工程と、前記酸化珪素膜上に
ゲート電極を形成する工程と、前記酸化珪素膜を選択的
に除去して一対のソース、ドレイン電極を形成する工程
から少なくとも成る薄膜トランジスタの製造方法。 - 【請求項２】基板上に珪素を少なくとも含有する非単結
晶半導体薄膜を形成する工程と、前記半導体薄膜に対し
酸素、酸素化合物、水蒸気のうち少なくとも一種類以上
のガスを含む雰囲気中に於てエネルギービームの照射を
行い酸化珪素膜を形成する工程と、前記絶縁膜上に第２
酸化珪素膜を形成する工程を有することを特徴とする薄
膜トランジスタの製造方法。 - 【請求項３】絶縁膜として酸化珪素膜あるいは窒化珪素
膜を用いることを特徴とする請求項２記載の薄膜トラン
ジスタの製造方法。 - 【請求項４】非単結晶半導体薄膜として厚さ150nm以下
の非晶質珪素薄膜を用い、エネルギービームの照射によ
り形成する酸化シリコン薄膜の膜厚を100nm以下とする
ことを特徴とする請求項１、２または３記載の薄膜トラ
ンジスタの製造方法。 - 【請求項５】エネルギービーム照射時の雰囲気ガスとし
てN2Oガスを用いることを特徴とする請求項１、２、３
または４記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12847690A JP2502789B2 (ja) | 1990-05-17 | 1990-05-17 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12847690A JP2502789B2 (ja) | 1990-05-17 | 1990-05-17 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0422127A JPH0422127A (ja) | 1992-01-27 |
| JP2502789B2 true JP2502789B2 (ja) | 1996-05-29 |
Family
ID=14985681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12847690A Expired - Fee Related JP2502789B2 (ja) | 1990-05-17 | 1990-05-17 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502789B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7097712B1 (en) | 1992-12-04 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus for processing a semiconductor |
| US5663077A (en) | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| JPH0794756A (ja) * | 1993-07-27 | 1995-04-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH0766426A (ja) * | 1993-08-27 | 1995-03-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP3417072B2 (ja) * | 1994-08-15 | 2003-06-16 | ソニー株式会社 | 半導体装置の製法 |
| US5587330A (en) * | 1994-10-20 | 1996-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| AU2003255034A1 (en) * | 2002-08-14 | 2004-03-03 | Tokyo Electron Limited | Method of forming insulation film on semiconductor substrate |
| JP2004140329A (ja) * | 2002-08-19 | 2004-05-13 | Seiko Epson Corp | 基板装置及びその製造方法、電気光学装置及び電子機器 |
| JP3791517B2 (ja) | 2002-10-31 | 2006-06-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2007025611A (ja) * | 2005-06-17 | 2007-02-01 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| KR101610260B1 (ko) * | 2008-12-15 | 2016-04-08 | 삼성전자주식회사 | 전자빔 어닐링 장치 및 이를 이용한 어닐링 방법 |
-
1990
- 1990-05-17 JP JP12847690A patent/JP2502789B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0422127A (ja) | 1992-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6027987A (en) | Method of manufacturing a crystalline semiconductor | |
| US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
| US5595944A (en) | Transistor and process for fabricating the same | |
| KR100309627B1 (ko) | 반도체장치제조방법 | |
| US5306651A (en) | Process for preparing a polycrystalline semiconductor thin film transistor | |
| JPH0476503B2 (ja) | ||
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| JP3402380B2 (ja) | 半導体回路およびその作製方法 | |
| JPH06275808A (ja) | 半導体回路およびその作製方法 | |
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6458200B1 (en) | Method for fabricating thin-film transistor | |
| US6884665B2 (en) | Method for manufacturing thin film transistor | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04226040A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| JPH04305940A (ja) | 薄膜トランジスタの製造方法 | |
| US6130120A (en) | Method and structure for crystallizing a film | |
| JP2000164885A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JP3331642B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JP2000138379A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JP3143610B2 (ja) | 薄膜絶縁ゲイト型半導体装置およびその作製方法 | |
| JPH04226039A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| JP2001094108A (ja) | 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法 | |
| JPH0845837A (ja) | 多結晶半導体膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20090313 |
|
| LAPS | Cancellation because of no payment of annual fees |