[go: up one dir, main page]

JP2500450B2 - Semiconductor wafer - Google Patents

Semiconductor wafer

Info

Publication number
JP2500450B2
JP2500450B2 JP14536593A JP14536593A JP2500450B2 JP 2500450 B2 JP2500450 B2 JP 2500450B2 JP 14536593 A JP14536593 A JP 14536593A JP 14536593 A JP14536593 A JP 14536593A JP 2500450 B2 JP2500450 B2 JP 2500450B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
contact check
real chip
wafer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14536593A
Other languages
Japanese (ja)
Other versions
JPH06334016A (en
Inventor
義仁 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP14536593A priority Critical patent/JP2500450B2/en
Publication of JPH06334016A publication Critical patent/JPH06334016A/en
Application granted granted Critical
Publication of JP2500450B2 publication Critical patent/JP2500450B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体ウェハーに関
し、特にコンタクトチェック用パターンを備えた半導体
ウェハーに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer, and more particularly to a semiconductor wafer having a contact check pattern.

【0002】[0002]

【従来の技術】従来、図4に示すように、半導体ウェハ
ー(1)のリアルチップ部のプロービングテストを行な
う際、測定前または連続測定する途中で、上記半導体ウ
ェハー(1)に代えて、シリコン基板全面にアルミニウ
ム膜を蒸着形成した、コンタクトチェック用ウェハー
(10)を、図3に示すようなプローバー内のステージ
(7)上に載せ、上記コンタクトチェック用ウェハー
(10)にプローブカード(8)のプローブ針を接触さ
せて接触抵抗を測定し、この測定結果により上記プロー
ブカード(8)の特性の良否を自動的に診断している。
このようなプローブカードの自己診断方法に関するもの
は、例えば特開昭61−295641号で提案されてい
る。
2. Description of the Related Art Conventionally, as shown in FIG. 4, when performing a probing test on a real chip portion of a semiconductor wafer (1), silicon is used instead of the semiconductor wafer (1) before or during continuous measurement. A contact check wafer (10) having an aluminum film formed by vapor deposition on the entire surface of the substrate is placed on a stage (7) in a prober as shown in FIG. 3, and the probe card (8) is placed on the contact check wafer (10). The probe resistance of the probe card (8) is measured by contacting the probe needle of (1), and the quality of the characteristic of the probe card (8) is automatically diagnosed based on the measurement result.
A method relating to such a self-diagnosis method of a probe card is proposed in, for example, Japanese Patent Application Laid-Open No. 61-295641.

【0003】[0003]

【発明が解決しようとする課題】上述した従来のコンタ
クトチェック方法は、シリコン基板全面にアルミニウム
膜を蒸着形成したコンタクトチェック用ウェハーと、半
導体ウェハーの出し入れが、半導体ウェハーのプロービ
ングテストが完了するまでに複数回必要であるため作業
効率が低下し、さらに、コンタクトチェック後に半導体
ウェハーのリアルチップとプローブカードの高さ、角
度、ボンディングパットの針圧等の調整を行なうため、
コンタクトチェック時の状態が維持されず、半導体ウェ
ハーのプロービングテストの信頼性が低下する。また、
半導体ウェハーのプロービングテスト途中で、コンタク
トチェックを行なった場合、半導体ウェハーとコンタク
トチェック用ウェハーの出し入れにより、プローバー内
部に記憶されている、測定済リアルチップのデータが消
去してしまうため、測定済リアルチップの再測定が必要
である。
The above-mentioned conventional contact check method uses the contact check wafer in which an aluminum film is vapor-deposited on the entire surface of the silicon substrate and the semiconductor wafer is taken in and out by the time the semiconductor wafer probing test is completed. Since it requires multiple times, the work efficiency decreases, and after the contact check, the height and angle of the real chip of the semiconductor wafer and the probe card, the needle pressure of the bonding pad, etc. are adjusted,
The state at the time of contact check is not maintained, and the reliability of the semiconductor wafer probing test decreases. Also,
If a contact check is performed during the probing test of a semiconductor wafer, the measured real chip data stored in the prober will be erased when the semiconductor wafer and the contact check wafer are taken in and out. Remeasurement of the chip is required.

【0004】[0004]

【課題を解決するための手段】本発明は上記課題を解決
するためのもので、半導体ウェハーはリアルチップ部以
外に、プローブカードのプローブ針の接触抵抗を測定す
るためのコンタクトチェック用パターン部を備えている
ものであり、また、コンタクトチェック用パターン部
が、半導体ウェハーのリアルチップ部以外の周辺部に設
けられているものであり、また、コンタクトチェック用
パターン部が、半導体ウェハーのリアルチップ部以外の
周辺部で周辺より5mm以内の領域に、その一部または全
部が設けられている半導体ウェハーである。
SUMMARY OF THE INVENTION The present invention is to solve the above-mentioned problems. A semiconductor wafer is provided with a contact check pattern portion for measuring the contact resistance of a probe needle of a probe card in addition to the real chip portion. In addition, the contact check pattern portion is provided on a peripheral portion of the semiconductor wafer other than the real chip portion, and the contact check pattern portion is provided on the semiconductor wafer real chip portion. It is a semiconductor wafer in which a part or all of it is provided in a region within 5 mm from the periphery in the peripheral part other than.

【0005】[0005]

【作用】本発明においては、半導体ウェハーのリアルチ
ップのプロービングテスト前または連続測定する途中で
コンタクトチェックを行なう際、1〜3回行なう半導体
ウェハーとコンタクトチェック用ウェハーの出し入れが
不要になり、また、コンタクトチェック時にプローブカ
ードの調整ができリアルチップのプロービングテスト時
にも、コンタクトチェック時の状態が維持されるもので
ある。
In the present invention, when the contact check is performed before the real chip probing test of the semiconductor wafer or during the continuous measurement, it is not necessary to carry out the semiconductor wafer and the contact check wafer for 1-3 times. The probe card can be adjusted at the time of contact check, and the state at the time of contact check is maintained even during the probing test of the real chip.

【0006】[0006]

【実施例】次に本発明の実施例について図面を参照にし
て説明する。図1は、本発明の実施例の平面図、図2
は、本発明の実施例の断面図、図3は半導体測定用プロ
ーバーの断面図である。図1に示すように、半導体ウェ
ハー(1)のリアルチップ部以外に、コンタクトチェッ
ク用パターン(2)を設けた、半導体ウェハー(1)を
製造する。このコンタクトチェック用パターン(2)
は、図2に示すようにアルミニウム配線(4)の蒸着前
までは、PR方法を用いてシリコン基板(3)だけの状
態にし、その後アルミニウム蒸着(4)を行なう。さら
に、パッシベーションカバー膜(5)を形成後PR方法
にてボンディングパッド部(6)を開孔して形成する。
また、コンタクトチェック用パターン(2)は、半導体
ウェハー(1)のリアルチップ部以外の周辺部でかつ周
辺より5mm以内の領域に、コンタクトチェック用パター
ン(2)の一部または全部が含まれる領域に形成する。
Embodiments of the present invention will now be described with reference to the drawings. 1 is a plan view of an embodiment of the present invention, FIG.
3 is a sectional view of an embodiment of the present invention, and FIG. 3 is a sectional view of a semiconductor measuring prober. As shown in FIG. 1, a semiconductor wafer (1) in which a contact check pattern (2) is provided in addition to the real chip portion of the semiconductor wafer (1) is manufactured. This contact check pattern (2)
As shown in FIG. 2, until the aluminum wiring (4) is vapor-deposited, the PR method is used to make only the silicon substrate (3), and then aluminum vapor deposition (4) is performed. Further, after forming the passivation cover film (5), the bonding pad portion (6) is opened and formed by the PR method.
Further, the contact check pattern (2) is a region other than the real chip part of the semiconductor wafer (1) and a region within 5 mm from the periphery, in which a part or all of the contact check pattern (2) is included. To form.

【0007】本実施例によれば、図3に示すようなプロ
ーバーを用いて、半導体ウェハー(1)のリアルチップ
部のプロービングテストを行なう際、測定前または連続
測定する途中で、半導体ウェハー(1)に代えて、コン
タクトチェック用ウェハー(10)を入れてコンタクト
チェックをする必要がなく作業効率が向上する。さら
に、コンタクトチェック用パターン(2)は、ボンディ
ングパッド(6)が開孔してあるので、コンタクトチェ
ック時にプローブカード(8)の高さ(Z)、角度
(θ)、ボンディングパッドの針圧等の調整が行なえ、
リアルチップ測定時には、コンタクトチェック時の状態
が維持されるので半導体ウェハー(1)のプロービング
テストの信頼性が向上する。また、半導体ウェハー
(1)のプロービングテスト途中で、コンタクトチェッ
クを行なった場合、半導体ウェハー(1)をステージ
(7)に載せたまま、コンタクトチェックが行なえるの
で、半導体ウェハーとコンタクトチェック用ウェハーの
出し入れにより、プローバー内部に記憶されている、測
定済リアルチップのデータが消去してしまうことを防止
できる。
According to the present embodiment, when the probing test of the real chip portion of the semiconductor wafer (1) is performed using the prober as shown in FIG. 3, the semiconductor wafer (1 ), It is not necessary to insert the contact check wafer (10) for contact check and work efficiency is improved. Furthermore, since the bonding pad (6) is opened in the contact check pattern (2), the height (Z), the angle (θ) of the probe card (8), the needle pressure of the bonding pad, etc. at the time of contact check. Can be adjusted,
Since the state at the time of contact check is maintained during the real chip measurement, the reliability of the probing test of the semiconductor wafer (1) is improved. If a contact check is performed during the probing test of the semiconductor wafer (1), the contact check can be performed while the semiconductor wafer (1) is still mounted on the stage (7). It is possible to prevent the data of the measured real chip stored in the prober from being erased by the removal.

【0008】[0008]

【発明の効果】以上説明したように本発明は、半導体ウ
ェハーのリアルチップ部以外にコンタクトチェック用パ
ターンを設けることにより、半導体ウェハーのリアルチ
ップのプロービングテスト前または連続測定する途中で
コンタクトチェックを行なう際、1〜3回行なう半導体
ウェハーとコンタクトチェック用ウェハーの出し入れが
不要になり作業効率が向上する。さらに、コンタクトチ
ェック時にプローブカードの調整ができ、リアルチップ
のプロービングテスト時にも、コンタクトチェック時の
状態が維持されるので、プロービングテストの信頼性が
向上する。また、半導体ウェハーのプロービングテスト
途中でリアルチップの不良が50〜100ヶ連続したと
き、コンタクトチェックを行なうが、半導体ウェハーを
ステージに載せたまま、コンタクトチェックが行なえる
ので、半導体ウェハーとコンタクトチェック用ウェハー
の出し入れによるプローバー内部に記憶されている測定
済リアルチップのデータが消去されず、測定済リアルチ
ップを再測定することが防げるという効果を奏するもの
である。
As described above, according to the present invention, the contact check pattern is provided in the portion other than the real chip portion of the semiconductor wafer, so that the contact check is performed before the probing test of the real chip of the semiconductor wafer or during the continuous measurement. At this time, it is not necessary to take in and out the semiconductor wafer and the wafer for contact check which are performed 1 to 3 times, and the working efficiency is improved. Furthermore, the probe card can be adjusted during contact check, and the state during contact check is maintained even during the real chip probing test, thus improving the reliability of the probing test. Also, when 50 to 100 consecutive real chips are defective during the semiconductor wafer probing test, the contact check is performed, but the contact check can be performed with the semiconductor wafer still on the stage. The data of the measured real chip stored in the prober when the wafer is taken in and out is not erased, and remeasurement of the measured real chip can be prevented.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例の平面図。FIG. 1 is a plan view of an embodiment of the present invention.

【図2】本発明の実施例の断面図。FIG. 2 is a sectional view of an embodiment of the present invention.

【図3】半導体測定用プローバーの断面図。FIG. 3 is a sectional view of a semiconductor measurement prober.

【図4】従来の半導体ウェハー及びコンタクトチェック
用ウェハーの平面図。
FIG. 4 is a plan view of a conventional semiconductor wafer and a contact check wafer.

【符号の説明】[Explanation of symbols]

1 半導体ウェハー 2 コンタクトチェック用パターン 3 半導体基板 4 アルミニウム配線 5 パッシベーションカバー 6 ボンディングパッド 7 ステージ 8 プローブカード 9 テスター 10 コンタクトチェック用ウェハー 1 Semiconductor Wafer 2 Contact Check Pattern 3 Semiconductor Substrate 4 Aluminum Wiring 5 Passivation Cover 6 Bonding Pad 7 Stage 8 Probe Card 9 Tester 10 Contact Check Wafer

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体ウェハー上のリアルチップ部以外
に、プローブカードのプローブ針の接触抵抗を測定する
ためのコンタクトチェック用パターン部を設けたことを
特徴とする半導体ウェハー。
1. A semiconductor wafer comprising a contact check pattern portion for measuring the contact resistance of a probe needle of a probe card, in addition to the real chip portion on the semiconductor wafer.
【請求項2】 コンタクトチェック用パターン部が、半
導体ウェハーのリアルチップ部以外の周辺部に設けられ
ていることを特徴とする請求項1に記載の半導体ウェハ
ー。
2. The semiconductor wafer according to claim 1, wherein the contact check pattern portion is provided in a peripheral portion of the semiconductor wafer other than the real chip portion.
【請求項3】 コンタクトチェック用パターン部が、半
導体ウェハーのリアルチップ部以外の周辺部で周辺より
5mm以内の領域に、その一部または全部が設けられてい
ることを特徴とする請求項1、又は請求項2に記載の半
導体ウェハー。
3. The contact check pattern portion is partially or wholly provided in a region within 5 mm from the periphery in a peripheral portion other than the real chip portion of the semiconductor wafer. Alternatively, the semiconductor wafer according to claim 2.
JP14536593A 1993-05-26 1993-05-26 Semiconductor wafer Expired - Lifetime JP2500450B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14536593A JP2500450B2 (en) 1993-05-26 1993-05-26 Semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14536593A JP2500450B2 (en) 1993-05-26 1993-05-26 Semiconductor wafer

Publications (2)

Publication Number Publication Date
JPH06334016A JPH06334016A (en) 1994-12-02
JP2500450B2 true JP2500450B2 (en) 1996-05-29

Family

ID=15383530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14536593A Expired - Lifetime JP2500450B2 (en) 1993-05-26 1993-05-26 Semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2500450B2 (en)

Also Published As

Publication number Publication date
JPH06334016A (en) 1994-12-02

Similar Documents

Publication Publication Date Title
US6544804B2 (en) Semiconductor wafer having identification indication and method of manufacturing the same
US5456404A (en) Method of testing semiconductor chips with reusable test package
JPH0442944A (en) Semiconductor device
US7112983B2 (en) Apparatus and method for single die backside probing of semiconductor devices
US6894522B2 (en) Specific site backside underlaying and micromasking method for electrical characterization of semiconductor devices
JP2716663B2 (en) Semiconductor die testing equipment
JP2500450B2 (en) Semiconductor wafer
US6448801B2 (en) Method and device for supporting flip chip circuitry in analysis
JP2536419B2 (en) Semiconductor integrated circuit device
JPS62261139A (en) Semiconductor device
JP3828299B2 (en) Z-axis height setting apparatus and method in wafer test system
JPS61120433A (en) Die bonding device
US6340604B1 (en) Contactor and semiconductor device inspecting method
US6139403A (en) Method and device for positioning and accessing a die under analysis
JP2002184819A (en) Wafer-testing device and method
JPH065686A (en) Semiconductor integrated circuit device
JP2000040717A (en) TAB tape and test method for measuring electrical properties of TAB tape
JP2639342B2 (en) Pad for mounting electronic component and inspection method of pad and electronic component
KR100255558B1 (en) Bond pad structure of semiconductor chip
JPS5814608Y2 (en) Wafer inspection equipment
JP3914110B2 (en) Manufacturing method of semiconductor device
JPS6222448A (en) Wafer to which ic is formed
JPH01135033A (en) Manufacture of semiconductor
JPS638131Y2 (en)
JPH0358426A (en) Tab type semiconductor device