[go: up one dir, main page]

JP2025140590A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2025140590A
JP2025140590A JP2024040090A JP2024040090A JP2025140590A JP 2025140590 A JP2025140590 A JP 2025140590A JP 2024040090 A JP2024040090 A JP 2024040090A JP 2024040090 A JP2024040090 A JP 2024040090A JP 2025140590 A JP2025140590 A JP 2025140590A
Authority
JP
Japan
Prior art keywords
region
metal oxide
oxide
layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024040090A
Other languages
English (en)
Inventor
明紘 花田
Akihiro Hanada
拓生 海東
Takuo Kaito
統央 湯川
Motochika Yukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2024040090A priority Critical patent/JP2025140590A/ja
Priority to KR1020250031128A priority patent/KR20250139208A/ko
Priority to CN202510290056.3A priority patent/CN120659359A/zh
Priority to TW114109312A priority patent/TW202537418A/zh
Priority to US19/078,407 priority patent/US20250294813A1/en
Publication of JP2025140590A publication Critical patent/JP2025140590A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs

Landscapes

  • Thin Film Transistor (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

【課題】信頼性及びオン電流が高い半導体装置を提供する。
【解決手段】半導体装置は、酸化物絶縁膜１４ｂと、酸化物絶縁膜の上に、互いに離間して設けられた第１領域１９－１及び第２領域１９－２を有する金属酸化物層１８－１、１８－２と、第１領域及び第２領域に接して設けられた酸化物半導体層２４と、酸化物半導体層を覆うように設けられたゲート絶縁膜２６と、酸化物半導体層の上にゲート絶縁膜を介して設けられたゲート電極３２ＧＥと、を有し、酸化物半導体層は、ゲート電極と重なるチャネル領域２４ａと、チャネル領域を挟むソース領域及びドレイン領域２４ｂと、を含み、チャネル領域は、第１領域と第２領域との間で酸化物絶縁膜と接する。また、第３領域２４ｃは、酸化物半導体層のうち、ゲート電極３２ＧＥと鉛直下方の領域であって、金属酸化物層と重なる領域である。
【選択図】図２

Description

本発明の一実施形態は、半導体装置に関する。特に、本発明の一実施形態は、酸化物半導体がチャネルに用いられた半導体装置に関する。また、本発明の一実施形態は、半導体装置の製造方法に関する。
近年、アモルファスシリコン、低温ポリシリコン、及び単結晶シリコンに替わり、酸化物半導体がチャネルに用いられた半導体装置の開発が進められている（例えば、特許文献１～６）。酸化物半導体がチャネルに用いられた半導体装置は、アモルファスシリコンがチャネルに用いられた半導体装置と同様に、単純な構造かつ低温プロセスで形成することができる。酸化物半導体がチャネルに用いられた半導体装置は、アモルファスシリコンがチャネルに用いられた半導体装置よりも高い移動度を有することが知られている。
酸化物半導体がチャネルに用いられた半導体装置が安定した動作をするために、その製造工程において酸化物半導体層に酸素を供給し、酸化物半導体層に形成された酸素欠陥を低減することが重要である。例えば、酸化物半導体層に酸素を供給する方法の一つとして、酸化物半導体層を酸素をより多く含む条件で形成された絶縁膜で覆った状態で、加熱処理を行う技術が開示されている。
特開２０２１－１４１３３８号公報 特開２０１４－０９９６０１号公報 特開２０２１－１５３１９６号公報 特開２０１８－００６７３０号公報 特開２０１６－１８４７７１号公報 特開２０２１－１０８４０５号公報
酸素をより多く含む条件で形成された絶縁膜で酸化物半導体層を覆った状態で加熱処理を行うと、酸化物半導体層には一様に酸素が供給される。これにより、酸化物半導体層のチャネル領域における酸素欠陥が低減されることで、欠陥に水素に起因する電子がトラップされることで生じるトランジスタの特性異常又は信頼性試験における特性変動は抑制される。その一方で、ソース領域及びドレイン領域における酸素欠陥が低減されると、ソース領域及びドレイン領域の抵抗が上がるため、トランジスタのオン電流が低下する。
そこで、本発明の実施形態の一つは、信頼性及びオン電流が高い半導体装置を実現することを目的の一つとする。
本発明の一実施形態に係る半導体装置は、酸化物絶縁膜と、酸化物絶縁膜の上に、互いに離間して設けられた第１領域および第２領域を有する金属酸化物層と、第１領域および第２領域に接して設けられた酸化物半導体層と、酸化物半導体層を覆うように設けられたゲート絶縁膜と、酸化物半導体層の上にゲート絶縁膜を介して設けられたゲート電極と、を有し、酸化物半導体層は、ゲート電極と重なるチャネル領域と、チャネル領域を挟むソース領域およびドレイン領域と、を含み、チャネル領域は、第１領域と第２領域との間で酸化物絶縁膜と接する。
本発明の一実施形態に係る半導体装置は、酸化物絶縁膜と、酸化物絶縁膜の上に、互いに離間して設けられた第１領域および第２領域と、第１領域と第２領域との間に設けられた第３領域と、を有する金属酸化物層と、金属酸化物層に接して設けられた酸化物半導体層と、酸化物半導体層を覆うように設けられたゲート絶縁膜と、酸化物半導体層の上にゲート絶縁膜を介して設けられたゲート電極と、を有し、酸化物半導体層は、ゲート電極と重なるチャネル領域と、チャネル領域を挟むソース領域およびドレイン領域と、を含み、ソース領域は第１領域と接し、ドレイン領域は第２領域と接し、チャネル領域は第３領域と接し、第１領域及び第２領域における金属酸化物層の膜厚は、第３領域における金属酸化物層の膜厚よりも大きい。
本発明の一実施形態に係る半導体装置の概要を示す断面図である。 図１に示す半導体装置の一部を拡大した拡大図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 図１０に示す半導体装置の一部を拡大した拡大図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 図１８に示す半導体装置の一部を拡大した拡大図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 図２３に示す半導体装置の一部を拡大した拡大図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。以下の開示はあくまで一例にすぎない。当業者が、発明の主旨を保ちつつ、実施形態の構成を適宜変更することによって容易に想到し得る構成は、当然に本発明の範囲に含有される。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、膜厚、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
「半導体装置」とは、半導体特性を利用することで機能しうる装置全般をいう。トランジスタ、半導体回路は半導体装置の一形態である。以下に示す実施形態の半導体装置は、例えば、表示装置、マイクロプロセッサ（Ｍｉｃｒｏ－Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）、又はメモリ回路に用いられるトランジスタであってもよい。
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示パネルを指す場合もあり、又は表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。「電気光学層」には、技術的な矛盾が生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、液晶層を含む液晶表示装置、及び有機ＥＬ層を含む有機ＥＬ表示装置を例示して説明するが、本実施形態における構造は、上述した他の電気光学層を含む表示装置へ適用することができる。
本発明の各実施の形態において、基板から酸化物半導体層に向かう方向を上又は上方という。逆に、酸化物半導体層から基板に向かう方向を下又は下方という。このように、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、基板と酸化物半導体層との上下関係が図示と逆になるように配置されてもよい。以下の説明で、例えば基板上の酸化物半導体層という表現は、上記のように基板と酸化物半導体層との上下関係を説明しているに過ぎず、基板と酸化物半導体層との間に他の部材が配置されていてもよい。上方又は下方は、複数の層が積層された構造における積層順を意味するものである。なお、平面視とは、基板の表面に対して、垂直な方向から見ることをいう。
本明細書等において、「膜」という用語と、「層」という用語とは、場合により、互いに入れ替えることができる。
本明細書等において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
なお、以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
〈第１実施形態〉
図１～図２２を用いて、本発明の一実施形態に係る半導体装置１０～１０Ｅについて説明する。
〈半導体装置１０の構成〉
図１～図３を用いて、本発明の一実施形態に係る半導体装置１０の構成について説明する。図１は、本発明の一実施形態に係る半導体装置１０の概要を示す断面図である。図２は、図１に示す半導体装置の一部を拡大した拡大図である。図３は、本発明の一実施形態に係る半導体装置１０の概要を示す平面図である。また、図３に示す一点鎖線で切断したときの断面が、図１に示す断面図に対応する。
図１に示すように、半導体装置１０は基板１１の上方に設けられている。半導体装置１０は、酸化物絶縁膜１４ｂ、金属酸化物層１８－１、１８－２、酸化物半導体層２４、ゲート絶縁膜２６、ゲート電極３２ＧＥを少なくとも含む。また、酸化物半導体層２４、ゲート絶縁膜２６、及びゲート電極３２ＧＥを指して、トランジスタと呼ぶ場合がある。半導体装置１０は、ゲート電極１２ＧＥ、窒化物絶縁膜１４ａ、層間絶縁膜３４、ソース電極３６ＳＥ、及びドレイン電極３６ＤＥをさらに含んでいてもよい。
本実施形態では、半導体装置１０として、ゲート電極が酸化物半導体層の上方及び下方の両方に設けられたデュアルゲート型トランジスタが用いられた構成を例示するが、この構成に限定されない。例えば、半導体装置１０として、ゲート電極が酸化物半導体層の下方のみに設けられたボトムゲート型トランジスタ、又はゲート電極が酸化物半導体層の上方のみに設けられたトップゲート型トランジスタが用いられてもよい。上記の構成はあくまで一実施形態に過ぎず、本発明は上記の構成に限定されない。
ゲート電極１２ＧＥは、半導体装置１０のボトムゲートとしての機能及び酸化物半導体層２４に対する遮光膜としての機能を備える。ゲート絶縁膜１４は、ボトムゲートに対するゲート絶縁膜としての機能を備える。また、ゲート絶縁膜１４は、窒化物絶縁膜１４ａ及び酸化物絶縁膜１４ｂを有する。窒化物絶縁膜１４ａは、基板１１から酸化物半導体層２４に向かって拡散する不純物を遮蔽するバリア膜としての機能を備える。また、酸化物絶縁膜１４ｂは、製造プロセスにおける加熱処理によって酸素を放出する機能を有する。
金属酸化物層１８は、近接する絶縁膜から放出される酸素及び水素の透過を抑制する機能を有する。金属酸化物層１８は、例えば、アルミニウムを主成分とする金属酸化物を含む層である。金属酸化物層１８の膜厚が、少なくとも５ｎｍより大きければ、近接する絶縁膜からの酸素及び水素の透過を抑制することができる。金属酸化物層１８は、互いに離間して設けられた第１領域１９－１および第２領域１９－２を有する。第１領域１９－１及び第２領域１９－２とは、酸化物半導体層２４と接する金属酸化物層１８の領域をいう。図１～図３では、金属酸化物層１８は、第１領域１９－１を含む金属酸化物層１８－１と、第２領域１９－２を含む金属酸化物層１８－２とを含む。
酸化物絶縁膜１４ｂ、金属酸化物層１８－１、１８－２の上に、酸化物半導体層２４が設けられる。酸化物半導体層２４は、酸化物絶縁膜１４ｂ、第１領域１９－１、及び第２領域１９－２に接している。酸化物半導体層２４の端部と、金属酸化物層１８－１の端部及び金属酸化物層１８－２の端部は略一致している。図１では、金属酸化物層１８の側壁と酸化物半導体層２４の側壁とが直線上に並んでいるが、この構成に限定されない。基板１１の主面に対する金属酸化物層１８の側壁の角度が酸化物半導体層２４の側壁の角度と異なっていてもよい。金属酸化物層１８及び酸化物半導体層２４の少なくともいずれか一方の側壁の断面形状が湾曲していてもよい。金属酸化物層１８の側壁と酸化物半導体層２４の側壁とが直線上に並んでいなくてもよい。
酸化物半導体層２４は、透光性を有している。酸化物半導体層２４は、複数の結晶粒を含む多結晶構造を有する。詳細は後述するが、Ｐｏｌｙ－ＯＳ（Ｐｏｌｙ－ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）技術を用いることにより、多結晶構造を有する酸化物半導体層２４を形成することができる。以下では、酸化物半導体層２４の構成について説明するが、多結晶構造を有する酸化物半導体をＰｏｌｙ－ＯＳという場合がある。
酸化物半導体層２４の上面（または酸化物半導体層２４の膜厚方向）または酸化物半導体層２４の断面から観察したＰｏｌｙ－ＯＳに含まれる結晶粒の結晶粒径は、０．１μｍ以上であり、好ましくは０．３μｍ以上であり、さらに好ましくは０．５μｍ以上である。結晶粒の結晶粒径は、例えば、断面ＳＥＭ観察、断面ＴＥＭ観察、または電子線後方散乱回折（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒｅｄ Ｄｉｆｆｒａｃｔｉｏｎ：ＥＢＳＤ）法などを用いて取得することができる。
酸化物半導体層２４の膜厚は、１０ｎｍより大きく３０ｎｍ以下である。上述したように、Ｐｏｌｙ－ＯＳに含まれる結晶粒の結晶粒径は０．１μｍ以上であるため、酸化物半導体層２４は、膜厚方向に１つの結晶粒のみが含まれる領域を含む。
後に詳細に説明するが、酸化物半導体層２４は、インジウムを含む２以上の金属元素を含み、２以上の金属元素におけるインジウムの比率は５０％以上である。インジウム以外の金属元素として、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、およびランタノイド系元素が用いられる。酸化物半導体層２４として、上記以外の金属元素が用いられてもよい。または、酸化物半導体層２４としてインジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの酸化物半導体を用いてもよい。酸化物半導体層２４としてＩＧＺＯを用いる場合については、後の変形例で詳述する。
ゲート電極３２ＧＥは半導体装置１０のトップゲートとして機能し、酸化物半導体層２４に対する遮光膜として機能する。ゲート絶縁膜２６は、トップゲートに対するゲート絶縁膜としての機能を備え、製造プロセスにおける熱処理によって酸素を放出する機能を備える。半導体装置１０の動作は、主にゲート電極３２ＧＥに供給される電圧によって制御される。ゲート電極１２ＧＥには補助的な電圧が供給される。ただし、ゲート電極１２ＧＥを単に遮光膜として用いる場合、ゲート電極１２ＧＥに特定の電圧が供給されず、ゲート電極１２ＧＥがフローティング状態であってもよい。このとき、ゲート電極１２ＧＥは単に「遮光膜」と呼ばれてもよい。
層間絶縁膜３４はゲート絶縁膜２６及びゲート電極３２ＧＥの上に設けられている。層間絶縁膜３４には、酸化物半導体層２４に達するコンタクトホールＣＨ２、ＣＨ３が設けられている。ソース電極３６ＳＥはコンタクトホールＣＨ２の内部に設けられており、ソース電極３６ＳＥは、コンタクトホールＣＨ２の底部で酸化物半導体層２４に接している。ドレイン電極３６ＤＥはコンタクトホールＣＨ３の内部に設けられており、コンタクトホールＣＨ３の底部で酸化物半導体層２４に接している。
また、ゲート電極１２ＧＥに電気的に接続されたゲート配線１２ＧＬは、ゲート電極３２ＧＥに電気的に接続されたゲート配線３２ＧＬと、ゲート絶縁膜１４、２６に設けられたコンタクトホールＣＨ１を介して接続されている。
半導体装置１０では、製造プロセスの熱処理工程において、酸化物半導体層の上面は、酸化物半導体層が形成された後の工程（例えば、パターニング工程又はエッチング工程）の影響を受ける。これにより、酸化物半導体層の表面には、酸素欠陥が生成される。酸素欠陥には、周囲の絶縁膜に含まれる水素に起因する電子がトラップされやすい。そのため、酸素欠陥に電子がトラップされると、酸化物半導体層の抵抗が低くなる。酸化物半導体層の抵抗が一様に低くなると、チャネル領域における抵抗も低下することで、トランジスタとして機能させることができなくなる。
酸化物半導体層に酸素欠陥が生成されても、その後の加熱処理において酸素欠陥を修復できれば、酸化物半導体層の抵抗を増加させることができる。例えば、酸素をより多く含む条件で形成された絶縁膜で酸化物半導体層を覆った状態で加熱処理を行うと、酸化物半導体層には一様に酸素が供給される。これにより、酸化物半導体層の酸素欠陥が一様に低減される。チャネル領域における酸素欠陥が修復されることで、抵抗を増加させることができる。その一方で、ソース領域及びドレイン領域における酸素欠陥が修復されると、チャネル領域と同様に抵抗が増加することで、トランジスタのオン電流が低下してしまう。
したがって、酸化物半導体層を用いたトランジスタでは、チャネル領域においては酸化物半導体層の酸素欠陥の修復を促進しつつ、ソース領域及びドレイン領域においては酸化物半導体の酸素欠陥の修復を抑制することが求められる。
そこで、本発明の一実施形態に係る半導体装置１０では、酸化物絶縁膜１４ｂの上に互いに離間して設けられた第１領域１９－１及び第２領域１９－２を含む金属酸化物層１８と、酸化物絶縁膜１４ｂ及び金属酸化物層１８の上に酸化物半導体層２４と、を設けている。第１領域１９－１と第２領域１９－２との間を覆うようにゲート電極３２ＧＥが設けられている。
図２に示すように、酸化物半導体層２４は、第１領域２４ａ、第２領域２４ｂ、及び第３領域２４ｃに区分される。第１領域２４ａは、酸化物半導体層２４のうちゲート電極３２ＧＥの鉛直下方の領域であって、金属酸化物層１８と重ならない領域である。また、第２領域２４ｂは、酸化物半導体層２４のうち、ゲート電極３２ＧＥと重ならない領域であって、金属酸化物層１８と接する領域である。また、第３領域２４ｃは、酸化物半導体層２４のうち、ゲート電極３２ＧＥと鉛直下方の領域であって、金属酸化物層１８－１、１８－２と重なる領域である。
金属酸化物層１８の膜厚は、５ｎｍより大きければよく、例えば、５ｎｍより大きく５０ｎｍ以下、５ｎｍより大きく３０ｎｍ以下、５ｎｍより大きく２０ｎｍ以下、又は５ｎｍより大きく１０ｎｍ以下である。金属酸化物層１８の膜厚が、少なくとも５ｎｍより大きいことで、近傍の絶縁膜からの酸素及び水素の移動を抑制することができる。
第１領域２４ａには、加熱処理により、酸化物絶縁膜１４ｂとゲート絶縁膜２６との双方から酸素が供給される。これにより、第１領域２４ａの抵抗を増加させることができるので、半導体として機能させることができる。よって、第１領域２４ａを、チャネル領域として機能させることができる。チャネル領域は、金属酸化物層１８の第１領域１９－１と第２領域１９－２との間に設けられる。
第２領域２４ｂ及び第３領域２４ｃは、金属酸化物層１８－１、１８－２と接する領域である。第２領域２４ｂ及び第３領域２４ｃには、加熱処理により、ゲート絶縁膜２６から酸素が供給されるが、酸化物絶縁膜１４ｂからの酸素の移動は、金属酸化物層１８－１、１８－２によって抑制される。そのため、第２領域２４ｂ及び第３領域２４ｃは、第１領域２４ａよりも抵抗が増加しない。また、第２領域２４ｂには、加熱処理のあとに不純物元素が添加されることで、酸素欠陥が増加する。酸素欠陥に水素に起因する電子がトラップされることで、第２領域２４ｂの抵抗を低減することができる。第２領域２４ｂを、ソース領域及びドレイン領域として機能させることができる。第３領域２４ｃは、ゲート電極３２ＧＥと重なっているため、不純物元素が添加されない。そのため、酸素欠陥に水素に起因する電子がトラップされにくい。これにより、第３領域２４ｃの抵抗は、第１領域２４ａの抵抗よりも低く、第２領域２４ｂの抵抗よりも高くすることができる。したがって、第３領域２４ｃを、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域のように機能させることができる。
第２領域２４ｂに含まれる不純物元素の濃度は、ＳＩＭＳ分析（二次イオン質量分析）で測定した場合に、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下であることが好ましい。ここで、不純物元素とは、アルゴン（Ａｒ）、リン（Ｐ）、又はボロン（Ｂ）をいう。また、第２領域２４ｂに、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下が含まれる場合、イオン注入法又はドーピング法により不純物元素が意図的に添加されたものと推定される。ただし、第２領域２４ｂに、１×１０１８ｃｍ－３未満の濃度で、アルゴン（Ａｒ）、リン（Ｐ）、又はボロン（Ｂ）以外の不純物元素が含まれていてもよい。
図３に示すように、平面視において、ゲート配線１２ＧＬ及びゲート配線３２ＧＬは、Ｄ１方向に延在しており、ゲート電極１２ＧＥ及びゲート電極３２ＧＥは、Ｄ２方向に延在している。また、ソース配線ＳＬは、Ｄ２方向に延在している。金属酸化物層１８－１、１８－２の平面パターンは、酸化物半導体層２４の平面パターンと重なっている。Ｄ１方向において、ゲート電極１２ＧＥの幅はゲート電極３２ＧＥの幅より大きい。また、Ｄ１方向におけるゲート電極１２ＧＥの幅及びゲート電極３２ＧＥの幅は、金属酸化物層１８－１と金属酸化物層１８－２との間の長さよりも大きい。ここで、金属酸化物層１８－１と金属酸化物層１８－２との間の長さと、第１領域２４ａの長さとは一致する。図３では、Ｄ１方向は、ソース電極ＳＥとドレイン電極ＤＥとを結ぶ方向であり、半導体装置１０のチャネル長Ｌを示す方向である。具体的には、酸化物半導体層２４とゲート電極３２ＧＥとが重なる第１領域２４ａ（チャネル領域）におけるＤ１方向の長さがチャネル長Ｌであり、当該第１領域２４ａのＤ２方向の長さがチャネル幅Ｗである。
半導体装置１０では、チャネル領域が形成される酸化物半導体層２４の第１領域２４ａには、十分に酸素が供給されることで、抵抗を増加させることができる。一方で、トランジスタのソース領域及びドレイン領域が形成される酸化物半導体層２４の第２領域２４ｂには、酸素が供給されることを抑制することで、抵抗を低減することができる。これにより、半導体装置１０におけるチャネル領域における抵抗と、ソース領域及びドレイン領域における抵抗を適切に制御することができる。そのため、半導体装置１０の良好な信頼性試験結果を得ることができ、オン電流を増加させることができる。
ここで、信頼性試験とは、例えば、ゲートに負の電圧を印加するＮＧＢＴ（Ｎｅｇａｔｉｖｅ Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験、又はゲートに正の電圧を印加するＰＧＢＴ（Ｐｏｓｉｔｉｖｅ Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験をいう。なお、ＮＧＢＴおよびＰＧＢＴなどのＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
上記の製造方法で作製した半導体装置１０では、チャネル領域のチャネル長Ｌが２μｍ以上４μｍ以下、かつ、チャネル領域のチャネル幅が２μｍ以上２５μｍ以下の範囲において、移動度が３０ｃｍ２／Ｖｓ以上、３５ｃｍ２／Ｖｓ以上、又は４０ｃｍ２／Ｖｓ以上の電気特性を得ることができる。本明細書等における移動度とは半導体装置１０の飽和領域における電界効果移動度であって、ソース電極とドレイン電極との間の電位差（Ｖｄ）が、ゲート電極に供給される電圧（Ｖｇ）から半導体装置１０の閾値電圧（Ｖｔｈ）を引いた値（Ｖｇ－Ｖｔｈ）より大きい領域における電界効果移動度の最大値を意味する。
〈半導体装置１０の製造方法〉
図４～図１０を用いて、本発明の一実施形態に係る半導体装置１０の製造方法について説明する。図４は、本発明の一実施形態に係る半導体装置１０の製造方法を示すシーケンス図である。図５～図１０は、本発明の一実施形態に係る半導体装置１０の製造方法を示す断面図である。
図４及び図５に示すように、基板１１の上にゲート電極１２ＧＥが形成され、ゲート電極１２ＧＥの上にゲート絶縁膜１４が形成される（図４に示すステップＳ１００１、Ｓ１００２を参照）。
基板１１として、ガラス基板、石英基板、及びサファイア基板など、透光性を有する剛性基板が用いられる。基板１１が可撓性を備える必要がある場合、基板１１として、ポリイミド基板、アクリル基板、シロキサン基板、フッ素樹脂基板など、又は樹脂を含む基板が用いられる。基板１１として樹脂を含む基板が用いられる場合、基板１１の耐熱性を向上させるために、上記の樹脂に不純物元素が導入されてもよい。半導体装置１０を集積回路として用いる場合は、基板１１としてシリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、又はステンレス基板などの導電性基板など、透光性を備えない基板が用いられてもよい。
ゲート電極１２ＧＥは、スパッタリング法によって成膜された導電膜を加工して形成する。ゲート電極１２ＧＥとして、一般的な金属材料が用いられる。ゲート電極１２ＧＥとして、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、銀（Ａｇ）、銅（Ｃｕ）、及びこれらの合金又は化合物が用いられる。ゲート電極１２ＧＥとして、上記の材料が単層で用いられてもよく積層で用いられてもよい。
ゲート絶縁膜１４はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、又はスパッタリング法によって成膜される。ゲート絶縁膜１４として、一般的な絶縁性材料が用いられる。ゲート絶縁膜１４として、例えば、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）などの無機絶縁材料を単層又は積層して用いられる。上記のＳｉＯｘＮｙは、酸素（Ｏ）よりも少ない比率（ｘ＞ｙ）の窒素（Ｎ）を含有するシリコン化合物である。ＳｉＮｘＯｙは、窒素よりも少ない比率（ｘ＞ｙ）の酸素を含有するシリコン化合物である。
本実施形態では、ゲート絶縁膜１４として、窒化物絶縁膜１４ａ及び酸化物絶縁膜１４ｂを用いる。窒化物絶縁膜１４ａとして、例えば、窒化シリコンを用いて形成される。窒化シリコンを用いることにより、例えば、基板１１側から酸化物半導体層２４に向かって拡散する不純物をブロックすることができる。また、酸化物絶縁膜１４ｂとして、例えば、酸化シリコンを用いて形成される。酸化シリコンを用いることにより、加熱処理によって酸素を放出させることができる。酸素を含む絶縁材料が酸素を放出する加熱処理の温度は、例えば、５００℃以下、４５０℃以下、又は４００℃以下である。つまり、酸化シリコンは、例えば、基板１１としてガラス基板が用いられた場合の半導体装置１０の製造工程で行われる加熱処理温度で酸素を放出する。
図４及び図５に示すように、酸化物絶縁膜１４ｂの上に、金属酸化物膜１７を成膜する（図４に示すステップＳ１００３）。金属酸化物膜１７は、スパッタリング法または原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。
金属酸化物膜１７として、例えば、アルミニウムを主成分とする金属酸化物が用いられる。例えば、金属酸化物膜１７として、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、窒化アルミニウム（ＡｌＮｘ）などの無機絶縁膜が用いられる。アルミニウムを主成分とする金属酸化物膜とは、金属酸化物膜に含まれるアルミニウムの比率が、金属酸化物膜１７全体の１％以上であることを意味する。金属酸化物膜１７に含まれるアルミニウムの比率は、金属酸化物膜１７全体の５％以上７０％以下、１０％以上６０％以下、又は３０％以上５０％以下であってもよい。上記の比率は、質量比であってもよく、重量比であってもよい。または、金属酸化物膜１７としてインジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの酸化物半導体を用いてもよい。金属酸化物膜１７としてＩＧＺＯを用いる場合については、後の変形例で詳述する。
金属酸化物膜１７の膜厚は、例えば、５ｎｍより大きければよく、５ｎｍより大きく５０ｎｍ以下、５ｎｍより大きく３０ｎｍ以下、５ｎｍより大きく２０ｎｍ以下、又は５ｎｍより大きく１０ｎｍ以下である。本実施形態では、金属酸化物膜１７として酸化アルミニウムが用いる場合について説明する。酸化アルミニウムは酸素又は水素などのガスに対する高いバリア性を備えている。言い換えると、バリア性とは、酸素又は水素などのガスが、酸化アルミニウムを透過することを抑制する機能をいう。金属酸化物膜１７の膜厚が５ｎｍより大きければ、酸化アルミニウム膜の下に設けられる層から酸素又は水素などのガスが存在していても、酸化アルミニウム膜の上に設けられる層に移動させない効果を有する。または、酸化アルミニウム膜の上に設けられる層から酸素又は水素などのガスが存在していても、酸化アルミニウム膜の下に設けられる層に移動させない効果を有する。一方で、金属酸化物膜１７の膜厚が５ｎｍ以下の場合は、酸素又は水素などのガスが透過する場合がある。本実施形態において、金属酸化物膜１７として用いられた酸化アルミニウムは、酸化物絶縁膜１４ｂから放出された水素及び酸素をブロックし、放出された水素及び酸素が、後に形成される酸化物半導体層に到達することを抑制する。
図４及び図５に示すように、金属酸化物膜１７に開口部ＯＰ１を形成する（図４に示すステップＳ１００４）。金属酸化物膜１７に設けられる開口部ＯＰ１は、ゲート電極１２ＧＥと重畳する領域に形成される。図示しないが、ゲート電極１２ＧＥが延在する方向と平行になるように、開口部ＯＰ１が形成される。開口部ＯＰ１の形成は、例えば、フッ酸を用いたウェットエッチングで行えばよい。半導体装置１０では、開口部ＯＰ１の幅Ｗ２（Ｄ１方向における長さ）は、ゲート電極１２ＧＥの幅Ｗ１よりも小さい。また、開口部ＯＰ１の幅Ｗ２（Ｄ１方向における長さ）は、後に形成されるチャネル領域のチャネル長Ｌに相当する。また、開口部ＯＰ１の長さ（Ｄ２方向における長さ）は、後に形成される酸化物半導体層２４の幅（Ｄ２方向における長さ）よりも長いことが好ましい。
次に、図４及び図５に示すように、金属酸化物膜１７の上に酸化物半導体膜２１を成膜する（図４に示すステップＳ１００５）。酸化物半導体膜２１は、スパッタリング法又は原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。酸化物半導体膜２１の膜厚は、例えば、１０ｎｍより大きく３０ｎｍ以下である。
酸化物半導体膜２１として、半導体の特性を有する金属酸化物を用いることができる。酸化物半導体膜２１として、例えば、インジウム（Ｉｎ）を含む２以上の金属元素を含む酸化物半導体が用いられる。また、酸化物半導体に含まれる２以上の金属元素におけるインジウムの比率は５０％以上である。酸化物半導体膜２１として、インジウム元素に加えて、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、又はランタノイド系元素が用いられる。酸化物半導体膜２１として、上記以外の元素が用いられてもよい。または、酸化物半導体膜２１（酸化物半導体層２４）としてインジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの酸化物半導体を用いてもよい。酸化物半導体膜２１としてＩＧＺＯを用いる場合については、後の変形例で詳述する。
２以上の金属元素におけるインジウムに比率が５０％以上の酸化物半導体膜２１を用いる場合、成膜後かつＯＳアニール前の酸化物半導体膜２１はアモルファス（酸化物半導体の結晶成分が少ない状態）であることが好ましい。つまり、酸化物半導体膜２１の成膜方法は、成膜直後の酸化物半導体膜２１ができるだけ結晶化しない条件であることが好ましい。例えば、スパッタリング法によって酸化物半導体膜２１が成膜される場合、被成膜対象物（基板１１及びその上に形成された構造物）の温度を制御しながら酸化物半導体膜２１が成膜される。
スパッタリング法によって被成膜対象物に対して成膜を行うと、プラズマ中で発生したイオン及びスパッタリングターゲットによって反跳した原子が被成膜対象物に衝突するため、成膜処理に伴い被成膜対象物の温度が上昇する。成膜処理中の被成膜対象物の温度が上昇すると、成膜直後の状態で酸化物半導体膜２１に微結晶が含まれる。酸化物半導体膜２１に微結晶が含まれると、その後のＯＳアニールによって結晶粒径を大きくすることができない。上記のように被成膜対象物の温度を制御するために、例えば、被成膜対象物を冷却しながら成膜を行うことができる。例えば、被成膜対象物の被成膜面の温度（以下、「成膜温度」という。）が１００℃以下、７０℃以下、５０℃以下、又は３０℃以下になるように、被成膜対象物を当該被成膜面の反対側の面から冷却することができる。特に、本実施形態の酸化物半導体膜２１の成膜温度は、５０℃以下であることが好ましい。基板を冷却しながら酸化物半導体膜２１の形成を行うことで、成膜直後の状態で結晶成分が少ない酸化物半導体膜２１を得ることができる。本実施形態では、酸化物半導体膜２１の形成を５０℃以下の成膜温度で行い、後述するＯＳアニールを４００℃以上の加熱温度で行う。このように、本実施形態では、酸化物半導体膜２１を形成する際の温度と酸化物半導体膜２１に対してＯＳアニールを行う際の温度との差分が３５０℃以上であることが好ましい。
スパッタリングプロセスでは、酸素分圧１０％以下の条件下でアモルファスの酸化物半導体膜２１が成膜される。酸素分圧が高いと、酸化物半導体膜２１に含まれる過剰な酸素によって成膜直後の酸化物半導体膜２１に微結晶が含まれてしまう。そのため、酸素分圧が低い条件の下で酸化物半導体膜２１の成膜が行われることが好ましい。酸素分圧は、例えば、３％以上５％以下であり、好ましくは３％以上４％以下である。なお、酸素分圧が２％の条件で、酸化物半導体膜を成膜した場合、後にＯＳアニール処理を行っても酸化物半導体膜は結晶化しない。
図４及び図６に示すように、酸化物半導体層２２のパターンを形成する（図４に示すステップＳ１００６）。酸化物半導体膜２１の上にレジストマスク２３を形成し、当該レジストマスク２３を用いて酸化物半導体膜２１をエッチングする。酸化物半導体膜２１のエッチングとして、ウェットエッチングが用いられてもよく、ドライエッチングが用いられてもよい。ウェットエッチングとして、酸性のエッチャントを用いてエッチングを行うことができる。エッチャントとして、例えば、シュウ酸、ＰＡＮ、硫酸、過酸化水素水、またはフッ酸を用いることができる。これにより、パターン状の酸化物半導体層２２を形成することができる。その後、レジストマスク２３を除去する。
酸化物半導体膜２１は、ＯＳアニール前にパターンが形成されることが好ましい。ＯＳアニールによって酸化物半導体膜２１が結晶化すると、エッチングし難い傾向がある。エッチングによってパターン状の酸化物半導体層２２にダメージが生じても、後にステップＳ１００７で行われるＯＳアニールによって酸化物半導体層２２のダメージを修復できるため好ましい。
図４及び図７に示すように、酸化物半導体層２２のパターン形成の後に酸化物半導体層２２に対して加熱処理（ＯＳアニール）が行われる（図４に示すステップＳ１００７）。ＯＳアニールでは、酸化物半導体層２２が、所定の到達温度で所定の時間保持される。所定の到達温度は、３００℃以上５００℃以下であり、好ましくは３５０℃以上４５０℃以下である。また、到達温度での保持時間は、１５分以上１２０分以下であり、好ましくは３０分以上６０分以下である。ＯＳアニールを行うことにより、酸化物半導体層２２が結晶化され、多結晶構造を有する酸化物半導体層２４が形成される。
本実施形態では、酸化物半導体膜２１をスパッタリング法で成膜する際に、３％以上５％以下という低い酸素分圧で成膜する。酸素分圧が低い条件にて酸化物半導体膜２１を成膜することにより、酸化物半導体膜２１に過剰に酸素が含まれることを抑制することができ、成膜直後の酸化物半導体膜２１に微結晶が含まれることを抑制することができる。これにより、酸化物半導体層２２の加熱処理の際に、微結晶から結晶が成長することを抑制することができる。したがって、酸化物半導体膜２１が１０ｎｍよりも大きく３０ｎｍ以下の薄い膜厚で成膜された場合であっても、酸化物半導体層２２の多結晶構造の結晶粒の結晶粒径を大きくすることができる。
図４及び図８に示すように、金属酸化物膜１７をパターニングして、第１領域１９－１を有する金属酸化物層１８－１と、第２領域１９－２を有する金属酸化物層１８－２を形成する（図４に示すステップＳ１００８）。加熱処理によって十分に結晶化された酸化物半導体層２４は、高いエッチング耐性を有する。そのため、結晶化された酸化物半導体層２４をマスクとして、金属酸化物膜１７をパターニングする際に、酸化物半導体層２４が消失してしまうことを抑制することができる。金属酸化物膜１７は、上記の工程で多結晶化された酸化物半導体層２４をマスクとしてエッチングされる。これにより、金属酸化物層１８－１の側壁及び金属酸化物層１８－２の側壁は、酸化物半導体層２４の側壁と直線状に並ぶ。金属酸化物膜１７のエッチングとして、ウェットエッチングが用いられてもよく、ドライエッチングが用いられてもよい。ウェットエッチングとして、例えば希釈フッ酸（ＤＨＦ）が用いられる。酸化物半導体層２４をマスクとして金属酸化物膜１７をエッチングすることで、フォトリソグラフィ工程を省略することができる。本実施形態では、金属酸化物膜１７に形成される開口部ＯＰのＤ２方向における長さを、酸化物半導体層のチャネル幅Ｗの長さよりも長い。この状態で、金属酸化物膜１７をエッチングすることにより、金属酸化物膜１７を、第１領域１９－１を含む金属酸化物層１８－１及び第２領域１９－２を含む金属酸化物層１８－２に分離することができる。
図４及び図９に示すように、酸化物半導体層２４の上にゲート絶縁膜２６を成膜する（図４に示すステップＳ１００９）。ゲート絶縁膜２６の膜厚は、例えば、５０ｎｍ以上３００ｎｍ以下、６０ｎｍ以上２００ｎｍ以下、又は７０ｎｍ以上１５０ｎｍ以下である。
ゲート絶縁膜２６として、酸素を含む絶縁材料を用いることが好ましい。また、ゲート絶縁膜２６として、欠陥が少ない絶縁膜を用いることが好ましい。例えば、ゲート絶縁膜２６における酸素の組成比と、ゲート絶縁膜２６と同様の組成の絶縁膜（以下、「他の絶縁膜」という）における酸素の組成比と、を比較した場合、ゲート絶縁膜２６における酸素の組成比の方が当該他の絶縁膜における酸素の組成比よりも当該絶縁膜に対する化学量論比に近い。例えば、ゲート絶縁膜２６及び酸化物絶縁膜１４ｂの各々に酸化シリコン（ＳｉＯｘ）が用いられる場合、ゲート絶縁膜２６として用いられる酸化シリコンにおける酸素の組成比は、層間絶縁膜３４として用いられる酸化シリコンにおける酸素の組成比に比べて、酸化シリコンの化学量論比に近い。例えば、ゲート絶縁膜２６として、電子スピン共鳴法（ＥＳＲ）で評価したときに欠陥が観測されない層が用いられてもよい。
ゲート絶縁膜２６として欠陥が少ない絶縁膜を形成するために、３５０℃以上の成膜温度でゲート絶縁膜２６を成膜してもよい。また、ゲート絶縁膜２６を成膜した後に、ゲート絶縁膜２６の一部に酸素を打ち込む処理を行ってもよい。本実施形態では、ゲート絶縁膜２６として、欠陥が少ない絶縁膜を形成するために、３５０℃以上の成膜温度で酸化シリコンが形成される。
図４及び図９に示すように、ゲート絶縁膜２６の上に、金属酸化物膜２８を成膜する（図４に示すステップＳ１０１０）。金属酸化物膜２８の材料及び成膜方法については、金属酸化物膜１７で説明した材料及び成膜方法を参照すればよい。また、金属酸化物膜２８の膜厚は、５ｎｍより大きければよく、例えば、５ｎｍより大きく５０ｎｍ以下、５ｎｍより大きく３０ｎｍ以下、５ｎｍより大きく２０ｎｍ以下、又は５ｎｍより大きく１０ｎｍ以下である。
図４及び図９に示すように、酸化物半導体層２４の上にゲート絶縁膜２６及び金属酸化物膜２８が成膜された状態で、酸化物半導体層２４へ酸素を供給するための加熱処理（酸化アニール）が行われる（図４に示すステップＳ１０１１）。
本実施形態では、酸化物半導体層２４として、インジウム（Ｉｎ）を含む２以上の金属を含み、２以上の金属におけるインジウムの比率は５０％以上である酸化物半導体を用いている。インジウムの比率が高い酸化物半導体は結晶化しやすいが、酸化物半導体層に含まれる酸素が還元されやすく、酸素欠陥が形成されやすい傾向がある。
また、酸化物半導体層２２の上面は、酸化物半導体層２２が形成された後の工程（例えば、パターニング工程又はエッチング工程）の影響を受ける。一方、酸化物半導体層２２の下面（酸化物半導体層２２の基板１１側の面）は、上記のような影響を受けにくい。
したがって、酸化物半導体層２２の上面に形成される酸素欠陥は、酸化物半導体層２２の下面に形成される酸素欠陥より多くなる。つまり、酸化物半導体層２２中の酸素欠陥は、酸化物半導体層２２の厚さ方向に一様に存在しているのではなく、酸化物半導体層２２の厚さ方向に不均一な分布で存在している。具体的には、酸化物半導体層２２中の酸素欠陥は、酸化物半導体層２２の下面側ほど少なく、酸化物半導体層２２の上面側ほど多い。
上記のような酸素欠陥の分布を有する酸化物半導体層２２に対して、一様に酸素供給処理を行う場合、酸化物半導体層２２の上面側に形成された酸素欠陥を修復するために必要な量の酸素を供給すると、酸化物半導体層２２の下面側には酸素が過剰に供給される。その結果、下面側では、過剰酸素によって酸素欠陥とは異なる欠陥準位が形成されてしまい、信頼性試験における特性変動、又は電界効果移動度の低下などの現象が発生する。したがって、このような現象を抑制するためには、酸化物半導体層２２の下面側への酸素供給を抑制しつつ、酸化物半導体層２２の上面側へ酸素を供給する必要がある。
また、上述したように、トランジスタのチャネル領域では、ソース領域及びドレイン領域と比較して、酸素欠陥が修復されることが好ましい。
酸化アニールによって、ゲート絶縁膜２６及び酸化物絶縁膜１４ｂから放出された酸素は、金属酸化物膜２８によってブロックされる。これにより、酸化物半導体層２４の上面及び側面にはゲート絶縁膜２６及び酸化物絶縁膜１４ｂから放出された酸素が供給される。これにより、酸化物半導体層２４の上面及び側面における酸素欠陥が低減される。また、酸化物絶縁膜１４ｂから放出された酸素は、金属酸化物層１８－１、１８－２によってブロックされるが、酸化物絶縁膜１４ｂと接する酸化物半導体層２４の第１領域２４ａに供給される。これにより、酸化物絶縁膜１４ｂと接する酸化物半導体層２４の第１領域２４ａにおける酸素欠陥が低減される。また、酸化物半導体層２４の下面においては、酸素の供給が抑制された領域と、酸素が供給される領域とが存在する。このように、酸化物半導体層２４の下に互いに離間する金属酸化物層１８－１、１８－２を設けることにより、酸素欠陥を修復する領域を制御することができる。酸化アニールの後に、金属酸化物膜２８を除去する（図４に示すステップＳ１０１２）。次の工程で形成されるゲート配線３２ＧＬとゲート配線１２ＧＬとを接続する場合には、このタイミングで、ゲート絶縁膜１４、１６にコンタクトホールＣＨ１を形成する。
次に、図４及び図１０に示すように、ゲート絶縁膜２６の上にゲート電極３２ＧＥを形成する（図４に示すステップＳ１０１３）。
ゲート電極３２ＧＥは、スパッタリング法によって成膜された導電膜を加工して形成される。ゲート電極３２ＧＥとして、ゲート電極１２ＧＥと同様に、一般的な金属材料が用いられる。ゲート電極３２ＧＥに用いることが可能な材料については、ゲート電極１２ＧＥの材料の記載を参照すればよい。ゲート電極３２ＧＥとして、上記の材料が単層で用いられてもよく積層で用いられてもよい。
次に、図４及び図１０に示すように、ゲート電極３２ＧＥをマスクとして、酸化物半導体層２４に不純物元素を添加する（図４に示すステップＳ１０１４）。本実施形態では、不純物元素の添加をイオン注入によって行う場合について説明するが、イオンドーピング法によって行ってもよい。
具体的には、イオン注入によって、酸化物半導体層２４の第２領域２４ｂには、ゲート絶縁膜２６を通過して、不純物元素が添加される。不純物元素として、例えば、アルゴン（Ａｒ）、リン（Ｐ）、又はボロン（Ｂ）を用いればよい。また、イオン注入法でボロン（Ｂ）の添加を行う場合は、加速エネルギーを、２０ｋｅＶ以上４０ｋｅＶ以下とし、ボロン（Ｂ）の注入量を、１×１０１４ｃｍ－２以上１×１０１６ｃｍ－２以下とすればよい。
第２領域２４ｂに不純物元素を１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下の濃度で添加することができる。このとき、第２領域２４ｂにおける酸化物半導体は、不純物元素が添加されることにより、酸素欠陥が形成される。当該酸素欠陥には、電子がトラップされやすくなる。これにより、第２領域２４ｂの抵抗を低下させて、導体として機能させることができる。
酸化物半導体層２４の第１領域２４ａ及び第３領域２４ｃは、ゲート電極３２ＧＥと重畳するため、不純物元素が添加されない。また、第１領域２４ａは、酸素アニールによって、酸化物絶縁膜１４ｂ及びゲート絶縁膜２６の双方から酸素が供給されている。これにより、第１領域２４ａの抵抗を増加させることができるので、半導体として機能させることができる。第３領域２４ｃは、酸化アニールによって、ゲート絶縁膜２６から酸素が供給されるが、酸化物絶縁膜１４ｂからの酸素は、金属酸化物層１８－１、１８－２によってブロックされる。これにより、第３領域２４ｃにおける抵抗は、第１領域２４ａよりも低く、第３領域２４ｃよりも高くすることができる。したがって、第３領域２４ｃをＬＤＤ領域のように機能させることができる。
例えば、酸化物半導体層２４として、ＩＧＺＯを用いる場合、酸化物半導体の抵抗が大きいため、膜厚を大きくしなければソース領域及びドレイン領域の抵抗を十分に低減することができない。これに対し、多結晶構造を有する酸化物半導体層２４では、膜厚が小さくても、第２領域２４ｂに不純物元素が添加されることにより、シート抵抗を低減することができる。本実施形態では、第２領域２４ｂのシート抵抗を、１０００Ω／ｓｑ．以下であり、好ましくは５００Ω／ｓｑ．以下であり、さらに好ましくは２５０Ω／ｓｑ．以下にすることができる。
図４に示すように、ゲート絶縁膜２６及びゲート電極３２ＧＥの上に層間膜として層間絶縁膜３４を成膜する（図４に示すステップＳ１０１５）。
層間絶縁膜３４の成膜方法及び絶縁材料は、ゲート絶縁膜１４の材料の説明を参照すればよい。層間絶縁膜３４の膜厚は、５０ｎｍ以上５００ｎｍ以下である。層間絶縁膜３４の膜厚は、５０ｎｍ以上５００ｎｍ以下である。本実施形態では、層間絶縁膜３４として、例えば、酸化シリコンと、窒化シリコンとが積層されて形成される。
図１に示すように、ゲート絶縁膜２６及び層間絶縁膜３４にコンタクトホールＣＨ２、ＣＨ３を形成する（図４に示すステップＳ１０１６）。コンタクトホールＣＨ２、ＣＨ３によって、酸化物半導体層２４の第２領域２４ｂが露出されている。
最後に、コンタクトホールによって露出された酸化物半導体層２４の上及び層間絶縁膜３４の上にソース電極３６ＳＥ及びドレイン電極３６ＤＥを形成することで（図４に示すステップＳ１０１７）、図１に示す半導体装置１０を形成することができる。
ソース電極３６ＳＥ及びドレイン電極３６ＤＥは、例えば、スパッタリング法により成膜された導電膜を加工することで形成される。ソース電極３６ＳＥ及びドレイン電極３６ＤＥとして、ゲート電極１２ＧＥと同様に、一般的な金属材料が用いられる。ソース電極３６ＳＥ及びドレイン電極３６ＤＥに用いることが可能な材料については、ゲート電極１２ＧＥの記載を参照すればよい。ソース電極３６ＳＥ及びドレイン電極３６ＤＥとして、上記の材料が単層で用いられてもよく積層で用いられてもよい。
以上の工程により、図１に示す半導体装置１０を製造することができる。
〈変形例〉
次に、半導体装置１０における構造が一部異なる半導体装置１０Ａ～図１０Ｅにについて、図１１～図２２を参照して説明する。半導体装置１０Ａ～１０Ｅにおいて、特に断りがない限り、酸化物半導体層２４としてＰｏｌｙ－ＯＳを用い、金属酸化物膜１７、及び金属酸化物層１８として酸化アルミニウムを用いる場合について説明する。
図１１は、本発明の一実施形態に係る半導体装置１０Ａである。図１２は、図１１に示す半導体装置１０Ａの一部を拡大した拡大図である。図１１に示す半導体装置１０Ａは、ゲート電極３２ＧＥが、第１領域１９－１及び第２領域１９－２と重畳していない構造を有する。つまり、ゲート電極３２ＧＥは、互いに離間する金属酸化物層１８－１と金属酸化物層１８－２との間に設けられる。図１１に示す半導体装置１０Ａの製造方法は、半導体装置１０と同様であるため、適宜参照して説明する。
図１１では、Ｄ１方向におけるゲート電極１２ＧＥの幅は、金属酸化物層１８－１と金属酸化物層１８－２との長さよりも長く、ゲート電極３２ＧＥの幅は、金属酸化物層１８－１と金属酸化物層１８－２との長さよりも短い。
半導体装置１０Ａを製造する場合、図４に示すステップＳ１０１１の際に、酸化物絶縁膜１４ｂと接する酸化物半導体層２４には、酸化物絶縁膜１４ｂ及びゲート絶縁膜２６の双方から酸素が供給されるため、酸素欠陥が低減される。また、金属酸化物層１８－１、１８－２と接する酸化物半導体層２４は、ゲート絶縁膜２６から酸素が供給されるが、酸化物絶縁膜１４ｂからは酸素が供給されることが抑制されるため、酸素欠陥の修復が抑制される。図４に示すステップＳ１０１２、Ｓ１０１３を経た後、ステップＳ１０１４の際に、ゲート電極３２ＧＥをマスクとして、酸化物半導体層２４に不純物元素が添加される。
酸化物半導体層２４のゲート電極３２ＧＥと重なる領域は、ゲート電極３２ＧＥと重畳するため、不純物元素が添加されない。当該領域は、酸化アニールによって酸素欠陥が修復されており、その後不純物元素も添加されない。当該領域を半導体として機能させることができ、チャネル領域（第１領域２４ａ）として機能させることができる。酸化物半導体層２４において、ゲート電極３２ＧＥと重ならず、金属酸化物層１８－１、１８－２とも重なる領域には、酸化アニールよって酸素の修復が抑制されており、不純物元素も添加されている。当該領域を、導体として機能させることができ、ソース領域及びドレイン領域（第２領域２４ｂ）として機能させることができる。また、酸化物半導体層２４において、ゲート電極３２ＧＥと重ならず、金属酸化物層１８－１、１８－２とも重ならない領域は、酸化アニールによって酸素欠陥が修復されており、不純物元素が添加されている。そのため、当該領域の抵抗を、第２領域２４ｂよりも高く、第１領域２４ａよりも低くすることができる。これにより、当該領域を、ＬＤＤ領域のように機能させることができる。ＬＤＤ領域として機能させる領域を第３領域２４ｃとよぶ。
〈変形例２〉
図１３は、本発明の一実施形態に係る半導体装置１０Ｂである。半導体装置１０Ｂは、ゲート電極３２ＧＥの下及びゲート配線３２ＧＬの下以外のゲート絶縁膜２６が除去されている。つまり、酸化物半導体層２４の第２領域２４ｂが露出されている。なお、図１３に示す半導体装置１０Ｂの製造方法は、半導体装置１０と同様であるため、適宜参照して説明する。
半導体装置１０Ｂを製造する場合、図４に示すステップＳ１０１３の際に、ゲート電極３２ＧＥ及びゲート配線３２ＧＬをエッチングで形成した後も、ゲート絶縁膜２６を除去し続ければよい。結晶構造を有する酸化物半導体層２４は、エッチングされにくいという特性を有するため、エッチングによって消失することを抑制できる。また、エッチングによって、酸化物半導体層２４が露出した表面に酸素欠陥が形成される。図４に示すステップＳ１０１５の際に、当該酸素欠陥には、層間絶縁膜３４に含まれる水素に起因する電子がトラップされやすくなる。そのため、第２領域２４ｂの抵抗を低下させることができる。
〈変形例３〉
図１４は、本発明の一実施形態に係る半導体装置１０Ｃである。図１５は、本発明の一実施形態に係る半導体装置１０Ｃの概要を示す平面図である。半導体装置１０Ｃは、金属酸化物膜１７に開口部ＯＰ１が設けられている。金属酸化物膜１７は、第１領域１９－１と第２領域１９－２との間に開口部ＯＰ１を有する。また、金属酸化物膜１７に、ゲート配線１２ＧＬとゲート配線３２ＧＬとが接続される領域において開口部ＯＰ２が設けられている。金属酸化物膜１７において、酸化物半導体層２４の第２領域２４ｂと接する領域が、第１領域１９－１及び第２領域１９－２に対応する。なお、図１４に示す半導体装置１０Ｃの製造方法は、半導体装置１０の製造方法と同様であるため、適宜参照して説明する。
半導体装置１０Ｃを製造する場合、図４に示すステップＳ１００４の際に、ゲート電極１２ＧＥと重畳する領域に開口部ＯＰ１を形成するだけでなく、ゲート配線１２ＧＬと重畳する領域にも開口部ＯＰ２を形成する。開口部ＯＰ１及び開口部ＯＰ２の形成は、例えば、フッ酸を用いたウェットエッチングで行えばよい。半導体装置１０Ｃでは、金属酸化物膜１７が膜状で基板１１の全面に設ける。そのため、図４に示すステップＳ１００８の金属酸化物膜１７をパターニングする工程が省略される。金属酸化物膜１７はエッチングされにくいため、窒化物絶縁膜１４ａ、酸化物絶縁膜１４ｂ、ゲート絶縁膜２６と同じ工程でコンタクトホールを形成することが困難である。したがって、図４に示すステップＳ１００４の際に、予め開口部ＯＰ２を形成しておくことで、後の工程において、窒化物絶縁膜１４ａ、酸化物絶縁膜１４ｂ、ゲート絶縁膜２６にコンタクトホールＣＨ１を形成することが容易になる。
半導体装置１０Ｃを製造する場合、図４に示すステップＳ１０１１の際に、金属酸化物膜１７とゲート絶縁膜２６とが接した状態で酸化アニールが行われる。図１６は、半導体装置１０Ｃを製造する場合の酸化アニールの工程を説明する図である。これにより、酸化物絶縁膜１４ｂから放出された酸素は、金属酸化物膜１７によってブロックされるが、酸化物絶縁膜１４ｂと接する酸化物半導体層２４の領域に供給される。図１６では、金属酸化物膜１７が膜状で基板１１の全面に設けられているため、酸化物絶縁膜１４ｂとゲート絶縁膜２６とはほとんど接していない。そのため、酸化アニールの際に、酸化物絶縁膜１４ｂから放出された酸素がゲート絶縁膜２６に移動することを抑制できる。これにより、酸化物半導体層２４の第２領域２４ｂに酸素が供給されることを抑制することができる。また、酸化物半導体層２４の第１領域２４ａに集中的に酸素が供給されるため、第１領域２４ａの酸素欠陥を修復することができる。
〈変形例４〉
図１７は、本発明の一実施形態に係る半導体装置１０Ｄである。半導体装置１０Ｄは、半導体装置１０Ｃの構造において、ゲート電極３２ＧＥの下及びゲート配線３２ＧＬの下以外のゲート絶縁膜２６が除去されている。つまり、酸化物半導体層２４の第２領域２４ｂが露出されている。なお、図１７に示す半導体装置１０Ｄの製造方法は、半導体装置１０Ｃの製造方法と同様であるため、適宜参照して説明する。
半導体装置１０Ｄを製造する場合、図４に示すステップＳ１０１３の際に、ゲート電極３２ＧＥ及びゲート配線３２ＧＬをエッチングで形成した後も、ゲート絶縁膜２６を除去し続ければよい。結晶構造を有する酸化物半導体層２４は、エッチングされにくいという特性を有するため、エッチングによって消失することを抑制できる。また、エッチングによって、酸化物半導体層２４の表面に酸素欠陥が形成される。図４に示すステップＳ１０１５の際に、当該酸素欠陥には、層間絶縁膜３４に含まれる水素に起因する電子がトラップされやすくなる。そのため、第２領域２４ｂの抵抗を低下させることができる。
〈変形例５〉
図１８は、本発明の一実施形態に係る半導体装置１０Ｅである。図１９は、図１１に示す半導体装置１０Ｅの一部を拡大した拡大図である。図１８に示す半導体装置１０Ｅでは、金属酸化物層１８－１、１８－２として、酸化アルミニウムに代えて、酸化物半導体が用いられている。半導体装置１０Ｅでは、酸化アルミニウムを用いた金属酸化物層１８－１、１８－２と区別するために、酸化物半導体層４４－１、４４－２と記載する。また、酸化物半導体層４４－１、４４－２を、酸化物半導体層４４と呼ぶ場合がある。
酸化物半導体層４４－１、４４－２は、近接する絶縁膜から放出される酸素及び水素の透過を抑制する機能を有する。酸化物半導体層４４－１、４４－２として、半導体の特性を有する金属酸化物を用いることができる。酸化物半導体層４４－１、４４－２として、例えば、インジウム（Ｉｎ）を含む２以上の金属元素を含む酸化物半導体が用いられる。酸化物半導体層４４－１、４４－２として、インジウムに加えて、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、又はランタノイド系元素が用いられる。酸化物半導体層４４－１、４４－２として、上記以外の元素が用いられてもよい。本変形例では、酸化物半導体層４４－１、４４－２として、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）を用い、酸化物半導体層２４として、Ｐｏｌｙ－ＯＳを用いる場合について説明する。この場合、酸化物半導体層２４に含まれるインジウムの含有量は、酸化物半導体層４４－１、４４－２に含まれるインジウムの含有量よりも多い。半導体装置１０Ｅでは、酸化物半導体層２４と酸化物半導体層４４－１、４４－２とで、酸化物半導体材料が異なっていてもよい。
酸化物半導体層４４－１、４４－２の膜厚は、例えば、５ｎｍより大きく５０ｎｍ以下、５ｎｍより大きく３０ｎｍ以下、５ｎｍより大きく２０ｎｍ以下、又は５ｎｍより大きく１０ｎｍ以下である。酸化物半導体層４４－１、４４－２の膜厚が、少なくとも５ｎｍより大きければ、近接する絶粘膜からの酸素及び水素の透過を抑制することができる。酸化物半導体層４４は、互いに離間して設けられた第１領域１９－１及び第２領域１９－２を有する。つまり、第１領域１９－１及び第２領域１９－２とは、酸化物半導体層２４と接する酸化物半導体層４４の領域をいう。図１８では、酸化物半導体層４４は、第１領域１９－１を含む酸化物半導体層４４－１と、第２領域１９－２を含む金属酸化物層１８－２とを含む。
酸化物半導体層４４－１、４４－２は、酸化物絶縁膜１４ｂから放出された酸素をブロックするとともに、半導体装置１０Ｅ半導体層とても機能する。したがって、酸化物半導体層２４と酸化物半導体層４４－１、４４－２を一つの半導体層とみなすこともできる。この場合、第１領域２４ａ（チャネル領域）の膜厚ｔｃｈは、酸化物半導体層２４のみの厚さである。第２領域２４ｂ（ソース領域及びドレイン領域）の膜厚ｔＳＤは、酸化物半導体層２４、及び酸化物半導体層４４－１又は酸化物半導体層４４－２の厚さである。第２領域２４ｂのうちコンタクトホールＣＨ３が形成される領域の膜厚をｔｃｎｔは、酸化物半導体層２４、及び酸化物半導体層４４－１又は酸化物半導体層４４－２の厚さである。コンタクトホールＣＨ３の形成時に、第２領域２４ｂが膜減りする場合もある。そのため、酸化物半導体層２４、４４の膜厚が、ｔｃｈ＜ｔｃｎｔ≦ｔＳＤの関係を満たせばよい。酸化物半導体層２４は膜厚が薄いほど酸化物半導体層２４を酸化させるために必要な酸素供給量が減少する。そのため、酸化物半導体層２４の膜厚が薄いほど少ない酸素供給量で抗低抵抗化することができる。したがって、酸化物半導体層２４、４４の膜厚を、ｔｃｈ＜ｔｃｎｔ≦ｔＳＤの関係を満足すことにより、チャネル領域を低抵抗化することができ、ソース領域及びドレイン領域を低抵抗化させやすくなる。
図２０は、本発明の一実施形態に係る半導体装置１０Ｅの製造方法を示すシーケンス図である。図２０に示す半導体装置１０Ｅの製造方法は、半導体装置１０と同様の工程を多く含むため、異なる点について説明する。
図２０に示すように、酸化物絶縁膜１４ｂの上に、ＩＧＺＯの酸化物半導体膜４３を成膜する（図２０に示すステップＳ１１０３）。酸化物半導体膜４３は、スパッタリング法又は原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。酸化物半導体膜４３の膜厚は、例えば、５ｎｍより大きく５０ｎｍ以下、５ｎｍより大きく３０ｎｍ以下、５ｎｍより大きく２０ｎｍ以下、又は５ｎｍより大きく１０ｎｍ以下である。
図２０に示すように、酸化物半導体膜４３に開口部ＯＰ１を形成する（図４に示すステップＳ１１０４）。酸化物半導体膜４３に設けられる開口部ＯＰ１は、ゲート電極１２ＧＥと重畳する領域に設けられる。図示しないが、ゲート電極１２ＧＥが延在する方向と平行になるように、開口部ＯＰ１が設けられる。なお、開口部ＯＰ１の幅は、後に形成されるチャネル領域のチャネル長Ｌに相当する。
図２０に示すように、酸化物半導体膜４３の上に酸化物半導体膜２１を成膜する（図２０に示すステップＳ１１０５）。ここで、酸化物半導体膜２１に含まれるインジウムの含有量は、酸化物半導体膜４３に含まれるインジウムの含有量よりも多い。
図２０及び図２１に示すように、酸化物半導体層４４及び酸化物半導体層２４のパターンを形成する（図２０に示すステップＳ１１０６）。酸化物半導体膜２１の上にレジストマスクを形成し、当該レジストマスク２３を用いて酸化物半導体膜４３、２１をエッチングする。これにより、パターン状の酸化物半導体層２２、４４を形成することができる。その後、レジストマスク２３を除去する。図２０に示すステップＳ１１０７～Ｓ１１１６の工程は、図４に示すステップＳ１００７、Ｓ１００９～Ｓ１０１７の工程と同様である。
半導体装置１０Ｅにおいても、金属酸化物層１８－１、１８－２に酸化アルミニウムを用いる場合と同様に、酸化物半導体層４４－１、４４－２によって、酸化物絶縁膜１４ｂから放出された酸素をブロックする効果を有する。したがって、半導体装置１０Ｅは、良好な信頼性試験結果を得ることができ、オン電流を増加させることができる。
詳細に説明はしないが、半導体装置１０Ａ、１０Ｂにおいても、金属酸化物層１８として、酸化アルミニウムに代えて、ＩＧＺＯを用いてもよい。金属酸化物層１８としてＩＧＺＯを用いる場合、半導体装置１０Ｅの酸化物半導体層４４の説明を参照すればよい。この場合、酸化物半導体層２４に含まれるインジウムの含有量は、金属酸化物層１８に含まれるインジウムの含有量よりも多い。半導体装置１０Ｆでは、酸化物半導体層２４と金属酸化物層１８に用いられる酸化物半導体とで、酸化物半導体材料が異なっていてもよい。
〈第２実施形態〉
図２３～図３１を用いて、本発明の一実施形態に係る半導体装置１０Ｆ～１０Ｈについて説明する。半導体装置１０Ｆ～１０Ｈにおいて、特に断りがない限り、酸化物半導体層２４としてＰｏｌｙ－ＯＳを用い、金属酸化物膜１７、３７、及び金属酸化物層１８、３８として酸化アルミニウムを用いる場合について説明する。
〈半導体装置１０Ｆの構成〉
図２３～図２６を用いて、本発明の一実施形態に係る半導体装置１０Ｆの構成について説明する。図２３は、本発明の一実施形態に係る半導体装置１０Ｆの概要を示す断面図である。図２４は、図１に示す半導体装置１０Ｆの一部を拡大した拡大図である。
図２３に示すように、半導体装置１０Ｆは基板１１の上方に設けられている。半導体装置１０Ｆは、酸化物絶縁膜１４ｂ、金属酸化物層３８、金属酸化物層１８－１、１８－２、酸化物半導体層２４、ゲート絶縁膜２６、及びゲート電極３２ＧＥを少なくとも含む。また、酸化物半導体層２４、ゲート絶縁膜２６、及びゲート電極３２ＧＥを指して、トランジスタと呼ぶ場合がある。半導体装置１０Ｆは、ゲート電極１２ＧＥ、窒化物絶縁膜１４ａ、層間絶縁膜３４、ソース電極３６ＳＥ、及びドレイン電極３６ＤＥをさらに含んでいてもよい。半導体装置１０Ｆの構成において、金属酸化物層１８－１、１８－２と、酸化物半導体層２４との間に金属酸化物層３８が設けられること以外は、半導体装置１０の構成と同様である。
金属酸化物層１８、３８は、アルミニウムを主成分とする金属酸化物層を含む層であり、酸素や水素などのガスを遮蔽するガスバリア膜としての機能を備える。金属酸化物層１８、３８は、互いに離間して設けられた第１領域１９－１及び第２領域１９－２と、第１領域１９－１と第２領域１９－２との間に設けられた第３領域１９－３と、有する。具体的には、第１領域に相当する第１－１部分と、前記第２領域に相当する第１－２部分と、前記第３領域に相当する第１－３部分と、を有する３８金属酸化物層と、第１－１部分の下に設けられ、第１領域に相当する金属酸化物層１８－１と、第１－２部分の下に設けられ、第２領域に相当する金属酸化物層１８－２と、を含む。
金属酸化物層１８、３８は、近接する酸化物絶縁膜１４ｂから供給される酸素の透過を抑制する機能を有する。そのため、金属酸化物層１８、３８を、一つの金属酸化物層とみなすことができる。
金属酸化物層３８は、酸化物絶縁膜１４ｂ、金属酸化物層１８－１、１８－２の上に設けられる。金属酸化物層３８は、酸化アルミニウムである。金属酸化物層１８－１、１８－２の膜厚は、金属酸化物層３８の膜厚よりも大きい。金属酸化物層３８の膜厚は、５ｎｍ以下である。また、金属酸化物層１８－１、１８－２は、酸化アルミニウムである。金属酸化物層１８－１の膜厚及び金属酸化物層１８－２の膜厚は、例えば、５ｎｍより大きく５０ｎｍ以下、５ｎｍより大きく３０ｎｍ以下、５ｎｍより大きく２０ｎｍ以下、又は５ｎｍより大きく１０ｎｍ以下である。金属酸化物層１８、３８を一つの金属酸化物層とみなす場合、第１領域１９－１及び第２領域１９－２における金属酸化物層の膜厚が、第３領域１９－３における金属酸化物層の膜厚よりも大きければよい。また、金属酸化物層１８、３８を一つの金属酸化物層とみなすときに、第１領域１９－１及び第２領域１９－２における金属酸化物層１８、３８を合計した膜厚が、５ｎｍより大きく５０ｎｍ以下となるようにしてもよい。
〈半導体装置１０Ｆの製造方法〉
図２５～図２７を用いて、本発明の一実施形態に係る半導体装置１０Ｆの製造方法について説明する。図２５は、本発明の一実施形態に係る半導体装置１０Ｆの製造方法を示すシーケンス図である。図２５では、ステップＳ１２１３～ステップＳ１２１６の工程を省略して図示しているが、図４に示すステップＳ１０１２～ステップＳ１０１５の工程と同様であるため、適宜参照すればよい。図２６～図２７は、本発明の一実施形態に係る半導体装置１０Ｆの製造方法を示す断面図である。
図２５に示すステップＳ１２０１～Ｓ１２０４の工程については、図３に示すＳ１００１～Ｓ１００４の工程と同様である。ステップＳ１２０４の工程によって、金属酸化物膜１７に開口部ＯＰが形成される。
図２５に示すように、金属酸化物膜１７の上に、金属酸化物膜３７を成膜する（図２５に示すステップＳ１２０５）。金属酸化物膜３７は、金属酸化物膜１７と同様に、アルミニウムを主成分とする金属酸化物が用いられる。金属酸化物膜３７は、金属酸化物膜１７と同様の成膜方法を用いればよい。また、金属酸化物膜３７の膜厚は、５ｎｍ以下であることが好ましい。
図２５に示すステップＳ１２０６～ステップＳ１２０８の工程については、図４に示すステップＳ１００５～ステップＳ１００７の工程と同様である。ステップＳ１２０８の工程によって、図２６に示すように、多結晶構造を有する酸化物半導体層２４が形成される。
図２５のステップＳ１２０９に示すように、酸化物半導体層２４をマスクとして、金属酸化物膜１７、３７をパターニングする。これにより、図２７に示すように、金属酸化物層３８、金属酸化物層１８－１、１８－２を形成することができる。図２５に示すように、金属酸化物層１８－１の側壁及び金属酸化物層１８－２の側壁と、金属酸化物層３８の側壁と、酸化物半導体層２４の側壁とは直線状に並ぶ。
図２５に示すステップＳ１２１０～ステップＳ１２１２の工程については、図４に示すステップＳ１００９～ステップＳ１０１１の工程と同様である。ステップＳ１２１２に示す酸化アニールによって、ゲート絶縁膜２６及び酸化物絶縁膜１４ｂから放出された酸素は、金属酸化物膜２８によってブロックされる。これにより、酸化物半導体層２４の上面及び側面には、ゲート絶縁膜２６及び酸化物絶縁膜１４ｂから放出された酸素が供給される。
上述したように、酸化物半導体層２４中の酸素欠陥は、酸化物半導体層２２の厚さ方向に一様に分布しているのではなく、酸化物半導体層２４の下面よりも上面に酸素欠陥が多く存在している。酸化物半導体層２４の下面が酸化物絶縁膜１４ｂと接している場合、酸化物半導体層２４の下面において過剰に酸素が供給されることがある。その結果、下面側では過剰酸素によって酸素欠陥とは異なる欠陥準位が形成されてしまい、信頼性試験における特性変動、又は電界効果移動度の低下などの現象が発生する。したがって、このような現象を抑制するためには、酸化物半導体層２２の下面側への酸素供給を抑制しつつ、酸化物半導体層２２の上面側へ酸素を供給する必要がある。
半導体装置１０Ｆでは、酸化物半導体層２４と酸化物絶縁膜１４ｂとの間に５ｎｍ以下の金属酸化物層３８を設けている。金属酸化物層３８の膜厚が薄いため、酸化物絶縁膜１４ｂからの酸素を透過させるとともに、ブロックすることもできる。
第１領域２４ａは、加熱処理により、酸化物絶縁膜１４ｂとゲート絶縁膜２６との双方から酸素が供給される。第１領域２４ａには、金属酸化物層３８が設けられているが、膜厚が５ｎｍ以下と薄いため、酸化物絶縁膜１４ｂからの酸素を透過させることができる。したがって、半導体装置１０と比較して、第１領域２４ａに過剰に酸素が供給されることを抑制することができるので、欠陥準位の生成を抑制することができる。酸化アニールにより、第１領域２４ａの抵抗を増加させることができるので、半導体として機能させることができる。よって、第１領域２４ａは、チャネル領域として機能する。第１領域２４ａの抵抗は、第２領域２４ｂ及び第３領域２４ｃの抵抗よりも高い。
第２領域２４ｂ及び第３領域２４ｃは、金属酸化物層１８－１、１８－２、及び金属酸化物層３８と重畳する領域である。第２領域２４ｂには、加熱処理により、ゲート絶縁膜２６から酸素が供給されるが、酸化物絶縁膜１４ｂからの酸素の移動は、金属酸化物層１８－１、１８－２、３８によって抑制される。そのため、第２領域２４ｂ及び第３領域２４ｃは、第１領域２４ａよりも抵抗を低減することができる。また、第２領域２４ｂには、酸化アニールのあとに不純物元素が添加されることで、第３領域２４ｃよりも抵抗を下げることができる。第２領域２４ｂは、ソース領域及びドレイン領域として機能し、第３領域２４ｃは、ＬＤＤ領域のように機能させることができる。
第３領域１９－３に５ｎｍ以下の金属酸化物層３８を設けることにより、酸化物絶縁膜１４ｂから酸化物半導体層２４に過剰に酸素が供給されることを抑制することができる。その結果、下面側に過剰に供給された酸素欠陥による欠陥準位の形成を抑制することができるため、信頼性試験における特性変動を抑制し、電界効果移動度を増加させることができる。
図２５のステップＳ１２１３～ステップＳ１２１８の工程については、図４に示すステップＳ１０１１～ステップＳ１０１７の工程と同様である。以上の工程によって、図２３に示す半導体装置１０Ｆを製造することができる。
半導体装置１０Ｆにおいて、金属酸化物層１８として酸化アルミニウムに代えてＩＧＺＯを用いてもよい。金属酸化物層１８としてＩＧＺＯを用いる場合、半導体装置１０Ｅの酸化物半導体層４４の説明を参照すればよい。金属酸化物層１８としてＩＧＺＯを用いる場合、金属酸化物層３８として、酸化アルミニウムを用いることが好ましい。この場合、酸化物半導体層２４に含まれるインジウムの含有量は、金属酸化物層１８に含まれるインジウムの含有量よりも多い。半導体装置１０Ｆでは、酸化物半導体層２４と金属酸化物層１８に用いられる酸化物半導体とで、酸化物半導体材料が異なっていてもよい。
次に、半導体装置１０Ｆにおける構造が一部異なる半導体装置１０Ｇ～図１０Ｈにについて、図２８～図３１を参照して説明する。半導体装置１０Ｇ、１０Ｈにおいて、特に断りがない限り、酸化物半導体層２４としてＰｏｌｙ－ＯＳを用い、金属酸化物膜１７、及び金属酸化物層１８として酸化アルミニウムを用いる場合について説明する。
〈変形例６〉
図２８は、本発明の一実施形態に係る半導体装置１０Ｇである。半導体装置１０Ｇは、金属酸化物膜１７に開口部ＯＰ１、開口部ＯＰ２が設けられている。金属酸化物膜１７に、開口部ＯＰ１を挟むように、第１領域１９－１及び第２領域１９－２が設けられている。具体的には、金属酸化物層は、第１領域１９－１に相当する第１－１部分と、第２領域１９－２に相当する第１－２部分と、第３領域１９－３に相当する第１－３部分と、を有する金属酸化物層３８と、第１領域１９－１と第２領域１９－２との間に開口部ＯＰ１を有し、第１－１部分及び第１－２部分の下に設けられ、第１領域１９－１及び第２領域１９－２に相当する金属酸化物膜１７と、を含む。半導体装置１０Ｇの製造方法は、半導体装置１０Ｆの製造方法と同様であるため、異なる点についてのみ説明する。
半導体装置１０Ｇの製造方法において、半導体装置１０Ｆの製造方法と異なる点は、図２５に示すステップＳ１１０９の工程である。半導体装置１０Ｇの製造方法では、酸化物半導体層２４をマスクとして、金属酸化物膜３７をエッチングし、金属酸化物膜１７はエッチングしなくてよい。これにより、酸化物半導体層２４の側面と、金属酸化物層３８の側面とを直線状にすることができる。
半導体装置１０Ｇにおいて、金属酸化物膜１７として酸化アルミニウムに代えてＩＧＺＯを用いてもよい。金属酸化物膜１７としてＩＧＺＯを用いる場合、半導体装置１０Ｅの酸化物半導体膜４３の説明を参照すればよい。金属酸化物膜１７としてＩＧＺＯを用いる場合、金属酸化物層３８として、酸化アルミニウムを用いることが好ましい。金属酸化物膜１７としてＩＧＺＯを用いる場合、酸化物半導体層２４に含まれるインジウムの含有量は、金属酸化物膜１７に含まれるインジウムの含有量よりも多い。半導体装置１０Ｇでは、酸化物半導体層２４と金属酸化物膜１７に用いられる酸化物半導体とで、酸化物半導体材料が異なっていてもよい。半導体装置１０Ｇの製造方法において、金属酸化物膜１７としてＩＧＺＯを用いる場合には、図２５に示すステップＳ１２０７に示す工程にて、酸化物半導体膜２１をエッチングした後に、ステップＳ１２０８の工程を経て、ステップＳ１２０９に示す工程にて、金属酸化物膜３７のみをエッチングして、金属酸化物層３８を形成すればよい。
〈変形例７〉
図２９は、本発明の一実施形態に係る半導体装置１０Ｈである。半導体装置１０Ｈは、金属酸化物膜１７に開口部ＯＰ１、開口部ＯＰ２が設けられている。金属酸化物膜１７に、開口部ＯＰ１を挟むように、第１領域１９－１及び第２領域１９－２が設けられている。半導体装置１０Ｈの製造方法は、半導体装置１０Ｆの製造方法と同様であるため、異なる点についてのみ説明する。
半導体装置１０Ｈの製造方法において、半導体装置１０Ｆの製造方法と異なる点は、図２５のステップＳ１２０９の工程である。半導体装置１０の製造方法では、金属酸化物膜１７のエッチングをしなくてよいため、ステップＳ１２０９の工程を省略する。ゲート電極３２ＧＥ及びゲート配線３２ＧＬを形成する前に、ゲート絶縁膜２６、金属酸化物膜３７、及びゲート絶縁膜１４にコンタクトホールＣＨ１を形成する際に、異なる材質の絶縁膜が含まれるため、一度のエッチング工程でコンタクトホールＣＨ１を形成することができない。したがって、それぞれ異なるエッチング方法によって加工する必要がある。
一つ目の方法として、フッ素系ガスを用いたドライエッチングによって、ゲート絶縁膜２６をエッチングした後、ウェットエッチングによって開口部ＯＰ２の内側の金属酸化物膜３７を除去し、フッ素系ガスを用いたドライエッチングによって、ゲート絶縁膜１４をエッチングしてもよい。二つ目の方法として、フッ素系ガスを用いたドライエッチングによって、ゲート絶縁膜２６をエッチングした後、塩素系ガスを用いたドライエッチングによって開口部ＯＰ２の内側の金属酸化物膜３７を除去し、フッ素系ガスを用いたドライエッチングによって、ゲート絶縁膜１４をエッチングしてもよい。三つ目の方法として、塩素系ガスを用いたドライエッチングによって、ゲート絶縁膜２６及び金属酸化物膜３７をエッチングした後、フッ素系ガスを用いたドライエッチングによってゲート絶縁膜１４をエッチングしてもよい。四つ目の方法として、ウェットエッチングによって、ゲート絶縁膜２６及び金属酸化物膜３７をエッチングした後、フッ素系ガスを用いたドライエッチングによってゲート絶縁膜１４をエッチングしてもよい。五つ目の方法として、フッ素系ガスを用いたドライエッチングによって、ゲート絶縁膜２６、金属酸化物膜３７及びゲート絶縁膜１４をエッチングしてもよい。ただし、金属酸化物膜３７をエッチングするときには、バイアスを高めることが好ましい。図２９に示すように、金属酸化物膜３７の開口部ＯＰ２の内側にも、金属酸化物膜３７が設けられる。
半導体装置１０Ｈにおいて、金属酸化物膜１７として酸化アルミニウムに代えてＩＧＺＯを用いてもよい。金属酸化物膜１７としてＩＧＺＯを用いる場合、金属酸化物膜３７として、酸化アルミニウムを用いることが好ましい。
〈変形例８〉
半導体装置１０、１０Ａ～１０Ｅにおいて、酸化物半導体層２４として、Ｐｏｌｙ－ＯＳに代えてインジウムガリウム亜鉛酸化物（ＩＧＺＯ）を用いてもよい。酸化物半導体層２４としてＩＧＺＯを用いる場合の断面構造については、半導体装置１０、１０Ａ～１０Ｅのそれぞれの説明を参照すればよい。ＩＧＺＯの結晶性は、非晶質でもよいし、結晶性を有していてもよい。酸化物半導体層２４としてＩＧＺＯを用いる場合この場合の半導体装置の製造方法について、図３０に示す。図３０において、図４に示すシーケンス図との違いは、ステップＳ１３０５、Ｓ１３０６、Ｓ１３０８の工程である。ＩＧＺＯはＰｏｌｙ－ＯＳと比較してエッチング耐性が低い。そのため、後のエッチング工程を考慮すると、ステップＳ１３０５において、ＩＧＺＯの膜厚を１０ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下で成膜することが好ましい。また、酸化物半導体層２４をマスクとして金属酸化物膜１７をエッチングすることが困難である。そのため、ステップＳ１３０６において、レジストマスクを用いて酸化物半導体膜２１をエッチングした後に続けて金属酸化物膜１７をエッチングすることで、酸化物半導体層４６及び金属酸化物層１８を形成することが好ましい。その後、ステップＳ１３０７～ステップＳ１３１６の工程は、図４に示すステップＳ１００７、ステップＳ１００９～ステップＳ１０１７の工程と同様であるため、詳細な説明を省略する。
〈変形例９〉
半導体装置１０Ｆにおいて、酸化物半導体層２４として、Ｐｏｌｙ－ＯＳに代えてインジウムガリウム亜鉛酸化物（ＩＧＺＯ）を用いてもよい。酸化物半導体層２４としてＩＧＺＯを用いる場合の断面構造については、半導体装置１０Ｆの説明を参照すればよい。半導体装置１０Ｆにおいて、酸化物半導体層２４としてＩＧＺＯを用いる場合の半導体装置の製造方法について、図３１に示す。図３１において、図２５に示すシーケンス図の違いは、ステップＳ１４０６～ステップＳ１４０７の工程である。変形例８で説明したように、ＩＧＺＯはＰｏｌｙ－ＯＳと比較してエッチング耐性が低い。そのため、後のエッチング工程を考慮すると、ステップＳ１４０６において、ＩＧＺＯの膜厚を１０ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下で成膜することが好ましい。また、酸化物半導体層２４をマスクとして金属酸化物膜１７、３７をエッチングすることが困難である。そのため、ステップＳ１４０７において、レジストマスクを用いて酸化物半導体膜２１をエッチングした後に続けて金属酸化物膜１７、３７をエッチングすることで、酸化物半導体層２２及び金属酸化物層１８、３８を形成することが好ましい。その後、ステップＳ１４０８～ステップＳ１４１７の工程は、図２５に示すステップＳ１００７、ステップＳ１００９～ステップＳ１０１７の工程と同様であるため、詳細な説明を省略する。
〈変形例１０〉
半導体装置１０Ｇにおいて、酸化物半導体層２４としてＰｏｌｙ－ＯＳに代えてＩＧＺＯを用いてもよい。酸化物半導体層２４としてＩＧＺＯを用いる場合、金属酸化物膜１７、３７として、酸化アルミニウムを用いてもよい。または、金属酸化物膜１７としてＩＧＺＯを用い、金属酸化物層３８として酸化アルミニウムを用いてもよい。半導体装置１０Ｇの製造方法において、酸化物半導体層２４としてＩＧＺＯを用いる場合には、図２５に示すステップＳ１２０７に示す工程にて、酸化物半導体膜２１と金属酸化物膜３７の双方をエッチングして、酸化物半導体層２２と金属酸化物層３８を形成すればよい。
〈変形例１１〉
半導体装置１０Ｈにおいて、酸化物半導体層２４としてＰｏｌｙ－ＯＳに代えてＩＧＺＯを用いてもよい。酸化物半導体層２４としてＩＧＺＯを用いる場合、金属酸化物膜１７、３７として、酸化アルミニウムを用いてもよい。または、金属酸化物膜１７としてＩＧＺＯを用い、金属酸化物層３８として酸化アルミニウムを用いてもよい。半導体装置１０Ｈの製造方法において、酸化物半導体層２４としてＩＧＺＯを用いる場合には、図２５に示すステップＳ１２０７に示す工程にて、酸化物半導体膜２１のみエッチングして、酸化物半導体層２２と金属酸化物層３８を形成すればよい。
〈変形例１２〉
半導体装置１０Ｂ～半導体装置１０Ｈについては、Ｄ１方向におけるゲート電極３２ＧＥの幅が、第１領域２４ａの長さよりも長い場合について説明したが、これに限定されない。半導体装置１０Ｂ～半導体装置１０Ｈにおいて、Ｄ１方向におけるゲート電極３２ＧＥの幅は、酸化物半導体層２４の第１領域２４ａの長さよりも短くてもよい。
本発明の実施形態として上述した各実施形態及び変形例は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態及び変形例の半導体装置及び表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０：半導体装置、１０Ａ～１０Ｈ：半導体装置、１２ＧＥ：ゲート電極、１２ＧＬ：ゲート配線、１３：ゲート絶縁膜、１４：ゲート絶縁膜、１４ａ：窒化物絶縁膜、１４ｂ：酸化物絶縁膜、１７：金属酸化物膜、１８：金属酸化物層、１８－１：金属酸化物層、１８－２：金属酸化物層、１９－１：第１領域、１９－２：第２領域、１９－３：第３領域、２１：酸化物半導体膜、２２：酸化物半導体層、２３：レジストマスク、２４：酸化物半導体層、２４ａ：第１領域、２４ｂ：第２領域、２４ｃ：第３領域、２６：ゲート絶縁膜、２８：金属酸化物膜、３２ＧＥ：ゲート電極、３２ＧＬ：ゲート配線、３４：層間絶縁膜、３６ＤＥ：ドレイン電極、３６ＳＥ：ソース電極、３６ＳＬ：ソース配線、３７：金属酸化物膜、３８：金属酸化物層、４３：酸化物半導体膜、４４：酸化物半導体層、４４－１：酸化物半導体層、４４－２：酸化物半導体層、４６：酸化物半導体層、ＯＰ１：開口部、ＯＰ２：開口部
本発明の一実施形態は、半導体装置に関する。特に、本発明の一実施形態は、酸化物半導体がチャネルに用いられた半導体装置に関する。また、本発明の一実施形態は、半導体装置の製造方法に関する。
近年、アモルファスシリコン、低温ポリシリコン、及び単結晶シリコンに替わり、酸化物半導体がチャネルに用いられた半導体装置の開発が進められている（例えば、特許文献１～６）。酸化物半導体がチャネルに用いられた半導体装置は、アモルファスシリコンがチャネルに用いられた半導体装置と同様に、単純な構造かつ低温プロセスで形成することができる。酸化物半導体がチャネルに用いられた半導体装置は、アモルファスシリコンがチャネルに用いられた半導体装置よりも高い移動度を有することが知られている。
酸化物半導体がチャネルに用いられた半導体装置が安定した動作をするために、その製造工程において酸化物半導体層に酸素を供給し、酸化物半導体層に形成された酸素欠陥を低減することが重要である。例えば、酸化物半導体層に酸素を供給する方法の一つとして、酸化物半導体層を酸素をより多く含む条件で形成された絶縁膜で覆った状態で、加熱処理を行う技術が開示されている。
特開２０２１－１４１３３８号公報 特開２０１４－０９９６０１号公報 特開２０２１－１５３１９６号公報 特開２０１８－００６７３０号公報 特開２０１６－１８４７７１号公報 特開２０２１－１０８４０５号公報
酸素をより多く含む条件で形成された絶縁膜で酸化物半導体層を覆った状態で加熱処理を行うと、酸化物半導体層には一様に酸素が供給される。これにより、酸化物半導体層のチャネル領域における酸素欠陥が低減されることで、欠陥に水素に起因する電子がトラップされることで生じるトランジスタの特性異常又は信頼性試験における特性変動は抑制される。その一方で、ソース領域及びドレイン領域における酸素欠陥が低減されると、ソース領域及びドレイン領域の抵抗が上がるため、トランジスタのオン電流が低下する。
そこで、本発明の実施形態の一つは、信頼性及びオン電流が高い半導体装置を実現することを目的の一つとする。
本発明の一実施形態に係る半導体装置は、酸化物絶縁膜と、酸化物絶縁膜の上に、互いに離間して設けられた第１領域および第２領域を有する金属酸化物層と、第１領域および第２領域に接して設けられた酸化物半導体層と、酸化物半導体層を覆うように設けられたゲート絶縁膜と、酸化物半導体層の上にゲート絶縁膜を介して設けられたゲート電極と、を有し、酸化物半導体層は、ゲート電極と重なるチャネル領域と、チャネル領域を挟むソース領域およびドレイン領域と、を含み、チャネル領域は、第１領域と第２領域との間で酸化物絶縁膜と接する。
本発明の一実施形態に係る半導体装置は、酸化物絶縁膜と、酸化物絶縁膜の上に、互いに離間して設けられた第１領域および第２領域と、第１領域と第２領域との間に設けられた第３領域と、を有する金属酸化物層と、金属酸化物層に接して設けられた酸化物半導体層と、酸化物半導体層を覆うように設けられたゲート絶縁膜と、酸化物半導体層の上にゲート絶縁膜を介して設けられたゲート電極と、を有し、酸化物半導体層は、ゲート電極と重なるチャネル領域と、チャネル領域を挟むソース領域およびドレイン領域と、を含み、ソース領域は第１領域と接し、ドレイン領域は第２領域と接し、チャネル領域は第３領域と接し、第１領域及び第２領域における金属酸化物層の膜厚は、第３領域における金属酸化物層の膜厚よりも大きい。
本発明の一実施形態に係る半導体装置の概要を示す断面図である。 図１に示す半導体装置の一部を拡大した拡大図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 図１０に示す半導体装置の一部を拡大した拡大図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 図１８に示す半導体装置の一部を拡大した拡大図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 図２３に示す半導体装置の一部を拡大した拡大図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。 本発明の一実施形態に係る半導体装置の製造方法を示すシーケンス図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。以下の開示はあくまで一例にすぎない。当業者が、発明の主旨を保ちつつ、実施形態の構成を適宜変更することによって容易に想到し得る構成は、当然に本発明の範囲に含有される。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、膜厚、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
「半導体装置」とは、半導体特性を利用することで機能しうる装置全般をいう。トランジスタ、半導体回路は半導体装置の一形態である。以下に示す実施形態の半導体装置は、例えば、表示装置、マイクロプロセッサ（Ｍｉｃｒｏ－Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）、又はメモリ回路に用いられるトランジスタであってもよい。
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示パネルを指す場合もあり、又は表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。「電気光学層」には、技術的な矛盾が生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、液晶層を含む液晶表示装置、及び有機ＥＬ層を含む有機ＥＬ表示装置を例示して説明するが、本実施形態における構造は、上述した他の電気光学層を含む表示装置へ適用することができる。
本発明の各実施の形態において、基板から酸化物半導体層に向かう方向を上又は上方という。逆に、酸化物半導体層から基板に向かう方向を下又は下方という。このように、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、基板と酸化物半導体層との上下関係が図示と逆になるように配置されてもよい。以下の説明で、例えば基板上の酸化物半導体層という表現は、上記のように基板と酸化物半導体層との上下関係を説明しているに過ぎず、基板と酸化物半導体層との間に他の部材が配置されていてもよい。上方又は下方は、複数の層が積層された構造における積層順を意味するものである。なお、平面視とは、基板の表面に対して、垂直な方向から見ることをいう。
本明細書等において、「膜」という用語と、「層」という用語とは、場合により、互いに入れ替えることができる。
本明細書等において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
なお、以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
〈第１実施形態〉
図１～図２２を用いて、本発明の一実施形態に係る半導体装置１０～１０Ｅについて説明する。
〈半導体装置１０の構成〉
図１～図３を用いて、本発明の一実施形態に係る半導体装置１０の構成について説明する。図１は、本発明の一実施形態に係る半導体装置１０の概要を示す断面図である。図２は、図１に示す半導体装置の一部を拡大した拡大図である。図３は、本発明の一実施形態に係る半導体装置１０の概要を示す平面図である。また、図３に示す一点鎖線で切断したときの断面が、図１に示す断面図に対応する。
図１に示すように、半導体装置１０は基板１１の上方に設けられている。半導体装置１０は、酸化物絶縁膜１４ｂ、金属酸化物層１８－１、１８－２、酸化物半導体層２４、ゲート絶縁膜２６、ゲート電極３２ＧＥを少なくとも含む。また、酸化物半導体層２４、ゲート絶縁膜２６、及びゲート電極３２ＧＥを指して、トランジスタと呼ぶ場合がある。半導体装置１０は、ゲート電極１２ＧＥ、窒化物絶縁膜１４ａ、層間絶縁膜３４、ソース電極３６ＳＥ、及びドレイン電極３６ＤＥをさらに含んでいてもよい。
本実施形態では、半導体装置１０として、ゲート電極が酸化物半導体層の上方及び下方の両方に設けられたデュアルゲート型トランジスタが用いられた構成を例示するが、この構成に限定されない。例えば、半導体装置１０として、ゲート電極が酸化物半導体層の下方のみに設けられたボトムゲート型トランジスタ、又はゲート電極が酸化物半導体層の上方のみに設けられたトップゲート型トランジスタが用いられてもよい。上記の構成はあくまで一実施形態に過ぎず、本発明は上記の構成に限定されない。
ゲート電極１２ＧＥは、半導体装置１０のボトムゲートとしての機能及び酸化物半導体層２４に対する遮光膜としての機能を備える。ゲート絶縁膜１４は、ボトムゲートに対するゲート絶縁膜としての機能を備える。また、ゲート絶縁膜１４は、窒化物絶縁膜１４ａ及び酸化物絶縁膜１４ｂを有する。窒化物絶縁膜１４ａは、基板１１から酸化物半導体層２４に向かって拡散する不純物を遮蔽するバリア膜としての機能を備える。また、酸化物絶縁膜１４ｂは、製造プロセスにおける加熱処理によって酸素を放出する機能を有する。
金属酸化物層１８は、近接する絶縁膜から放出される酸素及び水素の透過を抑制する機能を有する。金属酸化物層１８は、例えば、アルミニウムを主成分とする金属酸化物を含む層である。金属酸化物層１８の膜厚が、少なくとも５ｎｍより大きければ、近接する絶縁膜からの酸素及び水素の透過を抑制することができる。金属酸化物層１８は、互いに離間して設けられた第１領域１９－１および第２領域１９－２を有する。第１領域１９－１及び第２領域１９－２とは、酸化物半導体層２４と接する金属酸化物層１８の領域をいう。図１～図３では、金属酸化物層１８は、第１領域１９－１を含む金属酸化物層１８－１と、第２領域１９－２を含む金属酸化物層１８－２とを含む。
酸化物絶縁膜１４ｂ、金属酸化物層１８－１、１８－２の上に、酸化物半導体層２４が設けられる。酸化物半導体層２４は、酸化物絶縁膜１４ｂ、第１領域１９－１、及び第２領域１９－２に接している。酸化物半導体層２４の端部と、金属酸化物層１８－１の端部及び金属酸化物層１８－２の端部は略一致している。図１では、金属酸化物層１８の側壁と酸化物半導体層２４の側壁とが直線上に並んでいるが、この構成に限定されない。基板１１の主面に対する金属酸化物層１８の側壁の角度が酸化物半導体層２４の側壁の角度と異なっていてもよい。金属酸化物層１８及び酸化物半導体層２４の少なくともいずれか一方の側壁の断面形状が湾曲していてもよい。金属酸化物層１８の側壁と酸化物半導体層２４の側壁とが直線上に並んでいなくてもよい。
酸化物半導体層２４としてインジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの酸化物半導体を用いてもよい。酸化物半導体層２４としてＩＧＺＯを用いる場合については、後の変形例で詳述する。
ゲート電極３２ＧＥは半導体装置１０のトップゲートとして機能し、酸化物半導体層２４に対する遮光膜として機能する。ゲート絶縁膜２６は、トップゲートに対するゲート絶縁膜としての機能を備え、製造プロセスにおける熱処理によって酸素を放出する機能を備える。半導体装置１０の動作は、主にゲート電極３２ＧＥに供給される電圧によって制御される。ゲート電極１２ＧＥには補助的な電圧が供給される。ただし、ゲート電極１２ＧＥを単に遮光膜として用いる場合、ゲート電極１２ＧＥに特定の電圧が供給されず、ゲート電極１２ＧＥがフローティング状態であってもよい。このとき、ゲート電極１２ＧＥは単に「遮光膜」と呼ばれてもよい。
層間絶縁膜３４はゲート絶縁膜２６及びゲート電極３２ＧＥの上に設けられている。層間絶縁膜３４には、酸化物半導体層２４に達するコンタクトホールＣＨ２、ＣＨ３が設けられている。ソース電極３６ＳＥはコンタクトホールＣＨ２の内部に設けられており、ソース電極３６ＳＥは、コンタクトホールＣＨ２の底部で酸化物半導体層２４に接している。ドレイン電極３６ＤＥはコンタクトホールＣＨ３の内部に設けられており、コンタクトホールＣＨ３の底部で酸化物半導体層２４に接している。
また、ゲート電極１２ＧＥに電気的に接続されたゲート配線１２ＧＬは、ゲート電極３２ＧＥに電気的に接続されたゲート配線３２ＧＬと、ゲート絶縁膜１４、２６に設けられたコンタクトホールＣＨ１を介して接続されている。
半導体装置１０では、製造プロセスの熱処理工程において、酸化物半導体層の上面は、酸化物半導体層が形成された後の工程（例えば、パターニング工程又はエッチング工程）の影響を受ける。これにより、酸化物半導体層の表面には、酸素欠陥が生成される。酸素欠陥には、周囲の絶縁膜に含まれる水素に起因する電子がトラップされやすい。そのため、酸素欠陥に電子がトラップされると、酸化物半導体層の抵抗が低くなる。酸化物半導体層の抵抗が一様に低くなると、チャネル領域における抵抗も低下することで、トランジスタとして機能させることができなくなる。
酸化物半導体層に酸素欠陥が生成されても、その後の加熱処理において酸素欠陥を修復できれば、酸化物半導体層の抵抗を増加させることができる。例えば、酸素をより多く含む条件で形成された絶縁膜で酸化物半導体層を覆った状態で加熱処理を行うと、酸化物半導体層には一様に酸素が供給される。これにより、酸化物半導体層の酸素欠陥が一様に低減される。チャネル領域における酸素欠陥が修復されることで、抵抗を増加させることができる。その一方で、ソース領域及びドレイン領域における酸素欠陥が修復されると、チャネル領域と同様に抵抗が増加することで、トランジスタのオン電流が低下してしまう。
したがって、酸化物半導体層を用いたトランジスタでは、チャネル領域においては酸化物半導体層の酸素欠陥の修復を促進しつつ、ソース領域及びドレイン領域においては酸化物半導体の酸素欠陥の修復を抑制することが求められる。
そこで、本発明の一実施形態に係る半導体装置１０では、酸化物絶縁膜１４ｂの上に互いに離間して設けられた第１領域１９－１及び第２領域１９－２を含む金属酸化物層１８と、酸化物絶縁膜１４ｂ及び金属酸化物層１８の上に酸化物半導体層２４と、を設けている。第１領域１９－１と第２領域１９－２との間を覆うようにゲート電極３２ＧＥが設けられている。
図２に示すように、酸化物半導体層２４は、第１領域２４ａ、第２領域２４ｂ、及び第３領域２４ｃに区分される。第１領域２４ａは、酸化物半導体層２４のうちゲート電極３２ＧＥの鉛直下方の領域であって、金属酸化物層１８と重ならない領域である。また、第２領域２４ｂは、酸化物半導体層２４のうち、ゲート電極３２ＧＥと重ならない領域であって、金属酸化物層１８と接する領域である。また、第３領域２４ｃは、酸化物半導体層２４のうち、ゲート電極３２ＧＥと鉛直下方の領域であって、金属酸化物層１８－１、１８－２と重なる領域である。
金属酸化物層１８の膜厚は、５ｎｍより大きければよく、例えば、５ｎｍより大きく５０ｎｍ以下、５ｎｍより大きく３０ｎｍ以下、５ｎｍより大きく２０ｎｍ以下、又は５ｎｍより大きく１０ｎｍ以下である。金属酸化物層１８の膜厚が、少なくとも５ｎｍより大きいことで、近傍の絶縁膜からの酸素及び水素の移動を抑制することができる。
第１領域２４ａには、加熱処理により、酸化物絶縁膜１４ｂとゲート絶縁膜２６との双方から酸素が供給される。これにより、第１領域２４ａの抵抗を増加させることができるので、半導体として機能させることができる。よって、第１領域２４ａを、チャネル領域として機能させることができる。チャネル領域は、金属酸化物層１８の第１領域１９－１と第２領域１９－２との間に設けられる。
第２領域２４ｂ及び第３領域２４ｃは、金属酸化物層１８－１、１８－２と接する領域である。第２領域２４ｂ及び第３領域２４ｃには、加熱処理により、ゲート絶縁膜２６から酸素が供給されるが、酸化物絶縁膜１４ｂからの酸素の移動は、金属酸化物層１８－１、１８－２によって抑制される。そのため、第２領域２４ｂ及び第３領域２４ｃは、第１領域２４ａよりも抵抗が増加しない。また、第２領域２４ｂには、加熱処理のあとに不純物元素が添加されることで、酸素欠陥が増加する。酸素欠陥に水素に起因する電子がトラップされることで、第２領域２４ｂの抵抗を低減することができる。第２領域２４ｂを、ソース領域及びドレイン領域として機能させることができる。第３領域２４ｃは、ゲート電極３２ＧＥと重なっているため、不純物元素が添加されない。そのため、酸素欠陥に水素に起因する電子がトラップされにくい。これにより、第３領域２４ｃの抵抗は、第１領域２４ａの抵抗よりも低く、第２領域２４ｂの抵抗よりも高くすることができる。したがって、第３領域２４ｃを、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域のように機能させることができる。
第２領域２４ｂに含まれる不純物元素の濃度は、ＳＩＭＳ分析（二次イオン質量分析）で測定した場合に、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下であることが好ましい。ここで、不純物元素とは、アルゴン（Ａｒ）、リン（Ｐ）、又はボロン（Ｂ）をいう。また、第２領域２４ｂに、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下が含まれる場合、イオン注入法又はドーピング法により不純物元素が意図的に添加されたものと推定される。ただし、第２領域２４ｂに、１×１０１８ｃｍ－３未満の濃度で、アルゴン（Ａｒ）、リン（Ｐ）、又はボロン（Ｂ）以外の不純物元素が含まれていてもよい。
図３に示すように、平面視において、ゲート配線１２ＧＬ及びゲート配線３２ＧＬは、Ｄ１方向に延在しており、ゲート電極１２ＧＥ及びゲート電極３２ＧＥは、Ｄ２方向に延在している。また、ソース配線ＳＬは、Ｄ２方向に延在している。金属酸化物層１８－１、１８－２の平面パターンは、酸化物半導体層２４の平面パターンと重なっている。Ｄ１方向において、ゲート電極１２ＧＥの幅はゲート電極３２ＧＥの幅より大きい。また、Ｄ１方向におけるゲート電極１２ＧＥの幅及びゲート電極３２ＧＥの幅は、金属酸化物層１８－１と金属酸化物層１８－２との間の長さよりも大きい。ここで、金属酸化物層１８－１と金属酸化物層１８－２との間の長さと、第１領域２４ａの長さとは一致する。図３では、Ｄ１方向は、ソース電極ＳＥとドレイン電極ＤＥとを結ぶ方向であり、半導体装置１０のチャネル長Ｌを示す方向である。具体的には、酸化物半導体層２４とゲート電極３２ＧＥとが重なる第１領域２４ａ（チャネル領域）におけるＤ１方向の長さがチャネル長Ｌであり、当該第１領域２４ａのＤ２方向の長さがチャネル幅Ｗである。
半導体装置１０では、チャネル領域が形成される酸化物半導体層２４の第１領域２４ａには、十分に酸素が供給されることで、抵抗を増加させることができる。一方で、トランジスタのソース領域及びドレイン領域が形成される酸化物半導体層２４の第２領域２４ｂには、酸素が供給されることを抑制することで、抵抗を低減することができる。これにより、半導体装置１０におけるチャネル領域における抵抗と、ソース領域及びドレイン領域における抵抗を適切に制御することができる。そのため、半導体装置１０の良好な信頼性試験結果を得ることができ、オン電流を増加させることができる。
ここで、信頼性試験とは、例えば、ゲートに負の電圧を印加するＮＧＢＴ（Ｎｅｇａｔｉｖｅ Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験、又はゲートに正の電圧を印加するＰＧＢＴ（Ｐｏｓｉｔｉｖｅ Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験をいう。なお、ＮＧＢＴおよびＰＧＢＴなどのＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
〈半導体装置１０の製造方法〉
図４～図１０を用いて、本発明の一実施形態に係る半導体装置１０の製造方法について説明する。図４は、本発明の一実施形態に係る半導体装置１０の製造方法を示すシーケンス図である。図５～図１０は、本発明の一実施形態に係る半導体装置１０の製造方法を示す断面図である。
図４及び図５に示すように、基板１１の上にゲート電極１２ＧＥが形成され、ゲート電極１２ＧＥの上にゲート絶縁膜１４が形成される（図４に示すステップＳ１００１、Ｓ１００２を参照）。
基板１１として、ガラス基板、石英基板、及びサファイア基板など、透光性を有する剛性基板が用いられる。基板１１が可撓性を備える必要がある場合、基板１１として、ポリイミド基板、アクリル基板、シロキサン基板、フッ素樹脂基板など、又は樹脂を含む基板が用いられる。基板１１として樹脂を含む基板が用いられる場合、基板１１の耐熱性を向上させるために、上記の樹脂に不純物元素が導入されてもよい。半導体装置１０を集積回路として用いる場合は、基板１１としてシリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、又はステンレス基板などの導電性基板など、透光性を備えない基板が用いられてもよい。
ゲート電極１２ＧＥは、スパッタリング法によって成膜された導電膜を加工して形成する。ゲート電極１２ＧＥとして、一般的な金属材料が用いられる。ゲート電極１２ＧＥとして、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、銀（Ａｇ）、銅（Ｃｕ）、及びこれらの合金又は化合物が用いられる。ゲート電極１２ＧＥとして、上記の材料が単層で用いられてもよく積層で用いられてもよい。
ゲート絶縁膜１４はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、又はスパッタリング法によって成膜される。ゲート絶縁膜１４として、一般的な絶縁性材料が用いられる。ゲート絶縁膜１４として、例えば、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）などの無機絶縁材料を単層又は積層して用いられる。上記のＳｉＯｘＮｙは、酸素（Ｏ）よりも少ない比率（ｘ＞ｙ）の窒素（Ｎ）を含有するシリコン化合物である。ＳｉＮｘＯｙは、窒素よりも少ない比率（ｘ＞ｙ）の酸素を含有するシリコン化合物である。
本実施形態では、ゲート絶縁膜１４として、窒化物絶縁膜１４ａ及び酸化物絶縁膜１４ｂを用いる。窒化物絶縁膜１４ａとして、例えば、窒化シリコンを用いて形成される。窒化シリコンを用いることにより、例えば、基板１１側から酸化物半導体層２４に向かって拡散する不純物をブロックすることができる。また、酸化物絶縁膜１４ｂとして、例えば、酸化シリコンを用いて形成される。酸化シリコンを用いることにより、加熱処理によって酸素を放出させることができる。酸素を含む絶縁材料が酸素を放出する加熱処理の温度は、例えば、５００℃以下、４５０℃以下、又は４００℃以下である。つまり、酸化シリコンは、例えば、基板１１としてガラス基板が用いられた場合の半導体装置１０の製造工程で行われる加熱処理温度で酸素を放出する。
図４及び図５に示すように、酸化物絶縁膜１４ｂの上に、金属酸化物膜１７を成膜する（図４に示すステップＳ１００３）。金属酸化物膜１７は、スパッタリング法または原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。
金属酸化物膜１７として、例えば、アルミニウムを主成分とする金属酸化物が用いられる。例えば、金属酸化物膜１７として、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、窒化アルミニウム（ＡｌＮｘ）などの無機絶縁膜が用いられる。アルミニウムを主成分とする金属酸化物膜とは、金属酸化物膜に含まれるアルミニウムの比率が、金属酸化物膜１７全体の１％以上であることを意味する。金属酸化物膜１７に含まれるアルミニウムの比率は、金属酸化物膜１７全体の５％以上７０％以下、１０％以上６０％以下、又は３０％以上５０％以下であってもよい。上記の比率は、質量比であってもよく、重量比であってもよい。または、金属酸化物膜１７としてインジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの酸化物半導体を用いてもよい。金属酸化物膜１７としてＩＧＺＯを用いる場合については、後の変形例で詳述する。
金属酸化物膜１７の膜厚は、例えば、５ｎｍより大きければよく、５ｎｍより大きく５０ｎｍ以下、５ｎｍより大きく３０ｎｍ以下、５ｎｍより大きく２０ｎｍ以下、又は５ｎｍより大きく１０ｎｍ以下である。本実施形態では、金属酸化物膜１７として酸化アルミニウムが用いる場合について説明する。酸化アルミニウムは酸素又は水素などのガスに対する高いバリア性を備えている。言い換えると、バリア性とは、酸素又は水素などのガスが、酸化アルミニウムを透過することを抑制する機能をいう。金属酸化物膜１７の膜厚が５ｎｍより大きければ、酸化アルミニウム膜の下に設けられる層から酸素又は水素などのガスが存在していても、酸化アルミニウム膜の上に設けられる層に移動させない効果を有する。または、酸化アルミニウム膜の上に設けられる層から酸素又は水素などのガスが存在していても、酸化アルミニウム膜の下に設けられる層に移動させない効果を有する。一方で、金属酸化物膜１７の膜厚が５ｎｍ以下の場合は、酸素又は水素などのガスが透過する場合がある。本実施形態において、金属酸化物膜１７として用いられた酸化アルミニウムは、酸化物絶縁膜１４ｂから放出された水素及び酸素をブロックし、放出された水素及び酸素が、後に形成される酸化物半導体層に到達することを抑制する。
図４及び図５に示すように、金属酸化物膜１７に開口部ＯＰ１を形成する（図４に示すステップＳ１００４）。金属酸化物膜１７に設けられる開口部ＯＰ１は、ゲート電極１２ＧＥと重畳する領域に形成される。図示しないが、ゲート電極１２ＧＥが延在する方向と平行になるように、開口部ＯＰ１が形成される。開口部ＯＰ１の形成は、例えば、フッ酸を用いたウェットエッチングで行えばよい。半導体装置１０では、開口部ＯＰ１の幅Ｗ２（Ｄ１方向における長さ）は、ゲート電極１２ＧＥの幅Ｗ１よりも小さい。また、開口部ＯＰ１の幅Ｗ２（Ｄ１方向における長さ）は、後に形成されるチャネル領域のチャネル長Ｌに相当する。また、開口部ＯＰ１の長さ（Ｄ２方向における長さ）は、後に形成される酸化物半導体層２４の幅（Ｄ２方向における長さ）よりも長いことが好ましい。
次に、図４及び図５に示すように、金属酸化物膜１７の上に酸化物半導体膜２１を成膜する（図４に示すステップＳ１００５）。酸化物半導体膜２１は、スパッタリング法又は原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。酸化物半導体膜２１の膜厚は、例えば、１０ｎｍより大きく３０ｎｍ以下である。
酸化物半導体膜２１として、半導体の特性を有する金属酸化物を用いることができる。酸化物半導体膜２１（酸化物半導体層２４）としてインジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの酸化物半導体を用いてもよい。酸化物半導体膜２１としてＩＧＺＯを用いる場合については、後の変形例で詳述する。
スパッタリング法によって被成膜対象物に対して成膜を行うと、プラズマ中で発生したイオン及びスパッタリングターゲットによって反跳した原子が被成膜対象物に衝突するため、成膜処理に伴い被成膜対象物の温度が上昇する。被成膜対象物の温度を制御するために、例えば、被成膜対象物を冷却しながら成膜を行うことができる。例えば、被成膜対象物の被成膜面の温度（以下、「成膜温度」という。）が１００℃以下、７０℃以下、５０℃以下、又は３０℃以下になるように、被成膜対象物を当該被成膜面の反対側の面から冷却することができる。特に、本実施形態の酸化物半導体膜２１の成膜温度は、５０℃以下であることが好ましい。本実施形態では、酸化物半導体膜２１の形成を５０℃以下の成膜温度で行い、後述するＯＳアニールを４００℃以上の加熱温度で行う。このように、本実施形態では、酸化物半導体膜２１を形成する際の温度と酸化物半導体膜２１に対してＯＳアニールを行う際の温度との差分が３５０℃以上であることが好ましい。
図４及び図６に示すように、酸化物半導体層２２のパターンを形成する（図４に示すステップＳ１００６）。酸化物半導体膜２１の上にレジストマスク２３を形成し、当該レジストマスク２３を用いて酸化物半導体膜２１をエッチングする。酸化物半導体膜２１のエッチングとして、ウェットエッチングが用いられてもよく、ドライエッチングが用いられてもよい。ウェットエッチングとして、酸性のエッチャントを用いてエッチングを行うことができる。エッチャントとして、例えば、シュウ酸、ＰＡＮ、硫酸、過酸化水素水、またはフッ酸を用いることができる。これにより、パターン状の酸化物半導体層２２を形成することができる。その後、レジストマスク２３を除去する。
図４及び図７に示すように、酸化物半導体層２２のパターン形成の後に酸化物半導体層２２に対して加熱処理（ＯＳアニール）が行われる（図４に示すステップＳ１００７）。ＯＳアニールでは、酸化物半導体層２２が、所定の到達温度で所定の時間保持される。所定の到達温度は、３００℃以上５００℃以下であり、好ましくは３５０℃以上４５０℃以下である。また、到達温度での保持時間は、１５分以上１２０分以下であり、好ましくは３０分以上６０分以下である。
本実施形態では、酸化物半導体膜２１をスパッタリング法で成膜する際に、３％以上５％以下という低い酸素分圧で成膜する。
図４及び図８に示すように、金属酸化物膜１７をパターニングして、第１領域１９－１を有する金属酸化物層１８－１と、第２領域１９－２を有する金属酸化物層１８－２を形成する（図４に示すステップＳ１００８）。金属酸化物膜１７のエッチングとして、ウェットエッチングが用いられてもよく、ドライエッチングが用いられてもよい。本実施形態では、金属酸化物膜１７に形成される開口部ＯＰのＤ２方向における長さを、酸化物半導体層のチャネル幅Ｗの長さよりも長い。この状態で、金属酸化物膜１７をエッチングすることにより、金属酸化物膜１７を、第１領域１９－１を含む金属酸化物層１８－１及び第２領域１９－２を含む金属酸化物層１８－２に分離することができる。
図４及び図９に示すように、酸化物半導体層２４の上にゲート絶縁膜２６を成膜する（図４に示すステップＳ１００９）。ゲート絶縁膜２６の膜厚は、例えば、５０ｎｍ以上３００ｎｍ以下、６０ｎｍ以上２００ｎｍ以下、又は７０ｎｍ以上１５０ｎｍ以下である。
ゲート絶縁膜２６として、酸素を含む絶縁材料を用いることが好ましい。また、ゲート絶縁膜２６として、欠陥が少ない絶縁膜を用いることが好ましい。例えば、ゲート絶縁膜２６における酸素の組成比と、ゲート絶縁膜２６と同様の組成の絶縁膜（以下、「他の絶縁膜」という）における酸素の組成比と、を比較した場合、ゲート絶縁膜２６における酸素の組成比の方が当該他の絶縁膜における酸素の組成比よりも当該絶縁膜に対する化学量論比に近い。例えば、ゲート絶縁膜２６及び酸化物絶縁膜１４ｂの各々に酸化シリコン（ＳｉＯｘ）が用いられる場合、ゲート絶縁膜２６として用いられる酸化シリコンにおける酸素の組成比は、層間絶縁膜３４として用いられる酸化シリコンにおける酸素の組成比に比べて、酸化シリコンの化学量論比に近い。例えば、ゲート絶縁膜２６として、電子スピン共鳴法（ＥＳＲ）で評価したときに欠陥が観測されない層が用いられてもよい。
ゲート絶縁膜２６として欠陥が少ない絶縁膜を形成するために、３５０℃以上の成膜温度でゲート絶縁膜２６を成膜してもよい。また、ゲート絶縁膜２６を成膜した後に、ゲート絶縁膜２６の一部に酸素を打ち込む処理を行ってもよい。本実施形態では、ゲート絶縁膜２６として、欠陥が少ない絶縁膜を形成するために、３５０℃以上の成膜温度で酸化シリコンが形成される。
図４及び図９に示すように、ゲート絶縁膜２６の上に、金属酸化物膜２８を成膜する（図４に示すステップＳ１０１０）。金属酸化物膜２８の材料及び成膜方法については、金属酸化物膜１７で説明した材料及び成膜方法を参照すればよい。また、金属酸化物膜２８の膜厚は、５ｎｍより大きければよく、例えば、５ｎｍより大きく５０ｎｍ以下、５ｎｍより大きく３０ｎｍ以下、５ｎｍより大きく２０ｎｍ以下、又は５ｎｍより大きく１０ｎｍ以下である。
図４及び図９に示すように、酸化物半導体層２４の上にゲート絶縁膜２６及び金属酸化物膜２８が成膜された状態で、酸化物半導体層２４へ酸素を供給するための加熱処理（酸化アニール）が行われる（図４に示すステップＳ１０１１）。
また、酸化物半導体層２２の上面は、酸化物半導体層２２が形成された後の工程（例えば、パターニング工程又はエッチング工程）の影響を受ける。一方、酸化物半導体層２２の下面（酸化物半導体層２２の基板１１側の面）は、上記のような影響を受けにくい。
したがって、酸化物半導体層２２の上面に形成される酸素欠陥は、酸化物半導体層２２の下面に形成される酸素欠陥より多くなる。つまり、酸化物半導体層２２中の酸素欠陥は、酸化物半導体層２２の厚さ方向に一様に存在しているのではなく、酸化物半導体層２２の厚さ方向に不均一な分布で存在している。具体的には、酸化物半導体層２２中の酸素欠陥は、酸化物半導体層２２の下面側ほど少なく、酸化物半導体層２２の上面側ほど多い。
上記のような酸素欠陥の分布を有する酸化物半導体層２２に対して、一様に酸素供給処理を行う場合、酸化物半導体層２２の上面側に形成された酸素欠陥を修復するために必要な量の酸素を供給すると、酸化物半導体層２２の下面側には酸素が過剰に供給される。その結果、下面側では、過剰酸素によって酸素欠陥とは異なる欠陥準位が形成されてしまい、信頼性試験における特性変動、又は電界効果移動度の低下などの現象が発生する。したがって、このような現象を抑制するためには、酸化物半導体層２２の下面側への酸素供給を抑制しつつ、酸化物半導体層２２の上面側へ酸素を供給する必要がある。
また、上述したように、トランジスタのチャネル領域では、ソース領域及びドレイン領域と比較して、酸素欠陥が修復されることが好ましい。
酸化アニールによって、ゲート絶縁膜２６及び酸化物絶縁膜１４ｂから放出された酸素は、金属酸化物膜２８によってブロックされる。これにより、酸化物半導体層２４の上面及び側面にはゲート絶縁膜２６及び酸化物絶縁膜１４ｂから放出された酸素が供給される。これにより、酸化物半導体層２４の上面及び側面における酸素欠陥が低減される。また、酸化物絶縁膜１４ｂから放出された酸素は、金属酸化物層１８－１、１８－２によってブロックされるが、酸化物絶縁膜１４ｂと接する酸化物半導体層２４の第１領域２４ａに供給される。これにより、酸化物絶縁膜１４ｂと接する酸化物半導体層２４の第１領域２４ａにおける酸素欠陥が低減される。また、酸化物半導体層２４の下面においては、酸素の供給が抑制された領域と、酸素が供給される領域とが存在する。このように、酸化物半導体層２４の下に互いに離間する金属酸化物層１８－１、１８－２を設けることにより、酸素欠陥を修復する領域を制御することができる。酸化アニールの後に、金属酸化物膜２８を除去する（図４に示すステップＳ１０１２）。次の工程で形成されるゲート配線３２ＧＬとゲート配線１２ＧＬとを接続する場合には、このタイミングで、ゲート絶縁膜１４、１６にコンタクトホールＣＨ１を形成する。
次に、図４及び図１０に示すように、ゲート絶縁膜２６の上にゲート電極３２ＧＥを形成する（図４に示すステップＳ１０１３）。
ゲート電極３２ＧＥは、スパッタリング法によって成膜された導電膜を加工して形成される。ゲート電極３２ＧＥとして、ゲート電極１２ＧＥと同様に、一般的な金属材料が用いられる。ゲート電極３２ＧＥに用いることが可能な材料については、ゲート電極１２ＧＥの材料の記載を参照すればよい。ゲート電極３２ＧＥとして、上記の材料が単層で用いられてもよく積層で用いられてもよい。
次に、図４及び図１０に示すように、ゲート電極３２ＧＥをマスクとして、酸化物半導体層２４に不純物元素を添加する（図４に示すステップＳ１０１４）。本実施形態では、不純物元素の添加をイオン注入によって行う場合について説明するが、イオンドーピング法によって行ってもよい。
具体的には、イオン注入によって、酸化物半導体層２４の第２領域２４ｂには、ゲート絶縁膜２６を通過して、不純物元素が添加される。不純物元素として、例えば、アルゴン（Ａｒ）、リン（Ｐ）、又はボロン（Ｂ）を用いればよい。また、イオン注入法でボロン（Ｂ）の添加を行う場合は、加速エネルギーを、２０ｋｅＶ以上４０ｋｅＶ以下とし、ボロン（Ｂ）の注入量を、１×１０１４ｃｍ－２以上１×１０１６ｃｍ－２以下とすればよい。
第２領域２４ｂに不純物元素を１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下の濃度で添加することができる。このとき、第２領域２４ｂにおける酸化物半導体は、不純物元素が添加されることにより、酸素欠陥が形成される。当該酸素欠陥には、電子がトラップされやすくなる。これにより、第２領域２４ｂの抵抗を低下させて、導体として機能させることができる。
酸化物半導体層２４の第１領域２４ａ及び第３領域２４ｃは、ゲート電極３２ＧＥと重畳するため、不純物元素が添加されない。また、第１領域２４ａは、酸素アニールによって、酸化物絶縁膜１４ｂ及びゲート絶縁膜２６の双方から酸素が供給されている。これにより、第１領域２４ａの抵抗を増加させることができるので、半導体として機能させることができる。第３領域２４ｃは、酸化アニールによって、ゲート絶縁膜２６から酸素が供給されるが、酸化物絶縁膜１４ｂからの酸素は、金属酸化物層１８－１、１８－２によってブロックされる。これにより、第３領域２４ｃにおける抵抗は、第１領域２４ａよりも低く、第３領域２４ｃよりも高くすることができる。したがって、第３領域２４ｃをＬＤＤ領域のように機能させることができる。
図４に示すように、ゲート絶縁膜２６及びゲート電極３２ＧＥの上に層間膜として層間絶縁膜３４を成膜する（図４に示すステップＳ１０１５）。
層間絶縁膜３４の成膜方法及び絶縁材料は、ゲート絶縁膜１４の材料の説明を参照すればよい。層間絶縁膜３４の膜厚は、５０ｎｍ以上５００ｎｍ以下である。層間絶縁膜３４の膜厚は、５０ｎｍ以上５００ｎｍ以下である。本実施形態では、層間絶縁膜３４として、例えば、酸化シリコンと、窒化シリコンとが積層されて形成される。
図１に示すように、ゲート絶縁膜２６及び層間絶縁膜３４にコンタクトホールＣＨ２、ＣＨ３を形成する（図４に示すステップＳ１０１６）。コンタクトホールＣＨ２、ＣＨ３によって、酸化物半導体層２４の第２領域２４ｂが露出されている。
最後に、コンタクトホールによって露出された酸化物半導体層２４の上及び層間絶縁膜３４の上にソース電極３６ＳＥ及びドレイン電極３６ＤＥを形成することで（図４に示すステップＳ１０１７）、図１に示す半導体装置１０を形成することができる。
ソース電極３６ＳＥ及びドレイン電極３６ＤＥは、例えば、スパッタリング法により成膜された導電膜を加工することで形成される。ソース電極３６ＳＥ及びドレイン電極３６ＤＥとして、ゲート電極１２ＧＥと同様に、一般的な金属材料が用いられる。ソース電極３６ＳＥ及びドレイン電極３６ＤＥに用いることが可能な材料については、ゲート電極１２ＧＥの記載を参照すればよい。ソース電極３６ＳＥ及びドレイン電極３６ＤＥとして、上記の材料が単層で用いられてもよく積層で用いられてもよい。
以上の工程により、図１に示す半導体装置１０を製造することができる。
〈変形例〉
次に、半導体装置１０における構造が一部異なる半導体装置１０Ａ～図１０Ｅにについて、図１１～図２２を参照して説明する。半導体装置１０Ａ～１０Ｅにおいて、特に断りがない限り、酸化物半導体層２４としてＰｏｌｙ－ＯＳを用い、金属酸化物膜１７、及び金属酸化物層１８として酸化アルミニウムを用いる場合について説明する。
図１１は、本発明の一実施形態に係る半導体装置１０Ａである。図１２は、図１１に示す半導体装置１０Ａの一部を拡大した拡大図である。図１１に示す半導体装置１０Ａは、ゲート電極３２ＧＥが、第１領域１９－１及び第２領域１９－２と重畳していない構造を有する。つまり、ゲート電極３２ＧＥは、互いに離間する金属酸化物層１８－１と金属酸化物層１８－２との間に設けられる。図１１に示す半導体装置１０Ａの製造方法は、半導体装置１０と同様であるため、適宜参照して説明する。
図１１では、Ｄ１方向におけるゲート電極１２ＧＥの幅は、金属酸化物層１８－１と金属酸化物層１８－２との長さよりも長く、ゲート電極３２ＧＥの幅は、金属酸化物層１８－１と金属酸化物層１８－２との長さよりも短い。
半導体装置１０Ａを製造する場合、図４に示すステップＳ１０１１の際に、酸化物絶縁膜１４ｂと接する酸化物半導体層２４には、酸化物絶縁膜１４ｂ及びゲート絶縁膜２６の双方から酸素が供給されるため、酸素欠陥が低減される。また、金属酸化物層１８－１、１８－２と接する酸化物半導体層２４は、ゲート絶縁膜２６から酸素が供給されるが、酸化物絶縁膜１４ｂからは酸素が供給されることが抑制されるため、酸素欠陥の修復が抑制される。図４に示すステップＳ１０１２、Ｓ１０１３を経た後、ステップＳ１０１４の際に、ゲート電極３２ＧＥをマスクとして、酸化物半導体層２４に不純物元素が添加される。
酸化物半導体層２４のゲート電極３２ＧＥと重なる領域は、ゲート電極３２ＧＥと重畳するため、不純物元素が添加されない。当該領域は、酸化アニールによって酸素欠陥が修復されており、その後不純物元素も添加されない。当該領域を半導体として機能させることができ、チャネル領域（第１領域２４ａ）として機能させることができる。酸化物半導体層２４において、ゲート電極３２ＧＥと重ならず、金属酸化物層１８－１、１８－２とも重なる領域には、酸化アニールよって酸素の修復が抑制されており、不純物元素も添加されている。当該領域を、導体として機能させることができ、ソース領域及びドレイン領域（第２領域２４ｂ）として機能させることができる。また、酸化物半導体層２４において、ゲート電極３２ＧＥと重ならず、金属酸化物層１８－１、１８－２とも重ならない領域は、酸化アニールによって酸素欠陥が修復されており、不純物元素が添加されている。そのため、当該領域の抵抗を、第２領域２４ｂよりも高く、第１領域２４ａよりも低くすることができる。これにより、当該領域を、ＬＤＤ領域のように機能させることができる。ＬＤＤ領域として機能させる領域を第３領域２４ｃとよぶ。
〈変形例２〉
図１３は、本発明の一実施形態に係る半導体装置１０Ｂである。半導体装置１０Ｂは、ゲート電極３２ＧＥの下及びゲート配線３２ＧＬの下以外のゲート絶縁膜２６が除去されている。つまり、酸化物半導体層２４の第２領域２４ｂが露出されている。なお、図１３に示す半導体装置１０Ｂの製造方法は、半導体装置１０と同様であるため、適宜参照して説明する。
半導体装置１０Ｂを製造する場合、図４に示すステップＳ１０１３の際に、ゲート電極３２ＧＥ及びゲート配線３２ＧＬをエッチングで形成した後も、ゲート絶縁膜２６を除去し続ければよい。図４に示すステップＳ１０１５の際に、当該酸素欠陥には、層間絶縁膜３４に含まれる水素に起因する電子がトラップされやすくなる。そのため、第２領域２４ｂの抵抗を低下させることができる。
〈変形例３〉
図１４は、本発明の一実施形態に係る半導体装置１０Ｃである。図１５は、本発明の一実施形態に係る半導体装置１０Ｃの概要を示す平面図である。半導体装置１０Ｃは、金属酸化物膜１７に開口部ＯＰ１が設けられている。金属酸化物膜１７は、第１領域１９－１と第２領域１９－２との間に開口部ＯＰ１を有する。また、金属酸化物膜１７に、ゲート配線１２ＧＬとゲート配線３２ＧＬとが接続される領域において開口部ＯＰ２が設けられている。金属酸化物膜１７において、酸化物半導体層２４の第２領域２４ｂと接する領域が、第１領域１９－１及び第２領域１９－２に対応する。なお、図１４に示す半導体装置１０Ｃの製造方法は、半導体装置１０の製造方法と同様であるため、適宜参照して説明する。
半導体装置１０Ｃを製造する場合、図４に示すステップＳ１００４の際に、ゲート電極１２ＧＥと重畳する領域に開口部ＯＰ１を形成するだけでなく、ゲート配線１２ＧＬと重畳する領域にも開口部ＯＰ２を形成する。開口部ＯＰ１及び開口部ＯＰ２の形成は、例えば、フッ酸を用いたウェットエッチングで行えばよい。半導体装置１０Ｃでは、金属酸化物膜１７が膜状で基板１１の全面に設ける。そのため、図４に示すステップＳ１００８の金属酸化物膜１７をパターニングする工程が省略される。金属酸化物膜１７はエッチングされにくいため、窒化物絶縁膜１４ａ、酸化物絶縁膜１４ｂ、ゲート絶縁膜２６と同じ工程でコンタクトホールを形成することが困難である。したがって、図４に示すステップＳ１００４の際に、予め開口部ＯＰ２を形成しておくことで、後の工程において、窒化物絶縁膜１４ａ、酸化物絶縁膜１４ｂ、ゲート絶縁膜２６にコンタクトホールＣＨ１を形成することが容易になる。
半導体装置１０Ｃを製造する場合、図４に示すステップＳ１０１１の際に、金属酸化物膜１７とゲート絶縁膜２６とが接した状態で酸化アニールが行われる。図１６は、半導体装置１０Ｃを製造する場合の酸化アニールの工程を説明する図である。これにより、酸化物絶縁膜１４ｂから放出された酸素は、金属酸化物膜１７によってブロックされるが、酸化物絶縁膜１４ｂと接する酸化物半導体層２４の領域に供給される。図１６では、金属酸化物膜１７が膜状で基板１１の全面に設けられているため、酸化物絶縁膜１４ｂとゲート絶縁膜２６とはほとんど接していない。そのため、酸化アニールの際に、酸化物絶縁膜１４ｂから放出された酸素がゲート絶縁膜２６に移動することを抑制できる。これにより、酸化物半導体層２４の第２領域２４ｂに酸素が供給されることを抑制することができる。また、酸化物半導体層２４の第１領域２４ａに集中的に酸素が供給されるため、第１領域２４ａの酸素欠陥を修復することができる。
〈変形例４〉
図１７は、本発明の一実施形態に係る半導体装置１０Ｄである。半導体装置１０Ｄは、半導体装置１０Ｃの構造において、ゲート電極３２ＧＥの下及びゲート配線３２ＧＬの下以外のゲート絶縁膜２６が除去されている。つまり、酸化物半導体層２４の第２領域２４ｂが露出されている。なお、図１７に示す半導体装置１０Ｄの製造方法は、半導体装置１０Ｃの製造方法と同様であるため、適宜参照して説明する。
半導体装置１０Ｄを製造する場合、図４に示すステップＳ１０１３の際に、ゲート電極３２ＧＥ及びゲート配線３２ＧＬをエッチングで形成した後も、ゲート絶縁膜２６を除去し続ければよい。図４に示すステップＳ１０１５の際に、当該酸素欠陥には、層間絶縁膜３４に含まれる水素に起因する電子がトラップされやすくなる。そのため、第２領域２４ｂの抵抗を低下させることができる。
〈変形例５〉
図１８は、本発明の一実施形態に係る半導体装置１０Ｅである。図１９は、図１１に示す半導体装置１０Ｅの一部を拡大した拡大図である。図１８に示す半導体装置１０Ｅでは、金属酸化物層１８－１、１８－２として、酸化アルミニウムに代えて、酸化物半導体が用いられている。半導体装置１０Ｅでは、酸化アルミニウムを用いた金属酸化物層１８－１、１８－２と区別するために、酸化物半導体層４４－１、４４－２と記載する。また、酸化物半導体層４４－１、４４－２を、酸化物半導体層４４と呼ぶ場合がある。
酸化物半導体層４４－１、４４－２は、近接する絶縁膜から放出される酸素及び水素の透過を抑制する機能を有する。酸化物半導体層４４－１、４４－２として、半導体の特性を有する金属酸化物を用いることができる。酸化物半導体層２４に含まれるインジウムの含有量は、酸化物半導体層４４－１、４４－２に含まれるインジウムの含有量よりも多い。半導体装置１０Ｅでは、酸化物半導体層２４と酸化物半導体層４４－１、４４－２とで、酸化物半導体材料が異なっていてもよい。
酸化物半導体層４４－１、４４－２の膜厚は、例えば、５ｎｍより大きく５０ｎｍ以下、５ｎｍより大きく３０ｎｍ以下、５ｎｍより大きく２０ｎｍ以下、又は５ｎｍより大きく１０ｎｍ以下である。酸化物半導体層４４－１、４４－２の膜厚が、少なくとも５ｎｍより大きければ、近接する絶粘膜からの酸素及び水素の透過を抑制することができる。酸化物半導体層４４は、互いに離間して設けられた第１領域１９－１及び第２領域１９－２を有する。つまり、第１領域１９－１及び第２領域１９－２とは、酸化物半導体層２４と接する酸化物半導体層４４の領域をいう。図１８では、酸化物半導体層４４は、第１領域１９－１を含む酸化物半導体層４４－１と、第２領域１９－２を含む金属酸化物層１８－２とを含む。
酸化物半導体層４４－１、４４－２は、酸化物絶縁膜１４ｂから放出された酸素をブロックするとともに、半導体装置１０Ｅ半導体層とても機能する。したがって、酸化物半導体層２４と酸化物半導体層４４－１、４４－２を一つの半導体層とみなすこともできる。この場合、第１領域２４ａ（チャネル領域）の膜厚ｔｃｈは、酸化物半導体層２４のみの厚さである。第２領域２４ｂ（ソース領域及びドレイン領域）の膜厚ｔＳＤは、酸化物半導体層２４、及び酸化物半導体層４４－１又は酸化物半導体層４４－２の厚さである。第２領域２４ｂのうちコンタクトホールＣＨ３が形成される領域の膜厚をｔｃｎｔは、酸化物半導体層２４、及び酸化物半導体層４４－１又は酸化物半導体層４４－２の厚さである。コンタクトホールＣＨ３の形成時に、第２領域２４ｂが膜減りする場合もある。そのため、酸化物半導体層２４、４４の膜厚が、ｔｃｈ＜ｔｃｎｔ≦ｔＳＤの関係を満たせばよい。酸化物半導体層２４は膜厚が薄いほど酸化物半導体層２４を酸化させるために必要な酸素供給量が減少する。そのため、酸化物半導体層２４の膜厚が薄いほど少ない酸素供給量で抗低抵抗化することができる。したがって、酸化物半導体層２４、４４の膜厚を、ｔｃｈ＜ｔｃｎｔ≦ｔＳＤの関係を満足すことにより、チャネル領域を低抵抗化することができ、ソース領域及びドレイン領域を低抵抗化させやすくなる。
図２０は、本発明の一実施形態に係る半導体装置１０Ｅの製造方法を示すシーケンス図である。図２０に示す半導体装置１０Ｅの製造方法は、半導体装置１０と同様の工程を多く含むため、異なる点について説明する。
図２０に示すように、酸化物絶縁膜１４ｂの上に、ＩＧＺＯの酸化物半導体膜４３を成膜する（図２０に示すステップＳ１１０３）。酸化物半導体膜４３は、スパッタリング法又は原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。酸化物半導体膜４３の膜厚は、例えば、５ｎｍより大きく５０ｎｍ以下、５ｎｍより大きく３０ｎｍ以下、５ｎｍより大きく２０ｎｍ以下、又は５ｎｍより大きく１０ｎｍ以下である。
図２０に示すように、酸化物半導体膜４３に開口部ＯＰ１を形成する（図４に示すステップＳ１１０４）。酸化物半導体膜４３に設けられる開口部ＯＰ１は、ゲート電極１２ＧＥと重畳する領域に設けられる。図示しないが、ゲート電極１２ＧＥが延在する方向と平行になるように、開口部ＯＰ１が設けられる。なお、開口部ＯＰ１の幅は、後に形成されるチャネル領域のチャネル長Ｌに相当する。
図２０に示すように、酸化物半導体膜４３の上に酸化物半導体膜２１を成膜する（図２０に示すステップＳ１１０５）。ここで、酸化物半導体膜２１に含まれるインジウムの含有量は、酸化物半導体膜４３に含まれるインジウムの含有量よりも多い。
図２０及び図２１に示すように、酸化物半導体層４４及び酸化物半導体層２４のパターンを形成する（図２０に示すステップＳ１１０６）。酸化物半導体膜２１の上にレジストマスクを形成し、当該レジストマスク２３を用いて酸化物半導体膜４３、２１をエッチングする。これにより、パターン状の酸化物半導体層２２、４４を形成することができる。その後、レジストマスク２３を除去する。図２０に示すステップＳ１１０７～Ｓ１１１６の工程は、図４に示すステップＳ１００７、Ｓ１００９～Ｓ１０１７の工程と同様である。
半導体装置１０Ｅにおいても、金属酸化物層１８－１、１８－２に酸化アルミニウムを用いる場合と同様に、酸化物半導体層４４－１、４４－２によって、酸化物絶縁膜１４ｂから放出された酸素をブロックする効果を有する。したがって、半導体装置１０Ｅは、良好な信頼性試験結果を得ることができ、オン電流を増加させることができる。
詳細に説明はしないが、半導体装置１０Ａ、１０Ｂにおいても、金属酸化物層１８として、酸化アルミニウムに代えて、ＩＧＺＯを用いてもよい。金属酸化物層１８としてＩＧＺＯを用いる場合、半導体装置１０Ｅの酸化物半導体層４４の説明を参照すればよい。この場合、酸化物半導体層２４に含まれるインジウムの含有量は、金属酸化物層１８に含まれるインジウムの含有量よりも多い。半導体装置１０Ｆでは、酸化物半導体層２４と金属酸化物層１８に用いられる酸化物半導体とで、酸化物半導体材料が異なっていてもよい。
〈第２実施形態〉
図２３～図３１を用いて、本発明の一実施形態に係る半導体装置１０Ｆ～１０Ｈについて説明する。特に断りがない限り、金属酸化物膜１７、３７、及び金属酸化物層１８、３８として酸化アルミニウムを用いる場合について説明する。
〈半導体装置１０Ｆの構成〉
図２３～図２６を用いて、本発明の一実施形態に係る半導体装置１０Ｆの構成について説明する。図２３は、本発明の一実施形態に係る半導体装置１０Ｆの概要を示す断面図である。図２４は、図１に示す半導体装置１０Ｆの一部を拡大した拡大図である。
図２３に示すように、半導体装置１０Ｆは基板１１の上方に設けられている。半導体装置１０Ｆは、酸化物絶縁膜１４ｂ、金属酸化物層３８、金属酸化物層１８－１、１８－２、酸化物半導体層２４、ゲート絶縁膜２６、及びゲート電極３２ＧＥを少なくとも含む。また、酸化物半導体層２４、ゲート絶縁膜２６、及びゲート電極３２ＧＥを指して、トランジスタと呼ぶ場合がある。半導体装置１０Ｆは、ゲート電極１２ＧＥ、窒化物絶縁膜１４ａ、層間絶縁膜３４、ソース電極３６ＳＥ、及びドレイン電極３６ＤＥをさらに含んでいてもよい。半導体装置１０Ｆの構成において、金属酸化物層１８－１、１８－２と、酸化物半導体層２４との間に金属酸化物層３８が設けられること以外は、半導体装置１０の構成と同様である。
金属酸化物層１８、３８は、アルミニウムを主成分とする金属酸化物層を含む層であり、酸素や水素などのガスを遮蔽するガスバリア膜としての機能を備える。金属酸化物層１８、３８は、互いに離間して設けられた第１領域１９－１及び第２領域１９－２と、第１領域１９－１と第２領域１９－２との間に設けられた第３領域１９－３と、有する。具体的には、第１領域に相当する第１－１部分と、前記第２領域に相当する第１－２部分と、前記第３領域に相当する第１－３部分と、を有する３８金属酸化物層と、第１－１部分の下に設けられ、第１領域に相当する金属酸化物層１８－１と、第１－２部分の下に設けられ、第２領域に相当する金属酸化物層１８－２と、を含む。
金属酸化物層１８、３８は、近接する酸化物絶縁膜１４ｂから供給される酸素の透過を抑制する機能を有する。そのため、金属酸化物層１８、３８を、一つの金属酸化物層とみなすことができる。
金属酸化物層３８は、酸化物絶縁膜１４ｂ、金属酸化物層１８－１、１８－２の上に設けられる。金属酸化物層３８は、酸化アルミニウムである。金属酸化物層１８－１、１８－２の膜厚は、金属酸化物層３８の膜厚よりも大きい。金属酸化物層３８の膜厚は、５ｎｍ以下である。また、金属酸化物層１８－１、１８－２は、酸化アルミニウムである。金属酸化物層１８－１の膜厚及び金属酸化物層１８－２の膜厚は、例えば、５ｎｍより大きく５０ｎｍ以下、５ｎｍより大きく３０ｎｍ以下、５ｎｍより大きく２０ｎｍ以下、又は５ｎｍより大きく１０ｎｍ以下である。金属酸化物層１８、３８を一つの金属酸化物層とみなす場合、第１領域１９－１及び第２領域１９－２における金属酸化物層の膜厚が、第３領域１９－３における金属酸化物層の膜厚よりも大きければよい。また、金属酸化物層１８、３８を一つの金属酸化物層とみなすときに、第１領域１９－１及び第２領域１９－２における金属酸化物層１８、３８を合計した膜厚が、５ｎｍより大きく５０ｎｍ以下となるようにしてもよい。
〈半導体装置１０Ｆの製造方法〉
図２５～図２７を用いて、本発明の一実施形態に係る半導体装置１０Ｆの製造方法について説明する。図２５は、本発明の一実施形態に係る半導体装置１０Ｆの製造方法を示すシーケンス図である。図２５では、ステップＳ１２１３～ステップＳ１２１６の工程を省略して図示しているが、図４に示すステップＳ１０１２～ステップＳ１０１５の工程と同様であるため、適宜参照すればよい。図２６～図２７は、本発明の一実施形態に係る半導体装置１０Ｆの製造方法を示す断面図である。
図２５に示すステップＳ１２０１～Ｓ１２０４の工程については、図３に示すＳ１００１～Ｓ１００４の工程と同様である。ステップＳ１２０４の工程によって、金属酸化物膜１７に開口部ＯＰが形成される。
図２５に示すように、金属酸化物膜１７の上に、金属酸化物膜３７を成膜する（図２５に示すステップＳ１２０５）。金属酸化物膜３７は、金属酸化物膜１７と同様に、アルミニウムを主成分とする金属酸化物が用いられる。金属酸化物膜３７は、金属酸化物膜１７と同様の成膜方法を用いればよい。また、金属酸化物膜３７の膜厚は、５ｎｍ以下であることが好ましい。
図２５に示すステップＳ１２０６～ステップＳ１２０８の工程については、図４に示すステップＳ１００５～ステップＳ１００７の工程と同様である。
図２５のステップＳ１２０９に示すように、酸化物半導体層２４をマスクとして、金属酸化物膜１７、３７をパターニングする。これにより、図２７に示すように、金属酸化物層３８、金属酸化物層１８－１、１８－２を形成することができる。図２５に示すように、金属酸化物層１８－１の側壁及び金属酸化物層１８－２の側壁と、金属酸化物層３８の側壁と、酸化物半導体層２４の側壁とは直線状に並ぶ。
図２５に示すステップＳ１２１０～ステップＳ１２１２の工程については、図４に示すステップＳ１００９～ステップＳ１０１１の工程と同様である。ステップＳ１２１２に示す酸化アニールによって、ゲート絶縁膜２６及び酸化物絶縁膜１４ｂから放出された酸素は、金属酸化物膜２８によってブロックされる。これにより、酸化物半導体層２４の上面及び側面には、ゲート絶縁膜２６及び酸化物絶縁膜１４ｂから放出された酸素が供給される。
上述したように、酸化物半導体層２４中の酸素欠陥は、酸化物半導体層２２の厚さ方向に一様に分布しているのではなく、酸化物半導体層２４の下面よりも上面に酸素欠陥が多く存在している。酸化物半導体層２４の下面が酸化物絶縁膜１４ｂと接している場合、酸化物半導体層２４の下面において過剰に酸素が供給されることがある。その結果、下面側では過剰酸素によって酸素欠陥とは異なる欠陥準位が形成されてしまい、信頼性試験における特性変動、又は電界効果移動度の低下などの現象が発生する。したがって、このような現象を抑制するためには、酸化物半導体層２２の下面側への酸素供給を抑制しつつ、酸化物半導体層２２の上面側へ酸素を供給する必要がある。
半導体装置１０Ｆでは、酸化物半導体層２４と酸化物絶縁膜１４ｂとの間に５ｎｍ以下の金属酸化物層３８を設けている。金属酸化物層３８の膜厚が薄いため、酸化物絶縁膜１４ｂからの酸素を透過させるとともに、ブロックすることもできる。
第１領域２４ａは、加熱処理により、酸化物絶縁膜１４ｂとゲート絶縁膜２６との双方から酸素が供給される。第１領域２４ａには、金属酸化物層３８が設けられているが、膜厚が５ｎｍ以下と薄いため、酸化物絶縁膜１４ｂからの酸素を透過させることができる。したがって、半導体装置１０と比較して、第１領域２４ａに過剰に酸素が供給されることを抑制することができるので、欠陥準位の生成を抑制することができる。酸化アニールにより、第１領域２４ａの抵抗を増加させることができるので、半導体として機能させることができる。よって、第１領域２４ａは、チャネル領域として機能する。第１領域２４ａの抵抗は、第２領域２４ｂ及び第３領域２４ｃの抵抗よりも高い。
第２領域２４ｂ及び第３領域２４ｃは、金属酸化物層１８－１、１８－２、及び金属酸化物層３８と重畳する領域である。第２領域２４ｂには、加熱処理により、ゲート絶縁膜２６から酸素が供給されるが、酸化物絶縁膜１４ｂからの酸素の移動は、金属酸化物層１８－１、１８－２、３８によって抑制される。そのため、第２領域２４ｂ及び第３領域２４ｃは、第１領域２４ａよりも抵抗を低減することができる。また、第２領域２４ｂには、酸化アニールのあとに不純物元素が添加されることで、第３領域２４ｃよりも抵抗を下げることができる。第２領域２４ｂは、ソース領域及びドレイン領域として機能し、第３領域２４ｃは、ＬＤＤ領域のように機能させることができる。
第３領域１９－３に５ｎｍ以下の金属酸化物層３８を設けることにより、酸化物絶縁膜１４ｂから酸化物半導体層２４に過剰に酸素が供給されることを抑制することができる。その結果、下面側に過剰に供給された酸素欠陥による欠陥準位の形成を抑制することができるため、信頼性試験における特性変動を抑制し、電界効果移動度を増加させることができる。
図２５のステップＳ１２１３～ステップＳ１２１８の工程については、図４に示すステップＳ１０１１～ステップＳ１０１７の工程と同様である。以上の工程によって、図２３に示す半導体装置１０Ｆを製造することができる。
半導体装置１０Ｆにおいて、金属酸化物層１８として酸化アルミニウムに代えてＩＧＺＯを用いてもよい。金属酸化物層１８としてＩＧＺＯを用いる場合、半導体装置１０Ｅの酸化物半導体層４４の説明を参照すればよい。金属酸化物層１８としてＩＧＺＯを用いる場合、金属酸化物層３８として、酸化アルミニウムを用いることが好ましい。この場合、酸化物半導体層２４に含まれるインジウムの含有量は、金属酸化物層１８に含まれるインジウムの含有量よりも多い。半導体装置１０Ｆでは、酸化物半導体層２４と金属酸化物層１８に用いられる酸化物半導体とで、酸化物半導体材料が異なっていてもよい。
次に、半導体装置１０Ｆにおける構造が一部異なる半導体装置１０Ｇ～図１０Ｈにについて、図２８～図３１を参照して説明する。金属酸化物膜１７、及び金属酸化物層１８として酸化アルミニウムを用いる場合について説明する。
〈変形例６〉
図２８は、本発明の一実施形態に係る半導体装置１０Ｇである。半導体装置１０Ｇは、金属酸化物膜１７に開口部ＯＰ１、開口部ＯＰ２が設けられている。金属酸化物膜１７に、開口部ＯＰ１を挟むように、第１領域１９－１及び第２領域１９－２が設けられている。具体的には、金属酸化物層は、第１領域１９－１に相当する第１－１部分と、第２領域１９－２に相当する第１－２部分と、第３領域１９－３に相当する第１－３部分と、を有する金属酸化物層３８と、第１領域１９－１と第２領域１９－２との間に開口部ＯＰ１を有し、第１－１部分及び第１－２部分の下に設けられ、第１領域１９－１及び第２領域１９－２に相当する金属酸化物膜１７と、を含む。半導体装置１０Ｇの製造方法は、半導体装置１０Ｆの製造方法と同様であるため、異なる点についてのみ説明する。
半導体装置１０Ｇの製造方法において、半導体装置１０Ｆの製造方法と異なる点は、図２５に示すステップＳ１１０９の工程である。半導体装置１０Ｇの製造方法では、酸化物半導体層２４をマスクとして、金属酸化物膜３７をエッチングし、金属酸化物膜１７はエッチングしなくてよい。これにより、酸化物半導体層２４の側面と、金属酸化物層３８の側面とを直線状にすることができる。
半導体装置１０Ｇにおいて、金属酸化物膜１７として酸化アルミニウムに代えてＩＧＺＯを用いてもよい。金属酸化物膜１７としてＩＧＺＯを用いる場合、半導体装置１０Ｅの酸化物半導体膜４３の説明を参照すればよい。金属酸化物膜１７としてＩＧＺＯを用いる場合、金属酸化物層３８として、酸化アルミニウムを用いることが好ましい。金属酸化物膜１７としてＩＧＺＯを用いる場合、酸化物半導体層２４に含まれるインジウムの含有量は、金属酸化物膜１７に含まれるインジウムの含有量よりも多い。半導体装置１０Ｇでは、酸化物半導体層２４と金属酸化物膜１７に用いられる酸化物半導体とで、酸化物半導体材料が異なっていてもよい。半導体装置１０Ｇの製造方法において、金属酸化物膜１７としてＩＧＺＯを用いる場合には、図２５に示すステップＳ１２０７に示す工程にて、酸化物半導体膜２１をエッチングした後に、ステップＳ１２０８の工程を経て、ステップＳ１２０９に示す工程にて、金属酸化物膜３７のみをエッチングして、金属酸化物層３８を形成すればよい。
〈変形例７〉
図２９は、本発明の一実施形態に係る半導体装置１０Ｈである。半導体装置１０Ｈは、金属酸化物膜１７に開口部ＯＰ１、開口部ＯＰ２が設けられている。金属酸化物膜１７に、開口部ＯＰ１を挟むように、第１領域１９－１及び第２領域１９－２が設けられている。半導体装置１０Ｈの製造方法は、半導体装置１０Ｆの製造方法と同様であるため、異なる点についてのみ説明する。
半導体装置１０Ｈの製造方法において、半導体装置１０Ｆの製造方法と異なる点は、図２５のステップＳ１２０９の工程である。半導体装置１０の製造方法では、金属酸化物膜１７のエッチングをしなくてよいため、ステップＳ１２０９の工程を省略する。ゲート電極３２ＧＥ及びゲート配線３２ＧＬを形成する前に、ゲート絶縁膜２６、金属酸化物膜３７、及びゲート絶縁膜１４にコンタクトホールＣＨ１を形成する際に、異なる材質の絶縁膜が含まれるため、一度のエッチング工程でコンタクトホールＣＨ１を形成することができない。したがって、それぞれ異なるエッチング方法によって加工する必要がある。
一つ目の方法として、フッ素系ガスを用いたドライエッチングによって、ゲート絶縁膜２６をエッチングした後、ウェットエッチングによって開口部ＯＰ２の内側の金属酸化物膜３７を除去し、フッ素系ガスを用いたドライエッチングによって、ゲート絶縁膜１４をエッチングしてもよい。二つ目の方法として、フッ素系ガスを用いたドライエッチングによって、ゲート絶縁膜２６をエッチングした後、塩素系ガスを用いたドライエッチングによって開口部ＯＰ２の内側の金属酸化物膜３７を除去し、フッ素系ガスを用いたドライエッチングによって、ゲート絶縁膜１４をエッチングしてもよい。三つ目の方法として、塩素系ガスを用いたドライエッチングによって、ゲート絶縁膜２６及び金属酸化物膜３７をエッチングした後、フッ素系ガスを用いたドライエッチングによってゲート絶縁膜１４をエッチングしてもよい。四つ目の方法として、ウェットエッチングによって、ゲート絶縁膜２６及び金属酸化物膜３７をエッチングした後、フッ素系ガスを用いたドライエッチングによってゲート絶縁膜１４をエッチングしてもよい。五つ
目の方法として、フッ素系ガスを用いたドライエッチングによって、ゲート絶縁膜２６、金属酸化物膜３７及びゲート絶縁膜１４をエッチングしてもよい。ただし、金属酸化物膜３７をエッチングするときには、バイアスを高めることが好ましい。図２９に示すように、金属酸化物膜３７の開口部ＯＰ２の内側にも、金属酸化物膜３７が設けられる。
半導体装置１０Ｈにおいて、金属酸化物膜１７として酸化アルミニウムに代えてＩＧＺＯを用いてもよい。金属酸化物膜１７としてＩＧＺＯを用いる場合、金属酸化物膜３７として、酸化アルミニウムを用いることが好ましい。
〈変形例８〉
半導体装置１０、１０Ａ～１０Ｅにおいて、酸化物半導体層２４として、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）を用いてもよい。酸化物半導体層２４としてＩＧＺＯを用いる場合の断面構造については、半導体装置１０、１０Ａ～１０Ｅのそれぞれの説明を参照すればよい。酸化物半導体層２４としてＩＧＺＯを用いる場合この場合の半導体装置の製造方法について、図３０に示す。図３０において、図４に示すシーケンス図との違いは、ステップＳ１３０５、Ｓ１３０６、Ｓ１３０８の工程である。後のエッチング工程を考慮すると、ステップＳ１３０５において、ＩＧＺＯの膜厚を１０ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下で成膜することが好ましい。ステップＳ１３０６において、レジストマスクを用いて酸化物半導体膜２１をエッチングした後に続けて金属酸化物膜１７をエッチングすることで、酸化物半導体層４６及び金属酸化物層１８を形成することが好ましい。その後、ステップＳ１３０７～ステップＳ１３１６の工程は、図４に示すステップＳ１００７、ステップＳ１００９～ステップＳ１０１７の工程と同様であるため、詳細な説明を省略する。
〈変形例９〉
半導体装置１０Ｆにおいて、酸化物半導体層２４として、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）を用いてもよい。酸化物半導体層２４としてＩＧＺＯを用いる場合の断面構造については、半導体装置１０Ｆの説明を参照すればよい。半導体装置１０Ｆにおいて、酸化物半導体層２４としてＩＧＺＯを用いる場合の半導体装置の製造方法について、図３１に示す。図３１において、図２５に示すシーケンス図の違いは、ステップＳ１４０６～ステップＳ１４０７の工程である。ステップＳ１４０６において、ＩＧＺＯの膜厚を１０ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下で成膜することが好ましい。ステップＳ１４０７において、レジストマスクを用いて酸化物半導体膜２１をエッチングした後に続けて金属酸化物膜１７、３７をエッチングすることで、酸化物半導体層２２及び金属酸化物層１８、３８を形成することが好ましい。その後、ステップＳ１４０８～ステップＳ１４１７の工程は、図２５に示すステップＳ１００７、ステップＳ１００９～ステップＳ１０１７の工程と同様であるため、詳細な説明を省略する。
〈変形例１０〉
半導体装置１０Ｇにおいて、酸化物半導体層２４としてＩＧＺＯを用いてもよい。酸化物半導体層２４としてＩＧＺＯを用いる場合、金属酸化物膜１７、３７として、酸化アルミニウムを用いてもよい。または、金属酸化物膜１７としてＩＧＺＯを用い、金属酸化物層３８として酸化アルミニウムを用いてもよい。半導体装置１０Ｇの製造方法において、酸化物半導体層２４としてＩＧＺＯを用いる場合には、図２５に示すステップＳ１２０７に示す工程にて、酸化物半導体膜２１と金属酸化物膜３７の双方をエッチングして、酸化物半導体層２２と金属酸化物層３８を形成すればよい。
〈変形例１１〉
半導体装置１０Ｈにおいて、酸化物半導体層２４としてＩＧＺＯを用いてもよい。酸化物半導体層２４としてＩＧＺＯを用いる場合、金属酸化物膜１７、３７として、酸化アルミニウムを用いてもよい。または、金属酸化物膜１７としてＩＧＺＯを用い、金属酸化物層３８として酸化アルミニウムを用いてもよい。半導体装置１０Ｈの製造方法において、酸化物半導体層２４としてＩＧＺＯを用いる場合には、図２５に示すステップＳ１２０７に示す工程にて、酸化物半導体膜２１のみエッチングして、酸化物半導体層２２と金属酸化物層３８を形成すればよい。
〈変形例１２〉
半導体装置１０Ｂ～半導体装置１０Ｈについては、Ｄ１方向におけるゲート電極３２ＧＥの幅が、第１領域２４ａの長さよりも長い場合について説明したが、これに限定されない。半導体装置１０Ｂ～半導体装置１０Ｈにおいて、Ｄ１方向におけるゲート電極３２ＧＥの幅は、酸化物半導体層２４の第１領域２４ａの長さよりも短くてもよい。
本発明の実施形態として上述した各実施形態及び変形例は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態及び変形例の半導体装置及び表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０：半導体装置、１０Ａ～１０Ｈ：半導体装置、１２ＧＥ：ゲート電極、１２ＧＬ：ゲート配線、１３：ゲート絶縁膜、１４：ゲート絶縁膜、１４ａ：窒化物絶縁膜、１４ｂ：酸化物絶縁膜、１７：金属酸化物膜、１８：金属酸化物層、１８－１：金属酸化物層、１８－２：金属酸化物層、１９－１：第１領域、１９－２：第２領域、１９－３：第３領域、２１：酸化物半導体膜、２２：酸化物半導体層、２３：レジストマスク、２４：酸化物半導体層、２４ａ：第１領域、２４ｂ：第２領域、２４ｃ：第３領域、２６：ゲート絶縁膜、２８：金属酸化物膜、３２ＧＥ：ゲート電極、３２ＧＬ：ゲート配線、３４：層間絶縁膜、３６ＤＥ：ドレイン電極、３６ＳＥ：ソース電極、３６ＳＬ：ソース配線、３７：金属酸化物膜、３８：金属酸化物層、４３：酸化物半導体膜、４４：酸化物半導体層、４４－１：酸化物半導体層、４４－２：酸化物半導体層、４６：酸化物半導体層、ＯＰ１：開口部、ＯＰ２：開口部

Claims (18)

  1. 酸化物絶縁膜と、
    前記酸化物絶縁膜の上に、互いに離間して設けられた第１領域および第２領域を有する金属酸化物層と、
    前記第１領域および前記第２領域に接して設けられた酸化物半導体層と、
    前記酸化物半導体層を覆うように設けられたゲート絶縁膜と、
    前記酸化物半導体層の上に前記ゲート絶縁膜を介して設けられたゲート電極と、を有し、
    前記酸化物半導体層は、前記ゲート電極と重なるチャネル領域と、前記チャネル領域を挟むソース領域およびドレイン領域と、を含み、
    前記チャネル領域は、前記第１領域と前記第２領域との間で前記酸化物絶縁膜と接する、半導体装置。
  2. 前記金属酸化物層は、前記第１領域を含む第１金属酸化物層と、前記第２領域を含む第２金属酸化物層と、を含む、請求項１に記載の半導体装置。
  3. 前記金属酸化物層は、前記第１領域と前記第２領域との間に開口部を有する、請求項１に記載の半導体装置。
  4. 前記金属酸化物層の膜厚は、５ｎｍより大きく１０ｎｍ以下である、請求項１に記載の半導体装置。
  5. 前記金属酸化物層は、酸化アルミニウムまたはインジウムガリウム亜鉛酸化物である、請求項１に記載の半導体装置。
  6. 前記金属酸化物層がインジウムガリウム亜鉛酸化物である場合、
    前記酸化物半導体層に含まれるインジウムの含有量は、前記インジウムガリウム亜鉛酸化物に含まれるインジウムの含有量よりも多い、請求項５に記載の半導体装置。
  7. 前記酸化物半導体層は、インジウム及び少なくとも１つ以上の金属元素を含み、
    前記インジウム及び前記少なくとも１つ以上の金属元素に対する前記インジウムの比率は、５０％以上であり、
    前記酸化物半導体層は、多結晶構造を有する、請求項１に記載の半導体装置。
  8. 酸化物絶縁膜と、
    前記酸化物絶縁膜の上に、互いに離間して設けられた第１領域および第２領域と、前記第１領域と前記第２領域との間に設けられた第３領域と、を有する金属酸化物層と、
    前記金属酸化物層に接して設けられた酸化物半導体層と、
    前記酸化物半導体層を覆うように設けられたゲート絶縁膜と、
    前記酸化物半導体層の上に前記ゲート絶縁膜を介して設けられたゲート電極と、を有し、
    前記酸化物半導体層は、前記ゲート電極と重なるチャネル領域と、前記チャネル領域を挟むソース領域およびドレイン領域と、を含み、
    前記ソース領域は前記第１領域と接し、前記ドレイン領域は前記第２領域と接し、前記チャネル領域は前記第３領域と接し、
    前記第１領域及び前記第２領域における前記金属酸化物層の膜厚は、前記第３領域における前記金属酸化物層の膜厚よりも大きい、半導体装置。
  9. 前記金属酸化物層は、酸化アルミニウムである、請求項８に記載の半導体装置。
  10. 前記金属酸化物層は、
    前記第１領域に相当する第１－１部分と、前記第２領域に相当する第１－２部分と、前記第３領域に相当する第１－３部分と、を有する第１金属酸化物層と、
    前記第１－１部分の下に設けられ、前記第１領域に相当する第２金属酸化物層と、
    前記第１－２部分の下に設けられ、前記第２領域に相当する第３金属酸化物層と、を含む、請求項８に記載の半導体装置。
  11. 前記第１金属酸化物層の膜厚は、５ｎｍ以下であり、
    前記第２金属酸化物層の膜厚及び前記第３金属酸化物層の膜厚は、５ｎｍより大きく１０ｎｍ以下である、請求項１０に記載の半導体装置。
  12. 前記第１金属酸化物層は、酸化アルミニウムであり、
    前記第２金属酸化物層及び前記第３金属酸化物層は、酸化アルミニウムまたはインジウムガリウム亜鉛酸化物である、請求項１０に記載の半導体装置。
  13. 前記第２金属酸化物層及び前記第３金属酸化物層がインジウムガリウム亜鉛酸化物である場合、
    前記酸化物半導体層に含まれるインジウムの含有量は、前記第２金属酸化物層及び前記第３金属酸化物層に含まれるインジウムの含有量よりも多い、請求項１２に記載の半導体装置。
  14. 前記金属酸化物層は、
    前記第１領域に相当する第１－１部分と、前記第２領域に相当する第１－２部分と、前記第３領域に相当する第１－３部分と、を有する第１金属酸化物層と、
    前記第１領域と前記第２領域との間に開口部を有し、前記第１－１部分及び前記第１－２部分の下に設けられ、前記第１領域及び前記第２領域に相当する第２金属酸化物層と、を含む、請求項８に記載の半導体装置。
  15. 前記第１金属酸化物層の膜厚は、５ｎｍ以下であり、
    前記第２金属酸化物層の膜厚は、５ｎｍより大きく１０ｎｍ以下である、請求項１０に記載の半導体装置。
  16. 前記第１金属酸化物層は、酸化アルミニウムであり、
    前記第２金属酸化物層は、酸化アルミニウム又はインジウムガリウム亜鉛酸化物である、請求項１５に記載の半導体装置。
  17. 前記酸化物半導体層に含まれるインジウムの含有量は、前記第２金属酸化物層に含まれるインジウムの含有量よりも多い、請求項１６に記載の半導体装置。
  18. 前記酸化物半導体層は、インジウム及び少なくとも１つ以上の金属元素を含み、
    前記インジウム及び前記少なくとも１つ以上の金属元素に対する前記インジウムの比率は、５０％以上であり、
    前記酸化物半導体層は、多結晶構造を有する、請求項８に記載の半導体装置。
JP2024040090A 2024-03-14 2024-03-14 半導体装置 Pending JP2025140590A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2024040090A JP2025140590A (ja) 2024-03-14 2024-03-14 半導体装置
KR1020250031128A KR20250139208A (ko) 2024-03-14 2025-03-11 반도체 장치
CN202510290056.3A CN120659359A (zh) 2024-03-14 2025-03-12 半导体装置
TW114109312A TW202537418A (zh) 2024-03-14 2025-03-13 半導體裝置
US19/078,407 US20250294813A1 (en) 2024-03-14 2025-03-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2024040090A JP2025140590A (ja) 2024-03-14 2024-03-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2025140590A true JP2025140590A (ja) 2025-09-29

Family

ID=97003431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024040090A Pending JP2025140590A (ja) 2024-03-14 2024-03-14 半導体装置

Country Status (5)

Country Link
US (1) US20250294813A1 (ja)
JP (1) JP2025140590A (ja)
KR (1) KR20250139208A (ja)
CN (1) CN120659359A (ja)
TW (1) TW202537418A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2880690B1 (en) 2012-08-03 2019-02-27 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device with oxide semiconductor stacked film
TWI761605B (zh) 2012-09-14 2022-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2017137869A1 (en) 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device

Also Published As

Publication number Publication date
TW202537418A (zh) 2025-09-16
CN120659359A (zh) 2025-09-16
US20250294813A1 (en) 2025-09-18
KR20250139208A (ko) 2025-09-23

Similar Documents

Publication Publication Date Title
JP2025140590A (ja) 半導体装置
US20260006828A1 (en) Semiconductor device and manufacturing method thereof
US20250380465A1 (en) Semiconductor device and manufacturing method thereof
US20240113227A1 (en) Semiconductor device
US20240113228A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20240312999A1 (en) Semiconductor device
US20250022965A1 (en) Semiconductor device
US20230317834A1 (en) Method for manufacturing semiconductor device
US20250113543A1 (en) Semiconductor device
EP4340042A1 (en) Semiconductor device
US20250022929A1 (en) Semiconductor device
US20230317833A1 (en) Method for manufacturing semiconductor device
US20250176220A1 (en) Laminated structure and thin film transistor
US20240021668A1 (en) Semiconductor device
US20240097043A1 (en) Semiconductor device
JP2025128517A (ja) 半導体装置
JP2024051551A5 (ja)
WO2024190449A1 (ja) 半導体装置
JP2025058431A (ja) 半導体装置およびその製造方法
JP2024048269A (ja) 半導体装置の製造方法
JP2024053987A5 (ja)
JP2025059551A (ja) 半導体装置
JP2025059912A (ja) 半導体装置
TW202515331A (zh) 半導體裝置
JP2024077307A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250702