JP2025041822A - 窒化物半導体発光素子 - Google Patents
窒化物半導体発光素子 Download PDFInfo
- Publication number
- JP2025041822A JP2025041822A JP2024227255A JP2024227255A JP2025041822A JP 2025041822 A JP2025041822 A JP 2025041822A JP 2024227255 A JP2024227255 A JP 2024227255A JP 2024227255 A JP2024227255 A JP 2024227255A JP 2025041822 A JP2025041822 A JP 2025041822A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- well layer
- thickness
- forming
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
- H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
- H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
Landscapes
- Led Devices (AREA)
Abstract
【課題】出力が向上された窒化物半導体発光素子の製造方法を提供することを目的とする。
【解決手段】窒化物半導体発光素子100の製造方法は、n側層10形成工程と、活性層5形成工程と、p側層20形成工程と、を備え、活性層形成工程は、Inを含む第1厚さの第1井戸層と、n型不純物がドープされた第1障壁層と、を含む第1積層部を形成する第1積層部形成工程であって、第1井戸層を第1温度で形成する工程と、Inを含み、第1厚さよりも厚い第2厚さの第2井戸層と、n型不純物がドープされた第2障壁層と、を含む第2積層部を形成する第2積層部形成工程であって、第2井戸層を第1温度よりも低い第2温度で形成する工程と、Inを含み、第2厚さよりも薄い第3厚さの第3井戸層と、p型不純物がドープされた第3障壁層と、を含む第3積層部を形成する第3積層部形成工程であって、第3井戸層を第2温度よりも高い第3温度で形成する工程と、を含む。
【選択図】図1
【解決手段】窒化物半導体発光素子100の製造方法は、n側層10形成工程と、活性層5形成工程と、p側層20形成工程と、を備え、活性層形成工程は、Inを含む第1厚さの第1井戸層と、n型不純物がドープされた第1障壁層と、を含む第1積層部を形成する第1積層部形成工程であって、第1井戸層を第1温度で形成する工程と、Inを含み、第1厚さよりも厚い第2厚さの第2井戸層と、n型不純物がドープされた第2障壁層と、を含む第2積層部を形成する第2積層部形成工程であって、第2井戸層を第1温度よりも低い第2温度で形成する工程と、Inを含み、第2厚さよりも薄い第3厚さの第3井戸層と、p型不純物がドープされた第3障壁層と、を含む第3積層部を形成する第3積層部形成工程であって、第3井戸層を第2温度よりも高い第3温度で形成する工程と、を含む。
【選択図】図1
Description
本発明は、窒化物半導体発光素子に関する。
特許文献1には、井戸層と障壁層とが交互に積層された多重量子井戸構造の活性層を備えた窒化物発光素子が開示されている。
本発明の一実施形態は、出力が向上された窒化物半導体発光素子の製造方法を提供することを目的とする。
本発明の一実施形態に係る窒化物半導体発光素子の製造方法は、n側層を形成するn側層形成工程と、前記n側層上に、活性層を形成する活性層形成工程と、前記活性層上に、p側層を形成するp側層形成工程と、を備え、前記活性層形成工程は、Inを含む第1厚さの第1井戸層と、前記第1井戸層上に形成されn型不純物がドープされた第1障壁層と、を含む第1積層部を形成する第1積層部形成工程であって、前記第1井戸層を第1温度で形成する前記第1積層部形成工程と、前記第1積層部上に、Inを含み、前記第1厚さよりも厚い第2厚さの第2井戸層と、前記第2井戸層上に形成されn型不純物がドープされた第2障壁層と、を含む第2積層部を形成する第2積層部形成工程であって、前記第2井戸層を前記第1温度よりも低い第2温度で形成する前記第2積層部形成工程と、前記第2積層部上に、Inを含み、第2厚さよりも薄い第3厚さの第3井戸層と、前記第3井戸層上に形成されp型不純物がドープされた第3障壁層と、を含む第3積層部を形成する第3積層部形成工程であって、前記第3井戸層を前記第2温度よりも高い第3温度で形成する前記第3積層部形成工程と、を含む。
本発明の一実施形態に係る窒化物半導体発光素子の製造方法によれば、出力が向上された窒化物半導体発光素子を提供することができる。
以下、図面を参照し、実施形態について説明する。各図面中、同じ構成には同じ符号を付している。なお、各図面は、実施形態を模式的に示したものであるため、各部材のスケール、間隔若しくは位置関係などが誇張、又は部材の一部の図示を省略する場合がある。
また、断面図として、切断面のみを示す端面図を示す場合がある。
また、断面図として、切断面のみを示す端面図を示す場合がある。
以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。また、特定の方向又は位置を示す用語(例えば、「上」、「下」及びそれらの用語を含む別の用語)を用いる場合がある。しかしながら、それらの用語は、参照した図面における相対的な方向又は位置を分かり易さのために用いているに過ぎない。参照した図面における「上」、「下」等の用語による相対的な方向又は位置の関係が同一であれば、本発明以外の図面、実際の製品等において、参照した図面と同一の配置でなくてもよい。本明細書において「上」と表現する位置関係は、接している場合と、接していないが上方に位置している場合も含む。また、各半導体層の厚さとは半導体層の積層方向における厚さである。
以下、図面を参照しながら本実施形態の製造方法により得られる窒化物半導体発光素子について説明する。
図1は、本実施形態の窒化物半導体発光素子の構成を示す模式断面図である。図1に示すように、窒化物半導体発光素子100は、基板1と、基板1上に設けられたn側層10と、p側層20と、n側層10とp側層20との間に位置する活性層5と、を含む。n側層10上には、n電極30が配置される。p側層20上には、p電極40が配置される。
p電極40とn電極30との間に順方向電圧を印加することで活性層5が発光する。
p電極40とn電極30との間に順方向電圧を印加することで活性層5が発光する。
(基板1)
基板1は、例えば、C面、R面、及びA面のいずれかを主面とするサファイアやスピネル(MgA12O4)のような絶縁性基板を用いることができる。窒化物半導体からなる半導体層をエピタキシャル成長させる場合には、C面を主面とするサファイア基板を用いることが好ましい。窒化物半導体は、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、x+y≦1)からなる化学式において組成比x及びyをそれぞれの範囲内で変化させた全ての組成の半導体を含む。また、基板1として、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Si等を用いてもよい。基板1の上面視形状は、例えば、矩形状とすることができる。基板1の1辺の長さは、例えば、100μm以上2000μm以下であり、好ましくは500μm以上1000μm以下である。基板1は、最終的に備えなくてもよい。
基板1は、例えば、C面、R面、及びA面のいずれかを主面とするサファイアやスピネル(MgA12O4)のような絶縁性基板を用いることができる。窒化物半導体からなる半導体層をエピタキシャル成長させる場合には、C面を主面とするサファイア基板を用いることが好ましい。窒化物半導体は、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、x+y≦1)からなる化学式において組成比x及びyをそれぞれの範囲内で変化させた全ての組成の半導体を含む。また、基板1として、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Si等を用いてもよい。基板1の上面視形状は、例えば、矩形状とすることができる。基板1の1辺の長さは、例えば、100μm以上2000μm以下であり、好ましくは500μm以上1000μm以下である。基板1は、最終的に備えなくてもよい。
(n側層10)
図1に示すように、n側層10は、基板1側から順に、下地層2と、n側コンタクト層3と、n側超格子層4と、を含んでいる。n側層10は、n型不純物を含む少なくとも1つの半導体層を含んでいる。n型不純物には、例えば、Si(シリコン)、Ge(ゲルマニウム)等を用いることができる。n側層10は、電子を供給する機能を有していればよく、n型不純物やp型不純物を意図的にドープせずに形成したアンドープ層を含んでいてもよい。
図1に示すように、n側層10は、基板1側から順に、下地層2と、n側コンタクト層3と、n側超格子層4と、を含んでいる。n側層10は、n型不純物を含む少なくとも1つの半導体層を含んでいる。n型不純物には、例えば、Si(シリコン)、Ge(ゲルマニウム)等を用いることができる。n側層10は、電子を供給する機能を有していればよく、n型不純物やp型不純物を意図的にドープせずに形成したアンドープ層を含んでいてもよい。
下地層2は、基板1とn側コンタクト層3との間に配置されている。下地層2を配置することで、下地層2の上面に結晶性の高いn側コンタクト層3を形成することができる。
下地層2には、例えば、AlGaN、GaN等を用いることができる。なお、基板1と下地層2の間に、バッファ層を形成してもよい。バッファ層は、基板1と下地層2との間の格子不整合を低減させるための層である。バッファ層には、例えば、アンドープのAlGaN、GaN等を用いることができる。バッファ層の厚さは、例えば、20nm以上30nm以下である。
下地層2には、例えば、AlGaN、GaN等を用いることができる。なお、基板1と下地層2の間に、バッファ層を形成してもよい。バッファ層は、基板1と下地層2との間の格子不整合を低減させるための層である。バッファ層には、例えば、アンドープのAlGaN、GaN等を用いることができる。バッファ層の厚さは、例えば、20nm以上30nm以下である。
n側コンタクト層3は、下地層2の上面に配置され、少なくとも一部にn型不純物を含む。図1に示すように、n側コンタクト層3の上面にn電極30が配置されている。n側コンタクト層3は、n電極30から活性層5に向かって電子を供給するために、比較的高い濃度のn型不純物がドープされていることが好ましい。n側コンタクト層3のn型不純物濃度は、例えば、6×1018/cm3以上1×1019/cm3以下とすることができる。n側コンタクト層3には、例えば、GaN、AlGaN等を用いることができる。
n側コンタクト層3は、複数の半導体層を含む積層構造としてよい。n側コンタクト層3は、例えば、アンドープのGaNと、n型不純物がドープされたGaNとを交互に積層させた積層構造としてもよい。n側コンタクト層3の厚さは、例えば、5μm以上20μm以下である。
n側コンタクト層3は、複数の半導体層を含む積層構造としてよい。n側コンタクト層3は、例えば、アンドープのGaNと、n型不純物がドープされたGaNとを交互に積層させた積層構造としてもよい。n側コンタクト層3の厚さは、例えば、5μm以上20μm以下である。
n側超格子層4は、n側コンタクト層3の上面に配置されている。n側超格子層4を配置することで、n側コンタクト層3と活性層5との間の格子不整合を低減し、活性層5の結晶性を向上することができる。n側超格子層4は、格子定数の異なる半導体層が交互に積層された積層構造を有している。n側超格子層4は、例えば、1つのアンドープのInGaN層と、1つのアンドープのGaN層とを含む単一ペアをnペア含む。n側超格子層4のペア数nは、例えば、10個以上40個以下、好ましくは、15個以上35個以下、さらに好ましくは、25個以上35個とすることができる。なお、n側超格子層4は配置しなくてもよい。
(活性層5)
図2は、活性層5の詳細構造を説明するための模式断面図である。活性層5は、図1、2に示すように、n側層10側から順に、第1積層部51と、第2積層部52と、第3積層部53とを有している。活性層5は、さらに、第1積層部51と第2積層部52との間に第4積層部54を有している。第1積層部51は、第1井戸層51wと、第1障壁層51bとを含む。第2積層部52は、第2井戸層52wと、第2障壁層52bとを含む。第3積層部53は、第3井戸層53wと、第3障壁層53bとを含む。第4積層部54は、第4井戸層54wと、第4障壁層54bとを含む。本実施形態では、活性層5は、複数の第1積層部51と、複数の第2積層部52と、1つの第3積層部53と、複数の第4積層部54とを有している。第1積層部51の数は、例えば、4個以上6個以下とすることができる。第2積層部52の数は、例えば、4個以上8個以下とすることができる。第4積層部54の数は、例えば、1個以上4個以下とすることができる。なお、活性層5は、複数の第3積層部53を有する構成としていてもよい。また、活性層5は、1つの第1積層部51と、1つの第2積層部52とを有する構成としてもよい。また、活性層5は、第4積層部54を有していなくてもよい。
図2は、活性層5の詳細構造を説明するための模式断面図である。活性層5は、図1、2に示すように、n側層10側から順に、第1積層部51と、第2積層部52と、第3積層部53とを有している。活性層5は、さらに、第1積層部51と第2積層部52との間に第4積層部54を有している。第1積層部51は、第1井戸層51wと、第1障壁層51bとを含む。第2積層部52は、第2井戸層52wと、第2障壁層52bとを含む。第3積層部53は、第3井戸層53wと、第3障壁層53bとを含む。第4積層部54は、第4井戸層54wと、第4障壁層54bとを含む。本実施形態では、活性層5は、複数の第1積層部51と、複数の第2積層部52と、1つの第3積層部53と、複数の第4積層部54とを有している。第1積層部51の数は、例えば、4個以上6個以下とすることができる。第2積層部52の数は、例えば、4個以上8個以下とすることができる。第4積層部54の数は、例えば、1個以上4個以下とすることができる。なお、活性層5は、複数の第3積層部53を有する構成としていてもよい。また、活性層5は、1つの第1積層部51と、1つの第2積層部52とを有する構成としてもよい。また、活性層5は、第4積層部54を有していなくてもよい。
第1井戸層51wのバンドギャップエネルギーは、第1障壁層51bのバンドギャップエネルギーよりも小さい。第1井戸層51wは、In(インジウム)を含む。第1井戸層51wには、例えば、アンドープのInGaN層を用いることができる。第1井戸層51wのIn組成比は、例えば、10%以上15%以下である。
第1井戸層51wの第1厚さは、第2井戸層52wの第2厚さよりも薄い。これにより、第1井戸層51wよりもp側層20側に位置する井戸層により多くの電子を供給させ、順方向電圧を低減することができる。第1井戸層51wの第1厚さは、第2井戸層52wの第2厚さよりも薄く、第2井戸層52wよりも発光再結合が生じにくい。第1厚さは、例えば、0.5nm以上4.0nm以下、好ましくは、1.0nm以上2.5nm以下、より好ましくは、1.2nm以上2.0nm以下とすることができる。
第1障壁層51bは、第1井戸層51上に配置される。第1障壁層51bは、n型不純物がドープされている。第1障壁層51bにn型不純物を含有させることで、第1障壁層51bよりもp側層20側に位置する井戸層に電子を供給させやすくなり、順方向電圧を低減することができる。第1障壁層51bには、例えば、n型不純物としてSiを含むGaN層を用いることができる。第1障壁層51bのn型不純物濃度は、第4障壁層54bのn型不純物濃度よりも低くしてよい。第1障壁層51bのn型不純物濃度は、例えば、1×1017/cm3以上3×1019/cm3以下、好ましくは、2×1017/cm3以上1×1019/cm3以下、より好ましくは、3×1017/cm3以上8×1018/cm3以下とすることができる。
第1障壁層51bの厚さは、5nm以上20nm以下、好ましくは、10nm以上18nm以下とすることができる。第1障壁層51bの厚さを5nm以上とすることで、キャリアが不足することを低減できる。第1障壁層51bの厚さを20nm以下とすることで、n型不純物が増加することによる結晶性の悪化を低減することができる。
第2井戸層52wは、第1障壁層51b上に配置される。第2井戸層52wのバンドギャップエネルギーは、第2障壁層52bのバンドギャップエネルギーよりも小さい。第2井戸層52wは、Inを含む。第2井戸層52wには、例えば、アンドープのInGaN層を用いることができる。
第2井戸層52wは、活性層5に含まれる複数の井戸層のうち、最も発光再結合が生じやすい井戸層である。窒化物半導体発光素子100の発光ピーク波長は、第2井戸層52wの発光ピーク波長と略同じである。第2井戸層52wは、例えば、紫外光や可視光を発する。第2井戸層52wは、可視光としては、例えば、青色光や緑色光を発することができる。第2井戸層52wの発光ピーク波長は、例えば、430nm以上570nm以下、好ましくは500nm以上570nm以下とすることができる。第2井戸層52wのIn組成比は、例えば、20%以上28%以下、好ましくは24%以上28%以下とすることができる。このような範囲のIn組成比を有する第2井戸層52wは、緑色光を発する。
第2井戸層52wの第2厚さは、第1井戸層51wの第1厚さよりも厚い。これにより、第2井戸層52wの体積が増加し、第2井戸層52wにおける電子とホールの発光再結合確率を向上させることができる。第2井戸層52wの第2厚さは、例えば、第1井戸層51wの第1厚さの1.5倍以上3倍以下である。第2厚さを第1厚さの1.5倍以上とすることで、第1井戸層51wにおける発光再結合よりも第2井戸層52wの発光再結合が生じやすくできる。第2厚さを第1厚さの3.0倍以下することで、第2井戸層52wを厚くすることによる結晶性の悪化を低減することができる。第2厚さは、例えば、2.0nm以上5.5nm以下、好ましくは、2.5nm以上4.0nm以下、より好ましくは、2.8nm以上3.5nm以下とすることができる。
第2障壁層52bは、第2井戸層52w上に配置される。第2障壁層52bは、n型不純物がドープされている。第2障壁層52bにn型不純物を含有させることで、第2井戸層52wに電子を供給させやすくなり、順方向電圧を低減することができる。第2障壁層52bには、例えば、n型不純物としてSiを含むGaN層を用いることができる。第2障壁層52bのn型不純物濃度は、例えば、1×1017/cm3以上3×1019/cm3以下、好ましくは、2×1017/cm3以上1×1019/cm3以下、より好ましくは、3×1017/cm3以上8×1018/cm3以下とすることができる。
第2障壁層52bの厚さは、第1障壁層51bの厚さよりも薄いことが好ましい。これにより、第3積層部53側から供給されるホールが第2障壁層52bを介して第2井戸層52wに供給しやすくなる。第2障壁層52bの厚さは、3nm以上15nm以下、好ましくは、5nm以上10nm以下とすることができる。第2障壁層52bの厚さを3nm以上とすることで、第3積層部53側から供給されるホールを第2井戸層52wに供給させやすい。第2障壁層52bの厚さを15nm以下とすることで、n型不純物が増加することによる結晶性の悪化を低減することができる。
第3井戸層53wは、第2障壁層52b上に配置される。第3井戸層53wのバンドギャップエネルギーは、第3障壁層53bのバンドギャップエネルギーよりも小さい。第3井戸層53wは、Inを含む。第3井戸層53wには、例えば、アンドープのInGaN層を用いることができる。第3井戸層53wのIn組成比は、例えば、10%以上15%以下である。
第3井戸層53wの第3厚さは、第2井戸層52wの第2厚さよりも薄い。これにより、第2井戸層52wにより多くのホールを供給させ、第2井戸層52wにおける発光再結合確率を向上させることができるため、窒化物半導体発光素子100の発光効率を向上することができる。第3井戸層53wの第3厚さは、第2井戸層52wの第2厚さよりも薄く、第2井戸層52wよりも発光再結合が生じにくい。第3井戸層53wの第3厚さは、第2井戸層52wの第2厚さよりも薄い。第3井戸層53wの第3厚さは、例えば、0.5nm以上4.0nm以下、好ましくは、1.0nm以上2.5nm以下、より好ましくは、1.2nm以上2.0nm以下とすることができる。
第3障壁層53bは、第3井戸層53w上に配置される。第3障壁層53bは、第3井戸層53wまたは第2井戸層52wに効率よくホールを注入するためにp型不純物がドープされている。p型不純物は、例えば、Mg(マグネシウム)である。第3障壁層53bのp型不純物濃度は、後述するp側障壁層6のp型不純物濃度よりも低い。これにより、p型不純物濃度を高くすることによる結晶性の悪化を低減しつつ、第3障壁層53bから第2井戸層52wにホールを供給しやすくできるので、窒化物半導体発光素子100の発光効率を向上させることができる。第3障壁層53bのp型不純物濃度は、例えば、1×1019/cm3以上5×1019/cm3以下、1×1019/cm3以上3×1019/cm3以下とすることができる。
第3障壁層53bの厚さは、例えば、3nm以上30nm以下、好ましくは、8nm以上18nm以下、より好ましくは、12nm以上14nm以下とすることができる。第3障壁層53bの厚さを3nm以上とすることで、キャリアの注入効率の悪化を低減することができる。第3障壁層53bの膜厚を30nm以下とすることで、第3障壁層53bの結晶性を向上させることができる。
第3障壁層53bと第3井戸層53wとの間に、アンドープの半導体層からなる第1中間層を配置してもよい。第1中間層を配置することより、第3障壁層53bに含まれるp型不純物が第2井戸層52w及び/又は第3井戸層53wに拡散することによる信頼性の悪化を低減することができる。第1中間層には、例えば、アンドープのGaN層を用いることができる。
第4井戸層54wのバンドギャップエネルギーは、第4障壁層54bのバンドギャップエネルギーよりも小さい。第4井戸層54wは、Inを含む。第4井戸層54wには、例えば、アンドープのInGaN層を用いることができる。第4井戸層54wのIn組成比は、例えば、10%以上15%以下である。
第4井戸層54wの第4厚さは、第2井戸層52wの第2厚さよりも薄い。これにより、第4井戸層54wよりもp側層20側に位置する井戸層により多くの電子を供給させ、順方向電圧を低減することができる。第4井戸層54wの第4厚さは、第2井戸層52wの第2厚さよりも薄く、第2井戸層52wよりも発光再結合が生じにくい。第4厚さは、例えば、0.5nm以上4.0nm以下、好ましくは、1.0nm以上2.5nm以下、より好ましくは、1.2nm以上2.0nm以下とすることができる。
第4障壁層54bは、第4井戸層54w上に配置される。第4障壁層54bは、n型不純物がドープされている。第4障壁層54bにn型不純物を含有させることで、第4障壁層54bよりもp側層20側に位置する井戸層に電子を供給させやすくなり、順方向電圧を低減することができる。第4障壁層54bには、例えば、n型不純物としてSiを含むGaN層を用いることができる。第4障壁層54bのn型不純物濃度は、例えば、1×1017/cm3以上1×1019/cm3以下、好ましくは、2×1017/cm3以上5×1018/cm3以下、より好ましくは、3×1017/cm3以上2×1018/cm3以下とすることができる。
第4障壁層54bの厚さは、5nm以上30nm以下、好ましくは、10nm以上20nm以下、より好ましくは、13nm以上16nm以下とすることができる。第4障壁層54bの厚さを2nm以上とすることで、キャリアが不足することを低減できる。第4障壁層54bの厚さを15nm以下とすることで、n型不純物が増加することによる結晶性の悪化を低減することができる。
各井戸層の厚さの一例として、第1井戸層51wの厚さを1.5nm、第2井戸層52wの厚さを2.8nm、第3井戸層53wの厚さを1.5nmとすることができる。このような厚さを有する活性層5とすることにより、第1井戸層51wおよび第3井戸層53wにおける電子とホールの発光再結合確率を低減させ、第2井戸層52wに電子およびホールを供給させやすくすることができる。したがって、窒化物半導体発光素子100の発光効率を向上させることができる。
第1厚さ、第3厚さ、及び第4厚さは、それぞれ第2厚さよりも薄い。第1厚さ、第3厚さ、及び第4厚さは、例えば、同じ厚さとしてよい。なお、第1厚さ、第3厚さ、及び第4厚さをそれぞれ同じ厚さとせず、異なる厚さとしてもよい。例えば、第4厚さを第1厚さよりも薄くしてもよい。これにより、第1積層部51側から供給される電子が第4井戸層54wを介して第2井戸層52wに供給されやすくなる。
以上のように構成された活性層5は、第2井戸層52wに電子とホールとが効率良く供給され、他の井戸層よりも発光再結合が第2井戸層52wにおいて生じやすいため、窒化物半導体発光素子100の出力を向上させることができる。
(p側層20)
図1に示すように、p側層20は、活性層5側から順に、p側障壁層6と、p側コンタクト層7を含む。p側層20は、p型不純物を含む少なくとも1つの半導体層を含んでいる。p型不純物には、例えば、Mg等を用いることができる。p側層20は、正孔を供給する機能を有していればよく、アンドープ層を含んでいてもよい。
図1に示すように、p側層20は、活性層5側から順に、p側障壁層6と、p側コンタクト層7を含む。p側層20は、p型不純物を含む少なくとも1つの半導体層を含んでいる。p型不純物には、例えば、Mg等を用いることができる。p側層20は、正孔を供給する機能を有していればよく、アンドープ層を含んでいてもよい。
p側障壁層6は、p側層20のうち最も活性層5の近くに位置している。p側障壁層6は、電子を閉じ込めるために配置される。p側障壁層6には、例えば、Mg等のp型不純物を含むGaN、AlGaNを用いることができる。p側障壁層6のバンドギャップエネルギーは、第3障壁層のバンドギャップエネルギーよりも大きい。p側障壁層6の厚さは、例えば、10nm以上50nm以下である。p側障壁層6のp型不純物濃度は、例えば、2×1020/cm3以上6×1020/cm3以下とすることができる。
p側コンタクト層7の上面には、p電極40が配置される。p側コンタクト層7には、例えば、Mg等のp型不純物を含むGaN、AlGaNを用いることができる。p側コンタクト層7の厚さは、例えば、10nm以上150nm以下である。p側コンタクト層7のp型不純物濃度は、例えば、2×1020/cm3以上2×1021/cm3以下とすることができる。
以下、本実施形態に係る窒化物半導体発光素子の製造方法について説明する。
図3に示すように、本実施形態に係る窒化物半導体発光素子の製造方法は、n側層形成工程と、活性層形成工程と、p側層形成工程と、電極形成工程とを備える。n側層形成工程、活性層形成工程、およびp側層形成工程において形成される各半導体層は、例えば、圧力および温度の調整が可能な反応容器内において、MOCVD(metal organic chemical vapor deposition)法により形成される。具体的には、n側層10、活性層5、及びp側層20は、反応容器内にキャリアガスおよび原料ガスを供給することで基板1上に形成される。
原料ガスは、形成する半導体層に応じて適宜選択される。Gaを含む原料ガスには、例えば、トリメチルガリウム(TMG)ガス、トリエチルガリウム(TEG)ガス等を用いる。Nを含む原料ガスには、例えば、アンモニア(NH3)ガス等を用いる。Alを含む原料ガスには、例えば、トリメチルアルミニウム(TMA)ガス等を用いる。Inを含む原料ガスには、例えば、トリメチルインジウム(TMI)等を用いる。Siを含む原料ガスには、例えば、モノシラン(SiH4)ガス等を用いる。Mgを含む原料ガスには、例えば、ビスシクロペンタジエニルマグネシウム(Cp2Mg)ガス等を用いる。キャリアガスには、例えば、水素ガス、窒素ガス等を用いる。
(n側層形成工程)
n側層形成工程は、基板1上に、n側層10を形成する工程である。n側層形成工程は、下地層形成工程と、n側コンタクト層形成工程と、n側超格子層形成工程とを備えている。
n側層形成工程は、基板1上に、n側層10を形成する工程である。n側層形成工程は、下地層形成工程と、n側コンタクト層形成工程と、n側超格子層形成工程とを備えている。
下地層形成工程において、基板1上に、下地層2を形成する。下地層2を形成する前に基板1の上にバッファ層を形成し、バッファ層を介して下地層2を形成してもよい。バッファ層は、原料ガスにTMAガス、TMGガス、アンモニアガス等を用いて、基板1上にAlGaN層を成長させることで形成する。バッファ層を形成するときの温度は、例えば、600℃以下である。また、下地層2は、例えば、原料ガスにTMGガス、アンモニアガスを用い、バッファ層の上にGaN層を成長させることで形成される。
n側コンタクト層形成工程において、下地層2上に、n側コンタクト層3を形成する。
n側コンタクト層3は、例えば、Gaを含む原料ガス、Nを含む原料ガス、及びSiを含む原料ガスを用いて形成することができる。n側コンタクト層3は、例えば、原料ガスにTMGガス、アンモニアガス、モノシランガス等を用い、n型不純物を含むGaN層を成長させることで形成される。n側コンタクト層3を形成するときの温度は、例えば、1100℃以上1200℃である。
n側コンタクト層3は、例えば、Gaを含む原料ガス、Nを含む原料ガス、及びSiを含む原料ガスを用いて形成することができる。n側コンタクト層3は、例えば、原料ガスにTMGガス、アンモニアガス、モノシランガス等を用い、n型不純物を含むGaN層を成長させることで形成される。n側コンタクト層3を形成するときの温度は、例えば、1100℃以上1200℃である。
n側超格子層形成工程において、n側コンタクト層3上に、n側超格子層4を形成する。n側超格子層4を形成するときの温度は、n側コンタクト層3を形成するときの温度よりも低くすることが好ましい。n側超格子層4を形成するときの温度は、例えば、900℃以上950℃以下である。n側超格子層形成工程は、例えば、原料ガスとして、TEGガス、アンモニアガス等を用いて、アンドープのGaN層を形成する工程と、原料ガスとして、TEGガス、TMIガス、アンモニアガス等を用いて、アンドープのInGaN層を形成する工程とを含む。アンドープのGaN層を形成する工程と、アンドープのInGaN層を形成する工程とを交互に複数回行うことで、アンドープのGaN層とアンドープのInGaN層とが交互に積層されたn側超格子層4を形成する。なお、アンドープのGaN層を形成するときに、キャリアガスとしてH2を含むガスを用いてもよい。
(活性層形成工程)
活性層形成工程は、n側層10上に、活性層5を形成する工程である。図4は、活性層形成工程の工程フロー図である。図4に示すように、活性層形成工程は、第1積層部形成工程と、第2積層部形成工程と、第3積層部形成工程とを有している。活性層形成工程は、さらに、第1積層部形成工程の後、第4積層部形成工程を有している。
活性層形成工程は、n側層10上に、活性層5を形成する工程である。図4は、活性層形成工程の工程フロー図である。図4に示すように、活性層形成工程は、第1積層部形成工程と、第2積層部形成工程と、第3積層部形成工程とを有している。活性層形成工程は、さらに、第1積層部形成工程の後、第4積層部形成工程を有している。
第1積層部形成工程は、第1井戸層51wと、第1井戸層51w上に形成された第1障壁層51bと、を含む第1積層部51を形成する工程である。第1積層部51は、n側層10上に形成される。
第1井戸層51wは、例えば、Inを含む原料ガス、Gaを含む原料ガス、及びNを含む原料ガスを用いて形成することができる。第1井戸層51wは、例えば、原料ガスにTEGガス、TMIガス、アンモニアガス等を用い、アンドープのInGaN層を成長させることで形成される。第1井戸層51wを形成するときのInを含む原料ガスの流量比は、第2井戸層52wを形成するときのInを含む原料ガスの流量比と同じにすることが好ましい。これにより、製造条件を簡略化し、所望の組成を有する半導体層を形成しやすくすることができる。
第1井戸層51wは、第2井戸層52wを形成するときの第2温度よりも高い第1温度で形成する。これにより、第1井戸層51wを良好な結晶性で形成されるため、第1積層部形成工程を行った後の半導体層の表面状態を平坦に近づけることができる。その結果、第1積層部51上に形成する第2井戸層52wの結晶性を向上させることができる。第1温度は、例えば、第2温度よりも50℃以上100℃以下高くすることが好ましい。第1温度は、例えば、850℃以上950℃以下である。第1井戸層51wの第1厚さは、第2井戸層52wの第2厚さよりも薄くなるように形成する。例えば、第1井戸層51wを形成するときの時間を、第2井戸層52wを形成するときの時間よりも短くすることで、第1井戸層51wの第1厚さを第2井戸層52wの第2厚さよりも薄く形成できる。
第1障壁層51bは、例えば、Gaを含む原料ガス、Siを含む原料ガス、及びNを含む原料ガスを用いて形成することができる。第1障壁層51bは、例えば、原料ガスにTEGガス、モノシランガス、アンモニアガス等を用い、n型不純物がドープされたGaN層を成長させることで形成する。第1障壁層51bを形成するときの温度は、例えば、900℃以上1000℃以下である。
第2積層部形成工程は、第2井戸層52wと、第2井戸層52w上に形成された第2障壁層52bと、を含む第2積層部52を形成する工程である。第2積層部52は、第1積層部51上に形成される。なお、第4積層部形成工程を行う場合は、第2積層部52は、第4積層部54上に形成される。
第2井戸層52wは、例えば、Inを含む原料ガス、Gaを含む原料ガス、及びNを含む原料ガスを用いて形成することができる。第2井戸層52wは、例えば、原料ガスにTEGガス、TMIガス、アンモニアガス等を用い、アンドープのInGaN層を成長させることで形成する。
第2井戸層52wは、第1井戸層51wを形成するときの第1温度よりも低い第2温度で形成する。第2温度は、例えば、第1温度よりも50℃以上100℃以下低くすることが好ましい。第2温度は、例えば、750℃以上850℃以下である。第2井戸層52wの第2厚さは、第1井戸層51wの第1厚さよりも厚くなるように形成する。例えば、第2井戸層52wを形成するときの時間を、第1井戸層51wを形成するときの時間よりも長くすることで、第2井戸層52wの第2厚さを第1井戸層51wの第1厚さよりも厚く形成できる。
第2障壁層52bは、例えば、Gaを含む原料ガス、Siを含む原料ガス、及びNを含む原料ガスを用いて形成することができる。第2障壁層52bは、例えば、原料ガスにTEGガス、モノシランガス、アンモニアガス等を用い、n型不純物がドープされたGaN層を成長させることで形成する。第2障壁層52bを形成するときの温度は、例えば、900℃以上1000℃以下である。
第2障壁層52bを形成するときの成長レートを、第1障壁層51bを形成するときの成長レートよりも遅くすることが好ましい。例えば、第2障壁層52bを形成するときのGaを含む原料ガスの流量比を、第1障壁層51bを形成するときのGaを含む原料ガスの流量比よりも少なくすることで、第2障壁層52bを形成するときの成長レートを、第1障壁層51bを形成するときの成長レートよりも遅くすることができる。これにより、第2障壁層52bを第1障壁層51bよりも結晶性良く形成することができる。なお、第1障壁層51bを形成するときの成長レートを遅くすることで結晶性を向上させることができるが、第1障壁層51bを形成する際にすでに形成されているn側層10への熱負荷が生じやすい傾向にある。第2障壁層52bを形成するときの成長レートは、例えば、第1障壁層51bを形成するときの成長レートの0.5倍以上0.8倍以下である。
第3積層部形成工程は、第3井戸層53wと、第3井戸層53w上に形成された第3障壁層53bと、を含む第3積層部53を形成する工程である。第3積層部53は、第2積層部52上に形成される。
第3井戸層53wは、例えば、Inを含む原料ガス、Gaを含む原料ガス、及びNを含む原料ガスを用いて形成することができる。第3井戸層53wは、例えば、原料ガスにTEGガス、TMIガス、アンモニアガス等を用い、アンドープのInGaN層を成長させることで形成する。
第3井戸層53wは、第2井戸層52wを形成するときの第2温度よりも高い第3温度で形成する。これにより、第3井戸層53wを良好な結晶性で形成されるため、第3積層部形成工程を行った後の半導体層の表面状態を平坦に近づけることができる。その結果、第3積層部53上に形成する第3障壁層53bの結晶性を向上させることができる。第3温度は、例えば、第2温度よりも50℃以上100℃以下高くすることが好ましい。第3温度は、例えば、850℃以上950℃以下である。第3井戸層53wの第3厚さは、第2井戸層52wの第2厚さよりも薄くなるように形成する。
第3障壁層53bは、例えば、Gaを含む原料ガス、Mgを含む原料ガス、及びNを含む原料ガスを用いて形成することができる。第3障壁層53bは、例えば、原料ガスにTEGガス、Cp2Mgガス、アンモニアガス等を用い、p型不純物がドープされたGaN層を成長させることで形成する。第3障壁層53bにp型不純物をドープすることで、第2井戸層52wにホールを供給しやすくできる。第3障壁層53bを形成するときの温度は、例えば、900℃以上1000℃以下である。
第3井戸層53wを形成した後、第3井戸層53w上に、第1中間層としてアンドープのGaN層を形成してよい。第1中間層を形成する場合、p型不純物がドープされた第3障壁層53bは第1中間層上に形成される。第1中間層を形成することで、第3障壁層53bにドープされたp型不純物が第3井戸層53w側に拡散して信頼性が悪化することを低減することができる。Mgを含む原料ガスの流量比を制御することで、第3障壁層53bの不純物濃度が、p側障壁層6のp型不純物濃度よりも低くなるように第3障壁層53bを形成してよい。
第4積層部形成工程は、第1積層部形成工程の後、第4井戸層54wと、第4井戸層54w上に形成された第4障壁層54bと、を含む第4積層部54を形成する工程である。
第4積層部形成工程は、第1積層部形成工程の後であって、第2積層部形成工程の前に行われる。第4積層部54は、第1積層部51上に形成される。
第4積層部形成工程は、第1積層部形成工程の後であって、第2積層部形成工程の前に行われる。第4積層部54は、第1積層部51上に形成される。
第4井戸層54wは、例えば、Inを含む原料ガス、Gaを含む原料ガス、及びNを含む原料ガスを用いて形成することができる。第4井戸層54wは、例えば、原料ガスにTEGガス、TMIガス、アンモニアガス等を用い、アンドープのInGaN層を成長させることで形成する。
第4井戸層54wは、第2井戸層52wを形成するときの第2温度よりも高い第4温度で形成する。これにより、第4井戸層54wを良好な結晶性で形成されるため、第4積層部形成工程を行った後の半導体層の表面状態を平坦に近づけることができる。その結果、第4積層部54上に形成する第2井戸層52wの結晶性を向上させることができる。第4温度は、例えば、第2温度よりも50℃以上100℃以下高くすることが好ましい。第4温度は、例えば、850℃以上950℃以下である。第4井戸層54wの第4厚さは、第2井戸層52wの第2厚さよりも薄くなるように形成する。
第4障壁層54bは、例えば、Gaを含む原料ガス、Siを含む原料ガス、及びNを含む原料ガスを用いて形成することができる。第4障壁層54bは、例えば、原料ガスにTEGガス、モノシランガス、アンモニアガス等を用い、n型不純物がドープされたGaN層を成長させることで形成する。第4障壁層54bを形成するときの温度は、例えば、900℃以上1000℃以下である。
第4障壁層54bを形成するときの成長レートを、第1障壁層51bを形成するときの成長レートよりも遅くすることが好ましい。例えば、第4障壁層54bを形成するときのGaを含む原料ガスの流量比を、第1障壁層51bを形成するときのGaを含む原料ガスの流量比よりも少なくすることで、第4障壁層54bを形成するときの成長レートを、第1障壁層51bを形成するときの成長レートよりも遅くすることができる。これにより、第4障壁層54bを第1障壁層51bよりも結晶性良く形成することができる。第4障壁層54bを形成するときの成長レートは、例えば、第1障壁層51bを形成するときの成長レートの0.5倍以上0.8倍以下である。
第2積層部形成工程を複数回行い、第3積層部形成工程を1回行うことが好ましい。これにより、複数の第2井戸層52wが形成され、1つの第2井戸層52wが形成される場合よりも発光再結合が生じやすくなり、出力を向上させることができる。また、p型不純物がドープされた第3障壁層53bを1つとすることで、第2井戸層52wにp型不純物が拡散することを低減できる。第2積層部形成工程は、例えば、4回以上8回以下行うことができる。
第1積層部形成工程は、複数回行うことが好ましい。良好な結晶性で形成される第1積層部51を複数形成することで、1つの第1積層部51を形成する場合に比べて、第1積層部形成工程を行った後の半導体層の表面状態を平坦に近づけることがすることができる。その結果、第1積層部51上に形成される第2井戸層52wをより良好な結晶性で形成することができる。第1積層部形成工程は、例えば、4回以上6回以下行うことができる。第4積層部形成工程は、複数回行うことが好ましい。良好な結晶性で形成される第4積層部54を複数形成することで、1つの第4積層部54を形成する場合に比べて、第4積層部形成工程を行った後の半導体層の表面状態を平坦に近づけることがすることができる。その結果、第4積層部54上に形成される第2井戸層52wをより良好な結晶性で形成することができる。第4積層部形成工程は、例えば、2回以上4回以下行うことができる。
なお、第1井戸層51w、第2井戸層52w、および第3井戸層53wを構成するInGaN層の分解を低減するため、各井戸層を形成した後に各井戸層上に第2中間層を形成してもよい。第2中間層は、例えば、原料ガスにTEGガス、アンモニアガス等を用い、アンドープのGaN層を成長させることで形成することができる。
第1温度、第3温度、及び第4温度は、それぞれ第2温度よりも高い。第1温度、第3温度、及び第4温度は、例えば、同じ温度としてよい。なお、第1温度、第3温度、及び第4温度をそれぞれ同じ温度とせず、異なる温度としてもよい。例えば、第1温度および第4温度を、第3温度よりも高くしてもよい。これにより、第2井戸層52wを形成するときの下地を形成する第1井戸層51wおよび第4井戸層54wの結晶性が向上し、第2井戸層52wの結晶性をさらに向上させることができるので、窒化物半導体発光素子100の出力を向上させることができる。
(p側層形成工程)
p側層形成工程は、活性層5上にp側層20を形成する工程である。p側層形成工程は、p側障壁層形成工程と、p側コンタクト層形成工程とを備えている。
p側層形成工程は、活性層5上にp側層20を形成する工程である。p側層形成工程は、p側障壁層形成工程と、p側コンタクト層形成工程とを備えている。
p側障壁層形成工程において、活性層5上に、p側障壁層6を形成する。p側障壁層6は、
例えば、原料ガスとしてTEGガス、TMAガス、Cp2Mgガス、アンモニアガスを用い、p型不純物がドープされたAlGaN層を成長させることで形成する。
例えば、原料ガスとしてTEGガス、TMAガス、Cp2Mgガス、アンモニアガスを用い、p型不純物がドープされたAlGaN層を成長させることで形成する。
p側コンタクト層形成工程において、p側障壁層6上に、p側コンタクト層7を形成する。p側コンタクト層は、例えば、原料ガスとしてTMGガス、アンモニアガスを用いて、アンドープのGaN層を形成する。その後、このアンドープのGaNからなる層上に、原料ガスとしてTMGガス、Cp2Mgガス、アンモニアガスを用い、p型不純物を含むGaN層を形成する。このように、アンドープのGaN層とp型不純物を含むGaN層とを含むp側コンタクト層7を形成する。順方向電圧Vfを低減するという観点から、p側コンタクト層7の不純物濃度は、p側障壁層6よりも高くすることが好ましい。
上記工程により各半導体層を形成した後、反応容器内において、各半導体層に対して熱処理を行う。熱処理は、例えば、窒素雰囲気中、温度を650以上800℃以下とした状態で行う。
(電極形成工程)
熱処理後、p側層20の一部、活性層5の一部を除去して、n側コンタクト層3の表面の一部を露出させる。p側層20、活性層5の除去には、例えば、反応性イオンエッチング法を用いることができる。
熱処理後、p側層20の一部、活性層5の一部を除去して、n側コンタクト層3の表面の一部を露出させる。p側層20、活性層5の除去には、例えば、反応性イオンエッチング法を用いることができる。
その後、p側コンタクト層7の上面の一部にp電極40を形成し、露出されたn側コンタクト層3の表面の一部にn電極30を形成する。以上の工程により、窒化物半導体発光素子100は作製される。n電極およびp電極40は、例えば、蒸着法、スパッタリング法等により形成することができる。
以上説明したとおり、第2井戸層52wに電子とホールとが効率良く供給され、他の井戸層よりも発光再結合が第2井戸層52wにおいて生じやすい活性層5を形成できる。そのため、本実施形態の窒化物半導体発光素子の製造方法によれば、出力が向上された窒化物半導体発光素子100を製造することができる。
<実施例>
以下に説明する製造方法により窒化物半導体発光素子を作製した。なお、各半導体層はMOCVD法により形成した。
以下に説明する製造方法により窒化物半導体発光素子を作製した。なお、各半導体層はMOCVD法により形成した。
(基板1)
基板1として、C面を主面とするサファイアよりなる基板を用い、最初に、反応容器内において、窒化物半導体を形成するサファイア(C面)を水素雰囲気中、1050℃の温度でクリーニングした。基板1の外形は、平面視において1辺の長さが650μmの正方形とした。
基板1として、C面を主面とするサファイアよりなる基板を用い、最初に、反応容器内において、窒化物半導体を形成するサファイア(C面)を水素雰囲気中、1050℃の温度でクリーニングした。基板1の外形は、平面視において1辺の長さが650μmの正方形とした。
(バッファ層)
原料ガスにTMAガス、TMGガス、アンモニアガスを用い、基板1上にAlGaNからなるバッファ層を約12nmの厚さに形成した。バッファ層を形成するときの温度は550℃とした。
原料ガスにTMAガス、TMGガス、アンモニアガスを用い、基板1上にAlGaNからなるバッファ層を約12nmの厚さに形成した。バッファ層を形成するときの温度は550℃とした。
(下地層2)
次に、温度を1050℃にして、原料ガスにTMGガス、アンモニアガスを用い、バッファ層上にGaNを約1μmの厚さに形成した。続いて、温度を1150℃にして、原料ガスにTMGガス、アンモニアガスを用い、GaNを約1μmの厚さに形成した。このように形成した2層のGaNからなる下地層2を形成した。
次に、温度を1050℃にして、原料ガスにTMGガス、アンモニアガスを用い、バッファ層上にGaNを約1μmの厚さに形成した。続いて、温度を1150℃にして、原料ガスにTMGガス、アンモニアガスを用い、GaNを約1μmの厚さに形成した。このように形成した2層のGaNからなる下地層2を形成した。
(n側コンタクト層3)
次に、1150℃の温度でTMGガス、アンモニアガス、モノシランガスを用い、下地層2上に、Siが1×1019/cm3ドープされたGaNからなるn側コンタクト層3を6μmの厚さに形成した。
次に、1150℃の温度でTMGガス、アンモニアガス、モノシランガスを用い、下地層2上に、Siが1×1019/cm3ドープされたGaNからなるn側コンタクト層3を6μmの厚さに形成した。
(n側超格子層4)
次に、アンドープGaN層を形成する工程と、アンドープInGaN層を形成する工程とを繰り返してn側超格子層4を形成した。アンドープGaN層を形成する工程と、アンドープInGaN層を形成する工程とを1サイクルとして、30サイクル繰り返すことで、アンドープGaN層およびアンドープInGaN層をそれぞれ30層含むn側超格子層4を形成した。
次に、アンドープGaN層を形成する工程と、アンドープInGaN層を形成する工程とを繰り返してn側超格子層4を形成した。アンドープGaN層を形成する工程と、アンドープInGaN層を形成する工程とを1サイクルとして、30サイクル繰り返すことで、アンドープGaN層およびアンドープInGaN層をそれぞれ30層含むn側超格子層4を形成した。
アンドープGaN層を形成する工程では、温度を910℃にして、原料ガスにTEGガス、アンモニアガスを用い、GaNからなる層を3nmの厚さに形成した。アンドープInGaN層を形成する工程では、温度を910℃にして、原料ガスにTEGガス、TMIガス、アンモニアガスを用い、InGaNからなる層を1.5nmの厚さに形成した。
(活性層5)
次に、温度を860℃にして、原料ガスにTEGガス、TMIガス、アンモニアガスを用いてIn0.15Ga0.85Nよりなる厚さが1.5nmの第1井戸層51wを形成した。さらに、第1井戸層51w上に、温度960℃にして、原料ガスにTEGガス、モノシランガス、アンモニアガスを用いてn型不純物がドープされたGaNよりなる厚さが15nmの第1障壁層51bを形成した。このように第1井戸層51wと第1障壁層51bとを形成する第1積層部形成工程を5回繰り返して行った。
次に、温度を860℃にして、原料ガスにTEGガス、TMIガス、アンモニアガスを用いてIn0.15Ga0.85Nよりなる厚さが1.5nmの第1井戸層51wを形成した。さらに、第1井戸層51w上に、温度960℃にして、原料ガスにTEGガス、モノシランガス、アンモニアガスを用いてn型不純物がドープされたGaNよりなる厚さが15nmの第1障壁層51bを形成した。このように第1井戸層51wと第1障壁層51bとを形成する第1積層部形成工程を5回繰り返して行った。
次に、温度を860℃にして、原料ガスにTEGガス、TMIガス、アンモニアガスを用いてIn0.15Ga0.85Nよりなる厚さが1.5nmの第4井戸層54wを形成した。さらに、第4井戸層54w上に、温度960℃にして、原料ガスにTEGガス、モノシランガス、アンモニアガスを用いてn型不純物がドープされたGaNよりなる厚さが16nmの第4障壁層54bを形成した。このように第4井戸層54wと第4障壁層54bとを形成する第4積層部形成工程を2回繰り返して行った。
次に、温度を800℃にして、原料ガスにTEGガス、TMIガス、アンモニアガスを用いてIn0.25Ga0.75Nよりなる厚さが2.8nmの第2井戸層52wを形成した。さらに、第2井戸層52w上に、温度960℃にして、原料ガスにTEGガス、モノシランガス、アンモニアガスを用いてn型不純物がドープされたGaNよりなる厚さが9nmの第2障壁層52bを形成した。このように第2井戸層52wと第2障壁層52bとを形成する第2積層部形成工程を6回繰り返して行った。
次に、温度を860℃にして、原料ガスにTEGガス、TMIガス、アンモニアガスを用いてIn0.15Ga0.85Nよりなる厚さが1.5nmの第3井戸層53wを形成した。さらに、第3井戸層53w上に、原料ガスにTEGガス、アンモニアガスを用いてGaNよりなる厚さが5.3nmの第1中間層を形成した。さらに、第1中間層上に、温度960℃にして、原料ガスにTEGガス、Cp2Mgガス、アンモニアガスを用いてp型不純物がドープされたGaNよりなる厚さが13nmの第3障壁層53bを形成した。
このように第3井戸層53wと第3障壁層53bとを形成する第3積層部形成工程を1回行った。
このように第3井戸層53wと第3障壁層53bとを形成する第3積層部形成工程を1回行った。
(p側障壁層6)
次に、960℃の温度にして、原料ガスにTEGガス、TMAガス、Cp2Mgガス、アンモニアガスを用い、Mgを2×1020/cm3ドープしたAl0.13Ga0.87Nよりなるp側障壁層6を11nmの厚さに形成した。
次に、960℃の温度にして、原料ガスにTEGガス、TMAガス、Cp2Mgガス、アンモニアガスを用い、Mgを2×1020/cm3ドープしたAl0.13Ga0.87Nよりなるp側障壁層6を11nmの厚さに形成した。
(p側コンタクト層7)
次に、温度850℃以上1000℃以下の範囲で、TMGガス、アンモニアガスを用い、アンドープのGaNからなる層を約80nmの厚さに形成した。さらに、そのGaN層上に、TMGガス、アンモニアガス、Cp2Mgガスを用い、Mgを5×1020/cm3ドープしたGaNからなる層を約20nmの厚さに形成した。このように形成した2層のGaNからなるp側コンタクト層7を形成した。
次に、温度850℃以上1000℃以下の範囲で、TMGガス、アンモニアガスを用い、アンドープのGaNからなる層を約80nmの厚さに形成した。さらに、そのGaN層上に、TMGガス、アンモニアガス、Cp2Mgガスを用い、Mgを5×1020/cm3ドープしたGaNからなる層を約20nmの厚さに形成した。このように形成した2層のGaNからなるp側コンタクト層7を形成した。
各半導体層を形成した後、反応容器内において、各半導体層に対して熱処理を行った。
熱処理は、窒素雰囲気中、温度を700℃とした状態で行った。
熱処理は、窒素雰囲気中、温度を700℃とした状態で行った。
熱処理後、p側層20の一部と、活性層5の一部を除去して、n側コンタクト層3の一部をp側層20および活性層5から露出させた。
最後に、n側コンタクト層3の上面にn電極30を形成し、p側コンタクト層7の上面にp電極40を形成した。
以上のように作製した実施例の窒化物半導体発光素子は、順方向電圧Vfは2.74Vであり、出力Poは115.7mWであった。また、半値幅は26.1nmであった。なお、実施例において、順方向電圧Vf、出力Poは、100mAの電流を印加したときの値である。
<参考例>
参考例に係る窒化物半導体発光素子は、活性層5を以下のような条件で形成した以外は、実施例と同様にして作製した。
参考例に係る窒化物半導体発光素子は、活性層5を以下のような条件で形成した以外は、実施例と同様にして作製した。
(活性層5)
参考例では、第1井戸層51w、第3井戸層53w、第4井戸層54wを形成するときの温度をそれぞれ800℃とした。また、第3井戸層53wの厚さを3.2nm、第4井戸層54wの厚さを2.8nmとした。
参考例では、第1井戸層51w、第3井戸層53w、第4井戸層54wを形成するときの温度をそれぞれ800℃とした。また、第3井戸層53wの厚さを3.2nm、第4井戸層54wの厚さを2.8nmとした。
以上のようにして作製した参考例の窒化物半導体発光素子において、順方向電圧Vfは2.73Vであり、出力Poは105.3mWであった。また、半値幅は29.7nmであった。なお、参考例において、順方向電圧Vf、出力Poは、実施例と同様に、100mAの電流を印加したときの値である。
以上のことから、本実施例の窒化物半導体発光素子によれば、第2井戸層52wの第2厚さを第1井戸層51wの第1厚さ及び第3井戸層53wの第3厚さよりも厚くし、第1温度及び第3温度を第2温度よりも高くすることで出力が向上することが分かる。また、実施例の窒化物半導体発光素子の半値幅が、参考例の窒化物半導体発光素子の半値幅よりも狭くなっていることから、第2井戸層52wに電子とホールが効率よく供給され、発光再結合が主に第2井戸層52wで生じていると推測される。
実施形態は、以下の態様を含む。
(付記1)
n側層を形成するn側層形成工程と、
n側層上に、活性層を形成する活性層形成工程と、
活性層上に、p側層を形成するp側層形成工程と、を備え、
前記活性層形成工程は、
Inを含む第1厚さの第1井戸層と、第1井戸層上に形成されn型不純物がドープされた第1障壁層と、を含む第1積層部を形成する第1積層部形成工程であって、第1井戸層を第1温度で形成する第1積層部形成工程と、
第1積層部上に、Inを含み、前記第1厚さよりも厚い第2厚さの第2井戸層と、第2井戸層上に形成されn型不純物がドープされた第2障壁層と、を含む第2積層部を形成する第2積層部形成工程であって、第2井戸層を第1温度よりも低い第2温度で形成する第2積層部形成工程と、
第2積層部上に、Inを含み、前記第2厚さよりも薄い第3厚さの第3井戸層と、第3井戸層上に形成されp型不純物がドープされた第3障壁層と、を含む第3積層部を形成する第3積層部形成工程であって、第3井戸層を第2温度よりも高い第3温度で形成する第3積層部形成工程と、を含む窒化物半導体発光素子の製造方法。
n側層を形成するn側層形成工程と、
n側層上に、活性層を形成する活性層形成工程と、
活性層上に、p側層を形成するp側層形成工程と、を備え、
前記活性層形成工程は、
Inを含む第1厚さの第1井戸層と、第1井戸層上に形成されn型不純物がドープされた第1障壁層と、を含む第1積層部を形成する第1積層部形成工程であって、第1井戸層を第1温度で形成する第1積層部形成工程と、
第1積層部上に、Inを含み、前記第1厚さよりも厚い第2厚さの第2井戸層と、第2井戸層上に形成されn型不純物がドープされた第2障壁層と、を含む第2積層部を形成する第2積層部形成工程であって、第2井戸層を第1温度よりも低い第2温度で形成する第2積層部形成工程と、
第2積層部上に、Inを含み、前記第2厚さよりも薄い第3厚さの第3井戸層と、第3井戸層上に形成されp型不純物がドープされた第3障壁層と、を含む第3積層部を形成する第3積層部形成工程であって、第3井戸層を第2温度よりも高い第3温度で形成する第3積層部形成工程と、を含む窒化物半導体発光素子の製造方法。
(付記2)
活性層形成工程は、第1積層部形成工程の後、第1積層部上に、第4厚さの第4井戸層と、第4井戸層上に形成されn型不純物がドープされた第4障壁層と、を含む第4積層部を形成する第4積層部形成工程をさらに含み、
第4障壁層を形成するときの成長レートを、第1障壁層を形成するときの成長レートよりも遅くする付記1に記載の窒化物半導体発光素子の製造方法。
活性層形成工程は、第1積層部形成工程の後、第1積層部上に、第4厚さの第4井戸層と、第4井戸層上に形成されn型不純物がドープされた第4障壁層と、を含む第4積層部を形成する第4積層部形成工程をさらに含み、
第4障壁層を形成するときの成長レートを、第1障壁層を形成するときの成長レートよりも遅くする付記1に記載の窒化物半導体発光素子の製造方法。
(付記3)
第1積層部形成工程において、Inを含む原料ガス、Gaを含む原料ガス、及びNを含む原料ガスを用いて第1井戸層を形成し、
第2積層部形成工程において、Inを含む原料ガス、Gaを含む原料ガス、及びNを含む原料ガスを用いて第2井戸層を形成し、
第1井戸層を形成するときのInを含む原料ガスの流量比を、第2井戸層を形成するときのInを含む原料ガスの流量比と同じにする付記1又は2に記載の窒化物半導体発光素子の製造方法。
第1積層部形成工程において、Inを含む原料ガス、Gaを含む原料ガス、及びNを含む原料ガスを用いて第1井戸層を形成し、
第2積層部形成工程において、Inを含む原料ガス、Gaを含む原料ガス、及びNを含む原料ガスを用いて第2井戸層を形成し、
第1井戸層を形成するときのInを含む原料ガスの流量比を、第2井戸層を形成するときのInを含む原料ガスの流量比と同じにする付記1又は2に記載の窒化物半導体発光素子の製造方法。
(付記4)
第2積層部形成工程を複数回行い、
第3積層部形成工程を1回行う付記1から3のいずれか1つに記載の窒化物半導体発光素子の製造方法。
第2積層部形成工程を複数回行い、
第3積層部形成工程を1回行う付記1から3のいずれか1つに記載の窒化物半導体発光素子の製造方法。
(付記5)
第1積層部形成工程を複数回行う付記1から4のいずれか1つに記載の窒化物半導体発光素子の製造方法。
第1積層部形成工程を複数回行う付記1から4のいずれか1つに記載の窒化物半導体発光素子の製造方法。
(付記6)
第2井戸層の第2厚さは、第1井戸層の第1厚さの1.5倍以上3倍以下である付記1から5のいずれか1つに記載の窒化物半導体発光素子の製造方法。
第2井戸層の第2厚さは、第1井戸層の第1厚さの1.5倍以上3倍以下である付記1から5のいずれか1つに記載の窒化物半導体発光素子の製造方法。
(付記7)
第2障壁層の厚さは、第1障壁層の厚さよりも薄い付記1から6のいずれか1つに記載の窒化物半導体発光素子の製造方法。
第2障壁層の厚さは、第1障壁層の厚さよりも薄い付記1から6のいずれか1つに記載の窒化物半導体発光素子の製造方法。
(付記8)
第1温度及び第3温度は、第2温度よりも50℃以上100℃以下高い付記1から7のいずれか1つに記載の窒化物半導体発光素子の製造方法。
第1温度及び第3温度は、第2温度よりも50℃以上100℃以下高い付記1から7のいずれか1つに記載の窒化物半導体発光素子の製造方法。
(付記9)
第1井戸層のIn組成比は、10%以上15%以下であり、
第2井戸層のIn組成比は、20%以上28%以下である付記1から8のいずれか1つに記載の窒化物半導体発光素子の製造方法。
第1井戸層のIn組成比は、10%以上15%以下であり、
第2井戸層のIn組成比は、20%以上28%以下である付記1から8のいずれか1つに記載の窒化物半導体発光素子の製造方法。
1 基板
2 下地層
3 n側コンタクト層
4 n側超格子層
5 活性層
51 第1積層部
51w 第1井戸層
51b 第1障壁層
52 第2積層部
52w 第2井戸層
52b 第2障壁層
53 第3積層部
53w 第3井戸層
53b 第3障壁層
54 第4積層部
54w 第4井戸層
54b 第4障壁層
6 p側障壁層
7 p側コンタクト層
10 n側層
20 p側層
30 n電極
40 p電極
100 窒化物半導体発光素子
2 下地層
3 n側コンタクト層
4 n側超格子層
5 活性層
51 第1積層部
51w 第1井戸層
51b 第1障壁層
52 第2積層部
52w 第2井戸層
52b 第2障壁層
53 第3積層部
53w 第3井戸層
53b 第3障壁層
54 第4積層部
54w 第4井戸層
54b 第4障壁層
6 p側障壁層
7 p側コンタクト層
10 n側層
20 p側層
30 n電極
40 p電極
100 窒化物半導体発光素子
Claims (9)
- n側層を形成するn側層形成工程と、
前記n側層上に、活性層を形成する活性層形成工程と、
前記活性層上に、p側層を形成するp側層形成工程と、を備え、
前記活性層形成工程は、
Inを含む第1厚さの第1井戸層と、前記第1井戸層上に形成されn型不純物がドープされた第1障壁層と、を含む第1積層部を形成する第1積層部形成工程であって、前記第1井戸層を第1温度で形成する前記第1積層部形成工程と、
前記第1積層部上に、Inを含み、前記第1厚さよりも厚い第2厚さの第2井戸層と、前記第2井戸層上に形成されn型不純物がドープされた第2障壁層と、を含む第2積層部を形成する第2積層部形成工程であって、前記第2井戸層を前記第1温度よりも低い第2温度で形成する前記第2積層部形成工程と、
前記第2積層部上に、Inを含み、前記第2厚さよりも薄い第3厚さの第3井戸層と、前記第3井戸層上に形成されp型不純物がドープされた第3障壁層と、を含む第3積層部を形成する第3積層部形成工程であって、前記第3井戸層を前記第2温度よりも高い第3温度で形成する前記第3積層部形成工程と、を含む窒化物半導体発光素子の製造方法。 - 前記活性層形成工程は、前記第1積層部形成工程の後、前記第1積層部上に、第4厚さの第4井戸層と、前記第4井戸層上に形成されn型不純物がドープされた第4障壁層と、を含む第4積層部を形成する第4積層部形成工程をさらに含み、
前記第4障壁層を形成するときの成長レートを、前記第1障壁層を形成するときの成長レートよりも遅くする請求項1に記載の窒化物半導体発光素子の製造方法。 - 前記第1積層部形成工程において、Inを含む原料ガス、Gaを含む原料ガス、及びNを含む原料ガスを用いて前記第1井戸層を形成し、
前記第2積層部形成工程において、Inを含む原料ガス、Gaを含む原料ガス、及びNを含む原料ガスを用いて前記第2井戸層を形成し、
前記第1井戸層を形成するときのInを含む原料ガスの流量比を、前記第2井戸層を形成するときのInを含む原料ガスの流量比と同じにする請求項1に記載の窒化物半導体発光素子の製造方法。 - 前記第2積層部形成工程を複数回行い、
前記第3積層部形成工程を1回行う請求項1に記載の窒化物半導体発光素子の製造方法。 - 前記第1積層部形成工程を複数回行う請求項4に記載の窒化物半導体発光素子の製造方法。
- 前記第2井戸層の第2厚さは、前記第1井戸層の第1厚さの1.5倍以上3倍以下である請求項1から5のいずれか1つに記載の窒化物半導体発光素子の製造方法。
- 第2障壁層の厚さは、第1障壁層の厚さよりも薄い請求項1から5のいずれか1つに記載の窒化物半導体発光素子の製造方法。
- 前記第1温度及び前記第3温度は、前記第2温度よりも50℃以上100℃以下高い請求項1から5のいずれか1つに記載の窒化物半導体発光素子の製造方法。
- 前記第1井戸層のIn組成比は、10%以上15%以下であり、
前記第2井戸層のIn組成比は、20%以上28%以下である請求項1から5のいずれか1つに記載の窒化物半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024227255A JP2025041822A (ja) | 2022-06-17 | 2024-12-24 | 窒化物半導体発光素子 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022098120A JP2023184145A (ja) | 2022-06-17 | 2022-06-17 | 窒化物半導体発光素子 |
JP2024227255A JP2025041822A (ja) | 2022-06-17 | 2024-12-24 | 窒化物半導体発光素子 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022098120A Division JP2023184145A (ja) | 2022-06-17 | 2022-06-17 | 窒化物半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2025041822A true JP2025041822A (ja) | 2025-03-26 |
Family
ID=89169488
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022098120A Pending JP2023184145A (ja) | 2022-06-17 | 2022-06-17 | 窒化物半導体発光素子 |
JP2024227255A Pending JP2025041822A (ja) | 2022-06-17 | 2024-12-24 | 窒化物半導体発光素子 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022098120A Pending JP2023184145A (ja) | 2022-06-17 | 2022-06-17 | 窒化物半導体発光素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230411553A1 (ja) |
JP (2) | JP2023184145A (ja) |
-
2022
- 2022-06-17 JP JP2022098120A patent/JP2023184145A/ja active Pending
-
2023
- 2023-06-08 US US18/331,263 patent/US20230411553A1/en active Pending
-
2024
- 2024-12-24 JP JP2024227255A patent/JP2025041822A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230411553A1 (en) | 2023-12-21 |
JP2023184145A (ja) | 2023-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5737111B2 (ja) | Iii族窒化物半導体発光素子 | |
JP5306254B2 (ja) | 半導体発光素子 | |
US9257599B2 (en) | Semiconductor light emitting device including hole injection layer | |
KR100784065B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
JP7481618B2 (ja) | 窒化物半導体素子の製造方法 | |
CN104272477A (zh) | 氮化物半导体发光元件 | |
US12132145B2 (en) | Method of manufacturing nitride semiconductor light-emitting element | |
KR20130102210A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
KR100998234B1 (ko) | 질화물 반도체 발광 소자 및 그 제조 방법 | |
KR100925062B1 (ko) | 4원계 질화물 반도체 발광 소자 및 그 제조 방법 | |
TWI807552B (zh) | 氮化物半導體發光元件及其製造方法 | |
JP2025041822A (ja) | 窒化物半導体発光素子 | |
JP7385138B2 (ja) | 発光素子の製造方法 | |
JP7319559B2 (ja) | 窒化物半導体発光素子 | |
JP7260807B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP7344434B2 (ja) | 発光素子の製造方法 | |
US20220199855A1 (en) | Nitride semiconductor light emitting element | |
JP6071044B2 (ja) | 半導体発光素子及びその製造方法 | |
US20240072209A1 (en) | Light-emitting element | |
JP2025005137A (ja) | 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法 | |
US10038118B2 (en) | Light emitting element | |
TW202520943A (zh) | 氮化物半導體發光元件及氮化物半導體發光元件之製造方法 | |
JP2012256948A (ja) | 半導体発光素子 | |
JP2000294829A (ja) | 半導体積層構造とそれを備えた半導体素子及び結晶成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250526 |