JP2025026068A - 発光素子 - Google Patents

Abstract

【課題】電子ブロック機能の高い構造を有した発光素子を提供する。
【解決手段】発光素子は、基板と、基板上に設けられたｎ型層と、ｎ型層上に設けられ、所定の発光波長の第１活性層と、第１活性層上に接して設けられ、ノンドープのＩＩＩ族窒化物半導体からなり、第１活性層を透過しようとする電子をブロックする中間電子ブロック層と、中間電子ブロック層上に設けられ、ノンドープのＩｎを含むＩＩＩ族窒化物半導体からなる中間層と、中間層上に設けられ、第１活性層とは異なる発光波長の第２活性層と、第２活性層側から中間層または中間電子ブロック層に達する深さの溝と、第２活性層上に設けられた第１ｐ型層と、溝の底面に設けられ、ＭｇドープのＩＩＩ族窒化物半導体からなり、第１活性層を透過しようとする電子をブロックする電子ブロック層と、電子ブロック層上に設けられた第２ｐ型層と、を有する。
【選択図】図１

Description

本発明は、発光素子に関する。

近年、ディスプレイの高精細化が求められており、１ピクセルを１～１００μｍオーダーの微細なＬＥＤとするマイクロＬＥＤディスプレイが注目されている。フルカラーとする方式は各種知られているが、たとえば青、緑、赤の各色を発光する３つの活性層を同一基板上に順に積層する方式が知られている。

特許第５８５４４１９号公報

発明者らは、３つの活性層が同一基板上に順に積層された発光素子において、活性層間に中間層を挿入し、各中間層に達する溝を形成し、その溝の底面に電子ブロック層、ｐ型層を再成長させた構造とすることを考えた。このような構造により各活性層を独立に制御することができる。

しかし、上記の構造では、活性層と電子ブロック層の間に中間層が存在することになり、電子ブロック層が活性層に直接接していないため、電子ブロック層の電子ブロック機能が低くなってしまう。また、中間層はＧａＮやＩｎＧａＮであり、中間層自体は電子をブロックできるような障壁を形成しない。そのため、電子ブロック機能を高めることが求められていた。

本発明は、かかる背景に鑑みてなされたものであり、電子ブロック機能の高い構造を有した発光素子を提供しようとするものである。

本発明の一態様は、
ＩＩＩ族窒化物半導体を用いた発光素子において、
基板と、
前記基板上に設けられ、ｎ型のＩＩＩ族窒化物半導体からなるｎ型層と、
前記ｎ型層上に設けられ、所定の発光波長の第１活性層と、
前記第１活性層上に接して設けられ、ノンドープのＩＩＩ族窒化物半導体からなり、前記第１活性層を透過しようとする電子をブロックする中間電子ブロック層と、
前記中間電子ブロック層上に設けられ、ノンドープのＩｎを含むＩＩＩ族窒化物半導体からなる中間層と、
前記中間層上に設けられ、前記第１活性層とは異なる発光波長の第２活性層と、
前記第２活性層側から前記中間層または前記中間電子ブロック層に達する深さの溝と、
前記第２活性層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ型層と、
前記溝の底面に設けられ、ＭｇドープのＩＩＩ族窒化物半導体からなり、前記第１活性層を透過しようとする電子をブロックする電子ブロック層と、
前記電子ブロック層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第２ｐ型層と、
を有する、発光素子にある。

本発明の他の態様は、
ＩＩＩ族窒化物半導体を用いた発光素子の製造方法において、
前記基板上に、ｎ型のＩＩＩ族窒化物半導体からなるｎ型層を形成するｎ型層形成工程と、
前記ｎ型層上に、所定の発光波長の第１活性層を形成する第１活性層形成工程と、
前記第１活性層上に接して、ノンドープのＩＩＩ族窒化物半導体からなり、前記第１活性層を透過しようとする電子をブロックする中間電子ブロック層を形成する中間電子ブロック層形成工程と、
前記中間電子ブロック層上に、ノンドープのＩｎを含むＩＩＩ族窒化物半導体からなる中間層を形成する中間層形成工程と、
前記中間層上に、前記第１活性層とは異なる発光波長の第２活性層を形成する第２活性層形成工程と、
前記第２活性層側から前記中間層または前記中間電子ブロック層に達する深さの溝を形成する溝形成工程と、
前記溝の底面に、ＭｇドープのＩＩＩ族窒化物半導体からなり、前記第１活性層を透過しようとする電子をブロックする電子ブロック層を形成する電子ブロック層形成工程と、
前記第２活性層上および前記電子ブロック層上に、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ型層と第２ｐ型層をそれぞれ形成するｐ型層形成工程と、
を有し、
前記中間電子ブロック層および前記電子ブロック層の成長温度は、前記中間層の成長温度に対して－５０～５０℃である、発光素子の製造方法にある。

上記態様では、第１活性層と中間層の間に第１活性層と接する中間電子ブロック層を設け、溝の底面に電子ブロック層を設けている。これによって効果的に電子をブロックすることができる。

実施形態１における発光素子の構成を示した断面図であって、基板主面に垂直な方向での断面を示した図。 等価的な電気回路図を示した図。 実施形態１における発光素子の製造工程を示した図。 実施形態１における発光素子の製造工程を示した図。 実施形態１における発光素子の製造工程を示した図。 実施形態１における発光素子の製造工程を示した図。

発光素子は、ＩＩＩ族窒化物半導体を用いた発光素子であり、基板と、基板上に設けられ、ｎ型のＩＩＩ族窒化物半導体からなるｎ型層と、ｎ型層上に設けられ、所定の発光波長の第１活性層と、第１活性層上に接して設けられ、ノンドープのＩＩＩ族窒化物半導体からなり、第１活性層を透過しようとする電子をブロックする中間電子ブロック層と、中間電子ブロック層上に設けられ、ノンドープのＩｎを含むＩＩＩ族窒化物半導体からなる中間層と、中間層上に設けられ、第１活性層とは異なる発光波長の第２活性層と、第２活性層側から中間層または中間電子ブロック層に達する深さの溝と、第２活性層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ型層と、溝の底面に設けられ、ＭｇドープのＩＩＩ族窒化物半導体からなり、第１活性層を透過しようとする電子をブロックする電子ブロック層と、電子ブロック層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第２ｐ型層と、を有する。

第１活性層は、井戸層と障壁層を有した量子井戸構造であり、中間電子ブロック層のバンドギャップエネルギーは、障壁層のバンドギャップエネルギーよりも大きくてもよい。

中間電子ブロック層の厚さは、０．５～５０ｎｍであってもよい。また、中間電子ブロック層のＡｌ組成は、３～３０％であってもよい。

電子ブロック層のＡｌ組成は、中間電子ブロック層のＡｌ組成以上であってもよい。また、電子ブロック層は、超格子構造であってもよい。

溝は、第２活性層側から中間層に達する深さであり、溝の設けられた領域において、中間電子ブロック層、中間層、電子ブロック層の積層が超格子構造を構成し、中間層は超格子構造における井戸層として機能してもよい。

発光素子の製造方法は、ＩＩＩ族窒化物半導体を用いた発光素子の製造方法であり、基板上に、ｎ型のＩＩＩ族窒化物半導体からなるｎ型層を形成するｎ型層形成工程と、ｎ型層上に、所定の発光波長の第１活性層を形成する第１活性層形成工程と、第１活性層上に接して、ノンドープのＩＩＩ族窒化物半導体からなり、第１活性層を透過しようとする電子をブロックする中間電子ブロック層を形成する中間電子ブロック層形成工程と、中間電子ブロック層上に、ノンドープのＩｎを含むＩＩＩ族窒化物半導体からなる中間層を形成する中間層形成工程と、中間層上に、第１活性層とは異なる発光波長の第２活性層を形成する第２活性層形成工程と、第２活性層側から中間層または中間電子ブロック層に達する深さの溝を形成する溝形成工程と、溝の底面に、ＭｇドープのＩＩＩ族窒化物半導体からなり、第１活性層を透過しようとする電子をブロックする電子ブロック層を形成する電子ブロック層形成工程と、第２活性層上および前記電子ブロック層上に、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ型層と第２ｐ型層をそれぞれ形成するｐ型層形成工程と、を有し、中間電子ブロック層および電子ブロック層の成長温度は、中間層の成長温度に対して－５０～５０℃である。

中間電子ブロック層および電子ブロック層の成長温度は、８００～１０００℃であってもよい。

電子ブロック層の成長温度は、第１ｐ型層および第２ｐ型層の成長温度以下であってもよい。

中間電子ブロック層および電子ブロック層の成長速度は、０．５～５ｎｍ／ｍｉｎであってもよい。

（実施形態）
図１は、実施形態１における発光素子の構成を示した図である。実施形態１における発光素子は青、緑、赤のそれぞれを発光可能である。また、実施形態１における発光素子は、基板の裏面側から光を取り出すフリップチップ型であり、図示しない実装基板にフェイスダウンで実装される。なお、実施形態１は１ピクセルが１チップの構造であるが、モノリシック型であってもよい。つまり、実施形態１の素子構造が同一基板上にマトリクス状に配列されたマイクロＬＥＤディスプレイ素子としてもよい。

１．発光素子の構成
実施形態１における発光素子は、図１に示すように、基板１０と、ｎ型層１１と、下地層１２と、第１活性層１３と、第１中間電子ブロック層１４と、第１中間層１５と、第２活性層１６と、第２中間電子ブロック層１７と、第２中間層１８と、第３活性層１９と、保護層２０と、非ｎ型層２１Ａ～２１Ｃと、電子ブロック層２２Ａ～２２Ｃと、ｐ型層２３Ａ～２３Ｃと、ｎ側電極２４と、ｐ側電極２５Ａ～２５Ｃと、を有している。

基板１０は、ＩＩＩ族窒化物半導体を成長させる成長基板である。たとえば、サファイア、Ｓｉ、ＧａＮ、ＳｃＡｌＭｇＯ_４（ＳＡＭ）などである。

ｎ型層１１は、低温バッファ層や高温バッファ層（図示しない）を介して基板１０上に設けられたｎ型の半導体である。ただし、バッファ層は必要に応じて設ければよく、基板がＧａＮである場合などにはバッファ層を設けなくともよい。ｎ型層１１は、たとえばｎ－ＧａＮ、ｎ－ＡｌＧａＮ、ｎ－ＩｎＧａＮなどである。Ｓｉ濃度は、たとえば１×１０^１８～１００×１０^１８ｃｍ^－３である。

下地層１２は、ｎ型層１１上に設けられた超格子構造の半導体層であり、下地層１２上に形成される半導体層の格子歪みを緩和するための層である。下地層１２は必要に応じて設ければよく、省略してもよい。下地層１２は、組成の異なるＩＩＩ族窒化物半導体薄膜（たとえばＧａＮ、ＩｎＧａＮ、ＡｌＧａＮのうち２つ）を交互に積層させたものであり、ペア数はたとえば３～３０である。ノンドープでもよいし、Ｓｉを１×１０^１７～１００×１０^１７ｃｍ^－３程度ドープしてもよい。また、歪を緩和できるのであれば超格子構造である必要はない。第１活性層１３とのヘテロ界面で格子定数差が小さくなるような材料であればよく、たとえば、ＩｎＧａＮ型層、ＡｌＩｎＮ型層、ＡｌＧａＩｎ型層であってもよい。

ｎ型層１１と下地層１２の間にＥＳＤ層を設けてもよい。ＥＳＤ層は、静電耐圧向上のために設ける層である。ＥＳＤ層は、たとえば、ノンドープまたは低濃度にＳｉがドープされたＧａＮ、ＩｎＧａＮ、またはＡｌＧａＮである。

第１活性層１３は、下地層１２上に設けられたＳＱＷまたはＭＱＷ構造の発光層である。発光波長は青色であり、４３０～４８０ｎｍである。第１活性層１３はＡｌＧａＮからなる障壁層とＩｎＧａＮからなる井戸層を交互に１～９ペア積層させた構造である。より好ましくは１～７ペア、さらに好ましくは１～５ペアである。

第１中間電子ブロック層１４は、第１活性層１３上に接して設けられた層である。第１中間電子ブロック層１４は、ノンドープのＡｌＧａＮからなる。第１中間電子ブロック層１４のＡｌ組成は、第１活性層１３の障壁層よりもバンドギャップエネルギーが大きくなるように設定されている。たとえば、Ａｌ組成は３～３０％である。より好ましいＡｌ組成は、３～２０％、さらに好ましくは３～１０％である。上記範囲でＡｌ組成を傾斜させてもよい。

このように、第１中間電子ブロック層１４は第１活性層１３に接して設けられているため、電子ブロック機能が高い。つまり、第１活性層１３から第１中間電子ブロック層１４へと透過しようとする電子をブロックする効果が高く、第１活性層１３中に電子を効率的に閉じ込めることができる。また、第１中間電子ブロック層１４はノンドープであり、Ｍｇが第１活性層１３に拡散して発光効率が低下してしまうことを抑制している。

第１中間電子ブロック層１４の厚さは、０．５～５０ｎｍである。第１中間電子ブロック層１４は、第２活性層１６、第３活性層１９への電子の注入をブロックする障壁となる。そのため、高抵抗となりＶｆを上昇させてしまう。そこで厚さを上記範囲とすることで第１活性層１３を透過しようとする電子のブロック機能を維持しつつ、第２活性層１６、第３活性層１９への電子注入は阻害しないようにし、高抵抗化を抑制している。第１中間電子ブロック層１４のより好ましい厚さは、０．５～２０ｎｍであり、さらに好ましくは０．５～１０ｎｍである。

なお、第１中間電子ブロック層１４は、ノンドープのＡｌＧａＩｎＮとしてもよい。ただし、Ａｌ組成、Ｉｎ組成は、第１活性層１３の障壁層よりもバンドギャップエネルギーが大きくなるように設定する。

第１中間層１５は、第１活性層１３上に設けられた半導体層であり、第１中間電子ブロック層１４と第２活性層１６の間に位置している。第１中間層１５は、第１活性層１３からの発光と第２活性層１６からの発光とを個別に制御可能とするために設ける層である。また、後述の第２溝３１を形成する際に第１活性層１３をエッチングダメージから保護する役割も有する。

第１中間層１５は、第１中間電子ブロック層１４側から順にノンドープ中間層１５Ａ、ｎ型中間層１５Ｂを積層させた構造である。ノンドープ中間層１５Ａ、ｎ型中間層１５Ｂは不純物を除いて同一材料から構成してもよい。第１中間層１５をこのような２層構造とする理由は後述する。

第１中間層１５の材料は、Ｉｎを含むＩＩＩ族窒化物半導体であり、たとえばＩｎＧａＮとするのがよい。Ｉｎによるサーファクタント効果によって第１中間層１５表面の荒れを抑制し、表面平坦性を向上させることができる。また、格子歪みを緩和させることができる。

第１中間層１５のＩｎ組成（ＩＩＩ族窒化物半導体のＩＩＩ族金属全体に占めるＩｎのモル比）は、第１活性層１３および第２活性層１６から発光した光を吸収しないバンドギャップとなるように設定されていればよい。好ましいＩｎ組成は、１０％以下、より好ましくは５％以下、さらに好ましくは２％以下である。Ｉｎ組成が１０％よりも大きいと、第１中間層１５の表面が荒れる原因となる。Ｉｎは０％よりも大きければ任意であり、ドープレベル（混晶を形成しないレベル）でもよい。たとえばＩｎ濃度が１×１０^１４ｃｍ^－３以上１×１０^２２ｃｍ^－３以下のＧａＮである。

ノンドープ中間層１５Ａはノンドープであり、ｎ型中間層１５ＢはＳｉドープである。ｎ型中間層１５ＢのＳｉ濃度は、１×１０^１７～１０００×１０^１７ｃｍ^－３とすることが好ましい。好ましくは１０×１０^１７～１００×１０^１７ｃｍ^－３、さらに好ましくは２０×１０^１７～８０×１０^１７ｃｍ^－３である。ｎ型中間層１５ＢはＳｉを変調ドープしてもよく、ｎ型中間層１５Ｂの一部領域にノンドープの領域があってもよい。

第１中間層１５の厚さは、２０～１５０ｎｍとすることが好ましい。１５０ｎｍよりも厚いと、第１中間層１５の表面が荒れる原因となり得る。また、２０ｎｍよりも薄いと、後述の第２溝３１を形成する際に第２溝３１の深さをノンドープ中間層１５Ａ内とする制御が難しくなる可能性がある。より好ましくは３０～１００ｎｍ、さらに好ましくは５０～８０ｎｍである。

また、ノンドープ中間層１５Ａの厚さは、１０ｎｍ以上とすることが好ましい。エッチング深さの制御性および第１活性層１３へのエッチングダメージを回避するためである。また、ｎ型中間層１５Ｂの厚さは、１０ｎｍ以上とすることが好ましい。各活性層の発光特性を独立に制御するためである。

第２活性層１６は、第１中間層１５上に設けられた層であり、歪緩和層１６ＡとＳＱＷまたはＭＱＷの量子井戸構造層（発光層）１６Ｂを順に積層させた構造である。量子井戸構造層１６Ｂの発光波長は緑色であり、５１０～５７０ｎｍである。量子井戸構造層１６ＢはＧａＮまたはＡｌＧａＮからなる障壁層とＩｎＧａＮからなる井戸層を交互に１～７ペア積層させた構造である。より好ましくは１～５ペア、さらに好ましくは１～３ペアである。また、第１活性層１３のペア数と等しいか少ないことが好ましく、少ないことがより好ましい。

歪緩和層１６Ａは、障壁層と井戸層を順に積層させたＳＱＷ構造であり、発光しないように井戸層の厚さを薄く調整した量子井戸構造である。たとえば井戸層の厚さを１ｎｍ以下とすることで発光しないようにすることができる。障壁層はＡｌＧａＮ、井戸層はＩｎＧａＮである。歪緩和層１６Ａの井戸層のバンド端エネルギーに相当する波長は、量子井戸構造層１６Ｂの発光波長よりも短ければよく、たとえば発光波長が５００～５６０ｎｍであれば４００～４６０ｎｍである。好ましくは量子井戸構造層１６Ｂの発光波長よりも４０～１００ｎｍ短くする。この場合、歪緩和層１６Ａの成長温度は、７００～８００℃である。

歪緩和層１６Ａの井戸層のバンド端エネルギーに相当する波長は、第１活性層１３の発光波長と等しくしてもよい。この場合、第１活性層１３と同様の成長温度で成長させてもよい。

歪緩和層１６Ａの井戸層におけるバンド端エネルギーの制御は、井戸層の厚さで制御することができる。すなわち、歪緩和層１６Ａの井戸層の厚さを十分に薄くすることで井戸内のサブバンドのエネルギーが上昇しバンド端エネルギーが大きくなる。これにより、量子井戸構造層１６Ｂの発光波長よりも短くしてもよい。成長温度は任意であるが、量子井戸構造層１６Ｂと同様の成長温度で成長させてもよい。さらに、歪緩和層１６Ａの井戸層の膜厚を薄くすると、サブバンドがさらに上昇し、障壁層とのエネルギー差が小さくなる。すなわち、障壁層のバンド端エネルギーに近くなる。その結果、歪緩和層１６Ａの井戸層におけるキャリアの閉じ込めがされ難くなり、発光しにくくなることから、量子井戸構造層１６Ｂの障壁層の一部として機能するとともに、歪緩和の効果も同時に得られる。

このように、量子井戸構造層１６Ｂの井戸層よりもキャリア閉じ込めの悪い井戸層を持つ歪緩和層１６Ａを形成することで、発光しない歪緩和層１６Ａを形成することができる。

要するに、歪緩和層１６Ａ全体の平均的な格子定数が、第１中間層１５の格子定数と量子井戸構造層１６Ｂの格子定数の間となるように歪緩和層１６Ａの材料や層構成が設定され、かつ、歪緩和層１６Ａが発光しないように井戸層の厚さが設定されていればよい。

歪緩和層１６Ａは障壁層と井戸層を２ペア以上積層させたＭＱＷ構造としてもよいが、第２活性層１６が厚くなるのでＳＱＷ構造とすることが好ましい。

以上のように歪緩和層１６Ａを設けることで、その上に積層される量子井戸構造層１６Ｂの歪を緩和させることができ、量子井戸構造層１６Ｂの井戸層の結晶品質を向上させることができる。

第２活性層１６の厚さに対する第１活性層１３の厚さの比が３０％以下となるように設定することが好ましい。より効率的に量子井戸構造層１６Ｂの歪を緩和させることができるとともに、ｐｎ接合間距離が各ｐ側電極２５Ａ～２５Ｃ下で一定となり、各ｐ側電極２５Ａ～２５Ｃ下でのデバイス特性を均一にできる。

第２中間電子ブロック層１７は、第２活性層１６上に接して設けられた層である。第２中間電子ブロック層１７は、ノンドープのＡｌＧａＮからなる。第２中間電子ブロック層１７のＡｌ組成は、第２活性層１６の障壁層よりもバンドギャップエネルギーが大きくなるように設定されている。

第２中間電子ブロック層１７は、第２活性層１６に接して設けられているため、電子ブロック機能が高い。つまり、第２活性層１６から第２中間電子ブロック層１７へと透過しようとする電子をブロックする効果が高く、第２活性層１６中に電子を効率的に閉じ込めることができる。また、第２中間電子ブロック層１７はノンドープであり、Ｍｇが第２活性層１６に拡散して発光効率が低下してしまうことを抑制している。

第２中間電子ブロック層１７の厚さおよびＡｌ組成は、第１中間電子ブロック層１４と同様の範囲とすることが好ましい。この範囲内であれば、第１中間電子ブロック層１４と第２中間電子ブロック層１７とで同一の厚さ、同一のＡｌ組成とする必要はない。

第２中間層１８は、第２中間電子ブロック層１７上に設けられた半導体層であり、第２中間電子ブロック層１７と第３活性層１９の間に位置している。第２中間層１８は、第１中間層１５と同様の理由により設けられたものであり、第２活性層１６からの発光と第３活性層１９からの発光とを個別に制御可能とするために設ける層である。また、後述の第３溝３２を形成する際に第２活性層１６をエッチングダメージから保護する役割も有する。

第２中間層１８は、第２中間電子ブロック層１７側から順にノンドープ中間層１８Ａ、ｎ型中間層１８Ｂを積層させた構造である。ノンドープ中間層１８Ａ、ｎ型中間層１８Ｂは、ノンドープ中間層１５Ａ、ｎ型中間層１５Ｂと同様の構造である。つまり、ノンドープ中間層１８Ａ、ｎ型中間層１８Ｂは不純物を除いてノンドープ中間層１５Ａ、ｎ型中間層１５Ｂと同様の材料であり、厚さの範囲などもノンドープ中間層１５Ａ、ｎ型中間層１５Ｂと同様である。ノンドープ中間層１８Ａはノンドープ、ｎ型中間層１８ＢはＳｉドープである。第２中間層１８をこのような２層構造とする理由は後述する。

第１中間層１５と第２中間層１８を同一材料としてもよい。また、第１中間層１５と第２中間層１８の厚さを同一としてもよい。ただし、第１中間層１５よりも薄くし、Ｉｎ組成も第１中間層１５より大きくすることが好ましい。緑色発光の第２活性層１６は、青色発光の第１活性層１３よりも熱ダメージを受けやすく、界面での歪みの影響が大きくなるためである。

ここで、第１中間層１５、第２中間層１８を２層構造とした理由を説明する。まず、ｐｎ接合間距離について説明する。ｐｎ接合間距離は、ゼロバイアス時に空乏化している膜厚に相当する。ＬＥＤにおいては高濃度のアクセプタ不純物を持つｐ型層と、高濃度のドナー不純物を持つｎ型層とに挟まれたノンドープもしくは低ドープの活性層の総膜厚に相当する。

第１中間層１５、第２中間層１８をノンドープとする場合、ｐｎ接合間距離（空乏層の厚さ）は、ｐ側電極２５Ａ下の領域においてはアクセプタ不純物を高ドープされた電子ブロック層２２Ａからドナー不純物を高ドープされたｎ型層１１までの距離、すなわち、第１活性層１３、第２活性層１６、第３活性層１９と、第１中間層１５、第２中間層１８を含む膜厚に相当する。また、ｐ側電極２５Ｂ下においてはアクセプタ不純物を高ドープされた電子ブロック層２２Ｂからｎ型層１１までの距離、すなわち、第１活性層１３、第２活性層１６と、第１中間層１５と、第２中間層１８の一部を含む膜厚に相当する。また、ｐ側電極２５Ｃ下においてはアクセプタ不純物を高ドープされた電子ブロック層２２Ｃからｎ型層１１までの距離、すなわち、第１活性層１３と、第１中間層１５の一部を含む膜厚に相当する。

そのため、これら３つの場合でそれぞれｐｎ接合間距離が異なり、駆動電圧や電流注入効率、逆方向電流が異なってしまう。また、ｐ側電極２５Ａに電圧を印加して第３活性層１９を発光させたい場合に、電子とホールのキャリアがすべての活性層に供給されてしまい、第２活性層１６や第１活性層１３からも発光してしまう可能性がある。同様に、ｐ側電極２５Ｂに電圧を印加して第２活性層１６を発光させたい場合に第１活性層１３からも発光してしまう可能性がある。

このような問題を中間層の構造で解決している。つまり、第１中間層１５をノンドープ中間層１５Ａ、ドナー不純物が高濃度にドープされたｎ型中間層１５Ｂの２層とし、第２中間層１８をノンドープ中間層１８Ａ、ドナー不純物が高濃度にドープされたｎ型中間層１８Ｂの２層とし、ｎ型中間層１５Ｂ、１８ＢにＳｉをドープしてｎ型としている。

そのため、ｐｎ接合間距離は、ｐ側電極２５Ａ下の領域においては電子ブロック層２２Ａから第２中間層１８のｎ型中間層１８Ｂまでの距離、ｐ側電極２５Ｂ下の領域においては電子ブロック層２２Ｂから第１中間層１５のｎ型中間層１５Ｂまでの距離、ｐ側電極２５Ｃ下の領域においては電子ブロック層２２Ｃからｎ型層１１までの距離となる。すなわち、すべての電極下におけるｐｎ接合間距離は、複数の活性層を含まず、１つの活性層と中間層のうちノンドープ中間層とを含む総膜厚に相当することとなる。

ここで、第１中間層１５のノンドープ中間層１５Ａ、第２中間層１８のノンドープ中間層１８Ａの厚さを適切に制御することで、これら３つの場合でｐｎ接合間距離を等しくすることができる。その結果、これら３つの場合で駆動電圧や電流注入効率、逆方向電流のばらつきを抑えることができ、均一な制御が可能となる。さらに、これら３つの場合でｐｎ接合間には第１活性層１３、第２活性層１６、第３活性層１９がそれぞれ１つしか含まれず、中間層のｎ型層がホールにとって障壁層となるため、ホールが中間層のｎ型層を超えて下部の活性層へ注入され難くなる。その結果、ｐｎ接合間に位置する発光させたい活性層以外が発光してしまうことを抑制できる。

第３活性層１９は、第１歪緩和層１９Ａと、第２歪緩和層１９Ｂと、ＳＱＷまたはＭＱＷの量子井戸構造層１９Ｃを順に積層させた構造である。量子井戸構造層１９Ｃの発光波長は赤色であり、５９０～７００ｎｍである。量子井戸構造層１９ＣはＩｎＧａＮからなる障壁層とＩｎＧａＮからなる井戸層を交互に１～７ペア積層させた構造である。より好ましくは１～５ペア、さらに好ましくは１～３ペアである。また、第２活性層１６の量子井戸構造層１６Ｂのペア数と等しいか少ないことが好ましく、少ないことがより好ましい。

第１歪緩和層１９Ａは、第２活性層１６の歪緩和層１６Ａと同様の構造である。第１歪緩和層１９Ａの井戸層のバンド端エネルギーに相当する波長は、量子井戸構造層１６Ｂの発光波長よりも短ければよく、たとえば４００～４６０ｎｍである。

第２歪緩和層１９Ｂは、第２歪緩和層１９Ｂの井戸層のバンド端エネルギーに相当する波長が量子井戸構造層１９Ｃの発光波長よりも短く、第１歪緩和層１９Ａの井戸層のバンド端エネルギーに相当する波長よりも長い。たとえば、５１０～５７０ｎｍである。それ以外は第１歪緩和層１９Ａと同様である。

第１歪緩和層１９Ａの井戸層のバンド端エネルギーに相当する波長と第２歪緩和層１９Ｂの井戸層のバンド端エネルギーに相当する波長の差、および第２歪緩和層１９Ｂの井戸層のバンド端エネルギーに相当する波長と量子井戸構造層１９Ｃの発光波長の差は、４０～１００ｎｍとすることが好ましい。

第３活性層１９の厚さに対する第１活性層１３の厚さの比や、第３活性層１９の厚さに対する第２活性層１６の厚さの比は、３０％以下となるように設定することが好ましい。より効率的に量子井戸構造層１９Ｃの歪を緩和させることができるとともに、ｐｎ接合間距離が各ｐ側電極２５Ａ～２５Ｃ下で一定となり、各ｐ側電極２５Ａ～２５Ｃ下でのデバイス特性を均一にできる。

このように第１歪緩和層１９Ａ、第２歪緩和層１９Ｂを設けることで、段階的に歪を緩和させることができ、その上に積層される量子井戸構造層１９Ｃの歪を効果的に緩和させることができる。その結果、量子井戸構造層１９Ｃの井戸層の品質を向上させることができる。

なお、第３活性層１９では第１歪緩和層１９Ａ、第２歪緩和層１９Ｂによって２段階に歪を緩和させているが、歪緩和層を３つ以上設けて３段階以上に歪を緩和させてもよい。また、第２活性層１６においても、歪緩和層１６Ａを複数にして段階的に歪を緩和させてもよい。

また、第１活性層１３においても、同様にして歪緩和層を設けてよい。この場合、歪緩和層の成長温度は、たとえば、８００～９００℃である。

保護層２０は、第３活性層１９上に設けられた半導体層である。保護層２０は、活性層を保護するとともに、電子ブロック層としても機能する層である。保護層２０は、第３活性層１９の井戸層よりもバンドギャップの広い材料であればよく、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮなどである。保護層２０の厚さは、２．５～５０ｎｍが好ましく、より好ましくは５～２５ｎｍである。保護層２０に不純物をドープしてもよく、Ｍｇをドープしてもよい。その場合、Ｍｇ濃度は１×１０^１８～１０００×１０^１８ｃｍ^－３とするのがよい。

保護層２０の一部領域はエッチングされて溝が設けられ、保護層２０から第２中間層１８に達する第３溝３２、第１中間層１５に達する第２溝３１、ｎ型層１１に達する第１溝３０が設けられている。

第３溝３２は、第２中間層１８のノンドープ中間層１８Ａに達する深さとなっている。このように、ｐ側電極２５Ｂ下において第２中間層１８のｎ型中間層１８Ｂを除去することで第２活性層１６上にｎ型層が位置しないようにし、第２活性層１６が発光するようにしている。また、第２溝３１は、第１中間層１５のノンドープ中間層１５Ａに達する深さとなっている。これも同様の理由であり、ｐ側電極２５Ｃ下において第１中間層１５のｎ型中間層１５Ｂを除去することで第１活性層１３上にｎ型層が位置しないようにし、第１活性層１３が発光するようにしている。

なお、第２溝３１は、第１中間電子ブロック層１４に達する深さであってもよい。また、第３溝３２は、第２中間電子ブロック層１７に達する深さであってもよい。つまり、ノンドープ中間層１５Ａ、１８Ａは残っていてもよいし、残っていなくてもよい。ただし、後述のように、残すことで超格子構造の井戸層として機能させることも可能である。

非ｎ型層２１Ａ～２１Ｃは、保護層２０上、第３溝３２底面に露出する第２中間層１８のノンドープ中間層１８Ａ上、第２溝３１底面に露出する第１中間層１５のノンドープ中間層１５Ａ上にそれぞれ接して設けられている。非ｎ型層２１Ａ～２１Ｃは、成長炉からウェハを一旦取り出した後、再び成長炉にウェハを入れて結晶成長させた層である。

非ｎ型層２１Ａ～２１ＣのＭｇ濃度は、０．１×１０^１８～１００×１０^１８ｃｍ^－３である。非ｎ型層２１Ａ～２１Ｃにこのような濃度範囲のＭｇをドープする理由は次の通りである。

実施形態１における発光素子では、後述の製造工程で述べるように、第３溝３２や第２溝３１の形成のためウェハが一旦反応炉から取り出され、大気に暴露される。このとき、ウェハの表面がＯやＳｉなどの元素により汚染されてしまう。洗浄などによって不純物はある程度取り除けるが、完全には取り除くことができない。

これらの不純物は、意図しないｎ型不純物となり、非発光再結合中心となる。また、意図しないｎ型層が形成されてバンド構造を変化させる。たとえば、ｎ型層が形成されることでｐｎ接合間のビルトインポテンシャルを変化させてしまい、電子やホールの注入効率に影響し、発光効率の低下を引き起こす。特に、活性層へのホールの注入がｎ型層によって阻害され、発光効率が低下する。以上の理由により、活性層に近いところ、特にｐｎ接合内に再成長界面が存在すると発光効率の低下が著しい。実施形態１における発光素子では、保護層２０と非ｎ型層２１Ａの界面、ノンドープ中間層１８Ａと非ｎ型層２１Ｂの界面、およびノンドープ中間層１５Ａと非ｎ型層２１Ｃの界面が再成長界面となり、ｐｎ接合内となる。

そこで実施形態１では、非ｎ型層２１Ａ～２１ＣにＭｇをドープすることで再成長界面の意図しないｎ型層を中性化（高抵抗化、絶縁化）、もしくはｐ型化している。発明者らの検討により、再成長界面におけるＯやＳｉの濃度が０．１×１０^１８～１００×１０^１８ｃｍ^－３程度であることが分かった。そこで、非ｎ型層２１Ａ～２１ＣのＭｇ濃度を０．１×１０^１８～１００×１０^１８ｃｍ^－３とし、ｎ型不純物であるＯやＳｉの濃度と同程度もしくはそれ以上のＭｇ濃度とすることで、共ドープ状態にし、再成長界面を中性化もしくはｐ型化して、ｎ型層ではない状態にしている。

再成長界面の中性化により、実質的なｎ型層は活性層（第１活性層１３、第２活性層１６、第３活性層１９）の下部（基板１０側）となる。これにより、活性層へのホール注入効率を向上させ、発光効率の向上を図っている。

非ｎ型層２１Ａ～２１Ｃの材料は、ＡｌＧａＮとするのがよい。Ａｌ組成はたとえば０．５～３０％である。非ｎ型層２１Ａ～２１ＣをＡｌＧａＮとすることで電子ブロック層として機能させることができる。非ｎ型層２１Ａ～２１Ｃの厚さは、たとえば０．５～１０ｎｍである。

電子ブロック層２２Ａ～２２Ｃは、非ｎ型層２１Ａ～２１Ｃ上にそれぞれ設けられた半導体層であり、ｎ型層１１から注入された電子を第１活性層１３、第２活性層１６、第３活性層１９に効率よく閉じ込めるためにブロックする層である。電子ブロック層はＧａＮやＡｌＧａＮの単層でもよいし、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮのうち２以上を積層させた構造や、組成比のみ替えて積層させた構造であってもよい。また、超格子構造としてもよい。超格子構造とすることでより効率的に電子をブロックすることができる。超格子構造は、たとえば、ｐ－ＡｌＧａＮとｐ－ＩｎＧａＮを交互に積層させた構造や、ｐ－ＡｌＧａＮとｐ－ＧａＮを交互に積層させた構造である。

第２溝３１の設けられた領域では、第１活性層１３側から順に、第１中間電子ブロック層１４、第１中間層１５のノンドープ中間層１５Ａ、非ｎ型層２１Ｃ、電子ブロック層２２Ｃが積層された構造となるが、第１中間電子ブロック層１４はＡｌＧａＮ、ノンドープ中間層１５ＡはＩｎＧａＮ、非ｎ型層２１Ｃ、電子ブロック層２２ＣはＡｌＧａＮである。そのため、第１中間電子ブロック層１４、非ｎ型層２１Ｃ、電子ブロック層２２Ｃを超格子構造の障壁層、ノンドープ中間層１５Ａを超格子構造の井戸層として機能させ、第１中間電子ブロック層１４、ノンドープ中間層１５Ａ、非ｎ型層２１Ｃ、電子ブロック層２２Ｃ全体として超格子構造として機能させることが可能である。その結果、電子ブロック機能をより高めることができる。

第３溝３２の設けられた領域においても、同様に、第２中間電子ブロック層１７、ノンドープ中間層１８Ａ、非ｎ型層２１Ｂ、電子ブロック層２２Ｂ全体として超格子構造として機能させることができ、電子ブロック機能をより高めることができる。

電子ブロック層２２Ａ～２２Ｃの厚さは、５～５０ｎｍが好ましく、より好ましくは５～２５ｎｍである。

また、電子ブロック層２２Ａ～２２ＣはＭｇドープのｐ型である。ｐ型とすることで、ホールを効率的に活性層へ注入することができる。また、電子に対してより大きな障壁とすることができ、電子ブロック機能を高めることができる。電子ブロック層２２Ａ～２２ＣのＭｇ濃度は１×１０^１９～１００×１０^１９ｃｍ^－３とするのがよい。

電子ブロック層２２Ａ～２２ＣのＡｌ組成は、第１中間電子ブロック層１４、第２中間電子ブロック層１７のＡｌ組成以上であることが好ましい。電子ブロック機能をより高めることができる。

なお、非ｎ型層２１Ａ～２１Ｃは必ずしも設ける必要はない。再成長界面におけるＯやＳｉなどのｎ型不純物によって形成されるｎ型層は、第１中間電子ブロック層１４と電子ブロック層２２Ｃ、第２中間電子ブロック層１７と電子ブロック層２２Ｂ、保護層２０と電子ブロック層２２Ａとによって挟まれる構造となるので、その挟まれる構造全体として超格子構造が構成されるようにすれば、再成長界面の非発光再結合を抑制することができる。ただし、非ｎ型層２１Ａ～２１Ｃを設け、再成長界面にｎ型層が存在しないようにすることが好ましい。

また、実施形態１では電子ブロック層２２Ａ～２２Ｃを同一構成としているが、異なる構成としてもよい。たとえば、赤色発光は一般に青色発光や緑色発光よりも発光効率が低いため、第３活性層１９上の電子ブロック層２２Ａを超格子構造、他の電子ブロック層２２Ｂ、２２ＣをＡｌＧａＮ単層として、第３活性層１９を透過しようとする電子のブロック機能を第２活性層１６や第１活性層１３より強化するようにしてもよい。

ｐ型層２３Ａ～２３Ｃは、電子ブロック層２２Ａ～２２Ｃ上にそれぞれ設けられた半導体層であり、電子ブロック層２２Ａ～２２Ｃ側から順に第１層、第２層で構成されている。第１層は、ｐ－ＧａＮ、ｐ－ＩｎＧａＮが好ましい。第１層の厚さは１０～５００ｎｍが好ましく、より好ましくは１０～２００ｎｍ、さらに好ましくは１０～１００ｎｍである。第１層のＭｇ濃度は１×１０^１９～１００×１０^１９ｃｍ^－３とするのがよい。第２層は、ｐ－ＧａＮ、ｐ－ＩｎＧａＮが好ましい。第２層の厚さは２～５０ｎｍが好ましく、より好ましくは４～２０ｎｍ、さらに好ましくは６～１０ｎｍである。第２層のＭｇ濃度は１×１０^２０～１００×１０^２０ｃｍ^－３とするのがよい。

ｎ側電極２４は、第１溝３０の底面に露出するｎ型層１１上に設けられた電極である。基板１０が導電性材料である場合には、第１溝３０を設けずに基板１０裏面にｎ側電極２４を設けてもよい。ｎ側電極２４の材料は、たとえばＴｉ／Ａｌ、Ｖ／Ａｌである。

ｐ側電極２５Ａ～２５Ｃは、ｐ型層２３Ａ～２３Ｃ上にそれぞれ設けられた電極である。ｐ側電極２５Ａ～２５Ｃの材料は、発光波長の光の反射率が高く、ｐ型層２３Ａ～２３Ｃに対するコンタクト抵抗の低い材料がよい。たとえばＡｇ、Ｎｉ／Ａｕ、Ｃｏ／Ａｕ、ＩＴＯ／Ｎｉ／Ａｌ、Ｒｈ、Ｒｕなどである。第３活性層１９から放射される赤色光のうちｐ型層２３Ａ側に向かう光はｐ側電極２５Ａによって反射され、基板１０側へと向かう。同様に、第２活性層１６から放射される緑色光のうちｐ型層２３Ｂ側に向かう光はｐ側電極２５Ｂによって反射され、基板１０側へと向かい、第１活性層１３から放射される青色光のうちｐ型層２３Ｃ側に向かう光はｐ側電極２５Ｃによって反射され、基板１０側へと向かう。

以上、実施形態１における発光素子では、第１活性層１３と第１中間層１５との間に第１活性層１３と接するノンドープの第１中間電子ブロック層１４を設け、第２活性層１６と第２中間層１８との間に第２活性層１６と接するノンドープの第２中間電子ブロック層１７を設けている。そのため、第１中間電子ブロック層１４、第２中間電子ブロック層１７による電子ブロック機能が高く、発光効率を向上させることができる。

２．発光素子の動作
次に、実施形態１における発光素子の動作について説明する。実施形態１における発光素子では、ｐ側電極２５Ａとｎ側電極２４の間に電圧を印加することで第３活性層１９から赤色の光を発光させることができ、ｐ側電極２５Ｂとｎ側電極２４の間に電圧を印加することで第２活性層１６から緑色の光を発光させることができ、ｐ側電極２５Ｃとｎ側電極２４の間に電圧を印加することで第１活性層１３から青色の光を発光させることができる。これらの発光は個別に制御することができ、青色、緑色、赤色のうち２以上を同時に発光させることもできる。

このように、実施形態１における発光素子では、電圧を印加する電極の選択によって青、緑、赤の発光を制御することができ、ディスプレイの１ピクセルとして利用することができる。また、光波長多重通信用の光源としても利用することができる。

図２に実施形態１における発光素子の等価回路を示す。図２に示すように、実施形態１における発光素子は、青色、緑色、赤色のＬＥＤが１素子内に形成された構造であり、１素子でフルカラーの発光を実現することができる。そのため、青色、緑色、赤色のＬＥＤを個別に準備してそれらを同一基板に配列させて１ピクセルのフルカラーの発光素子を作製するよりも、１素子のサイズを非常に小さくすることが可能である。さらに、実施形態１の構造であれば、青色、緑色、赤色のＬＥＤを個別に準備して配列する工程を省くことができ、製造コストも大幅に低減でき、非常に低コストなフルカラー発光素子、およびそれを応用した発光ディスプレイを実現することができる。

３．発光素子の製造工程
次に、実施形態１における発光素子の製造工程について、図を参照に説明する。

まず、基板１０を用意し、水素や窒素、必要に応じてアンモニアを加えて、基板の熱処理を行う。

次に、基板１０上にバッファ層を形成し、バッファ層上にｎ型層１１、下地層１２、第１活性層１３、第１中間電子ブロック層１４、第１中間層１５、第２活性層１６、第２中間電子ブロック層１７、第２中間層１８、第３活性層１９、保護層２０を順に形成する（図３参照）。各層の好ましい成長温度は次の通りである。

第１活性層１３の成長温度は、７００～９５０℃が好ましい。結晶品質を向上でき、発光効率を高めることができる。第１活性層１３は井戸層と障壁層で構成されるが、井戸層と障壁層は同じ温度で形成してもよいし、上記温度範囲内で異なる温度としてもよい。異なる温度とする場合は、井戸層の成長温度を障壁層の成長温度よりも低いことが好ましい。

第１中間電子ブロック層１４の成長温度は、８００～１０００℃が好ましい。活性層への熱ダメージを抑制するとともに、第１中間電子ブロック層１４の結晶品質を向上でき、電子ブロック機能を高めることができる。また、同様の理由により、第１中間層１５の成長温度に対して－５０～５０℃の範囲とすることが好ましい。さらに好ましくは第１中間層１５の成長温度に対して－３０～３０℃の範囲である。

第１中間電子ブロック層１４の成長速度は、０．５～５ｎｍ／ｍｉｎとすることが好ましい。成長速度をこの範囲とすることで第１中間電子ブロック層１４を平坦に結晶性よく成長させることができ、電子ブロック機能の向上を図ることができる。より好ましくは０．５～３ｎｍ／ｍｉｎであり、さらに好ましくは０．５～１．５ｎｍ／ｍｉｎである。

第１中間層１５の成長温度は、７００～１０００℃が好ましい。第１活性層１３への熱ダメージを抑制するためである。また、７００℃よりも低いと貫通転位に起因したピットや点欠陥が生じやすくなってしまう。より好ましくは８００～９５０℃、さらに好ましくは８５０～９５０℃である。

第２活性層１６の成長温度は、６５０～９５０℃が好ましい。結晶品質を向上でき、発光効率を高めることができる。第２活性層１６は井戸層と障壁層で構成されるが、井戸層と障壁層は同じ温度で形成してもよいし、上記温度範囲内で異なる温度としてもよい。異なる温度とする場合は、井戸層の成長温度を障壁層の成長温度よりも低くすることが好ましい。また、第２活性層１６の成長温度は、第１活性層１３の成長温度よりも低いことが好ましい。

第２中間電子ブロック層１７の成長温度、成長速度は、第１中間電子ブロック層１４の成長温度、成長速度と同様の範囲とすることが好ましい。この範囲であれば、同一の成長温度、同一の成長速度である必要はない。

第２中間層１８の成長温度は、第１中間層１５の成長温度と同様の範囲が好ましい。ただし、第２中間層１８の成長温度は、第１中間層１５の成長温度よりも低くすることが好ましい。緑色発光の第２活性層１６は、青色発光の第１活性層１３よりも熱ダメージを受けやすく、界面での歪みの影響が大きくなるためである。

第３活性層１９の成長温度は、５００～９５０℃が好ましい。結晶品質を向上でき、発光効率を高めることができる。第３活性層１９は井戸層と障壁層で構成されるが、井戸層と障壁層は同じ温度で形成してもよいし、上記温度範囲内で異なる温度としてもよい。異なる温度とする場合は、井戸層の成長温度を障壁層の成長温度よりも低くすることが好ましい。また、第３活性層１９の成長温度は、第２活性層１６の成長温度よりも低いことが好ましい。

保護層２０の成長温度は、５００～９５０℃が好ましい。第１活性層１３、第２活性層１６、第３活性層１９への熱ダメージを抑制するためである。保護層２０の結晶性向上のためには成長温度が高い方が好ましく、より好ましくは６００～９００℃、さらに好ましくは７００～９００℃である。

次に、保護層２０表面の一部領域を第２中間層１８のノンドープ中間層１８Ａに達するまでドライエッチングして第３溝３２を形成し、第１中間層１５のノンドープ中間層１５Ａに達するまでドライエッチングして第２溝３１を形成する（図４参照）。

この第３溝３２、第２溝３１の形成の過程では、ウェハは一旦成長炉から取り出され、エッチング工程を行った後、再び成長炉に戻される。そのため、ウェハは大気に暴露され、ウェハ表面はＯ、Ｓｉなどの不純物に汚染される。

なお、第３溝３２は第２中間電子ブロック層１７に達するまでエッチングしてノンドープ中間層１８Ａを残さないようにしてもよい。また、第２溝３１は第１中間電子ブロック層１４に達するまでエッチングしてノンドープ中間層１５Ａを残さないようにしてもよい。ただし、エッチング深さの制御性や、第１中間電子ブロック層１４、第２中間電子ブロック層１７の厚さにばらつきが生じ、電子ブロック機能にばらつきが生じる可能性を考えると、実施形態１のようにノンドープ中間層１５Ａ、１８Ａが残る深さにエッチングすることが好ましい。

次に、保護層２０上、第３溝３２によって露出した第２中間層１８のノンドープ中間層１８Ａ上、および第２溝３１によって露出した第１中間層１５のノンドープ中間層１５Ａ上に、非ｎ型層２１Ａ～２１Ｃを形成する。保護層２０と非ｎ型層２１Ａの界面、ノンドープ中間層１８Ａと非ｎ型層２１Ｂの界面、およびノンドープ中間層１５Ａと非ｎ型層２１Ｃの界面が再成長界面であり、ＯやＳｉなどの不純物が存在している。

非ｎ型層２１Ａ～２１Ｃの成長温度は、たとえば８００～１０００℃である。第１活性層１３、第２活性層１６、第３活性層１９への熱ダメージを抑制するためである。好ましくは８５０～９５０℃、より好ましくは８７５～９２５℃である。

また、非ｎ型層２１Ａ～２１Ｃの成長速度は０．５～５ｎｍ／ｍｉｎとすることが好ましい。エッチングされた荒れた表面上に、もしくは汚染された表面上に成長する非ｎ型層は、成長速度が速いとその表面が荒れやすくなるため、遅い成長速度で１原子層ずつゆっくりと成長させた方が非ｎ型層２１Ａ～２１Ｃの表面を平坦にできるためである。

Ｍｇ／ＩＩＩ気相比（ＩＩＩ族金属の原料ガスに対するＭｇドーパントガスのモル比）は０．０００５～０．０２とすることが好ましい。この範囲であれば再成長界面を十分に中性化して光出力の向上を図ることができる。特に０．００２～０．０２とすることが好ましい。

次に、非ｎ型層２１Ａ～２１Ｃ上に電子ブロック層２２Ａ～２２Ｃを形成する。電子ブロック層２２Ａ～２２Ｃの成長温度は、第１中間電子ブロック層１４、第２中間電子ブロック層１７と同様の範囲とすることが好ましい。第１活性層１３、第２活性層１６、第３活性層１９への熱ダメージを抑制するためである。この範囲であれば、同一の成長温度である必要はない。また、電子ブロック層２２Ａ～２２Ｃの成長温度は、ｐ型層２３Ａ～２３Ｃの成長温度以下とすることが好ましい。また、電子ブロック層２２Ａ～２２Ｃの成長速度についても、第１中間電子ブロック層１４、第２中間電子ブロック層１７と同様の範囲とすることが好ましい。この範囲であれば、同一の成長速度である必要はない。

次に、電子ブロック層２２Ａ～２２Ｃ上にｐ型層２３Ａ～２３Ｃを形成する（図５参照）。ｐ型層２３Ａ～２３Ｃの成長温度は、６５０～１０００℃が好ましい。より好ましくは７００～９５０℃、さらに好ましくは７５０～９００℃である。

次に、ｐ型層２３Ｃ表面の一部領域をｎ型層１１に達するまでドライエッチングして第１溝３０を形成する（図６参照）。そして、第１溝３０の底面に露出するｎ型層１１上にｎ側電極２４を形成し、ｐ型層２３Ａ～２３Ｃ上にｐ側電極２５Ａ～２５Ｃを形成する。以上によって実施形態１における発光素子が製造される。

４．各種変形形態
なお、実施形態１では、非ｎ型層２１Ａ～２１Ｃ、電子ブロック層２２Ａ～２２Ｃ、ｐ型層２３Ａ～２３Ｃはそれぞれ分離して設けられているが、一続きにしてもよい。この場合、第３溝３２の側面や第２溝３１の側面にも非ｎ型層、電子ブロック層、ｐ型層が形成されることとなるが、素子の動作にはほとんど影響しない。その理由は次の通りである。

ｐ側電極２５Ａ、ｐ側電極２５Ｂ、ｐ側電極２５Ｃがそれぞれ空間的に十分に分離されていれば、ｐ側電極２５Ａ、ｐ側電極２５Ｂ、ｐ側電極２５Ｃの間をつなぐｐ型層の抵抗が非常に高いために電流はほとんど流れない。加えて、ホールは移動度が低いため、電極と接触している領域からホールは横方向に広がらず、電極直下のｐｎジャンクションを縦方向へ支配的に流れる。そのため非ｎ型層２１Ａ～２１Ｃ、電子ブロック層２２Ａ～２２Ｃ、ｐ型層２３Ａ～２３Ｃが一続きであっても素子の動作に影響がないのである。すなわち、ｐ側電極２５Ａに電流を流した場合、ｐ側電極２５Ａの直下に電流が流れ、その結果ｐ側電極２５Ａ直下の活性層が発光し、ｐ側電極２５Ｂ、２５Ｃ直下の活性層に電流が流れて発光することはほとんどないのである。

また、第３溝３２の側面や第２溝３１の側面に絶縁膜を設けてもよい。この絶縁膜は、非ｎ型層２１Ａ～２１Ｃ、電子ブロック層２２Ａ～２２Ｃ、ｐ型層２３Ａ～２３Ｃを選択成長させる際のマスクを残したものとすることができる。

また、実施形態１では非ｎ型層２１Ａ～２１Ｃ、電子ブロック層２２Ａ～２２Ｃ、ｐ型層２３Ａ～２３ＣについてＭＯＣＶＤ法によって形成しているが、スパッタによって形成してもよい。スパッタにより形成する場合、プラズマ処理によって再成長界面のＯやＳｉによるｎ型層を除去することができ、そのまま大気に暴露することなくスパッタで成膜することができる。よって、スパッタを用いる場合は非ｎ型層２１Ａ～２１Ｃを形成しなくてもよいが、形成することが好ましい。また、スパッタで形成する場合、ＭＯＣＶＤ法による結晶成長よりもクリーンな環境で一貫して加工が可能であるため、パーティクルの付着なども抑制することができる。

また、非ｎ型層２１Ａ～２１Ｃ、電子ブロック層２２Ａ～２２Ｃ、ｐ型層２３Ａ～２３Ｃは、Ｍｇをイオン注入して熱処理することによってｐ型としてもよい。

１０：基板
１１：ｎ型層
１２：下地層
１３：第１活性層
１４：第１中間電子ブロック層
１５：第１中間層
１６：第２活性層
１７：第２中間電子ブロック層
１８：第２中間層
１９：第３活性層
２０：保護層
２１Ａ～２１Ｃ：非ｎ型層
２２Ａ～２２Ｃ：電子ブロック層
２３Ａ～２３Ｃ：ｐ型層
２４：ｎ側電極
２５Ａ～２５Ｃ：ｐ側電極
１５Ａ、１８Ａ：ノンドープ中間層
１５Ｂ、１８Ｂ：ｎ型中間層
１６Ａ：歪緩和層
１６Ｂ、１９Ｃ、１９Ｃ：量子井戸構造層
１９Ａ：第１歪緩和層
１９Ｂ：第２歪緩和層

Claims (11)

1. ＩＩＩ族窒化物半導体を用いた発光素子において、
   基板と、
   前記基板上に設けられ、ｎ型のＩＩＩ族窒化物半導体からなるｎ型層と、
   前記ｎ型層上に設けられ、所定の発光波長の第１活性層と、
   前記第１活性層上に接して設けられ、ノンドープのＩＩＩ族窒化物半導体からなり、前記第１活性層を透過しようとする電子をブロックする中間電子ブロック層と、
   前記中間電子ブロック層上に設けられ、ノンドープのＩｎを含むＩＩＩ族窒化物半導体からなる中間層と、
   前記中間層上に設けられ、前記第１活性層とは異なる発光波長の第２活性層と、
   前記第２活性層側から前記中間層または前記中間電子ブロック層に達する深さの溝と、
   前記第２活性層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ型層と、
   前記溝の底面に設けられ、ＭｇドープのＩＩＩ族窒化物半導体からなり、前記第１活性層を透過しようとする電子をブロックする電子ブロック層と、
   前記電子ブロック層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第２ｐ型層と、
   を有する、発光素子。
2. 前記第１活性層は、井戸層と障壁層を有した量子井戸構造であり、
   前記中間電子ブロック層のバンドギャップエネルギーは、前記障壁層のバンドギャップエネルギーよりも大きい、請求項１に記載の発光素子。
3. 前記中間電子ブロック層の厚さは、０．５～５０ｎｍである、請求項１または請求項２に記載の発光素子。
4. 前記中間電子ブロック層のＡｌ組成は、３～３０％である、請求項１または請求項２に記載の発光素子。
5. 前記電子ブロック層のＡｌ組成は、前記中間電子ブロック層のＡｌ組成以上である、請求項１または請求項２に記載の発光素子。
6. 前記電子ブロック層は、超格子構造である、請求項１または請求項２に記載の発光素子。
7. 前記溝は、前記第２活性層側から前記中間層に達する深さであり、
   前記溝の設けられた領域において、前記中間電子ブロック層、前記中間層、前記電子ブロック層の積層が超格子構造を構成し、前記中間層は前記超格子構造における井戸層として機能する、請求項１または請求項２に記載の発光素子。
8. ＩＩＩ族窒化物半導体を用いた発光素子の製造方法において、
   前記基板上に、ｎ型のＩＩＩ族窒化物半導体からなるｎ型層を形成するｎ型層形成工程と、
   前記ｎ型層上に、所定の発光波長の第１活性層を形成する第１活性層形成工程と、
   前記第１活性層上に接して、ノンドープのＩＩＩ族窒化物半導体からなり、前記第１活性層を透過しようとする電子をブロックする中間電子ブロック層を形成する中間電子ブロック層形成工程と、
   前記中間電子ブロック層上に、ノンドープのＩｎを含むＩＩＩ族窒化物半導体からなる中間層を形成する中間層形成工程と、
   前記中間層上に、前記第１活性層とは異なる発光波長の第２活性層を形成する第２活性層形成工程と、
   前記第２活性層側から前記中間層または前記中間電子ブロック層に達する深さの溝を形成する溝形成工程と、
   前記溝の底面に、ＭｇドープのＩＩＩ族窒化物半導体からなり、前記第１活性層を透過しようとする電子をブロックする電子ブロック層を形成する電子ブロック層形成工程と、
   前記第２活性層上および前記電子ブロック層上に、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ型層と第２ｐ型層をそれぞれ形成するｐ型層形成工程と、
   を有し、
   前記中間電子ブロック層および前記電子ブロック層の成長温度は、前記中間層の成長温度に対して－５０～５０℃である、発光素子の製造方法。
9. 前記中間電子ブロック層および前記電子ブロック層の成長温度は、８００～１０００℃である、請求項８に記載の発光素子の製造方法。
10. 前記電子ブロック層の成長温度は、前記第１ｐ型層および前記第２ｐ型層の成長温度以下である、請求項８または請求項９に記載の発光素子の製造方法。
11. 前記中間電子ブロック層および前記電子ブロック層の成長速度は、０．５～５ｎｍ／ｍｉｎである、請求項８または請求項９に記載の発光素子の製造方法。

Images