[go: up one dir, main page]

JP2025025374A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2025025374A
JP2025025374A JP2023130092A JP2023130092A JP2025025374A JP 2025025374 A JP2025025374 A JP 2025025374A JP 2023130092 A JP2023130092 A JP 2023130092A JP 2023130092 A JP2023130092 A JP 2023130092A JP 2025025374 A JP2025025374 A JP 2025025374A
Authority
JP
Japan
Prior art keywords
insulating
sealing member
semiconductor chip
terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023130092A
Other languages
English (en)
Inventor
聖一 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2023130092A priority Critical patent/JP2025025374A/ja
Priority to CN202410816387.1A priority patent/CN119480831A/zh
Priority to US18/754,602 priority patent/US20250054901A1/en
Publication of JP2025025374A publication Critical patent/JP2025025374A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1511—Structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Figure 2025025374000001
【課題】絶縁封止部材の気泡、剥離および結露の発生を防止して、絶縁信頼性の向上を図る。
【解決手段】半導体装置１０は、複数の配線パターン１２ｂ、１２ｃ－１、１２ｃ－２を備える絶縁基板１２と、複数の配線パターン１２ｂ、１２ｃ－１、１２ｃ－２の少なくとも１つの配線パターン１２ｃ－１上に配置された半導体チップ１と、半導体チップ１と電気的に接続される金属ワイヤ１４－１、１４－２、１４－３と、絶縁基板１２を底部に配置するケース１６とを有する。また、絶縁封止部材１５が、絶縁基板１２とケース１６とで囲まれる領域に対し、絶縁基板１２の上面から半導体チップ１を覆い、金属ワイヤ１４－１、１４－２、１４－３の少なくとも一部が露出する深さまで該領域に充填される。
【選択図】図１

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
半導体装置は、放熱用ベースの上に、パワー半導体素子を実装した絶縁回路基板を接合した構造になっており、金属端子を介して外部回路に電気的に接続される。また、半導体装置は、樹脂ケースと閉空間をなしており、その内部は絶縁封止部材で充填される構造を有している。
関連技術としては、例えば、基板を支えるケースに下面にのみ開放部を有する部材を形成し、部材の下面が一次封止樹脂に接して内部に密閉空間を有する構成の半導体パワーモジュールが提案されている（特許文献１）。
特開２００１－２１０７５８号公報
本発明は、絶縁封止部材の気泡、剥離および結露の発生を防止して、絶縁信頼性の向上を図ることを目的とする。
上記課題を解決するために、半導体装置が提供される。半導体装置は、複数の配線パターンを備える絶縁基板と、複数の配線パターンの少なくとも１つの配線パターン上に配置された半導体チップと、半導体チップと電気的に接続される金属配線と、絶縁基板を底部に配置するケースと、絶縁基板とケースとで囲まれた領域に対し、絶縁基板の上面から半導体チップを覆い、金属配線の少なくとも一部が露出する厚さまで領域に充填される絶縁封止部材と、を有する。
また、上記課題を解決するために、半導体装置の製造方法が提供される。半導体装置の製造方法は、複数の配線パターンを備える絶縁基板と絶縁基板を底部に配置するケースとで囲まれた領域に対し、絶縁基板の上面から、複数の配線パターンの少なくとも１つの配線パターン上に配置された半導体チップを覆い、半導体チップと電気的に接続される金属配線の少なくとも一部が露出する厚さまで領域に絶縁封止部材を充填する。
１側面によれば、絶縁封止部材の気泡、剥離および結露の発生を防止して、絶縁信頼性を向上させることが可能になる。
本発明の半導体装置の一例を説明するための図である。 絶縁封止部材の深さと気泡発生との関係を示す図である。 半導体装置の構成の一例を示す図である。 半導体装置の製造方法の一例を示す図である。 絶縁部材の被覆動作の一例を示す図である。 半導体装置の製造方法の一例を示す図である。 半導体装置の製造方法の一例を示す図である。 半導体装置の製造方法の一例を示す図である。 半導体装置の等価回路の一例を示す図である。 ＭＯＳＦＥＴの平面図である。 外部に導出される端子とワイヤとの絶縁部材による被覆の一例を示す図である。 絶縁封止部材の充填および絶縁部材による被覆の一例を示す図であり、（ａ）は絶縁封止部材の充填および外部に導出される端子の被覆状態を示し、（ｂ）は絶縁封止部材の充填およびワイヤの被覆状態を示す図である。 外部に導出される端子とワイヤとの絶縁部材による被覆の一例を示す図である。 図１３に示すＸ１－Ｘ２の部分の断面図である。 絶縁封止部材の充填および絶縁部材による被覆の一例を示す図であり、（ａ）は絶縁封止部材の充填および外部に導出される端子の被覆状態を示し、（ｂ）は絶縁封止部材の充填およびワイヤの被覆状態を示す図である。 第１の端子と第２の端子との絶縁部材による被覆の一例を示す図である。 絶縁封止部材の充填および絶縁部材による被覆の一例を示す図であり、（ａ）は絶縁封止部材の充填および第２の端子の被覆状態を示し、（ｂ）は絶縁封止部材の充填および第１の端子の被覆状態を示す図である。 制御電極配線と裏面電極配線との絶縁部材による被覆の一例を示す図である。 おもて面主電極配線と裏面電極配線との絶縁部材による被覆の一例を示す図である。 縦型の半導体チップを備える半導体装置の構成の一例を示す図である。 縦型の半導体チップを備える半導体装置の構成の一例を示す図である。
以下、本実施の形態について図面を参照して説明する。
図１は本発明の半導体装置の一例を説明するための図である。半導体装置１０の横断面図を示している。半導体装置１０は、冷却体１１に搭載された半導体チップ１および絶縁基板（絶縁回路基板）１２を備える。
絶縁基板１２は、セラミック１２ａ、パターン（箔）１２ｂ、１２ｃ－１、１２ｃ－２を有する（以下、パターン１２ｃ－１、１２ｃ－２を総称する場合はパターン１２ｃと呼ぶ）。また、パターン１２ｂ、１２ｃが例えば、銅パターンの場合には、セラミック１２ａに対して、パターン１２ｂ、１２ｃを直接接合したＤＣＢ（Direct Copper Bonding）基板を使用できる。
冷却体１１の上面には、放熱グリス（サーマルグリス）１１ａを介して金属ベース板（放熱用ベース）１１ｂの一方の面が対向するように搭載され、金属ベース板１１ｂの他方の面には、絶縁基板１２が搭載される。そして、はんだ１３ａを介して絶縁基板１２のパターン１２ｂが金属ベース板１１ｂに接合される。絶縁基板１２のパターン１２ｃ－１上には、例えば、シリコンで形成された半導体チップ１がはんだ１３ｂを介して接合される。
一方、金属配線である金属ワイヤ（以下、ワイヤ）１４－１、１４－２、１４－３は、例えば、ワイヤ径が３００μｍから５００μｍのアルミニウムからなるボンディングワイヤである。ワイヤ１４－１は、パターン１２ｃ－１と、ケース１６に設けられている外部端子１６ａとを接合する。ワイヤの材質としては、銅、銀または金などでもよい。
ワイヤ１４－２は、半導体チップ１の電極と、絶縁基板１２のリード電極となるパターン１２ｃ－２とを接合する。なお、半導体チップ１には、例えば、Ａｌ－Ｓｉ合金膜が被覆された電極（Ａｌ－Ｓｉ電極）が形成されうる。
ワイヤ１４－３は、パターン１２ｃ－２と、ケース１６に設けられている外部端子１６ｂとを接合する。ワイヤ１４－１、１４－２、１４－３による接合としては、超音波および荷重によるワイヤボンディングが行われる。なお、半導体チップ１と接続される金属配線としては、ワイヤの他に金属板で構成されるリードフレームや導電ピンを用いることができる。これらは銅などの金属材料により構成することができ、はんだや焼結材を介して半導体チップ１と接続できる。
半導体チップ１が接合された絶縁基板１２は、ケース１６に収容され、ケース１６と金属ベース板１１ｂとで囲まれる領域には、絶縁封止部材１５が充填されて封止される。なお、ケース１６と金属ベース板１１ｂとは接着剤等で固着される。
ここで、絶縁基板１２のパターン１２ｂ、１２ｃは、導電性に優れた材質により構成されている。このような材質は、例えば、銅、アルミニウム、または、少なくともこれらの１種を含む合金等により構成されている。パターン１２ｂ、１２ｃの厚さは、好ましくは、０．１０ｍｍ以上、２．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、１．００ｍｍ以下である。
また、パターン１２ｃには、半導体チップ１の他に、必要に応じて、ボンディングワイヤ、リードフレームおよび接続端子等の配線部材並びに電子部品を適宜配置することができる。
このようなパターン１２ｃに対して、耐食性に優れた材質によりめっき処理を行うことも可能である。このような材質は、例えば、アルミニウム、ニッケル、チタン、クロム、モリブデン、タンタル、ニオブ、タングステン、バナジウム、ビスマス、ジルコニウム、ハフニウム、金、銀、白金、パラジウム、または、少なくともこれらの１種を含む合金等である。なお、パターン１２ｃの個数、配置位置並びに形状は、適宜設計により選択することができる。
一方、金属ベース板１１ｂは、熱伝導性に優れた金属により構成されている。この金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの１種を含む合金である。このような合金の例として、アルミニウム－窒化珪素（Ａｌ－ＳｉＣ）またはマグネシウム－窒化珪素（Ｍｇ－ＳｉＣ）等の金属複合材でもよい。
また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により金属ベース板１１ｂの表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。めっき膜の厚さは、１μｍ以上が好ましく、５μｍ以上がより好ましい。また、冷却体１１は、１以上のフィンを備えるヒートシンクまたは水冷による冷却装置等である。
一方、半導体チップ１は、シリコン、炭化シリコンまたは窒化ガリウムから構成されるパワーデバイスである。半導体チップ１は、スイッチング素子を含む。スイッチング素子は、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等である。
このような半導体チップ１は、例えば、主電極としてドレイン電極（正極電極、ＩＧＢＴではコレクタ電極）、およびソース電極（負極電極、ＩＧＢＴではエミッタ電極）、および制御電極としてゲート電極をそれぞれ備えている。
また、半導体チップ１は、ダイオード素子を含む。ダイオード素子は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のＦＷＤ（Free Wheeling Diode）である。
半導体チップ１の厚さは、例えば、８０μｍ以上、５００μｍ以下であって、平均は、２００μｍ程度である。なお、パターン１２ｃには、必要に応じて、その他の電子部品を配置することもできる。電子部品は、例えば、コンデンサ、抵抗、サーミスタ、電流センサ、制御ＩＣ（Integrated Circuit）である。
一方、絶縁封止部材１５は、絶縁基板１２とケース１６とで囲まれた領域に対し、絶縁基板１２の上面から半導体チップ１の全体または一部を覆い、ワイヤ１４－１、１４－２、１４－３の少なくとも一部が露出する深さまで該領域に充填される。
従来では、例えば、絶縁封止部材１５の充填高さ（充填の厚み）ｈ２は、絶縁基板１２の上面（図１の例では、パターン１２ｃ－１、１２ｃ－２の上面）からおよそ１５ｍｍである。これに対し、本発明の半導体装置１０では、絶縁封止部材１５の充填高さｈ１は、絶縁基板１２の上面から３ｍｍ以下である。なお、絶縁封止部材１５には、ゲルが用いられ、例えば、ゲルとしては、シリコーンゲルまたは追従性のよい樹脂を使用することができる。
このように、半導体装置１０では、絶縁基板１２とケース１６とで囲まれた領域に対し、絶縁基板１２の上面から半導体チップ１を覆い、ワイヤ１４―１、１４－２の少なくとも一部が露出する深さまで該領域に充填される絶縁封止部材１５を有する。半導体チップ１とワイヤ１４－２との接合部も絶縁封止部材１５で覆われている。
このような構成により、半導体装置１０では、絶縁封止部材の気泡発生、剥離および結露の発生を防止して、絶縁信頼性を向上させることが可能になる。なお、上記の構成が適用される半導体装置１０としては、例えば、小容量・汎用電圧定格の半導体装置に対して有効である。
一方、大容量・高電圧定格の半導体装置に対しては、絶縁封止部材の充填高さを絶縁基板の上面から３ｍｍ以下としても、端子間等の絶縁の確保が求められる。このため、大容量・高電圧定格の半導体装置では、絶縁封止部材の充填高さを低くするだけでなく、絶縁封止部材から露出した端子やワイヤの一部には絶縁部材を被覆することで絶縁性を確保する。このような絶縁部材を用いて端子やワイヤ等の一部を被覆した構成を有する大容量・高電圧定格の半導体装置については、図３以降で後述する。
＜絶縁封止部材＞
半導体装置の内部に充填される絶縁封止部材には、シリコーンゲルや樹脂が使われ、追従性のよいシリコーンゲルが最も汎用的に用いられる。また、近年では、耐熱性、耐熱サイクル性が求められる用途（主に車載用途）では樹脂封止構造が用いられている。
絶縁封止部材は、半導体装置の内部回路の機械的保護（異物などからの保護）と、電極間（回路間）の絶縁を行うものである。半導体素子面、ワイヤ面、端子面を含む回路面および電極間（回路間）を絶縁材で覆い満たすことで絶縁信頼性を担保している。
例えば、剥き出しの回路間に導電性の異物が付着すると、回路が短絡して故障する可能性があり、また、導電性の低い異物であってもトラッキングにより短絡故障する可能性がある。このため、絶縁封止部材で半導体素子面、ワイヤ面、端子面を含む回路面を覆い満たすことで、回路保護が可能になり故障を防ぐことができる。また、絶縁封止部材で電極間を覆い満たすことで、空気絶縁よりも格段に絶縁距離を短くすることができ、高密度実装による半導体モジュールの小型化が可能になる。
＜絶縁封止部材の気泡発生による問題点＞
シリコーンゲルは柔らかくて追従性が高いため剥離を起こしづらいが、吸湿（透湿）性が高く内部に気泡や結露を生じやすい。硬くすることで気泡の発生を抑えることができるが、追従性が下がり剥離しやすくなる。
また、樹脂は、弾性が高いため（硬いため）使用時に気泡は発生しないが、ゲルに比べて剥離が起こりやすい。このように、絶縁材に対して気泡発生・剥離、結露が発生すると、絶縁信頼性の低下が生じることになる。
ここで、シリコーンゲルおよび樹脂のような絶縁封止部材は、空気よりも誘電率が高いため、電極間に絶縁封止部材の内部の気泡や絶縁封止部材の剥離といった空隙を生じると、空隙部で電界強度が高まり、絶縁信頼性が低下する。例えば、空隙が生じると、放電開始電圧が１／３程度にまで低下する。特にボンディングワイヤの表面では電界集中し易いため、それ以外の領域に対して放電開始電圧が１／６程度にまで低下し、さらにボンディングワイヤが細いほど絶縁性能は低くなる。
半導体チップの最大定格電圧が１．７ｋＶ以下程度であれば、たとえ電極間に空隙ができても、ボンディングワイヤに対して必要な絶縁距離は比較的小さいため、設計上（小型化）の制約は低い。しかし、半導体チップの最大定格電圧が３．３ｋＶ以上の高耐圧となると、直径３００μｍ程度のボンディングワイヤに対して必要な絶縁距離が、最大定格電圧が１．７ｋＶ以下程度の場合に直径１２５μｍ程度のボンディングワイヤに対して必要な絶縁距離よりも大きくなり、小型化の足かせとなる。
本発明はこのような点に鑑みてなされたものであり、絶縁封止部材の気泡発生、剥離および結露の発生を防止して、絶縁信頼性を向上させるものである。
＜絶縁封止部材の深さ＞
吸湿したシリコーンゲルを加熱するとシリコーンゲル内部（特にシリコーンゲルと部材の界面）に気泡が発生する。これは、加熱により溶解しきれなくなった水分が気泡核（微小な空間・欠陥）の内圧を上昇させ発砲することによる。
この現象は、昇温時に水分がゲル上面から抜けていく速さと競合している。したがって、吸湿ゲルを加熱しても、気泡核内圧が十分に上がる前にゲル内水分濃度が下がってしまえば、気泡は発生しない。
一方で、吸湿したシリコーンゲルを冷却すると、吸湿分がゲル内で凝集し結露する。これは、ゲル中の隙間に水蒸気（ガス）として存在できる量が下がるためで、この現象も水分がゲル上面から抜ける速さと競合している。ゲル内隙間の相対湿度が１００％に到達する前にゲル内水分濃度が下がってしまえば、結露は発生しない。
ゲル内の水分輸送は拡散輸送に従うため、ゲル脱湿速度は厚みの２乗に反比例する（１５ｍｍ→３ｍｍで２５倍）。したがって、絶縁封止部材であるシリコーンゲルの深さを所定の深さまで浅くすることで、脱湿速度が勝り、気泡発生および結露を抑えることができる。
図２は絶縁封止部材の深さと気泡発生との関係を示す図である。縦軸は気泡発生数密度（個／ｃｍ２）であり、横軸は絶縁封止部材の深さ（ｍｍ）である。絶縁封止部材に対し、８５℃８５％２４時間の吸湿後、１５０℃熱板上に放置して発生気泡数を測定したグラフを示している。図２に示すように、絶縁封止部材の深さに対して正の相関があり、絶縁封止部材が３ｍｍの深さでは気泡の発生が見られない。
したがって、本発明では、絶縁封止部材の深さ（厚さ）を３ｍｍ以下とすることで絶縁封止部材の乾燥する速さを高めて、吸湿ゲルが加熱・冷却された場合であっても、気泡および結露の発生の抑制を図るものである。
＜大容量・高電圧定格の半導体装置＞
次に本発明の半導体装置および半導体装置の製造方法について以降詳しく説明する。図３は半導体装置の構成の一例を示す図である。本発明の特徴を説明するための横断面の模式図を示している。半導体装置２０は、例えば、電流定格が１００Ａ以上かつ電圧定格が１７００Ｖ以上の大容量・高電圧定格の半導体装置である。
半導体装置２０は、金属ベース板２１の一方の面に絶縁基板２２が搭載され、絶縁基板２２の上面にはパターン２２ａ－１、２２ａ－２、２２ａ－３が敷設されている。また、外部に導出される端子３０ａ、３０ｂを備え、端子３０ａはパターン２２ａ－１に接続され、端子３０ｂはパターン２２ａ－２に接続されている。さらに、パターン２２ａ－２とパターン２２ａ－３は、ワイヤ２４を介して電気的に接続されている。
ここで、絶縁基板２２とケース（図示せず）とで囲まれる領域に対し、絶縁封止部材２５が絶縁基板２２の上面から３ｍｍ以下の高さまで充填される。また、端子３０ａ、３０ｂの絶縁封止部材２５から露出している部分、およびワイヤ２４の絶縁封止部材２５から露出している部分は、絶縁部材２６によって被覆されている。
絶縁部材２６には、例えば、接着剤または樹脂が適用される。樹脂としては例えば、ＰＰＳ（ポリフェニレンサルファイド）、ＰＢＴ（ポリブチレンテレフタレート）、ポリアミド、ＬＣＰ（液晶ポリマ）、ＰＯＭ（ポリオキシメチレン）、ポリイミド、ポリアミドイミド、ポリエステル、エポキシ樹脂、フッ素樹脂、アクリル樹脂、シリコーン樹脂、ポリオレフィン、ポリエーテルイミドがある。
このように、大容量・高電圧定格の半導体装置２０に対しては、絶縁封止部材の充填高さを絶縁基板の上面から３ｍｍ以下にし、かつ絶縁封止部材から露出した端子や金属配線の一部には絶縁部材を被覆する構成とした。
これにより、絶縁封止部材の気泡の発生の抑制に加えて、端子間等の絶縁性を確保することが可能になる。なお、図３の例では、絶縁封止部材から露出している箇所すべてにおいて絶縁部材で被覆している状態を示しているが、絶縁上必要な露出箇所に対して絶縁部材が被覆されるものである。
＜半導体装置の製造方法＞
次に図４から図８を用いて半導体装置の製造方法について説明する。以降の説明では絶縁封止部材をゲルと表記して説明する場合がある。なお、ゲルの充填が行われる場合、定格電圧程度の高電圧がかかる箇所で絶縁空間距離が不足する領域を埋めるようにゲルが注入されて充填されるものである。さらに、絶縁部材が被覆される箇所は、ゲルから露出して絶縁性の確保が求められる箇所とする。
図４は半導体装置の製造方法の一例を示す図である。
〔工程Ｐ１〕半導体チップおよび端子が絶縁基板上の配線パターンに接続される。
〔工程Ｐ２〕絶縁基板と、絶縁基板を底部に配置するケースとで囲まれた領域に対し、絶縁基板の上面から３ｍｍ以下の厚さまでゲルで充填されるようにゲルが注入される。
〔工程Ｐ３〕当該領域に対してゲルが充填された後に、ゲルから露出している端子やワイヤ等の絶縁性を確保すべき箇所が絶縁部材で被覆される。
〔工程Ｐ４〕加熱処理によってゲルが硬化される。
図５は絶縁部材の被覆動作の一例を示す図である。絶縁部材を所定箇所に被覆する場合、ディスペンサｄｓを用いることができる。ディスペンサｄｓを用いて、例えば、定格電圧程度の高電圧がかかる箇所に対し、絶縁空間距離が不足するような領域に絶縁部材２６を被覆することができる。
図６は半導体装置の製造方法の一例を示す図である。
〔工程Ｐ１１〕半導体チップおよび端子が絶縁基板上の配線パターンに接続される。
〔工程Ｐ１２〕絶縁基板と、絶縁基板を底部に配置するケースとで囲まれた領域に対し、絶縁基板の上面から３ｍｍ以下の厚さまでゲルを注入した場合に露出する箇所が絶縁部材で予め被覆される。
〔工程Ｐ１３〕当該領域に対して、絶縁基板の上面から３ｍｍ以下の厚さまでゲルで充填されるようにゲルが注入される。
〔工程Ｐ１４〕加熱処理によってゲルが硬化される。
図７は半導体装置の製造方法の一例を示す図である。
〔工程Ｐ２１〕半導体チップおよび端子が絶縁基板上の配線パターンに接続される。
〔工程Ｐ２２〕絶縁基板と、絶縁基板を底部に配置するケースとで囲まれた領域に対し、絶縁基板の上面から３ｍｍ以下の厚さより高い位置までゲルが注入される。
〔工程Ｐ２３〕絶縁基板の上面から３ｍｍ以下の厚さになるまでゲルが吸引される。ゲルの吸引後、絶縁基板の上面から３ｍｍ以下の厚さまで充填されているゲルから露出している端子やワイヤ等の絶縁性を確保すべき箇所がゲルで被覆される。
〔工程Ｐ２４〕加熱処理によってゲルが硬化される。
このように、図７の製造方法では、３ｍｍの厚さより高い位置まで絶縁封止部材を注入した後に３ｍｍ以下の厚さになるまで絶縁封止部材を吸引する。これにより、絶縁基板の上面から３ｍｍ以下の厚さまで充填されているゲルから露出している端子やワイヤ等の絶縁性を確保すべき箇所に対して、絶縁部材を使用せずにゲルで被覆することができる。
ここで、ゲルの吸引は、吸引機（ポンプ）が用いられる。吸引機としては、ポンプの回転式や容積式のいずれでも使用できるが、ゲルの吸引は、高粘度、小流量で、定量（計測）が必要なため容積式が好ましい。
また、ゲルの吸引量は、流量計で制御される。回転式ポンプの場合は、流量計を組み合わせて排出量を制御し、半導体装置内のゲル深さ水準を制御する。また、容積式ポンプでは、吐出量を定量化できるため、その特性を使って半導体装置内のゲル深さ水準を制御する。
図８は半導体装置の製造方法の一例を示す図である。
〔工程Ｐ３１〕半導体チップおよび端子が絶縁基板上の配線パターンに接続される。
〔工程Ｐ３２〕絶縁基板と、絶縁基板を底部に配置するケースとで囲まれた領域に対し、絶縁基板の上面から３ｍｍ以下の厚さまでゲルを注入した場合に露出する箇所に向けてゲルを吐出する。
〔工程Ｐ３３〕ゲルが３ｍｍ以下の厚さに達した場合にゲルの吐出を停止して、露出する箇所に対してゲルを被覆する。
〔工程Ｐ３４〕加熱処理によってゲルが硬化される。
このように、図８の製造方法では、３ｍｍ以下の厚さまでゲルを充填した場合に露出する箇所に向けて、３ｍｍ以下に達するまでゲルを吐出し、ゲルが３ｍｍ以下の厚さに達した場合に吐出を停止して、露出する箇所に対してゲルを被覆する。
これにより、絶縁基板の上面から３ｍｍ以下の厚さまで充填されているゲルから露出している端子やワイヤ等の絶縁性を確保すべき箇所に対して、絶縁部材を使用せずにゲルで被覆することができる。
次に絶縁部材によって被覆される箇所の例について説明する。なお、以降の説明において、端子とパターンとの接続、またはワイヤとパターンとの接続は、例えば、超音波またはレーザによる接続が行われる。
＜半導体装置の等価回路＞
図９は半導体装置の等価回路の一例を示す図である。半導体装置１０の等価回路は、半導体チップとしてＭＯＳＦＥＴを用いたフルブリッジインバータ回路を示している。
Ｐ端子である外部に導出される端子４１ａ、４１ｂ、４１ｃは、各上アーム半導体チップ３１ａ、３１ｂ、３１ｃのドレイン電極に配線５１ａ、５１ｂ、５１ｃを介して電気的にそれぞれ接続されている。
外部に導出される端子であるＵ端子４７ａとＶ端子４７ｂとＷ端子４７ｃとは、各上アーム半導体チップ３１ａ、３１ｂ、３１ｃのソース電極と各下アーム半導体チップ３２ａ、３２ｂ、３２ｃのドレイン電極との配線５２ａ、５２ｂ、５２ｃにおける接続点に電気的にそれぞれ接続されている。
また、Ｎ端子である外部に導出される端子４４ａ、４４ｂ、４４ｃは、各下アーム半導体チップ３２ａ、３２ｂ、３２ｃのソース電極に配線５３ａ、５３ｂ、５３ｃを介して電気的にそれぞれ接続されている。
さらに、外部に導出される補助端子４９ａ、４９ｂ、４９ｃは、各下アーム半導体チップ３２ａ、３２ｂ、３２ｃのソース電極および各端子４４ａ、４４ｂ、４４ｃに配線５３ａ、５３ｂ、５３ｃを介して電気的にそれぞれ接続されている。
上アーム半導体チップ３１ａ、３１ｂ、３１ｃの制御電極Ｇ１、Ｇ３、Ｇ５は、配線５４ａ、５４ｂ、５４ｃを介して外部に導出される制御端子Ｇａ、Ｇｃ、Ｇｅに電気的に接続されており、下アーム半導体チップ３２ａ、３２ｂ、３２ｃの制御電極Ｇ２、Ｇ４、Ｇ６は、配線５５ａ、５５ｂ、５５ｃを介して外部に導出される制御端子Ｇｂ、Ｇｄ、Ｇｆに電気的に接続されている。
以下、本例の半導体装置１０に１相（Ｕ相）のみを配置した例について説明する。もちろん、半導体装置１０に２相分のみまたは、３相全て配置することもできる。
図１０はＭＯＳＦＥＴの平面図である。図９に示した回路のＭＯＳＦＥＴの平面視の図であり、おもて面を示している。図１０に示されるＭＯＳＦＥＴは、周囲に露出している半導体基板３５と、その内側に形成されている保護膜３６と、ソース電極３７と、ソース電極３７と離れて配置される制御電極３８とを有する。裏面（図示せず）にはドレイン電極が形成されている。
＜おもて面電極に電気的に接続される外部に導出される端子と金属配線との絶縁＞
図１１は外部に導出される端子とワイヤとの絶縁部材による被覆の一例を示す図である。図１２は絶縁封止部材の充填および絶縁部材による被覆の一例を示す図であり、（ａ）は絶縁封止部材の充填および外部に導出される端子の被覆状態を示し、（ｂ）は絶縁封止部材の充填およびワイヤの被覆状態を示している。
図１１において、絶縁基板４ａには、パターン４ａ－１、４ａ－２、４ａ－３が敷設され、縦型の半導体チップ９ａがパターン４ａ－２にはんだ接合などにより接合されている。
半導体チップ９ａのおもて面主電極（ソース電極）は、複数のワイヤｗ２を通じてパターン４ａ－１に電気的に接続されており、外部に導出される端子５ａは、パターン４ａ－１に接続されている。ワイヤｗ１、ｗ２は、半導体チップと電気的に接続される金属ワイヤである。
半導体チップ９ａの裏面主電極（ドレイン電極）は、パターン４ａ－２に接続されている。また、複数のワイヤｗ１は、パターン４ａ－２とパターン４ａ－３に接続されている。なお、外部に導出される端子５ａとワイヤｗ１は近接しており、絶縁性を確保すべき箇所とする。
図１１における図９のＵ相との対応関係では、例えば、端子５ａが端子４４ａに対応し、半導体チップ９ａが下アーム半導体チップ３２ａに対応し、ワイヤｗ１が上アーム半導体チップ３１ａのソース電極と下アーム半導体チップ３２ａのドレイン電極間の配線５２ａに対応する。
図１２（ａ）において、絶縁封止部材７ａが絶縁基板４ａの上面（パターン４ａ－１の上面）から３ｍｍ以下の厚さまで充填される。また、端子５ａは、ワイヤｗ１との絶縁性の確保を要する箇所であるとして、絶縁封止部材７ａから露出している箇所には、絶縁部材６ａ－１が被覆されている。
図１２（ｂ）において、絶縁封止部材７ａが絶縁基板４ａの上面（パターン４ａ－２、４ａ－３の上面）から３ｍｍ以下の厚さまで充填される。また、ワイヤｗ１は、端子５ａとの絶縁性の確保を要する箇所であるとして、絶縁封止部材７ａから露出している箇所には、絶縁部材６ａ－２が被覆されている。
なお、上記では、端子５ａとワイヤｗ１の両方に絶縁部材を被覆する構成としたが、どちらか一方にのみ絶縁部材を被覆する構成にしてもよい。また、ワイヤｗ２が絶縁封止部材７ａから露出している箇所がある場合、その箇所を絶縁部材で被覆してもよい。さらに、ワイヤｗ１、ｗ２の代わりにリードフレームを用いることもできる。
＜裏面電極に接続される外部に導出される端子とワイヤとの絶縁＞
図１３は外部に導出される端子とワイヤとの絶縁部材による被覆の一例を示す図であり、図１４は図１３に示すＸ１－Ｘ２の部分の断面図である。絶縁基板４ｂには、パターン４ｂ－１、４ｂ－２、４ｂ－３が敷設され、縦型の半導体チップ９ｂ１がパターン４ｂ－３にはんだ接合などにより接合され、縦型の半導体チップ９ｂ２がパターン４ｂ－２にはんだ接合などにより接合されている。
半導体チップ９ｂ１のおもて面主電極は、複数のワイヤｗ３を通じてパターン４ｂ－２に接続される。半導体チップ９ｂ２のおもて面主電極は、複数のワイヤｗ３ａを通じてパターン４ｂ－１に接続される。ワイヤｗ３、ｗ３ａは、半導体チップと電気的に接続される金属ワイヤである。
端子５ｂ１は、パターン４ｂ－１に接続されている。外部に導出される端子５ｂ２は、パターン４ｂ－３に接続されて、半導体チップ９ｂ１の裏面主電極に接続されている。端子５ｂ１、５ｂ２は、モールド樹脂ｍｄによって絶縁性を保って一体化されている。なお、端子５ｂ２とワイヤｗ３は近接しており、絶縁性を確保すべき箇所とする。
図１３における図９のＵ相との対応関係では、例えば、端子５ｂ２が端子４１ａに対応し、半導体チップ９ｂ１が上アーム半導体チップ３１ａに対応し、ワイヤｗ３およびパターン４ｂ－２が上アーム半導体チップ３１ａのソース電極と下アーム半導体チップ３２ａのドレイン電極間の配線５２ａに対応する。さらに、半導体チップ９ｂ２が下アーム半導体チップ３２ａに対応し、端子５ｂ１が端子４４ａに対応する。
図１５は絶縁封止部材の充填および絶縁部材による被覆の一例を示す図であり、（ａ）は絶縁封止部材の充填および外部に導出される端子の被覆状態を示し、（ｂ）は絶縁封止部材の充填およびワイヤの被覆状態を示す図である。
図１５（ａ）において、絶縁封止部材７ｂが絶縁基板４ｂの上面（パターン４ｂ－３の上面）から３ｍｍ以下の厚さまで充填される。また、端子５ｂ２は、ワイヤｗ３との絶縁性の確保を要する箇所であるとして、絶縁封止部材７ｂから露出している箇所には、絶縁部材６ｂ－１が被覆されている。
図１５（ｂ）において、絶縁封止部材７ｂが絶縁基板４ｂの上面（パターン４ｂ－２、４ｂ－３の上面）からおよそ３ｍｍ以下の厚さまで充填される。また、ワイヤｗ３は、端子５ｂ２との絶縁性の確保を要する箇所であるとして、絶縁封止部材７ｂから露出している箇所には、絶縁部材６ｂ－２が被覆されている。
なお、上記では、端子５ｂ２とワイヤｗ３の両方に絶縁部材を被覆する構成としたが、どちらか一方にのみ絶縁部材を被覆する構成にしてもよい。また、ワイヤｗ３ａが絶縁封止部材７ｂから露出している箇所がある場合、その箇所を絶縁部材で被覆してもよい。さらに、ワイヤｗ３、ｗ３ａの代わりにリードフレームを用いることもできる。
＜第１の端子と第２の端子との絶縁＞
図１６は第１の端子と第２の端子との絶縁部材による被覆の一例を示す図である。図１７は絶縁封止部材の充填および絶縁部材による被覆の一例を示す図であり、（ａ）は絶縁封止部材の充填および第２の端子の被覆状態を示し、（ｂ）は絶縁封止部材の充填および第１の端子の被覆状態を示している。
図１６において、絶縁基板４ｃには、パターン４ｃ－１、４ｃ－２、４ｃ－３が敷設され、縦型の半導体チップ９ｃがパターン４ｃ－１にはんだ接合などにより接合されている。
半導体チップ９ｃのおもて面主電極は、複数のワイヤｗ４を通じてパターン４ｃ－２に電気的に接続されている。ワイヤｗ４、ｗ５は、半導体チップと電気的に接続される金属ワイヤである。
外部に導出される第１の端子５ｃ１は、パターン４ｃ－３に接続されて、半導体チップ９ｃのおもて面主電極に電気的に接続されている。また、外部に導出される第２の端子５ｃ２は、パターン４ｃ－１に接続されて、半導体チップ９ｃの裏面主電極に電気的に接続されている。なお、第１の端子５ｃ１と第２の端子５ｃ２は近接しており、絶縁性を確保すべき箇所とする。
図１６における図９のＵ相との対応関係では、例えば、第２の端子５ｃ２が端子４１ａに対応し、半導体チップ９ｃが上アーム半導体チップ３１ａに対応し、ワイヤｗ４、パターン４ｃ－２、ワイヤｗ５およびパターン４ｃ－３が上アーム半導体チップ３１ａのソース電極と接続される配線５２ａに対応する。第１の端子５ｃ１が端子４７ａに対応する。
図１７（ａ）において、絶縁封止部材７ｃが絶縁基板４ｃの上面（パターン４ｃ－３の上面）から３ｍｍ以下の厚さまで充填される。また、第１の端子５ｃ１は、第２の端子５ｃ２との絶縁性の確保を要する箇所であるとして、絶縁封止部材７ｃから露出している箇所には、絶縁部材６ｃ－１が被覆されている。
図１７（ｂ）において、絶縁封止部材７ｃが絶縁基板４ｃの上面（パターン４ｃ－１の上面）から３ｍｍ以下の厚さまで充填される。また、第２の端子５ｃ２は、第１の端子５ｃ１との絶縁性の確保を要する箇所であるとして、絶縁封止部材７ｃから露出している箇所には、絶縁部材６ｃ－２が被覆されている。
なお、上記では、第１の端子５ｃ１と第２の端子５ｃ２の両方に絶縁部材を被覆する構成としたが、どちらか一方にのみ絶縁部材を被覆する構成にしてもよい。また、ワイヤｗ４、ｗ５が絶縁封止部材７ｃから露出している箇所がある場合、その箇所を絶縁部材で被覆してもよい。さらに、ワイヤｗ４、ｗ５の代わりにリードフレームを用いることもできる。
＜制御電極配線と裏面電極配線との間の絶縁＞
図１８は制御電極配線と裏面電極配線との絶縁部材による被覆の一例を示す図である。絶縁基板４ｄには、パターン４ｄ－１、・・・、４ｄ－４が敷設され、縦型の半導体チップ９ｄがパターン４ｄ－１にはんだ接合などにより接合されている。
半導体チップ９ｄの制御電極（ゲート電極）Ｇ１は、ワイヤｗ６３を通じてパターン４ｄ－２に電気的に接続され、パターン４ｄ－２は、複数のワイヤｗ６１を通じてパターン４ｄ－３に電気的に接続されている。パターン４ｄ－４は、複数のワイヤｗ６２を通じてパターン４ｄ－１に電気的に接続されている。ワイヤｗ６１、ｗ６２、ｗ６３は、半導体チップと電気的に接続される金属ワイヤである。
図１８における図９のＵ相との対応関係では、例えば、半導体チップ９ｄが上アーム半導体チップ３１ａに対応し、ワイヤｗ６１が上アーム半導体チップ３１ａの制御電極Ｇ１と制御端子Ｇａとの間の配線５４ａに対応し、ワイヤｗ６２が上アーム半導体チップ３１ａと端子４１ａとの間の配線５１ａに対応する。
ワイヤｗ６１とワイヤｗ６２は近接しており、絶縁封止部材から露出する箇所があるとする。この場合、ワイヤｗ６１は、ワイヤｗ６２との絶縁性の確保を要する箇所であるとして、絶縁封止部材から露出している箇所には、絶縁部材６ｄ－１が被覆される。また、ワイヤｗ６２は、ワイヤｗ６１との絶縁性の確保を要する箇所であるとして、絶縁封止部材から露出している箇所には、絶縁部材６ｄ－２が被覆される。
なお、上記では、制御電極配線に対応するワイヤｗ６１と、裏面電極配線に対応するワイヤｗ６２の両方に絶縁部材を被覆する構成としたが、どちらか一方にのみ絶縁部材を被覆する構成にしてもよい。また、ワイヤｗ６１、ｗ６２の代わりにリードフレームを用いることもできる。
＜おもて面主電極配線と裏面電極配線との間の絶縁＞
図１９はおもて面主電極配線と裏面電極配線との絶縁部材による被覆の一例を示す図である。絶縁基板４ｅには、パターン４ｅ－１、・・・、４ｅ－３が敷設され、縦型の半導体チップ９ｅがパターン４ｅ－１にはんだ接合などにより接合されている。
半導体チップ９ｅのおもて面主電極は、複数のワイヤｗ７１を通じてパターン４ｅ－３に接続されている。パターン４ｅ－１は、半導体チップ９ｅの裏面主電極に接続されており、パターン４ｅ－１は、複数のワイヤｗ７２を通じてパターン４ｅ－２に接続されている。ワイヤｗ７１、ｗ７２は、半導体チップと電気的に接続される金属ワイヤである。
図１９における図９のＵ相との対応関係では、例えば、半導体チップ９ｅが上アーム半導体チップ３１ａに対応し、ワイヤｗ７１が上アーム半導体チップ３１ａと下アーム半導体チップ３２ａとの間の配線５２ａに対応し、ワイヤｗ７２が上アーム半導体チップ３１ａと端子４１ａの間の配線５１ａに対応する。
ワイヤｗ７１とワイヤｗ７２は近接しており、絶縁封止部材から露出する箇所があるとする。この場合、ワイヤｗ７１は、ワイヤｗ７２との絶縁性の確保を要する箇所であるとして、絶縁封止部材から露出している箇所には、絶縁部材６ｅ－１が被覆される。また、ワイヤｗ７２は、ワイヤｗ７１との絶縁性の確保を要する箇所であるとして、絶縁封止部材から露出している箇所には、絶縁部材６ｅ－２が被覆される。
なお、上記では、おもて面主電極配線に対応するワイヤｗ７１と、裏面電極配線に対応するワイヤｗ７２の両方に絶縁部材を被覆する構成としたが、どちらか一方にのみ絶縁部材を被覆する構成にしてもよい。また、ワイヤｗ７１、ｗ７２の代わりにリードフレームを用いることもできる。
＜縦型の半導体チップを備える半導体装置＞
図２０、図２１は縦型の半導体チップを備える半導体装置の構成の一例を示す図である。図２０は平面模式図、図２１は側面模式図である。
半導体装置１００において、電極端子１２０として、３つの主電極端子１２１、１２２、１２３、および４つの補助電極端子１２４、１２５、１２６、１２７が接続される。主電極端子１２１、・・・、１２３および補助電極端子１２４、・・・、１２７は、Ａｌ，Ｃｕ等の金属材料を用いて、半導体装置１００への取り付け前に予め形成される。
主電極端子１２１は、第１ＤＣＢ基板１４０Ａの第１主導体パターン１４３ａ（Ｃ１端子）に接続される。主電極端子１２１は、端子本体部１２１ａと、その端子本体部１２１ａから続く２本の脚部１２１ｂを有する。主電極端子１２１は、その２本の脚部１２１ｂが第１ＤＣＢ基板１４０Ａの第１主導体パターン１４３ａ上に、はんだ接合等によって取り付けられる。
なお、このように主電極端子１２１に２本の脚部１２１ｂを設けて第１ＤＣＢ基板１４０Ａの第１主導体パターン１４３ａ上に接続するのは、第１ＤＣＢ基板１４０Ａの一方のＩＧＢＴ１５１とＦＷＤ１５２の組と、もう一方のＩＧＢＴ１５１とＦＷＤ１５２の組との間に電気的な偏り（抵抗、インピーダンスの不均衡）が生じるのを抑えるためである。
主電極端子１２２は、第２ＤＣＢ基板１４０Ｂの第２主導体パターン１４３ｂ（Ｅ２端子）に接続される。主電極端子１２２は、端子本体部１２２ａと、その端子本体部１２２ａから続く２本の脚部１２２ｂを有する。主電極端子１２２は、その２本の脚部１２２ｂが第２ＤＣＢ基板１４０Ｂの第２主導体パターン１４３ｂ上に、はんだ接合等によって取り付けられる。
なお、このように主電極端子１２２の接続を２箇所で行うのは、第２ＤＣＢ基板１４０Ｂの一方のＩＧＢＴ１５１とＦＷＤ１５２の組と、もう一方のＩＧＢＴ１５１とＦＷＤ１５２の組との間に電気的な偏りが生じるのを抑えるためである。
主電極端子１２３は、第１ＤＣＢ基板１４０Ａの第２主導体パターン１４３ｂにワイヤ１６０で接続された、第２ＤＣＢ基板１４０Ｂの第１主導体パターン１４３ａ（Ｅ１端子）に接続される。主電極端子１２３は、端子本体部１２３ａと、その端子本体部１２３ａから続く２本の脚部１２３ｂを有する。主電極端子１２３は、その２本の脚部１２３ｂが第２ＤＣＢ基板１４０Ｂの第１主導体パターン１４３ａ上に、はんだ接合等によって取り付けられる。
なお、このように主電極端子１２３の接続を２箇所で行うのは、第２ＤＣＢ基板１４０Ｂの一方のＩＧＢＴ１５１とＦＷＤ１５２の組と、もう一方のＩＧＢＴ１５１とＦＷＤ１５２の組との間に電気的な偏りが生じるのを抑えるためである。
主電極端子１２１、・・・、１２３の端子本体部１２１ａ、・・・、１２３ａは、各々、脚部１２１ｂ、・・・、１２３ｂ側を開口方向とする、略Ｕ字状とされる。
また、補助電極端子１２４は、端子本体部１２４ａと脚部１２４ｂを有する。補助電極端子１２４は、その脚部１２４ｂが、第１ＤＣＢ基板１４０Ａの第２主導体パターン１４３ｂにワイヤ１６０を介して電気的に接続された補助導体パターン上に、はんだ接合等によって取り付けられる。
補助電極端子１２５は、端子本体部１２５ａと脚部１２５ｂを有する。補助電極端子１２５は、その脚部１２５ｂが、第１ＤＣＢ基板１４０Ａの第３主導体パターン１４３ｃ（Ｇ１端子）上に、はんだ接合等によって取り付けられる。
同様にして、補助電極端子１２６は、端子本体部と脚部を有する。補助電極端子１２６は、その脚部が、第２ＤＣＢ基板１４０Ｂの第２主導体パターン１４３ｂ（Ｅ２端子）がワイヤ１６０を介して電気的に接続された第１ＤＣＢ基板１４０Ａの補助導体パターン上に、はんだ接合等によって取り付けられる。
補助電極端子１２７は、端子本体部と脚部を有する。補助電極端子１２７は、その脚部が、第２ＤＣＢ基板１４０Ｂの第３主導体パターン１４３ｃ（Ｇ２端子）がワイヤ１６０を介して電気的に接続された第１ＤＣＢ基板１４０Ａの補助導体パターン上に、はんだ接合等によって取り付けられる。
主電極端子１２１、・・・、１２３及び補助電極端子１２４、・・・、１２７はそれぞれ、脚部が所定箇所に取り付けられた状態で、各々の端子本体部が半導体装置１００における所定位置に配置されるようになる形状で、予め形成される。
例えば、図に示したように、主電極端子１２１、・・・、１２３の端子本体部１２１ａ、・・・、１２３ａが半導体装置１００の中央部に略等間隔で並設され、補助電極端子１２４、・・・、１２７の端子本体部が半導体装置１００の端部に並設されるように予め形成される。
図２０、図２１においてケース（不図示）と絶縁基板１４０との間に充填される絶縁封止部材１５の高さｔ１は、絶縁封止部材１５の絶縁基板１４０の上面からの高さｔ２に比べて高くなっているが、絶縁基板１４０の上方に配置される絶縁封止部材１５の平面の面積が大部分を占めるため、絶縁基板１４０からの高さを従来に比べて低くすることで、気泡発生を抑制する効果を得ることができる。
以上説明したように、本発明によれば、吸湿ゲルの昇温時に発生する剥離・気泡を抑止することで、絶縁信頼性を向上することができる。また、吸湿ゲルの降温時に生じる結露を抑止し、耐湿性を向上することができる。さらに、絶縁距離を短くでき、例えば、高耐圧３．３ｋＶ定格品でも汎用定格１．７ｋＶと同等の小型化設計が可能となる。
さらにまた、３．３ｋＶ定格であっても、細ワイヤ径（Φ３００μｍ）が使用でき、素子面で信号入力のみに使うゲートパッドを最小化できる。特に高価なＳｉＣ（シリコンカーバイド）素子では、素子サイズを小さくできるのでコストダウンを図ることが可能になる。
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
１ 半導体チップ
１０ 半導体装置
１１ 冷却体
１１ａ 放熱グリス
１１ｂ 金属ベース板
１２ 絶縁基板
１２ａ セラミック
１２ｂ、１２ｃ－１、１２ｃ－２ パターン
１３ａ、１３ｂ はんだ
１４－１、１４－２、１４－３ ワイヤ
１５ 絶縁封止部材
１６ ケース
１６ａ、１６ｂ 外部端子
ｈ１ 絶縁封止部材の充填高さ（本発明）
ｈ２ 絶縁封止部材の充填高さ（従来）

Claims (21)

  1. 複数の配線パターンを備える絶縁基板と、
    前記複数の配線パターンの少なくとも１つの配線パターン上に配置された半導体チップと、
    前記半導体チップと電気的に接続される金属配線と、
    前記絶縁基板を底部に配置するケースと、
    前記絶縁基板と前記ケースとで囲まれた領域に対し、前記絶縁基板の上面から前記半導体チップを覆い、前記金属配線の少なくとも一部が露出する厚さまで前記領域に充填される絶縁封止部材と、
    を有する半導体装置。
  2. 前記絶縁封止部材は、ゲルである、請求項１に記載の半導体装置。
  3. 前記半導体チップは、縦型の半導体チップであり、おもて面主電極と、前記配線パターンに接続される裏面主電極とを備え、
    前記おもて面主電極と電気的に接続される前記配線パターンに接続され、外部に導出される第１の端子を備え、
    前記第１の端子は、前記絶縁封止部材に覆われず露出している箇所を有し、
    前記金属配線は、前記裏面主電極と電気的に接続され、
    前記金属配線と前記第１の端子が隣接する箇所であって、前記金属配線が前記絶縁封止部材で覆われていない露出箇所もしくは前記第１の端子が露出している箇所の少なくとも一方を被覆する絶縁部材を備える、
    請求項２記載の半導体装置。
  4. 前記半導体チップは、縦型の半導体チップであり、おもて面主電極と、前記配線パターンに接続される裏面主電極とを備え、
    前記裏面主電極と電気的に接続される前記配線パターンに接続され、外部に導出される第１の端子を備え、
    前記第１の端子は、前記絶縁封止部材に覆われず露出している箇所を有し、
    前記金属配線は、前記おもて面主電極と電気的に接続され、
    前記金属配線と前記第１の端子が隣接する箇所であって、前記金属配線が前記絶縁封止部材で覆われていない露出箇所もしくは前記第１の端子が露出している箇所の少なくとも一方を被覆する絶縁部材を備える、
    請求項２記載の半導体装置。
  5. 前記半導体チップは、縦型の半導体チップであり、おもて面主電極と、前記配線パターンに接続される裏面主電極とを備え、
    前記おもて面主電極と電気的に接続される前記配線パターンに接続されて、外部に導出される第１の端子と、
    前記裏面主電極と電気的に接続され前記第１の端子が接続される前記配線パターンとは異なる前記配線パターンに接続されて、外部に導出される第２の端子と、を備え、
    前記第１の端子および前記第２の端子は、前記絶縁封止部材に覆われず露出している箇所を有し、
    前記第１の端子が露出している箇所もしくは前記第２の端子が露出している箇所の少なくとも一方を被覆する絶縁部材を備える、
    請求項２記載の半導体装置。
  6. 前記半導体チップは、縦型の半導体チップであり、前記配線パターンに接続される裏面主電極、おもて面主電極および前記半導体チップのおもて面に設けられた制御電極を備え、
    前記金属配線は、前記制御電極と電気的に接続される第１の金属配線と、前記裏面主電極と電気的に接続される第２の金属配線を備え、
    前記第１の金属配線と前記第２の金属配線が隣接する箇所であって、前記絶縁封止部材で覆われていない露出箇所のうち、前記第１の金属配線もしくは前記第２の金属配線の少なくとも一方を被覆する絶縁部材を備える、
    請求項２記載の半導体装置。
  7. 前記半導体チップは、縦型の半導体チップであり、前記配線パターンに接続される裏面主電極と、おもて面主電極とを備え、
    前記金属配線は、前記おもて面主電極と電気的に接続される第１の金属配線と、前記裏面主電極と電気的に接続される第２の金属配線を備え、
    前記第１の金属配線と前記第２の金属配線が隣接する箇所であって、前記絶縁封止部材で覆われていない露出箇所のうち、前記第１の金属配線もしくは前記第２の金属配線の少なくとも一方を被覆する絶縁部材を備える、
    請求項２記載の半導体装置。
  8. 電流定格が１００Ａ以上かつ電圧定格が１７００Ｖ以上である、請求項１乃至７のいずれかに記載の半導体装置。
  9. 前記絶縁封止部材の前記絶縁基板の上面からの厚さが３ｍｍ以下である、請求項１乃至７のいずれかに記載の半導体装置。
  10. 前記絶縁部材は、接着剤または樹脂である、請求項３乃至請求項７のいずれかに記載の半導体装置。
  11. 前記半導体チップを複数備えている、請求項３乃至請求項７のいずれかに記載の半導体装置。
  12. 前記半導体チップを複数備え、前記第１の端子に電気的に接続される前記半導体チップと前記第２の端子と電気的に接続される前記半導体チップとは異なる、請求項５に記載の半導体装置。
  13. 複数の配線パターンを備える絶縁基板と、
    前記複数の配線パターンの少なくとも１つの配線パターン上に配置された半導体チップと、
    前記半導体チップと電気的に接続される金属配線と、
    前記絶縁基板を底部に配置するケースと、
    前記絶縁基板と前記ケースとで囲まれた領域に対し、前記絶縁基板の上面から前記半導体チップを覆う絶縁封止部材と、
    前記絶縁封止部材から露出している絶縁性を確保すべき箇所に被覆されている絶縁部材と、
    を有し、
    電流定格が１００Ａ以上かつ電圧定格が１７００Ｖ以上であって、前記絶縁封止部材の前記絶縁基板の上面からの厚さが３ｍｍ以下である、
    半導体装置。
  14. 半導体装置の製造方法において、
    複数の配線パターンを備える絶縁基板と前記絶縁基板を底部に配置するケースとで囲まれた領域に対し、
    前記絶縁基板の上面から、前記複数の配線パターンの少なくとも１つの配線パターン上に配置された半導体チップを覆い、前記半導体チップと電気的に接続される金属配線の少なくとも一部が露出する厚さまで前記領域に絶縁封止部材を充填する、
    半導体装置の製造方法。
  15. 前記絶縁封止部材は、ゲルである、請求項１４に記載の半導体装置の製造方法。
  16. 前記絶縁基板の上面から３ｍｍ以下の厚さまで前記絶縁封止部材を充填する、
    請求項１４に記載の半導体装置の製造方法。
  17. 前記絶縁封止部材から露出しており、かつ絶縁性を確保すべき箇所を絶縁部材で被覆する、
    請求項１５に記載の半導体装置の製造方法。
  18. 前記領域に対して前記厚さまで前記絶縁封止部材を充填した場合に、露出している前記箇所を前記絶縁部材で予め被覆しておいた後に、前記領域に対して前記厚さまで前記絶縁封止部材を充填する、
    請求項１７に記載の半導体装置の製造方法。
  19. 前記領域に対して前記厚さより高い位置まで前記絶縁封止部材を注入し、前記箇所を絶縁封止部材で被覆した後に前記厚さになるまで前記絶縁封止部材を吸引して、吸引後の前記厚さまで充填されている前記絶縁封止部材から露出している前記箇所に前記絶縁封止部材を被覆する、
    請求項１７に記載の半導体装置の製造方法。
  20. 前記領域に対して前記厚さまで前記絶縁封止部材を充填した場合に露出する前記箇所に向けて前記厚さに達するまで前記絶縁封止部材を吐出し、前記絶縁封止部材が前記厚さに達した場合に吐出を停止して、露出する前記箇所に対して前記絶縁封止部材を被覆する、
    請求項１７に記載の半導体装置の製造方法。
  21. 前記絶縁部材は、接着剤または樹脂である、請求項１７、１８のいずれかに記載の半導体装置の製造方法。
JP2023130092A 2023-08-09 2023-08-09 半導体装置および半導体装置の製造方法 Pending JP2025025374A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023130092A JP2025025374A (ja) 2023-08-09 2023-08-09 半導体装置および半導体装置の製造方法
CN202410816387.1A CN119480831A (zh) 2023-08-09 2024-06-24 半导体装置及半导体装置的制造方法
US18/754,602 US20250054901A1 (en) 2023-08-09 2024-06-26 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023130092A JP2025025374A (ja) 2023-08-09 2023-08-09 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2025025374A true JP2025025374A (ja) 2025-02-21

Family

ID=94482620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023130092A Pending JP2025025374A (ja) 2023-08-09 2023-08-09 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20250054901A1 (ja)
JP (1) JP2025025374A (ja)
CN (1) CN119480831A (ja)

Also Published As

Publication number Publication date
US20250054901A1 (en) 2025-02-13
CN119480831A (zh) 2025-02-18

Similar Documents

Publication Publication Date Title
KR100723454B1 (ko) 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US7061080B2 (en) Power module package having improved heat dissipating capability
US7880283B2 (en) High reliability power module
US7948069B2 (en) Surface mountable hermetically sealed package
US9466542B2 (en) Semiconductor device
US20120168919A1 (en) Semiconductor package and method of fabricating the same
KR100606295B1 (ko) 회로 모듈
EP3577684B1 (en) Power semiconductor module
EP0962974B1 (en) Semiconductor device
US12100631B2 (en) Semiconductor device
CN100378972C (zh) 散热器及使用该散热器的封装体
JP2000174180A (ja) 半導体装置
JP2012248658A (ja) 半導体装置
CN107154359B (zh) 半导体封装结构及其制造方法
US8232635B2 (en) Hermetic semiconductor package
JP2025025374A (ja) 半導体装置および半導体装置の製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP4861200B2 (ja) パワーモジュール
KR102484544B1 (ko) 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
JP4349728B2 (ja) 半導体装置
CN117913064A (zh) 全桥封装功率模块
WO2024024374A1 (ja) 半導体装置
CN115020355A (zh) 半导体电路
JPH05144985A (ja) 混成集積回路装置