[go: up one dir, main page]

JP2025003073A - Filter device and communication device - Google Patents

Filter device and communication device Download PDF

Info

Publication number
JP2025003073A
JP2025003073A JP2023103538A JP2023103538A JP2025003073A JP 2025003073 A JP2025003073 A JP 2025003073A JP 2023103538 A JP2023103538 A JP 2023103538A JP 2023103538 A JP2023103538 A JP 2023103538A JP 2025003073 A JP2025003073 A JP 2025003073A
Authority
JP
Japan
Prior art keywords
layer
filter device
chip
filter
comb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023103538A
Other languages
Japanese (ja)
Inventor
直史 笠松
Tadashi Kasamatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2023103538A priority Critical patent/JP2025003073A/en
Publication of JP2025003073A publication Critical patent/JP2025003073A/en
Pending legal-status Critical Current

Links

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

To provide a filter device having excellent filter characteristics.SOLUTION: A filter device includes a capacitive chip including an IDC element and a first acoustic wave chip including an acoustic wave resonator. The IDC element includes a first layer including a piezoelectric material or a dielectric material and a pair of first comb electrodes located on the first layer. The acoustic wave resonator includes a second layer including a piezoelectric material and a pair of second comb electrodes located on the second layer. The thickness of the first layer is greater than the thickness of the second layer.SELECTED DRAWING: Figure 12

Description

本開示は、弾性波を利用する電子部品であるフィルタデバイスおよび当該フィルタデバイスを含む通信装置に関する。 This disclosure relates to a filter device, which is an electronic component that utilizes elastic waves, and a communication device that includes the filter device.

圧電基板にてキャパシタをなす櫛歯電極の各々の歯に、狭幅部と、狭幅部よりも幅広の拡幅部を備えることで、当該キャパシタの共振が抑制され、良好な特性を得られる弾性表面波フィルタが開示されている。 A surface acoustic wave filter is disclosed in which each tooth of a comb-tooth electrode that forms a capacitor on a piezoelectric substrate has a narrow portion and a wide portion that is wider than the narrow portion, thereby suppressing resonance of the capacitor and achieving good characteristics.

特開2022-20081号公報JP 2022-20081 A

特許文献1に記載の弾性表面波フィルタのように、IDT(Interdegital
Transducer)電極とキャパシタを形成する導電パターンとが同一の圧電基板上に形成されているため、導電パターンによるスプリアス共振が周波数特性に影響を及ぼす可能性がある。
As in the surface acoustic wave filter described in Patent Document 1,
Since the transducer electrode and the conductive pattern forming the capacitor are formed on the same piezoelectric substrate, spurious resonance due to the conductive pattern may affect the frequency characteristics.

(1)
本開示の一実施形態に係るフィルタデバイスは、IDC素子を含む容量チップと、弾性波共振子を含む第1弾性波チップと、を備えるフィルタデバイスであって、前記IDC素子は、圧電性材料もしくは誘電性材料を含む第1層と、前記第1層上に位置する一対の第1櫛歯電極と、を有し、前記弾性波共振子は、圧電性材料を含む第2層と、前記第2層上に位置する一対の第2櫛歯電極と、を有し、前記第1層の厚みは、前記第2層の厚みよりも大きい。
(1)
A filter device according to one embodiment of the present disclosure is a filter device comprising a capacitive chip including an IDC element and a first acoustic wave chip including an acoustic wave resonator, wherein the IDC element has a first layer including a piezoelectric material or a dielectric material and a pair of first comb-teeth electrodes located on the first layer, and the acoustic wave resonator has a second layer including a piezoelectric material and a pair of second comb-teeth electrodes located on the second layer, and the thickness of the first layer is greater than the thickness of the second layer.

(2)
本開示の一実施形態に係るフィルタデバイスは、上記(1)に記載するフィルタデバイスであって、前記第1層は厚みが1μm以上であって、前記第2層は厚みが1μm未満である。
(2)
A filter device according to one embodiment of the present disclosure is the filter device described in (1) above, wherein the first layer has a thickness of 1 μm or more, and the second layer has a thickness of less than 1 μm.

(3)
本開示の一実施形態に係るフィルタデバイスは、上記(1)または(2)に記載するフィルタデバイスであって、前記第1層は、タンタル酸リチウムもしくはニオブ酸リチウムを含む。
(3)
A filter device according to one embodiment of the present disclosure is the filter device described in (1) or (2) above, wherein the first layer contains lithium tantalate or lithium niobate.

(4)
本開示の一実施形態に係るフィルタデバイスは、上記(1)乃至(3)のいずれかに記載するフィルタデバイスであって、前記弾性波共振子の主共振周波数は、3GHz以上である。
(4)
A filter device according to an embodiment of the present disclosure is the filter device described in any one of (1) to (3) above, wherein a main resonant frequency of the acoustic wave resonator is 3 GHz or higher.

(5)
本開示の一実施形態に係るフィルタデバイスは、上記(1)乃至(4)のいずれかにに記載するフィルタデバイスであって、前記弾性波共振子は、主共振として板波またはバル
ク波を励振する。
(5)
A filter device according to an embodiment of the present disclosure is the filter device described in any one of (1) to (4) above, in which the acoustic wave resonator excites a plate wave or a bulk wave as a primary resonance.

(6)
本開示の一実施形態に係るフィルタデバイスは、上記(1)乃至(5)のいずれかに記載するフィルタデバイスであって、前記弾性波共振子は、支持基板と、前記第2層と前記支持基板の間に位置し、前記第2層よりも音響インピーダンスが小さい低音響インピーダンス層と、をさらに有する。
(6)
A filter device according to one embodiment of the present disclosure is the filter device described in any one of (1) to (5) above, wherein the acoustic wave resonator further has a support substrate and a low acoustic impedance layer located between the second layer and the support substrate and having a lower acoustic impedance than the second layer.

(7)
本開示の一実施形態に係るフィルタデバイスは、上記(1)乃至(6)のいずれかに記載するフィルタデバイスであって、前記IDC素子は、電磁気フィルタの容量素子である。
(7)
A filter device according to an embodiment of the present disclosure is the filter device described in any one of (1) to (6) above, wherein the IDC element is a capacitive element of an electromagnetic filter.

(8)
本開示の一実施形態に係るフィルタデバイスは、上記(1)乃至(7)のいずれかに記載するフィルタデバイスであって、前記弾性波共振子が形成する減衰極は、前記電磁気フィルタが形成する減衰極よりも前記通過帯域の近くに位置する。
(8)
A filter device according to one embodiment of the present disclosure is a filter device as described in any one of (1) to (7) above, wherein an attenuation pole formed by the acoustic wave resonator is located closer to the passband than an attenuation pole formed by the electromagnetic filter.

(9)
本開示の一実施形態に係るフィルタデバイスは、上記(1)乃至(8)のいずれかに記載するフィルタデバイスであって、前記電磁気フィルタに含まれるすべての容量素子は、前記第1層上に位置する櫛歯電極を含んでいる。
(9)
A filter device according to one embodiment of the present disclosure is a filter device as described in any one of (1) to (8) above, wherein all capacitive elements included in the electromagnetic filter include comb-tooth electrodes located on the first layer.

(10)
本開示の一実施形態に係るフィルタデバイスは、上記(1)乃至(9)のいずれかに記載するフィルタデバイスであって、前記一対の第2櫛歯電極が有する複数の電極指のデューティは、前記一対の第1櫛歯電極が有する複数の電極指のデューティよりも小さい。
(10)
A filter device according to one embodiment of the present disclosure is a filter device as described in any one of (1) to (9) above, wherein the duty of the multiple electrode fingers of the pair of second comb-tooth electrodes is smaller than the duty of the multiple electrode fingers of the pair of first comb-tooth electrodes.

(11)
本開示の一実施形態に係るフィルタデバイスは、上記(1)乃至(10)のいずれかにに記載するフィルタデバイスであって、前記一対の第1櫛歯電極が有する複数の電極指のピッチのうち最大のピッチと最小のピッチの差は、前記一対の第2櫛歯電極が有する複数の電極指のピッチのうち最大のピッチと最小のピッチの差よりも大きい。
(11)
A filter device according to one embodiment of the present disclosure is a filter device as described in any one of (1) to (10) above, wherein the difference between the maximum pitch and the minimum pitch of the multiple electrode fingers of the pair of first comb-tooth electrodes is greater than the difference between the maximum pitch and the minimum pitch of the multiple electrode fingers of the pair of second comb-tooth electrodes.

(12)
本開示の一実施形態に係るフィルタデバイスは、上記(1)乃至(11)のいずれかに記載するフィルタデバイスであって、第2弾性波チップと、第1面を有する実装基板と、をさらに備え、前記容量チップ、前記第1弾性波チップおよび前記第2弾性波チップが第1面上に位置し、前記第1面を平面視した時に、前記第1弾性波チップの長辺と前記第2弾性波チップの長辺が対向しない。
(12)
A filter device according to one embodiment of the present disclosure is a filter device as described in any one of (1) to (11) above, further comprising a second acoustic wave chip and a mounting substrate having a first surface, wherein the capacitive chip, the first acoustic wave chip and the second acoustic wave chip are located on the first surface, and when the first surface is viewed in a plane, a long side of the first acoustic wave chip and a long side of the second acoustic wave chip do not face each other.

(13)
本開示の一実施形態に係る通信装置は、アンテナと、アンテナに接続されている上記(1)乃至(12)のいずれかに記載のフィルタデバイスと、前記フィルタデバイスに接続されているICと、を備える。
(13)
A communication device according to one embodiment of the present disclosure includes an antenna, a filter device described in any one of (1) to (12) above connected to the antenna, and an IC connected to the filter device.

上記構成によれば、優れた周波数特性をもつフィルタデバイスおよび通信装置を提供することができる。 The above configuration makes it possible to provide a filter device and a communication device with excellent frequency characteristics.

本開示の一実施形態に係るフィルタデバイスの模式的な平面図である。FIG. 2 is a schematic plan view of a filter device according to an embodiment of the present disclosure. 本開示の一実施形態に係る容量チップの模式的な平面図である。FIG. 2 is a schematic plan view of a capacitor chip according to an embodiment of the present disclosure. 本開示の一実施形態に係る容量チップの模式的な断面図である。1 is a schematic cross-sectional view of a capacitor chip according to an embodiment of the present disclosure. 本開示の一実施形態に係る弾性波チップの模式的な平面図である。FIG. 2 is a schematic plan view of an acoustic wave chip according to an embodiment of the present disclosure. 本開示の一実施形態に係る弾性波チップの模式的な断面図である。FIG. 2 is a schematic cross-sectional view of an acoustic wave chip according to an embodiment of the present disclosure. 容量チップの基板を基板条件1に設定した場合における周波数特性を示す図である。FIG. 13 is a diagram showing frequency characteristics when the substrate of the capacitance chip is set to substrate condition 1. 容量チップの基板を基板条件2に設定した場合における周波数特性を示す図である。FIG. 13 is a diagram showing frequency characteristics when the substrate of the capacitance chip is set to substrate condition 2. 容量チップの基板を基板条件3に設定した場合における周波数特性を示す図である。FIG. 13 is a diagram showing frequency characteristics when the substrate of the capacitance chip is set to substrate condition 3. 容量チップの基板を基板条件4に設定した場合における周波数特性を示す図である。FIG. 13 is a diagram showing frequency characteristics when the substrate of the capacitance chip is set to substrate condition 4. 第1層の厚みおよびIDC用電極のピッチを変化させたときの周波数特性を示す図である。FIG. 13 is a diagram showing frequency characteristics when the thickness of the first layer and the pitch of the IDC electrodes are changed. 第1層の厚みおよびIDC用電極のピッチを変化させたときの周波数特性を示す図である。FIG. 13 is a diagram showing frequency characteristics when the thickness of the first layer and the pitch of the IDC electrodes are changed. 本開示の一実施形態に係るフィルタデバイスの利用例としての分波器を示す模式図である。1 is a schematic diagram illustrating a duplexer as an example of a use of a filter device according to an embodiment of the present disclosure. 本開示の一実施形態に係る実装基板の第1面から見た、各チップの位置関係を模式的に示す図である。2 is a diagram illustrating a schematic diagram of a positional relationship between chips as viewed from a first surface of a mounting substrate according to an embodiment of the present disclosure. FIG. 本開示の一実施形態に係るフィルタデバイスの利用例としての通信装置を示す模式図である。1 is a schematic diagram illustrating a communication device as an example of a use of a filter device according to an embodiment of the present disclosure.

以下、本開示の一実施形態に係るフィルタデバイスおよび通信装置について、図面を参照して説明する。なお、以下の説明で用いられる図は模式的な図であり、図面上の寸法比率等は現実のフィルタデバイスおよび通信装置とは必ずしも一致していない。 A filter device and a communication device according to an embodiment of the present disclosure will be described below with reference to the drawings. Note that the figures used in the following description are schematic diagrams, and the dimensional ratios and the like in the drawings do not necessarily match those of the actual filter device and communication device.

図面には、便宜上、X軸、Y軸およびZ軸からなる直交座標系を付すことがある。X軸は、後述する第2層30を伝搬する弾性波のうち主共振として利用する弾性波の伝搬方向と平行になるように定義され、Y軸は、後述する弾性波共振子3が有する電極指312の延在方向に平行になるように定義され、Z軸は、後述する第2層30の上面30aに直交するように定義される。 For convenience, the drawings may be illustrated with an orthogonal coordinate system consisting of an X-axis, a Y-axis, and a Z-axis. The X-axis is defined to be parallel to the propagation direction of the elastic wave used as the main resonance among the elastic waves propagating through the second layer 30 described later, the Y-axis is defined to be parallel to the extension direction of the electrode fingers 312 of the elastic wave resonator 3 described later, and the Z-axis is defined to be perpendicular to the upper surface 30a of the second layer 30 described later.

なお、本開示で使用する直交座標系は一例であり、X軸方向、Y軸方向およびZ軸方向は本開示で使用する直交座標系とは異なる方向で定義されてもよい。本開示において、便宜上、Z軸方向を上下方向として上面または下面の語を用いることがある。 The Cartesian coordinate system used in this disclosure is an example, and the X-axis, Y-axis, and Z-axis directions may be defined in directions different from those of the Cartesian coordinate system used in this disclosure. For convenience, in this disclosure, the Z-axis direction may be the up-down direction and the terms top surface and bottom surface may be used.

本開示に係るフィルタデバイスの各実施形態は例示的なものである。したがって、異なる実施形態間において部分的に置換してもよい。また、異なる実施形態を部分的に組み合わせてもよい。 The embodiments of the filter device according to the present disclosure are merely illustrative. Therefore, different embodiments may be partially substituted with each other. Also, different embodiments may be partially combined with each other.

図1は、本開示の一実施形態に係るフィルタデバイス100の模式的な平面図である。図1に示すように、本開示の一実施形態に係るフィルタデバイス100は、アンテナ端子102からの入力された信号をフィルタリングして第1端子103に出力する。 FIG. 1 is a schematic plan view of a filter device 100 according to an embodiment of the present disclosure. As shown in FIG. 1, the filter device 100 according to an embodiment of the present disclosure filters a signal input from an antenna terminal 102 and outputs the signal to a first terminal 103.

本開示の一実施形態に係るフィルタデバイス100は、容量チップ12、第1弾性波チップ13および実装基板15を有している。容量チップ12と第1弾性波チップ13は、
実装基板15の一つの面上に位置している。なお、実装基板15が有する面のうち、容量チップ12と第1弾性波チップ13が位置する面を第1面と呼ぶことがある。なお図1では、容量チップ12は第1弾性波チップ13よりもアンテナ端子102に近い側に位置しているがこの例に限定されない。例えば容量チップ12と第1弾性波チップ13の位置関係は逆であってもよい。
The filter device 100 according to an embodiment of the present disclosure includes a capacitor chip 12, a first acoustic wave chip 13, and a mounting substrate 15. The capacitor chip 12 and the first acoustic wave chip 13 are
The capacitance chip 12 and the first acoustic wave chip 13 are located on one surface of the mounting substrate 15. Of the surfaces of the mounting substrate 15, the surface on which the capacitance chip 12 and the first acoustic wave chip 13 are located may be referred to as a first surface. In Fig. 1, the capacitance chip 12 is located closer to the antenna terminal 102 than the first acoustic wave chip 13, but this is not limiting. For example, the positional relationship between the capacitance chip 12 and the first acoustic wave chip 13 may be reversed.

図2は、本開示の一実施形態に係る容量チップ12のZ軸方向からの平面図である。本開示の一実施形態に係る容量チップ12は少なくとも一つのIDC(Interdegital Capacitor)素子2を含む。IDC素子2は、第1層20と、一対の第1櫛歯電極21を有している。第1層20は、Z軸を上下方向として、Z軸に垂直な上面20aと下面20bを備える。下面20bは上面20aの反対に位置する。第1層20の上面20a側には、第1櫛歯電極21が位置している。 2 is a plan view of a capacitance chip 12 according to an embodiment of the present disclosure, viewed from the Z-axis direction. The capacitance chip 12 according to an embodiment of the present disclosure includes at least one IDC (Interdigital Capacitor) element 2. The IDC element 2 has a first layer 20 and a pair of first comb-tooth electrodes 21. The first layer 20 has an upper surface 20a and a lower surface 20b perpendicular to the Z-axis, with the Z-axis being the up-down direction. The lower surface 20b is located opposite the upper surface 20a. The first comb-tooth electrode 21 is located on the upper surface 20a side of the first layer 20.

第1層20は、圧電性材料もしくは誘電性材料を含んでいる。圧電性材料として、例えば、タンタル酸リチウム(LiTaO3;以下LTという)の単結晶および、ニオブ酸リチウム(LiNbO3;以下LNという)の単結晶等が挙げられる。誘電性材料として、例えば、酸化タンタル(Ta2O5)、酸化ハフニウム(HfO2)、酸化シリコン(SiO2)、酸化チタン(TiO2)およびサファイア(Al2O3)等が挙げられる。例えば、本開示の一実施形態では、第1層20が酸化タンタル(Ta2O5)を含む例について説明する。 The first layer 20 includes a piezoelectric material or a dielectric material. Examples of the piezoelectric material include single crystals of lithium tantalate (LiTaO3; hereinafter referred to as LT) and single crystals of lithium niobate (LiNbO3; hereinafter referred to as LN). Examples of the dielectric material include tantalum oxide (Ta2O5), hafnium oxide (HfO2), silicon oxide (SiO2), titanium oxide (TiO2), and sapphire (Al2O3). For example, in one embodiment of the present disclosure, an example in which the first layer 20 includes tantalum oxide (Ta2O5) will be described.

第1櫛歯電極21は、第1層20の上面20a側に位置する。第1櫛歯電極21は、導電性材料で構成されている。導電性材料として、例えばアルミニウム(Al)、銅(Cu)、白金(Pt)、モリブデン(Mo)、金(Au)もしくはこれらの合金等種々の導電性材料を採用することができる。また第1櫛歯電極21は、上記のような種々の導電性材料による複数の層を積層させて構成してもよい。本開示の一実施形態において、具体的に、第1櫛歯電極21はAlである。なお、第1櫛歯電極21は後述する第2櫛歯電極31と区別するために、IDC用電極と呼ぶことがある。 The first comb-tooth electrode 21 is located on the upper surface 20a side of the first layer 20. The first comb-tooth electrode 21 is made of a conductive material. As the conductive material, various conductive materials such as aluminum (Al), copper (Cu), platinum (Pt), molybdenum (Mo), gold (Au), or alloys thereof can be used. The first comb-tooth electrode 21 may also be made by stacking multiple layers of various conductive materials such as those described above. In one embodiment of the present disclosure, specifically, the first comb-tooth electrode 21 is Al. Note that the first comb-tooth electrode 21 may be referred to as an IDC electrode to distinguish it from the second comb-tooth electrode 31 described later.

図2に示すように、第1櫛歯電極21は、配列した複数の電極指212を含む。また第1櫛歯電極21は、複数の電極指212の延在方向に位置し、複数の電極指212と接続される一対のバスバー211を含む。換言すると、複数の電極指212はバスバー211から延在している。複数の電極指212は、一方のバスバー211aに接続される電極指212aと、他方のバスバー211bに接続される電極指212bとが互いにかみ合うように配置されている。なお、第1櫛歯電極21は、必ずしも複数の電極指212aと複数の電極指212bとが互いにかみ合うように配置されている必要はない。例えば、複数の電極指212aが連続して配置された隣に複数の電極指212bが連続して配置されていてもよい。なお、一方のバスバー211a、他方のバスバー211b、電極指212a、電極指212bを合わせて、単に第2櫛歯電極31と呼ぶことがある。 As shown in FIG. 2, the first comb-tooth electrode 21 includes a plurality of arranged electrode fingers 212. The first comb-tooth electrode 21 also includes a pair of bus bars 211 located in the extension direction of the plurality of electrode fingers 212 and connected to the plurality of electrode fingers 212. In other words, the plurality of electrode fingers 212 extend from the bus bar 211. The plurality of electrode fingers 212 are arranged such that the electrode finger 212a connected to one bus bar 211a and the electrode finger 212b connected to the other bus bar 211b interdigitate with each other. Note that the first comb-tooth electrode 21 does not necessarily need to be arranged such that the plurality of electrode fingers 212a and the plurality of electrode fingers 212b interdigitate with each other. For example, the plurality of electrode fingers 212b may be arranged in succession next to the plurality of electrode fingers 212a arranged in succession. In addition, one bus bar 211a, the other bus bar 211b, the electrode fingers 212a, and the electrode fingers 212b are sometimes collectively referred to simply as the second comb-tooth electrode 31.

第1櫛歯電極21が上記のような構成となることで、電極指212aと電極指212bとの間で容量を発生させることができる。したがってIDC素子2は、例えば回路の付加容量としても機能することができ、また、例えば後述する第1電磁気フィルタ105aの容量成分を構成する容量素子としても機能することができる。 By configuring the first comb electrode 21 as described above, a capacitance can be generated between the electrode fingers 212a and 212b. Therefore, the IDC element 2 can function, for example, as an additional capacitance of the circuit, and can also function, for example, as a capacitive element that constitutes the capacitive component of the first electromagnetic filter 105a described below.

第1櫛歯電極21において、複数の電極指212の配列方向における繰り返しピッチをP2とする。また、第1櫛歯電極21において、複数の電極指212の配列方向における幅をW2とする。P2およびW2は、所望する容量特性に応じて適宜設計される。 In the first comb-tooth electrode 21, the repeat pitch of the multiple electrode fingers 212 in the arrangement direction is defined as P2. In addition, in the first comb-tooth electrode 21, the width of the multiple electrode fingers 212 in the arrangement direction is defined as W2. P2 and W2 are designed appropriately according to the desired capacitance characteristics.

図3は、図2に記載のIII-IIIラインにおける模式的な断面図である。図3Aは、本開
示の一実施形態における容量チップ12の断面図であり、図3Bは、本開示の他の一実施形態における容量チップ12の断面図である。第1層20の厚みをT1と定義する。なお、T1は必ずしも一定である必要はなく、T1が複数の値を有していてもよい。T1が複数の値を有する場合、最も大きい値を代表してT1と定義してもよい。
Fig. 3 is a schematic cross-sectional view taken along line III-III in Fig. 2. Fig. 3A is a cross-sectional view of a capacitive chip 12 according to an embodiment of the present disclosure, and Fig. 3B is a cross-sectional view of a capacitive chip 12 according to another embodiment of the present disclosure. The thickness of the first layer 20 is defined as T1. Note that T1 does not necessarily have to be constant, and T1 may have multiple values. When T1 has multiple values, the largest value may be defined as T1.

図3Aに示すように、例えば容量チップ12の基板は、第1層20のみによって構成されていてもよい。このような構成の場合、第1櫛歯電極21により励振された弾性波が第1層20の下面側に漏洩するため、IDC素子2の共振を低減することができる。結果として、IDC素子2の共振がフィルタデバイス100の周波数特性に影響を与えることを低減することができる。 As shown in FIG. 3A, for example, the substrate of the capacitance chip 12 may be composed of only the first layer 20. In such a configuration, the elastic waves excited by the first comb-tooth electrode 21 leak to the underside of the first layer 20, so that the resonance of the IDC element 2 can be reduced. As a result, the effect of the resonance of the IDC element 2 on the frequency characteristics of the filter device 100 can be reduced.

また図3Bに示すように、例えば容量チップ12の基板は、第1層20と第1層20の下面20b側に位置する支持基板51を有していてもよい。支持基板51の厚みは特に限定されず、例えば支持基板51の厚みは、T1よりも大きくてもよい。 Also, as shown in FIG. 3B, for example, the substrate of the capacitance chip 12 may have a first layer 20 and a support substrate 51 located on the lower surface 20b side of the first layer 20. The thickness of the support substrate 51 is not particularly limited, and for example, the thickness of the support substrate 51 may be greater than T1.

支持基板51の材料は特に限定されない。例えば、支持基板51の材料を、第1層20に比べて線膨張係数の小さい材料としてもよい。このような支持基板51の材料として、例えば、サファイア(Al2O3)、炭化ケイ素(SiC)およびシリコン(Si)等を例示できる。このような構成とすることで、温度変化による第1層20の変形を低減し、温度変化による容量チップ12の周波数特性の変化を低減することができる。 The material of the support substrate 51 is not particularly limited. For example, the material of the support substrate 51 may be a material with a smaller linear expansion coefficient than the first layer 20. Examples of such materials for the support substrate 51 include sapphire (Al2O3), silicon carbide (SiC), and silicon (Si). With this configuration, deformation of the first layer 20 due to temperature changes can be reduced, and changes in the frequency characteristics of the capacitance chip 12 due to temperature changes can be reduced.

図4は、本開示の一実施形態に係る第1弾性波チップ13のZ軸方向からの平面図である。本開示の一実施形態に係る第1弾性波チップ13は少なくとも一つの弾性波共振子3を有している。弾性波共振子3は第2層30と、一対の第2櫛歯電極31を有している。第2層30は、Z軸を上下方向として、Z軸に垂直な上面30aと下面30bを備える。下面30bは上面30aの反対に位置する。第2層30の上面30a側には、第2櫛歯電極31が位置している。 FIG. 4 is a plan view of the first acoustic wave chip 13 according to an embodiment of the present disclosure, viewed from the Z-axis direction. The first acoustic wave chip 13 according to an embodiment of the present disclosure has at least one acoustic wave resonator 3. The acoustic wave resonator 3 has a second layer 30 and a pair of second comb-tooth electrodes 31. The second layer 30 has an upper surface 30a and a lower surface 30b perpendicular to the Z axis, with the Z axis being the up-down direction. The lower surface 30b is located opposite the upper surface 30a. The second comb-tooth electrode 31 is located on the upper surface 30a side of the second layer 30.

第2層30は、圧電性材料を含んでいる。圧電性材料として、例えば、LTの単結晶および、LNの単結晶等が挙げられる。第2層30は圧電性を有しており、後述する第2櫛歯電極31に高周波信号が印加されると、第2層30を伝搬する弾性波が励振される。 The second layer 30 contains a piezoelectric material. Examples of piezoelectric materials include single crystals of LT and single crystals of LN. The second layer 30 has piezoelectric properties, and when a high-frequency signal is applied to the second comb electrode 31 (described later), an elastic wave propagating through the second layer 30 is excited.

なお、励振される弾性波は適宜設定されてもよい。一例として、主共振として励振される弾性波は、板波もしくはバルク波であってもよい。板波およびバルク波は他の種類の弾性波と比較して伝搬速度が大きいため、板波もしくはバルク波を主共振として利用することで弾性波共振子3の比較的高周波の領域において主共振周波数を設定することができる。結果として、板波もしくはバルク波を主共振として利用することで、高周波領域における周波数特性を設計可能なフィルタデバイス100を提供することができる。 The elastic wave to be excited may be set appropriately. As an example, the elastic wave excited as the main resonance may be a plate wave or a bulk wave. Since plate waves and bulk waves have a higher propagation speed than other types of elastic waves, the main resonance frequency of the elastic wave resonator 3 can be set in a relatively high frequency range by using a plate wave or a bulk wave as the main resonance. As a result, by using a plate wave or a bulk wave as the main resonance, a filter device 100 can be provided in which the frequency characteristics in the high frequency range can be designed.

一例として、弾性波共振子3の主共振周波数は3GHz以上であってもよいし、3.5GHz以上であってもよい。また、弾性波共振子3の主共振周波数は4GHz以上であってもよいし、5GHz以上であってもよい。 As an example, the main resonant frequency of the elastic wave resonator 3 may be 3 GHz or more, or 3.5 GHz or more. Also, the main resonant frequency of the elastic wave resonator 3 may be 4 GHz or more, or 5 GHz or more.

また、板波もしくはバルク波の種類および伝搬モードも、求められる周波数特性に応じて設定されてもよい。例えば板波の種類として、Lamb波およびSH波等が例示できる。例えばLamb波の伝搬モードとして、非対称モードであるA1モードおよび対称モードであるSモード等が例示できる。 The type and propagation mode of the plate wave or bulk wave may also be set according to the desired frequency characteristics. For example, examples of the type of plate wave include Lamb waves and SH waves. For example, examples of the propagation mode of Lamb waves include the A1 mode, which is an asymmetric mode, and the S mode, which is a symmetric mode.

第2層30に含まれる圧電性単結晶のオイラー角(φ,θ,ψ)は主共振として利用する板波もしくはバルク波の種類および伝搬モード等に応じて適宜設計される。例えば、第
2層30がLTの場合、LTのオイラー角(φ,θ,ψ)を(0°±10°,0°以上55°以下,0°±10°)に設定することで、主共振としてLamb波のA1モードを利用することができる。第2層30がLNの場合、LNのオイラー角(φ,θ,ψ)を(0°±10°,0°以上55°以下,0°±10°)に設定することで、主共振としてLamb波のA1モードを利用することができる。
The Euler angles (φ, θ, ψ) of the piezoelectric single crystal contained in the second layer 30 are appropriately designed according to the type and propagation mode of the plate wave or bulk wave used as the main resonance. For example, when the second layer 30 is LT, the A1 mode of the Lamb wave can be used as the main resonance by setting the Euler angles (φ, θ, ψ) of the LT to (0°±10°, 0° to 55°, 0°±10°). When the second layer 30 is LN, the A1 mode of the Lamb wave can be used as the main resonance by setting the Euler angles (φ, θ, ψ) of the LN to (0°±10°, 0° to 55°, 0°±10°).

第2層30の厚みは適宜設定されてもよい。例えば第2層30の厚みは、1μm未満であってもよい。この場合、板波もしくはバルク波を主共振として利用することができる。 The thickness of the second layer 30 may be set appropriately. For example, the thickness of the second layer 30 may be less than 1 μm. In this case, plate waves or bulk waves can be used as the main resonance.

第2櫛歯電極31は、第2層30の上面30a側に位置する。第2櫛歯電極31は、導電性材料で構成されている。第2櫛歯電極31の材料は、第1櫛歯電極21の材料と同一もしくは類似であってもよい。なお、第2櫛歯電極31は前述の第1櫛歯電極21と区別するために、IDT電極と呼ぶことがある。 The second comb-tooth electrode 31 is located on the upper surface 30a side of the second layer 30. The second comb-tooth electrode 31 is made of a conductive material. The material of the second comb-tooth electrode 31 may be the same as or similar to the material of the first comb-tooth electrode 21. The second comb-tooth electrode 31 is sometimes called an IDT electrode to distinguish it from the above-mentioned first comb-tooth electrode 21.

図4に示すように、第2櫛歯電極31は、配列した複数の電極指312を含む。また第2櫛歯電極31は、複数の電極指312の延在方向に位置し、複数の電極指312と接続される一対のバスバー311を含む。換言すると、複数の電極指312はバスバー311から延在している。複数の電極指312は、一方のバスバー311aに接続される電極指312aと、他方のバスバー311bに接続される電極指312bとが互いにかみ合うように配置されている。なお、一方のバスバー311a、他方のバスバー311b、電極指312a、電極指312bを合わせて、単に第2櫛歯電極31と呼ぶことがある。 As shown in FIG. 4, the second comb-tooth electrode 31 includes a plurality of arranged electrode fingers 312. The second comb-tooth electrode 31 also includes a pair of bus bars 311 that are located in the extension direction of the plurality of electrode fingers 312 and are connected to the plurality of electrode fingers 312. In other words, the plurality of electrode fingers 312 extend from the bus bar 311. The plurality of electrode fingers 312 are arranged such that the electrode finger 312a connected to one bus bar 311a and the electrode finger 312b connected to the other bus bar 311b interdigitate with each other. Note that the one bus bar 311a, the other bus bar 311b, the electrode finger 312a, and the electrode finger 312b may be collectively referred to simply as the second comb-tooth electrode 31.

第2櫛歯電極31において、複数の電極指312の配列方向における繰り返しピッチをP3とする。また、第2櫛歯電極31において、複数の電極指312の配列方向における幅をW3とする。P3およびW3は、所望する容量特性に応じて適宜設計される。なお、複数の電極指312の繰り返しピッチと幅は厳密に一定である必要はない。例えば繰り返しピッチが複数の値を有する場合、最も大きい値を代表してP3としてもよい。例えば複数の電極指312の幅が複数の値を有する場合、最も大きい値を代表してW3としてもよい。 In the second comb-tooth electrode 31, the repeat pitch of the multiple electrode fingers 312 in the arrangement direction is defined as P3. In addition, in the second comb-tooth electrode 31, the width of the multiple electrode fingers 312 in the arrangement direction is defined as W3. P3 and W3 are designed appropriately according to the desired capacitance characteristics. Note that the repeat pitch and width of the multiple electrode fingers 312 do not need to be strictly constant. For example, if the repeat pitch has multiple values, the largest value may be represented as P3. For example, if the width of the multiple electrode fingers 312 has multiple values, the largest value may be represented as W3.

このような第2櫛歯電極31に高周波信号が印加されると、複数の電極指312のP3の二倍で規定される波長λとする弾性波が励振され、第2層30を伝搬する。 When a high-frequency signal is applied to such a second comb-tooth electrode 31, an elastic wave with a wavelength λ defined as twice the P3 of the multiple electrode fingers 312 is excited and propagates through the second layer 30.

本開示の一実施形態における弾性波共振子3において、第2櫛歯電極31は、複数の電極指312のそれぞれの間に位置する複数のダミー電極指313を含んでいてもよい。複数のダミー電極指313は、一方のバスバー311aに接続され、他方のバスバー311bから延在する電極指312bと対向するダミー電極指313aと、一方のバスバー311bに接続され、他方のバスバー311aから延在する電極指312aと対向するダミー電極指313bを含む。なお、本開示において「対向する」とは、必ずしも向かい合う面どうしが平行であることを要さず、向かい合う面が傾斜していてもよい。 In the elastic wave resonator 3 according to an embodiment of the present disclosure, the second comb electrode 31 may include a plurality of dummy electrode fingers 313 located between each of the plurality of electrode fingers 312. The plurality of dummy electrode fingers 313 include dummy electrode fingers 313a connected to one bus bar 311a and facing electrode fingers 312b extending from the other bus bar 311b, and dummy electrode fingers 313b connected to one bus bar 311b and facing electrode fingers 312a extending from the other bus bar 311a. In the present disclosure, "facing" does not necessarily require that the opposing surfaces are parallel to each other, and the opposing surfaces may be inclined.

本開示の一実施形態における弾性波共振子3において、第2層30の上面30a側に位置する一対の反射器32を有していてもよい。例えば一対の反射器32は、X軸方向において、第2櫛歯電極31の両側に位置している。反射器32は、互いに対向する一対の反射器バスバー321と、一対の反射器バスバー321間において延びる複数のストリップ電極322と、を含んでいる。 The elastic wave resonator 3 according to an embodiment of the present disclosure may have a pair of reflectors 32 located on the upper surface 30a side of the second layer 30. For example, the pair of reflectors 32 are located on both sides of the second comb electrode 31 in the X-axis direction. The reflector 32 includes a pair of reflector bus bars 321 facing each other and a plurality of strip electrodes 322 extending between the pair of reflector bus bars 321.

本開示の一実施形態における弾性波共振子3において、第2櫛歯電極31の複数の電極指312の延在方向における長さは、要求される電気特性等に応じて適宜に設定されてよい。例えば、複数の電極指312の延在方向における長さは、互いに同等であってもよい
。また第2櫛歯電極31は、X軸方向の位置に応じて複数の電極指312の延在方向における長さが変化する、いわゆるアポダイズが施されていてもよい。
In the elastic wave resonator 3 according to the embodiment of the present disclosure, the length of the electrode fingers 312 of the second comb electrode 31 in the extension direction may be set appropriately depending on required electrical characteristics, etc. For example, the lengths of the electrode fingers 312 in the extension direction may be equal to each other. The second comb electrode 31 may be apodized, in which the length of the electrode fingers 312 in the extension direction changes depending on the position in the X-axis direction.

図5は、図4に記載のV-Vラインにおける模式的な断面図である。なお図5において、反射器32の記載は省略している。図5Aは、本開示の一実施形態における第1弾性波チップ13の断面図であり、図5Bは、本開示の他の一実施形態における第1弾性波チップ13の断面図である。第2層30の厚みをT2と定義する。なお、T2は必ずしも一定である必要はなく、T2が複数の値を有していてもよい。T2が複数の値を有する場合、最も大きい値を代表してT2と定義してもよい。 Figure 5 is a schematic cross-sectional view of the V-V line shown in Figure 4. Note that the reflector 32 is omitted in Figure 5. Figure 5A is a cross-sectional view of the first acoustic wave chip 13 in one embodiment of the present disclosure, and Figure 5B is a cross-sectional view of the first acoustic wave chip 13 in another embodiment of the present disclosure. The thickness of the second layer 30 is defined as T2. Note that T2 does not necessarily have to be constant, and T2 may have multiple values. When T2 has multiple values, the largest value may be defined as T2.

図5Aに示すように、例えば第1弾性波チップ13は、第2層30の下面30b側に位置する支持基板52を有していてもよい。支持基板52の厚みは特に限定されず、例えば支持基板52の厚みは、T2よりも大きくてもよい。また支持基板52の材料は特に限定されず、例えば容量チップ12に含まれる支持基板51と同一もしくは類似の材料を含んでいてもよい。 As shown in FIG. 5A, for example, the first acoustic wave chip 13 may have a support substrate 52 located on the lower surface 30b side of the second layer 30. The thickness of the support substrate 52 is not particularly limited, and for example, the thickness of the support substrate 52 may be greater than T2. In addition, the material of the support substrate 52 is not particularly limited, and for example, the support substrate 52 may include the same or similar material as the support substrate 51 included in the capacitance chip 12.

また図5Aに示すように、第1弾性波チップ13は、第2層30と支持基板52との間に音響反射層6をさらに有していてもよい。音響反射層6の音響インピーダンスは、第2層30の音響インピーダンスと異なっている。例えば音響反射層6の材料として、酸化シリコン(SiO2)等が例示できる。このような構成の場合、第2層30と音響反射層6の間で音響インピーダンスに差が生じるため、励振される弾性波を第2層30に閉じ込めやすくすることができる。結果として、第2櫛歯電極31による共振のロスが低減され、フィルタデバイス100の周波数特性を向上させることができる。 As shown in FIG. 5A, the first acoustic wave chip 13 may further include an acoustic reflection layer 6 between the second layer 30 and the support substrate 52. The acoustic impedance of the acoustic reflection layer 6 is different from the acoustic impedance of the second layer 30. For example, the material of the acoustic reflection layer 6 may be silicon oxide (SiO2). In this configuration, a difference in acoustic impedance occurs between the second layer 30 and the acoustic reflection layer 6, making it easier to confine the excited acoustic waves in the second layer 30. As a result, the resonance loss due to the second comb electrode 31 is reduced, and the frequency characteristics of the filter device 100 can be improved.

また図5Bに示すように、例えば音響反射層6は複数の層によって構成されていてもよい。例えば音響反射層6は、複数の低音響インピーダンス層61と、複数の高音響インピーダンス層62とが交互に積層されて構成されていてもよい。低音響インピーダンス層61の音響インピーダンスは、第2層30の音響インピーダンスより小さい。高音響インピーダンス層62の音響インピーダンスは、低音響インピーダンス層61の音響インピーダンスよりも大きい。このような構成とすることで、第2層30の下面30b側から漏洩した弾性波が、低音響インピーダンス層61と高音響インピーダンス層62との界面で第2層30側へ反射されるため、励振された弾性波の漏洩をより効果的に低減することができる。結果として、第2櫛歯電極31による共振のロスが低減され、フィルタデバイス100の周波数特性を向上させることができる。 As shown in FIG. 5B, for example, the acoustic reflection layer 6 may be composed of multiple layers. For example, the acoustic reflection layer 6 may be composed of multiple low acoustic impedance layers 61 and multiple high acoustic impedance layers 62 alternately stacked. The acoustic impedance of the low acoustic impedance layer 61 is smaller than the acoustic impedance of the second layer 30. The acoustic impedance of the high acoustic impedance layer 62 is larger than the acoustic impedance of the low acoustic impedance layer 61. With this configuration, the elastic wave leaking from the lower surface 30b side of the second layer 30 is reflected to the second layer 30 side at the interface between the low acoustic impedance layer 61 and the high acoustic impedance layer 62, so that the leakage of the excited elastic wave can be more effectively reduced. As a result, the resonance loss due to the second comb electrode 31 is reduced, and the frequency characteristics of the filter device 100 can be improved.

このような低音響インピーダンス層61の材料として、酸化シリコン(SiO2)等が例示できる。また高音響インピーダンス層62の材料として、酸化タンタル(Ta2O5)、酸化ハフニウム(HfO2)、酸化ジルコニウム(ZrO2)、タングステン(W)およびモリブデン(Mo)等が例示できる。 Examples of materials for such low acoustic impedance layer 61 include silicon oxide (SiO2). Examples of materials for high acoustic impedance layer 62 include tantalum oxide (Ta2O5), hafnium oxide (HfO2), zirconium oxide (ZrO2), tungsten (W), and molybdenum (Mo).

本開示の一実施形態において、第1弾性波チップ13の第2層30の厚みT2は求められる周波数特性に応じて適宜設定されてもよい。例えば、第2層30の厚みT2は1μm未満であってもよい。 In one embodiment of the present disclosure, the thickness T2 of the second layer 30 of the first acoustic wave chip 13 may be set appropriately according to the desired frequency characteristics. For example, the thickness T2 of the second layer 30 may be less than 1 μm.

フィルタデバイス100の通過帯域を高周波領域に設定する場合、第1弾性波チップ13の弾性波共振子3の主共振周波数を高周波領域に設定する必要がある。第2層30の厚みT2が1μm未満である場合には、弾性波共振子3の主共振として板波もしくはバルク波を効果的に利用することができ、主共振周波数を比較的高周波の領域に設定することができる。例えば、第2層30の厚みT2は0.9μmであってもよい。一方で、容量チップ12の第1層20の厚みT1を第2層30の厚みT2と同じかそれより小さく設定した
場合には、高周波領域にスプリアスが発生する。
When the passband of the filter device 100 is set in a high frequency range, it is necessary to set the main resonance frequency of the acoustic wave resonator 3 of the first acoustic wave chip 13 in the high frequency range. When the thickness T2 of the second layer 30 is less than 1 μm, plate waves or bulk waves can be effectively used as the main resonance of the acoustic wave resonator 3, and the main resonance frequency can be set in a relatively high frequency range. For example, the thickness T2 of the second layer 30 may be 0.9 μm. On the other hand, when the thickness T1 of the first layer 20 of the capacitance chip 12 is set to be equal to or smaller than the thickness T2 of the second layer 30, spurious noise occurs in the high frequency range.

図6に、容量チップ12の基板を、下記の基板条件1に設定した場合における、IDC素子2の周波数特性を示す。基板条件1の基板構成は、図5Aに記載の第1弾性波チップ13の基板構成と同じく、第1層に加えて音響反射層および支持基板を有する。なお、第1櫛歯電極21の電極指212のピッチP2は0.7μmである。図6の左縦軸はインピーダンス|Z|(ohm)を示し、右縦軸は位相(°)を示し、横軸は周波数(MHz)を示す。 Figure 6 shows the frequency characteristics of the IDC element 2 when the substrate of the capacitance chip 12 is set to substrate condition 1 below. The substrate configuration of substrate condition 1 is the same as the substrate configuration of the first acoustic wave chip 13 shown in Figure 5A, and has an acoustic reflection layer and a support substrate in addition to the first layer. The pitch P2 of the electrode fingers 212 of the first comb electrode 21 is 0.7 μm. The left vertical axis of Figure 6 indicates impedance |Z| (ohm), the right vertical axis indicates phase (°), and the horizontal axis indicates frequency (MHz).

図6から分かるように、容量チップ12の基板を基板条件1とした場合、3500MHz~5500MHz付近の領域にスプリアスが発生する。
基板条件1「第1層(材料:LT、厚みT1:0.5μm)、音響反射層(材料:SiO2、厚み:0.2μm)、支持基板(材料:Si)」
As can be seen from FIG. 6, when the substrate of the capacitance chip 12 is set to substrate condition 1, spurious signals are generated in the region of about 3500 MHz to 5500 MHz.
Substrate condition 1: "First layer (material: LT, thickness T1: 0.5 μm), acoustic reflection layer (material: SiO2, thickness: 0.2 μm), support substrate (material: Si)"

図7に、容量チップ12の基板を、下記の基板条件2に設定した場合における、IDC素子2の周波数特性を示す。基板条件2の基板構成は、図5Bに記載の第1弾性波チップ13の基板構成と同じく、第1層に加えて低音響インピーダンス層、高音響インピーダンス層および支持基板を有する。なお、第1櫛歯電極21の電極指212のピッチP2は0.7μmである。図7の左縦軸は|Z|(ohm)を示し、右縦軸は位相(°)を示し、横軸は周波数(MHz)を示す。 Figure 7 shows the frequency characteristics of the IDC element 2 when the substrate of the capacitance chip 12 is set to substrate condition 2 below. The substrate configuration of substrate condition 2 is the same as the substrate configuration of the first acoustic wave chip 13 shown in Figure 5B, and has a low acoustic impedance layer, a high acoustic impedance layer, and a support substrate in addition to the first layer. The pitch P2 of the electrode fingers 212 of the first comb-tooth electrode 21 is 0.7 μm. The left vertical axis of Figure 7 indicates |Z| (ohm), the right vertical axis indicates phase (°), and the horizontal axis indicates frequency (MHz).

図7から分かるように、容量チップ12の基板を基板条件2とした場合、3500MHz~5500MHz付近の領域にスプリアスが発生する。
基板条件2「第1層(材料:LN、厚みT1:0.46μm)、低音響インピーダンス層(材料:SiO2)、高音響インピーダンス層(材料:HfO2)、支持基板(材料:Si)」
As can be seen from FIG. 7, when the substrate of the capacitance chip 12 is set to substrate condition 2, spurious signals are generated in the region of about 3500 MHz to 5500 MHz.
Substrate condition 2: “First layer (material: LN, thickness T1: 0.46 μm), low acoustic impedance layer (material: SiO 2 ), high acoustic impedance layer (material: HfO 2 ), support substrate (material: Si)”

このように、容量チップ12の第1層20の厚みT1を第2層30の厚みT2と同じかそれより小さく設定した場合には、高周波領域に容量チップ12に起因するスプリアスが発生する。したがって、フィルタデバイス100の通過帯域を高周波領域に設定する場合、容量チップ12に起因するスプリアスが通過帯域付近の周波数特性に影響を及ぼす可能性がある。 In this way, when the thickness T1 of the first layer 20 of the capacitance chip 12 is set to be equal to or smaller than the thickness T2 of the second layer 30, spurious noise caused by the capacitance chip 12 occurs in the high frequency range. Therefore, when the passband of the filter device 100 is set in the high frequency range, spurious noise caused by the capacitance chip 12 may affect the frequency characteristics near the passband.

そこで本開示の一実施形態において、容量チップ12の第1層20の厚みT1を、第1弾性波チップ13の第2層30の厚みT2よりも大きくする。このような構成の場合、高周波領域における、容量チップ12に起因するスプリアスを低減でき、良好な周波数特性を有するフィルタデバイスを提供することができる。 Therefore, in one embodiment of the present disclosure, the thickness T1 of the first layer 20 of the capacitance chip 12 is made greater than the thickness T2 of the second layer 30 of the first acoustic wave chip 13. With such a configuration, it is possible to reduce spurious noise caused by the capacitance chip 12 in the high frequency range, and to provide a filter device with good frequency characteristics.

図8に、容量チップ12の基板を、下記の基板条件3に設定した場合における、IDC素子2の周波数特性を示す。基板条件3の基板構成は、図3Aに記載の基板構成と同一であり、第1層20のみからなる。なお、第1櫛歯電極21の電極指212のピッチP2は1.5μmである。図8の左縦軸はインピーダンス|Z|(ohm)を示し、右縦軸は位相(°)を示し、横軸は周波数(MHz)を示す。 Figure 8 shows the frequency characteristics of the IDC element 2 when the substrate of the capacitance chip 12 is set to substrate condition 3 below. The substrate configuration for substrate condition 3 is the same as the substrate configuration shown in Figure 3A, and consists of only the first layer 20. The pitch P2 of the electrode fingers 212 of the first comb-tooth electrode 21 is 1.5 μm. The left vertical axis of Figure 8 indicates impedance |Z| (ohm), the right vertical axis indicates phase (°), and the horizontal axis indicates frequency (MHz).

図8から分かるように、容量チップ12の基板を基板条件3とした場合、基板条件1および基板条件2の場合と比較して、3500MHz~5500MHz付近の領域におけるスプリアスが低減する。
基板条件3「第1層(材料:LT、厚みT1:2300μm)」
As can be seen from FIG. 8, when the substrate of the capacitance chip 12 is substrate condition 3, the spurious is reduced in the region around 3500 MHz to 5500 MHz, compared with substrate condition 1 and substrate condition 2.
Substrate condition 3 "First layer (material: LT, thickness T1: 2300 μm)"

図9に、容量チップ12の基板を、下記の基板条件4に設定した場合における、IDC
素子2の周波数特性を示す。基板条件4の基板構成は、図3Bに記載の基板構成と同一であり、第1層に加えて支持基板51を有する。なお、第1櫛歯電極21の電極指212のピッチP2は2.5μmである。図9の左縦軸は|Z|(ohm)を示し、右縦軸は位相(°)を示し、横軸は周波数(MHz)を示す。
FIG. 9 shows the IDC when the substrate of the capacitance chip 12 is set to the following substrate condition 4.
9 shows the frequency characteristics of element 2. The substrate configuration under substrate condition 4 is the same as that shown in FIG. 3B, and includes a support substrate 51 in addition to the first layer. The pitch P2 of the electrode fingers 212 of the first comb-tooth electrode 21 is 2.5 μm. The left vertical axis in FIG. 9 shows |Z| (ohm), the right vertical axis shows phase (°), and the horizontal axis shows frequency (MHz).

図9から分かるように、容量チップ12の基板を基板条件4とした場合、基板条件1および基板条件2の場合と比較して、3500MHz~5500MHz付近の領域におけるスプリアスが低減する。
基板条件4「第1層(材料:LT、厚みT1:3.48μm)、支持基板(材料:Si)」
As can be seen from FIG. 9, when the substrate of the capacitance chip 12 is substrate condition 4, the spurious is reduced in the region around 3500 MHz to 5500 MHz, compared with substrate condition 1 and substrate condition 2.
Substrate condition 4: "First layer (material: LT, thickness T1: 3.48 μm), supporting substrate (material: Si)"

このように、容量チップ12の第1層20の厚みT1を第2層30の厚みT2より大きく設定した場合には、高周波領域におけるIDC素子2に起因するスプリアスが低減される。したがって、フィルタデバイス100の通過帯域を高周波領域に設定する場合であっても、通過帯域付近の周波数特性に影響を及ぼす可能性を低減することができる。 In this way, when the thickness T1 of the first layer 20 of the capacitance chip 12 is set to be greater than the thickness T2 of the second layer 30, the spurious noise caused by the IDC element 2 in the high frequency range is reduced. Therefore, even when the passband of the filter device 100 is set in the high frequency range, the possibility of affecting the frequency characteristics near the passband can be reduced.

本開示の一実施形態において、容量チップ12の第1層20の厚みT1は1μm以上であってもよい。図10および図11は、本開示の一実施形態における容量チップ12において、第1層20の厚みT1およびIDC素子2のピッチP2を変化させたときの周波数特性を示している。図10および図11はいずれにおいても、横軸はP2の値を示しており、1μm~4μmの範囲でP2を変化させている。また図10および図11はいずれにおいても、縦軸はT1の値を示しており、0.2μm~6.0μmの範囲でT1を変化させている。 In one embodiment of the present disclosure, the thickness T1 of the first layer 20 of the capacitive chip 12 may be 1 μm or more. Figures 10 and 11 show frequency characteristics when the thickness T1 of the first layer 20 and the pitch P2 of the IDC elements 2 are changed in the capacitive chip 12 in one embodiment of the present disclosure. In both Figures 10 and 11, the horizontal axis shows the value of P2, and P2 is changed in the range of 1 μm to 4 μm. In both Figures 10 and 11, the vertical axis shows the value of T1, and T1 is changed in the range of 0.2 μm to 6.0 μm.

図10における各セルは、T1およびP2を変化させた場合の、2.4GHz~2.5GHz付近の周波数領域におけるIDC素子2に起因するスプリアスの位相(°)を示している。セルの色が黒に近いほどIDC素子2に起因するスプリアスの位相が大きい。図10に示すように、第1層20の厚みT1が1μmよりも小さい場合、IDC素子2に起因するスプリアスの強度が高い。一方で、第1層20の厚みT1が1μm以上である場合、IDC素子2に起因するスプリアスの強度が顕著に低減する。 Each cell in Figure 10 shows the phase (°) of the spurious response caused by the IDC element 2 in the frequency range around 2.4 GHz to 2.5 GHz when T1 and P2 are changed. The closer the color of the cell is to black, the greater the phase of the spurious response caused by the IDC element 2. As shown in Figure 10, when the thickness T1 of the first layer 20 is less than 1 μm, the intensity of the spurious response caused by the IDC element 2 is high. On the other hand, when the thickness T1 of the first layer 20 is 1 μm or more, the intensity of the spurious response caused by the IDC element 2 is significantly reduced.

図11における各セルは、T1およびP2を変化させた場合の、5.2GHz~7.1GHz付近の周波数領域におけるIDC素子2に起因するスプリアスの位相(°)を示している。セルの色が黒に近いほどIDC素子2に起因するスプリアスの位相が大きい。図11に示すように、第1層20の厚みT1が1μmよりも小さい場合、IDC素子2に起因するスプリアスの強度が高い。一方で、第1層20の厚みT1が1μm以上である場合、IDC素子2に起因するスプリアスの強度が顕著に低減する。 Each cell in Figure 11 shows the phase (°) of the spurious response caused by the IDC element 2 in the frequency range around 5.2 GHz to 7.1 GHz when T1 and P2 are changed. The closer the color of the cell is to black, the greater the phase of the spurious response caused by the IDC element 2. As shown in Figure 11, when the thickness T1 of the first layer 20 is less than 1 μm, the intensity of the spurious response caused by the IDC element 2 is high. On the other hand, when the thickness T1 of the first layer 20 is 1 μm or more, the intensity of the spurious response caused by the IDC element 2 is significantly reduced.

図10および図11から分かるように、本開示における容量チップ12の第1層20の厚みT1を1μm以上に設定した場合には、広範囲の周波数領域において、IDC素子2に起因するスプリアスが顕著に低減され、フィルタデバイス100の通過帯域の設定自由度が向上する。なお、第1層20の厚みT1は2μm以上であってもよいし、5μm以上であってもよい。この場合、IDC素子2に起因するスプリアスがより顕著に低減される。 As can be seen from Figures 10 and 11, when the thickness T1 of the first layer 20 of the capacitive chip 12 in the present disclosure is set to 1 μm or more, the spurious noise caused by the IDC element 2 is significantly reduced in a wide frequency range, improving the freedom to set the passband of the filter device 100. Note that the thickness T1 of the first layer 20 may be 2 μm or more, or 5 μm or more. In this case, the spurious noise caused by the IDC element 2 is more significantly reduced.

また開示の一実施形態において、容量チップ12における第1櫛歯電極21のピッチP2は、2μm以上であってもよい。図11から分かるように、容量チップ12における第1櫛歯電極21のピッチP2が2μm以上である場合には、5.2GHz~7.1GHz付近の周波数領域におけるIDC素子2に起因するスプリアスが顕著に低減する。したがって、高周波領域における、フィルタデバイス100の通過帯域の設定自由度が向上する
In addition, in one embodiment of the disclosure, the pitch P2 of the first comb-tooth electrodes 21 in the capacitance chip 12 may be 2 μm or more. As can be seen from Fig. 11, when the pitch P2 of the first comb-tooth electrodes 21 in the capacitance chip 12 is 2 μm or more, the spurious caused by the IDC element 2 in the frequency range around 5.2 GHz to 7.1 GHz is significantly reduced. Therefore, the degree of freedom in setting the pass band of the filter device 100 in the high frequency range is improved.

なお、図2に記載の例では、第1櫛歯電極21が有する全ての電極指212においてP2は一定であるが、この例に限定されない。例えば第1櫛歯電極21が有する複数の電極指212において、P2は異なる値であってもよい。例えば、P2は、段階的に大きくなるように設計されてもよいし、複数種類の繰り返し間隔を有するように設計されてもよい。例えば、複数の電極指212のP2のうち最大のP2と最小のP2の差は、第2櫛歯電極31が有する複数の電極指312のP3のうち最大のP3と最小のP3の差よりも大きくてもよい。 In the example shown in FIG. 2, P2 is constant for all electrode fingers 212 of the first comb-tooth electrode 21, but this is not limited to the example. For example, P2 may be different values for the multiple electrode fingers 212 of the first comb-tooth electrode 21. For example, P2 may be designed to increase stepwise, or to have multiple types of repeat intervals. For example, the difference between the maximum P2 and the minimum P2 among the P2 of the multiple electrode fingers 212 may be larger than the difference between the maximum P3 and the minimum P3 among the P3 of the multiple electrode fingers 312 of the second comb-tooth electrode 31.

上記のように、第1櫛歯電極21におけるP2が一定ではなく、P2が複数の値を有する場合、IDC素子2の共振を低減することができる。結果として、IDC素子2の共振がフィルタデバイス100の周波数特性に影響を与えることを低減することができる。 As described above, when P2 in the first comb-tooth electrode 21 is not constant and has multiple values, the resonance of the IDC element 2 can be reduced. As a result, the effect of the resonance of the IDC element 2 on the frequency characteristics of the filter device 100 can be reduced.

また図2に記載の例のように、IDC素子2は、後述する反射器を有さない構成としてもよい。このような構成とすることで、IDC素子2の共振をさらに低減することができる。また図2に記載の例のように、第1櫛歯電極21は、後述するダミー電極を有さない構成としてもよい。このような構成とすることで、IDC素子2の共振をさらに低減することができる。 Also, as in the example shown in FIG. 2, the IDC element 2 may be configured not to have a reflector, which will be described later. With such a configuration, the resonance of the IDC element 2 can be further reduced.Also, as in the example shown in FIG. 2, the first comb-tooth electrode 21 may be configured not to have a dummy electrode, which will be described later. With such a configuration, the resonance of the IDC element 2 can be further reduced.

なお、弾性波共振子3の第2櫛歯電極31が有する複数の電極指312のデューティD3は、IDC素子2の第1櫛歯電極21が有する複数の電極指212のデューティD2よりも小さくてもよい。デューティとは電極指の幅を電極指のピッチで除した値である。換言するとD2はW2/P2で表され、D3はW3/P3で表される。 The duty D3 of the multiple electrode fingers 312 of the second comb-tooth electrode 31 of the elastic wave resonator 3 may be smaller than the duty D2 of the multiple electrode fingers 212 of the first comb-tooth electrode 21 of the IDC element 2. The duty is the value obtained by dividing the width of the electrode fingers by the pitch of the electrode fingers. In other words, D2 is expressed as W2/P2, and D3 is expressed as W3/P3.

本開示の一実施形態において、容量チップ12におけるIDC素子2は、フィルタデバイス100に含まれる弾性波共振子の周波数特性を調整するための付加容量であってもよいが、この例に限定されない。例えば、容量チップ12におけるIDC素子2は、フィルタデバイス100に含まれる電磁気フィルタの容量素子であってもよい。 In one embodiment of the present disclosure, the IDC element 2 in the capacitance chip 12 may be an additional capacitance for adjusting the frequency characteristics of an acoustic wave resonator included in the filter device 100, but is not limited to this example. For example, the IDC element 2 in the capacitance chip 12 may be a capacitance element of an electromagnetic filter included in the filter device 100.

図12は、本開示の一実施形態に係るフィルタデバイス100の利用例としての分波器101の構成を示す模式図である。分波器101は、例えば、アンテナ端子102からの入力された信号をフィルタリングして第1端子103に出力する第1フィルタ105と、アンテナ端子102からの入力された信号をフィルタリングして第2端子104に出力する第2フィルタ106と、を有している。第1フィルタ105の通過帯域と第2フィルタ106の通過帯域は重複せずに異なっている。 FIG. 12 is a schematic diagram showing the configuration of a duplexer 101 as an example of use of a filter device 100 according to an embodiment of the present disclosure. The duplexer 101 has, for example, a first filter 105 that filters a signal input from an antenna terminal 102 and outputs the signal to a first terminal 103, and a second filter 106 that filters a signal input from the antenna terminal 102 and outputs the signal to a second terminal 104. The pass band of the first filter 105 and the pass band of the second filter 106 are different and do not overlap.

本開示の一実施形態に係る分波器101は、第1フィルタ105および第2フィルタ106の少なくとも一方に本開示のフィルタデバイス100が含まれている。例えば、図12に記載の分波器101においては、第1フィルタ105はフィルタデバイス100である。 A splitter 101 according to an embodiment of the present disclosure includes a filter device 100 according to the present disclosure in at least one of a first filter 105 and a second filter 106. For example, in the splitter 101 shown in FIG. 12, the first filter 105 is a filter device 100.

第1フィルタ105は、第1電磁気フィルタ105aと、第1弾性波フィルタ105bとを有していてもよい。第1電磁気フィルタ105aは一以上の容量素子と一以上のインダクタンス素子によって構成されている。なお、第1電磁気フィルタ105aの減衰極は、第1電磁気フィルタ105aに含まれる容量素子および当該インダクタンス素子によって形成される。第1弾性波フィルタ105bは、一以上の弾性波共振子を含んでいる。なお本明細書では、弾性波共振子が一つのみのものもフィルタとみなす。第1弾性波フィルタ105bの減衰極は、第1弾性波フィルタ105bに含まれる弾性波共振子によって形成される。 The first filter 105 may have a first electromagnetic filter 105a and a first acoustic wave filter 105b. The first electromagnetic filter 105a is composed of one or more capacitance elements and one or more inductance elements. The attenuation pole of the first electromagnetic filter 105a is formed by the capacitance elements and the inductance elements included in the first electromagnetic filter 105a. The first acoustic wave filter 105b includes one or more acoustic wave resonators. Note that in this specification, a filter having only one acoustic wave resonator is also considered to be a filter. The attenuation pole of the first acoustic wave filter 105b is formed by the acoustic wave resonator included in the first acoustic wave filter 105b.

第1フィルタ105が本開示のフィルタデバイス100である場合、第1電磁気フィルタ105aに含まれる容量素子の少なくとも一つは、容量チップ12におけるIDC素子2である。換言すると、容量チップ12におけるIDC素子2は、第1電磁気フィルタ105aの容量素子の少なくとも一つを構成する。このような構成の場合、IDC素子2は第1櫛歯電極21により容量特性の微調整が可能であるため、第1電磁気フィルタ105aの周波数特性を精密に制御することができる。 When the first filter 105 is the filter device 100 of the present disclosure, at least one of the capacitive elements included in the first electromagnetic filter 105a is the IDC element 2 in the capacitive chip 12. In other words, the IDC element 2 in the capacitive chip 12 constitutes at least one of the capacitive elements of the first electromagnetic filter 105a. In such a configuration, the IDC element 2 can have its capacitance characteristics fine-tuned by the first comb-tooth electrode 21, so that the frequency characteristics of the first electromagnetic filter 105a can be precisely controlled.

また第1フィルタ105が本開示のフィルタデバイス100である場合、第1弾性波フィルタ105bには、第1弾性波チップ13における弾性波共振子3が含まれている。換言すると、第1弾性波チップ13における弾性波共振子3は、第1弾性波フィルタ105bの弾性波共振子の少なくとも一つを構成する。 When the first filter 105 is the filter device 100 of the present disclosure, the first acoustic wave filter 105b includes an acoustic wave resonator 3 in the first acoustic wave chip 13. In other words, the acoustic wave resonator 3 in the first acoustic wave chip 13 constitutes at least one of the acoustic wave resonators of the first acoustic wave filter 105b.

第1フィルタ105は、第1電磁気フィルタ105aと第1弾性波フィルタ105bを組み合わせて一つのフィルタとして機能してもよい。例えば第1電磁気フィルタ105aはバンドパスフィルタ、ハイパスフィルタおよびローパスフィルタのいずれかであり、第1弾性波フィルタ105bはバンドエリミネーションフィルタとして機能してもよい。また、第1弾性波フィルタ105bが形成する減衰極は、第1電磁気フィルタ105aが形成する減衰極よりも第1フィルタ105の通過帯域の近くに位置してもよい。例えば第1弾性波フィルタ105bが弾性波共振子3によって構成される場合には、弾性波共振子3が形成する減衰極は、第1電磁気フィルタ105aが形成する減衰極よりも第1フィルタ105の通過帯域の近くに位置してもよい。 The first filter 105 may function as one filter by combining the first electromagnetic filter 105a and the first acoustic wave filter 105b. For example, the first electromagnetic filter 105a may be any one of a band-pass filter, a high-pass filter, and a low-pass filter, and the first acoustic wave filter 105b may function as a band elimination filter. The attenuation pole formed by the first acoustic wave filter 105b may be located closer to the pass band of the first filter 105 than the attenuation pole formed by the first electromagnetic filter 105a. For example, when the first acoustic wave filter 105b is composed of an acoustic wave resonator 3, the attenuation pole formed by the acoustic wave resonator 3 may be located closer to the pass band of the first filter 105 than the attenuation pole formed by the first electromagnetic filter 105a.

上記のような構成の場合、幅広い通過特性を有する第1電磁気フィルタ105aが主として第1フィルタ105の通過帯域を形成し、急峻な減衰特性を有する第1弾性波フィルタ105bの減衰極が通過帯域に近接する帯域に位置する。結果として、第1フィルタ105の通過帯域を広帯域化かつ急峻化することができる。 In the above configuration, the first electromagnetic filter 105a, which has a wide pass characteristic, mainly forms the pass band of the first filter 105, and the attenuation pole of the first acoustic wave filter 105b, which has a steep attenuation characteristic, is located in a band close to the pass band. As a result, the pass band of the first filter 105 can be made wider and steeper.

なお、第1電磁気フィルタ105aに含まれる容量素子の少なくとも一つが、容量チップ12におけるIDC素子2によって構成される例を示したが、この例に限定されない。例えば、第1電磁気フィルタ105aに含まれる全ての容量素子が、容量チップ12におけるIDC素子2によって構成されていてもよい。換言すると、第1電磁気フィルタ105aに含まれる全ての容量素子は、容量チップ12における第1層20上に位置している。さらに換言すると、第1電磁気フィルタ105aに含まれる全ての容量素子は、第1櫛歯電極21により構成されている。このような構成の場合、第1電磁気フィルタ105aに含まれる複数の容量素子のうちの一つを、容量チップ12におけるIDC素子2によって構成する場合と比べて、容量素子に起因するスプリアスが通過帯域付近の周波数特性に影響を及ぼす可能性をさらに低減することができる。 In addition, an example in which at least one of the capacitive elements included in the first electromagnetic filter 105a is configured by the IDC element 2 in the capacitive chip 12 has been shown, but this is not limited to this example. For example, all of the capacitive elements included in the first electromagnetic filter 105a may be configured by the IDC element 2 in the capacitive chip 12. In other words, all of the capacitive elements included in the first electromagnetic filter 105a are located on the first layer 20 in the capacitive chip 12. In other words, all of the capacitive elements included in the first electromagnetic filter 105a are configured by the first comb electrode 21. In this configuration, the possibility that spurious due to the capacitive element will affect the frequency characteristics near the pass band can be further reduced compared to the case in which one of the multiple capacitive elements included in the first electromagnetic filter 105a is configured by the IDC element 2 in the capacitive chip 12.

第2フィルタ106は、複数の弾性波共振子がラダー型に接続されて構成された、ラダー型フィルタであってもよい。ただし第2フィルタ106は、この例に限定されない。例えば、第2フィルタ106は、電磁気フィルタであってもよいし、電磁気フィルタと弾性波フィルタが組み合わされたフィルタであってもよい。 The second filter 106 may be a ladder-type filter configured by connecting multiple elastic wave resonators in a ladder configuration. However, the second filter 106 is not limited to this example. For example, the second filter 106 may be an electromagnetic filter, or a filter that combines an electromagnetic filter and an elastic wave filter.

また第2フィルタ106は、第1弾性波チップ13とは異なるチップである第2弾性波チップ14を有していてもよい。第2弾性波チップ14は、容量チップ12および第1弾性波チップ13と同じく、実装基板15の第1面に位置している。容量チップ12、第1弾性波チップ13および第2弾性波チップ14の位置関係は適宜設定されてもよい。 The second filter 106 may also have a second acoustic wave chip 14 that is a chip different from the first acoustic wave chip 13. The second acoustic wave chip 14 is located on the first surface of the mounting substrate 15, like the capacitance chip 12 and the first acoustic wave chip 13. The positional relationship between the capacitance chip 12, the first acoustic wave chip 13, and the second acoustic wave chip 14 may be set as appropriate.

図13は、本開示の一実施形態における実装基板15の第1面を平面視した時の、各チ
ップの位置関係を模式的に示している。容量チップ12、第1弾性波チップ13および第2弾性波チップ14はそれぞれ略長方形状である。なお図13において、各チップを接続する配線は省略している。
13 is a schematic diagram showing the positional relationship of each chip when the first surface of the mounting substrate 15 according to an embodiment of the present disclosure is viewed in plan. The capacitive chip 12, the first acoustic wave chip 13, and the second acoustic wave chip 14 each have a substantially rectangular shape. Note that wiring connecting each chip is omitted in FIG.

図13A~図13Cに示すように容量チップ12、第1弾性波チップ13および第2弾性波チップ14の位置関係は適宜設定されてもよい。特に、図13Aおよび図13Bに示すように、第1弾性波チップ13の長辺と第2弾性波チップ14の長辺が対向しない構成であってもよい。第1弾性波チップ13および第2弾性波チップ14は容量チップ12に比べて共振しやすく、電力の印加時に熱源となりやすい。したがって、熱源となりやすい第1弾性波チップ13の長辺と第2弾性波チップ14の長辺が対向しない構成とすることで、熱による影響を低減し、温度特性に優れたフィルタデバイス100を提供することができる。 As shown in Figures 13A to 13C, the positional relationship between the capacitance chip 12, the first acoustic wave chip 13, and the second acoustic wave chip 14 may be set as appropriate. In particular, as shown in Figures 13A and 13B, a configuration may be used in which the long side of the first acoustic wave chip 13 and the long side of the second acoustic wave chip 14 do not face each other. The first acoustic wave chip 13 and the second acoustic wave chip 14 are more likely to resonate than the capacitance chip 12, and are more likely to become a heat source when power is applied. Therefore, by configuring the long side of the first acoustic wave chip 13, which is likely to become a heat source, and the long side of the second acoustic wave chip 14 not to face each other, it is possible to reduce the effects of heat and provide a filter device 100 with excellent temperature characteristics.

(分波器101の利用例:通信装置)
図14は、分波器101の利用例としての通信装置111の要部を示す模式図である。通信装置111は、フィルタデバイス100もしくは分波器101を含んでおり、電波を利用した無線通信を行う。
(Example of use of splitter 101: communication device)
14 is a schematic diagram showing a main part of a communication device 111 as an example of a use of the duplexer 101. The communication device 111 includes the filter device 100 or the duplexer 101, and performs wireless communication using radio waves.

通信装置111において、送信すべき情報を含む送信情報信号TISは、RF-IC(Radio Frequency Integrated Circuit)113によって変調および周波数の引き上げがなされて送信信号TSとされる。送信信号TSは、バンドパスフィルタ115aによって送信用の通過帯以外の不要成分が除去され、増幅器114aによって増幅されて第1端子103に入力される。そして、第1フィルタ105は、入力された送信信号TSから送信用の通過帯以外の不要成分を除去し、その除去後の送信信号TSをアンテナ端子102からアンテナ112に出力する。アンテナ112は、入力された送信信号TSを無線信号に変換して送信する。 In the communication device 111, a transmission information signal TIS containing information to be transmitted is modulated and frequency-raised by an RF-IC (Radio Frequency Integrated Circuit) 113 to produce a transmission signal TS. Unnecessary components outside the transmission passband are removed from the transmission signal TS by a bandpass filter 115a, amplified by an amplifier 114a, and input to the first terminal 103. The first filter 105 then removes unnecessary components outside the transmission passband from the input transmission signal TS, and outputs the removed transmission signal TS from the antenna terminal 102 to the antenna 112. The antenna 112 converts the input transmission signal TS into a wireless signal and transmits it.

また、通信装置111において、アンテナ112によって受信された無線信号は、アンテナ112によって受信信号RSに変換されてアンテナ端子102に入力される。第2フィルタ106は、入力された受信信号RSから受信用の通過帯以外の不要成分を除去して第2端子104から増幅器114bへ出力する。出力された受信信号RSは、増幅器114bによって増幅され、バンドパスフィルタ115bによって受信用の通過帯以外の不要成分が除去される。そして、受信信号RSは、RF-IC113によって周波数の引き下げおよび復調がなされて受信情報信号RISとされる。 In addition, in the communication device 111, a radio signal received by the antenna 112 is converted by the antenna 112 into a received signal RS and input to the antenna terminal 102. The second filter 106 removes unnecessary components outside the receiving passband from the input received signal RS and outputs it from the second terminal 104 to the amplifier 114b. The output received signal RS is amplified by the amplifier 114b, and unnecessary components outside the receiving passband are removed by the bandpass filter 115b. The received signal RS is then frequency-downshifted and demodulated by the RF-IC 113 to become a received information signal RIS.

なお、送信情報信号TISおよび受信情報信号RISは、適宜な情報を含む低周波信号でよく、例えば、アナログの音声信号もしくはデジタル化された音声信号である。無線信号の通過帯は、適宜に設定されてよく、本開示の一実施形態では、比較的高周波の通過帯も可能である。変調方式は、位相変調、振幅変調、周波数変調もしくはこれらのいずれか2つ以上の組み合わせのいずれであってもよい。回路方式は、図14では、ダイレクトコンバージョン方式を例示したが、この例に限定されず、例えば、ダブルスーパーヘテロダイン方式であってもよい。また、図14は、要部のみを模式的に示しており、適宜な位置にローパスフィルタまたはアイソレータ等が追加されてもよいし、また、増幅器等の位置が変更されてもよい。 The transmission information signal TIS and the reception information signal RIS may be low-frequency signals containing appropriate information, for example, analog audio signals or digitized audio signals. The passband of the wireless signal may be set appropriately, and in one embodiment of the present disclosure, a relatively high frequency passband is also possible. The modulation method may be phase modulation, amplitude modulation, frequency modulation, or a combination of two or more of these. Although the direct conversion method is exemplified in FIG. 14 as the circuit method, it is not limited to this example and may be, for example, a double superheterodyne method. Also, FIG. 14 shows only the main parts in a schematic manner, and a low-pass filter or an isolator may be added at an appropriate position, and the position of the amplifier may be changed.

1:フィルタデバイス
12:容量チップ
13:第1弾性波チップ
14:第2弾性波チップ
15:実装基板
2:IDC素子
20:第1層
21:第1櫛歯電極
3:第1弾性波共振子
30:第2層
31:第2櫛歯電極
32:反射器
51、52:支持基板
6:音響反射層
61:低音響インピーダンス層
62:高音響インピーダンス層
101:分波器
102:アンテナ端子
103:第1端子
104:第2端子
105:第1フィルタ
105a:第1電磁気フィルタ
105b:第1弾性波フィルタ
106:第2フィルタ
111:通信装置
112:アンテナ
113:RF-IC
114:増幅器
1: Filter device 12: Capacitive chip 13: First acoustic wave chip 14: Second acoustic wave chip 15: Mounting substrate 2: IDC element 20: First layer 21: First comb electrode 3: First acoustic wave resonator 30: Second layer 31: Second comb electrode 32: Reflectors 51, 52: Support substrate 6: Acoustic reflection layer 61: Low acoustic impedance layer 62: High acoustic impedance layer 101: Splitter 102: Antenna terminal 103: First terminal 104: Second terminal 105: First filter 105a: First electromagnetic filter 105b: First acoustic wave filter 106: Second filter 111: Communication device 112: Antenna 113: RF-IC
114: Amplifier

Claims (13)

IDC素子を含む容量チップと、弾性波共振子を含む第1弾性波チップと、を備えるフィルタデバイスであって、
前記IDC素子は、
圧電性材料もしくは誘電性材料を含む第1層と、
前記第1層上に位置する一対の第1櫛歯電極と、
を有し、
前記弾性波共振子は、
圧電性材料を含む第2層と、
前記第2層上に位置する一対の第2櫛歯電極と、
を有し、
前記第1層の厚みは、前記第2層の厚みよりも大きい、
フィルタデバイス。
A filter device including a capacitance chip including an IDC element and a first acoustic wave chip including an acoustic wave resonator,
The IDC element is
a first layer comprising a piezoelectric or dielectric material;
a pair of first comb-teeth electrodes located on the first layer;
having
The elastic wave resonator includes:
a second layer including a piezoelectric material;
a pair of second comb-teeth electrodes located on the second layer;
having
The thickness of the first layer is greater than the thickness of the second layer.
Filter device.
前記第1層は厚みが1μm以上であって、前記第2層は厚みが1μm未満である、
請求項1に記載のフィルタデバイス。
The first layer has a thickness of 1 μm or more, and the second layer has a thickness of less than 1 μm.
The filter device of claim 1 .
前記第1層は、タンタル酸リチウムもしくはニオブ酸リチウムを含む、
請求項1に記載のフィルタデバイス。
the first layer includes lithium tantalate or lithium niobate;
The filter device of claim 1 .
前記弾性波共振子の主共振周波数は、3GHz以上である、
請求項1に記載のフィルタデバイス。
The main resonant frequency of the elastic wave resonator is 3 GHz or more.
The filter device of claim 1 .
前記弾性波共振子は、主共振として板波またはバルク波を励振する、
請求項1に記載のフィルタデバイス。
The elastic wave resonator excites a plate wave or a bulk wave as a primary resonance.
The filter device of claim 1 .
前記弾性波共振子は、
支持基板と、
前記第2層と前記支持基板の間に位置し、前記第2層よりも音響インピーダンスが小さい低音響インピーダンス層と、
をさらに有する、
請求項1に記載のフィルタデバイス。
The elastic wave resonator includes:
A support substrate;
a low acoustic impedance layer located between the second layer and the support substrate, the low acoustic impedance layer having an acoustic impedance smaller than that of the second layer;
Further comprising
The filter device of claim 1 .
前記IDC素子は、電磁気フィルタの容量素子である、
請求項1に記載のフィルタデバイス。
The IDC element is a capacitive element of an electromagnetic filter.
The filter device of claim 1 .
前記弾性波共振子が形成する減衰極は、前記電磁気フィルタが形成する減衰極よりも前記通過帯域の近くに位置する、
請求項7に記載のフィルタデバイス。
an attenuation pole formed by the elastic wave resonator is located closer to the passband than an attenuation pole formed by the electromagnetic filter;
The filter device of claim 7.
前記電磁気フィルタに含まれるすべての容量素子は、前記第1層上に位置する櫛歯電極で構成される、
請求項7に記載のフィルタデバイス。
all capacitance elements included in the electromagnetic filter are formed of comb-teeth electrodes located on the first layer;
The filter device of claim 7.
前記一対の第2櫛歯電極が有する複数の電極指のデューティは、前記一対の第1櫛歯電極が有する複数の電極指のデューティよりも小さい、
請求項1に記載のフィルタデバイス。
a duty of the plurality of electrode fingers of the pair of second comb-tooth electrodes is smaller than a duty of the plurality of electrode fingers of the pair of first comb-tooth electrodes;
The filter device of claim 1 .
前記一対の第1櫛歯電極が有する複数の電極指のピッチのうち最大のピッチと最小のピ
ッチの差は、前記一対の第2櫛歯電極が有する複数の電極指のピッチのうち最大のピッチと最小のピッチの差よりも大きい、
請求項1に記載のフィルタデバイス。
a difference between a maximum pitch and a minimum pitch among the pitches of the electrode fingers of the pair of first comb-tooth electrodes is larger than a difference between a maximum pitch and a minimum pitch among the pitches of the electrode fingers of the pair of second comb-tooth electrodes;
The filter device of claim 1 .
第2弾性波チップと、
第1面を有する実装基板と、
をさらに備え、
前記容量チップ、前記第1弾性波チップおよび前記第2弾性波チップが第1面上に位置し、
前記第1面を平面視した時に、前記第1弾性波チップの長辺と前記第2弾性波チップの長辺が対向しない、
請求項1に記載のフィルタデバイス。
A second acoustic wave chip; and
a mounting substrate having a first surface;
Further equipped with
the capacitance chip, the first acoustic wave chip, and the second acoustic wave chip are located on a first surface;
When the first surface is viewed in plan, a long side of the first elastic wave chip and a long side of the second elastic wave chip do not face each other.
The filter device of claim 1 .
アンテナと、
前記アンテナに接続されている請求項1に記載のフィルタデバイスと、
前記フィルタデバイスに接続されているICと、を備える、
通信装置。
The antenna,
A filter device according to claim 1 connected to the antenna;
an IC connected to the filter device;
Communications equipment.
JP2023103538A 2023-06-23 2023-06-23 Filter device and communication device Pending JP2025003073A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023103538A JP2025003073A (en) 2023-06-23 2023-06-23 Filter device and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023103538A JP2025003073A (en) 2023-06-23 2023-06-23 Filter device and communication device

Publications (1)

Publication Number Publication Date
JP2025003073A true JP2025003073A (en) 2025-01-09

Family

ID=94169339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023103538A Pending JP2025003073A (en) 2023-06-23 2023-06-23 Filter device and communication device

Country Status (1)

Country Link
JP (1) JP2025003073A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12187446B2 (en) 2011-07-19 2025-01-07 Wisk Aero Llc Personal aircraft

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12187446B2 (en) 2011-07-19 2025-01-07 Wisk Aero Llc Personal aircraft

Similar Documents

Publication Publication Date Title
CN113169722B (en) Elastic wave device, demultiplexer, and communication device
JP6856825B2 (en) Elastic wave device, demultiplexer and communication device
US10193529B2 (en) Elastic wave device
JP7278305B2 (en) Acoustic wave device, branching filter and communication device
WO2019017422A1 (en) Multiplexer, high-frequency front end circuit, and communication device
JP2018182544A (en) Acoustic wave element, filter and multiplexer
US11558072B2 (en) Multiplexer
JP2025003073A (en) Filter device and communication device
WO2024128020A1 (en) Elastic wave resonator, filter device, and communication apparatus
WO2024024778A1 (en) Elastic wave resonator, elastic wave filter, and communication device
JP2020191535A (en) Elastic wave device, filter, and multiplexer
WO2023074373A1 (en) Elastic wave resonator, elastic wave filter device, and multiplexer
WO2024190677A1 (en) Elastic wave resonator and communication device
KR102783970B1 (en) Elastic wave devices, filter devices and multiplexers
KR102829481B1 (en) Filter device
WO2024190719A1 (en) Acoustic wave device and communication device
US20250192753A1 (en) Elastic wave filter, demultiplexer, and communication apparatus
US20240223157A1 (en) Acoustic wave filter device and multiplexer
US20250105822A1 (en) Filter device, splitter, and communication device
WO2024225181A1 (en) Elastic wave resonator and communication device
US20230344413A1 (en) Filter device
US20230006649A1 (en) Filter and multiplexer
WO2023033032A1 (en) Elastic wave element, demultiplexer, and communication device
WO2023068206A1 (en) Multiplexer
JP2024162470A (en) Multiplexer