JP2024530349A - データインターリーブ方法及びデータインターリーブ装置 - Google Patents

Abstract

この出願の実施形態は、データインターリーブ方法及びデータインターリーブ装置を開示する。この出願の実施形態における方法は、以下のステップ、すなわち、n個の遅延線に基づいてn個のデータストリームを別々に遅延させるステップであって、nがpで割り切れる正の整数であり、pが1よりも大きい整数であり、各遅延線の遅延値が遅延値セット内の任意の遅延値であり、遅延値セットがp個の遅延値を含み、遅延値セット内の最小遅延値が0であり、昇順に設定された遅延値セット内のp個の遅延値における2つおきの隣接する遅延値間の差がVシンボルであり、遅延値セット内の各遅延値に対応する遅延線の数がn／pであり、Vが34以上の整数である、ステップと、L個の第1のシンボルセットを得るために、n個の遅延データストリームのそれぞれからL＊m個のシンボルを得るステップと、L個の第2のシンボルセットを得るために、L個の第1のシンボルセットを別々にインターリーブするステップであって、第2のシンボルセット内のシンボルの数が、第1のシンボルセット内のシンボルの数と同じである、ステップとを含む。

Description

この出願は、2021年9月3日に中国国家知識産権局に出願された「データインターリーブ方法及びデータインターリーブ装置」という名称の中国特許出願第202111034610．X号、及び2022年3月23日に中国国家知識産権局に出願された「データインターリーブ方法及びデータインターリーブ装置」という名称の中国特許出願第202210290884．3号の優先権を主張し、これらの中国特許出願はいずれも参照によりその全体が本明細書に組み込まれる。

この出願は、通信分野に関し、特に、データインターリーブ方法及びデータインターリーブ装置に関する。

5G、クラウドコンピューティング、ビッグデータ、人工知能等により継続的に推進されている光通信システムや光伝送ネットワーク（optical transport network、OTN）は、大容量化や超高速化に向けて発展している。送信されたデータは、前方誤り訂正（forward error correction、FEC）エンコーディングによって訂正される。これにより、送信ビットエラーを解決し、受信データから、送信側で送信される元のデータを復元することができる。

現在、カスケードFEC送信ソリューションが提供される。送信側デバイスと送信側処理モジュールとは、取り付けユニットインタフェース（attachment unit interface、AUI）を介して接続される。送信側デバイスは、送信されるべきデータに対して第1のFECエンコーディングを行い、第1のFECエンコーディングによって得られたデータを送信側処理モジュールに送信する。送信側処理モジュールは、第1のFECエンコーディングによって得られたデータに対して第2のFECエンコーディングを行い、第2のFECエンコーディングによって得られたデータをチャネルを介してデータ受信側に送信する。具体的には、送信側処理モジュールは、複数のデータストリームを受信し、最初に、複数のデータストリームに対して畳み込みインターリーブを別々に行い、次いで、畳み込みインターリーブによって得られた各データストリームに対して第2のFECエンコーディングを行う。性能を向上させるために、第2のFECエンコーディングが行われる1つのデータストリームは、第1のFECエンコーディングによって得られた複数のコードワードからのものである必要があることが理解されるべきである。しかしながら、これは、高いレイテンシを伴う畳み込みインターリーブによって実装される必要があり、適用効果は、低いレイテンシを必要とするシナリオでは理想的ではない。

この出願の実施形態は、データインターリーブ方法及びデータインターリーブ装置を提供し、その結果、カスケードFEC解決策の良好な性能は、低レイテンシが使用されるシナリオで実装され得る。

第1の態様によれば、この出願はデータインターリーブ方法を提供する。方法は、以下のステップ、すなわち、n個の遅延線に基づいてn個のデータストリームを別々に遅延させるステップであって、nがpで割り切れる正の整数であり、pは1よりも大きい整数であり、各遅延線の遅延値が遅延値セット内の任意の遅延値であり、遅延値セットがp個の遅延値を含み、遅延値セット内の最小遅延値が0であり、昇順に設定された遅延値セット内のp個の遅延値における2つおきの隣接する遅延値間の差がVシンボルであり、Vが34以上の整数であり、遅延値セット内の各遅延値に対応する遅延線の数がn／pである、ステップと、L個の第1のシンボルセットを得るためにn個の遅延データストリームのそれぞれからL＊m個のシンボルを得るステップであって、各第1のシンボルセットがn＊m個のシンボルを含み、Lが1以上の整数であり、mが1以上の整数である、ステップと、L個の第2のシンボルセットを得るためにL個の第1のシンボルセットを別々にインターリーブするステップであって、各第2のシンボルセット内のシンボルの数が各第1のシンボルセットにおけるシンボルの数と同じである、ステップとを含む。

この実装形態では、n個のデータストリームは全て、外符号エンコーディングによって得られたコードワードである。n個のデータストリームが別々に遅延された後、n個の遅延データストリームに対してデータインターリーブが更に行われる。この出願で提供される遅延処理解決策によれば、同じ瞬間にn個の遅延データストリームから出力されるn個のシンボルは、低レイテンシを使用することにより、複数の異なる外符号コードワードからのものとすることができる。これは、良好な性能を保証しながら、データインターリーブレイテンシを低減するのに役立つ。言い換えれば、この出願における遅延処理とデータインターリーブとを組み合わせた解決策は、低い全体的なレイテンシを使用し、低いレイテンシを必要とする適用シナリオにより適用可能である。

幾つかの想定し得る実装形態では、p＝4であり、nが16で割り切ることができ、n個の遅延線が遅延線の少なくとも1つのグループを含み、遅延線の各グループが16個の隣接する遅延線を含み、n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄及び遅延線a₁₅の遅延値が第1の条件を満たし、0≦k＜n／16であり、a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄及びa₁₅は、16未満の負でない整数であって、互いに等しくなく、第1の条件は、
遅延線a₀の遅延値と遅延線a₁の遅延値との間の差が2Vシンボルであり、
遅延線a₂の遅延値と遅延線a₃の遅延値との間の差が2Vシンボルであり、
遅延線a₄の遅延値と遅延線a₅の遅延値との間の差が2Vシンボルであり
遅延線a₆の遅延値と遅延線a₇の遅延値との間の差が2Vシンボルであり、
遅延線a₈の遅延値と遅延線a₉の遅延値との間の差が2Vシンボルであり、
遅延線a₁₀の遅延値と遅延線a₁₁の遅延値との間の差が2Vシンボルであり、
遅延線a₁₂の遅延値と遅延線a₁₃の遅延値との間の差が2Vシンボルであり、
遅延線a₁₄の遅延値と遅延線a₁₅の遅延値との間の差が2Vシンボルである、
ことである。

この実装形態では、クライアント側は、100Gb／sの各レーンとの8＊100Gインタフェースを有し、「100G RS－FEC」モードを使用する。前述の第1の条件が満たされ、V≧68である場合、32個のデータストリーム中のデータストリーム0～15（又はデータストリーム16～31）が遅延された後に毎回出力される16個のシンボルにおいて、シンボルa₀及びシンボルa₁は2つの異なるRSコードワードシンボルからのものであり、シンボルa₂及びシンボルa₃は2つの異なるRSコードワードシンボルからのものであり、．．．、シンボルa₁₄及びシンボルa₁₅は2つの異なるRSコードワードシンボルからのものである。この遅延設計態様は、カスケードFEC解決策の良好な性能を実装し、送信解決策の全体的なレイテンシを短縮するために、実装が容易であり、レイテンシが短いインターリーブ処理解決策のその後の使用を容易にする。

幾つかの想定し得る実装形態では、n個の遅延線における16個の遅延線の各グループにおいて、遅延値が0シンボル、Vシンボル、2Vシンボル、及び3Vシンボルである遅延線の数は全て4である。

幾つかの想定し得る実装形態では、n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄及び遅延線a₁₅の遅延値が第2の条件を満たし、第2の条件は、
遅延線a₀の遅延値、遅延線a₄の遅延値、遅延線a₈の遅延値、及び遅延線a₁₂の遅延値が互いに等しくなく、遅延線a₁の遅延値、遅延線a₅の遅延値、遅延線a₉の遅延値、及び遅延線a₁₃の遅延値が互いに等しくなく、遅延線a₂の遅延値、遅延線a₆の遅延値、遅延線a₁₀の遅延値、及び遅延線a₁₄の遅延値が互いに等しくなく、遅延線a₃の遅延値、遅延線a₇の遅延値、遅延線a₁₁の遅延値、及び遅延線a₁₅の遅延値が互いに等しくないことである。

この実装形態では、クライアント側は、100Gb／sの各レーンとの1＊800Gインタフェース又は2＊400Gインタフェースを有する。第2の条件が満たされ、V≧68である場合、16個のデータストリーム内のデータストリーム0～15（又はデータストリーム16～31）が遅延された後に毎回出力される32個のシンボルにおいて、シンボルa₀、シンボルa₄、シンボルa₈、及びシンボルa₁₂は、4つの異なるRSコードワードシンボルからのものであり、シンボルa₁、シンボルa₅、シンボルa₉、及びシンボルa₁₃は、4つの異なるRSコードワードシンボルからのものであり、シンボルa₂、シンボルa₆、シンボルa₁₀、及びシンボルa₁₄は、4つの異なるRSコードワードシンボルからのものであり、シンボルa₃、シンボルa₇、シンボルa₁₁、及びシンボルa₁₅は、4つの異なるRSコードワードシンボルからのものである。この遅延設計態様は、カスケードFEC解決策の良好な性能を実装し、送信解決策の全体的なレイテンシを短縮するために、実装が容易でレイテンシが少ないインターリーブ処理解決策のその後の使用を容易にする。

幾つかの想定し得る実装形態では、n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₂、遅延線a₄、遅延線a₆、遅延線a₈、遅延線a₁₀、遅延線a₁₂及び遅延線a₁₄の遅延値が第3の条件を満たし、第3の条件は、
遅延線a₀の遅延値と遅延線a₄の遅延値との間の差が2Vシンボルであり、遅延線a₂の遅延値と遅延線a₆の遅延値との間の差が2Vシンボルであり、遅延線a₈の遅延値と遅延線a₁₂の遅延値との間の差が2Vシンボルであり、遅延線a₁₀の遅延値と遅延線a₁₄の遅延値との間の差が2Vシンボルであることである。

この実装形態では、クライアント側は、100Gb／sの各レーンとの4＊200Gインタフェースを有する。第1及び第3の条件が満たされ、V≧68である場合、16個のデータストリーム内のデータストリーム0～15（又はデータストリーム16～31）が遅延された後に毎回出力される32個のシンボルにおいて、シンボルa₀、シンボルa₁、シンボルa₄、及びシンボルa₅は、4つの異なるRSコードワードシンボルからのものであり、シンボルa₂、シンボルa₃、シンボルa₆、及びシンボルa₇は、4つの異なるRSコードワードシンボルからのものであり、シンボルa₈、シンボルa₉、シンボルa₁₂、及びシンボルa₁₃は、4つの異なるRSコードワードシンボルからのものであり、シンボルa₁₀、シンボルa₁₁、シンボルa₁₄、及びシンボルa₁₅は、4つの異なるRSコードワードシンボルからのものである。この遅延設計態様は、カスケードFEC解決策の良好な性能を実装し、送信解決策の全体的なレイテンシを短縮するために、実装が容易でレイテンシが少ないインターリーブ処理解決策のその後の使用を容易にする。

幾つかの想定し得る実装形態では、第1の遅延値セット｛A｝が、n個の遅延線における遅延線グループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、及び遅延線a₁₅の遅延値を順次含み、第1の遅延値セット｛A｝は、
｛0、2V、0、2V、2V、0、2V、0、V、3V、V、3V、3V、V、3V、V｝、
｛0、2V、0、2V、2V、0、2V、0、V、3V、3V、V、3V、V、V、3V｝、
｛0、2V、0、2V、2V、0、2V、0、3V、V、V、3V、V、3V、3V、V｝、
｛0、2V、0、2V、2V、0、2V、0、3V、V、3V、V、V、3V、V、3V｝、
｛0、2V、V、3V、2V、0、3V、V、V、3V、0、2V、3V、V、2V、0｝、
｛0、2V、V、3V、2V、0、3V、V、V、3V、2V、0、3V、V、0、2V｝、
｛0、2V、V、3V、2V、0、3V、V、3V、V、0、2V、V、3V、2V、0｝、
｛0、2V、V、3V、2V、0、3V、V、3V、V、2V、0、V、3V、0、2V｝、
｛0、2V、2V、0、2V、0、0、2V、V、3V、V、3V、3V、V、3V、V｝、
｛0、2V、2V、0、2V、0、0、2V、V、3V、3V、V、3V、V、V、3V｝、
｛0、2V、2V、0、2V、0、0、2V、3V、V、V、3V、V、3V、3V、V｝、
｛0、2V、2V、0、2V、0、0、2V、3V、V、3V、V、V、3V、V、3V｝、
｛0、2V、3V、V、2V、0、V、3V、V、3V、0、2V、3V、V、2V、0｝、
｛0、2V、3V、V、2V、0、V、3V、V、3V、2V、0、3V、V、0、2V｝、
｛0、2V、3V、V、2V、0、V、3V、3V、V、0、2V、V、3V、2V、0｝、
｛0、2V、3V、V、2V、0、V、3V、3V、V、2V、0、V、3V、0、2V｝、
｛V、3V、0、2V、3V、V、2V、0、0、2V、V、3V、2V、0、3V、V｝、
｛V、3V、0、2V、3V、V、2V、0、0、2V、3V、V、2V、0、V、3V｝、
｛V、3V、0、2V、3V、V、2V、0、2V、0、V、3V、0、2V、3V、V｝、
｛V、3V、0、2V、3V、V、2V、0、2V、0、3V、V、0、2V、V、3V｝、
｛V、3V、V、3V、3V、V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
｛V、3V、V、3V、3V、V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
｛V、3V、V、3V、3V、V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
｛V、3V、V、3V、3V、V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
｛V、3V、2V、0、3V、V、0、2V、0、2V、V、3V、2V、0、3V、V｝、
｛V、3V、2V、0、3V、V、0、2V、0、2V、3V、V、2V、0、V、3V｝、
｛V、3V、2V、0、3V、V、0、2V、2V、0、V、3V、0、2V、3V、V｝、
｛V、3V、2V、0、3V、V、0、2V、2V、0、3V、V、0、2V、V、3V｝、
｛V、3V、3V、V、3V、V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
｛V、3V、3V、V、3V、V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
｛V、3V、3V、V、3V、V、V、3V、2V、0、0、2V、0、2V、2V、0｝、
｛V、3V、3V、V、3V、V、V、3V、2V、0、2V、0、0、2V、0、2V｝、
｛2V、0、0、2V、0、2V、2V、0、V、3V、V、3V、3V、V、3V、V｝、
｛2V、0、0、2V、0、2V、2V、0、V、3V、3V、V、3V、V、V、3V｝、
｛2V、0、0、2V、0、2V、2V、0、3V、V、V、3V、V、3V、3V、V｝、
｛2V、0、0、2V、0、2V、2V、0、3V、V、3V、V、V、3V、V、3V｝、
｛2V、0、V、3V、0、2V、3V、V、V、3V、0、2V、3V、V、2V、0｝、
｛2V、0、V、3V、0、2V、3V、V、V、3V、2V、0、3V、V、0、2V｝、
｛2V、0、V、3V、0、2V、3V、V、3V、V、0、2V、V、3V、2V、0｝、
｛2V、0、V、3V、0、2V、3V、V、3V、V、2V、0、V、3V、0、2V｝、
｛2V、0、2V、0、0、2V、0、2V、V、3V、V、3V、3V、V、3V、V｝、
｛2V、0、2V、0、0、2V、0、2V、V、3V、3V、V、3V、V、V、3V｝、
｛2V、0、2V、0、0、2V、0、2V、3V、V、V、3V、V、3V、3V、V｝、
｛2V、0、2V、0、0、2V、0、2V、3V、V、3V、V、V、3V、V、3V｝、
｛2V、0、3V、V、0、2V、V、3V、V、3V、0、2V、3V、V、2V、0｝、
｛2V、0、3V、V、0、2V、V、3V、V、3V、2V、0、3V、V、0、2V｝、
｛2V、0、3V、V、0、2V、V、3V、3V、V、0、2V、V、3V、2V、0｝、
｛2V、0、3V、V、0、2V、V、3V、3V、V、2V、0、V、3V、0、2V｝、
｛3V、V、0、2V、V、3V、2V、0、0、2V、V、3V、2V、0、3V、V｝、
｛3V、V、0、2V、V、3V、2V、0、0、2V、3V、V、2V、0、V、3V｝、
｛3V、V、0、2V、V、3V、2V、0、2V、0、V、3V、0、2V、3V、V｝、
｛3V、V、0、2V、V、3V、2V、0、2V、0、3V、V、0、2V、V、3V｝、
｛3V、V、V、3V、V、3V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
｛3V、V、V、3V、V、3V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
｛3V、V、V、3V、V、3V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
｛3V、V、V、3V、V、3V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
｛3V、V、2V、0、V、3V、0、2V、0、2V、V、3V、2V、0、3V、V｝、
｛3V、V、2V、0、V、3V、0、2V、0、2V、3V、V、2V、0、V、3V｝、
｛3V、V、2V、0、V、3V、0、2V、2V、0、V、3V、0、2V、3V、V｝、
｛3V、V、2V、0、V、3V、0、2V、2V、0、3V、V、0、2V、V、3V｝、
｛3V、V、3V、V、V、3V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
｛3V、V、3V、V、V、3V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
｛3V、V、3V、V、V、3V、V、3V、2V、0、0、2V、0、2V、2V、0｝、及び
｛3V、V、3V、V、V、3V、V、3V、2V、0、2V、0、0、2V、0、2V｝
のうちの1つを含む。

この実装形態では、クライアント側は、100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェース（「100G RS－FEC－Int」及び「100G RS－FEC」モードを含む）を有する。前述の第1の遅延値セット｛A｝が満たされ、V≧68である場合、16個のデータストリーム中のデータストリーム0～15（又はデータストリーム16～31）が遅延された後に毎回出力される32個のシンボルにおいて、シンボルa₀、シンボルa₁、シンボルa₄、シンボルa₅、シンボルa₈、シンボルa₉、シンボルa₁₂、及びシンボルa₁₃は、8個の異なるRSコードワードシンボルからのものであり、シンボルa₂、シンボルa₃、シンボルa₆、シンボルa₇、シンボルa₁₀、シンボルa₁₁、シンボルa₁₄、及びシンボルa₁₅は、8個の異なるRSコードワードシンボルからのものである。この遅延設計態様は、カスケードFEC解決策の良好な性能を実装し、送信解決策の全体的なレイテンシを短縮するために、実装が容易でレイテンシが少ないインターリーブ処理解決策のその後の使用を容易にする。

幾つかの想定し得る実装形態では、n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄及び遅延線a₁₅の遅延値が第4の条件を満たし、第4の条件は、
遅延線a₀の遅延値と遅延線a₂の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁の遅延値と遅延線a₃の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₂の遅延値と遅延線a₄の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₃の遅延値と遅延線a₅の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₄の遅延値と遅延線a₆の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₅の遅延値と遅延線a₇の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₈の遅延値と遅延線a₁₀の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₉の遅延値と遅延線a₁₁の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁₀の遅延値と遅延線a₁₂の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁₁の遅延値と遅延線a₁₃の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁₂の遅延値と遅延線a₁₄の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁₃の遅延値と遅延線a₁₅の遅延値とが等しく又は2Vシンボルの差を有する、
ことである。

幾つかの想定し得る実装形態では、第2の遅延値セット｛B｝が、n個の遅延線における遅延線グループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、及び遅延線a₁₅の遅延値を順次含み、第2の遅延値セット｛B｝は、
｛0、2V、0、2V、2V、0、2V、0、V、3V、V、3V、3V、V、3V、V｝、
｛0、2V、0、2V、2V、0、2V、0、V、3V、3V、V、3V、V、V、3V｝、
｛0、2V、0、2V、2V、0、2V、0、3V、V、V、3V、V、3V、3V、V｝、
｛0、2V、0、2V、2V、0、2V、0、3V、V、3V、V、V、3V、V、3V｝、
｛0、2V、2V、0、2V、0、0、2V、V、3V、V、3V、3V、V、3V、V｝、
｛0、2V、2V、0、2V、0、0、2V、V、3V、3V、V、3V、V、V、3V｝、
｛0、2V、2V、0、2V、0、0、2V、3V、V、V、3V、V、3V、3V、V｝、
｛0、2V、2V、0、2V、0、0、2V、3V、V、3V、V、V、3V、V、3V｝、
｛V、3V、V、3V、3V、V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
｛V、3V、V、3V、3V、V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
｛V、3V、V、3V、3V、V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
｛V、3V、V、3V、3V、V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
｛V、3V、3V、V、3V、V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
｛V、3V、3V、V、3V、V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
｛V、3V、3V、V、3V、V、V、3V、2V、0、0、2V、0、2V、2V、0｝、
｛V、3V、3V、V、3V、V、V、3V、2V、0、2V、0、0、2V、0、2V｝、
｛2V、0、0、2V、0、2V、2V、0、V、3V、V、3V、3V、V、3V、V｝、
｛2V、0、0、2V、0、2V、2V、0、V、3V、3V、V、3V、V、V、3V｝、
｛2V、0、0、2V、0、2V、2V、0、3V、V、V、3V、V、3V、3V、V｝、
｛2V、0、0、2V、0、2V、2V、0、3V、V、3V、V、V、3V、V、3V｝、
｛2V、0、2V、0、0、2V、0、2V、V、3V、V、3V、3V、V、3V、V｝、
｛2V、0、2V、0、0、2V、0、2V、V、3V、3V、V、3V、V、V、3V｝、
｛2V、0、2V、0、0、2V、0、2V、3V、V、V、3V、V、3V、3V、V｝、
｛2V、0、2V、0、0、2V、0、2V、3V、V、3V、V、V、3V、V、3V｝、
｛3V、V、V、3V、V、3V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
｛3V、V、V、3V、V、3V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
｛3V、V、V、3V、V、3V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
｛3V、V、V、3V、V、3V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
｛3V、V、3V、V、V、3V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
｛3V、V、3V、V、V、3V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
｛3V、V、3V、V、V、3V、V、3V、2V、0、0、2V、0、2V、2V、0｝、及び
｛3V、V、3V、V、V、3V、V、3V、2V、0、2V、0、0、2V、0、2V｝
のうちの1つを含む。

幾つかの想定し得る実装形態では、通し番号値セット｛C｝が、a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅の値を順次含み、値セット｛C｝は、
｛0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15｝、
｛0、1、2、3、4、5、6、7、8、9、10、11、14、15、12、13｝、
｛0、1、2、3、4、5、6、7、10、11、8、9、12、13、14、15｝、
｛0、1、2、3、4、5、6、7、10、11、8、9、14、15、12、13｝、
｛0、1、2、3、6、7、4、5、8、9、10、11、12、13、14、15｝、
｛0、1、2、3、6、7、4、5、8、9、10、11、14、15、12、13｝、
｛0、1、2、3、6、7、4、5、10、11、8、9、12、13、14、15｝、
｛0、1、2、3、6、7、4、5、10、11、8、9、14、15、12、13｝、
｛2、3、0、1、4、5、6、7、8、9、10、11、12、13、14、15｝、
｛2、3、0、1、4、5、6、7、8、9、10、11、14、15、12、13｝、
｛2、3、0、1、4、5、6、7、10、11、8、9、12、13、14、15｝、
｛2、3、0、1、4、5、6、7、10、11、8、9、14、15、12、13｝、
｛2、3、0、1、6、7、4、5、8、9、10、11、12、13、14、15｝、
｛2、3、0、1、6、7、4、5、8、9、10、11、14、15、12、13｝、
｛2、3、0、1、6、7、4、5、10、11、8、9、12、13、14、15｝、
｛2、3、0、1、6、7、4、5、10、11、8、9、14、15、12、13｝、
｛0、3、1、2、4、7、5、6、8、11、9、10、12、15、13、14｝、
｛0、3、1、2、4、7、5、6、8、11、9、10、13、14、12、15｝、
｛0、3、1、2、4、7、5、6、9、10、8、11、12、15、13、14｝、
｛0、3、1、2、4、7、5、6、9、10、8、11、13、14、12、15｝、
｛0、3、1、2、5、6、4、7、8、11、9、10、12、15、13、14｝、
｛0、3、1、2、5、6、4、7、8、11、9、10、13、14、12、15｝、
｛0、3、1、2、5、6、4、7、9、10、8、11、12、15、13、14｝、
｛0、3、1、2、5、6、4、7、9、10、8、11、13、14、12、15｝、
｛1、2、0、3、4、7、5、6、8、11、9、10、12、15、13、14｝、
｛1、2、0、3、4、7、5、6、8、11、9、10、13、14、12、15｝、
｛1、2、0、3、4、7、5、6、9、10、8、11、12、15、13、14｝、
｛1、2、0、3、4、7、5、6、9、10、8、11、13、14、12、15｝、
｛1、2、0、3、5、6、4、7、8、11、9、10、12、15、13、14｝、
｛1、2、0、3、5、6、4、7、8、11、9、10、13、14、12、15｝、
｛1、2、0、3、5、6、4、7、9、10、8、11、12、15、13、14｝、及び
｛1、2、0、3、5、6、4、7、9、10、8、11、13、14、12、15｝
のうちの1つを含む。

幾つかの想定し得る実装形態では、各第1のシンボルセットがn個の第1のシンボルサブセットを含み、各第1のシンボルサブセットが順次に配置されるm個のシンボルを含み、及び各第2のシンボルセットがr個の第2のシンボルサブセットを含み、各第2のシンボルサブセットがc個のシンボルを含み、rは1よりも大きい整数であり、cは1よりも大きい整数であり、n＊m＝r＊cであり、各第2のシンボルサブセット内のc個のシンボルは、第1のシンボルセット内のc個の第1のシンボルサブセットに分布するc個のシンボルに対応する。

幾つかの想定し得る実装形態では、n＝32であり、32個の第1のシンボルサブセットの通し番号値は、b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、b₁₅、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁を含み、b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、及びb₁₅はそれぞれ、遅延線グループ0の遅延線通し番号値a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅に順に等しく、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁はそれぞれ、遅延線グループ1の遅延線通し番号値a₀＋16、a₁＋16、a₂＋16、a₃＋16、a₄＋16、a₅＋16、a₆＋16、a₇＋16、a₈＋16、a₉＋16、a₁₀＋16、a₁₁＋16、a₁₂＋16、a₁₃＋16、a₁₄＋16、及びa₁₅＋16に順に等しい。

幾つかの想定し得る実装形態では、n＝32、m＝1、c＝8、r＝4であり、各第2のシンボルサブセット内の8個のシンボルが第5の条件を満たし、第5の条件は、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、及び
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものである、
のうちのいずれか1つを含む。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjは、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、x＝i＋j＊4、0≦i＜4、及び0≦j＜8である。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
、0≦i＜4、0≦j＜8であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、n＝32、m＝1、c＝16、r＝2であり、各第2のシンボルサブセット内の16個のシンボルが第6の条件を満たし、第6の条件は、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、及び
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものである、
のうちのいずれか1つを含む。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
、0≦i＜2、0≦j＜16であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
、0≦i＜2、0≦j＜16であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
、0≦i＜2、0≦j＜16であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、n＝32、m＝3、c＝12、r＝8であり、各第2のシンボルサブセット内の12個のシンボルが第7の条件を満たし、第7の条件は、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内の4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内における6つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における6つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内の6つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における6つの第1のシンボルサブセットからのものである、及び
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものである、
のうちのいずれか1つを含む。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセットにおける第1のシンボルサブセットb_x％32内のシンボル
からのものであり、
、0≦i＜8、0≦j＜12であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセットにおける第1のシンボルサブセットb_x％32内のシンボル
からのものであり、
、0≦i＜8、0≦j＜12であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、n＝32、m＝3、c＝12、r＝8であり、各第2のシンボルサブセット内の12個のシンボルが第8の条件を満たし、第8の条件は、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセットにおける、第1のシンボルサブセットk₁内のシンボル0、第1のシンボルサブセットk₁＋8内のシンボル0、第1のシンボルサブセットk₁＋16内のシンボル0、及び第1のシンボルサブセットk₁＋24内のシンボル0からのものであり、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセットにおける、第1のシンボルサブセットk₂内のシンボル1、第1のシンボルサブセットk₂＋8内のシンボル1、第1のシンボルサブセットk₂＋16内のシンボル1、及び第1のシンボルサブセットk₂＋24内のシンボル1からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセットにおける、第1のシンボルサブセットk₃内のシンボル2、第1のシンボルサブセットk₃＋8内のシンボル2、第1のシンボルサブセットk₃＋16内のシンボル2、及び第1のシンボルサブセットk₃＋24内のシンボル2からのものである、ことを含み、k₁、k₂、及びk₃が互いに等しくなく、0≦k₁＜8、0≦k₂＜8、及び0≦k₃＜8である。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセットにおける第1のシンボルサブセットb_x％32内のシンボル
からのものであり、
、0≦i＜8、0≦j＜12であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表し、Gが、2、6、10、14、18、22、26、又は30である。

幾つかの想定し得る実装形態では、第1のシンボルセットにおける第1のシンボルサブセットh内のm個のシンボルは、遅延データストリームhからのものであり、0≦h≦n－1であり、Vは68以上の整数である。

幾つかの想定し得る実装形態では、V＝Q＊dであり、Qは遅延線内の記憶素子の数を表し、dは各記憶素子に記憶されたシンボルの数を表し、Qは1以上の整数であり、dは1以上の整数である。

幾つかの想定し得る実装形態では、各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列がn行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、第2のシンボル行列の各行内のc個のシンボルは、第1のシンボル行列のc行に分布するc個のシンボルに対応する。

幾つかの想定し得る実装形態では、n個の遅延線がg個の遅延線グループを含み、各遅延線グループがp個の遅延線を含み、各遅延線グループ内のp個の遅延線の遅延値がそれぞれ遅延値セット内のp個の遅延値であり、各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列がn行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、第2のシンボル行列の各行のc個のシンボルは、第1のシンボル行列のc行に分布したc個のシンボルに対応し、gが1よりも大きい整数である。

幾つかの想定し得る実装形態では、第1のシンボル行列の各列内のn個のシンボルがg個のグループを含み、g個のグループのそれぞれがp個のシンボルを含み、gが1よりも大きい整数であり、第2のシンボル行列の各行内のc個のシンボルがs個のグループを含み、s個のグループのそれぞれがp個のシンボルを含み、sが1よりも大きい整数であり、第2のシンボル行列内のp個のシンボルの1つのグループは、第1のシンボル行列内のp個のシンボルの1つのグループからのものであり、第2のシンボル行列の各行における任意の2つのグループ内の合計2個のp個のシンボルは、第1のシンボル行列の異なる行からのものである。

幾つかの想定し得る実装形態では、n＝32、m＝1、r＝4、c＝8、p＝4、g＝8、及びs＝2であり、第2のシンボル行列の1つの行内の8個のシンボルはそれぞれ、第1のシンボル行列におけるグループa内の4個のシンボル及びグループb内の4個のシンボルに対応し、0≦a＜4、及び4≦b＜8である。

幾つかの想定し得る実装形態では、第2のシンボル行列の行i及び列jにおけるシンボルは、第1のシンボル行列の行x％32及び列0におけるシンボルに対応し、0≦i＜4及び0≦j＜8、
であり、Gは0、4、8、又は12であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、n＝32、m＝2、r＝4、c＝16、p＝4、g＝8、及びs＝4であり、第2のシンボル行列の1つの行内の16個のシンボルはそれぞれ、第1のシンボル行列の列0におけるグループa内の4個のシンボル、第1のシンボル行列の列0におけるグループb内の4個のシンボル、第1のシンボル行列の列1におけるグループe内の4個のシンボル、及び第1のシンボル行列の列1におけるグループf内の4個のシンボルに対応し、a、b、e、及びfが互いに等しくなく、及び0≦a＜4、0≦e＜4、4≦b＜8、4≦f＜8である。

幾つかの想定し得る実装形態では、第2のシンボル行列の行i及び列jにおけるシンボルは、第1のシンボル行列の行x％32及び列
におけるシンボルに対応し、0≦i＜4及び0≦j＜16、
であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、n＝32、m＝3、r＝8、c＝12、p＝4、g＝8、及びs＝3であり、第2のシンボル行列の1つの行内の12個のシンボルはそれぞれ、第1のシンボル行列の列0におけるグループa内の4個のシンボル、第1のシンボル行列の列1におけるグループb内の4個のシンボル、及び第1のシンボル行列の列2におけるグループe内の4個のシンボルに対応し、a、b、及びeが互いに等しくなく、及び0≦a＜4かつ4≦e＜8、又は0≦e＜4かつ4≦a＜8である。

幾つかの想定し得る実装形態では、第2のシンボル行列の行i及び列jにおけるシンボルは、第1のシンボル行列の行x％32及び列
におけるシンボルに対応し、0≦i＜8及び0≦j＜12、
であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、第1の前方誤り訂正FECエンコーディングが、n個のデータストリームの全てに対して行われ、第1のFECエンコーディングによって得られる全てのA個のコードワードが、n個のデータストリームに分配され、各データストリーム内のA個の連続するシンボルが、A個の異なる第1のFECコードワードからのものであり、Aが1以上の整数であり、n個の遅延線がg個の遅延線グループを含み、各遅延線グループがp個の遅延線を含み、各遅延線グループ内のp個の遅延線の遅延値がそれぞれ遅延値セット内のp個の遅延値であり、gが1以上の整数であり、n＝p＊gであり、p個のデータストリームの各遅延されたグループ内のA＊p個のシンボルがA＊p個の異なる第1のFECコードワードからのものであり、A＊p個のシンボルがp個のデータストリームのそれぞれのA個の連続するシンボルを含む。

幾つかの想定し得る実装形態では、各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列がn行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、第1のシンボル行列がg個の第1のシンボルサブ行列を含み、各第1のシンボルサブ行列がp行m列のシンボルを含み、第2のシンボル行列がg個の第2のシンボルサブ行列を含み、各第2のシンボルサブ行列がr0行c列のシンボルを含み、r0が1以上の整数であり、cが1以上の整数であり、r＝r0＊g、p＊m＝r0＊cであり、第2のシンボルサブ行列tは、第1のシンボルサブ行列tをインターリーブすることによって得られ、0≦t＜gであり、各第2のシンボル行列の各行内のc個のシンボルがc個の異なるコードワードからのものである。

幾つかの想定し得る実装形態では、第2のシンボルサブ行列tの各行内のc個のシンボルは、第1のシンボルサブ行列t内のc個のシンボルからのものであり、第2のシンボルサブ行列t内のc個のシンボルは、第1のシンボルサブ行列tの最大A列に分布している。

幾つかの想定し得る実装形態では、第1のシンボルサブ行列t内のシンボルが順番に配置され、第1のシンボルサブ行列tの各列の行0～行p－1におけるシンボルが、順番に配置されるp個のシンボルであり、第1のシンボルサブ行列tの2つの隣接する列において、前の列の行p－1～後の列の行1におけるシンボルは、順番に配置される2つのシンボルであり、第2のシンボルサブ行列tの行0内のc個のシンボルは、第1のシンボルサブ行列tの行0及び列0から始まる順序で配置されるグループ0内のc個のシンボルからのものであり、残りは、第2のシンボルサブ行列tの行r0－1内のc個のシンボルが、第1のシンボルサブ行列tの行0及び列0から始まる順序で配置されるc個のシンボルの最後のグループからのものになるまで、類推によって推定され得る。

幾つかの想定し得る実装形態では、A＝2、n＝8、p＝8、及びg＝1である、又はA＝2、n＝16、p＝8、及びg＝2である。

幾つかの想定し得る実装形態では、m＝9、r＝8＊g、及びc＝9であり、m＝5、r＝4＊g、及びc＝10であり、m＝11、r＝8＊g、及びc＝11であり、m＝3、r＝2＊g、及びc＝12であり、m＝13、r＝8＊g、及びc＝13であり、m＝7、r＝4＊g、及びc＝14であり、m＝15、r＝8＊g、及びc＝15であり、又は、m＝2、r＝g、及びc＝16である。

幾つかの想定し得る実装形態では、各遅延線グループ内のp個の遅延線の遅延値は、Vシンボルだけ順次増加する、又はVシンボルだけ順次減少する。

幾つかの想定し得る実装形態では、n＝32であり、32個のデータストリームが遅延された後に毎回出力される32個のシンボルの通し番号値は、b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、b₁₅、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁を含み、32個のデータストリームが遅延された後に毎回出力される32個のシンボルにおけるグループ0内の16個のシンボルは、16個の異なるコードワードからのものであり、32個のデータストリームが遅延された後に毎回出力される32個のシンボルにおけるグループ1内の16個のシンボルは、16個の異なるコードワードからのものであり、
グループ0内の16個のシンボルは、シンボルb₀、シンボルb₁、シンボルb₄、シンボルb₅、シンボルb₈、シンボルb₉、シンボルb₁₂、シンボルb₁₃、シンボルb₁₆、シンボルb₁₇、シンボルb₂₀、シンボルb₂₁、シンボルb₂₄、シンボルb₂₅、シンボルb₂₈、及びシンボルb₂₉を含み、グループ1内の16個のシンボルは、シンボルb₂、シンボルb₃、シンボルb₆、シンボルb₇、シンボルb₁₀、シンボルb₁₁、シンボルb₁₄、シンボルb₁₅、シンボルb₁₈、シンボルb₁₉、シンボルb₂₂、シンボルb₂₃、シンボルb₂₆、シンボルb₂₇、シンボルb₃₀、及びシンボルb₃₁を含む、又は
グループ0内の16個のシンボルは、シンボルb₀、シンボルb₁、シンボルb₄、シンボルb₅、シンボルb₈、シンボルb₉、シンボルb₁₂、シンボルb₁₃、シンボルb₁₈、シンボルb₁₉、シンボルb₂₂、シンボルb₂₃、シンボルb₂₆、シンボルb₂₇、シンボルb₃₀、及びシンボルb₃₁を含み、グループ1内の16個のシンボルは、シンボルb₂、シンボルb₃、シンボルb₆、シンボルb₇、シンボルb₁₀、シンボルb₁₁、シンボルb₁₄、シンボルb₁₅、シンボルb₁₆、シンボルb₁₇、シンボルb₂₀、シンボルb₂₁、シンボルb₂₄、シンボルb₂₅、シンボルb₂₈、及びシンボルb₂₉を含む。

幾つかの想定し得る実装形態では、各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列が32行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、第1のシンボル行列におけるグループ0内の16行のシンボルは、行0のシンボル、行1のシンボル、行4のシンボル、行5のシンボル、行8のシンボル、行9のシンボル、行12のシンボル、行13のシンボル、行16のシンボル、行17のシンボル、行20のシンボル、行21のシンボル、行24のシンボル、行25のシンボル、行28のシンボル、及び行29のシンボルを順次含み、第1のシンボル行列におけるグループ1内の16行のシンボルは、行2のシンボル、行3のシンボル、行6のシンボル、行7のシンボル、行10のシンボル、行11のシンボル、行14のシンボル、行15のシンボル、行18のシンボル、行19のシンボル、行22のシンボル、行23のシンボル、行26のシンボル、行27のシンボル、行30のシンボル、及び行31のシンボルを順次含み、
グループ0内の16行のシンボルが順番に配置され、グループ0内の16行のシンボルにおける各列の行0～行15におけるシンボルは順番に配置される16個のシンボルであり、グループ0内の16行のシンボルの隣接する2つの列において、前の列の行15～後の列の行0におけるシンボルは順番に配置される2つのシンボルであり、第2のシンボル行列におけるグループ0内のr／2行のシンボルにおける行0にあるc個のシンボルは、グループ0内の16行のシンボルにおける行0及び列0から始まる順序で配置されるグループ0内のc個のシンボルからのものであり、残りは、第2のシンボル行列におけるグループ0内のr／2行のシンボルにおける行r／2－1にあるc個のシンボルが、グループ0内の16行のシンボルにおける行0及び列0から始まる順序で配置されるc個のシンボルの最後のグループからのものになるまで、類推によって推定されることができ、及び
グループ1内の16行のシンボルが順番に配置され、グループ1内の16行のシンボルにおける各列の行0～行15のシンボルが順番に配置される16個のシンボルであり、グループ1内の16行のシンボルの隣接する2つの列において、前の列の行15～後の列の行0におけるシンボルは、順番に配置される2つのシンボルであり、第2のシンボル行列におけるグループ1内のr／2行のシンボルにおける行0のc個のシンボルは、グループ1内の16行のシンボルにおける行0及び列0から始まる順序で配置されるグループ0内のc個のシンボルからのものであり、残りは、第2のシンボル行列におけるグループ1内のr／2行のシンボルにおける行r／2－1のc個のシンボルが、グループ1内の16行のシンボルにおける行0及び列0から始まる順序で配置されるc個のシンボルの最後のグループからのものになるまで、類推によって推定されることができる。

幾つかの想定し得る実装形態では、n個の遅延線に基づいてn個のデータストリームを別々に遅延させるステップの前に、方法は、n個のデータストリームを事前設定された順序で配置されることができるようにするために、n個のデータストリームに対してレーン並べ替えを行うステップを更に含み、又は、n個の遅延線に基づいてn個のデータストリームを別々に遅延させるステップの後であって、L個の第1のシンボルセットを得るためにn個の遅延データストリームのそれぞれからL＊m個のシンボルを得るステップの前に、方法は、n個のデータストリームを事前設定された順序で配置されることができるようにするために、n個のデータストリームに対してレーン並べ替えを行うステップを更に含む。

幾つかの想定し得る実装形態では、n個の遅延線に基づいてn個のデータストリームを別々に遅延させるステップの前に、方法は、n個のアライメントされたレーンデータストリームを得るために、n個のデータストリームに対してレーンデスキュー処理を行うステップを更に含む。

幾つかの想定し得る実装形態では、n個のデータストリームは全て、第1のFECエンコーディングによって得られるデータストリームであり、L個の第2のシンボルセットを得るためにL個の第1のシンボルセットを別々にインターリーブするステップの後に、方法は、L＊r個のコードワードを得るために、各第2のシンボルセット内のr個の第2のシンボルサブセットに対して第2のFECエンコーディングを行うステップを更に含む。

第2の態様によれば、この出願はデータインターリーブ装置を提供する。データインターリーブ装置は、遅延器とインターリーバとを含む。遅延器は、n個の遅延線に基づいてn個のデータストリームを別々に遅延させるように構成され、nがpで割り切れる正の整数であり、pは1よりも大きい整数であり、各遅延線の遅延値が遅延値セット内の任意の遅延値であり、遅延値セットがp個の遅延値を含み、遅延値セット内の最小遅延値が0であり、昇順に設定された遅延値セット内のp個の遅延値における2つおきの隣接する遅延値間の差がVシンボルであり、Vが34以上の整数であり、遅延値セット内の各遅延値に対応する遅延線の数がn／pであり、インターリーバは、L個の第1のシンボルセットを得るためにn個の遅延データストリームのそれぞれからL＊m個のシンボルを得て、各第1のシンボルセットがn＊m個のシンボルを含み、Lが1以上の整数であり、mが1以上の整数であり、L個の第2のシンボルセットを得るためにL個の第1のシンボルセットを別々にインターリーブし、各第2のシンボルセット内のシンボルの数が各第1のシンボルセットにおけるシンボルの数と同じである、ように構成される。

幾つかの想定し得る実装形態では、p＝4であり、nが16で割り切ることができ、n個の遅延線が遅延線の少なくとも1つのグループを含み、遅延線の各グループが16個の隣接する遅延線を含み、n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄及び遅延線a₁₅の遅延値が第1の条件を満たし、0≦k＜n／16であり、a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄及びa₁₅は、16未満の負でない整数であって、互いに等しくなく、第1の条件は、
遅延線a₀の遅延値と遅延線a₁の遅延値との間の差が2Vシンボルであり、
遅延線a₂の遅延値と遅延線a₃の遅延値との間の差が2Vシンボルであり、
遅延線a₄の遅延値と遅延線a₅の遅延値との間の差が2Vシンボルであり
遅延線a₆の遅延値と遅延線a₇の遅延値との間の差が2Vシンボルであり、
遅延線a₈の遅延値と遅延線a₉の遅延値との間の差が2Vシンボルであり、
遅延線a₁₀の遅延値と遅延線a₁₁の遅延値との間の差が2Vシンボルであり、
遅延線a₁₂の遅延値と遅延線a₁₃の遅延値との間の差が2Vシンボルであり、
遅延線a₁₄の遅延値と遅延線a₁₅の遅延値との間の差が2Vシンボルである、
ことである。

幾つかの想定し得る実装形態では、n個の遅延線における16個の遅延線の各グループにおいて、遅延値が0シンボル、Vシンボル、2Vシンボル、及び3Vシンボルである遅延線の数は全て4である。

幾つかの想定し得る実装形態では、n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄及び遅延線a₁₅の遅延値が第2の条件を満たし、第2の条件は、
遅延線a₀の遅延値、遅延線a₄の遅延値、遅延線a₈の遅延値、及び遅延線a₁₂の遅延値が互いに等しくなく、遅延線a₁の遅延値、遅延線a₅の遅延値、遅延線a₉の遅延値、及び遅延線a₁₃の遅延値が互いに等しくなく、遅延線a₂の遅延値、遅延線a₆の遅延値、遅延線a₁₀の遅延値、及び遅延線a₁₄の遅延値が互いに等しくなく、遅延線a₃の遅延値、遅延線a₇の遅延値、遅延線a₁₁の遅延値、及び遅延線a₁₅の遅延値が互いに等しくないことである。

幾つかの想定し得る実装形態では、n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₂、遅延線a₄、遅延線a₆、遅延線a₈、遅延線a₁₀、遅延線a₁₂及び遅延線a₁₄の遅延値が第3の条件を満たし、第3の条件は、
遅延線a₀の遅延値と遅延線a₄の遅延値との間の差が2Vシンボルであり、遅延線a₂の遅延値と遅延線a₆の遅延値との間の差が2Vシンボルであり、遅延線a₈の遅延値と遅延線a₁₂の遅延値との間の差が2Vシンボルであり、遅延線a₁₀の遅延値と遅延線a₁₄の遅延値との間の差が2Vシンボルであることである。

幾つかの想定し得る実装形態では、第1の遅延値セット｛A｝が、n個の遅延線における遅延線グループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、及び遅延線a₁₅の遅延値を順次含み、第1の遅延値セット｛A｝は、
｛0、2V、0、2V、2V、0、2V、0、V、3V、V、3V、3V、V、3V、V｝、
｛0、2V、0、2V、2V、0、2V、0、V、3V、3V、V、3V、V、V、3V｝、
｛0、2V、0、2V、2V、0、2V、0、3V、V、V、3V、V、3V、3V、V｝、
｛0、2V、0、2V、2V、0、2V、0、3V、V、3V、V、V、3V、V、3V｝、
｛0、2V、V、3V、2V、0、3V、V、V、3V、0、2V、3V、V、2V、0｝、
｛0、2V、V、3V、2V、0、3V、V、V、3V、2V、0、3V、V、0、2V｝、
｛0、2V、V、3V、2V、0、3V、V、3V、V、0、2V、V、3V、2V、0｝、
｛0、2V、V、3V、2V、0、3V、V、3V、V、2V、0、V、3V、0、2V｝、
｛0、2V、2V、0、2V、0、0、2V、V、3V、V、3V、3V、V、3V、V｝、
｛0、2V、2V、0、2V、0、0、2V、V、3V、3V、V、3V、V、V、3V｝、
｛0、2V、2V、0、2V、0、0、2V、3V、V、V、3V、V、3V、3V、V｝、
｛0、2V、2V、0、2V、0、0、2V、3V、V、3V、V、V、3V、V、3V｝、
｛0、2V、3V、V、2V、0、V、3V、V、3V、0、2V、3V、V、2V、0｝、
｛0、2V、3V、V、2V、0、V、3V、V、3V、2V、0、3V、V、0、2V｝、
｛0、2V、3V、V、2V、0、V、3V、3V、V、0、2V、V、3V、2V、0｝、
｛0、2V、3V、V、2V、0、V、3V、3V、V、2V、0、V、3V、0、2V｝、
｛V、3V、0、2V、3V、V、2V、0、0、2V、V、3V、2V、0、3V、V｝、
｛V、3V、0、2V、3V、V、2V、0、0、2V、3V、V、2V、0、V、3V｝、
｛V、3V、0、2V、3V、V、2V、0、2V、0、V、3V、0、2V、3V、V｝、
｛V、3V、0、2V、3V、V、2V、0、2V、0、3V、V、0、2V、V、3V｝、
｛V、3V、V、3V、3V、V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
｛V、3V、V、3V、3V、V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
｛V、3V、V、3V、3V、V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
｛V、3V、V、3V、3V、V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
｛V、3V、2V、0、3V、V、0、2V、0、2V、V、3V、2V、0、3V、V｝、
｛V、3V、2V、0、3V、V、0、2V、0、2V、3V、V、2V、0、V、3V｝、
｛V、3V、2V、0、3V、V、0、2V、2V、0、V、3V、0、2V、3V、V｝、
｛V、3V、2V、0、3V、V、0、2V、2V、0、3V、V、0、2V、V、3V｝、
｛V、3V、3V、V、3V、V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
｛V、3V、3V、V、3V、V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
｛V、3V、3V、V、3V、V、V、3V、2V、0、0、2V、0、2V、2V、0｝、
｛V、3V、3V、V、3V、V、V、3V、2V、0、2V、0、0、2V、0、2V｝、
｛2V、0、0、2V、0、2V、2V、0、V、3V、V、3V、3V、V、3V、V｝、
｛2V、0、0、2V、0、2V、2V、0、V、3V、3V、V、3V、V、V、3V｝、
｛2V、0、0、2V、0、2V、2V、0、3V、V、V、3V、V、3V、3V、V｝、
｛2V、0、0、2V、0、2V、2V、0、3V、V、3V、V、V、3V、V、3V｝、
｛2V、0、V、3V、0、2V、3V、V、V、3V、0、2V、3V、V、2V、0｝、
｛2V、0、V、3V、0、2V、3V、V、V、3V、2V、0、3V、V、0、2V｝、
｛2V、0、V、3V、0、2V、3V、V、3V、V、0、2V、V、3V、2V、0｝、
｛2V、0、V、3V、0、2V、3V、V、3V、V、2V、0、V、3V、0、2V｝、
｛2V、0、2V、0、0、2V、0、2V、V、3V、V、3V、3V、V、3V、V｝、
｛2V、0、2V、0、0、2V、0、2V、V、3V、3V、V、3V、V、V、3V｝、
｛2V、0、2V、0、0、2V、0、2V、3V、V、V、3V、V、3V、3V、V｝、
｛2V、0、2V、0、0、2V、0、2V、3V、V、3V、V、V、3V、V、3V｝、
｛2V、0、3V、V、0、2V、V、3V、V、3V、0、2V、3V、V、2V、0｝、
｛2V、0、3V、V、0、2V、V、3V、V、3V、2V、0、3V、V、0、2V｝、
｛2V、0、3V、V、0、2V、V、3V、3V、V、0、2V、V、3V、2V、0｝、
｛2V、0、3V、V、0、2V、V、3V、3V、V、2V、0、V、3V、0、2V｝、
｛3V、V、0、2V、V、3V、2V、0、0、2V、V、3V、2V、0、3V、V｝、
｛3V、V、0、2V、V、3V、2V、0、0、2V、3V、V、2V、0、V、3V｝、
｛3V、V、0、2V、V、3V、2V、0、2V、0、V、3V、0、2V、3V、V｝、
｛3V、V、0、2V、V、3V、2V、0、2V、0、3V、V、0、2V、V、3V｝、
｛3V、V、V、3V、V、3V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
｛3V、V、V、3V、V、3V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
｛3V、V、V、3V、V、3V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
｛3V、V、V、3V、V、3V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
｛3V、V、2V、0、V、3V、0、2V、0、2V、V、3V、2V、0、3V、V｝、
｛3V、V、2V、0、V、3V、0、2V、0、2V、3V、V、2V、0、V、3V｝、
｛3V、V、2V、0、V、3V、0、2V、2V、0、V、3V、0、2V、3V、V｝、
｛3V、V、2V、0、V、3V、0、2V、2V、0、3V、V、0、2V、V、3V｝、
｛3V、V、3V、V、V、3V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
｛3V、V、3V、V、V、3V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
｛3V、V、3V、V、V、3V、V、3V、2V、0、0、2V、0、2V、2V、0｝、及び
｛3V、V、3V、V、V、3V、V、3V、2V、0、2V、0、0、2V、0、2V｝
のうちの1つを含む。

幾つかの想定し得る実装形態では、n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄及び遅延線a₁₅の遅延値が第4の条件を満たし、第4の条件は、
遅延線a₀の遅延値と遅延線a₂の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁の遅延値と遅延線a₃の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₂の遅延値と遅延線a₄の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₃の遅延値と遅延線a₅の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₄の遅延値と遅延線a₆の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₅の遅延値と遅延線a₇の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₈の遅延値と遅延線a₁₀の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₉の遅延値と遅延線a₁₁の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁₀の遅延値と遅延線a₁₂の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁₁の遅延値と遅延線a₁₃の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁₂の遅延値と遅延線a₁₄の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁₃の遅延値と遅延線a₁₅の遅延値とが等しく又は2Vシンボルの差を有する、
ことである。

幾つかの想定し得る実装形態では、第2の遅延値セット｛B｝が、n個の遅延線における遅延線グループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、及び遅延線a₁₅の遅延値を順次含み、第2の遅延値セット｛B｝は、
｛0、2V、0、2V、2V、0、2V、0、V、3V、V、3V、3V、V、3V、V｝、
｛0、2V、0、2V、2V、0、2V、0、V、3V、3V、V、3V、V、V、3V｝、
｛0、2V、0、2V、2V、0、2V、0、3V、V、V、3V、V、3V、3V、V｝、
｛0、2V、0、2V、2V、0、2V、0、3V、V、3V、V、V、3V、V、3V｝、
｛0、2V、2V、0、2V、0、0、2V、V、3V、V、3V、3V、V、3V、V｝、
｛0、2V、2V、0、2V、0、0、2V、V、3V、3V、V、3V、V、V、3V｝、
｛0、2V、2V、0、2V、0、0、2V、3V、V、V、3V、V、3V、3V、V｝、
｛0、2V、2V、0、2V、0、0、2V、3V、V、3V、V、V、3V、V、3V｝、
｛V、3V、V、3V、3V、V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
｛V、3V、V、3V、3V、V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
｛V、3V、V、3V、3V、V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
｛V、3V、V、3V、3V、V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
｛V、3V、3V、V、3V、V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
｛V、3V、3V、V、3V、V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
｛V、3V、3V、V、3V、V、V、3V、2V、0、0、2V、0、2V、2V、0｝、
｛V、3V、3V、V、3V、V、V、3V、2V、0、2V、0、0、2V、0、2V｝、
｛2V、0、0、2V、0、2V、2V、0、V、3V、V、3V、3V、V、3V、V｝、
｛2V、0、0、2V、0、2V、2V、0、V、3V、3V、V、3V、V、V、3V｝、
｛2V、0、0、2V、0、2V、2V、0、3V、V、V、3V、V、3V、3V、V｝、
｛2V、0、0、2V、0、2V、2V、0、3V、V、3V、V、V、3V、V、3V｝、
｛2V、0、2V、0、0、2V、0、2V、V、3V、V、3V、3V、V、3V、V｝、
｛2V、0、2V、0、0、2V、0、2V、V、3V、3V、V、3V、V、V、3V｝、
｛2V、0、2V、0、0、2V、0、2V、3V、V、V、3V、V、3V、3V、V｝、
｛2V、0、2V、0、0、2V、0、2V、3V、V、3V、V、V、3V、V、3V｝、
｛3V、V、V、3V、V、3V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
｛3V、V、V、3V、V、3V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
｛3V、V、V、3V、V、3V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
｛3V、V、V、3V、V、3V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
｛3V、V、3V、V、V、3V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
｛3V、V、3V、V、V、3V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
｛3V、V、3V、V、V、3V、V、3V、2V、0、0、2V、0、2V、2V、0｝、及び
｛3V、V、3V、V、V、3V、V、3V、2V、0、2V、0、0、2V、0、2V｝
のうちの1つを含む。

幾つかの想定し得る実装形態では、通し番号値セット｛C｝が、a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅の値を順次含み、値セット｛C｝は、
｛0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15｝、
｛0、1、2、3、4、5、6、7、8、9、10、11、14、15、12、13｝、
｛0、1、2、3、4、5、6、7、10、11、8、9、12、13、14、15｝、
｛0、1、2、3、4、5、6、7、10、11、8、9、14、15、12、13｝、
｛0、1、2、3、6、7、4、5、8、9、10、11、12、13、14、15｝、
｛0、1、2、3、6、7、4、5、8、9、10、11、14、15、12、13｝、
｛0、1、2、3、6、7、4、5、10、11、8、9、12、13、14、15｝、
｛0、1、2、3、6、7、4、5、10、11、8、9、14、15、12、13｝、
｛2、3、0、1、4、5、6、7、8、9、10、11、12、13、14、15｝、
｛2、3、0、1、4、5、6、7、8、9、10、11、14、15、12、13｝、
｛2、3、0、1、4、5、6、7、10、11、8、9、12、13、14、15｝、
｛2、3、0、1、4、5、6、7、10、11、8、9、14、15、12、13｝、
｛2、3、0、1、6、7、4、5、8、9、10、11、12、13、14、15｝、
｛2、3、0、1、6、7、4、5、8、9、10、11、14、15、12、13｝、
｛2、3、0、1、6、7、4、5、10、11、8、9、12、13、14、15｝、
｛2、3、0、1、6、7、4、5、10、11、8、9、14、15、12、13｝、
｛0、3、1、2、4、7、5、6、8、11、9、10、12、15、13、14｝、
｛0、3、1、2、4、7、5、6、8、11、9、10、13、14、12、15｝、
｛0、3、1、2、4、7、5、6、9、10、8、11、12、15、13、14｝、
｛0、3、1、2、4、7、5、6、9、10、8、11、13、14、12、15｝、
｛0、3、1、2、5、6、4、7、8、11、9、10、12、15、13、14｝、
｛0、3、1、2、5、6、4、7、8、11、9、10、13、14、12、15｝、
｛0、3、1、2、5、6、4、7、9、10、8、11、12、15、13、14｝、
｛0、3、1、2、5、6、4、7、9、10、8、11、13、14、12、15｝、
｛1、2、0、3、4、7、5、6、8、11、9、10、12、15、13、14｝、
｛1、2、0、3、4、7、5、6、8、11、9、10、13、14、12、15｝、
｛1、2、0、3、4、7、5、6、9、10、8、11、12、15、13、14｝、
｛1、2、0、3、4、7、5、6、9、10、8、11、13、14、12、15｝、
｛1、2、0、3、5、6、4、7、8、11、9、10、12、15、13、14｝、
｛1、2、0、3、5、6、4、7、8、11、9、10、13、14、12、15｝、
｛1、2、0、3、5、6、4、7、9、10、8、11、12、15、13、14｝、及び
｛1、2、0、3、5、6、4、7、9、10、8、11、13、14、12、15｝
のうちの1つを含む。

幾つかの想定し得る実装形態では、各第1のシンボルセットがn個の第1のシンボルサブセットを含み、各第1のシンボルサブセットが順次に配置されるm個のシンボルを含み、及び各第2のシンボルセットがr個の第2のシンボルサブセットを含み、各第2のシンボルサブセットがc個のシンボルを含み、rは1よりも大きい整数であり、cは1よりも大きい整数であり、n＊m＝r＊cであり、各第2のシンボルサブセット内のc個のシンボルは、第1のシンボルセット内のc個の第1のシンボルサブセットに分布するc個のシンボルに対応する。

幾つかの想定し得る実装形態では、n＝32であり、32個の第1のシンボルサブセットの通し番号値は、b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、b₁₅、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁を含み、b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、及びb₁₅はそれぞれ、遅延線グループ0の遅延線通し番号値a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅に順に等しく、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁はそれぞれ、遅延線グループ1の遅延線通し番号値a₀＋16、a₁＋16、a₂＋16、a₃＋16、a₄＋16、a₅＋16、a₆＋16、a₇＋16、a₈＋16、a₉＋16、a₁₀＋16、a₁₁＋16、a₁₂＋16、a₁₃＋16、a₁₄＋16、及びa₁₅＋16に順に等しい。

幾つかの想定し得る実装形態では、n＝32、m＝1、c＝8、r＝4であり、各第2のシンボルサブセット内の8個のシンボルが第5の条件を満たし、第5の条件は以下の条件のいずれか1つを含む：
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、及び
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものである、
のうちのいずれか1つを含む。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjは、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、x＝i＋j＊4、0≦i＜4、及び0≦j＜8である。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
、0≦i＜4、0≦j＜8であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、n＝32、m＝1、c＝16、r＝2であり、各第2のシンボルサブセット内の16個のシンボルが第6の条件を満たし、第6の条件は、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、及び
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものである、
のうちのいずれか1つを含む。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
、0≦i＜2、0≦j＜16であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
、0≦i＜2、0≦j＜16であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
、0≦i＜2、0≦j＜16であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、n＝32、m＝3、c＝12、r＝8であり、各第2のシンボルサブセット内の12個のシンボルが第7の条件を満たし、第7の条件は、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内の4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内における6つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における6つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内の6つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における6つの第1のシンボルサブセットからのものである、及び
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものである、
のうちのいずれか1つを含む。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセットにおける第1のシンボルサブセットb_x％32内のシンボル
からのものであり、
、0≦i＜8、0≦j＜12であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセットにおける第1のシンボルサブセットb_x％32内のシンボル
からのものであり、
、0≦i＜8、0≦j＜12であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、n＝32、m＝3、c＝12、r＝8であり、各第2のシンボルサブセット内の12個のシンボルが第8の条件を満たし、第8の条件は、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセットにおける、第1のシンボルサブセットk₁内のシンボル0、第1のシンボルサブセットk₁＋8内のシンボル0、第1のシンボルサブセットk₁＋16内のシンボル0、及び第1のシンボルサブセットk₁＋24内のシンボル0からのものであり、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセットにおける、第1のシンボルサブセットk₂内のシンボル1、第1のシンボルサブセットk₂＋8内のシンボル1、第1のシンボルサブセットk₂＋16内のシンボル1、及び第1のシンボルサブセットk₂＋24内のシンボル1からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセットにおける、第1のシンボルサブセットk₃内のシンボル2、第1のシンボルサブセットk₃＋8内のシンボル2、第1のシンボルサブセットk₃＋16内のシンボル2、及び第1のシンボルサブセットk₃＋24内のシンボル2からのものである、ことを含み、k₁、k₂、及びk₃が互いに等しくなく、0≦k₁＜8、0≦k₂＜8、及び0≦k₃＜8である。

幾つかの想定し得る実装形態では、第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、第1のシンボルセットにおける第1のシンボルサブセットb_x％32内のシンボル
からのものであり、
、0≦i＜8、0≦j＜12であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表し、Gが、2、6、10、14、18、22、26、又は30である。

幾つかの想定し得る実装形態では、第1のシンボルセットにおける第1のシンボルサブセットh内のm個のシンボルは、遅延データストリームhからのものであり、0≦h≦n－1であり、Vは68以上の整数である。

幾つかの想定し得る実装形態では、V＝Q＊dであり、Qは遅延線内の記憶素子の数を表し、dは各記憶素子に記憶されたシンボルの数を表し、Qは1以上の整数であり、dは1以上の整数である。

幾つかの想定し得る実装形態では、各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列がn行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、第2のシンボル行列の各行内のc個のシンボルは、第1のシンボル行列のc行に分布するc個のシンボルに対応する。

幾つかの想定し得る実装形態では、n個の遅延線がg個の遅延線グループを含み、各遅延線グループがp個の遅延線を含み、各遅延線グループ内のp個の遅延線の遅延値がそれぞれ遅延値セット内のp個の遅延値であり、各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列がn行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、第2のシンボル行列の各行のc個のシンボルは、第1のシンボル行列のc行に分布したc個のシンボルに対応し、gが1よりも大きい整数である。

幾つかの想定し得る実装形態では、第1のシンボル行列の各列内のn個のシンボルがg個のグループを含み、g個のグループのそれぞれがp個のシンボルを含み、gが1よりも大きい整数であり、第2のシンボル行列の各行内のc個のシンボルがs個のグループを含み、s個のグループのそれぞれがp個のシンボルを含み、sが1よりも大きい整数であり、第2のシンボル行列内のp個のシンボルの1つのグループは、第1のシンボル行列内のp個のシンボルの1つのグループからのものであり、第2のシンボル行列の各行における任意の2つのグループ内の合計2個のp個のシンボルは、第1のシンボル行列の異なる行からのものである。

幾つかの想定し得る実装形態では、n＝32、m＝1、r＝4、c＝8、p＝4、g＝8、及びs＝2であり、第2のシンボル行列の1つの行内の8個のシンボルはそれぞれ、第1のシンボル行列におけるグループa内の4個のシンボル及びグループb内の4個のシンボルに対応し、0≦a＜4、及び4≦b＜8である。

幾つかの想定し得る実装形態では、第2のシンボル行列の行i及び列jにおけるシンボルは、第1のシンボル行列の行x％32及び列0におけるシンボルに対応し、0≦i＜4及び0≦j＜8、
であり、Gは0、4、8、又は12であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、n＝32、m＝2、r＝4、c＝16、p＝4、g＝8、及びs＝4であり、第2のシンボル行列の1つの行内の16個のシンボルはそれぞれ、第1のシンボル行列の列0におけるグループa内の4個のシンボル、第1のシンボル行列の列0におけるグループb内の4個のシンボル、第1のシンボル行列の列1におけるグループe内の4個のシンボル、及び第1のシンボル行列の列1におけるグループf内の4個のシンボルに対応し、a、b、e、及びfが互いに等しくなく、及び0≦a＜4、0≦e＜4、4≦b＜8、4≦f＜8である。

幾つかの想定し得る実装形態では、第2のシンボル行列の行i及び列jにおけるシンボルは、第1のシンボル行列の行x％32及び列
におけるシンボルに対応し、0≦i＜4及び0≦j＜16、
であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、n＝32、m＝3、r＝8、c＝12、p＝4、g＝8、及びs＝3であり、第2のシンボル行列の1つの行内の12個のシンボルはそれぞれ、第1のシンボル行列の列0におけるグループa内の4個のシンボル、第1のシンボル行列の列1におけるグループb内の4個のシンボル、及び第1のシンボル行列の列2におけるグループe内の4個のシンボルに対応し、a、b、及びeが互いに等しくなく、及び0≦a＜4かつ4≦e＜8、又は0≦e＜4かつ4≦a＜8である。

幾つかの想定し得る実装形態では、第2のシンボル行列の行i及び列jにおけるシンボルは、第1のシンボル行列の行x％32及び列
におけるシンボルに対応し、0≦i＜8及び0≦j＜12、
であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。

幾つかの想定し得る実装形態では、第1の前方誤り訂正FECエンコーディングが、n個のデータストリームの全てに対して行われ、第1のFECエンコーディングによって得られる全てのA個のコードワードが、n個のデータストリームに分配され、各データストリーム内のA個の連続するシンボルが、A個の異なる第1のFECコードワードからのものであり、Aが1以上の整数であり、n個の遅延線がg個の遅延線グループを含み、各遅延線グループがp個の遅延線を含み、各遅延線グループ内のp個の遅延線の遅延値がそれぞれ遅延値セット内のp個の遅延値であり、gが1以上の整数であり、n＝p＊gであり、p個のデータストリームの各遅延されたグループ内のA＊p個のシンボルがA＊p個の異なる第1のFECコードワードからのものであり、A＊p個のシンボルがp個のデータストリームのそれぞれのA個の連続するシンボルを含む。

幾つかの想定し得る実装形態では、各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列がn行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、第1のシンボル行列がg個の第1のシンボルサブ行列を含み、各第1のシンボルサブ行列がp行m列のシンボルを含み、第2のシンボル行列がg個の第2のシンボルサブ行列を含み、各第2のシンボルサブ行列がr0行c列のシンボルを含み、r0が1以上の整数であり、cが1以上の整数であり、r＝r0＊g、p＊m＝r0＊cであり、第2のシンボルサブ行列tは、第1のシンボルサブ行列tをインターリーブすることによって得られ、0≦t＜gであり、各第2のシンボル行列の各行内のc個のシンボルがc個の異なるコードワードからのものである。

幾つかの想定し得る実装形態では、第2のシンボルサブ行列tの各行内のc個のシンボルは、第1のシンボルサブ行列t内のc個のシンボルからのものであり、第2のシンボルサブ行列t内のc個のシンボルは、第1のシンボルサブ行列tの最大A列に分布している。

幾つかの想定し得る実装形態では、第1のシンボルサブ行列t内のシンボルが順番に配置され、第1のシンボルサブ行列tの各列の行0～行p－1におけるシンボルが、順番に配置されるp個のシンボルであり、第1のシンボルサブ行列tの2つの隣接する列において、前の列の行p－1～後の列の行1におけるシンボルは、順番に配置される2つのシンボルであり、第2のシンボルサブ行列tの行0内のc個のシンボルは、第1のシンボルサブ行列tの行0及び列0から始まる順序で配置されるグループ0内のc個のシンボルからのものであり、残りは、第2のシンボルサブ行列tの行r0－1内のc個のシンボルが、第1のシンボルサブ行列tの行0及び列0から始まる順序で配置されるc個のシンボルの最後のグループからのものになるまで、類推によって推定され得る。

幾つかの想定し得る実装形態では、A＝2、n＝8、p＝8、及びg＝1である、又はA＝2、n＝16、p＝8、及びg＝2である。

幾つかの想定し得る実装形態では、m＝9、r＝8＊g、及びc＝9であり、m＝5、r＝4＊g、及びc＝10であり、m＝11、r＝8＊g、及びc＝11であり、m＝3、r＝2＊g、及びc＝12であり、m＝13、r＝8＊g、及びc＝13であり、m＝7、r＝4＊g、及びc＝14であり、m＝15、r＝8＊g、及びc＝15であり、又は、m＝2、r＝g、及びc＝16である。

幾つかの想定し得る実装形態では、各遅延線グループ内のp個の遅延線の遅延値は、Vシンボルだけ順次増加する、又はVシンボルだけ順次減少する。

幾つかの想定し得る実装形態では、n＝32であり、32個のデータストリームが遅延された後に毎回出力される32個のシンボルの通し番号値は、b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、b₁₅、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁を含み、32個のデータストリームが遅延された後に毎回出力される32個のシンボルにおけるグループ0内の16個のシンボルは、16個の異なるコードワードからのものであり、32個のデータストリームが遅延された後に毎回出力される32個のシンボルにおけるグループ1内の16個のシンボルは、16個の異なるコードワードからのものであり、
グループ0内の16個のシンボルは、シンボルb₀、シンボルb₁、シンボルb₄、シンボルb₅、シンボルb₈、シンボルb₉、シンボルb₁₂、シンボルb₁₃、シンボルb₁₆、シンボルb₁₇、シンボルb₂₀、シンボルb₂₁、シンボルb₂₄、シンボルb₂₅、シンボルb₂₈、及びシンボルb₂₉を含み、グループ1内の16個のシンボルは、シンボルb₂、シンボルb₃、シンボルb₆、シンボルb₇、シンボルb₁₀、シンボルb₁₁、シンボルb₁₄、シンボルb₁₅、シンボルb₁₈、シンボルb₁₉、シンボルb₂₂、シンボルb₂₃、シンボルb₂₆、シンボルb₂₇、シンボルb₃₀、及びシンボルb₃₁を含む、又は
グループ0内の16個のシンボルは、シンボルb₀、シンボルb₁、シンボルb₄、シンボルb₅、シンボルb₈、シンボルb₉、シンボルb₁₂、シンボルb₁₃、シンボルb₁₈、シンボルb₁₉、シンボルb₂₂、シンボルb₂₃、シンボルb₂₆、シンボルb₂₇、シンボルb₃₀、及びシンボルb₃₁を含み、グループ1内の16個のシンボルは、シンボルb₂、シンボルb₃、シンボルb₆、シンボルb₇、シンボルb₁₀、シンボルb₁₁、シンボルb₁₄、シンボルb₁₅、シンボルb₁₆、シンボルb₁₇、シンボルb₂₀、シンボルb₂₁、シンボルb₂₄、シンボルb₂₅、シンボルb₂₈、及びシンボルb₂₉を含む。

幾つかの想定し得る実装形態では、各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列が32行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、第1のシンボル行列におけるグループ0内の16行のシンボルは、行0のシンボル、行1のシンボル、行4のシンボル、行5のシンボル、行8のシンボル、行9のシンボル、行12のシンボル、行13のシンボル、行16のシンボル、行17のシンボル、行20のシンボル、行21のシンボル、行24のシンボル、行25のシンボル、行28のシンボル、及び行29のシンボルを順次含み、第1のシンボル行列におけるグループ1内の16行のシンボルは、行2のシンボル、行3のシンボル、行6のシンボル、行7のシンボル、行10のシンボル、行11のシンボル、行14のシンボル、行15のシンボル、行18のシンボル、行19のシンボル、行22のシンボル、行23のシンボル、行26のシンボル、行27のシンボル、行30のシンボル、及び行31のシンボルを順次含み、
グループ0内の16行のシンボルが順番に配置され、グループ0内の16行のシンボルにおける各列の行0～行15におけるシンボルは順番に配置される16個のシンボルであり、グループ0内の16行のシンボルの隣接する2つの列において、前の列の行15～後の列の行0におけるシンボルは順番に配置される2つのシンボルであり、第2のシンボル行列におけるグループ0内のr／2行のシンボルにおける行0にあるc個のシンボルは、グループ0内の16行のシンボルにおける行0及び列0から始まる順序で配置されるグループ0内のc個のシンボルからのものであり、残りは、第2のシンボル行列におけるグループ0内のr／2行のシンボルにおける行r／2－1にあるc個のシンボルが、グループ0内の16行のシンボルにおける行0及び列0から始まる順序で配置されるc個のシンボルの最後のグループからのものになるまで、類推によって推定されることができ、及び
グループ1内の16行のシンボルが順番に配置され、グループ1内の16行のシンボルにおける各列の行0～行15のシンボルが順番に配置される16個のシンボルであり、グループ1内の16行のシンボルの隣接する2つの列において、前の列の行15～後の列の行0におけるシンボルは、順番に配置される2つのシンボルであり、第2のシンボル行列におけるグループ1内のr／2行のシンボルにおける行0のc個のシンボルは、グループ1内の16行のシンボルにおける行0及び列0から始まる順序で配置されるグループ0内のc個のシンボルからのものであり、残りは、第2のシンボル行列におけるグループ1内のr／2行のシンボルにおける行r／2－1のc個のシンボルが、グループ1内の16行のシンボルにおける行0及び列0から始まる順序で配置されるc個のシンボルの最後のグループからのものになるまで、類推によって推定されることができる。

幾つかの想定し得る実装形態では、データインターリーブ装置がレーン並べ替えユニットを更に含み、n個のデータストリームがn個の遅延線に基づいて別々に遅延される前に、レーン並べ替えユニットは、n個のデータストリームを事前設定された順序で配置されることができるようにするために、n個のデータストリームに対してレーン並べ替えを行うように構成され、又は、n個のデータストリームがn個の遅延線に基づいて別々に遅延された後、L個の第1のシンボルセットが、遅延されたn個のデータストリームのそれぞれからL＊m個のシンボルを得ることによって得られる前に、レーン並べ替えユニットは、n個のデータストリームを事前設定された順序で配置されることがされることができるようにするために、n個のデータストリームに対してレーン並べ替えを行うように構成される。

幾つかの想定し得る実装形態では、データインターリーブ装置がレーンデスキューユニットを更に含み、n個のデータストリームがn個の遅延線に基づいて別々に遅延される前に、レーンデスキューユニットは、n個のアライメントされたレーンデータストリームを得るために、n個のデータストリームに対してレーンデスキュー処理を行うように構成される。

幾つかの想定し得る実装形態では、データインターリーブ装置がエンコーダを更に含み、n個のデータストリームは全て、第1のFECエンコーディングによって得られるデータストリームであり、L個の第2のシンボルセットがL個の第1のシンボルセットを別々にインターリーブすることによって得られた後、エンコーダは、L＊r個のコードワードを得るために各第2のシンボルセット内のr個の第2のシンボルサブセットに対して第2のFECエンコーディングを行うように構成される。

この出願のこの実施形態では、n個のデータストリームの全てが、外符号エンコーディングによって得られたコードワードである。n個のデータストリームが別々に遅延された後、n個の遅延データストリームに対してデータインターリーブが更に行われる。この出願で提供される遅延処理解決策によれば、同じ瞬間にn個の遅延データストリームから出力されるn個のシンボルは、低レイテンシを使用することにより、複数の異なる外符号コードワードからのものとすることができる。これは、良好な性能を保証しながら、データインターリーブレイテンシを低減するのに役立つ。言い換えれば、この出願における遅延処理とデータインターリーブとを組み合わせた解決策は、低い全体的なレイテンシを使用し、低いレイテンシを必要とする適用シナリオにより適用可能である。

この出願の一実施形態が適用される通信システムの概略図である。 図1に示される通信システムにおけるデータ送信プロセスの概略図である。 この出願の一実施形態に係る送信側処理モジュールの概略データ処理図である。 この出願の一実施形態に係る送信側処理モジュールの他の概略データ処理図である。 この出願の一実施形態に係る送信側処理モジュールの更に他の概略データ処理図である。 この出願の一実施形態に係る送信側処理モジュールの更に別の概略データ処理図である。 この出願の一実施形態に係る受信側処理モジュールにおける概略データ処理図である。 この出願の一実施形態に係る受信側処理モジュールにおける別の概略データ処理図である。 送信側デバイスによって使用される1＊800Gインタフェースの32個のPCSレーンデータストリームの概略図である。 送信側デバイスによって使用される2＊400Gインタフェースの32個のPCSレーンデータストリームの概略図である。 送信側デバイスによって使用される4＊200Gインタフェースの32個のPCSレーンデータストリームの概略図である。 送信側デバイスによって使用される8＊100Gインタフェースの32個のPCSレーンデータストリームの概略図である。 送信側デバイスによって使用される8＊100Gインタフェースの32個のPCSレーンデータストリームの別の概略図である。 この出願の一実施形態に係るデータインターリーブ方法の概略フローチャートである。 この出願の一実施形態に係る遅延器がn個のデータストリームを遅延させる概略構造図である。 この出願の一実施形態に係る遅延線の概略構造図である。 この出願の一実施形態に係る32個の遅延線の概略分布図である。 この出願の一実施形態に係る32個の遅延線の概略分布図である。 この出願の一実施形態に係るL個の第1のシンボル行列をインターリーブする概略図である。 この出願の一実施形態に係るL＝5のシナリオにおけるデータインターリーブの概略図である。 この出願の一実施形態に係る32個の遅延線の他の概略分布図である。 この出願の一実施形態に係る32個の遅延線の他の概略分布図である。 この出願の一実施形態に係る32個の遅延線の他の概略分布図である。 この出願の一実施形態に係る32個の遅延線の他の概略分布図である。 この出願の一実施形態に係るデータストリームをグループ化する概略図である。 この出願の一実施形態に係る遅延線グループの概略構造図である。 この出願の一実施形態に係る遅延線グループの他の概略構造図である。 この出願の一実施形態に係る第1のシンボル行列及び第2のシンボル行列をグループ化する概略図である。 この出願の一実施形態に係る第1のシンボル行列及び第2のシンボル行列をグループ化する他の概略図である。 この出願の一実施形態に係るデータインターリーブの適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブの適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブの他の適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブの他の適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブの他の適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブの他の適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブの他の適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブの他の適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブの他の適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブの他の適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブの更に他の適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブの更に別の適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブの更に別の適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブの更に別の適用シナリオの概略図である。 この出願の一実施形態に係るデータインターリーブ装置の概略構造図である。 この出願の一実施形態に係るデータインターリーブ装置の他の概略構造図である。

この出願の実施形態は、データインターリーブ方法及びデータインターリーブ装置を提供する。この出願の明細書、特許請求の範囲、及び前述の添付図面において、「第1」及び「第2」という用語は、類似の対象を区別することを意図されているが、特定の順序又は順番を限定するものではないことが留意されるべきである。前述の用語は、適切な場合に交換可能であり、したがって、この出願において説明された実施形態は、この出願に説明された内容以外の順序で実装されることができることが理解されるべきである。加えて、「include（含む）」、「have（有する）」、及びそれらの任意の他の変形は、非排他的な包含を対象として含むことを意図されている。例えば、一連のステップ又はユニットを含むプロセス、方法、システム、製品、又はデバイスは、必ずしも明示的に列挙されたステップ又はユニットに限定されず、明示的に列挙されていない、又はプロセス、方法、製品、又はデバイスに固有の他のステップ又はユニットを含み得る。

図1は、この出願の実施形態が適用される通信システムの概略図である。図1に示すように、通信システムは、送信側デバイス01と、送信側処理モジュール02と、チャネル送信媒体03と、受信側処理モジュール04と、受信側デバイス05とを含む。例えば、通信システムは、データセンタネットワークである。送信側デバイス01及び受信側デバイス05は、スイッチ又はルータなどの装置であってもよい。送信側デバイス01は送信側に位置するクライアント側チップ（host chip）とも呼ばれ、受信側デバイス05は受信側に位置するクライアント側チップとも呼ばれ、チャネル送信媒体03は光ファイバであってもよい。送信側デバイス01は、取り付けユニットインタフェース（attachment unit interface、AUI）を介して送信側処理モジュール02に接続されてもよく、受信側デバイス05は、AUIを介して受信側処理モジュール04に接続されてもよい。送信側処理モジュール02及び受信側処理モジュール04は、光モジュール（optical module）、電気モジュール、又はデータ送信プロセスにおいてデータを処理する他のモジュールであってもよい。例えば、処理モジュールは800LRモジュールであってもよい（800LRモジュールはコヒーレント光モジュールである）。更に、通信システム内の送信側デバイス01、送信側処理モジュール02、チャネル送信媒体03、受信側処理モジュール04、及び受信側デバイス05は、全て双方向送信をサポートしてもよいし、一方向送信をサポートしてもよい。これは、本明細書では具体的には限定されない。

図2は、図1に示す通信システムにおけるデータ送信プロセスの概略図である。図2に示すように、送信側デバイス01から受信側デバイス05にデータを送信するプロセスにおいて、送信側デバイス01は、データに対して外符号エンコーディングを行い、次いで外符号エンコーディングによって得られたデータを送信側処理モジュール02に送信するように構成される。送信側処理モジュール02は、外符号エンコーディングによって得られたデータに対して内符号エンコーディングを行って、外符号エンコーディング及び内符号エンコーディングによって得られたデータを得て、外符号エンコーディング及び内符号エンコーディングによって得られたデータをチャネル送信媒体03に送信するように構成される。チャネル送信媒体03は、外符号エンコーディング及び内符号エンコーディングによって得られたデータを受信側処理モジュール04に送信するように構成される。受信側処理モジュール04は、外符号エンコーディング及び内符号エンコーディングによって得られたデータに対して内符号デコーディングを行い、内符号デコーディングによって得られたデータを受信側デバイス05に送信するように構成される。受信側デバイス05は、内符号デコーディングによって得られたデータに対して外符号デコーディングを行うように構成される。

内符号における「内」と外符号における「外」とは、データに対して演算を行う実行体とチャネル送信媒体03との距離のみに基づいて区別されることが理解されるべきである。内符号に対して演算を行う実行体はチャネル送信媒体に近く、外符号に対して演算を行う実行体はチャネル送信媒体から遠くにある。この出願のこの実施形態では、送信側デバイス01から送信された後、データは、送信側処理モジュール02を介してチャネル送信媒体03に送信され、次いで、受信側処理モジュール04を介してチャネル送信媒体03から受信側デバイス05に送信される。送信側デバイス01によってエンコーディングされたデータは、送信側処理モジュール02によってエンコーディングされたデータよりもチャネル送信媒体03から遠くにあり、受信側デバイス05によってデコーディングされたデータは、受信側処理モジュール04によってデコーディングされたデータよりもチャネル送信媒体03から遠くにある。したがって、送信側デバイス01によってエンコーディングされたデータは、外符号エンコーディングによって得られたデータと呼ばれ、送信側処理モジュール02によってエンコーディングされたデータは、内符号エンコーディングによって得られたデータと呼ばれ、受信側デバイス05によってデコーディングされたデータは、外符号デコーディングによって得られたデータと呼ばれ、受信側処理モジュール04によってデコーディングされたデータは、内符号デコーディングによって得られたデータと呼ばれる。想定し得る実装形態では、カスケードFEC送信ソリューションを形成するために、FECエンコーディング方式が内符号エンコーディング及び外符号エンコーディングの両方に使用される。例えば、送信側デバイス01がRS符号を用いて外符号エンコーディングを行い、送信側処理モジュール02がハミング（Hamming）符号を用いて内符号エンコーディングを行ってもよい。

前述の内容は、この出願の実施形態で提供されるデータインターリーブ方法の適用シナリオの一例であり、データインターリーブ方法の適用シナリオに対する限定を構成しないことが留意されるべきである。当業者は、サービス要件が変化するにつれて、データインターリーブ方法の適用シナリオがアプリケーション要件に基づいて調整され得ることを知ることができる。この出願の実施形態では、適用シナリオは1つずつ列挙されていない。

カスケードFECが使用される前述の送信ソリューションでは、この出願では、「遅延」及び「インターリーブ」を含むデータインターリーブソリューションが設計されているので、カスケードFECソリューション全体は、良好な性能及び低いレイテンシを有する。このようにして、カスケードFEC送信ソリューションは、大量の送信シナリオに適用されることができ、低い送信レイテンシを必要とする送信シナリオ、例えば、低レイテンシデータセンタ相互接続シナリオに、特に適用可能である。データインターリーブは、送信側処理モジュール02を用いて実装される。

図3（a）は、この出願の一実施形態に係る送信側処理モジュールの概略データ処理図である。図3（a）に示すように、送信側処理モジュールの物理媒体取り付け（Physical Medium Attachment、PMA）副層が、複数の同期されたクライアントレーン（client lane）からのデータに対して逆多重化（de－muxing）処理を行った後、外符号エンコーディングによって得られたn個の物理エンコーディング副層（Physical Coding Sublayer、PCS）又はFECレーンデータストリームが得られてもよく、n個のアライメントされたレーンデータストリームは、アライメントロック（alignment lock）及びレーンデスキュー（lane de－skew）処理を行うことによって得られる。そして、アライメントマーカに基づいて、n個のレーンのデータに対してレーン並べ替え（lane reorder）が行われることで、指定された順序でn個のレーンのデータが配置されることができる。レーン並べ替えによって得られたn個のレーンデータストリームは、障害データにインターリーブするための設計された遅延及びインターリーブプロセッサに送信され、次いで、内符号エンコーディングのための内符号エンコーダに送信される。内符号エンコーディングによって得られたデータストリームに対してデータ処理が行われた後、データ処理によって得られたデータストリームはチャネル送信媒体に送られて送信される。データ処理は、変調マッピング（mapping）、チャネルインターリーブ（channel interleaving）、偏波分布（polarization distribution）、DSPフレーミング（framing）などを含み得る。本明細書では、nは1を超える正の整数である。

図3（b）は、この出願の一実施形態に係る送信側処理モジュールの別の概略データ処理図である。図3（b）に示すように、PMA副層からのn個のPCS又はFECレーンデータストリームに対してアライメントロック及びレーンデスキュー処理が行われ、n個のアライメントされたレーンデータストリームを得る。n個のレーンデータストリームは、障害データにインターリーブするために設計された遅延及びインターリーブプロセッサに直接送信され、次いで、内符号エンコーディングのために内符号エンコーダに送信される。

幾つかの実際のシナリオでは、レーンデスキュー処理モジュールは、データをバッファリングするために先入れ先出し（First input first output、FIFO）を使用する。設計された遅延処理における遅延線が記憶素子を使用して実装される場合を考慮して、ハードウェア実装形態の複雑さ及び消費電力を低減するために、レーンデスキュー処理及び遅延処理は一緒に実装されることができ、その結果、デスキュー処理及び遅延処理の両方を実装するためにFIFOのセットが使用される。

図3（c）は、この出願の一実施形態に係る送信側処理モジュールの更に別の概略データ処理図である。図3（c）に示すように、PMA副層からのn個のPCS又はFECレーンデータストリームについて、アライメントロックがまず行われ、レーンアライメントマーカに基づいてレーンデスキュー処理及び設計遅延処理が行われ、次にレーンアライメントマーカに基づいてレーン並べ替えが行われ、設計インターリーブ処理が行われる。インターリーブによって順序付けられたデータは、内符号エンコーディングのために内符号エンコーダに送信される。

図3（d）は、この出願の一実施形態に係る送信側処理モジュールの更に別の概略データ処理図である。図3（d）に示すように、PMA副層からのn個のPCS又はFECレーンデータストリームについて、アライメントロックがまず行われ、レーンアライメントマーカに基づいてレーンデスキュー処理及び設計遅延処理が行われ、次いで設計インターリーブ処理が行われる。インターリーブによって順序付けられたデータは、内符号エンコーディングのために内符号エンコーダに送信される。

図4（a）は、この出願の一実施形態に係る受信側処理モジュールの概略データ処理図である。図4（a）に示すように、受信側処理モジュールは、チャネル送信媒体からデータストリームを受信する。送信側処理モジュールのデータストリームが変調マッピング（mapping）、チャネルインターリーブ（channel interleaving）、偏波分布（polarization distribution）、又はDSPフレーミング（framing）などのデータ処理によって得られると、受信側処理モジュールは、まずデータストリームに対して対応する逆データ処理を行い、次いで処理されたデータストリームをデコーディングのために内符号デコーダに送信する。内符号デコーディングによって得られたデータストリームは、処理のためにデインターリーブ及び逆遅延プロセッサに送られてn個のレーンデータストリームを得て、次いでn個のレーンデータストリームがPMA副層に送られる。PMA副層は、データストリームを多重化し、多重化されたデータストリームを外符号デコーディングのために受信側デバイスに送信する。受信側処理モジュールにおけるデインターリーブ及び逆遅延処理は、送信側処理モジュールにおけるインターリーブ及び遅延処理の逆演算である。デインターリーブは、送信側処理モジュールにおけるインターリーブの逆演算であり、逆遅延は、送信側処理モジュールにおける遅延の逆演算である。

図4（b）は、この出願の一実施形態に係る受信側処理モジュールの別の概略データ処理図である。図4（b）に示すように、受信側処理モジュールは、チャネル送信媒体からデータストリームを受信する。内符号デコーディングによって得られたデータストリームに対してデインターリーブ処理が行われた後、n個のレーンデータストリームが得られ、PMA副層に送信される。本明細書では、受信側処理モジュールにおけるデインターリーブ処理は、送信側処理モジュールにおけるインターリーブ処理の逆の動作である。図4（b）に示すデータ処理手順では、内符号デコーディングにより得られたデータストリームに対してデインターリーブ処理を行って得られたn個のレーンデータストリームに対して、逆遅延処理は行われず、n個のレーンデータストリームがPMA副層に直接送られることが理解されるべきである。言い換えれば、PMA副層に送信されたn個のレーンデータストリームはアライメントされず、レーンデータストリーム間に遅延がある。PMA副層は、n個のレーンデータストリームを多重化し、処理されたデータストリームを受信側デバイスに送信する。図4（a）に示すデータ処理と比較して、図4（b）に示すデータ処理は、より低い電力消費及びより低いハードウェア実装形態の複雑度を有する。

以下、送信側処理モジュールにおける遅延及びインターリーブ処理について詳細に説明する。当業者は、受信側処理モジュールのデインターリーブ及び逆遅延処理が、送信側処理モジュールにおける遅延及びインターリーブ処理の逆演算であり、本明細書では詳細は再び説明されないことを知ることができる。

以下では、この出願の実施形態が適用され得る複数の特定のシナリオをまず提供する。

図5は、送信側デバイスによって使用される1＊800Gインタフェースの32個のPCSレーンデータストリームの概略図である。図5に示すように、送信側デバイスは、32個のPCSレーン（PCS lane）データストリームを得るために、800GEサービスデータストリームの1つの送信されるべきチャネルに対してKP4RS（544、514）外符号エンコーディングを行う。PCSレーンデータストリーム0～15では、各データストリームは68シンボルによって分離され、すなわち、各データストリームは連続した68シンボルを有し、2つのRSコードワードを含む合計16＊68＝1088シンボルがある。各PCSレーンデータストリーム内の2つの隣接するシンボルは異なるRSコードワードからのものであり、2つの隣接するPCSレーンデータストリームの同じ位置にある2つのシンボルは異なるRSコードワードからのものである。同様に、PCSレーンデータストリーム16～31では、各データストリームは68シンボルによって分離され、2つのRSコードワードを含む合計16＊68＝1088シンボルがある。各PCSレーンデータストリーム内の2つの隣接するシンボルは異なるRSコードワードからのものであり、2つの隣接するPCSレーンデータストリームの同じ位置にある2つのシンボルは異なるRSコードワードからのものである。32個のPCSレーンデータストリームは、PMA副層で処理され、次いで、取り付けユニットインタフェース800GAUI－8を介して送信側処理モジュールに送信される。

図3（a）～図3（d）に示す送信側処理モジュールの概略データ処理図に基づいて、送信側処理モジュールは、PCSレーンの既知のアライメントマーカ（Alignment marker）を使用することによってレーンデータストリームに対してアライメントロック（alignment lock）を行う。32個のレーンの既知のアライメントマーカは異なる（Ethernet Technology Consortium 800G Specificationを参照）。次に、送信側処理モジュールは、32個のレーンデータストリームに対してレーンデスキュー（lane de－skew）処理を行って、32個のアライメントされたレーンデータストリームを得る。そして、アライメントマーカに基づいて、n＝32本のレーンのデータに対してレーン並べ替え（lane reorder）が行われることで、n＝32本のレーンのデータを指定された順序で配置されることができる。1つの順序は、レーンデータストリームが上から下へ0から31までソートされることであり、これは図5と同じである。

図6は、送信側デバイスによって使用される2＊400Gインタフェースの32個のPCSレーンデータストリームの概略図である。図6に示すように、送信側デバイスは、400GEサービスデータストリームの送信される2つのチャネルでKP4RS（544、514）外符号エンコーディングを行って、2つのチャネルで合計32個のPCSレーンデータストリームを得て、各チャネルは16個のPCSレーンデータストリームを含む。PCSレーンデータストリーム0～15又はPCSレーンデータストリーム16～31では、各データストリームは68シンボルによって分離され、2つのRSコードワードを含む合計16＊68＝1088シンボルがある。各PCSレーンデータストリーム内の2つの隣接するシンボルは異なるRSコードワードからのものであり、2つの隣接するPCSレーンデータストリームの同じ位置にある2つのシンボルは異なるRSコードワードからのものである。32個のPCSレーンデータストリームは、PMA副層で処理され、次いで、取り付けユニットインタフェース2＊400GAUI－4を介して送信側処理モジュールに送信される。

図3（a）～図3（d）に示す送信側処理モジュールの概略データ処理図に基づいて、送信側処理モジュールは、PCSレーン0～15又はPCSレーン16～31の既知のアライメントマーカ（Alignment marker）を使用して、16個のレーンデータストリームに対してアライメントロック（alignment lock）を行う。PCSレーン0～15は、400Gのチャネル0のPCSレーン0～15と考えられることができ、PCSレーン16～31は、400Gのチャネル1のPCSレーン0～15と考えられることができる。400Gのチャネル0の16個のレーンの既知のアライメントマーカは、400Gのチャネル1の16個のレーンのアライメントマーカと同じである。次に、送信側処理モジュールは、32個のレーンデータストリームに対してレーンデスキュー（lane de－skew）処理を行って、32個のアライメントされたレーンデータストリームを得る。そして、PCSレーン0～15又はPCSレーン16～31のアライメントマーカに基づいて、16本のレーンのデータに対してレーン並べ替え（lane reorder）が行われることにより、16本のレーンのデータが指定された順序で配置されることができる。最後に、32個のレーンのデータは指定された順序で配置されることができる。1つの順序は、レーンデータストリームが0から31まで上から下にソートされることであり、これは図6と同じである。

送信側処理モジュールが32個のアライメントされたレーンデータストリームを得るために32個のレーンデータストリームに対してレーンデスキュー処理を行う具体的な実装形態は、既存の規格（IEEE 802．3条項120参照）で定義されたレーンデスキュー処理が、PCSレーン0から15又はPCSレーン16から31の既知のアライメントマーカに基づいて16個のレーンのデータに対して行われ、その結果、400Gのチャネル0又は400Gのチャネル1のPCSレーンデータストリーム間にスキュー又はレイテンシがないことが理解されるべきである。更に、アライメントマーカは、PCSレーンデータストリームの2つのチャネルがシンボルアライメントされることを可能にするために使用される。この場合、チャネル0のPCSレーンデータストリーム及びチャネル1のPCSレーンデータストリームは、スキューを有さなくてもよく、又はスキューを有してもよい。RSシンボルが10ビットを含む場合を考慮すると、アライメントされたPCSレーンデータストリームにおいて、チャネル0のPCSレーンデータストリームとチャネル1のPCSレーンデータストリームとの間のスキュービットの数は10の倍数である。

図7は、送信側デバイスによって使用される4＊200Gインタフェースの32個のPCSレーンデータストリームの概略図である。図7に示すように、送信側デバイスは、200GEサービスデータストリームの4つの送信されるチャネルでKP4RS（544、514）外符号エンコーディングを行って、4つのチャネルで合計32のPCSレーンデータストリームを得て、各チャネルは8個のPCSレーンデータストリームを含む。PCSレーンデータストリーム0～7、PCSレーンデータストリーム8～15、PCSレーンデータストリーム16～23、又はPCSレーンデータストリーム24～31では、各データストリームは136シンボルで分離され、2つのRSコードワードを含む合計8＊136＝1088シンボルがある。各PCSレーンデータストリーム内の2つの隣接するシンボルは異なるRSコードワードからのものであり、2つの隣接するPCSレーンデータストリームの同じ位置にある2つのシンボルは異なるRSコードワードからのものである。32個のPCSレーンデータストリームは、PMA副層で処理され、次いで、取り付けユニットインタフェース4＊200GAUI－2を介して送信側処理モジュールに送信される。

図3（a）～図3（d）に示す送信側処理モジュールの概略データ処理図に基づいて、送信側処理モジュールは、PCSレーン0～7、PCSレーン8～15、PCSレーン16～23、又はPCSレーン24～31の既知のアライメントマーカ（Alignment marker）を使用して、8個のレーンデータストリームに対してアライメントロック（alignment lock）を行う。PCSレーン0～7、PCSレーン8～15、PCSレーン16～23、又はPCSレーン24～31は、それぞれ200Gのチャネル0、1、2、又は3のPCSレーン0～7と考えられることができる。次に、送信側処理モジュールは、32個のレーンデータストリームに対してレーンデスキュー（lane de－skew）処理を行って、32個のアライメントされたレーンデータストリームを得る。そして、PCSレーン0～7、PCSレーン8～15、PCSレーン16～23又はPCSレーン24～31のアライメントマーカに基づいて、8本のレーンのデータに対してレーン並べ替え（lane reorder）が行われることで、8本のレーンのデータを指定された順序で配置されることができる。最後に、32個のレーンのデータは指定された順序で配置されることができる。1つの順序は、レーンデータストリームが上から下へ0から31までソートされることであり、これは図7と同じである。

送信側処理モジュールが32個のアライメントされたレーンデータストリームを得るために32個のレーンデータストリームに対してレーンデスキュー処理を行う具体的な実装形態は、既存の規格（IEEE802．3条項120参照）で定義されたレーンデスキュー処理が、PCSレーン0～7、PCSレーン8～15、PCSレーン16～23、又はPCSレーン24から31の既知のアライメントマーカに基づいて8個のレーンのデータに対して行われ、それにより、200Gのチャネル0、1、2、又は3のPCSレーンデータストリーム間にスキュー又はレイテンシがないことが理解されるべきである。更に、アライメントマーカは、PCSレーンデータストリームの4つのチャネルがシンボルアライメントされることを可能にするために使用される。この場合、チャネル0、チャネル1、チャネル2、及びチャネル3のPCSレーンデータストリームはスキューを有さなくてもよく、又はスキューを有してもよい。RSシンボルが10ビットを含む場合を考慮して、アライメントされたPCSレーンデータストリームでは、チャネル0、チャネル1、チャネル2、及びチャネル3のPCSレーンデータストリーム間のスキュービットの数は10の倍数である。

図8は、送信側デバイスによって使用される8＊100Gインタフェースの32個のPCSレーンデータストリームの概略図である。図8に示すように、送信側デバイスは、100GEサービスデータストリームの8個の送信されるチャネルに対してKP4RS（544、514）外符号エンコーディングを行って、8個のチャネルで合計32のFECレーン（FEC lane）データストリームを得て、各チャネルは4つのFECレーンデータストリームを含む。2つのKP4RS（544、514）コードワードがインターリーブされる「100G RS－FEC－Int」モードが使用される場合、FECレーンデータストリーム0～3、FECレーンデータストリーム4～7、FECレーンデータストリーム8～11、FECレーンデータストリーム12～15、FECレーンデータストリーム16～19、FECレーンデータストリーム20～23、FECレーンデータストリーム24～27、又はFECレーンデータストリーム28～31において、各データストリームは272シンボルによって分離され、2つのRSコードワードを含む合計4＊272＝1088シンボルがある。各FECレーンデータストリーム内の2つの隣接するシンボルは異なるRSコードワードからのものであり、2つの隣接するFECレーンデータストリームの同じ位置にある2つのシンボルは異なるRSコードワードからのものである。32個のFECレーンデータストリームは、PMA副層で処理され、次いで、取り付けユニットインタフェース8＊100GAUI－1を介して送信側処理モジュールに送信される。

図9は、送信側デバイスによって使用される8＊100Gインタフェースの32個のPCSレーンデータストリームの別の概略図である。図9に示すように、図8のシナリオとは異なり、このシナリオでは、送信側デバイスは「100G RS－FEC」モードを使用する。FECレーンデータストリーム0～3、FECレーンデータストリーム4～7、FECレーンデータストリーム8～11、FECレーンデータストリーム12～15、FECレーンデータストリーム16～19、FECレーンデータストリーム20～23、FECレーンデータストリーム24～27、又はFECレーンデータストリーム28～31では、各データストリームは136シンボルで分離され、1つのRSコードワードを含む合計4＊136＝544シンボルが存在する。32個のFECレーンデータストリームは、PMA副層で処理され、次いで、取り付けユニットインタフェース8＊100GAUI－1を介して送信側処理モジュールに送信される。

図3（a）～図3（d）に示す送信側処理モジュールの模式的なデータ処理図に基づいて、送信側処理モジュールは、FECレーン0～3、FECレーン4～7、FECレーン8～11、FECレーン12～15、FECレーン16～19、FECレーン20～23、FECレーン24～27、又はFECレーン28～31の既知のアライメントマーカ（Alignment marker）を用いて、4つのレーンデータストリームに対してアライメントロック（alignment lock）を行う。FECレーン0～3、FECレーン4～7、FECレーン8～11、FECレーン12～15、FECレーン16～19、FECレーン20～23、FECレーン24～27、又はFECレーン28～31は、それぞれ、100Gのチャネル0、1、2、3、4、5、6、又は7におけるFECレーン0～3と考えられることができる。次に、送信側処理モジュールは、32個のレーンデータストリームに対してレーンデスキュー（lane de－skew）処理を行って、32個のアライメントされたレーンデータストリームを得る。そして、FECレーン0～3、FECレーン4～7、FECレーン8～11、FECレーン12～15、FECレーン16～19、FECレーン20～23、FECレーン24～27又はFECレーン28～31のアライメントマーカに基づいて、4つのレーンのデータに対してレーン並べ替え（lane reordering）が行われることで、4つのレーンのデータを指定された順序で配置されることができる。最後に、32個のレーンのデータは指定された順序で配置されることができる。1つの順序は、レーンデータストリームが上から下へ0から31までソートされることであり、これは図8及び図9のものと同じである。

送信側処理モジュールが32個のアライメントされたレーンデータストリームを得るために32個のレーンデータストリームに対してレーンデスキュー処理を行う具体的な実装形態は、既存の規格（IEEE 802．3条項91又は条項161を参照）で定義されたレーンデスキュー処理が、FECレーン0～3、FECレーン4～7、FECレーン8～11、FECレーン12～15、FECレーン16～19、FECレーン20～23、FECレーン24～27、又はFECレーン28～31の既知のアライメントマーカに基づいて4つのレーンのデータに対して行われ、100Gのチャネル0、1、2、3、4、5、6、又は7のPCSレーンデータストリーム間にスキュー又はレイテンシがないことが理解されるべきである。更に、アライメントマーカは、FECレーンデータストリームの8個のチャネルがシンボルアライメントされることを可能にするために使用される。この場合、チャネル0、チャネル1、チャネル2、チャネル3、チャネル4、チャネル5、チャネル6、及びチャネル7のFECレーンデータストリームはスキューを有さなくてもよく、又はスキューを有してもよい。RSシンボルが10ビットを含む場合を考慮すると、アライメントされたFECレーンデータストリームにおいて、チャネル0、チャネル1、チャネル2、チャネル3、チャネル4、チャネル5、チャネル6、及びチャネル7のFECレーンデータストリーム間のスキュービット数は10の倍数である。

幾つかの特定のシナリオでは、800G又は1．6Tのインタフェースが使用され、送信側デバイスは、n個のPCSレーンデータストリームを得るために、送信されるべきサービスデータストリームに対してKP4RS（544、514）外符号エンコーディングを行う。全てのA個の外符号コードワードは、n個のレーンデータストリームに分配される。具体的には、n個のPCSレーンデータストリームにおいて、各データストリームはBシンボルによって分離され、A個のRSコードワードを含む合計n＊Bシンボルがあり、n＊B＝A＊544である。各PCSレーンデータストリーム内の連続したシンボルはA個の異なるRSコードワードからのものであり、A個の連続したPCSレーンデータストリームの同じ位置にあるA個のシンボルはA個の異なるRSコードワードからのものであり、整数Aは2、4などであり得る。n個のPCSレーンデータストリームは、PMA副層で処理され、次いで、取り付けユニットインタフェースを介して送信側処理モジュールに送信される。幾つかの想定し得るパラメータの組み合わせは、以下の通りである：「n＝8、A＝2、B＝136」、「n＝16、A＝2、B＝68」、「n＝8、A＝4、B＝272」、及び「n＝16、A＝4、B＝136」。図3（b）に示す送信側処理モジュールの概略データ処理図に基づいて、送信側処理モジュールは、n個のPCSレーンの既知のアライメントマーカを使用してn個のレーンデータストリームに対してアライメントロックを行う。次に、送信側処理モジュールは、n個のアライメントされたレーンデータストリームを得るために、n個のレーンデータストリームに対してレーンデスキュー処理を行う。

図10は、この出願の一実施形態に係るデータインターリーブ方法の概略フローチャートである。

1001：n個の遅延線に基づいてn個のデータストリームを個別に遅延させる。

図11は、この出願の一実施形態に係る遅延器がn個のデータストリームを遅延させる概略構造図である。図11に示すように、遅延器は、n個のデータストリームに1対1に対応するn個の遅延線を含む。各データストリームは、対応する遅延線を使用して遅延された後、データインターリーブのためにインターリーバに送信される。この出願における遅延の値はシンボルの単位で計算され、シンボルは1つ以上のビットを含むことができることが留意されるべきである。遅延線の遅延値に含まれるシンボルの数が多いほど、データストリームに遅延線を使用して遅延される遅延（レイテンシとも呼ばれる）が大きいことを示す。図12は、この出願の一実施形態に係る遅延線の概略構造図である。図12に示すように、遅延線は、Q個の記憶素子（storage element）Dを含んでもよく、各記憶素子Dは、d個のシンボルを記憶してもよく、Q及びdはともに整数である。遅延線が記憶素子を含まない場合、遅延線の遅延は0シンボルであり、言い換えれば、送信は遅延なしで透過的であることが理解されるべきである。

本実施形態では、nはpで割り切れる正の整数であり、pは1よりも大きい整数であることが留意されるべきである。各遅延線の遅延値は、遅延値セット内の任意の遅延値であり、遅延値セットはp個の遅延値を含む。遅延値セット内の最小遅延値は0であり、昇順に設定された遅延値内のp個の遅延値内の2つの隣接する遅延値ごとの間の差はVシンボルであり、V＝Q＊dである。遅延値セット内の各遅延値に対応する遅延線の数はn／pであり、Vは34以上の整数である。幾つかの例示的な実装形態では、Vは、代替的に、68以上の整数であってもよい。例えば、n＝32、p＝4であり、遅延値セットは4つの遅延値：0、V、2V、及び3Vを含み、各遅延線の遅延値は4つの遅延値のいずれか1つのみとすることができ、4つの遅延値0、V、2V、及び3Vのそれぞれに対応する遅延線の数は8である。

幾つかの想定し得る実装形態では、n個のデータストリームがn個の遅延線に基づいて別々に遅延される前に、レーン並べ替えがn個のデータストリームに対して行われて、n個のデータストリームが事前設定された順序で配置されることを可能にする。幾つかの他の想定し得る実装形態では、n個のデータストリームがn個の遅延線に基づいて別々に遅延された後、レーン並べ替えがn個のデータストリームに対して行われて、n個のデータストリームが事前設定された順序で配置されることを可能にする。一例として32個のデータストリームが使用される。32個のデータストリームは、上から下へ0から31までソートされ得る。もちろん、データストリームが別の順序でソートされる場合に単純に拡張されてもよい。具体的な実装形態は当業者に知られており、詳細は本明細書では再び説明されない。異なる遅延線分配規則は、n個のデータストリームの異なるソートに基づいて対応して設計され、性能が保証されながら遅延を想定し得る限り更に低減されることができることが理解されるべきである。この出願で提供される遅延線分配規則が、続いて詳細に説明される。

幾つかの想定し得る実装形態では、n個の遅延線に基づいてn個のデータストリームが別々に遅延される前に、n個のアライメントされたレーンデータストリームを得るためにn個のデータストリームに対してレーンデスキュー処理が更に行われる。n個のデータストリームがサービスデータストリームの複数のチャネルであるとき、n個のサンプルされたレーンデータストリームは以下の制約、すなわち、サービスデータストリームの各チャネル内の複数のレーンデータストリームはスキューがなく、サービスデータストリームのチャネル間のレーンデータストリームはシンボルアライメントされるという制約を満たす。幾つかの特定の実装形態では、レーンデスキュー処理モジュールは、データをバッファリングするために先入れ先出し（First input first output、FIFO）を使用する。設計された遅延処理における遅延線が記憶素子を使用して実装される場合を考慮して、ハードウェア実装形態の複雑さ及び電力消費を低減するために、レーンデスキュー処理及び遅延処理は一緒に実装されることができ、その結果、デスキュー処理及び遅延処理の両方を実装するためにFIFOのセットが使用される。

遅延器に入力されるn個のデータストリームは、FECエンコーディングが行われる全てのデータストリーム、すなわち、外符号エンコーディングによって得られた前述のデータストリームであることが更に留意されるべきである。具体的には、外符号エンコーディングはRS符号を使用することができ、外符号エンコーディングによって得られたn個のデータストリームは複数のRSコードワードを含むことができる。実際の適用時には、別のエンコーディング方式が代替的に使用されて、外符号エンコーディングを行うことができる。説明を容易にするために、RSコードワードは、外符号エンコーディング後に生成されたコードワードを表すために以下で一様に使用される。

1002：L個の第1のシンボルセットを得るために、n個の遅延データストリームのそれぞれからL＊m個のシンボルを得る。

インターリーバは、n個の遅延データストリームのそれぞれからL＊m個のシンボルを得て、L個の第1のシンボルセットを得ることができ、Lは1以上の整数であり、mは1以上の整数である。言い換えれば、各第1のシンボルセットはn＊m個のシンボルを含む。インターリーバは、第1のシンボルセットを得るために毎回n＊m個のシンボルを得て、L回にわたってn＊m個のシンボルを繰り返し得て、L個の第1のシンボルセットを得ることができる。代替的に、インターリーバは、L＊n＊m個のシンボルを1回読み出して、L個の第1のシンボルセットを得てもよい。L個のバッファがインターリーバ内に配置されてもよく、L個の第1のシンボルセットを格納するようにそれぞれ構成されることが理解されるべきである。具体的には、各第1のシンボルセットは、複数の第1のシンボルサブセットを含むことができる。例えば、各第1のシンボルセットはn個の第1のシンボルサブセットを含み、各第1のシンボルサブセットは順次に配置されたm個のシンボルを含む。別の例では、各第1のシンボルセットはm個の第1のシンボルサブセットを含み、各第1のシンボルサブセットは順次に配置されたn個のシンボルを含む。説明を容易にするために、以下では、各第1のシンボルセットが説明のためにn個の第1のシンボルサブセットを含む例を使用する。当業者は、第1のシンボルセットがm個の第1のシンボルサブセットを含む別の記述方法を直接導出することができ、以下では別の記述方法を参照して詳細な説明を提供しない。任意選択で、第1のシンボルセット内の第1のシンボルサブセットh内のm個のシンボルは、遅延データストリームhからのものであり、0≦h≦n－1である。

第1のシンボルサブセットは、説明を容易にするために単に導入された概念であることが留意されるべきである。実際の適用時には、第1のシンボルセットは全体であり、分割を有さず、各第1のシンボルサブセットは、第1のシンボルセットから選択された1つ以上のシンボルと考えられることができる。

想定し得る実装形態では、第1のシンボルセットはデータストリームの形態で提示され、具体的には、第1のシンボルセット内のシンボルはデータストリームを形成するように配置される。別の想定し得る実装形態では、第1のシンボルセットはシンボル行列の形態で提示される。具体的には、第1のシンボルセットは第1のシンボル行列として表され、第1のシンボル行列はn行m列のシンボルを含む。第1のシンボル行列の各行のm個のシンボルは、第1のシンボルサブセットとして理解され得る。言い換えれば、第1のシンボル行列は本質的に複数のシンボルのセットであり、第1のシンボル行列の導入は単に別の次元での説明のためのものである。第1のシンボルセット内の第1のシンボルサブセット内のシンボルは、第1のシンボル行列の行及び列のシンボルに、代替的に、単に変換されてもよい。説明を容易にするために、第1のシンボルセット又は第1のシンボル行列の1つの形式のみが以下の説明に使用される。当業者は、第1のシンボルセットと第1のシンボル行列との前述の対応関係に基づいて、他の形式の説明を直接導出することができる。

1003：L個の第1のシンボルセットを別々にインターリーブして、L個の第2のシンボルセットを得る。

インターリーバは、L個の第1のシンボルセットを別々にインターリーブして、L個の第2のシンボルセットを得る。各第2のシンボルセットは、複数の第2のシンボルサブセットを含み得る。例えば、各第2のシンボルセットはr個の第2のシンボルサブセットを含み、各第2のシンボルサブセットはc個のシンボルを含む。別の例では、各第2のシンボルセットはc個の第2のシンボルサブセットを含み、各第2のシンボルサブセットはr個のシンボルを含む。rは1よりも大きい整数であり、cは1よりも大きい整数であり、n＊m＝r＊cであり、具体的には、第1のシンボルセット内のシンボルの数は第2のシンボルセット内のシンボルの数と同じである。説明を容易にするために、以下では、各第2のシンボルセットが説明のためにr個の第2のシンボルサブセットを含む例を使用する。当業者は、第2のシンボルセットがc個の第2のシンボルサブセットを含む別の記述方法を直接導出することができ、以下では別の記述方法を参照して詳細な説明を提供しない。具体的には、各第2のシンボルサブセット内のc個のシンボルは、第1のシンボルセット内のc個の第1のシンボルサブセットに分散されたc個のシンボルに対応し、その結果、各第2のシンボルサブセット内のc個のシンボルは、より良いデータインターリーブ効果を達成するために、想定し得る限りより多くの異なるRSコードワードからのものである。以下で、この出願で提供されるデータインターリーブ規則について詳細に説明する。

第2のシンボルサブセットは、説明を容易にするために単に導入された概念であることが留意されるべきである。実際の適用時には、第2のシンボルセットは全体であり、分割を有さず、各第2のシンボルサブセットは、第2のシンボルセットから選択された1つ以上のシンボルと考えられることができる。

想定し得る実装形態では、第2のシンボルセットはデータストリームの形態で提示され、具体的には、第2のシンボルセット内のシンボルはデータストリームを形成するように配置される。別の想定し得る実装形態では、第2のシンボルセットはシンボル行列の形態で提示される。具体的には、第2のシンボルセットは第2のシンボル行列として表され、第2のシンボル行列はシンボルのr行及びc列を含む。第2のシンボル行列の各行のc個のシンボルは、第2のシンボルサブセットとして理解されることができる。第2のシンボル行列の各行のc個のシンボルは、第1のシンボル行列のc行に分散されたc個のシンボルに対応する。言い換えれば、第2のシンボル行列は本質的に複数のシンボルのセットであり、第2のシンボル行列の導入は単に別の次元での説明のためのものである。第2のシンボルセット内の第2のシンボルサブセット内のシンボルは、第2のシンボル行列の行及び列のシンボルに代替的に、単に変換されてもよい。説明を容易にするために、第2のシンボルセット又は第2のシンボル行列の1つの形式のみが以下の説明に使用される。当業者は、第2のシンボルセットと第2のシンボル行列との前述の対応関係に基づいて、他の形式の説明を直接導出することができる。

インターリーバがL個の第2のシンボルセットを得るためにL個の第1のシンボルセットを別々にインターリーブした後、インターリーバはL個の第2のシンボルセットをエンコーディング装置に出力することが留意されるべきである。更に、エンコーディング装置は、L＊r個のコードワードを得るために、各第2のシンボルセット内のr個の第2のシンボルサブセットに対して別々にFECエンコーディングを行う、すなわち、前述した内符号エンコーディングを行う。想定し得る実装形態では、エンコーディング装置は、L＊rハミングコードワードを得るために、ハミング符号を使用することにより、L個の第2のシンボルセットのそれぞれのr個の第2のシンボルサブセットに対してFECエンコーディングを別々に行う。

この出願のこの実施形態では、n個のデータストリームの全てが、外符号エンコーディングによって得られたコードワードである。n個のデータストリームが別々に遅延された後、n個の遅延データストリームに対してデータインターリーブが更に行われる。この出願で提供される遅延処理解決策によれば、同じ瞬間にn個の遅延データストリームから出力されるn個のシンボルは、低レイテンシを使用することにより、複数の異なる外符号コードワードからのものとすることができる。これは、良好な性能を保証しながら、データインターリーブレイテンシを低減するのに役立つ。言い換えれば、この出願における遅延処理とデータインターリーブとを組み合わせた解決策は、低い全体的なレイテンシを使用し、低いレイテンシを必要とする適用シナリオにより適用可能である。

以下では、この出願で提供されるn個のデータストリームを遅延させる具体的な実装形態について説明する。

以下では、説明のためにnが16で割り切れ、p＝4である例を使用することが留意されるべきである。n個の遅延線は少なくとも1つのグループを含み、各グループは16本の隣接する遅延線を含む。言い換えれば、この出願では、16本の遅延線グループを粒度として使用して遅延線分配規則が説明される。データストリームは遅延線に1対1に対応し、n個の遅延線の順序は対応するn個のデータストリームの順序と一致することが理解されるべきである。レーン並べ替えによって得られたデータストリームが0、1、2、3．．．の順に配置される場合、遅延線も0、1、2、3．．．の順に配置される。データストリームが別の順序で配置される場合、遅延線も対応する順序で配置される。更に、遅延線グループk（0≦k＜n／16）は、遅延線16＊k、遅延線16＊k＋1、．．．、及び遅延線16＊k＋15を含む。4つの隣接する遅延線が満たす制約は複数あり、例えば、遅延線16＊kと遅延線16＊k＋1は設計上の制約を満たし、遅延線16＊k＋2と遅延線16＊k＋3は別の設計上の制約を満たし、又は、遅延線16＊k及び遅延線16＊k＋3は設計上の制約を満たし、遅延線16＊k＋1及び遅延線16＊k＋2は別の設計上の制約を満たす。遅延線ルールの説明における非一意的な遅延線選択順序を考慮して、この出願で提供される遅延線分配ルールの説明を容易にするために、各グループ内の16本の遅延線の通し番号は、それぞれa₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅と表され、a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅は、互いに等しくなく、16未満の負でない整数である。言い換えると、a₀～a₁₅の通し番号値は、1対1～0～15、すなわち｛0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15｝に順に対応してもよい。また、a₀～a₁₅の通し番号値は、順次0～15でなくてもよく、例えば｛0、3、1、2、4、7、5、6、8、11、9、10、12、15、13、14｝であってもよい。

nが32以上である場合、n個の遅延線は、複数のグループ、例えば、遅延線グループ0及び遅延線グループ1を含むことが理解されるべきである。遅延線グループ0の通し番号a₀～a₁₅の値は0～15から選択され、遅延線グループ1の通し番号a₀～a₁₅の値は16～31から選択され、16個の通し番号が1つのグループとして使用される。残りは、類推によって推定されることができる。説明を容易にするために、特定の遅延線グループに関係なく、以下の説明では、遅延線グループの通し番号a₀～a₁₅の値が0～15から選択される場合は説明のために使用され、遅延線グループの実際の通し番号は、a₀～a₁₅に基づいて16＊k＋各通し番号であり、0≦k＜n／16である。すなわち、遅延線グループkの通し番号値は、a₀＋16＊k、a₁＋16＊k、．．．、及びa₁₅＋16＊kである。加えて、異なるグループ内の16本の遅延線は、同じ順序で番号付けされてもよく、異なる順序で番号付けされてもよい。一例としてn＝32が使用される。32本の遅延線値に含まれるグループ0の16本の遅延線の通し番号値a₀～a₁₅は｛0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15｝であり、すなわち、順次敵に0～15である。グループ1の16本の遅延線は、遅延線グループ0と一致する0～15の順序で番号付けされてもよいし、別の順序で番号付けされてもよい。これは、本明細書では具体的には限定されない。

想定し得る実装形態では、遅延線グループk（0≦k＜n／16）において、遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、及び遅延線a₁₅の遅延値は、第1の条件を満たす。具体的には、第1の条件は、
遅延線a₀の遅延値と遅延線a₁の遅延値との間の差が2Vシンボルであり、
遅延線a₂の遅延値と遅延線a₃の遅延値との間の差が2Vシンボルであり、
遅延線a₄の遅延値と遅延線a₅の遅延値との間の差が2Vシンボルであり
遅延線a₆の遅延値と遅延線a₇の遅延値との間の差が2Vシンボルであり、
遅延線a₈の遅延値と遅延線a₉の遅延値との間の差が2Vシンボルであり、
遅延線a₁₀の遅延値と遅延線a₁₁の遅延値との間の差が2Vシンボルであり、
遅延線a₁₂の遅延値と遅延線a₁₃の遅延値との間の差が2Vシンボルであり、
遅延線a₁₄の遅延値と遅延線a₁₅の遅延値との間の差が2Vシンボルである、
ことである。

クライアント側は、100Gb／sの各レーンとの8＊100Gインタフェースを有し、「100G RS－FEC」モードを使用することが留意されるべきである。前述の第1の条件が満たされ、V≧68である場合、32個のデータストリーム中のデータストリーム0～15（又はデータストリーム16～31）が遅延された後に毎回出力される16個のシンボルにおいて、シンボルa₀及びシンボルa₁は2つの異なるRSコードワードシンボルからのものであり、シンボルa₂及びシンボルa₃は2つの異なるRSコードワードシンボルからのものであり、．．．、シンボルa₁₄及びシンボルa₁₅は2つの異なるRSコードワードシンボルからのものである。この遅延設計態様は、カスケードFEC解決策の良好な性能を実装し、送信解決策の全体的なレイテンシを短縮するために、実装が容易であり、レイテンシが短いインターリーブ処理解決策のその後の使用を容易にする。

前述の説明に基づいて、16個の遅延線の各グループにおいて、遅延値が0シンボル、Vシンボル、2Vシンボル、及び3Vシンボルである遅延線の数は全て4である。

前述の説明に基づいて、遅延線グループk（0≦k＜n／16）において、遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、遅延線a₁₅の遅延値は、第2の条件を満たす。具体的には、第2の条件は、
遅延線a₀の遅延値、遅延線a₄の遅延値、遅延線a₈の遅延値、及び遅延線a₁₂の遅延値が互いに等しくなく、遅延線a₁の遅延値、遅延線a₅の遅延値、遅延線a₉の遅延値、及び遅延線a₁₃の遅延値が互いに等しくなく、遅延線a₂の遅延値、遅延線a₆の遅延値、遅延線a₁₀の遅延値、及び遅延線a₁₄の遅延値が互いに等しくなく、遅延線a₃の遅延値、遅延線a₇の遅延値、遅延線a₁₁の遅延値、及び遅延線a₁₅の遅延値が互いに等しくないことである。

クライアント側は、100Gb／sの各レーンとの1＊800Gインタフェース又は2＊400Gインタフェースを有することが留意されるべきである。第2の条件が満たされ、V≧68である場合、16個のデータストリーム内のデータストリーム0～15（又はデータストリーム16～31）が遅延された後に毎回出力される32個のシンボルにおいて、シンボルa₀、シンボルa₄、シンボルa₈、及びシンボルa₁₂は、4つの異なるRSコードワードシンボルからのものであり、シンボルa₁、シンボルa₅、シンボルa₉、及びシンボルa₁₃は、4つの異なるRSコードワードシンボルからのものであり、シンボルa₂、シンボルa₆、シンボルa₁₀、及びシンボルa₁₄は、4つの異なるRSコードワードシンボルからのものであり、シンボルa₃、シンボルa₇、シンボルa₁₁、及びシンボルa₁₅は、4つの異なるRSコードワードシンボルからのものである。この遅延設計態様は、カスケードFEC解決策の良好な性能を実装し、送信解決策の全体的なレイテンシを短縮するために、実装が容易でレイテンシが少ないインターリーブ処理解決策のその後の使用を容易にする。

前述の説明に基づいて、遅延線グループk（0≦k＜n／16）における遅延線a₀、遅延線a₂、遅延線a₄、遅延線a₆、遅延線a₈、遅延線a₁₀、遅延線a₁₂、遅延線a₁₄の遅延値は、第3の条件を満たす。具体的には、第3条件は、
遅延線a₀の遅延値と遅延線a₄の遅延値との間の差が2Vシンボルであり、遅延線a₂の遅延値と遅延線a₆の遅延値との間の差が2Vシンボルであり、遅延線a₈の遅延値と遅延線a₁₂の遅延値との間の差が2Vシンボルであり、遅延線a₁₀の遅延値と遅延線a₁₄の遅延値との間の差が2Vシンボルであることである。

クライアント側は、100Gb／sの各レーンとの4＊200Gインタフェースを有することが留意されるべきである。第1及び第3の条件が満たされ、V≧68である場合、16個のデータストリーム内のデータストリーム0～15（又はデータストリーム16～31）が遅延された後に毎回出力される32個のシンボルにおいて、シンボルa₀、シンボルa₁、シンボルa₄、及びシンボルa₅は、4つの異なるRSコードワードシンボルからのものであり、シンボルa₂、シンボルa₃、シンボルa₆、及びシンボルa₇は、4つの異なるRSコードワードシンボルからのものであり、シンボルa₈、シンボルa₉、シンボルa₁₂、及びシンボルa₁₃は、4つの異なるRSコードワードシンボルからのものであり、シンボルa₁₀、シンボルa₁₁、シンボルa₁₄、及びシンボルa₁₅は、4つの異なるRSコードワードシンボルからのものである。この遅延設計態様は、カスケードFEC解決策の良好な性能を実装し、送信解決策の全体的なレイテンシを短縮するために、実装が容易でレイテンシが少ないインターリーブ処理解決策のその後の使用を容易にする。

前述の説明に基づいて、第1の遅延値セット｛A｝が、遅延線グループk（0≦k＜n／16）における遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、及び遅延線a₁₅の遅延値を順次含み、第1の遅延値セット｛A｝は、
｛0、2V、0、2V、2V、0、2V、0、V、3V、V、3V、3V、V、3V、V｝、
｛0、2V、0、2V、2V、0、2V、0、V、3V、3V、V、3V、V、V、3V｝、
｛0、2V、0、2V、2V、0、2V、0、3V、V、V、3V、V、3V、3V、V｝、
｛0、2V、0、2V、2V、0、2V、0、3V、V、3V、V、V、3V、V、3V｝、
｛0、2V、V、3V、2V、0、3V、V、V、3V、0、2V、3V、V、2V、0｝、
｛0、2V、V、3V、2V、0、3V、V、V、3V、2V、0、3V、V、0、2V｝、
｛0、2V、V、3V、2V、0、3V、V、3V、V、0、2V、V、3V、2V、0｝、
｛0、2V、V、3V、2V、0、3V、V、3V、V、2V、0、V、3V、0、2V｝、
｛0、2V、2V、0、2V、0、0、2V、V、3V、V、3V、3V、V、3V、V｝、
｛0、2V、2V、0、2V、0、0、2V、V、3V、3V、V、3V、V、V、3V｝、
｛0、2V、2V、0、2V、0、0、2V、3V、V、V、3V、V、3V、3V、V｝、
｛0、2V、2V、0、2V、0、0、2V、3V、V、3V、V、V、3V、V、3V｝、
｛0、2V、3V、V、2V、0、V、3V、V、3V、0、2V、3V、V、2V、0｝、
｛0、2V、3V、V、2V、0、V、3V、V、3V、2V、0、3V、V、0、2V｝、
｛0、2V、3V、V、2V、0、V、3V、3V、V、0、2V、V、3V、2V、0｝、
｛0、2V、3V、V、2V、0、V、3V、3V、V、2V、0、V、3V、0、2V｝、
｛V、3V、0、2V、3V、V、2V、0、0、2V、V、3V、2V、0、3V、V｝、
｛V、3V、0、2V、3V、V、2V、0、0、2V、3V、V、2V、0、V、3V｝、
｛V、3V、0、2V、3V、V、2V、0、2V、0、V、3V、0、2V、3V、V｝、
｛V、3V、0、2V、3V、V、2V、0、2V、0、3V、V、0、2V、V、3V｝、
｛V、3V、V、3V、3V、V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
｛V、3V、V、3V、3V、V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
｛V、3V、V、3V、3V、V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
｛V、3V、V、3V、3V、V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
｛V、3V、2V、0、3V、V、0、2V、0、2V、V、3V、2V、0、3V、V｝、
｛V、3V、2V、0、3V、V、0、2V、0、2V、3V、V、2V、0、V、3V｝、
｛V、3V、2V、0、3V、V、0、2V、2V、0、V、3V、0、2V、3V、V｝、
｛V、3V、2V、0、3V、V、0、2V、2V、0、3V、V、0、2V、V、3V｝、
｛V、3V、3V、V、3V、V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
｛V、3V、3V、V、3V、V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
｛V、3V、3V、V、3V、V、V、3V、2V、0、0、2V、0、2V、2V、0｝、
｛V、3V、3V、V、3V、V、V、3V、2V、0、2V、0、0、2V、0、2V｝、
｛2V、0、0、2V、0、2V、2V、0、V、3V、V、3V、3V、V、3V、V｝、
｛2V、0、0、2V、0、2V、2V、0、V、3V、3V、V、3V、V、V、3V｝、
｛2V、0、0、2V、0、2V、2V、0、3V、V、V、3V、V、3V、3V、V｝、
｛2V、0、0、2V、0、2V、2V、0、3V、V、3V、V、V、3V、V、3V｝、
｛2V、0、V、3V、0、2V、3V、V、V、3V、0、2V、3V、V、2V、0｝、
｛2V、0、V、3V、0、2V、3V、V、V、3V、2V、0、3V、V、0、2V｝、
｛2V、0、V、3V、0、2V、3V、V、3V、V、0、2V、V、3V、2V、0｝、
｛2V、0、V、3V、0、2V、3V、V、3V、V、2V、0、V、3V、0、2V｝、
｛2V、0、2V、0、0、2V、0、2V、V、3V、V、3V、3V、V、3V、V｝、
｛2V、0、2V、0、0、2V、0、2V、V、3V、3V、V、3V、V、V、3V｝、
｛2V、0、2V、0、0、2V、0、2V、3V、V、V、3V、V、3V、3V、V｝、
｛2V、0、2V、0、0、2V、0、2V、3V、V、3V、V、V、3V、V、3V｝、
｛2V、0、3V、V、0、2V、V、3V、V、3V、0、2V、3V、V、2V、0｝、
｛2V、0、3V、V、0、2V、V、3V、V、3V、2V、0、3V、V、0、2V｝、
｛2V、0、3V、V、0、2V、V、3V、3V、V、0、2V、V、3V、2V、0｝、
｛2V、0、3V、V、0、2V、V、3V、3V、V、2V、0、V、3V、0、2V｝、
｛3V、V、0、2V、V、3V、2V、0、0、2V、V、3V、2V、0、3V、V｝、
｛3V、V、0、2V、V、3V、2V、0、0、2V、3V、V、2V、0、V、3V｝、
｛3V、V、0、2V、V、3V、2V、0、2V、0、V、3V、0、2V、3V、V｝、
｛3V、V、0、2V、V、3V、2V、0、2V、0、3V、V、0、2V、V、3V｝、
｛3V、V、V、3V、V、3V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
｛3V、V、V、3V、V、3V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
｛3V、V、V、3V、V、3V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
｛3V、V、V、3V、V、3V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
｛3V、V、2V、0、V、3V、0、2V、0、2V、V、3V、2V、0、3V、V｝、
｛3V、V、2V、0、V、3V、0、2V、0、2V、3V、V、2V、0、V、3V｝、
｛3V、V、2V、0、V、3V、0、2V、2V、0、V、3V、0、2V、3V、V｝、
｛3V、V、2V、0、V、3V、0、2V、2V、0、3V、V、0、2V、V、3V｝、
｛3V、V、3V、V、V、3V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
｛3V、V、3V、V、V、3V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
｛3V、V、3V、V、V、3V、V、3V、2V、0、0、2V、0、2V、2V、0｝、及び
｛3V、V、3V、V、V、3V、V、3V、2V、0、2V、0、0、2V、0、2V｝
のうちの1つを含む。

クライアント側は、100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェース（「100G RS－FEC－Int」及び「100G RS－FEC」モードを含む）を有することが留意されるべきである。前述の第1の遅延値セット｛A｝が満たされ、V≧68である場合、16個のデータストリーム中のデータストリーム0～15（又はデータストリーム16～31）が遅延された後に毎回出力される32個のシンボルにおいて、シンボルa₀、シンボルa₁、シンボルa₄、シンボルa₅、シンボルa₈、シンボルa₉、シンボルa₁₂、及びシンボルa₁₃は、8個の異なるRSコードワードシンボルからのものであり、シンボルa₂、シンボルa₃、シンボルa₆、シンボルa₇、シンボルa₁₀、シンボルa₁₁、シンボルa₁₄、及びシンボルa₁₅は、8個の異なるRSコードワードシンボルからのものである。この遅延設計態様は、カスケードFEC解決策の良好な性能を実装し、送信解決策の全体的なレイテンシを短縮するために、実装が容易でレイテンシが少ないインターリーブ処理解決策のその後の使用を容易にする。

前述の説明に基づいて、遅延線グループk（0≦k＜n／16）において、遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、遅延線a₁₅の遅延値は、第4の条件を満たす。具体的に、第4の条件は、
遅延線a₀の遅延値と遅延線a₂の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁の遅延値と遅延線a₃の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₂の遅延値と遅延線a₄の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₃の遅延値と遅延線a₅の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₄の遅延値と遅延線a₆の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₅の遅延値と遅延線a₇の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₈の遅延値と遅延線a₁₀の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₉の遅延値と遅延線a₁₁の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁₀の遅延値と遅延線a₁₂の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁₁の遅延値と遅延線a₁₃の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁₂の遅延値と遅延線a₁₄の遅延値とが等しく又は2Vシンボルの差を有し、
遅延線a₁₃の遅延値と遅延線a₁₅の遅延値とが等しく又は2Vシンボルの差を有する、
ことである。

第1の遅延値セット｛A｝及び第4の条件に基づいて、第2の遅延値セット｛B｝は、遅延線グループk（0≦k＜n／16）における遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、及び遅延線a₁₅の遅延値を順次含み、第2の遅延値セット｛B｝は、
｛0、2V、0、2V、2V、0、2V、0、V、3V、V、3V、3V、V、3V、V｝、
｛0、2V、0、2V、2V、0、2V、0、V、3V、3V、V、3V、V、V、3V｝、
｛0、2V、0、2V、2V、0、2V、0、3V、V、V、3V、V、3V、3V、V｝、
｛0、2V、0、2V、2V、0、2V、0、3V、V、3V、V、V、3V、V、3V｝、
｛0、2V、2V、0、2V、0、0、2V、V、3V、V、3V、3V、V、3V、V｝、
｛0、2V、2V、0、2V、0、0、2V、V、3V、3V、V、3V、V、V、3V｝、
｛0、2V、2V、0、2V、0、0、2V、3V、V、V、3V、V、3V、3V、V｝、
｛0、2V、2V、0、2V、0、0、2V、3V、V、3V、V、V、3V、V、3V｝、
｛V、3V、V、3V、3V、V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
｛V、3V、V、3V、3V、V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
｛V、3V、V、3V、3V、V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
｛V、3V、V、3V、3V、V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
｛V、3V、3V、V、3V、V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
｛V、3V、3V、V、3V、V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
｛V、3V、3V、V、3V、V、V、3V、2V、0、0、2V、0、2V、2V、0｝、
｛V、3V、3V、V、3V、V、V、3V、2V、0、2V、0、0、2V、0、2V｝、
｛2V、0、0、2V、0、2V、2V、0、V、3V、V、3V、3V、V、3V、V｝、
｛2V、0、0、2V、0、2V、2V、0、V、3V、3V、V、3V、V、V、3V｝、
｛2V、0、0、2V、0、2V、2V、0、3V、V、V、3V、V、3V、3V、V｝、
｛2V、0、0、2V、0、2V、2V、0、3V、V、3V、V、V、3V、V、3V｝、
｛2V、0、2V、0、0、2V、0、2V、V、3V、V、3V、3V、V、3V、V｝、
｛2V、0、2V、0、0、2V、0、2V、V、3V、3V、V、3V、V、V、3V｝、
｛2V、0、2V、0、0、2V、0、2V、3V、V、V、3V、V、3V、3V、V｝、
｛2V、0、2V、0、0、2V、0、2V、3V、V、3V、V、V、3V、V、3V｝、
｛3V、V、V、3V、V、3V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
｛3V、V、V、3V、V、3V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
｛3V、V、V、3V、V、3V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
｛3V、V、V、3V、V、3V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
｛3V、V、3V、V、V、3V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
｛3V、V、3V、V、V、3V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
｛3V、V、3V、V、V、3V、V、3V、2V、0、0、2V、0、2V、2V、0｝、及び
｛3V、V、3V、V、V、3V、V、3V、2V、0、2V、0、0、2V、0、2V｝
のうちの1つを含む。

前述の説明に基づいて、遅延線の通し番号値セット｛C｝は、a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅の値を順次含み、通し番号値セット｛C｝は、
｛0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15｝、
｛0、1、2、3、4、5、6、7、8、9、10、11、14、15、12、13｝、
｛0、1、2、3、4、5、6、7、10、11、8、9、12、13、14、15｝、
｛0、1、2、3、4、5、6、7、10、11、8、9、14、15、12、13｝、
｛0、1、2、3、6、7、4、5、8、9、10、11、12、13、14、15｝、
｛0、1、2、3、6、7、4、5、8、9、10、11、14、15、12、13｝、
｛0、1、2、3、6、7、4、5、10、11、8、9、12、13、14、15｝、
｛0、1、2、3、6、7、4、5、10、11、8、9、14、15、12、13｝、
｛2、3、0、1、4、5、6、7、8、9、10、11、12、13、14、15｝、
｛2、3、0、1、4、5、6、7、8、9、10、11、14、15、12、13｝、
｛2、3、0、1、4、5、6、7、10、11、8、9、12、13、14、15｝、
｛2、3、0、1、4、5、6、7、10、11、8、9、14、15、12、13｝、
｛2、3、0、1、6、7、4、5、8、9、10、11、12、13、14、15｝、
｛2、3、0、1、6、7、4、5、8、9、10、11、14、15、12、13｝、
｛2、3、0、1、6、7、4、5、10、11、8、9、12、13、14、15｝、
｛2、3、0、1、6、7、4、5、10、11、8、9、14、15、12、13｝、
｛0、3、1、2、4、7、5、6、8、11、9、10、12、15、13、14｝、
｛0、3、1、2、4、7、5、6、8、11、9、10、13、14、12、15｝、
｛0、3、1、2、4、7、5、6、9、10、8、11、12、15、13、14｝、
｛0、3、1、2、4、7、5、6、9、10、8、11、13、14、12、15｝、
｛0、3、1、2、5、6、4、7、8、11、9、10、12、15、13、14｝、
｛0、3、1、2、5、6、4、7、8、11、9、10、13、14、12、15｝、
｛0、3、1、2、5、6、4、7、9、10、8、11、12、15、13、14｝、
｛0、3、1、2、5、6、4、7、9、10、8、11、13、14、12、15｝、
｛1、2、0、3、4、7、5、6、8、11、9、10、12、15、13、14｝、
｛1、2、0、3、4、7、5、6、8、11、9、10、13、14、12、15｝、
｛1、2、0、3、4、7、5、6、9、10、8、11、12、15、13、14｝、
｛1、2、0、3、4、7、5、6、9、10、8、11、13、14、12、15｝、
｛1、2、0、3、5、6、4、7、8、11、9、10、12、15、13、14｝、
｛1、2、0、3、5、6、4、7、8、11、9、10、13、14、12、15｝、
｛1、2、0、3、5、6、4、7、9、10、8、11、12、15、13、14｝、及び
｛1、2、0、3、5、6、4、7、9、10、8、11、13、14、12、15｝
のうちの1つを含む。

以下では、この出願で提供される幾つかの特定のデータインターリーブ実装形態について説明する。

以下の幾つかの実装形態は、n＝32の例を使用して説明されることが留意されるべきである。第1のシンボルセットは32個の第1のシンボルサブセットを含む。n個の遅延線は、2つのグループ、すなわち、遅延線グループ0及び遅延線グループ1を含む。具体的には、32個の第1のシンボルサブセットの通し番号値は、b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、b₁₅、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁を含む。b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、及びb₁₅はそれぞれ、遅延線グループ0の遅延線通し番号値a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅に順に等しい。b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁はそれぞれ、遅延線グループ1の遅延線通し番号値a₀＋16、a₁＋16、a₂＋16、a₃＋16、a₄＋16、a₅＋16、a₆＋16、a₇＋16、a₈＋16、a₉＋16、a₁₀＋16、a₁₁＋16、a₁₂＋16、a₁₃＋16、a₁₄＋16、及びa₁₅＋16に順に等しい。遅延線グループ0の遅延線通し番号値a₀～a₁₅及び遅延線グループ1の遅延線通し番号値a₀～a₁₅の両方は、前述の通し番号値セット｛C｝内のいずれか1つであってもよく、遅延線グループ0の遅延線通し番号値a₀～a₁₅及び遅延線グループ1の遅延線通し番号値a₀～a₁₅は同じであっても異なっていてもよいことが理解されるべきである。

クライアント側は、100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェース（「100G RS－FEC－Int」及び「100G RS－FEC」モードを含む）を有することが留意されるべきである。前述の第1の遅延値セット｛A｝が満たされ、かつV≧68である場合、32個のデータストリームが遅延された後に毎回出力される32個のシンボルのうち、シンボルb₀、シンボルb₁、シンボルb₄、シンボルb₅、シンボルb₈、シンボルb₉、シンボルb₁₂、シンボルb₁₃、及びシンボルb₁₆；及びシンボルb₁₇、シンボルb₂₀、シンボルb₂₁、シンボルb₂₄、シンボルb₂₅、シンボルb₂₈、及びシンボルb₂₉（又は、シンボルb₁₈、シンボルb₁₉、シンボルb₂₂、シンボルb₂₃、シンボルb₂₆、シンボルb₂₇、シンボルb₃₀、シンボルb₃₁）は、16個の異なるRSコードワードシンボルからのものであり、32シンボルにおいて、シンボルb₂、シンボルb₃、シンボルb₆、シンボルb₇、シンボルb₁₀、シンボルb₁₁、シンボルb₁₄、シンボルb₁₅、及びシンボルb₁₆；及びシンボルb₁₇、シンボルb₂₀、シンボルb₂₁、シンボルb₂₄、シンボルb₂₅、シンボルb₂₈、及びシンボルb₂₉（又は、シンボルb₁₈、シンボルb₁₉、シンボルb₂₂、シンボルb₂₃、シンボルb₂₆、シンボルb₂₇、シンボルb₃₀、シンボルb₃₁）は、16個の異なるRSコードワードシンボルからのものである。この遅延設計態様は、カスケードFEC解決策の良好な性能を実装し、送信解決策の全体的なレイテンシを短縮するために、実装が容易でレイテンシが少ないインターリーブ処理解決策のその後の使用を容易にする。

第1のデータインターリーブ実装形態：n＝32、m＝1、c＝8、及びr＝4。具体的には、各第1のシンボルセットは32個の第1のシンボルサブセットを含み、各第1のシンボルサブセットは1つのシンボルを含む。各第2のシンボルセットは4つの第2のシンボルサブセットを含み、各第2のシンボルサブセットは8個のシンボルを含む。

各第2のシンボルサブセット内の8個のシンボルは第5の条件を満たす。具体的に、第5の条件は、以下の条件、すなわち、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、及び
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものである、
のうちのいずれか1つを含む。

想定し得る実装形態では、第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjは、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、x＝i＋j＊4、0≦i＜4、及び0≦j＜8である。具体的には、表1に示す第2のシンボルセットがデータインターリーブ規則に従って得られることができ、各行は1つの第2のシンボルサブセットを表す。表1に示すように、行i及び列jの数字xは、インターリーブによって得られた第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_x内のシンボルからのものであることを示す。表1の任意の2つの行の位置の転置もこの出願で提供されるデータインターリーブ規則に属し、表1の各行の8桁の位置の転置もこの出願で提供されるデータインターリーブ規則に属することが留意されるべきである。

別の想定し得る実装形態では、第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjは、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
、0≦i＜4、0≦j＜8、Y％Zは、YをZで割ることによって得られた余りを表し、
は、YをZで割ることによって得られた商を表す。具体的には、表2に示す第2のシンボルセットは、データインターリーブ規則に従って得られてもよく、各行は1つの第2のシンボルサブセットを表す。表2に示すように、行i及び列jの数字xは、インターリーブによって得られた第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_x内のシンボルからのものであることを示す。表2の任意の2つの行の位置の転置もこの出願で提供されるデータインターリーブ規則に属し、表2の各行の8桁の位置の転置もこの出願で提供されるデータインターリーブ規則に属することが留意されるべきである。

第2のデータインターリーブ実装形態：n＝32、m＝1、c＝16、及びr＝2。具体的には、各第1のシンボルセットは32個の第1のシンボルサブセットを含み、各第1のシンボルサブセットは1つのシンボルを含む。各第2のシンボルセットは、2つの第2のシンボルサブセットを含み、各第2のシンボルサブセットは、16個のシンボルを含む。

各第2のシンボルサブセット内の16個のシンボルが第6の条件を満たす。具体的には、第6の条件は、以下の条件、すなわち、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、及び
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものである、
のうちのいずれか1つを含む。

想定し得る実装形態では、第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjは、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
、0≦i＜2、0≦j＜16、Y％Zは、YをZで割ることによって得られた余りを表し、
は、YをZで割ることによって得られた商を表す。具体的には、表3に示す第2のシンボルセットは、データインターリーブ規則に従って得られることができ、各行は1つの第2のシンボルサブセットを表す。表3に示すように、行i及び列jの数字xは、インターリーブによって得られた第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_x内のシンボルからのものであることを示す。表3の任意の2つの行の位置の転置もこの出願で提供されるデータインターリーブ規則に属し、表3の各行の16桁の位置の転置もこの出願で提供されるデータインターリーブ規則に属することが留意されるべきである。

別の想定し得る実装形態では、第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjは、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
、0≦i＜2、0≦j＜16、Y％Zは、YをZで割ることによって得られた余りを表し、
は、YをZで割ることによって得られた商を表す。具体的には、表4に示す第2のシンボルセットは、データインターリーブ規則に従って得られてもよく、各行は1つの第2のシンボルサブセットを表す。表4に示すように、行i及び列jの数字xは、インターリーブによって得られた第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_x内のシンボルからのものであることを示す。表4の任意の2つの行の位置の転置もこの出願で提供されるデータインターリーブ規則に属し、表4の各行の16桁の位置の転置もこの出願で提供されるデータインターリーブ規則に属することが留意されるべきである。

別の想定し得る実装形態では、第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjは、第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
、0≦i＜2、0≦j＜16、Y％Zは、YをZで割ることによって得られた余りを表し、
は、YをZで割ることによって得られた商を表す。具体的には、表5に示す第2のシンボルセットは、データインターリーブ規則に従って得られてもよく、各行は1つの第2のシンボルサブセットを表す。表5に示すように、行i及び列jの数字xは、インターリーブによって得られた第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_x内のシンボルからのものであることを示す。表5の任意の2つの行の位置の転置もこの出願で提供されるデータインターリーブ規則に属し、表5の各行の16桁の位置の転置もこの出願で提供されるデータインターリーブ規則に属することが留意されるべきである。

第3のデータインターリーブ実装形態：n＝32、m＝3、c＝12、及びr＝8。具体的には、各第1のシンボルセットは32個の第1のシンボルサブセットを含み、各第1のシンボルサブセットは3個のシンボルを含む。各第2のシンボルセットは8個の第2のシンボルサブセットを含み、各第2のシンボルサブセットは12個のシンボルを含む。

各第2のシンボルサブセット内の12個のシンボルは第7の条件を満たす。具体的に、第7の条件は、以下の条件、すなわち、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内の4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内における6つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における6つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内の6つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
各第2のシンボルサブセット内の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における6つの第1のシンボルサブセットからのものである、及び
各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものである、
のうちのいずれか1つを含む。

想定し得る実装形態では、第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjは、第1のシンボルセット内の第1のシンボルサブセットb_x％32内のシンボル
からのものであり、
、0≦i＜8、0≦j＜12、Y％Zは、YをZで割ることによって得られた余りを表し、
は、YをZで割ることによって得られた商を表す。具体的には、表6に示す第2のシンボルセットは、データインターリーブ規則に従って得られてもよく、各行は1つの第2のシンボルサブセットを表す。表6に示すように、行i及び列jの数字xは、インターリーブによって得られた第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_x％32内のシンボル
からのものであることを示す。表6の任意の2つの行の位置の転置もこの出願で提供されるデータインターリーブ規則に属し、表6の各行の12桁の位置の転置もこの出願で提供されるデータインターリーブ規則に属することが留意されるべきである。

別の想定し得る実装形態では、第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjは、第1のシンボルセット内の第1のシンボルサブセットb_x％32内のシンボル
からのものであり、
、0≦i＜8、0≦j＜12、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。具体的には、表7に示す第2のシンボルセットは、データインターリーブ規則に従って得られてもよく、各行は1つの第2のシンボルサブセットを表す。表7に示すように、行i及び列jの数字xは、インターリーブによって得られた第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_x％32内のシンボル
からのものであることを示す。表7の任意の2つの行の位置の転置もこの出願で提供されるデータインターリーブ規則に属し、表7の各行の12桁の位置の転置もこの出願で提供されるデータインターリーブ規則に属することが留意されるべきである。

別の想定し得る実装形態では、各第2のシンボルサブセット内の12個のシンボルが第8の条件を満たし、第8の条件は、各第2のシンボルサブセット内の4つのシンボルがそれぞれ、第1のシンボルセットにおける、第1のシンボルサブセットk₁内のシンボル0、第1のシンボルサブセットk₁＋8内のシンボル0、第1のシンボルサブセットk₁＋16内のシンボル0、及び第1のシンボルサブセットk₁＋24内のシンボル0からのものであり、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセットにおける、第1のシンボルサブセットk₂内のシンボル1、第1のシンボルサブセットk₂＋8内のシンボル1、第1のシンボルサブセットk₂＋16内のシンボル1、及び第1のシンボルサブセットk₂＋24内のシンボル1からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、第1のシンボルセットにおける、第1のシンボルサブセットk₃内のシンボル2、第1のシンボルサブセットk₃＋8内のシンボル2、第1のシンボルサブセットk₃＋16内のシンボル2、及び第1のシンボルサブセットk₃＋24内のシンボル2からのものである、ことを含み、k₁、k₂、及びk₃が互いに等しくなく、n個の遅延線内の遅延線16k₁＋z₁の遅延値及び遅延線16k₁＋z₁＋2の遅延値が等しいか、又は2Vシンボルの差を有する。

第2のシンボルセットの第2のシンボルサブセットiのシンボルjは、第1のシンボルセットの第1のシンボルサブセットb_x％32のシンボル
からのものであり、
、0≦i＜8、0≦j＜12、Y％Zは、YをZで割ることによって得られた余りを表し、
は、YをZで割ることによって得られた商を表し、Gは、2、6、10、14、18、22、26、又は30である。具体的には、G＝2の場合、表8に示す第2のシンボルセットをデータインターリーブ規則に従って得られることができ、各行は1つの第2のシンボルサブセットを表す。表8に示すように、行i及び列jの数字xは、インターリーブによって得られた第2のシンボルセット内の第2のシンボルサブセットi内のシンボルjが、第1のシンボルセット内の第1のシンボルサブセットb_x％32内のシンボル
からのものであることを示す。表8の任意の2つの行の位置の転置もこの出願で提供されるデータインターリーブ規則に属し、表8の各行の12桁の位置の転置もこの出願で提供されるデータインターリーブ規則に属することが留意されるべきである。

以下は、図10に示すデータインターリーブ方法の完全な手順を説明するための幾つかの特定の実施形態を提供する。

実施形態1：n＝32、32個の遅延線は2つのグループを含み、各グループは16個の遅延線を含む。各グループの16本の遅延線の通し番号値a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅は｛0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15｝である。32個の第1のシンボルサブセットb₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、b₁₅、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁の通し番号値は｛0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31｝である。

図13A及び図13Bは、この出願の一実施形態に係る32本の遅延線の概略分布図である。図13A及び図13Bに示すように、32個のデータストリームはそれぞれ32個の遅延線に対応し、遅延線は0、Q、2Q、又は3Q個の記憶素子Dを含んでもよく、各記憶素子Dはd個のシンボルを記憶してもよい。言い換えれば、遅延線の遅延値は、0、Vシンボル、2Vシンボル、又は3Vシンボルであってもよく、V＝Q＊dである。16本の遅延線の各グループにおいて、遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、遅延線a₁₅の遅延値は｛0、2V、0、2V、2V、0、2V、0、V、3V、3V、3V、V、3V、V｝である。対応して、遅延線0～31の遅延シンボルの数はそれぞれ｛0、2V、0、2V、2V、0、2V、0、V、3V、V、3V、3V、V、3V、V、0、2V、0、2V、2V、0、2V、0、V、3V、V、3V、3V、V、3V、V｝である。具体的には、遅延器は、各遅延線の右端の記憶素子からd個のシンボルを出力し、32＊d個のシンボルを得る。対応して、各遅延線において記憶素子に記憶されているシンボルは、dシンボルだけ右方向にシフトされている。また、32個のデータストリームのそれぞれからd個のシンボルが得られ、32本の遅延線のうちの左端の記憶素子に別々に書き込まれる。遅延線が0個の記憶素子（例えば、図13A及び図13Bの遅延線0、2、5、7、16、18、21、及び23）を含む場合、遅延線から出力されるd個のシンボルは、現在の動作により、対応するPCS又はFECレーンデータストリームから得られるd個のシンボルであることが理解されるべきである。1回の遅延動作で各遅延線からd個のシンボルが出力されることが理解されるべきである。d≦L＊mの場合、φ＊dシンボルを得るためにφ回遅延演算が繰り返し行われることができ、φ＊d≧L＊m、φは正の整数である。

インターリーバは、L個の第1のシンボルセットを得るために、32個の遅延データストリームのそれぞれからL＊m個のシンボルを得る。各第1のシンボルセットは32個の第1のシンボルサブセットを含み、各第1のシンボルサブセットはm個のシンボルを含む。各第1のシンボルセットの第1のシンボルサブセットh（0≦h＜32）内のm個のシンボルは、遅延データストリームhからのものである。インターリーバは、L個の第2のシンボルセットを得るためにL個の第1のシンボルセットを別々にインターリーブし、第2のシンボルセットはr＊c個のシンボルを含む。各第2のシンボルセットはr個の第2のシンボルサブセットを含み、各第2のシンボルサブセットはc個のシンボルを含み、32＊m＝r＊cである。

第1のシンボルセットは、代替的に、32行m列のシンボルを含むシンボル行列であってもよく、第1のシンボル行列と呼ばれることが留意されるべきである。第2のシンボルセットは、代替的に、シンボルのr行及びc列を含むシンボル行列であってもよく、第2のシンボル行列と呼ばれる。この場合、遅延データストリームhから得られたL＊m個のシンボルは、L個の第1のシンボル行列の行hの列mにそれぞれ送られる。各第1のシンボル行列の行h内のm個のシンボルは、遅延データストリームhからのものである。インターリーバは、L個の第2のシンボル行列を得るために、L個の第1のシンボル行列のそれぞれにおいて32＊m個のシンボルをインターリーブし、第2のシンボル行列は、シンボルのr行及びc列を含む。

図14は、この出願の一実施形態に係るL個の第1のシンボル行列をインターリーブする概略図である。図14に示すように、想定し得る実装形態では、インターリーバはL個のインターリーブサブユニットを含み、L個のインターリーブサブユニットはL個の第1のシンボル行列を別々にインターリーブしてL個の第2のシンボル行列を得る。具体的には、データ分割ユニット
は、遅延データストリームh（0≦h＜32）からL＊m個のシンボルを得て、L＊m個のシンボルはL個のグループを含み、各グループはm個のシンボルを含む。L個のシンボルグループは、L個の第1のシンボル行列の行hにそれぞれ送られる。別の想定し得る実装形態では、インターリーバは、複数のインターリーブサブユニットに分割される必要はない。インターリーバは、第2のシンボル行列を得るために第1のシンボル行列をインターリーブし、L個の第2のシンボル行列を得るためにL回動作を繰り返す。更に別の想定し得る実装形態では、インターリーバは複数のインターリーブ部分ユニットに分割される必要はなく、インターリーバは、n個の遅延データストリームからL＊n＊m個のシンボルを得た後に1つのシンボル行列を得る。シンボル行列は、n行L＊m列のシンボルを含み、L個の第1のシンボル行列を結合することによって形成された1つのシンボル行列と考えられることができる。同様に、インターリーバは、n行L＊m列のシンボルを含むシンボル行列をインターリーブして、別のシンボル行列を得る。別のシンボル行列は、シンボルのL＊r行及びc列を含み、L個の第2のシンボル行列を結合することによって形成された1つのシンボル行列と考えられることができる。

一例では、第1のシンボル行列は32行1列のシンボルを含み、第2のシンボル行列は2行16列のシンボルを含み、L＝1、Q＝68、d＝1である。具体的には、インターリーバは、32個の遅延データストリームのそれぞれから1シンボルを得て、遅延線内の各記憶素子Dは、d＝1シンボルを記憶し、各シンボルは、10ビットを含む。V＝Q＊d＝68であり、各遅延線の遅延値は、0シンボル、68シンボル、136シンボル、又は204シンボルである。具体的には、32本の遅延線の遅延値が表9に示されることができる。

第2のシンボル行列のi行j列（0≦i＜2、0≦j＜16）のシンボルは、第1のシンボル行列のb_x＝x行のシンボルからのものであり、負でない整数
、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。データインターリーブ規則は、以下の表10を使用して表されることができる。表10において、行i及び列jの数字xは、第2のシンボル行列の行i及び列jのシンボルが、第1のシンボル行列の行b_x＝x及び列0のシンボルからのものであることを示し、0≦i＜2、0≦j＜16、及び0≦x＜32である。インターリーバが第2のシンボル行列を出力した後、内符号エンコーディング装置は、第2のシンボル行列の2つの行の16個のシンボルに対して内符号エンコーディングを別々に行って、2つのコードワードを得る。内符号エンコーディングにハミング（170、160）が使用される場合、インターリーバによって出力される合計320ビットの32シンボルに対して内符号エンコーディングが行われ、合計2＊170＝340ビットの2つの内符号コードワードが得られることができる。

前述の例は、L＝1の実装形態を提供する。これに基づいて、L＞1の実装形態は更に拡張されることができる。これは適用シナリオの拡張である。具体的な実装形態については、前述の説明を参照されたい。本明細書では詳細は再び説明されない。以下に、幾つかの典型的なパラメータの組み合わせを提供する。

L＝2、d＝2、Q＝34、V＝Q＊d＝68である。インターリーバはL個の2＊16個の第2のシンボル行列を出力し、ここでL＝2であり、2＊L＝4個のコードワードを得るために内符号エンコーディングが行われる。

L＝3、d＝3、Q＝24、V＝Q＊d＝72である。インターリーバはL個の2＊16個の第2のシンボル行列を出力し、ここでL＝3であり、2＊L＝6個のコードワードを得るために内符号エンコーディングが行われる。

L＝4、d＝4、Q＝17、V＝Q＊d＝68である。インターリーバはL個の2＊16個の第2のシンボル行列を出力し、ここでL＝4であり、2＊L＝8個のコードワードを得るために内符号エンコーディングが行われる。

L＝5、d＝5、Q＝14、V＝Q＊d＝70である。インターリーバはL個の2＊16個の第2のシンボル行列を出力し、ここでL＝5であり、2＊L＝10個のコードワードを得るために内符号エンコーディングが行われる。

L＝6、d＝6、Q＝12、V＝Q＊d＝72である。インターリーバはL個の2＊16個の第2のシンボル行列を出力し、ここでL＝6であり、2＊L＝12個のコードワードを得るために内符号エンコーディングが行われる。

L＝8、d＝8、Q＝9、V＝Q＊d＝72である。インターリーバはL個の2＊16個の第2のシンボル行列を出力し、ここでL＝8であり、2＊L＝16個のコードワードを得るために内符号エンコーディングが行われる。

L＝12、d＝12、Q＝6、V＝Q＊d＝72である。インターリーバはL個の2＊16個の第2のシンボル行列を出力し、ここでL＝12であり、2＊L＝24個のコードワードを得るために内符号エンコーディングが行われる。

L＝16、d＝16、Q＝5、V＝Q＊d＝80である。インターリーバはL個の2＊16個の第2のシンボル行列を出力し、ここでL＝16であり、2＊L＝32個のコードワードを得るために内符号エンコーディングが行われる。

以下では、説明のための例としてL＝5を使用する。第1のシンボル行列は32行及び1列のシンボルを含み、第2のシンボル行列は2行及び16列のシンボルを含む。インターリーバは、図14に示された構造を使用することができ、具体的には、インターリーバは、5つのインターリーブサブユニットを含む。遅延線内の各記憶素子Dは、d＝5シンボルを記憶することができ、各シンボルは10ビットを含み、各遅延線の遅延値は、0シンボル、70シンボル、140シンボル、又は210シンボルである。具体的には、32本の遅延線の遅延値が表11に示されることができる。

図15は、この出願の一実施形態に係る、L＝5のシナリオにおけるデータインターリーブの概略図である。L＝1であるシナリオで提供されるインターリーブ規則に基づいて、具体的には、第2のシンボル行列のi行j列（0≦i＜2、0≦j＜16）のシンボルは、第1のシンボル行列のb_x＝x行のシンボルからのものであり、負でない整数
、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。図15に示すように、5つの第1のシンボル行列を5つのインターリーブするサブユニットによって別々にインターリーブすることによって、5つの第2のシンボル行列が得られることができる。第1のシンボル行列の桁は第1のシンボル行列の行の数を表し、第2のシンボル行列の桁xは、第2のシンボル行列の位置のシンボルが第1のシンボル行列の行xからのものであることを表す。インターリーバが5つの第2のシンボル行列を出力した後、内符号エンコーディング装置は、5つの第2のシンボル行列の各行の16個のシンボルに対して内符号エンコーディングを行って、2＊L＝10個のコードワードを得る。内符号エンコーディングにハミング（170、160）が使用される場合、インターリーバによって出力される合計1600ビットの160シンボルに対して内符号エンコーディングが行われ、合計10＊170＝1700ビットの10個の内符号コードワードが得られることができる。

本実施形態では、L＝1、d＝1の場合、32本の遅延線の中で最も高い遅延は、3V＝3Q＊d＝3＊68＊1＝204シンボル、すなわち2040ビットである。L＝5、d＝5の場合、32本の遅延線の中で最も高い遅延は、3V＝3Q＊d＝3＊14＊5＝210シンボル、すなわち2100ビットである。必要な遅延は小さい。内符号エンコーディングにハミング（170、160）が使用される場合、各ハミングコードワードは、合計16シンボルとなる160ビットの情報ビットを有する。クライアント側で100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェースの場合、各ハミング情報ビット内の16個のシンボルは、16個の異なる外符号コードワードからのものである。これにより、カスケードFEC溶液全体の良好な性能を保証する。超低レイテンシを必要とする幾つかのシナリオでは、より小さい値のVが使用され得ることが理解されるべきである。この場合、各ハミングコードワード内の16個のシンボルは、16個未満の異なる外符号コードワードからのものである。性能はわずかに劣化するが、解決策に対応する全体的な送信レイテンシは低い。

実施形態2：n＝32、32個の遅延線は2つのグループを含み、各グループは16個の遅延線を含む。各グループの16本の遅延線のa₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅の通し番号値は｛0、3、1、2、4、7、5、6、8、11、9、10、12、15、13、14｝である。32個の第1のシンボルサブセットb₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、b₁₅、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁の通し番号値は｛0、3、1、2、4、7、5、6、8、11、9、10、12、15、13、14、16、19、17、18、20、23、21、22、24、27、25、26、28、31、29、30｝である。

図16A及び図16Bは、この出願の一実施形態に係る32個の遅延線の別の概略分布図である。図16A及び図16Bに示すように、32個のデータストリームはそれぞれ32個の遅延線に対応し、遅延線は0個、Q個、2Q個、又は3Q個の記憶素子Dを含んでもよく、各記憶素子Dはd個のシンボルを記憶してもよい。言い換えれば、遅延線の遅延値は、0、Vシンボル、2Vシンボル、又は3Vシンボルであってもよく、V＝Q＊dである。16本の遅延線の各グループにおいて、遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、遅延線a₁₅の遅延値は｛0、2V、0、2V、2V、0、2V、0、V、3V、3V、3V、V、3V、V｝である。対応して、遅延線0から31の遅延シンボルの数はそれぞれ｛0、0、2V、2V、2V、2V、0、0、V、V、3V、3V、3V、3V、V、V、0、0、2V、2V、2V、2V、0、0、V、V、3V、3V、3V、3V、V、V｝である。具体的には、遅延器は、各遅延線の右端の記憶素子からd個のシンボルを出力し、32＊d個のシンボルを得る。対応して、各遅延線において記憶素子に記憶されているシンボルは、dシンボルだけ右方向にシフトされている。また、32個のデータストリームのそれぞれからd個のシンボルが得られ、32本の遅延線のうちの左端の記憶素子に別々に書き込まれる。遅延線が0個の記憶素子（例えば、図16A及び図16Bの遅延線0、1、6、7、16、17、22、及び23）を含む場合、遅延線から出力されるd個のシンボルは、現在の動作により、対応するPCS又はFECレーンデータストリームから得られるd個のシンボルであることが理解されるべきである。1回の遅延動作で各遅延線からd個のシンボルが出力されることが理解されるべきである。d≦L＊mの場合、φ＊dシンボルを得るためにφ回遅延演算が繰り返し行われることができ、φ＊d≧L＊m、φは正の整数である。

インターリーバは、L個の第1のシンボルセットを得るために、32個の遅延データストリームのそれぞれからL＊m個のシンボルを得る。各第1のシンボルセットは32個の第1のシンボルサブセットを含み、各第1のシンボルサブセットはm個のシンボルを含む。各第1のシンボルセットの第1のシンボルサブセットh（0≦h＜32）内のm個のシンボルは、遅延データストリームhからのものである。インターリーバは、L個の第2のシンボルセットを得るためにL個の第1のシンボルセットを別々にインターリーブし、第2のシンボルセットはr＊c個のシンボルを含む。各第2のシンボルセットはr個の第2のシンボルサブセットを含み、各第2のシンボルサブセットはc個のシンボルを含み、32＊m＝r＊cである。

第1のシンボルセットは、代替的に、32行m列のシンボルを含むシンボル行列であってもよく、第1のシンボル行列と呼ばれることが留意されるべきである。第2のシンボルセットは、代替的に、シンボルのr行及びc列を含むシンボル行列であってもよく、第2のシンボル行列と呼ばれる。この場合、遅延データストリームhから得られたL＊m個のシンボルは、L個の第1のシンボル行列の行hの列mにそれぞれ送られる。各第1のシンボル行列の行h内のm個のシンボルは、遅延データストリームhからのものである。インターリーバは、L個の第2のシンボル行列を得るために、L個の第1のシンボル行列のそれぞれにおいて32＊m個のシンボルをインターリーブし、第2のシンボル行列は、シンボルのr行及びc列を含む。

図14に示すように、想定し得る実装形態では、インターリーバはL個のインターリーブサブユニットを含み、L個のインターリーブサブユニットはL個の第1のシンボル行列を別々にインターリーブしてL個の第2のシンボル行列を得る。具体的には、データ分割ユニット
は、遅延データストリームh（0≦h＜32）からL＊m個のシンボルを得て、L＊m個のシンボルはL個のグループを含み、各グループはm個のシンボルを含む。L個のシンボルグループは、L個の第1のシンボル行列の行hにそれぞれ送られる。別の想定し得る実装形態では、インターリーバは、複数のインターリーブサブユニットに分割される必要はない。インターリーバは、第2のシンボル行列を得るために第1のシンボル行列をインターリーブし、L個の第2のシンボル行列を得るためにL回動作を繰り返す。更に別の想定し得る実装形態では、インターリーバは複数のインターリーブ部分ユニットに分割される必要はなく、インターリーバは、n個の遅延データストリームからL＊n＊m個のシンボルを得た後に1つのシンボル行列を得る。シンボル行列は、n行L＊m列のシンボルを含み、L個の第1のシンボル行列を結合することによって形成された1つのシンボル行列と考えられることができる。同様に、インターリーバは、n行L＊m列のシンボルを含むシンボル行列をインターリーブして、別のシンボル行列を得る。別のシンボル行列は、シンボルのL＊r行及びc列を含み、L個の第2のシンボル行列を結合することによって形成された1つのシンボル行列と考えられることができる。

一例では、第1のシンボル行列は32行3列のシンボルを含み、第2のシンボル行列は8行12列のシンボルを含み、L＝1、Q＝24、d＝3である。具体的には、インターリーバは、32個の遅延データストリームのそれぞれから3シンボルを得て、遅延線内の各記憶素子Dは、d＝3シンボルを記憶し、各シンボルは、10ビットを含む。V＝Q＊d＝72であり、各遅延線の遅延値は、0シンボル、72シンボル、144シンボル、又は216シンボルである。具体的には、32本の遅延線の遅延値が表12に示されることができる。

第2のシンボル行列のi行j列（0≦i＜8、0≦j＜12）のシンボルは、第1のシンボル行列の行b_x％32及び列
のシンボルからのものであり、
、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。データインターリーブ規則は、以下の表13を使用して表されることができる。表13において、行i及び列jの数字xは、第2のシンボル行列の行i及び列jのシンボルが、第1のシンボル行列の行x％32及び列
のシンボルからのものであることを示し、0≦i＜8、0≦j＜12、及び0≦x＜96である。対応して、第2のシンボル行列の行i及び列j（0≦i＜8、0≦j＜12）のシンボルは、第1のシンボル行列の行x％32及び列
のシンボルからのものであり、
、Y％ZはYをZで割ることによって得られる余りを表し、
はYをZで割ることによって得られる商を表す。データインターリーブ規則は、以下の表14を使用して表されることができる。表14において、行i及び列jの数字xは、第2のシンボル行列の行i及び列jのシンボルが、第1のシンボル行列の行x％32及び列
のシンボルからのものであることを示し、0≦i＜8、0≦j＜12、及び0≦x＜96である。インターリーバが第2のシンボル行列を出力した後、内符号エンコーディング装置は、第2のシンボル行列の各行の12個のシンボルに対して内符号エンコーディングを別々に行って、8個のコードワードを得る。内符号エンコーディングにハミング（128、120）が使用される場合、インターリーバによって出力される合計960ビットの96シンボルに対して内符号エンコーディングが行われ、合計8＊128＝1024ビットの8個の内符号コードワードが得られることができる。

前述の例は、L＝1の実装形態を提供する。これに基づいて、L＞1の実装形態は更に拡張されることができる。これは適用シナリオの拡張である。具体的な実装形態については、前述の説明を参照されたい。本明細書では詳細は再び説明されない。以下に、幾つかの典型的なパラメータの組み合わせを提供する。

L＝2、d＝6、Q＝12、V＝Q＊d＝72である。インターリーバは、L＝2であるL個の8＊12個の第2のシンボル行列を出力し、8＊L＝16個のコードワードを得るために内符号エンコーディングが行われる。

L＝3、d＝9、Q＝8、V＝Q＊d＝72である。インターリーバは、L＝3であるL個の8＊12個の第2のシンボル行列を出力し、8＊L＝24個のコードワードを得るために内符号エンコーディングが行われる。

L＝4、d＝12、Q＝6、V＝Q＊d＝72である。インターリーバは、L＝4であるL個の8＊12個の第2のシンボル行列を出力し、8＊L＝32個のコードワードを得るために内符号エンコーディングが行われる。

以下では、説明のための例としてL＝4を使用する。第1のシンボル行列は32行×3列のシンボルを含み、第2のシンボル行列は8行×12列のシンボルを含む。インターリーバは、図14に示された構造を使用することができ、具体的には、インターリーバは4つのインターリーブサブユニットを含む。4つの第2のシンボル行列は、4つのインターリーブするサブユニットを使用して4つの第1のシンボル行列に対してインターリーブを行うことによって得られることができる。遅延線内の各記憶素子Dは、d＝12シンボルを記憶することができ、各シンボルは10ビットを含み、各遅延線の遅延値は、0シンボル、72シンボル、144シンボル、又は216シンボルである。インターリーバが4つの第2のシンボル行列を出力した後、内符号エンコーディング装置は、8＊L＝32個のコードワードを得るために、4つの第2のシンボル行列の各行の12個のシンボルに対して内符号エンコーディングを行う。内符号エンコーディングにハミング（128、120）が使用される場合、インターリーバによって出力される合計3840ビットの384シンボルに対して内符号エンコーディングが行われ、合計32＊128＝4096ビットの32個の内符号コードワードが得られることができる。

この実施形態では、32本の遅延線の中で最も高い遅延は、3Q＊d＝216シンボル、すなわち2160ビットである。必要な遅延は小さい。内符号エンコーディングにハミング（128、120）が使用される場合、各ハミングコードワードは、合計12シンボルとなる120ビットの情報ビットを有する。クライアント側で100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェースの場合、各ハミング情報ビット内の12個のシンボルは、12個の異なる外符号コードワードからのものである。これにより、カスケードFEC溶液全体の良好な性能を保証する。超低レイテンシを必要とする幾つかのシナリオでは、より小さい値のVが使用され得ることが理解されるべきである。この場合、各ハミング情報ビット内の12個のシンボルは、12個未満の異なる外符号コードワードからのものである。性能はわずかに劣化するが、解決策に対応する全体的な送信レイテンシは低い。

実施形態3：n＝32、32個の遅延線は2つのグループを含み、各グループは16個の遅延線を含む。各グループの16本の遅延線の通し番号値a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅は｛0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15｝である。32個の第1のシンボルサブセットb₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、b₁₅、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁の通し番号値は｛0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31｝である。

図17A及び図17Bは、この出願の一実施形態に係る32本の遅延線の別の概略分布図である。図17A及び図17Bに示すように、32個のデータストリームは32個の遅延線にそれぞれ対応し、遅延線は0個、Q個、2Q個、又は3Q個の記憶素子Dを含んでもよく、各記憶素子Dはd個のシンボルを記憶してもよい。言い換えれば、遅延線の遅延値は、0、Vシンボル、2Vシンボル、又は3Vシンボルであってもよく、V＝Q＊dである。16本の遅延線の各グループにおいて、遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、遅延線a₁₅の遅延値は｛3V、V、V、3V、V、3V、3V、V、2V、0、0、2V、0、2V、2V、0｝である。対応して、遅延線0から31の遅延シンボルの数はそれぞれ｛3V、V、V、3V、V、3V、3V、V、2V、0、0、2V、0、2V、2V、0及び3V、V、V、3V、V、3V、3V、V、2V、0、0、2V、0、2V、2V、0｝である。具体的には、遅延器は、各遅延線の右端の記憶素子からd個のシンボルを出力し、32＊d個のシンボルを得る。対応して、各遅延線において記憶素子に記憶されているシンボルは、dシンボルだけ右方向にシフトされている。また、32個のデータストリームのそれぞれからd個のシンボルが得られ、32本の遅延線のうちの左端の記憶素子に別々に書き込まれる。遅延線が0個の記憶素子（例えば、図17A及び図17Bの遅延線9、10、12、15、25、26、28、及び31）を含む場合、遅延線から出力されるd個のシンボルは、現在の動作により、対応するPCS又はFECレーンデータストリームから得られるd個のシンボルであることが理解されるべきである。1回の遅延動作で各遅延線からd個のシンボルが出力されることが理解されるべきである。d≦L＊mの場合、φ＊dシンボルを得るためにφ回遅延演算が繰り返し行われることができ、φ＊d≧L＊m、φは正の整数である。

インターリーバは、L個の第1のシンボルセットを得るために、32個の遅延データストリームのそれぞれからL＊m個のシンボルを得る。各第1のシンボルセットは32個の第1のシンボルサブセットを含み、各第1のシンボルサブセットはm個のシンボルを含む。各第1のシンボルセットの第1のシンボルサブセットh（0≦h＜32）内のm個のシンボルは、遅延データストリームhからのものである。インターリーバは、L個の第2のシンボルセットを得るためにL個の第1のシンボルセットを別々にインターリーブし、第2のシンボルセットはr＊c個のシンボルを含む。各第2のシンボルセットはr個の第2のシンボルサブセットを含み、各第2のシンボルサブセットはc個のシンボルを含み、32＊m＝r＊cである。

第1のシンボルセットは、代替的に、32行m列のシンボルを含むシンボル行列であってもよく、第1のシンボル行列と呼ばれることが留意されるべきである。第2のシンボルセットは、代替的に、シンボルのr行及びc列を含むシンボル行列であってもよく、第2のシンボル行列と呼ばれる。この場合、遅延データストリームhから得られたL＊m個のシンボルは、L個の第1のシンボル行列の行hの列mにそれぞれ送られる。各第1のシンボル行列の行h内のm個のシンボルは、遅延データストリームhからのものである。インターリーバは、L個の第2のシンボル行列を得るために、L個の第1のシンボル行列のそれぞれにおいて32＊m個のシンボルをインターリーブし、第2のシンボル行列は、シンボルのr行及びc列を含む。

図17A及び図17Bに示すように、1つの想定し得る実装形態では、インターリーバはL個のインターリーブサブユニットを含み、L個のインターリーブサブユニットはL個の第1のシンボル行列を別々にインターリーブしてL個の第2のシンボル行列を得る。具体的には、データ分割ユニット
は、遅延データストリームh（0≦h＜32）からL＊m個のシンボルを得て、L＊m個のシンボルはL個のグループを含み、各グループはm個のシンボルを含む。L個のシンボルグループは、L個の第1のシンボル行列の行hにそれぞれ送られる。別の想定し得る実装形態では、インターリーバは、複数のインターリーブサブユニットに分割される必要はない。インターリーバは、第2のシンボル行列を得るために第1のシンボル行列をインターリーブし、L個の第2のシンボル行列を得るためにL回動作を繰り返す。更に別の想定し得る実装形態では、インターリーバは複数のインターリーブ部分ユニットに分割される必要はなく、インターリーバは、n個の遅延データストリームからL＊n＊m個のシンボルを得た後に1つのシンボル行列を得る。シンボル行列は、n行L＊m列のシンボルを含み、L個の第1のシンボル行列を結合することによって形成された1つのシンボル行列と考えられることができる。同様に、インターリーバは、n行L＊m列のシンボルを含むシンボル行列をインターリーブして、別のシンボル行列を得る。別のシンボル行列は、シンボルのL＊r行及びc列を含み、L個の第2のシンボル行列を結合することによって形成された1つのシンボル行列と考えられることができる。

一例では、第1のシンボル行列は32行3列のシンボルを含み、第2のシンボル行列は8行12列のシンボルを含み、L＝2、Q＝12、d＝6である。具体的には、インターリーバは、32個の遅延データストリームのそれぞれから6シンボルを得て、遅延線内の各記憶素子Dは、d＝6シンボルを記憶し、各シンボルは、10ビットを含む。V＝Q＊d＝72であり、各遅延線の遅延値は、0シンボル、72シンボル、144シンボル、又は216シンボルである。具体的には、32本の遅延線の遅延値が表15に示されることができる。

第2のシンボル行列のi行j列（0≦i＜8、0≦j＜12）のシンボルは、第1のシンボル行列の行b_x％32＝x％32及び列
のシンボルからのものであり、
、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。データインターリーブ規則は、以下の表16を使用して表されることができる。

表16において、行i及び列jの数字xは、第2のシンボル行列の行i及び列jのシンボルが、第1のシンボル行列の行x％32及び列
のシンボルからのものであることを示し、0≦i＜8、0≦j＜12、及び0≦x＜96である。インターリーバが2つの第2のシンボル行列を出力した後、エンコーディング装置は、16個のコードワードを得るために、2つの第2のシンボル行列の各行の12個のシンボルに対して内符号エンコーディングを行う。内符号エンコーディングにハミング（128、120）が使用される場合、インターリーバによって出力される合計1920ビットの192シンボルに対して内符号エンコーディングが行われ、合計16＊128＝2048ビットの16個の内符号コードワードが得られることができる。

この実施形態では、32本の遅延線の中で最も高い遅延は、3V＝3Q＊d＝216シンボル、すなわち2160ビットである。必要な遅延は小さい。内符号エンコーディングにハミング（128、120）が使用される場合、各ハミングコードワードは、合計12シンボルとなる120ビットの情報ビットを有する。クライアント側で100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェースの場合、各ハミング情報ビット内の12個のシンボルは、少なくとも10個の異なる外符号コードワードからのものである。これにより、カスケードFEC溶液全体の良好な性能を保証する。

前述の例は、L＝2である実装形態を提供することが留意されるべきである。これに基づいて、Lの値が使用される別の実装形態が更に拡張され得る。これは適用シナリオの拡張である。具体的な実装形態については、前述の説明を参照されたい。本明細書では詳細は再び説明されない。

実施形態4：実施形態3とは異なり、実施形態4は異なるインターリーブ規則を使用する。第1のシンボル行列は32行3列のシンボルを含み、第2のシンボル行列は8行12列のシンボルを含み、L＝2、Q＝12、d＝6である。具体的には、インターリーバは、32個の遅延データストリームのそれぞれから6シンボルを得て、遅延線内の各記憶素子Dは、d＝6シンボルを記憶し、各シンボルは、10ビットを含む。V＝Q＊d＝72であり、各遅延線の遅延値は、0シンボル、72シンボル、144シンボル、又は216シンボルである。具体的には、32本の遅延線の遅延値が実施形態3の表15に示されることができる。第2のシンボル行列のi行j列（0≦i＜8、0≦j＜12）のシンボルは、第1のシンボル行列の行b_x％32＝x％32及び列
のシンボルからのものであり、
、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。データインターリーブ規則は、以下の表17を使用して表されることができる。

表17において、行i及び列jの数字xは、第2のシンボル行列の行i及び列jのシンボルが、第1のシンボル行列の行x％32及び列
のシンボルからのものであることを示し、0≦i＜8、0≦j＜12、及び0≦x＜96である。

インターリーバが2つの第2のシンボル行列を出力した後、内符号エンコーディング装置は、16個のコードワードを得るために、2つの第2のシンボル行列の各行の12個のシンボルに対して内符号エンコーディングを行う。内符号エンコーディングにハミング（128、120）が使用される場合、インターリーバによって出力される合計1920ビットの192シンボルに対して内符号エンコーディングが行われ、合計16＊128＝2048ビットの16個の内符号コードワードが得られることができる。

この実施形態では、32本の遅延線の中で最も高い遅延は、3V＝3Q＊d＝216シンボル、すなわち2160ビットである。必要な遅延は小さい。内符号エンコーディングにハミング（128、120）が使用される場合、各ハミングコードワードは、合計12シンボルとなる120ビットの情報ビットを有する。クライアント側で100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェースの場合、各ハミング情報ビット内の12個のシンボルは、12個の異なる外符号コードワードからのものである。これにより、カスケードFEC溶液全体の良好な性能を保証する。

実施形態5：n＝32、32個の遅延線は2つのグループを含み、各グループは16個の遅延線を含む。

図13A及び図13Bに示すように、32個のデータストリームはそれぞれ32個の遅延線に対応し、遅延線は0、Q、2Q、又は3Q個の記憶素子Dを含んでもよく、各記憶素子Dはd個のシンボルを記憶してもよい。言い換えれば、遅延線の遅延値は、0、Vシンボル、2Vシンボル、又は3Vシンボルであってもよく、Vは68以上の整数である。具体的には、遅延器は、各遅延線の右端の記憶素子からd個のシンボルを出力し、32＊d個のシンボルを得る。対応して、各遅延線において記憶素子に記憶されているシンボルは、dシンボルだけ右方向にシフトされている。また、32個のデータストリームのそれぞれからd個のシンボルが得られ、32本の遅延線のうちの左端の記憶素子に別々に書き込まれる。遅延線が0個の記憶素子を含む場合、遅延線から出力されるd個のシンボルは、現在の動作により、対応するPCS又はFECレーンデータストリームから得られるd個のシンボルであることが理解されるべきである。1回の遅延動作で各遅延線からd個のシンボルが出力されることが理解されるべきである。d≦L＊mの場合、φd≧L＊mであり、φは正の整数である場合、φdシンボルを得るためにφ回遅延演算が繰り返し行われることができる。

インターリーバは、L個の第1のシンボルセットを得るために、32個の遅延データストリームのそれぞれからL＊m個のシンボルを得る。各第1のシンボルセットは32個の第1のシンボルサブセットを含み、各第1のシンボルサブセットはm個のシンボルを含む。各第1のシンボルセットの第1のシンボルサブセットh（0≦h＜32）内のm個のシンボルは、遅延データストリームhからのものである。インターリーバは、L個の第2のシンボルセットを得るためにL個の第1のシンボルセットを別々にインターリーブし、第2のシンボルセットはr＊c個のシンボルを含む。各第2のシンボルセットはr個の第2のシンボルサブセットを含み、各第2のシンボルサブセットはc個のシンボルを含み、32＊m＝r＊cである。

第1のシンボルセットは、代替的に、32行m列のシンボルを含むシンボル行列であってもよく、第1のシンボル行列と呼ばれることが留意されるべきである。第2のシンボルセットは、代替的に、シンボルのr行及びc列を含むシンボル行列であってもよく、第2のシンボル行列と呼ばれる。この場合、遅延データストリームhから得られたL＊m個のシンボルは、L個の第1のシンボル行列の行hの列mにそれぞれ送られる。各第1のシンボル行列の行h内のm個のシンボルは、遅延データストリームhからのものである。インターリーバは、L個の第2のシンボル行列を得るために、L個の第1のシンボル行列のそれぞれにおいて32＊m個のシンボルをインターリーブし、第2のシンボル行列は、シンボルのr行及びc列を含む。

図14に示すように、想定し得る実装形態では、インターリーバはL個のインターリーブサブユニットを含み、L個のインターリーブサブユニットはL個の第1のシンボル行列を別々にインターリーブしてL個の第2のシンボル行列を得る。具体的には、データ分割ユニット
は、遅延データストリームh（0≦h＜32）からL＊m個のシンボルを得て、L＊m個のシンボルはL個のグループを含み、各グループはm個のシンボルを含む。L個のシンボルグループは、L個の第1のシンボル行列の行hにそれぞれ送られる。別の想定し得る実装形態では、インターリーバは、複数のインターリーブサブユニットに分割される必要はない。インターリーバは、第2のシンボル行列を得るために第1のシンボル行列をインターリーブし、L個の第2のシンボル行列を得るためにL回動作を繰り返す。

一例では、第1のシンボル行列は32行16列のシンボルを含み、第2のシンボル行列は32行16列のシンボルを含み、L＝1、Q＝9、及びd＝8である。具体的には、インターリーバは、32個の遅延データストリームのそれぞれから16個のシンボルを得て、遅延線内の各記憶素子Dは、d＝8個のシンボルを記憶し、各シンボルは、10ビットを含む。V＝Q＊d＝72であり、各遅延線の遅延値は、0シンボル、72シンボル、144シンボル、又は204シンボルである。具体的には、32本の遅延線の遅延値が表18に示されることができる。

第2のシンボル行列を得るために第1のシンボル行列をインターリーブする規則は表19に表されてもよい。表のi行j列の数字kは、第2のシンボル行列のi行j列のシンボルが、第1のシンボル行列のk行j列のシンボルからのものであることを示す。表19の任意の2つの行の位置の転置もまた、この出願で提供されるデータインターリーブ規則に属することが留意されるべきである。

別の例では、第1のシンボル行列は32行12列のシンボルを含み、第2のシンボル行列は32行12列のシンボルを含み、L＝1、Q＝12、d＝6である。具体的には、インターリーバは、32個の遅延データストリームのそれぞれから12個のシンボルを得て、遅延線内の各記憶素子Dは、d＝6個のシンボルを記憶し、各シンボルは、10ビットを含む。V＝Q＊d＝72であり、各遅延線の遅延値は、0シンボル、72シンボル、144シンボル、又は216シンボルである。具体的には、32本の遅延線の遅延値が表20に示されることができる。

第2のシンボル行列を得るために第1のシンボル行列をインターリーブする規則は表21に表されてもよい。表のi行j列の数字kは、第2のシンボル行列のi行j列のシンボルが、第1のシンボル行列のk行j列のシンボルからのものであることを示す。表21の任意の2つの行の位置の転置もまた、この出願で提供されるデータインターリーブ規則に属することが留意されるべきである。

この実施形態では、32本の遅延線の中で最も高い遅延は、3Q＊d＝240シンボル、すなわち2400ビットである。必要な遅延は小さい。表16の遅延値及び表17のインターリーブ規則を参照して、内符号エンコーディングにハミング（170、160）が使用される場合、各ハミングコードワードは160情報ビットを有し、これは合計16シンボルである。クライアント側で100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェースの場合、各ハミング情報ビット内の16個のシンボルは、16個の異なる外符号コードワードからのものである。これにより、カスケードFEC溶液全体の良好な性能を保証する。しかしながら、表18の遅延値及び表19のインターリーブ規則を参照して、内符号エンコーディングにハミング（128、120）が使用される場合、各ハミングコードワードは120情報ビットを有し、これは合計12シンボルである。クライアント側の100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェースの場合、各ハミング情報ビット内の12個のシンボルは、12個の異なる外符号コードワードからのものである。これにより、カスケードFEC溶液全体の良好な性能を保証する。

前述の実施形態は、内符号情報シンボル長cが8、12、16シンボルである場合について提供しているが、内符号情報シンボル長cが9、10、11、13、14、15である場合については、更に拡張されてもよいことが留意されるべきである。32個のデータストリームが遅延された後、毎回出力される32個のシンボルのうちのグループ0の16個のシンボルは、16個の異なるRSコードワードシンボルからのものである。グループ0の16シンボルは、シンボルb₀、シンボルb₁、シンボルb₄、シンボルb₅、シンボルb₈、シンボルb₉、シンボルb₁₂、シンボルb₁₃、シンボルb₁₆、シンボルb₁₇、シンボルb₂₀、シンボルb₂₁、シンボルb₂₄、シンボルb₂₅、シンボルb₂₈、シンボルb₂₉を含む。32個のデータストリームが遅延された後、毎回出力される32個のシンボルのうちのグループ1の16個のシンボルは、16個の異なるRSコードワードシンボルからのものである。グループ1の16シンボルは、シンボルb₂、シンボルb₃、シンボルb₆、シンボルb₇、シンボルb₁₀、シンボルb₁₁、シンボルb₁₄、シンボルb₁₅、シンボルb₁₈、シンボルb₁₉、シンボルb₂₂、シンボルb₂₃、シンボルb₂₆、シンボルb₂₇、シンボルb₃₀、シンボルb₃₁を含む。

代替的に、グループ0の16個のシンボルは、シンボルb₀、シンボルb₁、シンボルb₄、シンボルb₅、シンボルb₈、シンボルb₉、シンボルb₁₂、シンボルb₁₃、シンボルb₁₈、シンボルb₁₉、シンボルb₂₂、シンボルb₂₃、シンボルb₂₆、シンボルb₂₇、シンボルb₃₀、及びシンボルb₃₁を含む。グループ1の16シンボルは、シンボルb₂、シンボルb₃、シンボルb₆、シンボルb₇、シンボルb₁₀、シンボルb₁₁、シンボルb₁₄、シンボルb₁₅、シンボルb₁₆、シンボルb₁₇、シンボルb₂₀、シンボルb₂₁、シンボルb₂₄、シンボルb₂₅、シンボルb₂₈、シンボルb₂₉を含む。

前述の特徴に関連して、インターリーバは、各行においてインターリーバによって出力されるc個のシンボルがc個の異なるRSコードワードシンボルからのものであるように設計されてもよい。以下では、インターリーブ方式を説明するための例としてb_i＝iを使用する。第1のシンボル行列は32行m列を含み、第2のシンボル行列はr行c列を含み、32＊m＝r＊cである。第1のシンボル行列のグループ0の16行のシンボルは、行0、1、4、5、8、9、12、13、16、17、20、21、24、25、28、及び29のシンボルを順次含み、第1のシンボル行列のグループ1の16行のシンボルは、行2、3、6、7、10、11、14、15、18、19、22、23、26、27、30、及び31のシンボルを順次含む。

具体的には、グループ0の16行のシンボルのうちの各列の0行目から15行目までのシンボルは、その順番に配置された16個のシンボルであり、グループ0の16個のシンボルの行のうちの隣接する2つの列において、前の列の行15から後の列の行0までのシンボルは、順番に配置された2つのシンボルであり、第2のシンボル行列のグループ0のr／2行のシンボルのうちの0行目のc個のシンボルは、グループ0のシンボルの16行のうちの0行目及び0列目から始まる順序で配置されたグループ0のうちのc個のシンボルからのものであり、残りは、第2のシンボル行列のグループ0のシンボルのr／2行のうちのr／2－1行目のc個のシンボルが、グループ0のシンボルの16行のうちの0行目及び0列目から始まる順序で配置されたc個のシンボルの最後のグループからのものになるまで、類推によって推定されることができる。すなわち、第2のシンボル行列の1行として、グループ0の16行のシンボルからc個のシンボルが上から下に、次いで左から右に順次得られ、合計で第2のシンボル行列のr／2行を得る。

同様に、グループ1の16行のシンボルが順番に配置され、グループ1の16行のシンボルの各列の行0から行15のシンボルが順番に配置された16個のシンボルであり、グループ1の16個のシンボルの行のうちの隣接する2つの列において、前の列の行15から後の列の行0までのシンボルは、順番に配置された2つのシンボルであり、第2のシンボル行列のグループ1のシンボルのr／2行のうちの0行目のc個のシンボルは、グループ1のシンボルの16行のうちの0行目及び0列目から始まる順序で配置されたグループ0のうちのc個のシンボルからのものであり、残りは、第2のシンボル行列のグループ1のシンボルのr／2行のうちのr／2－1行目のc個のシンボルが、グループ1のシンボルの16行のうちの0行目及び0列目から始まる順序で配置されたc個のシンボルの最後のグループからのものになるまで、類推によって推定されることができる。言い換えれば、c個のシンボルは、第2のシンボル行列の1行として、上から下に、次に左から右に、グループ1の16行のシンボルから順次得られ、合計で第2のシンボル行列のr／2行を得る。

より具体的には、以下は幾つかの典型的なパラメータの組み合わせを提供する：｛m＝9、r＝32、c＝9｝、｛m＝5、r＝16、c＝10｝、｛m＝11、r＝32、c＝11｝、｛m＝13、r＝32、c＝13｝、｛m＝7、r＝16、c＝14｝、及び｛m＝15、r＝32、c＝15｝。

前述したデータインターリーブ方法に加えて、この出願は、以下に説明される、データストリームのグループ化に基づく別のデータインターリーブ方法を更に提供することが留意されるべきである。

図18は、この出願の一実施形態に係るデータストリームをグループ化する概略図である。図18に示すように、n個のデータストリームはg個のグループを含み、各グループはp個のデータストリームを含む。gは1以上の整数であり、pは1以上の整数であり、n＝g＊pである。具体的には、データストリーム0、データストリーム1、．．．、及びデータストリームp－1は同じグループに属する。データストリームp、データストリームp＋1、．．．、及びデータストリーム2p－1は同じグループに属する。類推すると、データストリーム（g－1）p、データストリーム（g－1）p＋1、．．．、及びデータストリームn－1は同じグループに属する。対応して、遅延器内のn個の遅延線も対応してg個のグループを含み、各グループはp個の遅延線を含む。g個の遅延線グループはg個のデータストリームグループに1対1に対応し、各遅延線グループ内のp個の遅延線はそれぞれ0個の記憶素子、Q個の記憶素子、2Q個の記憶素子、．．．、及び（p－1）個のQ個の記憶素子を含み、各記憶素子はd個のシンボルを記憶するのに使用され、Qは1以上の整数であり、dは1以上の整数である。言い換えれば、各遅延線グループ内のp個の遅延線はそれぞれp個の遅延値に対応し、それぞれ0シンボル、Vシンボル、2Vシンボル、．．．、及び（p－1）Vシンボルであり、V＝Q＊dである。

図19は、この出願の一実施形態に係る遅延線グループの概略構造図である。図19に示すように、遅延線0は、（p－1）個の記憶素子を有し、次いで、グループ内の順序に基づいて、Q個の記憶素子は、各遅延線についてその順序で低減され、具体的には、遅延線p－1は、0個の記憶素子を有する。図20は、この出願の一実施形態に係る遅延線グループの別の概略構造図である。図20に示すように、遅延線0は0個の記憶素子を有し、次いでグループ内の順序に基づいて、Q個の記憶素子が各遅延線についてその順序で増加され、具体的には、遅延線p－1は（p－1）個の記憶素子を有する。図19及び図20は、グループ内遅延線割当ての2つの例を単に提供していることが理解されるべきである。実際の適用中、各遅延線グループ内のp個の遅延線がそれぞれp個の遅延値に対応するならば、上記の順次減少又は増加する遅延線割り当て方法は使用されなくてもよい。本明細書では、詳細は1つずつ列挙されていない。

遅延線の前述のグループ化に基づいて、対応して、第1のシンボル行列及び第2のシンボル行列もグループ化される必要がある。図21（a）は、この出願の一実施形態に係る、第1のシンボル行列及び第2のシンボル行列をグループ化する概略図である。図21（a）に示すように、第1のシンボル行列の各列のn個のシンボルはg個のグループを含み、各グループはp個のシンボルを含む。第2のシンボル行列の各行のc個のシンボルはs個のグループを含み、各グループはp個のシンボルを含む。gは1よりも大きい整数であり、sは1よりも大きい整数であり、pは1以上の整数である。具体的には、第2のシンボル行列のpシンボルの1つのグループは、第1のシンボル行列のpシンボルの1つのグループからのものであり、第2のシンボル行列の各行の任意の2つのグループの合計2つのpシンボルは、第1のシンボル行列の異なる行からのものである。例えば、第2のシンボル行列の行0のグループ0のp個のシンボルが第1のシンボル行列の列0のグループ0のp個のシンボルからのものである場合、第2のシンボル行列の行0の別のグループのシンボルは、第1のシンボル行列の全ての列のグループ0のシンボルからのものであることはできない。

図21（b）は、この出願の一実施形態に係る、第1のシンボル行列及び第2のシンボル行列をグループ化する別の概略図である。図21（b）に示すように、第1のシンボル行列はg個の第1のシンボルサブ行列を含み、各第1のシンボルサブ行列はp行及びm列を含み、g、p、及びmは1以上の整数であり、n＝p＊gである。第2のシンボル行列はg個の第2のシンボルサブ行列を含み、各第2のシンボルサブ行列はr0行及びc列を含み、r0及びcは1以上の整数であり、r＝r0＊gであり、p＊m＝r0＊cである。第2のシンボルサブ行列iを得るために、第1のシンボルサブ行列i（0≦i＜g）に対してインターリーブが行われる。各第2のシンボル行列の各行のc個のシンボルは、c個の異なるコードワードからのものである。

幾つかの特定のシナリオを考慮して、送信側デバイスは、n個のPCSレーンデータストリームを得るために送信されるべきサービスデータストリームに対してKP4RS（544、514）外符号エンコーディングを行い、全てのA個の外符号コードワードがn個のレーンデータストリームに分配される。具体的には、n個のPCSレーンデータストリームにおいて、各データストリームはBシンボルによって分離され、A個のRSコードワードを含む合計n＊Bシンボルがあり、n＊B＝A＊544である。各PCSレーンデータストリーム内の連続したシンボルはA個の異なるRSコードワードからのものであり、A個の連続したPCSレーンデータストリームの同じ位置にあるA個のシンボルはA個の異なるRSコードワードからのものであり、整数Aは2、4などであり得る。n個のPCSレーンデータストリームは、PMA副層で処理され、次いで、取り付けユニットインタフェースを介して送信側処理モジュールに送信される。送信側処理モジュールでは、レーンデスキュー処理によってn個のアライメントされたレーンデータストリームが得られる。図18に示す遅延器が使用される。遅延器はg個の遅延線グループを含み、各遅延線グループ内のp個の遅延線はp個の遅延値にそれぞれ対応し、それぞれ0シンボル、Vシンボル、2Vシンボル、．．．、及び（p－1）Vシンボルであり、V＝Q＊dである。V≧bの場合、p個の遅延線の各グループから出力されるシンボル内のA＊p個のシンボルは、A＊p個の異なるRS外符号コードワードからのものであり、各遅延線はA個の連続したシンボルを提供する。

インターリーバは、L個の第1のシンボルセットを得るために、n個の遅延データストリームのそれぞれからL＊m個のシンボルを得る。各第1のシンボルセットはn個の第1のシンボルサブセットを含み、各第1のシンボルサブセットはm個のシンボルを含む。各第1のシンボルセットの第1のシンボルサブセットh（0≦h＜n）内のm個のシンボルは、遅延データストリームhからのものである。インターリーバは、L個の第2のシンボルセットを得るためにL個の第1のシンボルセットを別々にインターリーブし、第2のシンボルセットはr＊c個のシンボルを含む。各第2のシンボルセットはr個の第2のシンボルサブセットを含み、各第2のシンボルサブセットはc個のシンボルを含み、n＊m＝r＊cである。第1のシンボルセットは、代替的に、n行m列のシンボルを含むシンボル行列であってもよく、第1のシンボル行列と呼ばれることが留意されるべきである。第2のシンボルセットは、代替的に、シンボルのr行及びc列を含むシンボル行列であってもよく、第2のシンボル行列と呼ばれる。この場合、遅延データストリームhから得られたL＊m個のシンボルは、L個の第1のシンボル行列の行hの列mにそれぞれ送られる。各第1のシンボル行列の行h内のm個のシンボルは、遅延データストリームhからのものである。インターリーバは、L個の第2のシンボル行列を得るために、L個の第1のシンボル行列のそれぞれにおいてn＊m個のシンボルをインターリーブし、第2のシンボル行列は、シンボルのr行及びc列を含む。

L＊m個のシンボルは、L個の第1のシンボル行列を得るためにn個の遅延データストリームのそれぞれから得られる。図21（b）に示すインターリーバは、L個の第2のシンボル行列を得るために、L個の第1のシンボル行列を別々にインターリーブするために使用される。第1のシンボル行列はg個の第1のシンボルサブ行列を含み、第2のシンボル行列はg個の第2のシンボルサブ行列を含む。第2のシンボルサブ行列を得るために、各第1のシンボルサブ行列に対してインターリーブが行われる。具体的には、第2のシンボルサブ行列の各行のc個のシンボルは、第1のシンボルサブ行列内のc個のシンボルからのものであり、第1のシンボルサブ行列内のc個のシンボルは、第1のシンボルサブ行列の最大A列に分布する。

幾つかの想定し得る実装形態では、第1のシンボルサブ行列t内のシンボルが順番に配置され、第1のシンボルサブ行列tの各列の行0～行p－1におけるシンボルが、順番に配置されるp個のシンボルであり、第1のシンボルサブ行列tの2つの隣接する列において、前の列の行p－1～後の列の行1におけるシンボルは、順序に配置される2つのシンボルであり、第2のシンボルサブ行列tの行0内のc個のシンボルは、第1のシンボルサブ行列tの行0及び列0から始まる順序で配置されるグループ0内のc個のシンボルからのものであり、残りは、第2のシンボルサブ行列tの行r0－1内のc個のシンボルが、第1のシンボルサブ行列tの行0及び列0から始まる順序で配置されるc個のシンボルの最後のグループからのものになるまで、類推によって推定され得る。言い換えれば、第2のシンボルサブ行列内にc個のシンボルの1つの行を形成するために、合計c個のシンボルを得るために、第1のシンボルサブ行列の各行から上から下に、次いで左から右に、
個のシンボルが順次得られ、
である。この場合、第2のシンボルサブ行列の各行のc個のシンボルは、c個の異なるRS外符号コードワードからのものである。前述の解決策によれば、カスケードFEC解決策の全体的な性能は良好である。

インターリーバによって入力されたL個の第1のシンボル行列は、インターリーバのL個のバッファにそれぞれ格納されてもよく、インターリーバは、インターリーブの完了後にL個の第2のシンボル行列をエンコーダに出力することが留意されるべきである。エンコーダは、L個の第2のシンボル行列の各行のシンボルに対して内符号エンコーディングを行う。具体的には、L個の第2のシンボル行列は、シンボルのL＊r行を含み、エンコーダは、L＊r個の独立したエンコーディングユニットを使用することによってシンボルのL＊r行に対して内符号エンコーディングを別々に行うことができる。

以下では、幾つかの特定の適用シナリオを使用して、データストリームのグループ化に基づくデータインターリーブ方法を更に説明する。1つのシンボルに含まれるビットの数は、この出願では限定されないことが留意されるべきである。以下の例では、1つのシンボルが10ビットを含む例が説明のために使用される。

適用シナリオ1：図22A及び図22Bは、この出願の一実施形態に係るデータインターリーブの適用シナリオの概略図である。図22A及び図22Bに示すように、n＝32、m＝3、r＝8、c＝12、p＝4、g＝8、s＝3である。具体的には、第1のシンボル行列は32行3列のシンボルを含み、各列の4つのシンボルが1つのグループを形成する。第2のシンボル行列は、8行12列のシンボルを含み、各行の4つのシンボルが1つのグループを形成する。遅延器は32本の遅延線を含み、4本の遅延線ごとにグループを形成し、各グループの4本の遅延線は0個の記憶素子、Q個の記憶素子、2Q個の記憶素子、及び3Q個の記憶素子をそれぞれ含む。Q＝136、d＝1、L＝1である。図22A及び図22Bの各グループにおける4つの遅延線の構造分布は単に一例であり、図19及び図20に説明された方法に基づいて変更され得ることが理解されるべきである。本明細書では詳細は再び説明されない。

具体的には、インターリーバは、各遅延線の右端の記憶素子からd＝1シンボルを得て、32シンボルを得る。対応して、各遅延線において記憶素子に記憶されているシンボルは、d＝1シンボルだけ右方向にシフトされている。また、32個のデータストリームのそれぞれからd＝1シンボルが得られ、32本の遅延線の左端の記憶素子に別々に書き込まれる。遅延器が毎回出力する32シンボルは、インターリーバのバッファの1つの列に格納される。前述の動作が3回繰り返され、合計32＊3＝96シンボル、すなわち第1のシンボル行列がインターリーバのバッファに書き込まれる。インターリーバは、8＊12個のシンボル、すなわち第2のシンボル行列を得るために第1のシンボル行列をインターリーブする。

第2のシンボル行列の12個のシンボルの各行の4つのシンボルの各グループは、第1のシンボル行列の1つの列の1つのグループの4つのシンボルからのものであり、第2のシンボル行列の3つのシンボルのグループの各行の任意の2つのシンボルのグループは、第1のシンボル行列の異なる行の2つのシンボルのグループからのものであることが留意されるべきである。想定し得る実装形態では、第2のシンボル行列の1行の12個のシンボルは、第1のシンボル行列の列0のグループaの4つのシンボル、第1のシンボル行列の列1のグループbの4つのシンボル、及び第1のシンボル行列の列2のグループeの4つのシンボルにそれぞれ対応し、a、b、及びeは互いに等しくなく、0≦a＜4かつ4≦e＜8、又は0≦e＜4かつ4≦a＜8である。

更に、第2のシンボル行列のi行j列のシンボルは、第1のシンボル行列のx％32行
列のシンボルに対応する。
、ここで、0≦i＜8、0≦j＜12である。x％32は、xが32で割られた後に得られる余りを表し、
は、xが32で割られた後に得られる商を表し、j％4は、jが4で割られた後に得られる余りを表し、
は、jが4で割られた後に得られる商を表す。この計算方法に基づいて、表22に示す第2のシンボル行列が得られることができる。

更に、インターリーバは、第2のシンボル行列をエンコーダに出力し、エンコーダは、第2のシンボル行列の各行の合計12ビットの120個のシンボルに対して内符号エンコーディングを行って、8個のコードワードを得る。想定し得る実装形態では、内符号エンコーディングはハミング（128、120）を使用して行われ、内符号エンコーディングによって8＊128＝1024ビットが得られる。別の想定し得る実装形態では、内符号エンコーディングはBCH（136、120）を使用して行われ、内符号エンコーディングによって8＊136＝1088ビットが得られる。

適用シナリオ1では、畳み込みインターリーバに32本の遅延線があり、最高遅延は3V＝3Q＊d＝408シンボルであり、遅延は低い。内符号エンコーディングにハミング（128、120）が使用される場合、各ハミング情報ビットは、合計12シンボルとなる。クライアント側で100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェースの場合、各ハミング情報ビット内の12個のシンボルは、12個の異なる外符号コードワードからのものである。これにより、カスケードFEC溶液全体の良好な性能を保証する。

適用シナリオ2：図23A及び図23Bは、この出願の一実施形態に係るデータインターリーブの別の適用シナリオの概略図である。図23A及び図23Bに示すように、前述の適用シナリオ1とは異なり、この適用シナリオ2では、Q＝46及びd＝3である。具体的には、遅延器は、各遅延線の右端の記憶素子からd＝3シンボルを出力し、32＊3＝96シンボルを得る。対応して、各遅延線内の記憶素子に記憶されているシンボルは、d＝3シンボルだけ右方向にシフトされる。また、32個のデータストリームのそれぞれからd＝3シンボルが得られ、32本の遅延線のうちの左端の記憶素子に別々に書き込まれる。インターリーバは、32＊3＝96シンボルを1回得ることができ、適用シナリオ1のように3回の読み出し動作を行う必要がない。

遅延器は、毎回96シンボルを出力し、96シンボルをインターリーバのバッファに書き込むことが留意されるべきである。遅延器によって出力される、データストリームh（0≦h＜32）からの3つのシンボルは、インターリーバのバッファ内の行hに書き込まれる。書き込み方法は以下の通りである：すなわち、遅延器によって出力された3つのシンボルについて、データストリームhからのシンボル0、シンボル1、及びシンボル2は、インターリーバのバッファ内の行hの列0、列1、及び列2にそれぞれ書き込まれる。別の書き込み方法は以下の通りである：すなわち、遅延器によって出力された3つのシンボルについて、データストリームhからのシンボル0、シンボル1、及びシンボル2は、インターリーバのバッファ内の行hの列2、列1、及び列0にそれぞれ書き込まれる。

適用シナリオ2におけるデータインターリーブ方法は、前述の適用シナリオ1で説明したデータインターリーブ方法と同様であり、本明細書では詳細は再び説明されない。適用シナリオ2では、畳み込みインターリーバに32本の遅延線があり、最高遅延は3V＝3Q＊d＝414シンボルであり、遅延は低い。内符号エンコーディングにハミング（128、120）が使用される場合、各ハミング情報ビットは、合計12シンボルとなる。クライアント側で100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェースの場合、各ハミング情報ビット内の12個のシンボルは、12個の異なる外符号コードワードからのものである。これにより、カスケードFEC溶液全体の良好な性能を保証する。

適用シナリオ3：図24A及び図24Bは、この出願の一実施形態に係るデータインターリーブの別の適用シナリオの概略図である。図24A及び図24Bに示すように、前述の適用シナリオ1とは異なり、この適用シナリオ3では、Q＝12及びd＝12である。具体的には、遅延器は、各遅延線の右端の記憶素子からd＝12シンボルを出力し、32＊12＝384シンボルを得る。対応して、各遅延線内の記憶素子に記憶されているシンボルは、d＝12シンボルだけ右方向にシフトされる。また、32本のデータストリームのそれぞれからd＝12シンボルが得られ、32本の遅延線のうちの左端の記憶素子に別々に書き込まれる。合計32＊12＝384シンボルがインターリーバのバッファに書き込まれ、インターリーバの4つのサブバッファに格納される。各サブバッファは、32＊3＝96個のシンボルを格納し、言い換えれば、各サブバッファは、1つの第1のシンボル行列を格納する。インターリーバは、4つの第1のシンボル行列を別々にインターリーブして4つの第2のシンボル行列を得て、各第2のシンボル行列は、8＊12＝96個のシンボルを含む。

遅延器によって出力される、データストリームh（0≦h＜32）からの12個のシンボルは、インターリーバの4つのサブバッファの行hに書き込まれ、具体的には、各サブバッファの行hには3個のシンボルが書き込まれることが留意されるべきである。書き込み方法は以下の通りである：すなわち、データストリームhからのシンボル0、シンボル1、及びシンボル2は、サブバッファ0の行hに別々に書き込まれ、データストリームhからのシンボル3、シンボル4、及びシンボル5は、サブバッファ1の行hに別々に書き込まれ、データストリームhからのシンボル6、シンボル7、及びシンボル8は、サブバッファ2の行hに別々に書き込まれ、データストリームhからのシンボル9、シンボル10、及びシンボル11は、サブバッファ3の行hに別々に書き込まれる。別の書き込み方法は以下の通りである：すなわち、データストリームhからのシンボル0、シンボル1、及びシンボル2は、サブバッファ3の行hに別々に書き込まれ、データストリームhからのシンボル3、シンボル4、及びシンボル5は、サブバッファ2の行hに別々に書き込まれ、データストリームhからのシンボル6、シンボル7、及びシンボル8は、サブバッファ1の行hに別々に書き込まれ、データストリームhからのシンボル9、シンボル10、及びシンボル11は、サブバッファ0の行hに別々に書き込まれる。また、サブバッファに1回書き込まれる3シンボルは、サブバッファ内のh行の0列、1列、2列にそれぞれ書き込まれてもよいし、サブバッファ内のh行の2列、1列、0列にそれぞれ書き込まれてもよい。

適用シナリオ3におけるデータインターリーブ方法は、前述の適用シナリオ1で説明したデータインターリーブ方法と同様であり、本明細書では詳細は再び説明されない。インターリーバは合計32行のシンボルを出力し、各行は12シンボルを含む。エンコーダは、合計で32個の内符号コードワードを得るために、32行のシンボルに対してFECエンコーディングを別々に行う。想定し得る実装形態では、ハミング（128、120）を使用して内符号エンコーディングが行われ、内符号エンコーディングにより32＊128＝4096ビットが得られる。

想定し得る実装形態では、インターリーバが合計8行のシンボルを出力する適用シナリオ2と、インターリーバが合計32行のシンボルを出力する適用シナリオ3とに基づいて、インターリーバが合計16行又は24行のシンボルを出力する場合が更に拡張されることができる。各内符号コードワード情報ビットの12個のシンボルが12個の異なる外符号コードワードからのものであることを可能にするために、V＝Q＊d≧136が満たされる必要があり、Q＊dは偶数である。

インターリーバが合計16行のシンボルを出力するシナリオでは、Q＝23及びd＝6である。具体的には、遅延器は、各遅延線の右端の記憶素子からd＝6シンボルを出力し、32＊6＝192シンボルを得る。合計192シンボルがインターリーバのバッファに書き込まれ、インターリーバの2つのサブバッファに格納される。各サブバッファは、96個のシンボルを格納し、言い換えれば、各サブバッファは、1つの第1のシンボル行列を格納する。インターリーバは、2つの第1のシンボル行列を別々にインターリーブして、2つの第2のシンボル行列を得て、各第2のシンボル行列は96個のシンボルを含む。前述の適用シナリオ1で説明したデータインターリーブ方法によれば、インターリーバは合計16行のシンボルを出力し、各行は12シンボルを含む。エンコーダは、合計で16個の内符号コードワードを得るために、16行のシンボルに対してFECエンコーディングを別々に行う。想定し得る実装形態では、ハミング（128、120）を使用して内符号エンコーディングが行われ、内符号エンコーディングにより16＊128＝2048ビットが得られる。

インターリーバが合計24行のシンボルを出力するシナリオでは、Q＝16及びd＝9である。具体的には、遅延器は、各遅延線の右端の記憶素子からd＝9シンボルを出力し、32＊6＝288シンボルを得る。合計288シンボルがインターリーバのバッファに書き込まれ、インターリーバの3つのサブバッファに格納される。各サブバッファは、96個のシンボルを格納し、言い換えれば、各サブバッファは、1つの第1のシンボル行列を格納する。インターリーバは、3つの第1のシンボル行列を別々にインターリーブして3つの第2のシンボル行列を得て、各第2のシンボル行列は96個のシンボルを含む。前述の適用シナリオ1で説明したデータインターリーブ方法によれば、インターリーバは合計24行のシンボルを出力し、各行は12シンボルを含む。エンコーダは、合計で24個の内符号コードワードを得るために、24行のシンボルに対してFECエンコーディングを別々に行う。想定し得る実装形態では、ハミング（128、120）を使用して内符号エンコーディングが行われ、内符号エンコーディングにより24＊128＝3072ビットが得られる。

適用シナリオ3では、畳み込みインターリーバに32本の遅延線があり、最高遅延は3Q＊d＝432シンボルであり、遅延は低い。内符号エンコーディングにハミング（128、120）が使用される場合、各ハミング情報ビットは、合計12シンボルとなる。クライアント側で100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェースの場合、各ハミング情報ビット内の12個のシンボルは、12個の異なる外符号コードワードからのものである。これにより、カスケードFEC溶液全体の良好な性能を保証する。

適用シナリオ4：図25A及び図25Bは、この出願の一実施形態に係るデータインターリーブの別の適用シナリオの概略図である。図25A及び図25Bに示すように、この適用シナリオ4では、Q＝17及びd＝8である。具体的には、遅延器は、各遅延線の右端の記憶素子からd＝8シンボルを出力し、32＊8＝256シンボルを得る。対応して、各遅延線内の記憶素子に記憶されているシンボルは、d＝8シンボルだけ右方向にシフトされる。また、32個のデータストリームのそれぞれからd＝8シンボルが得られ、32本の遅延線のうちの左端の記憶素子に別々に書き込まれる。合計32＊8＝256シンボルがインターリーバのバッファに書き込まれ、インターリーバの8個のサブバッファに格納される。各サブバッファは、32＊1＝32個のシンボルを格納し、言い換えれば、各サブバッファは、1つの第1のシンボル行列を格納する。インターリーバは、8個の第1のシンボル行列を別々にインターリーブして8個の第2のシンボル行列を得て、各第2のシンボル行列は4＊8＝32個のシンボルを含む。

遅延器によって出力される、データストリームh（0≦h＜32）からの8個のシンボルは、インターリーバの8個のサブバッファの行hに書き込まれ、具体的には、各サブバッファの行hに1つのシンボルが書き込まれることが留意されるべきである。書き込み方法は以下の通りである：すなわち、データストリームhからのシンボルt（0≦t＜8）がサブバッファtの行hに書き込まれる。別の書き込み方法は以下の通りである：すなわち、データストリームhからのシンボルt（0≦t＜8）がサブバッファ7－tの行hに書き込まれる。

第2のシンボル行列の8個のシンボルの各行の4つのシンボルの各グループは、第1のシンボル行列の列0の1つのグループの4つのシンボルからのものであり、第2のシンボル行列の2つのシンボルのグループは、第1のシンボル行列の異なる行の2つのシンボルのグループからのものであることが留意されるべきである。想定し得る実装形態では、第2のシンボル行列の1行の8個のシンボルは、第1のシンボル行列の列0のグループaの4個のシンボル及び第1のシンボル行列の列0のグループbの4個のシンボルにそれぞれ対応し、0≦a＜4及び4≦b＜8である。

更に、第2のシンボル行列のi行j列のシンボルは、第1のシンボル行列のx行0列のシンボルに対応する。
、式中、Gの値は0、4、8、12、0≦i＜4、0≦j＜8であり得、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。この計算方法に基づいて、Gが0である場合、表23に示す第2のシンボル行列が得られることができる。

インターリーバは合計32行のシンボルを出力し、各行は12シンボルを含む。エンコーダは、合計で32個の内符号コードワードを得るために、32行のシンボルに対してFECエンコーディングを別々に行う。想定し得る実装形態では、ハミング（87、80）を使用して内符号エンコーディングが行われ、内符号エンコーディングにより32＊87＝2784ビットが得られる。別の想定し得る実装形態では、BCH（94、80）を使用して内符号エンコーディングが行われ、内符号エンコーディングにより32＊94＝3008ビットが得られる。

適用シナリオ4では、畳み込みインターリーバに32本の遅延線があり、最高遅延は3Q＊d＝408シンボルであり、遅延は低い。内符号エンコーディングにハミング（87、80）が使用される場合、各ハミング情報ビットは、合計8シンボルを有する。クライアント側で100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェースの場合、各ハミング情報ビット内の8個のシンボルは、8個の異なる外符号コードワードからのものである。これにより、カスケードFEC溶液全体の良好な性能を保証する。

適用シナリオ5：図26A及び図26Bは、この出願の一実施形態に係るデータインターリーブの別の適用シナリオの概略図である。図26A及び図26Bに示すように、この適用シナリオ5では、Q＝9及びd＝16である。具体的には、遅延器は、各遅延線の右端の記憶素子からd＝16シンボルを出力し、32＊16＝512シンボルを得る。対応して、各遅延線内の記憶素子に記憶されているシンボルは、d＝16シンボルだけ右方向にシフトされる。また、32本のデータストリームのそれぞれからd＝16シンボルが得られ、32本の遅延線のうちの左端の記憶素子に別々に書き込まれる。合計32＊16＝512シンボルがインターリーバのバッファに書き込まれ、インターリーバの8個のサブバッファに格納される。各サブバッファは、32＊2＝64シンボルを格納し、言い換えれば、各サブバッファは、1つの第1のシンボル行列を格納する。インターリーバは、8個の第1のシンボル行列を別々にインターリーブして8個の第2のシンボル行列を得て、各第2のシンボル行列は4＊16＝64個のシンボルを含む。

遅延器によって出力される、データストリームh（0≦h＜32）からの16個のシンボルは、インターリーバの8個のサブバッファの行hに書き込まれ、具体的には、各サブバッファの行hには2個のシンボルが書き込まれることが留意されるべきである。書き込み方法は以下の通りである：すなわち、データストリームhからのシンボル0及びシンボル1は、サブバッファ0の行hに別々に書き込まれ、データストリームhからのシンボル2及びシンボル3は、サブバッファ1の行hに別々に書き込まれ、データストリームhからのシンボル4及びシンボル5は、サブバッファ2の行hに別々に書き込まれ、データストリームhからのシンボル6及びシンボル7は、サブバッファ3の行hに別々に書き込まれ、データストリームhからのシンボル8及びシンボル9は、サブバッファ4の行hに別々に書き込まれ、データストリームhからのシンボル10及びシンボル11は、サブバッファ5の行hに別々に書き込まれ、データストリームhからのシンボル12及びシンボル13は、サブバッファ6の行hに別々に書き込まれ、データストリームhからのシンボル14及びシンボル15は、サブバッファ7の行hに別々に書き込まれる。別の書き込み方法は以下の通りである：すなわち、データストリームhからのシンボル0及びシンボル1は、サブバッファ7の行hに別々に書き込まれ、データストリームhからのシンボル2及びシンボル3は、サブバッファ6の行hに別々に書き込まれ、データストリームhからのシンボル4及びシンボル5は、サブバッファ5の行hに別々に書き込まれ、データストリームhからのシンボル6及びシンボル7は、サブバッファ4の行hに別々に書き込まれ、データストリームhからのシンボル8及びシンボル9は、サブバッファ3の行hに別々に書き込まれ、データストリームhからのシンボル10及びシンボル11は、サブバッファ2の行hに別々に書き込まれ、データストリームhからのシンボル12及びシンボル13は、サブバッファ6の行1へ別々に書き込まれ、データストリームhからのシンボル14及びシンボル15は、サブバッファ0の行hに別々に書き込まれる。また、サブバッファに1回書き込まれる2シンボルは、サブバッファ内のh行の0列及び1列にそれぞれ書き込まれてもよいし、サブバッファ内のh行の1列及び0列にそれぞれ書き込まれてもよい。

第2のシンボル行列の16個のシンボルの各行の4つのシンボルの各グループは、第1のシンボル行列の1つの列の1つのグループの4つのシンボルからのものであり、第2のシンボル行列の4つのシンボルのグループの各行の任意の2つのシンボルのグループは、第1のシンボル行列の異なる行の2つのシンボルのグループからのものであることが留意されるべきである。想定し得る実装形態では、第2のシンボル行列の1行の16個のシンボルは、第1のシンボル行列の列0のグループaの4つのシンボル、第1のシンボル行列の列0のグループbの4つのシンボル、第1のシンボル行列の列1のグループeの4つのシンボル、及び第1のシンボル行列の列1のグループfの4つのシンボルにそれぞれ対応し、a、b、e、及びfは互いに等しくなく、0≦a＜4、0≦e＜4、4≦b＜8、4≦f＜8である。

更に、第2のシンボル行列のi行j列のシンボルは、第1のシンボル行列の行x％32及び列
のシンボルに対応する。
、ここで、0≦i＜4、0≦j＜16であり、Y％Zは、YをZで割ることによって得られる余りを表し、
は、YをZで割ることによって得られる商を表す。この計算方法に基づいて、表24に示す第2のシンボル行列が得られることができる。

インターリーバは合計32行のシンボルを出力し、各行は16シンボルを含む。エンコーダは、合計で32個の内符号コードワードを得るために、32行のシンボルに対してFECエンコーディングを別々に行う。想定し得る実装形態では、ハミング（170、160）を使用して内符号エンコーディングが行われ、内符号エンコーディングにより32＊170＝5440ビットが得られる。

想定し得る実装形態では、インターリーバが合計32行のシンボルを出力する適用シナリオ8に基づいて、インターリーバが合計4行、8行、12行、16行、20行、24行、又は28行のシンボルを出力する場合が更に拡張され得る。各内符号コードワード情報ビットの16個のシンボルが16個の異なる外符号コードワードからのものであることを可能にするために、Q＊d≧136が満たされる必要があり、Q＊dは偶数である。

インターリーバが合計で8行のシンボルを出力するシナリオでは、Q＝34及びd＝4である。具体的には、遅延器は、各遅延線の右端の記憶素子からd＝4シンボルを出力し、32＊4＝128シンボルを得る。インターリーバのバッファには、合計128シンボルが書き込まれる。インターリーバは、1つの第2のシンボル行列を得るために1つの第1のシンボル行列をインターリーブする。前述の適用シナリオ1で説明したデータインターリーブ方法によれば、インターリーバは合計8行のシンボルを出力し、各行は16シンボルを含む。エンコーダは、合計8個の内符号コードワードを得るために、8個のシンボル行に対してFECエンコーディングを別々に行う。想定し得る実装形態では、内符号エンコーディングはハミング（170、160）を使用して行われ、内符号エンコーディングによって8＊170＝1360ビットが得られる。

インターリーバが合計16行のシンボルを出力するシナリオでは、Q＝17及びd＝8である。具体的には、遅延器は、各遅延線の右端の記憶素子からd＝8シンボルを出力し、32＊8＝256個のシンボルを得る。合計256シンボルがインターリーバのバッファに書き込まれ、インターリーバの2つのサブバッファに格納される。各サブバッファは、128個のシンボルを格納し、言い換えれば、各サブバッファは、1つの第1のシンボル行列を格納する。インターリーバは、2つの第1のシンボル行列を別々にインターリーブして、2つの第2のシンボル行列を得て、各第2のシンボル行列は128個のシンボルを含む。前述の適用シナリオ1で説明したデータインターリーブ方法によれば、インターリーバは合計16行のシンボルを出力し、各行は16シンボルを含む。エンコーダは、合計で16個の内符号コードワードを得るために、16行のシンボルに対してFECエンコーディングを別々に行う。想定し得る実装形態では、内符号エンコーディングはハミング（170、160）を使用して行われ、内符号エンコーディングによって16＊170＝2720ビットが得られる。

適用シナリオ5では、畳み込みインターリーバに32本の遅延線があり、最高遅延は3Q＊d＝432シンボルであり、遅延は低い。内符号エンコーディングにハミング（170、160）が使用される場合、各ハミング情報ビットは、合計16シンボルを有する。クライアント側で100Gb／sの各レーンを有する1＊800Gインタフェース、2＊400Gインタフェース、4＊200Gインタフェース、又は8＊100Gインタフェースの場合、各ハミング情報ビット内の16個のシンボルは、16個の異なる外符号コードワードからのものである。これにより、カスケードFEC溶液全体の良好な性能を保証する。

適用シナリオ6：図27は、この出願の一実施形態に係るデータインターリーブの更に別の適用シナリオの概略図である。図27に示すように、A＝2、B＝136、n＝8、p＝8、g＝1である。具体的には、送信側デバイスは、8個のPCSレーンデータストリームを得るために、送信されるべきサービスデータストリームに対してKP4RS（544、514）外符号エンコーディングを行い、2つの外符号コードワードごとに8個のレーンデータストリームに分配される。具体的には、8個のPCSレーンデータストリームにおいて、各データストリームは136シンボルによって分離され、2つのRSコードワードを含む合計1088シンボルがある。各PCSレーンデータストリーム内の2つの隣接するシンボルは、2つの異なるRSコードワードからのものであり、2つの隣接するPCSレーンデータストリームの同じ位置にある2つのシンボルは、2つの異なるRSコードワードからのものである。8本のデータストリームは、8本の遅延線にそれぞれ対応する。遅延線は、0個、Q個、2Q個、3Q個、4Q個、5Q個、6Q個、又は7Q個の記憶素子Dを含み、各記憶素子Dはd個のシンボルを記憶してもよい。言い換えれば、遅延線の遅延値は、0、Vシンボル、2Vシンボル、3Vシンボル、4Vシンボル、5Vシンボル、6Vシンボル、又は7Vシンボルであってもよく、V＝Q＊d≧136である。d個のシンボルは、1回の遅延動作で各遅延線から出力される。d≦L＊mの場合、φ＊dシンボルを得るためにφ回遅延演算が繰り返し行われることができ、φ＊d≧L＊m、φは正の整数である。ハードウェア実装を容易にするために、整数dは通常、整数mの倍数として選択される。図27の8個の遅延線の構造分布は単に一例であり、図19及び図20で説明した方法に基づいて変更されることができることが理解されるべきである。本明細書では詳細は再び説明されない。

図27に示すように、本実施形態では、L＝3、d＝6、Q＝23、m＝2、c＝16が使用される。インターリーバは、3つの第1のシンボル行列を得るために、8個の遅延データストリームのそれぞれから6つのシンボルを得る。各第1のシンボル行列は、8行2列に合計16個のシンボルを含み、各第2のシンボル行列は、1行16列に合計16個のシンボルを含む。第2のシンボル行列の1行の16個のシンボルは、第1のシンボル行列の8行2列からのものである。想定し得るインターリーブ規則は、第2のシンボル行列の列jのシンボルが第1のシンボル行列の行x％8及び列
のシンボルに対応することであり、ここで
、0≦j＜16であり、Y％ZはYをZで割ることによって得られる余りを表し、
はYをZで割ることによって得られる商を表す。別の想定し得るインターリーブ規則は、第2のシンボル行列の列jのシンボルが第1のシンボル行列の行j％8及び列
のシンボルに対応することである。インターリーバが3個の第2のシンボル行列を出力した後、内符号エンコーディング装置は、3個の第2のシンボル行列の各行において16個のシンボルに対して内符号エンコーディングを行って、3つのコードワードを得る。内符号エンコーディングにハミング（170、160）が使用される場合、インターリーバによって出力される合計480ビットの48シンボルに対して内符号エンコーディングを行い、合計3＊170＝510ビットの3つの内符号コードワードが得られることができる。

前述の例は、L＝3の実装形態を提供する。これに基づいて、L≧1の実装形態は更に拡張されることができる。これは適用シナリオの拡張である。具体的な実装形態については、前述の説明を参照されたい。本明細書では詳細は再び説明されない。以下に、幾つかの典型的なパラメータの組み合わせを提供する。

L＝1、d＝2、Q＝68、V＝Q＊d＝136である。インターリーバはL個の1＊16個の第2のシンボル行列を出力し、ここでL＝1であり、1つの内符号符号コードワードを得るために内符号エンコーディングが行われる。

L＝2、d＝4、Q＝34、V＝Q＊d＝136である。インターリーバは、L＝2であるL個の1＊16個の第2のシンボル行列を出力し、2つの内符号コードワードを得るために内符号エンコーディングが行われる。

L＝4、d＝8、Q＝17、V＝Q＊d＝136である。インターリーバは、L＝4であるL個の1＊16個の第2のシンボル行列を出力し、4つの内符号コードワードを得るために内符号エンコーディングが行われる。

L＝5、d＝10、Q＝14、V＝Q＊d＝140である。インターリーバは、L＝5であるL個の1＊16個の第2のシンボル行列を出力し、5つの内符号コードワードを得るために内符号エンコーディングが行われる。

L＝6、d＝12、Q＝12、V＝Q＊d＝144である。インターリーバは、L＝6であるL個の1＊16個の第2のシンボル行列を出力し、6つの内符号コードワードを得るために内符号エンコーディングが行われる。

L＝7、d＝14、Q＝10、V＝Q＊d＝140である。インターリーバは、L＝7であるL個の1＊16個の第2のシンボル行列を出力し、7つの内符号コードワードを得るために内符号エンコーディングが行われる。

L＝8、d＝16、Q＝9、V＝Q＊d＝144である。インターリーバは、L＝8であるL個の1＊16個の第2のシンボル行列を出力し、8個の内符号コードワードを得るために内符号エンコーディングが行われる。

適用シナリオ6では、内符号エンコーディングを行うためにハミング（170、160）が使用されるとき、各ハミング情報ビット内の合計16個のシンボルは16個の異なる外符号コードワードからのものであり、そのため、カスケードFEC解決策全体の性能は良好である。BCH（176、160）が内符号エンコーディングを行うために使用されるとき、各BCH情報ビットの合計16シンボルは16個の異なる外符号コードワードからのものであり、そのため、カスケードFEC解決策全体の性能は良好である。

適用シナリオ7：図28は、この出願の一実施形態に係るデータインターリーブの更に別の適用シナリオの概略図である。図28に示すように、A＝2、B＝136、n＝8、p＝8、g＝1である。8本のデータストリームは8本の遅延線にそれぞれ対応する。遅延線は、0個、Q個、2Q個、3Q個、4Q個、5Q個、6Q個、又は7Q個の記憶素子Dを含み、各記憶素子Dはd個のシンボルを記憶してもよい。言い換えれば、遅延線の遅延値は、0、Vシンボル、2Vシンボル、3Vシンボル、4Vシンボル、5Vシンボル、6Vシンボル、又は7Vシンボルであってもよく、V＝Q＊d≧136である。図28の8個の遅延線の構造分布は単に一例であり、図19及び図20で説明した方法に基づいて変更されることができることが理解されるべきである。本明細書では詳細は再び説明されない。

適用シナリオ6とは異なり、図28に示すように、本実施形態では、L＝2、d＝6、Q＝23、m＝3、及びc＝12が使用される。インターリーバは、2つの第1のシンボル行列を得るために、8個の遅延データストリームのそれぞれから6つのシンボルを得る。各第1のシンボル行列は、8行3列に合計24個のシンボルを含み、各第2のシンボル行列は、2行12列に合計24個のシンボルを含む。第2のシンボル行列の1つの行の12個のシンボルは、第1のシンボル行列の2つの列の16個のシンボルのうちの12個のシンボルからである。想定し得るインターリーブ規則は、第2のシンボル行列の行iと列jのシンボルが第1のシンボル行列の行x％8と列
のシンボルに対応することであり、ここで、x＝i＊12＋j、0≦i＜2、0≦j＜16であり、Y％ZはYをZで割ることによって得られる余りを表し、
はYをZで割ることによって得られる商を表す。インターリーバが2つの第2のシンボル行列を出力した後、内符号エンコーディング装置は、2つの第2のシンボル行列の各行の12個のシンボルに対して内符号エンコーディングを行って、4つの内符号コードワードを得る。内符号エンコーディングにハミング（128、120）が使用される場合、インターリーバによって出力される合計480ビットの48シンボルに対して内符号エンコーディングが行われ、合計4＊128＝512ビットの4つの内符号コードワードが得られることができる。

前述の例は、L＝2の実装形態を提供する。これに基づいて、L≧1の実装形態は更に拡張されることができる。これは適用シナリオの拡張である。具体的な実装形態については、前述の説明を参照されたい。本明細書では詳細は再び説明されない。以下に、幾つかの典型的なパラメータの組み合わせを提供する。

L＝1、d＝3、Q＝46、V＝Q＊d＝138である。インターリーバは、L2＊12個の第2のシンボル行列を出力し、L＝1であり、2つの内符号コードワードを得るために内符号エンコーディングが行われる。

L＝3、d＝9、Q＝16、V＝Q＊d＝144である。インターリーバは、L2＊12個の第2のシンボル行列を出力し、L＝3であり、6つの内符号コードワードを得るために内符号エンコーディングが行われる。

L＝4、d＝12、Q＝6、V＝Q＊d＝144である。インターリーバは、L2＊12個の第2のシンボル行列を出力し、L＝4であり、8個の内符号コードワードを得るために内符号エンコーディングが行われる。

L＝5、d＝15、Q＝10、V＝Q＊d＝150である。インターリーバはL個の2＊12個の第2のシンボル行列を出力し、L＝5であり、10個の内符号コードワードを得るために内符号エンコーディングが行われる。

L＝6、d＝18、Q＝8、V＝Q＊d＝144である。インターリーバは、L2＊12個の第2のシンボル行列を出力し、L＝6であり、12個の内符号コードワードを得るために内符号エンコーディングが行われる。

L＝7、d＝21、Q＝7、V＝Q＊d＝147である。インターリーバは、L2＊12個の第2のシンボル行列を出力し、L＝7であり、14個の内符号コードワードを得るために内符号エンコーディングが行われる。

L＝8、d＝24、Q＝6、V＝Q＊d＝144である。インターリーバは、L2＊12個の第2のシンボル行列を出力し、L＝8であり、16個の内符号コードワードを得るために内符号エンコーディングが行われる。

適用シナリオ7では、内符号エンコーディングを行うためにハミング（128、120）が使用されるとき、各ハミング情報ビット内の合計12個のシンボルは12個の異なる外符号コードワードからのものであり、そのため、カスケードFEC解決策全体の性能は良好である。

前述の適用シナリオ6及び7は、内符号情報シンボル長cが16及び12シンボルである場合を提供し、内符号情報シンボル長が9、10、11、13、14、及び15である他の場合が更に拡張されることができることが留意されるべきである。8個のデータストリームが遅延された後、毎回出力される16個のシンボルは16個の異なるRSコードワードシンボルからのものであり、16個のシンボルは8個の遅延データストリームからのものであり、各データストリームは2つのシンボルを提供する。前述の特徴に関連して、インターリーバは、各行においてインターリーバによって出力されるc個のシンボルがc個の異なるRSコードワードシンボルからのものであるように設計されてもよい。1つのインターリーブ方式は、第1のシンボル行列が8行m列を含み、第2のシンボル行列がr行c列を含み、8＊m＝r＊cである。第2のシンボル行列の1行のc個のシンボルは、第1のシンボル行列の2列の合計16個のシンボルのうちのc個のシンボルからのものである。以下は、特定のインターリーブ方式を提供する。c個のシンボルが、第2のシンボル行列の1つの行として、上から下に、次いで左から右に、第1のシンボル行列内の8＊m個のシンボルから順次得られ、合計でr行の第2のシンボル行列を得る。より具体的には、以下は幾つかの典型的なパラメータの組み合わせを提供する：｛m＝9、r＝8＊g、c＝9｝、｛m＝5、r＝4＊g、c＝10｝、｛m＝11、r＝8＊g、c＝11｝、｛m＝13、r＝8＊g、c＝13｝、｛m＝7、r＝4＊g、c＝14｝、及び｛m＝15、r＝8＊g、c＝15｝。

適用シナリオ8：図29は、この出願の一実施形態に係るデータインターリーブの更に別の適用シナリオの概略図である。図29に示すように、A＝2、B＝68、n＝16、p＝8、g＝2である。具体的には、送信側デバイスは、16個のPCSレーンデータストリームを得るために、送信されるべきサービスデータストリームに対してKP4RS（544、514）外符号エンコーディングを行い、2つの外符号コードワードごとに16個のレーンデータストリームに分配される。具体的には、16個のPCSレーンデータストリームにおいて、各データストリームは68個のシンボルによって分離され、2つのRSコードワードを含む合計1088個のシンボルがある。各PCSレーンデータストリーム内の2つの隣接するシンボルは、2つの異なるRSコードワードからのものであり、2つの隣接するPCSレーンデータストリームの同じ位置にある2つのシンボルは、2つの異なるRSコードワードからのものである。16本のデータストリームは、16本の遅延線にそれぞれ対応する。遅延器は16本の遅延線を含み、これは遅延線の2つのグループに分けられることができる。8本の遅延線ごとに1つのグループを形成する。各グループの遅延線は、0個、Q個、2Q個、3Q個、4Q個、5Q個、6Q個、又は7Q個の記憶素子Dを含み、各記憶素子Dはd個のシンボルを記憶してもよい。言い換えれば、遅延線の遅延値は、0、Vシンボル、2Vシンボル、3Vシンボル、4Vシンボル、5Vシンボル、6Vシンボル、又は7Vシンボルであってもよく、V＝Q＊d≧68である。d個のシンボルは、1回の遅延動作で各遅延線から出力される。d≦L＊mの場合、φ＊dシンボルを得るためにφ回遅延演算が繰り返し行われることができ、φ＊d≧L＊m、φは正の整数である。ハードウェア実装を容易にするために、整数dは通常、整数mの倍数として選択される。図29の8個の遅延線の各グループの構造分布は単に一例であり、図19及び図20で説明した方法に基づいて変更されることができることが理解されるべきである。本明細書では詳細は再び説明されない。

図29に示すように、本実施形態では、L＝3、d＝6、Q＝12、m＝2、c＝16が使用される。インターリーバは、16個の遅延データストリームのそれぞれから6個のシンボルを得て、3個の第1のシンボル行列を得る。第1のシンボル行列は、2つの第1のシンボルサブ行列を含み、各第1のシンボルサブ行列は、8行2列の合計16個のシンボルを含む。対応して、第2のシンボル行列は、2つの第2のシンボルサブ行列を含み、各第2のシンボルサブ行列は、1行16列に合計16個のシンボルを含む。インターリーバの2つのグループについて、インターリーバの各グループは、3つの第1のシンボルサブ行列を3つの第2のシンボルサブ行列にインターリーブする。第2のシンボルサブ行列の1行の16個のシンボルは、第1のシンボルサブ行列の8行2列からのものである。想定し得るインターリーブ規則は、第2のシンボルサブ行列の列j内のシンボルが第1のシンボルサブ行列の行x％8及び列
内のシンボルに対応することであり、ここで
、0≦j＜16、Y％ZはYをZで割ることによって得られる余りを表し、
はYをZで割ることによって得られる商を表す。別の想定し得るインターリーブ規則は、第2のシンボルサブ行列の列j内のシンボルが第1のシンボルサブ行列の行j％8及び列
内のシンボルに対応することである。インターリーバが6つの第2のシンボルサブ行列を出力した後、内符号エンコーディング装置は、6つの内符号コードワードを得るために、6つの第2のシンボルサブ行列の各行において16個のシンボルに対して内符号エンコーディングを行う。内符号エンコーディングにハミング（170、160）が使用される場合、インターリーバによって出力される合計960ビットの96シンボルに対して内符号エンコーディングが行われ、合計6＊170＝1020ビットの6個の内符号コードワードが得られることができる。

前述の例は、L＝3の実装形態を提供する。これに基づいて、L≧1の実装形態は更に拡張されることができる。これは適用シナリオの拡張である。具体的な実装形態については、前述の説明を参照されたい。本明細書では詳細は再び説明されない。以下に、幾つかの典型的なパラメータの組み合わせを提供する。

L＝1、d＝2、Q＝34、V＝Q＊d＝68である。インターリーバは合計で2つの1＊16個のシンボルサブ行列を出力し、2つの内符号コードワードを得るために内符号エンコーディングが行われる。

L＝2、d＝4、Q＝17、V＝Q＊d＝68である。インターリーバは合計4つの1＊16個の第2のシンボルサブ行列を出力し、4つの内符号コードワードを得るために内符号エンコーディングが行われる。

L＝4、d＝8、Q＝9、V＝Q＊d＝72である。インターリーバは合計8個の1＊16個のシンボルサブ行列を出力し、8個の内符号コードワードを得るために内符号エンコーディングが行われる。

L＝5、d＝10、Q＝7、V＝Q＊d＝70である。インターリーバは、合計10個の1＊16個の第2のシンボルサブ行列を出力し、10個の内符号コードワードを得るために内符号エンコーディングが行われる。

L＝6、d＝12、Q＝6、V＝Q＊d＝72である。インターリーバは、合計12個の1＊16個の第2のシンボルサブ行列を出力し、12個の内符号コードワードを得るために内符号エンコーディングが行われる。

L＝7、d＝14、Q＝5、V＝Q＊d＝70である。インターリーバは、合計14個の1＊16個の第2のシンボルサブ行列を出力し、14個の内符号コードワードを得るために内符号エンコーディングが行われる。

L＝8、d＝16、Q＝5、V＝Q＊d＝80である。インターリーバは、合計16個の1＊16個の第2のシンボルサブ行列を出力し、16個の内符号コードワードを得るために内符号エンコーディングが行われる。

適用シナリオ8では、内符号エンコーディングを行うためにハミング（170、160）が使用されるとき、各ハミング情報ビット内の合計16個のシンボルは16個の異なる外符号コードワードからのものであり、そのため、カスケードFEC解決策全体の性能は良好である。

適用シナリオ9：図30は、この出願の一実施形態に係るデータインターリーブの更に別の適用シナリオの概略図である。図30に示すように、A＝2、B＝68、n＝16、p＝8、g＝2である。具体的には、送信側デバイスは、16個のPCSレーンデータストリームを得るために、送信されるべきサービスデータストリームに対してKP4RS（544、514）外符号エンコーディングを行い、2つの外符号コードワードごとに16個のレーンデータストリームに分配される。具体的には、16個のPCSレーンデータストリームにおいて、各データストリームは68個のシンボルによって分離され、2つのRSコードワードを含む合計1088個のシンボルがある。各PCSレーンデータストリーム内の2つの隣接するシンボルは、2つの異なるRSコードワードからのものであり、2つの隣接するPCSレーンデータストリームの同じ位置にある2つのシンボルは、2つの異なるRSコードワードからのものである。16本のデータストリームは、16本の遅延線にそれぞれ対応する。遅延器は16本の遅延線を含み、これは遅延線の2つのグループに分けられることができる。8本の遅延線ごとに1つのグループを形成する。各グループの遅延線は、0個、Q個、2Q個、3Q個、4Q個、5Q個、6Q個、又は7Q個の記憶素子Dを含み、各記憶素子Dはd個のシンボルを記憶してもよい。言い換えれば、遅延線の遅延値は、0、Vシンボル、2Vシンボル、3Vシンボル、4Vシンボル、5Vシンボル、6Vシンボル、又は7Vシンボルであってもよく、V＝Q＊d≧68である。d個のシンボルは、1回の遅延動作で各遅延線から出力される。d≦L＊mの場合、φ＊dシンボルを得るためにφ回遅延演算が繰り返し行われることができ、φ＊d≧L＊m、φは正の整数である。ハードウェア実装を容易にするために、整数dは通常、整数mの倍数として選択される。図30の8個の遅延線の各グループの構造分布は単に一例であり、図19及び図20で説明した方法に基づいて変更されることができることが理解されるべきである。本明細書では詳細は再び説明されない。

図30に示すように、本実施形態では、L＝2、d＝6、Q＝12、m＝3、c＝12が使用される。インターリーバは、16個の遅延データストリームのそれぞれから6個のシンボルを得て、2つの第1のシンボル行列を得る。第1のシンボル行列は、2つの第1のシンボルサブ行列を含み、各第1のシンボルサブ行列は、8行3列の合計24個のシンボルを含む。対応して、第2のシンボル行列は、2つの第2のシンボルサブ行列を含み、各第2のシンボルサブ行列は、2行12列の合計24個のシンボルを含む。インターリーバの2つのグループについて、インターリーバの各グループは、2つの第1のシンボルサブ行列を2つの第2のシンボルサブ行列にインターリーブする。第2のシンボルサブ行列の1行の12個のシンボルは、第1のシンボルサブ行列の2列の16個のシンボルのうちの12個のシンボルからである。想定し得るインターリーブ規則は、第2のシンボルサブ行列の行i及び列j内のシンボルが、第1のシンボルサブ行列の行x％8及び列
内のシンボルに対応することであり、x＝i＊12＋j、0≦i＜2、0≦j＜16、Y％ZはYをZで割ることによって得られる余りを表し、
はYをZで割ることによって得られる商を表す。インターリーバが4つの第2のシンボルサブ行列を出力した後、内符号エンコーディング装置は、4つの第2のシンボルサブ行列の各行の12個のシンボルに対して内符号エンコーディングを行って、8個の内符号コードワードを得る。内符号エンコーディングにハミング（128、120）が使用される場合、インターリーバによって出力される合計960ビットの96シンボルに対して内符号エンコーディングが行われ、合計8＊128＝1024ビットの8個の内符号コードワードが得られることができる。

前述の例は、L＝2の実装形態を提供する。これに基づいて、L≧1の実装形態は更に拡張されることができる。これは適用シナリオの拡張である。具体的な実装形態については、前述の説明を参照されたい。本明細書では詳細は再び説明されない。以下に、幾つかの典型的なパラメータの組み合わせを提供する。

L＝1、d＝3、Q＝23、V＝Q＊d＝69である。インターリーバは合計2つの2＊12個の第2のシンボルサブ行列を出力し、4つの内符号コードワードを得るために内符号エンコーディングが行われる。

L＝3、d＝9、Q＝8、V＝Q＊d＝72である。インターリーバは合計6つの2＊12個の第2のシンボルサブ行列を出力し、12個の内符号コードワードを得るために内符号エンコーディングが行われる。

L＝4、d＝12、Q＝6、V＝Q＊d＝72である。インターリーバは合計8個の2＊12個の第2のシンボルサブ行列を出力し、16個の内符号コードワードを得るために内符号エンコーディングが行われる。

L＝5、d＝15、Q＝5、V＝Q＊d＝75である。インターリーバは、合計10個の2＊12個の第2のシンボルサブ行列を出力し、20個の内符号コードワードを得るために内符号エンコーディングが行われる。

L＝6、d＝18、Q＝4、V＝Q＊d＝72である。インターリーバは、合計12個の2＊12個の第2のシンボルサブ行列を出力し、24個の内符号コードワードを得るために内符号エンコーディングが行われる。

L＝7、d＝21、Q＝4、V＝Q＊d＝84である。インターリーバは、合計14個の2＊12個の第2のシンボルサブ行列を出力し、28個の内符号コードワードを得るために内符号エンコーディングが行われる。

L＝8、d＝24、Q＝3、V＝Q＊d＝72である。インターリーバは、合計16個の2＊12個の第2のシンボルサブ行列を出力し、32個の内符号コードワードを得るために内符号エンコーディングが行われる。

適用シナリオ9では、内符号エンコーディングを行うためにハミング（128、120）が使用されるとき、各ハミング情報ビット内の合計12個のシンボルは12個の異なる外符号コードワードからのものであり、そのため、カスケードFEC解決策全体の性能は良好である。

前述の適用シナリオ8及び9は、内符号情報シンボル長cが16及び12シンボルである場合を提供し、内符号情報シンボル長が9、10、11、13、14、及び15である他の場合が更に拡張されることができることが留意されるべきである。16本の遅延線は、遅延線の2つのグループを含む。各遅延線グループ内の8個のデータストリームが遅延された後、毎回出力される16個のシンボルは16個の異なるRSコードワードシンボルからのものであり、16個のシンボルは8個の遅延データストリームからのものであり、各データストリームは2つのシンボルを提供する。前述の特徴に関連して、インターリーバは、各行においてインターリーバによって出力されるc個のシンボルがc個の異なるRSコードワードシンボルからのものであるように設計されてもよい。1つのインターリーブ態様は、第1のシンボルサブ行列が8行m列を含み、第2のシンボルサブ行列がr0行c列を含み、8＊m＝r0＊cである。第2のシンボルサブ行列の1行のc個のシンボルは、第1のシンボルサブ行列の2列の合計16個のシンボルのうちのc個のシンボルからのものである。以下は、特定のインターリーブ方式を提供する。c個のシンボルが、第1のシンボルサブ行列内の8＊m個のシンボルから第2のシンボルサブ行列の1行として上から下へ、次いで左から右へ順次得られ、合計で第2のシンボルサブ行列のr0行を得る。各第2のシンボル行列は2つの第2のシンボルサブ行列を含み、各第2のシンボル行列はr＝2＊r0行を含む。より具体的には、以下は幾つかの典型的なパラメータの組み合わせを提供する：｛m＝9、r＝16、c＝9｝、｛m＝5、r＝8、c＝10｝、｛m＝11、r＝16、c＝11｝、｛m＝13、r＝16、c＝13｝、｛m＝7、r＝8、c＝14｝、及び｛m＝15、r＝16、c＝15｝。

前述では、この出願の実施形態で提供されるデータインターリーブ方法について説明している。以下では、この出願の実施形態で提供されるデータインターリーブ装置について説明する。

図31は、この出願の一実施形態に係るデータインターリーブ装置の概略構造図である。図31に示すように、データインターリーブ装置は、遅延器201と、インターリーバ202とを含む。遅延器201は、前述のデータインターリーブ方法においてn個のデータストリームを遅延させる動作を行うように構成される。インターリーバ202は、前述のデータインターリーブ方法において、n個の遅延データストリームから第1のシンボルセットを得て、第2のシンボルセットを得るために第1のシンボルセットをインターリーブする動作を行うように構成されている。詳細については、前述のデータインターリーブ方法における遅延動作及びインターリーブ動作の関連説明を参照されたい。本明細書では詳細は再び説明されない。

この出願で提供される装置は、別の方法で代替的に実装されてもよいことが理解されるべきである。例えば、前述の装置のユニット分割は、単に論理的な機能分割であり、実際の実装中は他の分割であってもよい。例えば、複数のユニット又は構成要素は、組み合わされてもよく、又は別のシステムに統合されてもよい。加えて、この出願の実施形態における機能ユニットは1つの処理ユニットに統合されてもよく、機能ユニットのそれぞれは独立した物理ユニットであってもよく、又は2つ以上の機能ユニットが1つの処理ユニットに統合されてもよい。この統合ユニットは、ハードウェアの形態で実装されてもよく、又はソフトウェア機能ユニットの形態で実装されてもよい。

図32は、この出願の一実施形態に係るデータインターリーブ装置の別の概略構造図である。図32に示すように、データインターリーブ装置は、プロセッサ301と、メモリ302と、トランシーバ303とを含む。プロセッサ301、メモリ302、及びトランシーバ303は、ラインを介して接続される。メモリ302は、プログラム命令及びデータを記憶するように構成される。具体的には、トランシーバ303は、外符号エンコーディングによって得られたn個のデータストリームを受信するように構成される。プロセッサ301は、図10に示すステップの動作を行うように構成される。想定し得る実装形態では、プロセッサ301は、図31に示す遅延器201及びインターリーバ202を含むことができる。

図32に示すプロセッサは、汎用中央処理ユニット（Central Processing Unit、CPU）、汎用プロセッサ、デジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）もしくは別のプログラマブルロジックデバイス、トランジスタロジックデバイス、ハードウェアコンポーネント、又はそれらの任意の組み合わせを使用することができることが留意されるべきである。図32に示すメモリは、オペレーティングシステム及び別のアプリケーションプログラムを格納することができる。この出願の実施形態で提供される技術的解決策がソフトウェア又はファームウェアを使用して実装される場合、この出願の実施形態で提供される技術的解決策を実装するために使用されるプログラムコードは、メモリに格納され、プロセッサによって実行される。一実施形態では、メモリはプロセッサに含まれてもよい。別の実施形態では、プロセッサ及びメモリは2つの独立した構造である。

説明を簡便にする目的で、前述のシステム、装置、及びユニットの詳細な動作プロセスについては、前述の方法の実施形態の対応するプロセスを参照することが当業者によって明確に理解され得る。本明細書では詳細は再び説明されない。

当業者は、前述の実施形態のステップの全部又は一部が、ハードウェア又は関連するハードウェアに命令するプログラムによって実装され得ることを理解することができる。プログラムは、コンピュータ可読記憶媒体に記憶されてもよい。記憶媒体は読出し専用メモリ、ランダムアクセスメモリなどであってもよい。機能がハードウェアによって行われるかソフトウェアによって行われるかは、技術的解決策の特定の用途及び設計された制約条件に依存する。当業者は、具体的な用途ごとに説明されている機能を実装するための様々な方法を使用することができるが、その実装形態はこの出願の範囲を超えると考えられるべきではない。

前述の実施形態を実装するためにソフトウェアが使用される場合、前述の実施形態で説明された方法ステップの全て又は一部は、コンピュータプログラム製品の形態で実装されてもよい。このコンピュータプログラム製品は、1つ以上のコンピュータ命令を含む。コンピュータプログラム命令がコンピュータにロードされて実行されると、この出願の実施形態に係る手順又は機能の全て又は一部が生成される。コンピュータは、汎用コンピュータ、専用コンピュータ、コンピュータネットワーク、又は別のプログラム可能な装置であってもよい。コンピュータ命令は、コンピュータ可読記憶媒体に記憶されてもよいし、あるコンピュータ可読記憶媒体から別のコンピュータ可読記憶媒体に送信されてもよい。例えば、コンピュータ命令は、ウェブサイト、コンピュータ、サーバ、又はデータセンタから別のウェブサイト、コンピュータ、サーバ、又はデータセンタに有線（同軸ケーブル、光ファイバ、又はデジタル加入者回線（DSL）など）又は無線（赤外線、高周波、マイクロ波など）方式で送信されてもよい。コンピュータ可読記憶媒体は、コンピュータによってアクセス可能な任意の利用可能な媒体であってもよいし、1つ以上の使用可能な媒体を統合したデータ記憶デバイス、例えば、サーバやデータセンタであってもよい。使用可能な媒体は、磁気媒体（例えば、フロッピーディスク、ハードディスク、又は磁気テープ）、光学媒体（例えば、DVD）、半導体媒体（例えば、ソリッドステートドライブ（Solid－State Drive、SSD））などであってもよい。

01 送信側デバイス
02 送信側処理モジュール
03 チャネル送信媒体
04 受信側処理モジュール
05 受信側デバイス
201 遅延器
202 インターリーバ
301 プロセッサ
302 メモリ
303 トランシーバ

Claims (76)

1. n個の遅延線に基づいてn個のデータストリームを別々に遅延させるステップであって、nがpで割り切れる正の整数であり、pは1よりも大きい整数であり、各遅延線の遅延値が遅延値セット内の任意の遅延値であり、前記遅延値セットがp個の遅延値を含み、前記遅延値セット内の最小遅延値が0であり、昇順に設定された前記遅延値セット内の前記p個の遅延値における2つおきの隣接する遅延値間の差がVシンボルであり、Vが34以上の整数であり、前記遅延値セット内の各遅延値に対応する遅延線の数がn／pである、ステップと、
   L個の第1のシンボルセットを得るためにn個の遅延データストリームのそれぞれからL＊m個のシンボルを得るステップであって、各第1のシンボルセットがn＊m個のシンボルを含み、Lが1以上の整数であり、mが1以上の整数である、ステップと、
   L個の第2のシンボルセットを得るために前記L個の第1のシンボルセットを別々にインターリーブするステップであって、各第2のシンボルセット内のシンボルの数が各第1のシンボルセットにおけるシンボルの数と同じである、ステップと、
   を含む、データインターリーブ方法。
2. p＝4であり、nが16で割り切ることができ、前記n個の遅延線が遅延線の少なくとも1つのグループを含み、遅延線の各グループが16個の隣接する遅延線を含み、前記n個の遅延線における遅延線グループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄及び遅延線a₁₅の遅延値が第1の条件を満たし、0≦k＜n／16であり、a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄及びa₁₅は、16未満の負でない整数であって、互いに等しくなく、前記第1の条件は、
   遅延線a₀の前記遅延値と遅延線a₁の前記遅延値との間の差が2Vシンボルであり、
   遅延線a₂の前記遅延値と遅延線a₃の前記遅延値との間の差が2Vシンボルであり、
   遅延線a₄の前記遅延値と遅延線a₅の前記遅延値との間の差が2Vシンボルであり
   遅延線a₆の前記遅延値と遅延線a₇の前記遅延値との間の差が2Vシンボルであり、
   遅延線a₈の前記遅延値と遅延線a₉の前記遅延値との間の差が2Vシンボルであり、
   遅延線a₁₀の前記遅延値と遅延線a₁₁の前記遅延値との間の差が2Vシンボルであり、
   遅延線a₁₂の前記遅延値と遅延線a₁₃の前記遅延値との間の差が2Vシンボルであり、
   遅延線a₁₄の前記遅延値と遅延線a₁₅の前記遅延値との間の差が2Vシンボルである、
   ことである、請求項1に記載の方法。
3. 前記n個の遅延線における遅延線の各グループにおいて、遅延値が0シンボル、Vシンボル、2Vシンボル、及び3Vシンボルである遅延線の数が全て4である、請求項2に記載の方法。
4. 前記n個の遅延線における遅延線グループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄及び遅延線a₁₅の前記遅延値が第2の条件を満たし、
   前記第2の条件は、遅延線a₀の前記遅延値、遅延線a₄の前記遅延値、遅延線a₈の前記遅延値、及び遅延線a₁₂の前記遅延値が互いに等しくなく、遅延線a₁の前記遅延値、遅延線a₅の前記遅延値、遅延線a₉の前記遅延値、及び遅延線a₁₃の前記遅延値が互いに等しくなく、遅延線a₂の前記遅延値、遅延線a₆の前記遅延値、遅延線a₁₀の前記遅延値、及び遅延線a₁₄の前記遅延値が互いに等しくなく、遅延線a₃の前記遅延値、遅延線a₇の前記遅延値、遅延線a₁₁の前記遅延値、及び遅延線a₁₅の前記遅延値が互いに等しくないことである、
   請求項2又は3に記載の方法。
5. 前記n個の遅延線における遅延線グループk内の遅延線a₀、遅延線a₂、遅延線a₄、遅延線a₆、遅延線a₈、遅延線a₁₀、遅延線a₁₂及び遅延線a₁₄の前記遅延値が第3の条件を満たし、
   前記第3の条件は、遅延線a₀の前記遅延値と遅延線a₄の前記遅延値との間の差が2Vシンボルであり、遅延線a₂の前記遅延値と遅延線a₆の前記遅延値との間の差が2Vシンボルであり、遅延線a₈の前記遅延値と遅延線a₁₂の前記遅延値との間の差が2Vシンボルであり、遅延線a₁₀の前記遅延値と遅延線a₁₄の前記遅延値との間の差が2Vシンボルであることである、
   請求項2から4のいずれか一項に記載の方法。
6. 第1の遅延値セット｛A｝が、前記n個の遅延線における遅延線グループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、及び遅延線a₁₅の前記遅延値を順次含み、前記第1の遅延値セット｛A｝は、
   ｛0、2V、0、2V、2V、0、2V、0、V、3V、V、3V、3V、V、3V、V｝、
   ｛0、2V、0、2V、2V、0、2V、0、V、3V、3V、V、3V、V、V、3V｝、
   ｛0、2V、0、2V、2V、0、2V、0、3V、V、V、3V、V、3V、3V、V｝、
   ｛0、2V、0、2V、2V、0、2V、0、3V、V、3V、V、V、3V、V、3V｝、
   ｛0、2V、V、3V、2V、0、3V、V、V、3V、0、2V、3V、V、2V、0｝、
   ｛0、2V、V、3V、2V、0、3V、V、V、3V、2V、0、3V、V、0、2V｝、
   ｛0、2V、V、3V、2V、0、3V、V、3V、V、0、2V、V、3V、2V、0｝、
   ｛0、2V、V、3V、2V、0、3V、V、3V、V、2V、0、V、3V、0、2V｝、
   ｛0、2V、2V、0、2V、0、0、2V、V、3V、V、3V、3V、V、3V、V｝、
   ｛0、2V、2V、0、2V、0、0、2V、V、3V、3V、V、3V、V、V、3V｝、
   ｛0、2V、2V、0、2V、0、0、2V、3V、V、V、3V、V、3V、3V、V｝、
   ｛0、2V、2V、0、2V、0、0、2V、3V、V、3V、V、V、3V、V、3V｝、
   ｛0、2V、3V、V、2V、0、V、3V、V、3V、0、2V、3V、V、2V、0｝、
   ｛0、2V、3V、V、2V、0、V、3V、V、3V、2V、0、3V、V、0、2V｝、
   ｛0、2V、3V、V、2V、0、V、3V、3V、V、0、2V、V、3V、2V、0｝、
   ｛0、2V、3V、V、2V、0、V、3V、3V、V、2V、0、V、3V、0、2V｝、
   ｛V、3V、0、2V、3V、V、2V、0、0、2V、V、3V、2V、0、3V、V｝、
   ｛V、3V、0、2V、3V、V、2V、0、0、2V、3V、V、2V、0、V、3V｝、
   ｛V、3V、0、2V、3V、V、2V、0、2V、0、V、3V、0、2V、3V、V｝、
   ｛V、3V、0、2V、3V、V、2V、0、2V、0、3V、V、0、2V、V、3V｝、
   ｛V、3V、V、3V、3V、V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
   ｛V、3V、V、3V、3V、V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
   ｛V、3V、V、3V、3V、V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
   ｛V、3V、V、3V、3V、V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
   ｛V、3V、2V、0、3V、V、0、2V、0、2V、V、3V、2V、0、3V、V｝、
   ｛V、3V、2V、0、3V、V、0、2V、0、2V、3V、V、2V、0、V、3V｝、
   ｛V、3V、2V、0、3V、V、0、2V、2V、0、V、3V、0、2V、3V、V｝、
   ｛V、3V、2V、0、3V、V、0、2V、2V、0、3V、V、0、2V、V、3V｝、
   ｛V、3V、3V、V、3V、V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
   ｛V、3V、3V、V、3V、V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
   ｛V、3V、3V、V、3V、V、V、3V、2V、0、0、2V、0、2V、2V、0｝、
   ｛V、3V、3V、V、3V、V、V、3V、2V、0、2V、0、0、2V、0、2V｝、
   ｛2V、0、0、2V、0、2V、2V、0、V、3V、V、3V、3V、V、3V、V｝、
   ｛2V、0、0、2V、0、2V、2V、0、V、3V、3V、V、3V、V、V、3V｝、
   ｛2V、0、0、2V、0、2V、2V、0、3V、V、V、3V、V、3V、3V、V｝、
   ｛2V、0、0、2V、0、2V、2V、0、3V、V、3V、V、V、3V、V、3V｝、
   ｛2V、0、V、3V、0、2V、3V、V、V、3V、0、2V、3V、V、2V、0｝、
   ｛2V、0、V、3V、0、2V、3V、V、V、3V、2V、0、3V、V、0、2V｝、
   ｛2V、0、V、3V、0、2V、3V、V、3V、V、0、2V、V、3V、2V、0｝、
   ｛2V、0、V、3V、0、2V、3V、V、3V、V、2V、0、V、3V、0、2V｝、
   ｛2V、0、2V、0、0、2V、0、2V、V、3V、V、3V、3V、V、3V、V｝、
   ｛2V、0、2V、0、0、2V、0、2V、V、3V、3V、V、3V、V、V、3V｝、
   ｛2V、0、2V、0、0、2V、0、2V、3V、V、V、3V、V、3V、3V、V｝、
   ｛2V、0、2V、0、0、2V、0、2V、3V、V、3V、V、V、3V、V、3V｝、
   ｛2V、0、3V、V、0、2V、V、3V、V、3V、0、2V、3V、V、2V、0｝、
   ｛2V、0、3V、V、0、2V、V、3V、V、3V、2V、0、3V、V、0、2V｝、
   ｛2V、0、3V、V、0、2V、V、3V、3V、V、0、2V、V、3V、2V、0｝、
   ｛2V、0、3V、V、0、2V、V、3V、3V、V、2V、0、V、3V、0、2V｝、
   ｛3V、V、0、2V、V、3V、2V、0、0、2V、V、3V、2V、0、3V、V｝、
   ｛3V、V、0、2V、V、3V、2V、0、0、2V、3V、V、2V、0、V、3V｝、
   ｛3V、V、0、2V、V、3V、2V、0、2V、0、V、3V、0、2V、3V、V｝、
   ｛3V、V、0、2V、V、3V、2V、0、2V、0、3V、V、0、2V、V、3V｝、
   ｛3V、V、V、3V、V、3V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
   ｛3V、V、V、3V、V、3V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
   ｛3V、V、V、3V、V、3V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
   ｛3V、V、V、3V、V、3V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
   ｛3V、V、2V、0、V、3V、0、2V、0、2V、V、3V、2V、0、3V、V｝、
   ｛3V、V、2V、0、V、3V、0、2V、0、2V、3V、V、2V、0、V、3V｝、
   ｛3V、V、2V、0、V、3V、0、2V、2V、0、V、3V、0、2V、3V、V｝、
   ｛3V、V、2V、0、V、3V、0、2V、2V、0、3V、V、0、2V、V、3V｝、
   ｛3V、V、3V、V、V、3V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
   ｛3V、V、3V、V、V、3V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
   ｛3V、V、3V、V、V、3V、V、3V、2V、0、0、2V、0、2V、2V、0｝、及び
   ｛3V、V、3V、V、V、3V、V、3V、2V、0、2V、0、0、2V、0、2V｝
   のうちの1つを含む、請求項2から5のいずれか一項に記載の方法。
7. 前記n個の遅延線における遅延線グループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄及び遅延線a₁₅の前記遅延値が第4の条件を満たし、
   前記第4の条件は、遅延線a₀の前記遅延値と遅延線a₂の前記遅延値とが等しく又は2Vシンボルの差を有し、
   遅延線a₁の前記遅延値と遅延線a₃の前記遅延値とが等しく又は2Vシンボルの差を有し、
   遅延線a₂の前記遅延値と遅延線a₄の前記遅延値とが等しく又は2Vシンボルの差を有し、
   遅延線a₃の前記遅延値と遅延線a₅の前記遅延値とが等しく又は2Vシンボルの差を有し、
   遅延線a₄の前記遅延値と遅延線a₆の前記遅延値とが等しく又は2Vシンボルの差を有し、
   遅延線a₅の前記遅延値と遅延線a₇の前記遅延値とが等しく又は2Vシンボルの差を有し、
   遅延線a₈の前記遅延値と遅延線a₁₀の前記遅延値とが等しく又は2Vシンボルの差を有し、
   遅延線a₉の前記遅延値と遅延線a₁₁の前記遅延値とが等しく又は2Vシンボルの差を有し、
   遅延線a₁₀の前記遅延値と遅延線a₁₂の前記遅延値とが等しく又は2Vシンボルの差を有し、
   遅延線a₁₁の前記遅延値と遅延線a₁₃の前記遅延値とが等しく又は2Vシンボルの差を有し、
   遅延線a₁₂の前記遅延値と遅延線a₁₄の前記遅延値とが等しく又は2Vシンボルの差を有し、
   遅延線a₁₃の前記遅延値と遅延線a₁₅の前記遅延値とが等しく又は2Vシンボルの差を有する、
   ことである、請求項2から6のいずれか一項に記載の方法。
8. 第2の遅延値セット｛B｝が、前記n個の遅延線における遅延線グループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、及び遅延線a₁₅の前記遅延値を順次含み、前記第2の遅延値セット｛B｝は、
   ｛0、2V、0、2V、2V、0、2V、0、V、3V、V、3V、3V、V、3V、V｝、
   ｛0、2V、0、2V、2V、0、2V、0、V、3V、3V、V、3V、V、V、3V｝、
   ｛0、2V、0、2V、2V、0、2V、0、3V、V、V、3V、V、3V、3V、V｝、
   ｛0、2V、0、2V、2V、0、2V、0、3V、V、3V、V、V、3V、V、3V｝、
   ｛0、2V、2V、0、2V、0、0、2V、V、3V、V、3V、3V、V、3V、V｝、
   ｛0、2V、2V、0、2V、0、0、2V、V、3V、3V、V、3V、V、V、3V｝、
   ｛0、2V、2V、0、2V、0、0、2V、3V、V、V、3V、V、3V、3V、V｝、
   ｛0、2V、2V、0、2V、0、0、2V、3V、V、3V、V、V、3V、V、3V｝、
   ｛V、3V、V、3V、3V、V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
   ｛V、3V、V、3V、3V、V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
   ｛V、3V、V、3V、3V、V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
   ｛V、3V、V、3V、3V、V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
   ｛V、3V、3V、V、3V、V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
   ｛V、3V、3V、V、3V、V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
   ｛V、3V、3V、V、3V、V、V、3V、2V、0、0、2V、0、2V、2V、0｝、
   ｛V、3V、3V、V、3V、V、V、3V、2V、0、2V、0、0、2V、0、2V｝、
   ｛2V、0、0、2V、0、2V、2V、0、V、3V、V、3V、3V、V、3V、V｝、
   ｛2V、0、0、2V、0、2V、2V、0、V、3V、3V、V、3V、V、V、3V｝、
   ｛2V、0、0、2V、0、2V、2V、0、3V、V、V、3V、V、3V、3V、V｝、
   ｛2V、0、0、2V、0、2V、2V、0、3V、V、3V、V、V、3V、V、3V｝、
   ｛2V、0、2V、0、0、2V、0、2V、V、3V、V、3V、3V、V、3V、V｝、
   ｛2V、0、2V、0、0、2V、0、2V、V、3V、3V、V、3V、V、V、3V｝、
   ｛2V、0、2V、0、0、2V、0、2V、3V、V、V、3V、V、3V、3V、V｝、
   ｛2V、0、2V、0、0、2V、0、2V、3V、V、3V、V、V、3V、V、3V｝、
   ｛3V、V、V、3V、V、3V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
   ｛3V、V、V、3V、V、3V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
   ｛3V、V、V、3V、V、3V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
   ｛3V、V、V、3V、V、3V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
   ｛3V、V、3V、V、V、3V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
   ｛3V、V、3V、V、V、3V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
   ｛3V、V、3V、V、V、3V、V、3V、2V、0、0、2V、0、2V、2V、0｝、及び
   ｛3V、V、3V、V、V、3V、V、3V、2V、0、2V、0、0、2V、0、2V｝
   のうちの1つを含む、請求項7に記載の方法。
9. 通し番号値セット｛C｝が、a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅の値を順次含み、前記値セット｛C｝は、
   ｛0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15｝、
   ｛0、1、2、3、4、5、6、7、8、9、10、11、14、15、12、13｝、
   ｛0、1、2、3、4、5、6、7、10、11、8、9、12、13、14、15｝、
   ｛0、1、2、3、4、5、6、7、10、11、8、9、14、15、12、13｝、
   ｛0、1、2、3、6、7、4、5、8、9、10、11、12、13、14、15｝、
   ｛0、1、2、3、6、7、4、5、8、9、10、11、14、15、12、13｝、
   ｛0、1、2、3、6、7、4、5、10、11、8、9、12、13、14、15｝、
   ｛0、1、2、3、6、7、4、5、10、11、8、9、14、15、12、13｝、
   ｛2、3、0、1、4、5、6、7、8、9、10、11、12、13、14、15｝、
   ｛2、3、0、1、4、5、6、7、8、9、10、11、14、15、12、13｝、
   ｛2、3、0、1、4、5、6、7、10、11、8、9、12、13、14、15｝、
   ｛2、3、0、1、4、5、6、7、10、11、8、9、14、15、12、13｝、
   ｛2、3、0、1、6、7、4、5、8、9、10、11、12、13、14、15｝、
   ｛2、3、0、1、6、7、4、5、8、9、10、11、14、15、12、13｝、
   ｛2、3、0、1、6、7、4、5、10、11、8、9、12、13、14、15｝、
   ｛2、3、0、1、6、7、4、5、10、11、8、9、14、15、12、13｝、
   ｛0、3、1、2、4、7、5、6、8、11、9、10、12、15、13、14｝、
   ｛0、3、1、2、4、7、5、6、8、11、9、10、13、14、12、15｝、
   ｛0、3、1、2、4、7、5、6、9、10、8、11、12、15、13、14｝、
   ｛0、3、1、2、4、7、5、6、9、10、8、11、13、14、12、15｝、
   ｛0、3、1、2、5、6、4、7、8、11、9、10、12、15、13、14｝、
   ｛0、3、1、2、5、6、4、7、8、11、9、10、13、14、12、15｝、
   ｛0、3、1、2、5、6、4、7、9、10、8、11、12、15、13、14｝、
   ｛0、3、1、2、5、6、4、7、9、10、8、11、13、14、12、15｝、
   ｛1、2、0、3、4、7、5、6、8、11、9、10、12、15、13、14｝、
   ｛1、2、0、3、4、7、5、6、8、11、9、10、13、14、12、15｝、
   ｛1、2、0、3、4、7、5、6、9、10、8、11、12、15、13、14｝、
   ｛1、2、0、3、4、7、5、6、9、10、8、11、13、14、12、15｝、
   ｛1、2、0、3、5、6、4、7、8、11、9、10、12、15、13、14｝、
   ｛1、2、0、3、5、6、4、7、8、11、9、10、13、14、12、15｝、
   ｛1、2、0、3、5、6、4、7、9、10、8、11、12、15、13、14｝、及び
   ｛1、2、0、3、5、6、4、7、9、10、8、11、13、14、12、15｝
   のうちの1つを含む、請求項2から8のいずれか一項に記載の方法。
10. 各第1のシンボルセットがn個の第1のシンボルサブセットを含み、各第1のシンボルサブセットが順次に配置されるm個のシンボルを含み、及び
    各第2のシンボルセットがr個の第2のシンボルサブセットを含み、各第2のシンボルサブセットがc個のシンボルを含み、rは1よりも大きい整数であり、cは1よりも大きい整数であり、n＊m＝r＊cであり、各第2のシンボルサブセット内の前記c個のシンボルは、前記第1のシンボルセット内のc個の第1のシンボルサブセットに分布するc個のシンボルに対応する、
    請求項1から9のいずれか一項に記載の方法。
11. n＝32であり、32個の第1のシンボルサブセットの通し番号値は、b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、b₁₅、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁を含み、b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、及びb₁₅はそれぞれ、遅延線グループ0の遅延線通し番号値a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅に順に等しく、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁はそれぞれ、遅延線グループ1の遅延線通し番号値a₀＋16、a₁＋16、a₂＋16、a₃＋16、a₄＋16、a₅＋16、a₆＋16、a₇＋16、a₈＋16、a₉＋16、a₁₀＋16、a₁₁＋16、a₁₂＋16、a₁₃＋16、a₁₄＋16、及びa₁₅＋16に順に等しい、請求項10に記載の方法。
12. n＝32、m＝1、c＝8、r＝4であり、各第2のシンボルサブセット内の8個のシンボルが第5の条件を満たし、前記第5の条件は、
    各第2のシンボルサブセット内の前記8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであり、
    各第2のシンボルサブセット内の前記8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであり、
    各第2のシンボルサブセット内の前記8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
    各第2のシンボルサブセット内の前記8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、及び
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものである、
    のうちのいずれか1つを含む、請求項11に記載の方法。
13. 前記第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjは、前記第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、x＝i＋j＊4、0≦i＜4、及び0≦j＜8である、請求項12に記載の方法。
14. n＝32、m＝1、c＝16、r＝2であり、各第2のシンボルサブセット内の16個のシンボルが第6の条件を満たし、前記第6の条件は、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、及び
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものである、
    のうちのいずれか1つを含む、請求項11に記載の方法。
15. 前記第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、前記第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
    、0≦i＜2、0≦j＜16であり、Y％Zは、YをZで割ることによって得られる余りを表し、
    は、YをZで割ることによって得られる商を表す、請求項14に記載の方法。
16. n＝32、m＝3、c＝12、r＝8であり、各第2のシンボルサブセット内の12個のシンボルが第7の条件を満たし、前記第7の条件は、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内の4つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内における6つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における6つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内の6つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における6つの第1のシンボルサブセットからのものである、及び
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものである、
    のうちのいずれいか1つを含む、請求項11に記載の方法。
17. 前記第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、前記第1のシンボルセットにおける第1のシンボルサブセットb_x％32内のシンボル
    からのものであり、
    、0≦i＜8、0≦j＜12であり、Y％Zは、YをZで割ることによって得られる余りを表し、
    は、YをZで割ることによって得られる商を表す、請求項16に記載の方法。
18. n＝32、m＝3、c＝12、r＝8であり、各第2のシンボルサブセット内の12個のシンボルが第8の条件を満たし、前記第8の条件は、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセットにおける、第1のシンボルサブセットk₁内のシンボル0、第1のシンボルサブセットk₁＋8内のシンボル0、第1のシンボルサブセットk₁＋16内のシンボル0、及び第1のシンボルサブセットk₁＋24内のシンボル0からのものであり、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセットにおける、第1のシンボルサブセットk₂内のシンボル1、第1のシンボルサブセットk₂＋8内のシンボル1、第1のシンボルサブセットk₂＋16内のシンボル1、及び第1のシンボルサブセットk₂＋24内のシンボル1からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセットにおける、第1のシンボルサブセットk₃内のシンボル2、第1のシンボルサブセットk₃＋8内のシンボル2、第1のシンボルサブセットk₃＋16内のシンボル2、及び第1のシンボルサブセットk₃＋24内のシンボル2からのものである、ことを含み、k₁、k₂、及びk₃が互いに等しくなく、0≦k₁＜8、0≦k₂＜8、及び0≦k₃＜8である、請求項11に記載の方法。
19. 前記第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjは、前記第1のシンボルセットにおける第1のシンボルサブセットb_x％32内のシンボル
    からのものであり、
    、0≦i＜8、0≦j＜12であり、Y％Zは、YをZで割ることによって得られる余りを表し、
    は、YをZで割ることによって得られる商を表し、Gが、2、6、10、14、18、22、26、又は30である、請求項18に記載の方法。
20. 前記第1のシンボルセットにおける第1のシンボルサブセットh内のm個のシンボルは、遅延データストリームhからのものであり、0≦h≦n－1であり、Vは68以上の整数である、請求項1から19のいずれか一項に記載の方法。
21. 各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列がn行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、前記第2のシンボル行列の各行内のc個のシンボルは、前記第1のシンボル行列のc行に分布するc個のシンボルに対応する、請求項1から20のいずれか一項に記載の方法。
22. 前記n個の遅延線がg個の遅延線グループを含み、各遅延線グループがp個の遅延線を含み、各遅延線グループ内の前記p個の遅延線の遅延値がそれぞれ前記遅延値セット内の前記p個の遅延値であり、各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列がn行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、前記第2のシンボル行列の各行のc個のシンボルは、前記第1のシンボル行列のc行に分布したc個のシンボルに対応し、gが1よりも大きい整数である、請求項1に記載の方法。
23. 前記第1のシンボル行列の各列内のn個のシンボルがg個のグループを含み、前記g個のグループのそれぞれがp個のシンボルを含み、gが1よりも大きい整数であり、前記第2のシンボル行列の各行内の前記c個のシンボルがs個のグループを含み、前記s個のグループのそれぞれがp個のシンボルを含み、sが1よりも大きい整数であり、前記第2のシンボル行列内のp個のシンボルの1つのグループは、前記第1のシンボル行列内のp個のシンボルの1つのグループからのものであり、前記第2のシンボル行列の各行における任意の2つのグループ内の合計2個のp個のシンボルは、前記第1のシンボル行列の異なる行からのものである、請求項22に記載の方法。
24. n＝32、m＝1、r＝4、c＝8、p＝4、g＝8、及びs＝2であり、
    前記第2のシンボル行列の1つの行内の8個のシンボルは、前記第1のシンボル行列におけるグループa内の4個のシンボル及びグループb内の4個のシンボルにそれぞれ対応し、0≦a＜4、及び4≦b＜8である、
    請求項23に記載の方法。
25. n＝32、m＝2、r＝4、c＝16、p＝4、g＝8、及びs＝4であり、
    前記第2のシンボル行列の1つの行内の16個のシンボルは、前記第1のシンボル行列の列0におけるグループa内の4個のシンボル、前記第1のシンボル行列の列0におけるグループb内の4個のシンボル、前記第1のシンボル行列の列1におけるグループe内の4個のシンボル、及び前記第1のシンボル行列の列1におけるグループf内の4個のシンボルにそれぞれ対応し、a、b、e、及びfが互いに等しくなく、及び
    0≦a＜4、0≦e＜4、4≦b＜8、4≦f＜8である、
    請求項23に記載の方法。
26. n＝32、m＝3、r＝8、c＝12、p＝4、g＝8、及びs＝3であり、
    前記第2のシンボル行列の1つの行内の12個のシンボルは、前記第1のシンボル行列の列0におけるグループa内の4個のシンボル、前記第1のシンボル行列の列1におけるグループb内の4個のシンボル、及び前記第1のシンボル行列の列2におけるグループe内の4個のシンボルにそれぞれ対応し、a、b、及びeが互いに等しくなく、及び
    0≦a＜4かつ4≦e＜8、又は0≦e＜4かつ4≦a＜8である、
    請求項23に記載の方法。
27. 第1の前方誤り訂正FECエンコーディングが、前記n個のデータストリームの全てに対して行われ、前記第1のFECエンコーディングによって得られる全てのA個のコードワードが、前記n個のデータストリームに分配され、各データストリーム内のA個の連続するシンボルが、A個の異なる第1のFECコードワードからのものであり、Aが1以上の整数であり、前記n個の遅延線がg個の遅延線グループを含み、各遅延線グループがp個の遅延線を含み、各遅延線グループ内の前記p個の遅延線の遅延値がそれぞれ前記遅延値セット内の前記p個の遅延値であり、gが1以上の整数であり、n＝p＊gであり、p個のデータストリームの各遅延されたグループ内のA＊p個のシンボルがA＊p個の異なる第1のFECコードワードからのものであり、前記A＊p個のシンボルが前記p個のデータストリームのそれぞれのA個の連続するシンボルを含む、請求項1に記載の方法。
28. 各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列がn行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、前記第1のシンボル行列がg個の第1のシンボルサブ行列を含み、各第1のシンボルサブ行列がp行m列のシンボルを含み、前記第2のシンボル行列がg個の第2のシンボルサブ行列を含み、各第2のシンボルサブ行列がr0行c列のシンボルを含み、r0が1以上の整数であり、cが1以上の整数であり、r＝r0＊g、p＊m＝r0＊cであり、第2のシンボルサブ行列tは、第1のシンボルサブ行列tをインターリーブすることによって得られ、0≦t＜gであり、各第2のシンボル行列の各行内のc個のシンボルがc個の異なるコードワードからのものである、請求項27に記載の方法。
29. 第2のシンボルサブ行列tの各行内のc個のシンボルは、第1のシンボルサブ行列t内のc個のシンボルからのものであり、第2のシンボルサブ行列t内のc個のシンボルは、第1のシンボルサブ行列tの最大A列に分布されている、請求項28に記載の方法。
30. 第1のシンボルサブ行列t内のシンボルが順番に配置され、第1のシンボルサブ行列tの各列の行0～行p－1におけるシンボルが、順番に配置されるp個のシンボルであり、第1のシンボルサブ行列tの2つの隣接する列において、前の列の行p－1～後の列の行1におけるシンボルは、順番に配置される2つのシンボルであり、第2のシンボルサブ行列tの行0内のc個のシンボルは、第1のシンボルサブ行列tの行0及び列0から始まる順序で配置されるグループ0内のc個のシンボルからのものであり、残りは、第2のシンボルサブ行列tの行r0－1内のc個のシンボルが、第1のシンボルサブ行列tの行0及び列0から始まる順序で配置されるc個のシンボルの最後のグループからのものになるまで、類推によって推定され得る、請求項29に記載の方法。
31. A＝2、n＝8、p＝8、及びg＝1であり、又はA＝2、n＝16、p＝8、及びg＝2である、請求項27から30のいずれか一項に記載の方法。
32. m＝9、r＝8＊g、及びc＝9であり、m＝5、r＝4＊g、及びc＝10であり、m＝11、r＝8＊g、及びc＝11であり、m＝3、r＝2＊g、及びc＝12であり、m＝13、r＝8＊g、及びc＝13であり、m＝7、r＝4＊g、及びc＝14であり、m＝15、r＝8＊g、及びc＝15であり、又は、m＝2、r＝g、及びc＝16である、請求項28から31のいずれか一項に記載の方法。
33. 各遅延線グループ内の前記p個の遅延線の前記遅延値は、Vシンボルだけ順次増加する、又はVシンボルだけ順次減少する、請求項22から32のいずれか一項に記載の方法。
34. n＝32であり、32個のデータストリームが遅延された後に毎回出力される32個のシンボルの通し番号値は、b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、b₁₅、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁を含み、前記32個のデータストリームが遅延された後に毎回出力される前記32個のシンボルにおけるグループ0内の16個のシンボルは、16個の異なるコードワードからのものであり、前記32個のデータストリームが遅延された後に毎回出力される前記32個のシンボルにおけるグループ1内の16個のシンボルは、16個の異なるコードワードからのものであり、
    グループ0内の前記16個のシンボルは、シンボルb₀、シンボルb₁、シンボルb₄、シンボルb₅、シンボルb₈、シンボルb₉、シンボルb₁₂、シンボルb₁₃、シンボルb₁₆、シンボルb₁₇、シンボルb₂₀、シンボルb₂₁、シンボルb₂₄、シンボルb₂₅、シンボルb₂₈、及びシンボルb₂₉を含み、グループ1内の前記16個のシンボルは、シンボルb₂、シンボルb₃、シンボルb₆、シンボルb₇、シンボルb₁₀、シンボルb₁₁、シンボルb₁₄、シンボルb₁₅、シンボルb₁₈、シンボルb₁₉、シンボルb₂₂、シンボルb₂₃、シンボルb₂₆、シンボルb₂₇、シンボルb₃₀、及びシンボルb₃₁を含む、又は
    グループ0内の前記16個のシンボルは、シンボルb₀、シンボルb₁、シンボルb₄、シンボルb₅、シンボルb₈、シンボルb₉、シンボルb₁₂、シンボルb₁₃、シンボルb₁₈、シンボルb₁₉、シンボルb₂₂、シンボルb₂₃、シンボルb₂₆、シンボルb₂₇、シンボルb₃₀、及びシンボルb₃₁を含み、グループ1内の前記16個のシンボルは、シンボルb₂、シンボルb₃、シンボルb₆、シンボルb₇、シンボルb₁₀、シンボルb₁₁、シンボルb₁₄、シンボルb₁₅、シンボルb₁₆、シンボルb₁₇、シンボルb₂₀、シンボルb₂₁、シンボルb₂₄、シンボルb₂₅、シンボルb₂₈、及びシンボルb₂₉を含む、
    請求項27に記載の方法。
35. 各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列が32行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、前記第1のシンボル行列におけるグループ0内の16行のシンボルは、行0のシンボル、行1のシンボル、行4のシンボル、行5のシンボル、行8のシンボル、行9のシンボル、行12のシンボル、行13のシンボル、行16のシンボル、行17のシンボル、行20のシンボル、行21のシンボル、行24のシンボル、行25のシンボル、行28のシンボル、及び行29のシンボルを順次含み、前記第1のシンボル行列におけるグループ1内の16行のシンボルは、行2のシンボル、行3のシンボル、行6のシンボル、行7のシンボル、行10のシンボル、行11のシンボル、行14のシンボル、行15のシンボル、行18のシンボル、行19のシンボル、行22のシンボル、行23のシンボル、行26のシンボル、行27のシンボル、行30のシンボル、及び行31のシンボルを順次含み、
    グループ0内の前記16行のシンボルが順番に配置され、グループ0内の前記16行のシンボルにおける各列の行0～行15におけるシンボルは順番に配置される16個のシンボルであり、グループ0内の前記16行のシンボルの隣接する2つの列において、前の列の行15～後の列の行0におけるシンボルは順番に配置される2つのシンボルであり、前記第2のシンボル行列におけるグループ0内のr／2行のシンボルにおける行0にあるc個のシンボルは、グループ0内の前記16行のシンボルにおける行0及び列0から始まる順序で配置されるグループ0内のc個のシンボルからのものであり、残りは、前記第2のシンボル行列におけるグループ0内の前記r／2行のシンボルにおける行r／2－1にあるc個のシンボルが、グループ0内の前記16行のシンボルにおける行0及び列0から始まる順序で配置されるc個のシンボルの最後のグループからのものになるまで、類推によって推定されることができ、及び
    グループ1内の前記16行のシンボルが順番に配置され、グループ1内の前記16行のシンボルにおける各列の行0～行15のシンボルが順番に配置される16個のシンボルであり、グループ1内の前記16行のシンボルの隣接する2つの列において、前の列の行15～後の列の行0におけるシンボルは、順番に配置される2つのシンボルであり、前記第2のシンボル行列におけるグループ1内のr／2行のシンボルにおける行0のc個のシンボルは、グループ1内の前記16行のシンボルにおける行0及び列0から始まる順序で配置されるグループ1内のc個のシンボルからのものであり、残りは、前記第2のシンボル行列におけるグループ1内の前記r／2行のシンボルにおける行r／2－1のc個のシンボルが、グループ1内の前記16行のシンボルにおける行0及び列0から始まる順序で配置されるc個のシンボルの最後のグループからのものになるまで、類推によって推定されることができる、
    請求項34に記載の方法。
36. n個の遅延線に基づいてn個のデータストリームを別々に遅延させる前記ステップの前に、
    前記n個のデータストリームを事前設定された順序で配置されることを可能にするために、前記n個のデータストリームに対してレーン並べ替えを行うステップ、
    を更に含み、又は、
    n個の遅延線に基づいてn個のデータストリームを別々に遅延させる前記ステップの後であって、L個の第1のシンボルセットを得るためにn個の遅延データストリームのそれぞれからL＊m個のシンボルを得る前記ステップの前に、前記方法は、
    前記n個のデータストリームを事前設定された順序で配置されることを可能にするために、前記n個のデータストリームに対してレーン並べ替えを行うステップ、
    を更に含む、請求項1から35のいずれか一項に記載の方法。
37. n個の遅延線に基づいてn個のデータストリームを別々に遅延させる前記ステップの前に、
    n個のアライメントされたレーンデータストリームを得るために、前記n個のデータストリームに対してレーンデスキュー処理を行うステップ、
    を更に含む、請求項1から36のいずれか一項に記載の方法。
38. 前記n個のデータストリームは全て、前記第1のFECエンコーディングによって得られるデータストリームであり、L個の第2のシンボルセットを得るために前記L個の第1のシンボルセットを別々にインターリーブする前記ステップの後に、
    L＊r個のコードワードを得るために、各第2のシンボルセット内の前記r個の第2のシンボルサブセットに対して第2のFECエンコーディングを行うステップ、
    を更に含む、請求項1から37のいずれか一項に記載の方法。
39. 遅延器とインターリーバとを備えるデータインターリーブ装置であって、
    前記遅延器は、n個の遅延線に基づいてn個のデータストリームを別々に遅延させるように構成され、nがpで割り切れる正の整数であり、pは1よりも大きい整数であり、各遅延線の遅延値が遅延値セット内の任意の遅延値であり、前記遅延値セットがp個の遅延値を含み、前記遅延値セット内の最小遅延値が0であり、昇順に設定された前記遅延値セット内の前記p個の遅延値における2つおきの隣接する遅延値間の差がVシンボルであり、Vが34以上の整数であり、前記遅延値セット内の各遅延値に対応する遅延線の数がn／pであり、
    前記インターリーバは、
    L個の第1のシンボルセットを得るためにn個の遅延データストリームのそれぞれからL＊m個のシンボルを得て、各第1のシンボルセットがn＊m個のシンボルを含み、Lが1以上の整数であり、mが1以上の整数であり、
    L個の第2のシンボルセットを得るために前記L個の第1のシンボルセットを別々にインターリーブし、各第2のシンボルセット内のシンボルの数が各第1のシンボルセットにおけるシンボルの数と同じである、
    ように構成される、
    データインターリーブ装置。
40. p＝4であり、nが16で割り切ることができ、前記n個の遅延線が遅延線の少なくとも1つのグループを含み、遅延線の各グループが16個の隣接する遅延線を含み、前記n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄及び遅延線a₁₅の遅延値が第1の条件を満たし、0≦k＜n／16であり、a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄及びa₁₅は、16未満の負でない整数であって、互いに等しくなく、前記第1の条件は、
    遅延線a₀の前記遅延値と遅延線a₁の前記遅延値との間の差が2Vシンボルであり、
    遅延線a₂の前記遅延値と遅延線a₃の前記遅延値との間の差が2Vシンボルであり、
    遅延線a₄の前記遅延値と遅延線a₅の前記遅延値との間の差が2Vシンボルであり
    遅延線a₆の前記遅延値と遅延線a₇の前記遅延値との間の差が2Vシンボルであり、
    遅延線a₈の前記遅延値と遅延線a₉の前記遅延値との間の差が2Vシンボルであり、
    遅延線a₁₀の前記遅延値と遅延線a₁₁の前記遅延値との間の差が2Vシンボルであり、
    遅延線a₁₂の前記遅延値と遅延線a₁₃の前記遅延値との間の差が2Vシンボルであり、
    遅延線a₁₄の前記遅延値と遅延線a₁₅の前記遅延値との間の差が2Vシンボルである、
    ことである、請求項39に記載のデータインターリーブ装置。
41. 前記n個の遅延線における遅延線の各グループにおいて、遅延値が0シンボル、Vシンボル、2Vシンボル、及び3Vシンボルである遅延線の数が全て4である、請求項40に記載のデータインターリーブ装置。
42. 前記n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄及び遅延線a₁₅の前記遅延値が第2の条件を満たし、
    前記第2の条件は、遅延線a₀の前記遅延値、遅延線a₄の前記遅延値、遅延線a₈の前記遅延値、及び遅延線a₁₂の前記遅延値が互いに等しくなく、遅延線a₁の前記遅延値、遅延線a₅の前記遅延値、遅延線a₉の前記遅延値、及び遅延線a₁₃の前記遅延値が互いに等しくなく、遅延線a₂の前記遅延値、遅延線a₆の前記遅延値、遅延線a₁₀の前記遅延値、及び遅延線a₁₄の前記遅延値が互いに等しくなく、遅延線a₃の前記遅延値、遅延線a₇の前記遅延値、遅延線a₁₁の前記遅延値、及び遅延線a₁₅の前記遅延値が互いに等しくないことである、
    請求項40又は41に記載のデータインターリーブ装置。
43. 前記n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₂、遅延線a₄、遅延線a₆、遅延線a₈、遅延線a₁₀、遅延線a₁₂及び遅延線a₁₄の前記遅延値が第3の条件を満たし、
    前記第3の条件は、遅延線a₀の前記遅延値と遅延線a₄の前記遅延値との間の差が2Vシンボルであり、遅延線a₂の前記遅延値と遅延線a₆の前記遅延値との間の差が2Vシンボルであり、遅延線a₈の前記遅延値と遅延線a₁₂の前記遅延値との間の差が2Vシンボルであり、遅延線a₁₀の前記遅延値と遅延線a₁₄の前記遅延値との間の差が2Vシンボルであることである、
    請求項40から42のいずれか一項に記載のデータインターリーブ装置。
44. 第1の遅延値セット｛A｝が、前記n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、及び遅延線a₁₅の前記遅延値を順次含み、前記第1の遅延値セット｛A｝は、
    ｛0、2V、0、2V、2V、0、2V、0、V、3V、V、3V、3V、V、3V、V｝、
    ｛0、2V、0、2V、2V、0、2V、0、V、3V、3V、V、3V、V、V、3V｝、
    ｛0、2V、0、2V、2V、0、2V、0、3V、V、V、3V、V、3V、3V、V｝、
    ｛0、2V、0、2V、2V、0、2V、0、3V、V、3V、V、V、3V、V、3V｝、
    ｛0、2V、V、3V、2V、0、3V、V、V、3V、0、2V、3V、V、2V、0｝、
    ｛0、2V、V、3V、2V、0、3V、V、V、3V、2V、0、3V、V、0、2V｝、
    ｛0、2V、V、3V、2V、0、3V、V、3V、V、0、2V、V、3V、2V、0｝、
    ｛0、2V、V、3V、2V、0、3V、V、3V、V、2V、0、V、3V、0、2V｝、
    ｛0、2V、2V、0、2V、0、0、2V、V、3V、V、3V、3V、V、3V、V｝、
    ｛0、2V、2V、0、2V、0、0、2V、V、3V、3V、V、3V、V、V、3V｝、
    ｛0、2V、2V、0、2V、0、0、2V、3V、V、V、3V、V、3V、3V、V｝、
    ｛0、2V、2V、0、2V、0、0、2V、3V、V、3V、V、V、3V、V、3V｝、
    ｛0、2V、3V、V、2V、0、V、3V、V、3V、0、2V、3V、V、2V、0｝、
    ｛0、2V、3V、V、2V、0、V、3V、V、3V、2V、0、3V、V、0、2V｝、
    ｛0、2V、3V、V、2V、0、V、3V、3V、V、0、2V、V、3V、2V、0｝、
    ｛0、2V、3V、V、2V、0、V、3V、3V、V、2V、0、V、3V、0、2V｝、
    ｛V、3V、0、2V、3V、V、2V、0、0、2V、V、3V、2V、0、3V、V｝、
    ｛V、3V、0、2V、3V、V、2V、0、0、2V、3V、V、2V、0、V、3V｝、
    ｛V、3V、0、2V、3V、V、2V、0、2V、0、V、3V、0、2V、3V、V｝、
    ｛V、3V、0、2V、3V、V、2V、0、2V、0、3V、V、0、2V、V、3V｝、
    ｛V、3V、V、3V、3V、V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
    ｛V、3V、V、3V、3V、V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
    ｛V、3V、V、3V、3V、V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
    ｛V、3V、V、3V、3V、V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
    ｛V、3V、2V、0、3V、V、0、2V、0、2V、V、3V、2V、0、3V、V｝、
    ｛V、3V、2V、0、3V、V、0、2V、0、2V、3V、V、2V、0、V、3V｝、
    ｛V、3V、2V、0、3V、V、0、2V、2V、0、V、3V、0、2V、3V、V｝、
    ｛V、3V、2V、0、3V、V、0、2V、2V、0、3V、V、0、2V、V、3V｝、
    ｛V、3V、3V、V、3V、V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
    ｛V、3V、3V、V、3V、V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
    ｛V、3V、3V、V、3V、V、V、3V、2V、0、0、2V、0、2V、2V、0｝、
    ｛V、3V、3V、V、3V、V、V、3V、2V、0、2V、0、0、2V、0、2V｝、
    ｛2V、0、0、2V、0、2V、2V、0、V、3V、V、3V、3V、V、3V、V｝、
    ｛2V、0、0、2V、0、2V、2V、0、V、3V、3V、V、3V、V、V、3V｝、
    ｛2V、0、0、2V、0、2V、2V、0、3V、V、V、3V、V、3V、3V、V｝、
    ｛2V、0、0、2V、0、2V、2V、0、3V、V、3V、V、V、3V、V、3V｝、
    ｛2V、0、V、3V、0、2V、3V、V、V、3V、0、2V、3V、V、2V、0｝、
    ｛2V、0、V、3V、0、2V、3V、V、V、3V、2V、0、3V、V、0、2V｝、
    ｛2V、0、V、3V、0、2V、3V、V、3V、V、0、2V、V、3V、2V、0｝、
    ｛2V、0、V、3V、0、2V、3V、V、3V、V、2V、0、V、3V、0、2V｝、
    ｛2V、0、2V、0、0、2V、0、2V、V、3V、V、3V、3V、V、3V、V｝、
    ｛2V、0、2V、0、0、2V、0、2V、V、3V、3V、V、3V、V、V、3V｝、
    ｛2V、0、2V、0、0、2V、0、2V、3V、V、V、3V、V、3V、3V、V｝、
    ｛2V、0、2V、0、0、2V、0、2V、3V、V、3V、V、V、3V、V、3V｝、
    ｛2V、0、3V、V、0、2V、V、3V、V、3V、0、2V、3V、V、2V、0｝、
    ｛2V、0、3V、V、0、2V、V、3V、V、3V、2V、0、3V、V、0、2V｝、
    ｛2V、0、3V、V、0、2V、V、3V、3V、V、0、2V、V、3V、2V、0｝、
    ｛2V、0、3V、V、0、2V、V、3V、3V、V、2V、0、V、3V、0、2V｝、
    ｛3V、V、0、2V、V、3V、2V、0、0、2V、V、3V、2V、0、3V、V｝、
    ｛3V、V、0、2V、V、3V、2V、0、0、2V、3V、V、2V、0、V、3V｝、
    ｛3V、V、0、2V、V、3V、2V、0、2V、0、V、3V、0、2V、3V、V｝、
    ｛3V、V、0、2V、V、3V、2V、0、2V、0、3V、V、0、2V、V、3V｝、
    ｛3V、V、V、3V、V、3V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
    ｛3V、V、V、3V、V、3V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
    ｛3V、V、V、3V、V、3V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
    ｛3V、V、V、3V、V、3V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
    ｛3V、V、2V、0、V、3V、0、2V、0、2V、V、3V、2V、0、3V、V｝、
    ｛3V、V、2V、0、V、3V、0、2V、0、2V、3V、V、2V、0、V、3V｝、
    ｛3V、V、2V、0、V、3V、0、2V、2V、0、V、3V、0、2V、3V、V｝、
    ｛3V、V、2V、0、V、3V、0、2V、2V、0、3V、V、0、2V、V、3V｝、
    ｛3V、V、3V、V、V、3V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
    ｛3V、V、3V、V、V、3V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
    ｛3V、V、3V、V、V、3V、V、3V、2V、0、0、2V、0、2V、2V、0｝、及び
    ｛3V、V、3V、V、V、3V、V、3V、2V、0、2V、0、0、2V、0、2V｝
    のうちの1つを含む、請求項40から43のいずれか一項に記載のデータインターリーブ装置。
45. 前記n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄及び遅延線a₁₅の前記遅延値が第4の条件を満たし、
    前記第4の条件は、
    遅延線a₀の前記遅延値と遅延線a₂の前記遅延値とが等しく又は2Vシンボルの差を有し、
    遅延線a₁の前記遅延値と遅延線a₃の前記遅延値とが等しく又は2Vシンボルの差を有し、
    遅延線a₂の前記遅延値と遅延線a₄の前記遅延値とが等しく又は2Vシンボルの差を有し、
    遅延線a₃の前記遅延値と遅延線a₅の前記遅延値とが等しく又は2Vシンボルの差を有し、
    遅延線a₄の前記遅延値と遅延線a₆の前記遅延値とが等しく又は2Vシンボルの差を有し、
    遅延線a₅の前記遅延値と遅延線a₇の前記遅延値とが等しく又は2Vシンボルの差を有し、
    遅延線a₈の前記遅延値と遅延線a₁₀の前記遅延値とが等しく又は2Vシンボルの差を有し、
    遅延線a₉の前記遅延値と遅延線a₁₁の前記遅延値とが等しく又は2Vシンボルの差を有し、
    遅延線a₁₀の前記遅延値と遅延線a₁₂の前記遅延値とが等しく又は2Vシンボルの差を有し、
    遅延線a₁₁の前記遅延値と遅延線a₁₃の前記遅延値とが等しく又は2Vシンボルの差を有し、
    遅延線a₁₂の前記遅延値と遅延線a₁₄の前記遅延値とが等しく又は2Vシンボルの差を有し、
    遅延線a₁₃の前記遅延値と遅延線a₁₅の前記遅延値とが等しく又は2Vシンボルの差を有する、
    ことである、請求項40から44のいずれか一項に記載のデータインターリーブ装置。
46. 第2の遅延値セット｛B｝が、前記n個の遅延線における遅延線のグループk内の遅延線a₀、遅延線a₁、遅延線a₂、遅延線a₃、遅延線a₄、遅延線a₅、遅延線a₆、遅延線a₇、遅延線a₈、遅延線a₉、遅延線a₁₀、遅延線a₁₁、遅延線a₁₂、遅延線a₁₃、遅延線a₁₄、及び遅延線a₁₅の前記遅延値を順次含み、前記第2の遅延値セット｛B｝は、
    ｛0、2V、0、2V、2V、0、2V、0、V、3V、V、3V、3V、V、3V、V｝、
    ｛0、2V、0、2V、2V、0、2V、0、V、3V、3V、V、3V、V、V、3V｝、
    ｛0、2V、0、2V、2V、0、2V、0、3V、V、V、3V、V、3V、3V、V｝、
    ｛0、2V、0、2V、2V、0、2V、0、3V、V、3V、V、V、3V、V、3V｝、
    ｛0、2V、2V、0、2V、0、0、2V、V、3V、V、3V、3V、V、3V、V｝、
    ｛0、2V、2V、0、2V、0、0、2V、V、3V、3V、V、3V、V、V、3V｝、
    ｛0、2V、2V、0、2V、0、0、2V、3V、V、V、3V、V、3V、3V、V｝、
    ｛0、2V、2V、0、2V、0、0、2V、3V、V、3V、V、V、3V、V、3V｝、
    ｛V、3V、V、3V、3V、V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
    ｛V、3V、V、3V、3V、V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
    ｛V、3V、V、3V、3V、V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
    ｛V、3V、V、3V、3V、V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
    ｛V、3V、3V、V、3V、V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
    ｛V、3V、3V、V、3V、V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
    ｛V、3V、3V、V、3V、V、V、3V、2V、0、0、2V、0、2V、2V、0｝、
    ｛V、3V、3V、V、3V、V、V、3V、2V、0、2V、0、0、2V、0、2V｝、
    ｛2V、0、0、2V、0、2V、2V、0、V、3V、V、3V、3V、V、3V、V｝、
    ｛2V、0、0、2V、0、2V、2V、0、V、3V、3V、V、3V、V、V、3V｝、
    ｛2V、0、0、2V、0、2V、2V、0、3V、V、V、3V、V、3V、3V、V｝、
    ｛2V、0、0、2V、0、2V、2V、0、3V、V、3V、V、V、3V、V、3V｝、
    ｛2V、0、2V、0、0、2V、0、2V、V、3V、V、3V、3V、V、3V、V｝、
    ｛2V、0、2V、0、0、2V、0、2V、V、3V、3V、V、3V、V、V、3V｝、
    ｛2V、0、2V、0、0、2V、0、2V、3V、V、V、3V、V、3V、3V、V｝、
    ｛2V、0、2V、0、0、2V、0、2V、3V、V、3V、V、V、3V、V、3V｝、
    ｛3V、V、V、3V、V、3V、3V、V、0、2V、0、2V、2V、0、2V、0｝、
    ｛3V、V、V、3V、V、3V、3V、V、0、2V、2V、0、2V、0、0、2V｝、
    ｛3V、V、V、3V、V、3V、3V、V、2V、0、0、2V、0、2V、2V、0｝、
    ｛3V、V、V、3V、V、3V、3V、V、2V、0、2V、0、0、2V、0、2V｝、
    ｛3V、V、3V、V、V、3V、V、3V、0、2V、0、2V、2V、0、2V、0｝、
    ｛3V、V、3V、V、V、3V、V、3V、0、2V、2V、0、2V、0、0、2V｝、
    ｛3V、V、3V、V、V、3V、V、3V、2V、0、0、2V、0、2V、2V、0｝、及び
    ｛3V、V、3V、V、V、3V、V、3V、2V、0、2V、0、0、2V、0、2V｝
    のうちの1つを含む、請求項45に記載のデータインターリーブ装置。
47. 通し番号値セット｛C｝が、a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅の値を順次含み、前記値セット｛C｝は、
    ｛0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15｝、
    ｛0、1、2、3、4、5、6、7、8、9、10、11、14、15、12、13｝、
    ｛0、1、2、3、4、5、6、7、10、11、8、9、12、13、14、15｝、
    ｛0、1、2、3、4、5、6、7、10、11、8、9、14、15、12、13｝、
    ｛0、1、2、3、6、7、4、5、8、9、10、11、12、13、14、15｝、
    ｛0、1、2、3、6、7、4、5、8、9、10、11、14、15、12、13｝、
    ｛0、1、2、3、6、7、4、5、10、11、8、9、12、13、14、15｝、
    ｛0、1、2、3、6、7、4、5、10、11、8、9、14、15、12、13｝、
    ｛2、3、0、1、4、5、6、7、8、9、10、11、12、13、14、15｝、
    ｛2、3、0、1、4、5、6、7、8、9、10、11、14、15、12、13｝、
    ｛2、3、0、1、4、5、6、7、10、11、8、9、12、13、14、15｝、
    ｛2、3、0、1、4、5、6、7、10、11、8、9、14、15、12、13｝、
    ｛2、3、0、1、6、7、4、5、8、9、10、11、12、13、14、15｝、
    ｛2、3、0、1、6、7、4、5、8、9、10、11、14、15、12、13｝、
    ｛2、3、0、1、6、7、4、5、10、11、8、9、12、13、14、15｝、
    ｛2、3、0、1、6、7、4、5、10、11、8、9、14、15、12、13｝、
    ｛0、3、1、2、4、7、5、6、8、11、9、10、12、15、13、14｝、
    ｛0、3、1、2、4、7、5、6、8、11、9、10、13、14、12、15｝、
    ｛0、3、1、2、4、7、5、6、9、10、8、11、12、15、13、14｝、
    ｛0、3、1、2、4、7、5、6、9、10、8、11、13、14、12、15｝、
    ｛0、3、1、2、5、6、4、7、8、11、9、10、12、15、13、14｝、
    ｛0、3、1、2、5、6、4、7、8、11、9、10、13、14、12、15｝、
    ｛0、3、1、2、5、6、4、7、9、10、8、11、12、15、13、14｝、
    ｛0、3、1、2、5、6、4、7、9、10、8、11、13、14、12、15｝、
    ｛1、2、0、3、4、7、5、6、8、11、9、10、12、15、13、14｝、
    ｛1、2、0、3、4、7、5、6、8、11、9、10、13、14、12、15｝、
    ｛1、2、0、3、4、7、5、6、9、10、8、11、12、15、13、14｝、
    ｛1、2、0、3、4、7、5、6、9、10、8、11、13、14、12、15｝、
    ｛1、2、0、3、5、6、4、7、8、11、9、10、12、15、13、14｝、
    ｛1、2、0、3、5、6、4、7、8、11、9、10、13、14、12、15｝、
    ｛1、2、0、3、5、6、4、7、9、10、8、11、12、15、13、14｝、及び
    ｛1、2、0、3、5、6、4、7、9、10、8、11、13、14、12、15｝
    のうちの1つを含む、請求項40から46のいずれか一項に記載のデータインターリーブ装置。
48. 各第1のシンボルセットがn個の第1のシンボルサブセットを含み、各第1のシンボルサブセットが順次に配置されるm個のシンボルを含み、及び各第2のシンボルセットがr個の第2のシンボルサブセットを含み、各第2のシンボルサブセットがc個のシンボルを含み、rは1よりも大きい整数であり、cは1よりも大きい整数であり、n＊m＝r＊cであり、各第2のシンボルサブセット内の前記c個のシンボルは、前記第1のシンボルセット内のc個の第1のシンボルサブセットに分布するc個のシンボルに対応する、請求項39から47のいずれか一項に記載のデータインターリーブ装置。
49. n＝32であり、32個の第1のシンボルサブセットの通し番号値は、b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、b₁₅、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁を含み、b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、及びb₁₅はそれぞれ、遅延線のグループ0の遅延線通し番号値a₀、a₁、a₂、a₃、a₄、a₅、a₆、a₇、a₈、a₉、a₁₀、a₁₁、a₁₂、a₁₃、a₁₄、及びa₁₅に順に等しく、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁はそれぞれ、遅延線のグループ1の遅延線通し番号値a₀＋16、a₁＋16、a₂＋16、a₃＋16、a₄＋16、a₅＋16、a₆＋16、a₇＋16、a₈＋16、a₉＋16、a₁₀＋16、a₁₁＋16、a₁₂＋16、a₁₃＋16、a₁₄＋16、及びa₁₅＋16に順に等しい、請求項48に記載のデータインターリーブ装置。
50. n＝32、m＝1、c＝8、r＝4であり、各第2のシンボルサブセット内の8個のシンボルが第5の条件を満たし、前記第5の条件は、
    各第2のシンボルサブセット内の前記8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであり、
    各第2のシンボルサブセット内の前記8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであり、
    各第2のシンボルサブセット内の前記8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
    各第2のシンボルサブセット内の前記8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、及び
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものである、
    のうちのいずれか1つを含む、請求項49に記載のデータインターリーブ装置。
51. 前記第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjは、前記第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、x＝i＋j＊4、0≦i＜4、及び0≦j＜8である、請求項50に記載のデータインターリーブ装置。
52. n＝32、m＝1、c＝16、r＝2であり、各第2のシンボルサブセット内の16個のシンボルが第6の条件を満たし、前記第6の条件は、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、及び
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものである、
    のうちのいずれか1つを含む、請求項49に記載のデータインターリーブ装置。
53. 前記第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、前記第1のシンボルセット内の第1のシンボルサブセットb_xからのものであり、
    、0≦i＜2、0≦j＜16であり、Y％Zは、YをZで割ることによって得られる余りを表し、
    は、YをZで割ることによって得られる商を表す、請求項52に記載のデータインターリーブ装置。
54. n＝32、m＝3、c＝12、r＝8であり、各第2のシンボルサブセット内の12個のシンボルが第7の条件を満たし、前記第7の条件は、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内の4つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内における6つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における6つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₀、第1のシンボルサブセットb₁、第1のシンボルサブセットb₄、第1のシンボルサブセットb₅、第1のシンボルサブセットb₈、第1のシンボルサブセットb₉、第1のシンボルサブセットb₁₂、及び第1のシンボルサブセットb₁₃における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものであり、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉における4つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉内の6つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₆、第1のシンボルサブセットb₁₇、第1のシンボルサブセットb₂₀、第1のシンボルサブセットb₂₁、第1のシンボルサブセットb₂₄、第1のシンボルサブセットb₂₅、第1のシンボルサブセットb₂₈、及び第1のシンボルサブセットb₂₉からのものであり、
    各第2のシンボルサブセット内の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における4つの第1のシンボルサブセットからのものであり、
    各第2のシンボルサブセット内の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における6つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の6つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁における6つの第1のシンボルサブセットからのものである、及び
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₂、第1のシンボルサブセットb₃、第1のシンボルサブセットb₆、第1のシンボルサブセットb₇、第1のシンボルサブセットb₁₀、第1のシンボルサブセットb₁₁、第1のシンボルサブセットb₁₄、及び第1のシンボルサブセットb₁₅における4つの第1のシンボルサブセットからのものであるとともに、各第2のシンボルサブセット内の他の8個のシンボルがそれぞれ、前記第1のシンボルセット内の第1のシンボルサブセットb₁₈、第1のシンボルサブセットb₁₉、第1のシンボルサブセットb₂₂、第1のシンボルサブセットb₂₃、第1のシンボルサブセットb₂₆、第1のシンボルサブセットb₂₇、第1のシンボルサブセットb₃₀、及び第1のシンボルサブセットb₃₁からのものである、
    のうちのいずれか1つを含む、請求項49に記載のデータインターリーブ装置。
55. 前記第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjが、前記第1のシンボルセットにおける第1のシンボルサブセットb_x％32内のシンボル
    からのものであり、
    、0≦i＜8、0≦j＜12であり、Y％Zは、YをZで割ることによって得られる余りを表し、
    は、YをZで割ることによって得られる商を表す、請求項54に記載のデータインターリーブ装置。
56. n＝32、m＝3、c＝12、r＝8であり、各第2のシンボルサブセット内の12個のシンボルが第8の条件を満たし、前記第8の条件は、
    各第2のシンボルサブセット内の4つのシンボルがそれぞれ、前記第1のシンボルセットにおける、第1のシンボルサブセットk₁内のシンボル0、第1のシンボルサブセットk₁＋8内のシンボル0、第1のシンボルサブセットk₁＋16内のシンボル0、及び第1のシンボルサブセットk₁＋24内のシンボル0からのものであり、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセットにおける、第1のシンボルサブセットk₂内のシンボル1、第1のシンボルサブセットk₂＋8内のシンボル1、第1のシンボルサブセットk₂＋16内のシンボル1、及び第1のシンボルサブセットk₂＋24内のシンボル1からのものであるとともに、各第2のシンボルサブセット内の他の4つのシンボルがそれぞれ、前記第1のシンボルセットにおける、第1のシンボルサブセットk₃内のシンボル2、第1のシンボルサブセットk₃＋8内のシンボル2、第1のシンボルサブセットk₃＋16内のシンボル2、及び第1のシンボルサブセットk₃＋24内のシンボル2からのものである、ことを含み、k₁、k₂、及びk₃が互いに等しくなく、0≦k₁＜8、0≦k₂＜8、及び0≦k₃＜8である、請求項49に記載のデータインターリーブ装置。
57. 前記第2のシンボルセットにおける第2のシンボルサブセットi内のシンボルjは、前記第1のシンボルセットにおける第1のシンボルサブセットb_x％32内のシンボル
    からのものであり、
    、0≦i＜8、0≦j＜12であり、Y％Zは、YをZで割ることによって得られる余りを表し、
    は、YをZで割ることによって得られる商を表し、Gが、2、6、10、14、18、22、26、又は30である、請求項56に記載のデータインターリーブ装置。
58. 前記第1のシンボルセットにおける第1のシンボルサブセットh内のm個のシンボルは、遅延データストリームhからのものであり、0≦h≦n－1であり、Vは68以上の整数である、請求項39から57のいずれか一項に記載のデータインターリーブ装置。
59. 各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列がn行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、前記第2のシンボル行列の各行内のc個のシンボルは、前記第1のシンボル行列のc行に分布するc個のシンボルに対応する、請求項39から58のいずれか一項に記載のデータインターリーブ装置。
60. 前記n個の遅延線がg個の遅延線グループを含み、各遅延線グループがp個の遅延線を含み、各遅延線グループ内の前記p個の遅延線の遅延値がそれぞれ前記遅延値セット内の前記p個の遅延値であり、各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列がn行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、前記第2のシンボル行列の各行のc個のシンボルは、前記第1のシンボル行列のc行に分布したc個のシンボルに対応し、gが1よりも大きい整数である、請求項39に記載のデータインターリーブ装置。
61. 前記第1のシンボル行列の各列内のn個のシンボルがg個のグループを含み、前記g個のグループのそれぞれがp個のシンボルを含み、gが1よりも大きい整数であり、前記第2のシンボル行列の各行内の前記c個のシンボルがs個のグループを含み、前記s個のグループのそれぞれがp個のシンボルを含み、sが1よりも大きい整数であり、前記第2のシンボル行列内のp個のシンボルの1つのグループは、前記第1のシンボル行列内のp個のシンボルの1つのグループからのものであり、前記第2のシンボル行列の各行における任意の2つのグループ内の合計2個のp個のシンボルは、前記第1のシンボル行列の異なる行からのものである、請求項60に記載のデータインターリーブ装置。
62. n＝32、m＝1、r＝4、c＝8、p＝4、g＝8、及びs＝2であり、
    前記第2のシンボル行列の1つの行内の8個のシンボルはそれぞれ、前記第1のシンボル行列におけるグループa内の4個のシンボル及びグループb内の4個のシンボルに対応し、0≦a＜4、及び4≦b＜8である、請求項61に記載のデータインターリーブ装置。
63. n＝32、m＝2、r＝4、c＝16、p＝4、g＝8、及びs＝4であり、
    前記第2のシンボル行列の1つの行内の16個のシンボルはそれぞれ、前記第1のシンボル行列の列0におけるグループa内の4個のシンボル、前記第1のシンボル行列の列0におけるグループb内の4個のシンボル、前記第1のシンボル行列の列1におけるグループe内の4個のシンボル、及び前記第1のシンボル行列の列1におけるグループf内の4個のシンボルに対応し、a、b、e、及びfが互いに等しくなく、及び
    0≦a＜4、0≦e＜4、4≦b＜8、4≦f＜8である、
    請求項61に記載のデータインターリーブ装置。
64. n＝32、m＝3、r＝8、c＝12、p＝4、g＝8、及びs＝3であり、
    前記第2のシンボル行列の1つの行内の12個のシンボルはそれぞれ、前記第1のシンボル行列の列0におけるグループa内の4個のシンボル、前記第1のシンボル行列の列1におけるグループb内の4個のシンボル、及び前記第1のシンボル行列の列2におけるグループe内の4個のシンボルに対応し、a、b、及びeが互いに等しくなく、及び
    0≦a＜4かつ4≦e＜8、又は0≦e＜4かつ4≦a＜8である、
    請求項61に記載のデータインターリーブ装置。
65. 第1の前方誤り訂正FECエンコーディングが、前記n個のデータストリームの全てに対して行われ、前記第1のFECエンコーディングによって得られる全てのA個のコードワードが、前記n個のデータストリームに分配され、各データストリーム内のA個の連続するシンボルが、A個の異なる第1のFECコードワードからのものであり、Aが1以上の整数であり、前記n個の遅延線がg個の遅延線グループを含み、各遅延線グループがp個の遅延線を含み、各遅延線グループ内の前記p個の遅延線の遅延値がそれぞれ前記遅延値セット内の前記p個の遅延値であり、gが1以上の整数であり、n＝p＊gであり、p個のデータストリームの各遅延されたグループ内のA＊p個のシンボルがA＊p個の異なる第1のFECコードワードからのものであり、前記A＊p個のシンボルが前記p個のデータストリームのそれぞれのA個の連続するシンボルを含む、請求項39に記載のデータインターリーブ装置。
66. 各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列がn行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、前記第1のシンボル行列がg個の第1のシンボルサブ行列を含み、各第1のシンボルサブ行列がp行m列のシンボルを含み、前記第2のシンボル行列がg個の第2のシンボルサブ行列を含み、各第2のシンボルサブ行列がr0行c列のシンボルを含み、r0が1以上の整数であり、cが1以上の整数であり、r＝r0＊g、p＊m＝r0＊cであり、第2のシンボルサブ行列tは、第1のシンボルサブ行列tをインターリーブすることによって得られ、0≦t＜gであり、各第2のシンボル行列の各行内のc個のシンボルがc個の異なるコードワードからのものである、請求項65に記載のデータインターリーブ装置。
67. 第2のシンボルサブ行列tの各行内のc個のシンボルは、第1のシンボルサブ行列t内のc個のシンボルからのものであり、第2のシンボルサブ行列t内のc個のシンボルは、第1のシンボルサブ行列tの最大A列に分布されている、請求項66に記載のデータインターリーブ装置。
68. 第1のシンボルサブ行列t内のシンボルが順番に配置され、第1のシンボルサブ行列tの各列の行0～行p－1におけるシンボルが、順番に配置されるp個のシンボルであり、第1のシンボルサブ行列tの2つの隣接する列において、前の列の行p－1～後の列の行1におけるシンボルは、順序に配置される2つのシンボルであり、第2のシンボルサブ行列tの行0内のc個のシンボルは、第1のシンボルサブ行列tの行0及び列0から始まる順序で配置されるグループ0内のc個のシンボルからのものであり、残りは、第2のシンボルサブ行列tの行r0－1内のc個のシンボルが、第1のシンボルサブ行列tの行0及び列0から始まる順序で配置されるc個のシンボルの最後のグループからのものになるまで、類推によって推定され得る、請求項67に記載のデータインターリーブ装置。
69. A＝2、n＝8、p＝8、及びg＝1であり、又はA＝2、n＝16、p＝8、及びg＝2である、請求項65から68のいずれか一項に記載のデータインターリーブ装置。
70. m＝9、r＝8＊g、及びc＝9であり、m＝5、r＝4＊g、及びc＝10であり、m＝11、r＝8＊g、及びc＝11であり、m＝3、r＝2＊g、及びc＝12であり、m＝13、r＝8＊g、及びc＝13であり、m＝7、r＝4＊g、及びc＝14であり、m＝15、r＝8＊g、及びc＝15であり、又は、m＝2、r＝g、及びc＝16である、請求項66から69のいずれか一項に記載のデータインターリーブ装置。
71. 各遅延線グループ内の前記p個の遅延線の前記遅延値は、Vシンボルだけ順次増加する、又はVシンボルだけ順次減少する、請求項59から69のいずれか一項に記載のデータインターリーブ装置。
72. n＝32であり、32個のデータストリームが遅延された後に毎回出力される32個のシンボルの通し番号値は、b₀、b₁、b₂、b₃、b₄、b₅、b₆、b₇、b₈、b₉、b₁₀、b₁₁、b₁₂、b₁₃、b₁₄、b₁₅、b₁₆、b₁₇、b₁₈、b₁₉、b₂₀、b₂₁、b₂₂、b₂₃、b₂₄、b₂₅、b₂₆、b₂₇、b₂₈、b₂₉、b₃₀、及びb₃₁を含み、前記32個のデータストリームが遅延された後に毎回出力される前記32個のシンボルにおけるグループ0内の16個のシンボルは、16個の異なるコードワードからのものであり、前記32個のデータストリームが遅延された後に毎回出力される前記32個のシンボルにおけるグループ1内の16個のシンボルは、16個の異なるコードワードからのものであり、
    グループ0内の前記16個のシンボルは、シンボルb₀、シンボルb₁、シンボルb₄、シンボルb₅、シンボルb₈、シンボルb₉、シンボルb₁₂、シンボルb₁₃、シンボルb₁₆、シンボルb₁₇、シンボルb₂₀、シンボルb₂₁、シンボルb₂₄、シンボルb₂₅、シンボルb₂₈、及びシンボルb₂₉を含み、グループ1内の前記16個のシンボルは、シンボルb₂、シンボルb₃、シンボルb₆、シンボルb₇、シンボルb₁₀、シンボルb₁₁、シンボルb₁₄、シンボルb₁₅、シンボルb₁₈、シンボルb₁₉、シンボルb₂₂、シンボルb₂₃、シンボルb₂₆、シンボルb₂₇、シンボルb₃₀、及びシンボルb₃₁を含む、又は
    グループ0内の前記16個のシンボルは、シンボルb₀、シンボルb₁、シンボルb₄、シンボルb₅、シンボルb₈、シンボルb₉、シンボルb₁₂、シンボルb₁₃、シンボルb₁₈、シンボルb₁₉、シンボルb₂₂、シンボルb₂₃、シンボルb₂₆、シンボルb₂₇、シンボルb₃₀、及びシンボルb₃₁を含み、グループ1内の前記16個のシンボルは、シンボルb₂、シンボルb₃、シンボルb₆、シンボルb₇、シンボルb₁₀、シンボルb₁₁、シンボルb₁₄、シンボルb₁₅、シンボルb₁₆、シンボルb₁₇、シンボルb₂₀、シンボルb₂₁、シンボルb₂₄、シンボルb₂₅、シンボルb₂₈、及びシンボルb₂₉を含む、
    請求項65に記載のデータインターリーブ装置。
73. 各第1のシンボルセットが第1のシンボル行列であり、各第1のシンボル行列が32行m列のシンボルを含み、各第2のシンボルセットが第2のシンボル行列であり、各第2のシンボル行列がr行c列のシンボルを含み、前記第1のシンボル行列におけるグループ0内の16行のシンボルは、行0のシンボル、行1のシンボル、行4のシンボル、行5のシンボル、行8のシンボル、行9のシンボル、行12のシンボル、行13のシンボル、行16のシンボル、行17のシンボル、行20のシンボル、行21のシンボル、行24のシンボル、行25のシンボル、行28のシンボル、及び行29のシンボルを順次含み、前記第1のシンボル行列におけるグループ1内の16行のシンボルは、行2のシンボル、行3のシンボル、行6のシンボル、行7のシンボル、行10のシンボル、行11のシンボル、行14のシンボル、行15のシンボル、行18のシンボル、行19のシンボル、行22のシンボル、行23のシンボル、行26のシンボル、行27のシンボル、行30のシンボル、及び行31のシンボルを順次含み、
    グループ0内の前記16行のシンボルが順番に配置され、グループ0内の前記16行のシンボルにおける各列の行0～行15におけるシンボルは順番に配置される16個のシンボルであり、グループ0内の前記16行のシンボルの隣接する2つの列において、前の列の行15～後の列の行0におけるシンボルは順番に配置される2つのシンボルであり、前記第2のシンボル行列におけるグループ0内のr／2行のシンボルにおける行0にあるc個のシンボルは、グループ0内の前記16行のシンボルにおける行0及び列0から始まる順序で配置されるグループ0内のc個のシンボルからのものであり、残りは、前記第2のシンボル行列におけるグループ0内の前記r／2行のシンボルにおける行r／2－1にあるc個のシンボルが、グループ0内の前記16行のシンボルにおける行0及び列0から始まる順序で配置されるc個のシンボルの最後のグループからのものになるまで、類推によって推定されることができ、及び
    グループ1内の前記16行のシンボルが順番に配置され、グループ1内の前記16行のシンボルにおける各列の行0～行15のシンボルが順番に配置される16個のシンボルであり、グループ1内の前記16行のシンボルの隣接する2つの列において、前の列の行15～後の列の行0におけるシンボルは、順番に配置される2つのシンボルであり、前記第2のシンボル行列におけるグループ1内のr／2行のシンボルにおける行0のc個のシンボルは、グループ1内の前記16行のシンボルにおける行0及び列0から始まる順序で配置されるグループ0内のc個のシンボルからのものであり、残りは、前記第2のシンボル行列におけるグループ1内の前記r／2行のシンボルにおける行r／2－1のc個のシンボルが、グループ1内の前記16行のシンボルにおける行0及び列0から始まる順序で配置されるc個のシンボルの最後のグループからのものになるまで、類推によって推定されることができる、
    請求項72に記載のデータインターリーブ装置。
74. 前記データインターリーブ装置がレーン並べ替えユニットを更に備え、前記n個のデータストリームが前記n個の遅延線に基づいて別々に遅延される前に、前記レーン並べ替えユニットは、
    前記n個のデータストリームを事前設定された順序で配置されることができるようにするために、前記n個のデータストリームに対してレーン並べ替えを行う、
    ように構成され、又は
    前記n個のデータストリームが前記n個の遅延線に基づいて別々に遅延された後、前記L個の第1のシンボルセットが、前記遅延されたn個のデータストリームのそれぞれから前記L＊m個のシンボルを得ることによって得られる前に、前記レーン並べ替えユニットは、
    前記n個のデータストリームを事前設定された順序で配置されることができるようにするために、前記n個のデータストリームに対してレーン並べ替えを行う、
    ように構成される、請求項39から73のいずれか一項に記載のデータインターリーブ装置。
75. 前記データインターリーブ装置がレーンデスキューユニットを更に備え、前記n個のデータストリームが前記n個の遅延線に基づいて別々に遅延される前に、前記レーンデスキューユニットは、
    n個のアライメントされたレーンデータストリームを得るために、前記n個のデータストリームに対してレーンデスキュー処理を行う、
    ように構成される、請求項39から74のいずれか一項に記載のデータインターリーブ装置。
76. 前記データインターリーブ装置がエンコーダを更に備え、前記n個のデータストリームは全て、前記第1のFECエンコーディングによって得られるデータストリームであり、前記L個の第2のシンボルセットが前記L個の第1のシンボルセットを別々にインターリーブすることによって得られた後、前記エンコーダは、
    L＊r個のコードワードを得るために各第2のシンボルセット内のr個の第2のシンボルサブセットに対して第2のFECエンコーディングを行う、
    ように構成される、請求項39から75のいずれか一項に記載のデータインターリーブ装置。