[go: up one dir, main page]

JP2024166814A - Photoelectric conversion device and photoelectric conversion system - Google Patents

Photoelectric conversion device and photoelectric conversion system Download PDF

Info

Publication number
JP2024166814A
JP2024166814A JP2023083183A JP2023083183A JP2024166814A JP 2024166814 A JP2024166814 A JP 2024166814A JP 2023083183 A JP2023083183 A JP 2023083183A JP 2023083183 A JP2023083183 A JP 2023083183A JP 2024166814 A JP2024166814 A JP 2024166814A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
semiconductor region
conversion device
disposed
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023083183A
Other languages
Japanese (ja)
Inventor
孝博 矢島
Takahiro Yajima
泰史 小山
Yasushi Koyama
竜耶 村尾
Tatsuya Murao
佑記 北澤
Yuki Kitazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2023083183A priority Critical patent/JP2024166814A/en
Publication of JP2024166814A publication Critical patent/JP2024166814A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

To provide a technique advantageous in improving sensitivity to the infrared range in a photoelectric conversion apparatus including an avalanche photodiode.SOLUTION: A photoelectric conversion apparatus includes: a first semiconductor layer that has a first surface and a second surface; an avalanche photodiode that is arranged in the first semiconductor layer; an electrode layer that is arranged to contact the first surface such that a Schottky barrier diode is formed in a contact portion with the first semiconductor layer; and a first wiring structure that is arranged to contact the second surface. The avalanche photodiode is arranged between the second surface and the Schottky barrier diode. Light from outside enters the first semiconductor layer via the first wiring structure.SELECTED DRAWING: Figure 7

Description

本発明は、光電変換装置および光電変換システムに関する。 The present invention relates to a photoelectric conversion device and a photoelectric conversion system.

アバランシェフォトダイオードを利用した光検出器が知られている。特許文献1には、アバランシェフォトダイオードを有するセンサチップと、該アバランシェフォトダイオードとから出力される信号を処理する回路を有するロジックチップとが積層された光検出器が示されている。該アバランシェフォトダイオードは、n型半導体領域と、該n型半導体領域の下に配置されたp型半導体領域とを有する。該p型半導体領域は、被検出光の入射によって生じたキャリアをアバランシェ増倍する増倍領域を有する。 Photodetectors that use avalanche photodiodes are known. Patent Document 1 shows a photodetector in which a sensor chip having an avalanche photodiode and a logic chip having a circuit for processing a signal output from the avalanche photodiode are stacked. The avalanche photodiode has an n-type semiconductor region and a p-type semiconductor region disposed below the n-type semiconductor region. The p-type semiconductor region has a multiplication region that avalanche-multiplies carriers generated by the incidence of light to be detected.

特開2018-201005号公報JP 2018-201005 A

特許文献1に記載された光検出器では、赤外域、例えば、短波赤外域の感度を向上させることが難しい。 With the photodetector described in Patent Document 1, it is difficult to improve sensitivity in the infrared range, for example, the shortwave infrared range.

本発明は、アバランシェフォトダイオードを有する光電変換装置における赤外域の感度を向上させるために有利な技術を提供することを目的とする。 The present invention aims to provide an advantageous technology for improving infrared sensitivity in a photoelectric conversion device having an avalanche photodiode.

本発明の1つの側面は、光電変換装置に係り、前記光電変換装置は、第1面および第2面を有する第1半導体層と、前記第1半導体層に配置されたアバランシェフォトダイオードと、前記第1半導体層との接触部分にショットキーバリアダイオードを形成するように前記第1面に接して配置された電極層と、前記第2面に接するように配置された第1配線構造と、を備え、前記アバランシェフォトダイオードは、前記第2面と前記ショットキーバリアダイオードとの間に配置され、外部からの光は、前記第1配線構造を通して前記第1半導体層に入射する。 One aspect of the present invention relates to a photoelectric conversion device, the photoelectric conversion device comprising a first semiconductor layer having a first surface and a second surface, an avalanche photodiode disposed in the first semiconductor layer, an electrode layer disposed in contact with the first surface to form a Schottky barrier diode at the contact portion with the first semiconductor layer, and a first wiring structure disposed in contact with the second surface, the avalanche photodiode being disposed between the second surface and the Schottky barrier diode, and external light being incident on the first semiconductor layer through the first wiring structure.

本発明によれば、アバランシェフォトダイオードを有する光電変換装置における赤外域の感度を向上させるために有利な技術が提供される。 The present invention provides an advantageous technique for improving infrared sensitivity in a photoelectric conversion device having an avalanche photodiode.

一実施形態の光電変換装置の構成例を示す図。FIG. 1 is a diagram showing an example of the configuration of a photoelectric conversion device according to an embodiment. 第1基板の構成例を示す図。FIG. 4 is a diagram showing an example of the configuration of a first substrate. 第2基板の構成例を示す図。FIG. 4 is a diagram showing an example of the configuration of a second substrate. 画素および信号処理部の構成例を示す図。FIG. 2 is a diagram showing an example of the configuration of a pixel and a signal processing unit. 光子の検出動作を説明する図。FIG. 4 is a diagram for explaining a photon detection operation. 第1実施形態の画素平面図。FIG. 2 is a plan view of a pixel according to the first embodiment. 第1実施形態の画素断面図。FIG. 2 is a cross-sectional view of a pixel according to the first embodiment. 第2実施形態の画素断面図。FIG. 11 is a cross-sectional view of a pixel according to a second embodiment. 第3実施形態の画素断面図。FIG. 13 is a cross-sectional view of a pixel according to a third embodiment. 第4実施形態の画素断面図。FIG. 13 is a cross-sectional view of a pixel according to a fourth embodiment. 第5実施形態の画素断面図。FIG. 13 is a cross-sectional view of a pixel according to a fifth embodiment. 光電変換システムの構成例を示す図。FIG. 1 is a diagram showing an example of the configuration of a photoelectric conversion system. 光電変換システムの構成例を示す図。FIG. 1 is a diagram showing an example of the configuration of a photoelectric conversion system. 光電変換システムの構成例を示す図。FIG. 1 is a diagram showing an example of the configuration of a photoelectric conversion system.

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。 The following embodiments are described in detail with reference to the attached drawings. Note that the following embodiments do not limit the invention according to the claims. Although the embodiments describe multiple features, not all of these multiple features are necessarily essential to the invention, and multiple features may be combined in any manner. Furthermore, in the attached drawings, the same reference numbers are used for the same or similar configurations, and duplicate explanations are omitted.

図1には、本開示の一実施形態の光電変換装置100の構成例が模式的に示されている。光電変換装置100は、第1基板11と第2基板21とを積層した構造を有しうる。第1基板11は、画素アレイ12を含みうる。第2基板21は、画素アレイ12から出力される信号を処理する処理回路22を含みうる。 FIG. 1 shows a schematic configuration example of a photoelectric conversion device 100 according to an embodiment of the present disclosure. The photoelectric conversion device 100 may have a structure in which a first substrate 11 and a second substrate 21 are stacked. The first substrate 11 may include a pixel array 12. The second substrate 21 may include a processing circuit 22 that processes signals output from the pixel array 12.

図2には、第1基板11の構成例が模式的に示されている。第1基板11の画素アレイ12は、複数の行および複数の列を構成するように配置された複数の画素101を含みうる。各画素101は、光電変換部102を有しうる。各光電変換部102は、直列接続されたアバランシェフォトダイオード(以下、APDとも記載する)およびショットキーバリアダイオード(SBDとも記載する)を含む。直列接続されたAPDおよびSBDを含む構成は、赤外域、例えば、短波赤外域の感度の向上に有利である。以下の説明において、光電変換装置100は、撮像装置として例示的に説明される。しかし、光電変換装置100は、他の装置として構成されてもよい。例えば、光電変換装置100は、測距装置(例えば、焦点検出装置、TOF(Time Of Flight)を用いた距離測定装置)、又は、測光装置(例えば、入射光量を測定する装置)等として構成されうる。なお、複数の画素101は、ライン状に配置されてもよく、この場合は、光電変換装置100は、ラインセンサを構成しうる。以下、画素101は光電変換部102を有するものと定義する。なお、画素101は単位セル、画素アレイ12は単位セルアレイとも称することができる。 2 shows a schematic configuration example of the first substrate 11. The pixel array 12 of the first substrate 11 may include a plurality of pixels 101 arranged to form a plurality of rows and a plurality of columns. Each pixel 101 may have a photoelectric conversion unit 102. Each photoelectric conversion unit 102 includes an avalanche photodiode (hereinafter also referred to as an APD) and a Schottky barrier diode (hereinafter also referred to as an SBD) connected in series. A configuration including an APD and an SBD connected in series is advantageous for improving sensitivity in the infrared range, for example, the shortwave infrared range. In the following description, the photoelectric conversion device 100 is exemplarily described as an imaging device. However, the photoelectric conversion device 100 may be configured as another device. For example, the photoelectric conversion device 100 may be configured as a distance measuring device (for example, a focus detection device, a distance measuring device using TOF (Time Of Flight)), or a photometric device (for example, a device that measures the amount of incident light), etc. Note that the multiple pixels 101 may be arranged in a line, in which case the photoelectric conversion device 100 may constitute a line sensor. Hereinafter, the pixel 101 is defined as having a photoelectric conversion unit 102. Note that the pixel 101 may also be referred to as a unit cell, and the pixel array 12 may also be referred to as a unit cell array.

図3には、第2基板21の処理回路22の構成が模式的に示されている。処理回路22は、例えば、複数の信号処理部103、読出回路112、制御部115、水平走査回路111、複数の信号線113、垂直走査回路110、出力部114等を含みうる。各信号処理部103は、画素101から出力される信号を処理する。1つの画素101に対して1つの信号処理部103が設けられてもよいし、2以上の画素101に対して1つの信号処理部103が設けられてもよい。一例において、1つの画素101と1つの信号処理部103とが接続部によって電気的に接続されうる。信号処理部103は、例えば、カウンタおよびメモリを含みうる。該メモリには、該カウンタによってカウントされたカウント値が保持されうる。接続部の具体的な構成は、例えば、銅などの導体パターン同士を接合した構造、マイクロバンプを用いた構造、貫通電極を設けた構造である。 FIG. 3 shows a schematic configuration of the processing circuit 22 of the second substrate 21. The processing circuit 22 may include, for example, a plurality of signal processing units 103, a readout circuit 112, a control unit 115, a horizontal scanning circuit 111, a plurality of signal lines 113, a vertical scanning circuit 110, an output unit 114, and the like. Each signal processing unit 103 processes a signal output from a pixel 101. One signal processing unit 103 may be provided for one pixel 101, or one signal processing unit 103 may be provided for two or more pixels 101. In one example, one pixel 101 and one signal processing unit 103 may be electrically connected by a connection unit. The signal processing unit 103 may include, for example, a counter and a memory. The memory may hold the count value counted by the counter. Specific configurations of the connection unit include, for example, a structure in which conductor patterns such as copper are joined together, a structure using microbumps, and a structure in which a through electrode is provided.

垂直走査回路110は、例えば、制御部115から供給される制御信号に従って画素アレイ12の複数の行を順に選択しうる。垂直走査回路110は、複数の制御信号線116を介して画素アレイ12に制御信号を供給しうる。垂直走査回路110は、例えば、シフトレジスタおよびアドレスデコーダの少なくとも1つを含みうる。読出回路112は、垂直走査回路110によって選択された行の画素101に対応する信号処理部103から複数の信号線113を介して出力される信号を読み出す。水平走査回路111は、例えば、読出回路112によって読み出された1行分の信号を所定の順に出力部114に供給する。 The vertical scanning circuit 110 may, for example, sequentially select multiple rows of the pixel array 12 according to a control signal supplied from the control unit 115. The vertical scanning circuit 110 may supply control signals to the pixel array 12 via multiple control signal lines 116. The vertical scanning circuit 110 may, for example, include at least one of a shift register and an address decoder. The readout circuit 112 reads out signals output from the signal processing unit 103 via multiple signal lines 113 corresponding to the pixels 101 of the row selected by the vertical scanning circuit 110. The horizontal scanning circuit 111, for example, supplies one row's worth of signals read out by the readout circuit 112 to the output unit 114 in a predetermined order.

図4には、光電変換部102および信号処理部103の構成例が示されている。図4に示された例では1つの信号処理部103が1つの光電変換部102に割り当てられている。光電変換部102は、APD201およびSBD221の直列接続を含む。上述したように、光電変換部102は第1基板11に配され、信号処理部103は第2基板21に配されている。しかしながら、信号処理部103の複数の構成要素のうちの少なくとも1つは、第1基板11に配置されてもよい。あるいは、信号処理部103の複数の構成要素の全てが第1基板に配置されてもよい。実線は第1基板11と第2基板21の境界部であり、接合部の位置を示す。本実施形態では、1つの光電変換部102と1つの信号処理部103とが対となっている。 FIG. 4 shows an example of the configuration of the photoelectric conversion unit 102 and the signal processing unit 103. In the example shown in FIG. 4, one signal processing unit 103 is assigned to one photoelectric conversion unit 102. The photoelectric conversion unit 102 includes a series connection of an APD 201 and an SBD 221. As described above, the photoelectric conversion unit 102 is arranged on the first substrate 11, and the signal processing unit 103 is arranged on the second substrate 21. However, at least one of the multiple components of the signal processing unit 103 may be arranged on the first substrate 11. Alternatively, all of the multiple components of the signal processing unit 103 may be arranged on the first substrate. The solid line indicates the boundary between the first substrate 11 and the second substrate 21, and indicates the position of the joint. In this embodiment, one photoelectric conversion unit 102 and one signal processing unit 103 are paired.

APD201のアノードには、第1電位VLが与えられ、APD201のカソードには、第2電位VHが与えられうる。第2電位VHは、第1電位VLより高い電位である。即ち、APD201(のアノードとカソードとの間)には、第1電位VLと第2電位VHとの電位差が与えられる。この電位差は、APD201がアバランシェ増倍動作をするような逆バイアス電圧である。APD201に入射する光子によって発生する電荷は、アバランシェ増倍を引き起こし、これによってアバランシェ電流が発生する。SBD221のアノードには、第3電位VSBが与えられ、SBD221のカソードには、第1電位VLが与えられうる。APD201のアノードとカソードとの間に、APD201の降伏電圧より大きいな電圧が与えられるモードは、ガイガーモードと呼ばれる。APD201のアノードとカソードとの間に該降伏電圧近傍、もしくはそれ以下の電圧が与えられるモードは、リニアモードと呼ばれる。ガイガーモードで動作するAPDは、SPAD(Single Photon Avalanche Diode)と呼ばれうる。一例において、第1電位VLは-30V、第2電位VHは1V、第3電位VSBは-31Vである。 A first potential VL may be applied to the anode of APD201, and a second potential VH may be applied to the cathode of APD201. The second potential VH is a potential higher than the first potential VL. That is, a potential difference between the first potential VL and the second potential VH is applied to APD201 (between the anode and cathode of APD201). This potential difference is a reverse bias voltage that causes APD201 to perform avalanche multiplication. The charge generated by the photons incident on APD201 causes avalanche multiplication, which generates an avalanche current. A third potential VSB may be applied to the anode of SBD221, and a first potential VL may be applied to the cathode of SBD221. A mode in which a voltage higher than the breakdown voltage of APD201 is applied between the anode and cathode of APD201 is called Geiger mode. A mode in which a voltage close to or less than the breakdown voltage is applied between the anode and cathode of the APD 201 is called a linear mode. An APD operating in Geiger mode may be called a SPAD (Single Photon Avalanche Diode). In one example, the first potential VL is -30 V, the second potential VH is 1 V, and the third potential VSB is -31 V.

信号処理部103は、第2電位VHが供給される端子とAPD201のカソードとの間は接続されるクエンチ素子202を含みうる。クエンチ素子202は、APD201で発生したアバランシェ電流の変化を電圧信号に変換する機能を有する。クエンチ素子202は、アバランシェ増倍による信号増倍時に負荷回路(クエンチ回路)として機能し、APD201に印加される電圧を抑制することによってアバランシェ増倍を抑制する働きを持つ。このような働きは、クエンチ動作として知られる。 The signal processing unit 103 may include a quench element 202 connected between a terminal to which the second potential VH is supplied and the cathode of the APD 201. The quench element 202 has a function of converting a change in avalanche current generated in the APD 201 into a voltage signal. The quench element 202 functions as a load circuit (quench circuit) during signal multiplication by avalanche multiplication, and has a function of suppressing avalanche multiplication by suppressing the voltage applied to the APD 201. This function is known as a quench operation.

信号処理部103は、その他、例えば、波形整形部210、カウンタ回路211および選択回路212の少なくとも1つを含みうる。波形整形部210は、光子検出時においてAPD201のカソードの電位変化を整形することによってパルス信号を出力しうる。波形整形部210は、例えば、インバータ回路を含みうる。図4の例では、波形整形部210が1つのインバータで構成されているが、波形整形部210は、複数のインバータを直列接続して構成されてもよいし、波形整形効果を有する他の回路で構成されてもよい。 The signal processing unit 103 may also include at least one of a waveform shaping unit 210, a counter circuit 211, and a selection circuit 212. The waveform shaping unit 210 may output a pulse signal by shaping the potential change of the cathode of the APD 201 when detecting a photon. The waveform shaping unit 210 may include, for example, an inverter circuit. In the example of FIG. 4, the waveform shaping unit 210 is composed of one inverter, but the waveform shaping unit 210 may be composed of multiple inverters connected in series, or may be composed of another circuit having a waveform shaping effect.

カウンタ回路211は、波形整形部210から出力されたパルス信号をカウントし、これによって得られるカウント値を保持するように構成されうる。垂直走査回路110から駆動線213を介してアクティブレベルの制御パルスpRESが供給されると、カウンタ回路211に保持された信号がリセットされうる。選択回路212は、垂直走査回路110から駆動線214を介してアクティブレベルの制御パルスpSELが供給されると、カウンタ回路211と信号線113とを電気的に接続しうる。選択回路212は、例えば、バッファ回路を含みうる。 The counter circuit 211 can be configured to count the pulse signal output from the waveform shaping unit 210 and hold the count value obtained thereby. When an active level control pulse pRES is supplied from the vertical scanning circuit 110 via the drive line 213, the signal held in the counter circuit 211 can be reset. When an active level control pulse pSEL is supplied from the vertical scanning circuit 110 via the drive line 214, the selection circuit 212 can electrically connect the counter circuit 211 and the signal line 113. The selection circuit 212 can include, for example, a buffer circuit.

この例では、カウンタ回路211が設けられている。しかし、カウンタ回路211の代わりに時間・デジタル変換回路(Time to Digital Converter:以下、TDC)を設けて、パルス検出タイミングを取得するように光電変換装置100が構成されてもよい。この場合、波形整形部210から出力されるパルス信号の発生タイミングがTDCによってデジタル信号に変換されうる。TDCには、パルス信号のタイミングの測定のために、垂直走査回路110から駆動線を介して制御パルスpREF(参照信号)が供給されうる。TDCは、制御パルスpREFを基準として、波形整形部210から出力されるパルス信号の発生タイミングに応じたデジタル信号を生成しうる。 In this example, a counter circuit 211 is provided. However, the photoelectric conversion device 100 may be configured to acquire the pulse detection timing by providing a time-to-digital converter (TDC) instead of the counter circuit 211. In this case, the generation timing of the pulse signal output from the waveform shaping unit 210 may be converted into a digital signal by the TDC. To measure the timing of the pulse signal, a control pulse pREF (reference signal) may be supplied from the vertical scanning circuit 110 via a drive line to the TDC. The TDC may generate a digital signal corresponding to the generation timing of the pulse signal output from the waveform shaping unit 210 based on the control pulse pREF.

図5は、光電変換装置100における光子の検出動作を説明する図である。図5(a)は、図4からAPD201、SBD221、クエンチ素子202および波形整形部210を抜粋した図である。ここで、波形整形部210の入力側をnodeA、出力側をnodeBとする。図5(b)は、図5(a)のnodeAの波形を示し、図5(c)は、図5(a)のnodeBの波形を示す。時刻t0からt1までの間において、APD201とSBD221からなる光電変換部102には、VH-VSBの電位差が印加されている。このうち、APD201にはVH-VLの電位差が印加され、SBD221にはVL-VSBの電位差が印加されている。時刻t1において光子が入射すると、SBD221は、光電変換により電荷対を生成し、その電荷対に応答してAPD201においてアバランシェ増倍が発生する。これにより、クエンチ素子202にアバランシェ増倍電流が流れ、nodeAの電圧(電位)が降下する。電圧降下量が増加して、APD201に印加される電位差が小さくなると、APD201におけるアバランシェ増倍が停止する。その後、nodeAには電圧VLから電圧降下分を補う電流が流れ、時刻t3においてnodeAは元の電位レベルに静定する。このとき、nodeAにおいて出力波形がある閾値を越えた部分は、波形整形部210で波形整形され、nodeBにはパルス信号が現れる。 Figure 5 is a diagram explaining the photon detection operation in the photoelectric conversion device 100. Figure 5 (a) is a diagram in which the APD 201, SBD 221, quench element 202, and waveform shaping unit 210 are excerpted from Figure 4. Here, the input side of the waveform shaping unit 210 is node A, and the output side is node B. Figure 5 (b) shows the waveform of node A in Figure 5 (a), and Figure 5 (c) shows the waveform of node B in Figure 5 (a). Between time t0 and t1, a potential difference of VH-VSB is applied to the photoelectric conversion unit 102 consisting of the APD 201 and the SBD 221. Of these, a potential difference of VH-VL is applied to the APD 201, and a potential difference of VL-VSB is applied to the SBD 221. When a photon is incident at time t1, SBD221 generates a charge pair by photoelectric conversion, and avalanche multiplication occurs in APD201 in response to the charge pair. This causes avalanche multiplication current to flow through quench element 202, causing the voltage (electric potential) of nodeA to drop. When the amount of voltage drop increases and the electric potential difference applied to APD201 becomes smaller, avalanche multiplication in APD201 stops. After that, a current that compensates for the voltage drop from voltage VL flows through nodeA, and at time t3, nodeA settles to its original electric potential level. At this time, the portion of the output waveform at nodeA that exceeds a certain threshold is shaped by waveform shaping unit 210, and a pulse signal appears at nodeB.

図6および図7には、第1実施形態の光電変換装置100の2画素分の構成が模式的に示されている。ここで、図6は、平面図である。なお、平面図は、以下で説明する第1面303または第2面304に対する正射影と同義であり、これを平面視ともいう。図7は、図6のA-A’の断面図である。図6および図7において、点線で囲まれた領域は、1つの画素101である。図7において、点線で囲まれた領域は1つの画素101と、それに対応した信号処理部103を含む。 Figures 6 and 7 show schematic diagrams of two pixels of the photoelectric conversion device 100 of the first embodiment. Here, Figure 6 is a plan view. Note that a plan view is synonymous with an orthogonal projection onto the first surface 303 or the second surface 304 described below, and is also referred to as a planar view. Figure 7 is a cross-sectional view taken along line A-A' in Figure 6. In Figures 6 and 7, the area surrounded by the dotted line is one pixel 101. In Figure 7, the area surrounded by the dotted line includes one pixel 101 and its corresponding signal processing unit 103.

光電変換装置100は、第1基板300を含みうる。第1基板300は、第1面303および第2面304を有する第1半導体層(例えば、シリコン層)301と、第2面304および第4面306を有する第1配線構造302とを含みうる。第1配線構造302は、導電パターンを各々含む少なくとも1つの配線層と、該導電パターンに電気的に接続されたプラグとを含みうる。第2面304は、第1半導体層301と第1配線構造302とによって共有されうる。あるいは、第2面304は、第1半導体層301と第1配線構造302との界面でありうる。 The photoelectric conversion device 100 may include a first substrate 300. The first substrate 300 may include a first semiconductor layer (e.g., a silicon layer) 301 having a first surface 303 and a second surface 304, and a first wiring structure 302 having a second surface 304 and a fourth surface 306. The first wiring structure 302 may include at least one wiring layer each including a conductive pattern, and a plug electrically connected to the conductive pattern. The second surface 304 may be shared by the first semiconductor layer 301 and the first wiring structure 302. Alternatively, the second surface 304 may be an interface between the first semiconductor layer 301 and the first wiring structure 302.

第1基板300は、第1半導体層301の第1面303の側に配置された封止構造350を含みうる。封止構造350は、第3面305を有する。第1基板300は、封止構造350に直接又は他の部材を介して結合された支持部材331を含んでもよい。支持部材331は、第5面307を有する。支持部材331は、封止構造350の第3面305に結合されてもよい。封止構造350は、封止層327、メタル層328、封止層329を含みうる。メタル層328は、封止層327と封止層329との間に配置されうる。 The first substrate 300 may include an encapsulation structure 350 disposed on the side of the first surface 303 of the first semiconductor layer 301. The encapsulation structure 350 has a third surface 305. The first substrate 300 may include a support member 331 bonded to the encapsulation structure 350 directly or via another member. The support member 331 has a fifth surface 307. The support member 331 may be bonded to the third surface 305 of the encapsulation structure 350. The encapsulation structure 350 may include an encapsulation layer 327, a metal layer 328, and an encapsulation layer 329. The metal layer 328 may be disposed between the encapsulation layer 327 and the encapsulation layer 329.

光電変換装置100あるいは第1基板300は、第1面303に接するように配置された電極膜324を備えうる。第1半導体層301は、第1面303の少なくとも一部を構成する半導体領域309を含みうる。電極膜324は、第1半導体層301の半導体領域309との接触部分にショットキーバリアダイオード221を形成するように第1面303に接して配置される。電極膜324は、メタル層328と、プラグ325を介して電気的に接続されうる。電極膜324には、メタル層328およびプラグ325を介して第3電位VSBが供給されうる。 The photoelectric conversion device 100 or the first substrate 300 may include an electrode film 324 arranged in contact with the first surface 303. The first semiconductor layer 301 may include a semiconductor region 309 constituting at least a part of the first surface 303. The electrode film 324 is arranged in contact with the first surface 303 so as to form a Schottky barrier diode 221 at the contact portion between the first semiconductor layer 301 and the semiconductor region 309. The electrode film 324 may be electrically connected to the metal layer 328 via the plug 325. A third potential VSB may be supplied to the electrode film 324 via the metal layer 328 and the plug 325.

光電変換装置100は、第1基板300の第4面306の側に配置された第2基板320を更に備えてもよい。第2基板320および第1基板300は、第4面306を共有しうる。あるいは、第4面306は、第2基板320と第1基板300との界面でありうる。また、第4面306は接合面でありうる。第2基板320は、第4面306の反対側に第6面308を有する。第2基板320は、第2半導体層(例えば、シリコン層)321と、第2配線構造322とを含みうる。第2配線構造322は、第1配線構造302に直接又は他の部材を介して結合されうる。他の観点において、第1半導体層301と第2半導体層321との間に第1配線構造302および第2配線構造322が配置されうる。また、第1半導体層301と第2半導体層321との間には、第1配線構造302あるいは第2配線構造322の一方のみが配置されてもよい。第2配線構造322は、導電パターンを各々含む少なくとも1つの配線層と、該導電パターンに電気的に接続されたプラグとを含みうる。第2基板320は、第2半導体層321と第6面308との間に配置された表面保護層332および封止層333を含んでもよい。第2基板320(第2半導体層321)には、アバランシェフォトダイオード201(光電変換部102)から出力される信号を処理する信号処理部103の少なくとも一部が配置されうる。 The photoelectric conversion device 100 may further include a second substrate 320 disposed on the side of the fourth surface 306 of the first substrate 300. The second substrate 320 and the first substrate 300 may share the fourth surface 306. Alternatively, the fourth surface 306 may be an interface between the second substrate 320 and the first substrate 300. The fourth surface 306 may also be a bonding surface. The second substrate 320 has a sixth surface 308 on the opposite side of the fourth surface 306. The second substrate 320 may include a second semiconductor layer (e.g., a silicon layer) 321 and a second wiring structure 322. The second wiring structure 322 may be bonded to the first wiring structure 302 directly or via another member. In another respect, the first wiring structure 302 and the second wiring structure 322 may be disposed between the first semiconductor layer 301 and the second semiconductor layer 321. In addition, only the first wiring structure 302 or the second wiring structure 322 may be disposed between the first semiconductor layer 301 and the second semiconductor layer 321. The second wiring structure 322 may include at least one wiring layer each including a conductive pattern and a plug electrically connected to the conductive pattern. The second substrate 320 may include a surface protection layer 332 and a sealing layer 333 disposed between the second semiconductor layer 321 and the sixth surface 308. At least a part of the signal processing unit 103 that processes the signal output from the avalanche photodiode 201 (photoelectric conversion unit 102) may be disposed on the second substrate 320 (second semiconductor layer 321).

光電変換装置100の外部からの光は、第1配線構造302を介して第1半導体層301に入射する。他の観点において、光電変換装置100の外部からの光は、第2基板320および第1配線構造302を介して第1半導体層301に入射する。光電変換装置100は、マイクロレンズ340を備えてもよい。マイクロレンズ340は、マイクロレンズ340と第1半導体層301との間に第1配線構造302が位置するように配置されうる。他の観点において、マイクロレンズ340は、マイクロレンズ340と第1半導体層301との間に第2基板320および第1配線構造302が位置するように配置されうる。封止層333は、例えば、カラーフィルタ、平坦化膜、無機材料からなる保護膜などを含みうる。 Light from outside the photoelectric conversion device 100 is incident on the first semiconductor layer 301 through the first wiring structure 302. In another aspect, light from outside the photoelectric conversion device 100 is incident on the first semiconductor layer 301 through the second substrate 320 and the first wiring structure 302. The photoelectric conversion device 100 may include a microlens 340. The microlens 340 may be arranged so that the first wiring structure 302 is located between the microlens 340 and the first semiconductor layer 301. In another aspect, the microlens 340 may be arranged so that the second substrate 320 and the first wiring structure 302 are located between the microlens 340 and the first semiconductor layer 301. The sealing layer 333 may include, for example, a color filter, a planarization film, a protective film made of an inorganic material, etc.

アバランシェフォトダイオード(APD)201は、第2面304とショットキーバリアダイオード(SBD)221との間に配置されうる。第2面304に対する正射影において、アバランシェフォトダイオード201とショットキーバリアダイオード221とが重なりうる。電極膜324には、第1半導体層301の半導体領域309に空乏領域326が形成される電位が与えられうる。アバランシェフォトダイオード201とショットキーバリアダイオード221とは、空乏領域326を介して直列に接続されうる。 The avalanche photodiode (APD) 201 may be disposed between the second surface 304 and the Schottky barrier diode (SBD) 221. In an orthogonal projection onto the second surface 304, the avalanche photodiode 201 and the Schottky barrier diode 221 may overlap. A potential may be applied to the electrode film 324 such that a depletion region 326 is formed in the semiconductor region 309 of the first semiconductor layer 301. The avalanche photodiode 201 and the Schottky barrier diode 221 may be connected in series via the depletion region 326.

アバランシェフォトダイオード201は、第1導電型の第1半導体領域311と、第2導電型の第2半導体領域312と、を含みうる。更に、アバランシェフォトダイオード201は、第2面304と第2半導体領域312との間に配置された第1導電型の第3半導体領域313とを含みうる。一例において、第1導電型はn型であり、第2導電型はp型であるが、その逆であってもよい。第3半導体領域313は、第1半導体領域311と第2半導体領域312との間に配置された部分を含みうる。第3半導体領域313はまた、第1半導体領域311の側面を囲むように第2面304と第2半導体領域312との間に配置された部分を含みうる。第1半導体層301の一部である半導体領域309は、第1導電型の半導領域であってもよいし、第2導電型の半導領域であってもよい。半導体領域309は、第2半導体領域312および第4半導体領域314よりも第2導電型の不純物濃度(Net濃度)が低いことが好ましい。 The avalanche photodiode 201 may include a first semiconductor region 311 of a first conductivity type and a second semiconductor region 312 of a second conductivity type. Furthermore, the avalanche photodiode 201 may include a third semiconductor region 313 of the first conductivity type arranged between the second surface 304 and the second semiconductor region 312. In one example, the first conductivity type is n-type and the second conductivity type is p-type, but the opposite may also be true. The third semiconductor region 313 may include a portion arranged between the first semiconductor region 311 and the second semiconductor region 312. The third semiconductor region 313 may also include a portion arranged between the second surface 304 and the second semiconductor region 312 so as to surround the side of the first semiconductor region 311. The semiconductor region 309, which is a part of the first semiconductor layer 301, may be a semiconductor region of the first conductivity type or a semiconductor region of the second conductivity type. It is preferable that the semiconductor region 309 has a lower second conductivity type impurity concentration (Net concentration) than the second semiconductor region 312 and the fourth semiconductor region 314.

光電変換装置100は、第2導電型の第4半導体領域314を更に含みうる。第4半導体領域314は、第2半導体領域312に電気的に接続され、第1面393と第2面394との間を第1面303に直交する方向に延びている。第4半導体領域314を通して第2半導体領域312に電位が与えられうる。第4半導体領域314は、第1半導体領域311、第2半導体領域312および第3半導体領域313を取り囲むように配置されうる。第2面304と第4半導体領域314との間には、第2導電型の第5半導体領域315が配置されうる。第5半導体領域315における第2導電型の不純物濃度は、第4半導体領域314における第2導電型の不純物濃度より高くてよい。1つの画素の第4半導体領域314とその隣の画素の第4半導体領域314との間には、分離トレンチ316が配置されてもよい。分離トレンチ316は、隣接する画素間におけるクロストークを低減するために有利である。分離トレンチ316は、半導体層301に設けられた溝あるいは貫通孔でありうる。分離トレンチ316の内部には、ピニング層、空隙、誘電体を含む絶縁層、遮光のための不透明材料からなる層などが配置されうる。第1導電型の第3半導体領域313は、第1導電型の第1半導体領域311の角部を覆うように配置され、第1導電型の第1半導体領域311と第2導電型の第5半導体領域315との間で局所的な高電界領域が形成されることを抑制しうる。 The photoelectric conversion device 100 may further include a fourth semiconductor region 314 of the second conductivity type. The fourth semiconductor region 314 is electrically connected to the second semiconductor region 312 and extends between the first surface 393 and the second surface 394 in a direction perpendicular to the first surface 303. A potential may be applied to the second semiconductor region 312 through the fourth semiconductor region 314. The fourth semiconductor region 314 may be arranged so as to surround the first semiconductor region 311, the second semiconductor region 312, and the third semiconductor region 313. A fifth semiconductor region 315 of the second conductivity type may be arranged between the second surface 304 and the fourth semiconductor region 314. The impurity concentration of the second conductivity type in the fifth semiconductor region 315 may be higher than the impurity concentration of the second conductivity type in the fourth semiconductor region 314. An isolation trench 316 may be arranged between the fourth semiconductor region 314 of one pixel and the fourth semiconductor region 314 of the adjacent pixel. The isolation trench 316 is advantageous for reducing crosstalk between adjacent pixels. The isolation trench 316 may be a groove or a through hole provided in the semiconductor layer 301. Inside the isolation trench 316, a pinning layer, a gap, an insulating layer including a dielectric, a layer made of an opaque material for blocking light, etc. may be arranged. The third semiconductor region 313 of the first conductivity type is arranged to cover the corners of the first semiconductor region 311 of the first conductivity type, and may suppress the formation of a local high electric field region between the first semiconductor region 311 of the first conductivity type and the fifth semiconductor region 315 of the second conductivity type.

光電変換装置100は、第1面303を覆うピニング膜323を更に含みうる。ピニング膜323は、例えば、酸化ハフニウム、酸化ジルコニウム、酸化アルミニウム、酸化チタンおよび酸化タンタルの少なくとも1つで構成される絶縁膜でありうる。ピニング膜323は開口を有し、電極膜324は、ピニング膜323の該開口に配置されうる。ピニング膜323は、電極膜324と第1面303との間に配置された部分を含んでもよい。第1半導体層301の第1面303は、ピニング膜323で封止されうる。 The photoelectric conversion device 100 may further include a pinning film 323 covering the first surface 303. The pinning film 323 may be an insulating film composed of at least one of hafnium oxide, zirconium oxide, aluminum oxide, titanium oxide, and tantalum oxide, for example. The pinning film 323 has an opening, and the electrode film 324 may be disposed in the opening of the pinning film 323. The pinning film 323 may include a portion disposed between the electrode film 324 and the first surface 303. The first surface 303 of the first semiconductor layer 301 may be sealed with the pinning film 323.

電極膜324は、第1半導体層301の半導体領域309と電極膜324とによってショットキー接合部が形成される材料で構成される。電極膜324は、例えば、金属、金属珪化物または金属酸化物で構成されうる。ショットキー接合部には、半導体領域309と電極膜324との仕事関数の差に起因したショットキー障壁が形成される。ショットキー障壁の高さは、第1半導体層301を構成する半導体領域309のバンドギャップの1/2以下であることが好ましい。ショットキー障壁の高さを超えるエネルギーを有する赤外波長帯の光(波長0.8~30um)がショットキーバリアダイオード221のショットキー接合部に照射されると、電子あるいは正孔がショットキー障壁を乗り越えて空乏領域326に到達する。 The electrode film 324 is made of a material that forms a Schottky junction between the semiconductor region 309 of the first semiconductor layer 301 and the electrode film 324. The electrode film 324 can be made of, for example, a metal, a metal silicide, or a metal oxide. A Schottky barrier is formed at the Schottky junction due to the difference in work function between the semiconductor region 309 and the electrode film 324. The height of the Schottky barrier is preferably 1/2 or less of the band gap of the semiconductor region 309 that constitutes the first semiconductor layer 301. When the Schottky junction of the Schottky barrier diode 221 is irradiated with infrared light (wavelength 0.8 to 30 um) that has energy exceeding the height of the Schottky barrier, electrons or holes overcome the Schottky barrier and reach the depletion region 326.

電極膜324は、上面図(第1面303に対する正射影)において、四角形の形状を有し、第1半導体層301の第1面303上に配置されうる。電極膜324の適所、例えば中央部にプラグ325が配置されうる。電極膜324は、封止層327によって覆われ、封止層327を覆うようにメタル層328が配置され、メタル層328を覆うように封止層329が配置されうる。メタル層328は、遮光層として機能しうる。メタル層328はまた、電極膜324に第3電位VSBを供給する供給経路として機能しうる。封止層329には、支持部材331が結合されうる。支持部材331は、例えば、シリコン、ガラス、金属などの無機材料、または、樹脂などの有機材料で構成されうる。第1面303に沿った方向における電極膜324の寸法は、第1面303に沿った方向における第3半導体領域313の寸法より大きくてよい。第1面303に沿った方向における電極膜324の面積は、第1面303に沿った方向における第3半導体領域313の面積より大きくてよい。本明細書において、電極膜324の寸法、面積は、電極膜324が第1面303に接触している部分の寸法、面積である。 The electrode film 324 has a rectangular shape in a top view (orthogonal projection onto the first surface 303) and can be disposed on the first surface 303 of the first semiconductor layer 301. A plug 325 can be disposed in an appropriate position of the electrode film 324, for example, in the center. The electrode film 324 can be covered by a sealing layer 327, a metal layer 328 can be disposed so as to cover the sealing layer 327, and a sealing layer 329 can be disposed so as to cover the metal layer 328. The metal layer 328 can function as a light-shielding layer. The metal layer 328 can also function as a supply path that supplies the third potential VSB to the electrode film 324. A support member 331 can be bonded to the sealing layer 329. The support member 331 can be composed of, for example, an inorganic material such as silicon, glass, or metal, or an organic material such as resin. The dimensions of the electrode film 324 in the direction along the first surface 303 may be larger than the dimensions of the third semiconductor region 313 in the direction along the first surface 303. The area of the electrode film 324 in the direction along the first surface 303 may be larger than the area of the third semiconductor region 313 in the direction along the first surface 303. In this specification, the dimensions and area of the electrode film 324 are the dimensions and area of the portion where the electrode film 324 is in contact with the first surface 303.

第1導電型の第1半導体領域311は、APD201のカソードとして機能し、第2電位VHが与えられる。第2導電型の第5半導体領域315は、APD201のアノードとして機能し、第1電位VLが与えられる。第1電位VLは、第2導電型の第4半導体領域314を通して第2導電型の第2半導体領域312に与えられる。これにより、第1導電型の第1半導体領域311と第2導電型の第2半導体領域312とが近接する領域にアバランシェ増倍領域が形成される。入射光によって生ずる電荷(これには、SBD221で発生する電荷が含まれうる)がアバランシェ領域においてアバランシェ増倍を引き起こし、アバランシェ電流が発生する。第2導電型の第4半導体領域314は、隣接画素間の分離領域としても機能しうる。第2導電型の第5半導体領域315は、第1半導体層301と第1配線構造302に配置された導電部材(例えば、プラグ)との接触抵抗を低減するように機能しうる。第2導電型の不純物濃度は、第5半導体領域315の方が第4半導体領域314よりも高い。分離トレンチ316は、隣接する画素間におけるクロストークを低減するために有利である。第1導電型の第3半導体領域313は、第1導電型の第1半導体領域311の角部を覆うように配置され、第1導電型の第1半導体領域311と第2導電型の第5半導体領域315との間で局所的な高電界領域が形成されることを抑制しうる。 The first semiconductor region 311 of the first conductivity type functions as a cathode of the APD 201 and is provided with a second potential VH. The fifth semiconductor region 315 of the second conductivity type functions as an anode of the APD 201 and is provided with a first potential VL. The first potential VL is provided to the second semiconductor region 312 of the second conductivity type through the fourth semiconductor region 314 of the second conductivity type. This forms an avalanche multiplication region in a region where the first semiconductor region 311 of the first conductivity type and the second semiconductor region 312 of the second conductivity type are adjacent to each other. Charges generated by the incident light (which may include charges generated in the SBD 221) cause avalanche multiplication in the avalanche region, generating an avalanche current. The fourth semiconductor region 314 of the second conductivity type may also function as an isolation region between adjacent pixels. The fifth semiconductor region 315 of the second conductivity type can function to reduce the contact resistance between the first semiconductor layer 301 and a conductive member (e.g., a plug) arranged in the first wiring structure 302. The fifth semiconductor region 315 has a higher impurity concentration of the second conductivity type than the fourth semiconductor region 314. The isolation trench 316 is advantageous for reducing crosstalk between adjacent pixels. The third semiconductor region 313 of the first conductivity type is arranged to cover the corners of the first semiconductor region 311 of the first conductivity type, and can suppress the formation of a local high electric field region between the first semiconductor region 311 of the first conductivity type and the fifth semiconductor region 315 of the second conductivity type.

第1配線構造302は、アバランシェフォトダイオード201のカソードとしての第1半導体領域311に電気的に接続された導電経路CPを含む。導電経路CPは、前述のnodeAを含みうる。ここで、導電経路CPは、第1配線構造302の配線層に配置された導電パターンWLPと、導電パターンWLPと第1半導体領域311とを電気的に接続するプラグPPとを含みうる。第1配線構造302は、マイクロレンズ340と第2面304との間に配置され、導電経路CPは、マイクロレンズ340と第2面304との間に配置された部分を含みうる。マイクロレンズ340を通して第1配線構造302に入射する光の一部は、導電経路CPの一部に入射しうる。導電経路CPの一部は、第2配線構造322に配置されてもよい。 The first wiring structure 302 includes a conductive path CP electrically connected to the first semiconductor region 311 as the cathode of the avalanche photodiode 201. The conductive path CP may include the above-mentioned node A. Here, the conductive path CP may include a conductive pattern WLP arranged in the wiring layer of the first wiring structure 302 and a plug PP that electrically connects the conductive pattern WLP and the first semiconductor region 311. The first wiring structure 302 is arranged between the microlens 340 and the second surface 304, and the conductive path CP may include a portion arranged between the microlens 340 and the second surface 304. A portion of the light incident on the first wiring structure 302 through the microlens 340 may be incident on a portion of the conductive path CP. A portion of the conductive path CP may be arranged in the second wiring structure 322.

マイクロレンズ340に入射した光は、マイクロレンズ340によって集光されつつ、第2半導体層321の導光領域343を通過し、第2配線構造322の導光領域342を通過し、第1配線構造302の導光領域341を通過する。導光領域341を通過した光は、第1半導体層301に入射し、空乏領域326に到達しうる。空乏領域326に到達した光は、光電変換されて光キャリアを生成しうる。電極膜324に与えられる第3電位VSBによって第1半導体層301に形成される電界によって、光キャリアは、第1半導体層301を拡散し、第2導電型の第2半導体領域312に到達しうる。 The light incident on the microlens 340 is focused by the microlens 340, passes through the light guide region 343 of the second semiconductor layer 321, passes through the light guide region 342 of the second wiring structure 322, and passes through the light guide region 341 of the first wiring structure 302. The light that passes through the light guide region 341 may enter the first semiconductor layer 301 and reach the depletion region 326. The light that reaches the depletion region 326 may be photoelectrically converted to generate photocarriers. The photocarriers may diffuse through the first semiconductor layer 301 and reach the second semiconductor region 312 of the second conductivity type due to an electric field formed in the first semiconductor layer 301 by the third potential VSB applied to the electrode film 324.

以下、本開示の第2実施形態を説明する。第2実施形態として言及しない事項は、第1実施形態に従いうる。図8には、第2実施形態の光電変換装置100の2画素分の構成が模式的に示されている。図8は、図6(a)のA-A’断面に相当する。第2実施形態では、アバランシェフォトダイオード201(光電変換部102)から出力される信号を処理する信号処理部103の少なくとも一部が第1基板300(第1半導体層301)に配置される。信号処理部103の他の部分は、第2基板320(第2半導体層321)に配置されうる。第2実施形態によれば、第1基板300と第2基板320とに信号処理部103の構成要素を分配して配置することによって、設計の自由度が向上しうる。 The second embodiment of the present disclosure will be described below. Matters not mentioned as the second embodiment may follow the first embodiment. FIG. 8 shows a schematic configuration of two pixels of the photoelectric conversion device 100 of the second embodiment. FIG. 8 corresponds to the A-A' cross section of FIG. 6(a). In the second embodiment, at least a part of the signal processing unit 103 that processes the signal output from the avalanche photodiode 201 (photoelectric conversion unit 102) is arranged on the first substrate 300 (first semiconductor layer 301). The other part of the signal processing unit 103 may be arranged on the second substrate 320 (second semiconductor layer 321). According to the second embodiment, the components of the signal processing unit 103 are distributed and arranged on the first substrate 300 and the second substrate 320, thereby improving the degree of freedom of design.

以下、本開示の第3実施形態を説明する。第3実施形態として言及しない事項は、第1実施形態に従いうる。図9には、第3実施形態の光電変換装置100の2画素分の構成が模式的に示されている。図9は、図6(a)のA-A’断面に相当する。第3実施形態では、光電変換装置100は、1枚の基板300で構成される。アバランシェフォトダイオード201(光電変換部102)から出力される信号を処理する信号処理部103は、第1基板300(第1半導体層301)に配置される。このような構成は、コストの低減に有利である。 The third embodiment of the present disclosure will be described below. Matters not mentioned as the third embodiment may follow the first embodiment. Figure 9 shows a schematic configuration for two pixels of the photoelectric conversion device 100 of the third embodiment. Figure 9 corresponds to the A-A' cross section of Figure 6(a). In the third embodiment, the photoelectric conversion device 100 is composed of one substrate 300. The signal processing unit 103 that processes the signal output from the avalanche photodiode 201 (photoelectric conversion unit 102) is disposed on the first substrate 300 (first semiconductor layer 301). Such a configuration is advantageous for reducing costs.

以下、本開示の第4実施形態を説明する。第4実施形態として言及しない事項は、第1乃至第3実施形態に従いうる。図10には、第4実施形態の光電変換装置100の2画素分の構成が模式的に示されている。図10は、図6(a)のA-A’断面に相当する。第4実施形態では、第1面303に沿った方向における電極膜324の寸法は、第1面303に沿った方向における第3半導体領域313の寸法より小さい。また、第1面303に沿った方向における電極膜324の面積は、第1面303に沿った方向における第3半導体領域313の面積より小さい。このような構成は、ショットキー接合の面積の縮小による暗電流ノイズの低減に有利である。 The fourth embodiment of the present disclosure will be described below. Matters not mentioned as the fourth embodiment may follow the first to third embodiments. FIG. 10 shows a schematic configuration of two pixels of the photoelectric conversion device 100 of the fourth embodiment. FIG. 10 corresponds to the A-A' cross section of FIG. 6(a). In the fourth embodiment, the dimension of the electrode film 324 in the direction along the first surface 303 is smaller than the dimension of the third semiconductor region 313 in the direction along the first surface 303. In addition, the area of the electrode film 324 in the direction along the first surface 303 is smaller than the area of the third semiconductor region 313 in the direction along the first surface 303. Such a configuration is advantageous for reducing dark current noise by reducing the area of the Schottky junction.

以下、本開示の第5実施形態を説明する。第5実施形態として言及しない事項は、第1乃至第4実施形態に従いうる。図11には、第5実施形態の光電変換装置100の2画素分の構成が模式的に示されている。図11は、図6(a)のA-A’断面に相当する。第5実施形態では、ショットキーバリアダイオード221を構成する電極膜324は、第1面303に接する接触面を有し、該接触面が凹凸を有する。第1半導体層301の第1面303に凹凸構造が配されている。このような構成は、ショットキー接合の面積の増大による光電変換効率の向上に有利である。また、入射光が電極膜324と第1半導体層301との界面において反射・回折し、第2面304にて反射しうる。これによって、光電変換効率が向上しうる。 The fifth embodiment of the present disclosure will be described below. Matters not mentioned as the fifth embodiment may follow the first to fourth embodiments. FIG. 11 shows a schematic configuration of two pixels of the photoelectric conversion device 100 of the fifth embodiment. FIG. 11 corresponds to the A-A' cross section of FIG. 6(a). In the fifth embodiment, the electrode film 324 constituting the Schottky barrier diode 221 has a contact surface that contacts the first surface 303, and the contact surface has unevenness. An uneven structure is arranged on the first surface 303 of the first semiconductor layer 301. Such a configuration is advantageous for improving the photoelectric conversion efficiency by increasing the area of the Schottky junction. In addition, incident light may be reflected and diffracted at the interface between the electrode film 324 and the first semiconductor layer 301, and reflected at the second surface 304. This may improve the photoelectric conversion efficiency.

以下、上記の各実施形態を通して例示的に説明された光電変換装置が組み込まれた光電変換システムについて例示的に説明する。図12には、光電変換システムの一例が示されている。上記の各実施形態で述べた光電変換装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。 The following provides an exemplary explanation of a photoelectric conversion system incorporating the photoelectric conversion device described in each of the above embodiments. FIG. 12 shows an example of a photoelectric conversion system. The photoelectric conversion device described in each of the above embodiments is applicable to various photoelectric conversion systems. Examples of applicable photoelectric conversion systems include digital still cameras, digital camcorders, surveillance cameras, copiers, fax machines, mobile phones, vehicle-mounted cameras, and observation satellites. Additionally, camera modules equipped with an optical system such as a lens and an imaging device are also included in photoelectric conversion systems.

光電変換システムは、例えば、撮像システムSYSとして構成される。撮像システムSYSは、カメラや撮影機能を有する情報端末である。撮像装置ISは、撮像デバイスICとして構成された光電変換装置100を収容するパッケージPKGをさらに備えることもできる。パッケージPKGは、撮像デバイスICが固定された基体と、撮像デバイスICに対向する蓋体と、基体に設けられた端子と撮像デバイスICに設けられた端子とを接続する接続部材と、を含みうる。撮像装置ISは共通のパッケージPKGに複数の撮像デバイスICを並べて搭載することもできる。また、撮像装置ISは共通のパッケージPKGに撮像デバイスICと他の半導体デバイスICとを重ねて搭載することもできる。 The photoelectric conversion system is configured as, for example, an imaging system SYS. The imaging system SYS is an information terminal having a camera or imaging function. The imaging apparatus IS may further include a package PKG that houses the photoelectric conversion apparatus 100 configured as an imaging device IC. The package PKG may include a base to which the imaging device IC is fixed, a lid body that faces the imaging device IC, and a connection member that connects a terminal provided on the base to a terminal provided on the imaging device IC. The imaging apparatus IS may also mount multiple imaging device ICs side by side in a common package PKG. The imaging apparatus IS may also mount an imaging device IC and other semiconductor device ICs stacked on top of each other in a common package PKG.

撮像システムSYSは、撮像装置ISに結像する光学系OUを備え得る。また、撮像システムSYSは、撮像装置ISを制御する制御装置CU、撮像装置ISから得られた信号を処理する処理装置PU、撮像装置ISから得られた画像を表示する表示装置DUの少なくともいずれかを備え得る。また、撮像システムSYSは、撮像装置ISから得られた画像を記憶する記憶装置MUを備えてもよい。 The imaging system SYS may include an optical system OU that forms an image on the imaging device IS. The imaging system SYS may also include at least one of a control device CU that controls the imaging device IS, a processing device PU that processes signals obtained from the imaging device IS, and a display device DU that displays images obtained from the imaging device IS. The imaging system SYS may also include a memory device MU that stores images obtained from the imaging device IS.

図13(a)には、車載カメラに適用された光電変換システムの構成が例示されている。光電変換システム2300は、撮像装置2310として構成された光電変換装置100を有しうる。光電変換システム2300は、撮像装置2310により取得された複数の画像データに対し画像処理を行う画像処理部2312と、光電変換システム2300により取得された複数の画像データから視差(視差画像の位相差)を算出する視差取得部2314を有する。また、光電変換システム2300は、算出された視差に基づいて対象物までの距離を算出する距離取得部2316と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部2318と、を有する。ここで、視差取得部2314や距離取得部2316は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部2318はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)等によって実現されてもよいし、これらの組合せによって実現されてもよい。 FIG. 13(a) illustrates an example of the configuration of a photoelectric conversion system applied to an in-vehicle camera. The photoelectric conversion system 2300 may have a photoelectric conversion device 100 configured as an imaging device 2310. The photoelectric conversion system 2300 has an image processing unit 2312 that performs image processing on a plurality of image data acquired by the imaging device 2310, and a parallax acquisition unit 2314 that calculates parallax (phase difference of parallax images) from a plurality of image data acquired by the photoelectric conversion system 2300. The photoelectric conversion system 2300 also has a distance acquisition unit 2316 that calculates a distance to an object based on the calculated parallax, and a collision determination unit 2318 that determines whether or not there is a possibility of a collision based on the calculated distance. Here, the parallax acquisition unit 2314 and the distance acquisition unit 2316 are examples of distance information acquisition means that acquire distance information to an object. That is, the distance information is information related to the parallax, the defocus amount, the distance to the object, and the like. The collision determination unit 2318 may determine the possibility of a collision using any of these distance information. The distance information acquisition means may be realized by dedicated hardware or a software module. It may also be realized by a field programmable gate array (FPGA) or an application specific integrated circuit (ASIC), or a combination of these.

光電変換システム2300は車両情報取得装置2320と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム2300は、衝突判定部2318での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御部である制御ECU2330が接続されている。また、光電変換システム2300は、衝突判定部2318での判定結果に基づいて、ドライバーへ警報を発する警報装置2340とも接続されている。例えば、衝突判定部2318の判定結果として衝突可能性が高い場合、制御ECU2330はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置2340は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザーに警告を行う。本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム2300で撮像する。 The photoelectric conversion system 2300 is connected to a vehicle information acquisition device 2320, and can acquire vehicle information such as vehicle speed, yaw rate, and steering angle. The photoelectric conversion system 2300 is also connected to a control ECU 2330, which is a control unit that outputs a control signal to generate a braking force for the vehicle based on the judgment result of the collision judgment unit 2318. The photoelectric conversion system 2300 is also connected to an alarm device 2340 that issues an alarm to the driver based on the judgment result of the collision judgment unit 2318. For example, if the judgment result of the collision judgment unit 2318 indicates that there is a high possibility of a collision, the control ECU 2330 performs vehicle control to avoid a collision and reduce damage by applying the brakes, releasing the accelerator, suppressing engine output, etc. The alarm device 2340 warns the user by sounding an alarm, displaying alarm information on a screen of a car navigation system, etc., or vibrating a seat belt or steering wheel. In this embodiment, the photoelectric conversion system 2300 captures an image of the surroundings of the vehicle, for example, the front or rear.

図13(b)には、車両前方(撮像範囲2350)を撮像するように構成された光電変換システムが示されている。車両情報取得装置2320は、光電変換システム2300ないしは撮像装置2310に指示を送る。このような構成により、測距の精度をより向上させることができる。 Figure 13 (b) shows a photoelectric conversion system configured to capture an image of the area in front of the vehicle (imaging range 2350). The vehicle information acquisition device 2320 sends instructions to the photoelectric conversion system 2300 or the imaging device 2310. This configuration can further improve the accuracy of distance measurement.

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体(移動装置)に適用することができる。加えて、移動体に限らず、高度道路交通システム(ITS)等、広く物体認識を利用する機器に適用することができる。 Although the above describes an example of control to prevent collisions with other vehicles, the system can also be applied to control of automatic driving to follow other vehicles, and control of automatic driving to avoid straying from lanes. Furthermore, the photoelectric conversion system is not limited to vehicles such as the vehicle itself, but can be applied to moving bodies (moving devices) such as ships, aircraft, and industrial robots. In addition, the system can be applied not only to moving bodies, but also to a wide range of equipment that uses object recognition, such as intelligent transport systems (ITS).

図14には、距離画像センサとして構成された光電変換システムの構成が例示されている。距離画像センサ400は、光学系407、光電変換装置408、画像処理回路404、モニタ405、およびメモリ406を備えて構成される。そして、距離画像センサ400は、光源装置409から被写体に向かって投光され、被写体の表面で反射された光(変調光やパルス光)を受光することにより、被写体までの距離に応じた距離画像を取得することができる。 Figure 14 illustrates an example of the configuration of a photoelectric conversion system configured as a distance image sensor. The distance image sensor 400 is configured with an optical system 407, a photoelectric conversion device 408, an image processing circuit 404, a monitor 405, and a memory 406. The distance image sensor 400 can obtain a distance image according to the distance to the subject by receiving light (modulated light or pulsed light) that is projected from a light source device 409 toward the subject and reflected from the surface of the subject.

光学系407は、1枚または複数枚のレンズを有して構成され、被写体からの像光(入射光)を光電変換装置408に導き、光電変換装置408の受光面(センサ部)に結像させる。光電変換装置408としては、上述した各実施形態の光電変換装置が適用され、光電変換装置408から出力される受光信号から求められる距離を示す距離信号が画像処理回路404に供給される。 The optical system 407 is configured with one or more lenses, guides image light (incident light) from the subject to the photoelectric conversion device 408, and forms an image on the light receiving surface (sensor unit) of the photoelectric conversion device 408. The photoelectric conversion device of each of the above-mentioned embodiments is applied as the photoelectric conversion device 408, and a distance signal indicating the distance determined from the light receiving signal output from the photoelectric conversion device 408 is supplied to the image processing circuit 404.

画像処理回路404は、光電変換装置408から供給された距離信号に基づいて距離画像を構築する画像処理を行う。そして、その画像処理により得られた距離画像(画像データ)は、モニタ405に供給されて表示されたり、メモリ406に供給されて記憶(記録)されたりする。このように構成されている距離画像センサ400では、上述した光電変換装置を適用することで、画素の特性向上に伴って、例えば、より正確な距離画像を取得することができる。 The image processing circuit 404 performs image processing to construct a distance image based on the distance signal supplied from the photoelectric conversion device 408. The distance image (image data) obtained by this image processing is then supplied to the monitor 405 for display, or supplied to the memory 406 for storage (recording). In the distance image sensor 400 configured in this manner, by applying the above-mentioned photoelectric conversion device, it is possible to obtain, for example, a more accurate distance image as the pixel characteristics improve.

本明細書および図面は、以下の開示を含む。
(書類名) 特許請求の範囲
(項目1)
第1面および第2面を有する第1半導体層と、
前記第1半導体層に配置されたアバランシェフォトダイオードと、
前記第1半導体層との接触部分にショットキーバリアダイオードを形成するように前記第1面に接して配置された電極膜と、
前記第2面に接するように配置された第1配線構造と、を備え、
前記アバランシェフォトダイオードは、前記第2面と前記ショットキーバリアダイオードとの間に配置され、
外部からの光は、前記第1配線構造を通して前記第1半導体層に入射する、
ことを特徴とする光電変換装置。
(項目2)
前記アバランシェフォトダイオードは、第1導電型の第1半導体領域と、第2導電型の第2半導体領域とを含み、
前記第1配線構造は、前記第1半導体領域に電気的に接続された導電経路を含む、
をことを特徴とする項目1に記載の光電変換装置。
(項目3)
前記アバランシェフォトダイオードは、前記第1半導体領域と前記第2半導体領域との間に配置された部分を含む前記第1導電型の第3半導体領域を更に含む、
ことを特徴とする項目2に記載の光電変換装置。
(項目4)
前記第3半導体領域は、前記第1半導体領域の側面を囲むように前記第2面と前記第2半導体領域との間に配置された部分を更に含む、
ことを特徴とする項目3に記載の光電変換装置。
(項目5)
前記導電経路は、前記第1配線構造の配線層に配置された導電パターンと、前記導電パターンと前記第1半導体領域とを電気的に接続するプラグとを含む、
ことを特徴とする項目4に記載の光電変換装置。
(項目6)
マイクロレンズを更に含み、
前記第1配線構造は、前記マイクロレンズと前記第2面との間に配置され、
前記導電経路は、前記マイクロレンズと前記第2面との間に配置された部分を含む、
ことを特徴とする項目5に記載の光電変換装置。
(項目7)
前記マイクロレンズを通して前記第1配線構造に入射する光の一部が前記導電経路の一部に入射する、
ことを特徴とする項目6に記載の光電変換装置。
(項目8)
前記第2半導体領域に電気的に接続され、前記第1面と前記第2面との間を前記第1面に直交する方向に延びた前記第2導電型の第4半導体領域を更に含み、
前記第4半導体領域を通して前記第2半導体領域に電位が与えられる、
ことを特徴とする項目3乃至7のいずれか1項に記載の光電変換装置。
(項目9)
前記第4半導体領域は、前記第1半導体領域、前記第2半導体領域および前記第3半導体領域を取り囲むように配置されている、
ことを特徴とする項目8に記載の光電変換装置。
(項目10)
前記第2面と前記第4半導体領域との間に配置された前記第2導電型の第5半導体領域を更に含む、
ことを特徴とする項目9に記載の光電変換装置。
(項目11)
前記電極膜を取り囲むように前記第1面を覆うピニング膜を更に含む、
ことを特徴とする項目10に記載の光電変換装置。
(項目12)
支持部材と、
前記第1面と前記支持部材との間に配置された封止構造と、
を更に備えることを特徴とする項目1乃至11のいずれか1項に記載の光電変換装置。
(項目13)
前記封止構造は、前記電極膜と前記支持部材との間に配置されたメタル層を含む、
ことを特徴とする項目12に記載の光電変換装置。
(項目14)
第2半導体層を更に備え、
前記第2半導体層と前記第2面との間に前記第1配線構造が配置されている、
ことを特徴とする項目1乃至13のいずれか1項に記載の光電変換装置。
(項目15)
前記第1配線構造と前記第2半導体層との間に配置された第2配線構造を更に備える、
ことを特徴とする項目14に記載の光電変換装置。
(項目16)
前記アバランシェフォトダイオードから出力される信号を処理する信号処理部の少なくとも一部が前記第2半導体層に配置されている、
ことを特徴とする項目15に記載の光電変換装置。
(項目17)
前記アバランシェフォトダイオードから出力される信号を処理する信号処理部の少なくとも一部が前記第1半導体層に配置されている、
ことを特徴とする項目1乃至16のいずれか1項に記載の光電変換装置。
(項目18)
前記アバランシェフォトダイオードから出力される信号を処理する信号処理部が前記第1半導体層および第2半導体層に分配して配置されている、
ことを特徴とする項目1乃至15のいずれか1項に記載の光電変換装置。
(項目19)
前記第1面に沿った方向における前記電極膜の寸法は、前記第1面に沿った方向における前記第3半導体領域より大きい、
ことを特徴とする項目3に記載の光電変換装置。
(項目20)
前記第1面に沿った方向における前記電極膜の寸法は、前記第1面に沿った方向における前記第3半導体領域より小さい、
ことを特徴とする項目3に記載の光電変換装置。
(項目21)
前記電極膜は、前記第1面に接する接触面を有し、前記接触面は、凹凸を有する、
ことを特徴とする項目1乃至20のいずれか1項に記載の光電変換装置。
(項目22)
項目1乃至21のいずれか1項に記載の光電変換装置と、
前記光電変換装置が出力する信号を処理する信号処理部と、
を備えることを特徴とする光電変換システム。
The present specification and drawings include the following disclosure.
(Document title) Claims
(Item 1)
a first semiconductor layer having a first surface and a second surface;
an avalanche photodiode disposed on the first semiconductor layer;
an electrode film disposed in contact with the first surface so as to form a Schottky barrier diode at a contact portion with the first semiconductor layer;
a first wiring structure disposed in contact with the second surface,
the avalanche photodiode is disposed between the second surface and the Schottky barrier diode;
external light is incident on the first semiconductor layer through the first wiring structure;
A photoelectric conversion device comprising:
(Item 2)
the avalanche photodiode includes a first semiconductor region of a first conductivity type and a second semiconductor region of a second conductivity type;
the first wiring structure includes a conductive path electrically connected to the first semiconductor region;
2. The photoelectric conversion device according to item 1,
(Item 3)
the avalanche photodiode further includes a third semiconductor region of the first conductivity type including a portion disposed between the first semiconductor region and the second semiconductor region;
3. The photoelectric conversion device according to item 2.
(Item 4)
the third semiconductor region further includes a portion disposed between the second surface and the second semiconductor region so as to surround a side surface of the first semiconductor region;
4. The photoelectric conversion device according to item 3,
(Item 5)
the conductive path includes a conductive pattern disposed in a wiring layer of the first wiring structure, and a plug electrically connecting the conductive pattern and the first semiconductor region;
5. The photoelectric conversion device according to item 4,
(Item 6)
Further comprising a microlens,
the first wiring structure is disposed between the microlens and the second surface,
the conductive path includes a portion disposed between the microlens and the second surface.
6. The photoelectric conversion device according to item 5,
(Item 7)
A part of the light incident on the first wiring structure through the microlens is incident on a part of the conductive path.
7. The photoelectric conversion device according to item 6,
(Item 8)
a fourth semiconductor region of the second conductivity type electrically connected to the second semiconductor region and extending between the first surface and the second surface in a direction perpendicular to the first surface,
A potential is applied to the second semiconductor region through the fourth semiconductor region.
8. The photoelectric conversion device according to any one of items 3 to 7.
(Item 9)
the fourth semiconductor region is disposed so as to surround the first semiconductor region, the second semiconductor region, and the third semiconductor region;
9. The photoelectric conversion device according to item 8,
(Item 10)
a fifth semiconductor region of the second conductivity type disposed between the second surface and the fourth semiconductor region,
10. The photoelectric conversion device according to item 9,
(Item 11)
a pinning film covering the first surface so as to surround the electrode film;
11. The photoelectric conversion device according to item 10,
(Item 12)
A support member;
a sealing structure disposed between the first surface and the support member;
12. The photoelectric conversion device according to any one of items 1 to 11, further comprising:
(Item 13)
the sealing structure includes a metal layer disposed between the electrode film and the support member;
13. The photoelectric conversion device according to item 12,
(Item 14)
Further comprising a second semiconductor layer,
the first wiring structure is disposed between the second semiconductor layer and the second surface;
14. The photoelectric conversion device according to any one of items 1 to 13.
(Item 15)
further comprising a second wiring structure disposed between the first wiring structure and the second semiconductor layer;
15. The photoelectric conversion device according to item 14,
(Item 16)
At least a part of a signal processing unit that processes a signal output from the avalanche photodiode is disposed in the second semiconductor layer.
16. The photoelectric conversion device according to item 15,
(Item 17)
At least a part of a signal processing unit that processes a signal output from the avalanche photodiode is disposed in the first semiconductor layer.
17. The photoelectric conversion device according to any one of items 1 to 16.
(Item 18)
a signal processing unit for processing a signal output from the avalanche photodiode is disposed in the first semiconductor layer and the second semiconductor layer in a distributed manner;
16. The photoelectric conversion device according to any one of items 1 to 15.
(Item 19)
a dimension of the electrode film in a direction along the first surface is larger than a dimension of the third semiconductor region in the direction along the first surface;
4. The photoelectric conversion device according to item 3,
(Item 20)
a dimension of the electrode film in a direction along the first surface is smaller than a dimension of the third semiconductor region in the direction along the first surface;
4. The photoelectric conversion device according to item 3,
(Item 21)
The electrode film has a contact surface in contact with the first surface, and the contact surface has projections and recesses.
21. The photoelectric conversion device according to any one of items 1 to 20,
(Item 22)
22. The photoelectric conversion device according to any one of items 1 to 21,
a signal processing unit that processes a signal output from the photoelectric conversion device;
A photoelectric conversion system comprising:

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。 The invention is not limited to the above-described embodiment, and various modifications and variations are possible without departing from the spirit and scope of the invention. Therefore, the following claims are appended to disclose the scope of the invention.

201:アバランシェフォトダイオード、221:ショットキーバリアダイオード
301:第1半導体層、302:第1配線構造、324:電極膜、303:第1面、304:第2面、305:第3面、306:第4面、307:第5面、308:第6面、311:第1導電型の第1半導体領域、312:第2導電型の第2半導体領域、313:第1導電型の第3半導体領域、314:第2導電型の第4半導体領域、315:第2導電型の第5半導体領域、
201: avalanche photodiode, 221: Schottky barrier diode, 301: first semiconductor layer, 302: first wiring structure, 324: electrode film, 303: first surface, 304: second surface, 305: third surface, 306: fourth surface, 307: fifth surface, 308: sixth surface, 311: first semiconductor region of first conductivity type, 312: second semiconductor region of second conductivity type, 313: third semiconductor region of first conductivity type, 314: fourth semiconductor region of second conductivity type, 315: fifth semiconductor region of second conductivity type,

Claims (22)

第1面および第2面を有する第1半導体層と、
前記第1半導体層に配置されたアバランシェフォトダイオードと、
前記第1半導体層との接触部分にショットキーバリアダイオードを形成するように前記第1面に接して配置された電極膜と、
前記第2面に接するように配置された第1配線構造と、を備え、
前記アバランシェフォトダイオードは、前記第2面と前記ショットキーバリアダイオードとの間に配置され、
外部からの光は、前記第1配線構造を通して前記第1半導体層に入射する、
ことを特徴とする光電変換装置。
a first semiconductor layer having a first surface and a second surface;
an avalanche photodiode disposed on the first semiconductor layer;
an electrode film disposed in contact with the first surface so as to form a Schottky barrier diode at a contact portion with the first semiconductor layer;
a first wiring structure disposed in contact with the second surface,
the avalanche photodiode is disposed between the second surface and the Schottky barrier diode;
external light is incident on the first semiconductor layer through the first wiring structure;
A photoelectric conversion device comprising:
前記アバランシェフォトダイオードは、第1導電型の第1半導体領域と、第2導電型の第2半導体領域とを含み、
前記第1配線構造は、前記第1半導体領域に電気的に接続された導電経路を含む、
をことを特徴とする請求項1に記載の光電変換装置。
the avalanche photodiode includes a first semiconductor region of a first conductivity type and a second semiconductor region of a second conductivity type;
the first wiring structure includes a conductive path electrically connected to the first semiconductor region;
2. The photoelectric conversion device according to claim 1 .
前記アバランシェフォトダイオードは、前記第1半導体領域と前記第2半導体領域との間に配置された部分を含む前記第1導電型の第3半導体領域を更に含む、
ことを特徴とする請求項2に記載の光電変換装置。
the avalanche photodiode further includes a third semiconductor region of the first conductivity type including a portion disposed between the first semiconductor region and the second semiconductor region;
3. The photoelectric conversion device according to claim 2.
前記第3半導体領域は、前記第1半導体領域の側面を囲むように前記第2面と前記第2半導体領域との間に配置された部分を更に含む、
ことを特徴とする請求項3に記載の光電変換装置。
the third semiconductor region further includes a portion disposed between the second surface and the second semiconductor region so as to surround a side surface of the first semiconductor region;
4. The photoelectric conversion device according to claim 3.
前記導電経路は、前記第1配線構造の配線層に配置された導電パターンと、前記導電パターンと前記第1半導体領域とを電気的に接続するプラグとを含む、
ことを特徴とする請求項4に記載の光電変換装置。
the conductive path includes a conductive pattern disposed in a wiring layer of the first wiring structure, and a plug electrically connecting the conductive pattern and the first semiconductor region;
5. The photoelectric conversion device according to claim 4.
マイクロレンズを更に含み、
前記第1配線構造は、前記マイクロレンズと前記第2面との間に配置され、
前記導電経路は、前記マイクロレンズと前記第2面との間に配置された部分を含む、
ことを特徴とする請求項5に記載の光電変換装置。
Further comprising a microlens,
the first wiring structure is disposed between the microlens and the second surface,
the conductive path includes a portion disposed between the microlens and the second surface.
6. The photoelectric conversion device according to claim 5.
前記マイクロレンズを通して前記第1配線構造に入射する光の一部が前記導電経路の一部に入射する、
ことを特徴とする請求項6に記載の光電変換装置。
A part of the light incident on the first wiring structure through the microlens is incident on a part of the conductive path.
7. The photoelectric conversion device according to claim 6.
前記第2半導体領域に電気的に接続され、前記第1面と前記第2面との間を前記第1面に直交する方向に延びた前記第2導電型の第4半導体領域を更に含み、
前記第4半導体領域を通して前記第2半導体領域に電位が与えられる、
ことを特徴とする請求項3に記載の光電変換装置。
a fourth semiconductor region of the second conductivity type electrically connected to the second semiconductor region and extending between the first surface and the second surface in a direction perpendicular to the first surface,
A potential is applied to the second semiconductor region through the fourth semiconductor region.
4. The photoelectric conversion device according to claim 3.
前記第4半導体領域は、前記第1半導体領域、前記第2半導体領域および前記第3半導体領域を取り囲むように配置されている、
ことを特徴とする請求項8に記載の光電変換装置。
the fourth semiconductor region is disposed so as to surround the first semiconductor region, the second semiconductor region, and the third semiconductor region;
9. The photoelectric conversion device according to claim 8.
前記第2面と前記第4半導体領域との間に配置された前記第2導電型の第5半導体領域を更に含む、
ことを特徴とする請求項9に記載の光電変換装置。
a fifth semiconductor region of the second conductivity type disposed between the second surface and the fourth semiconductor region,
10. The photoelectric conversion device according to claim 9.
前記電極膜を取り囲むように前記第1面を覆うピニング膜を更に含む、
ことを特徴とする請求項10に記載の光電変換装置。
a pinning film covering the first surface so as to surround the electrode film;
The photoelectric conversion device according to claim 10 .
支持部材と、
前記第1面と前記支持部材との間に配置された封止構造と、
を更に備えることを特徴とする請求項1に記載の光電変換装置。
A support member;
a sealing structure disposed between the first surface and the support member;
The photoelectric conversion device according to claim 1 , further comprising:
前記封止構造は、前記電極膜と前記支持部材との間に配置されたメタル層を含む、
ことを特徴とする請求項12に記載の光電変換装置。
the sealing structure includes a metal layer disposed between the electrode film and the support member;
13. The photoelectric conversion device according to claim 12.
第2半導体層を更に備え、
前記第2半導体層と前記第2面との間に前記第1配線構造が配置されている、
ことを特徴とする請求項1に記載の光電変換装置。
Further comprising a second semiconductor layer,
the first wiring structure is disposed between the second semiconductor layer and the second surface;
2. The photoelectric conversion device according to claim 1.
前記第1配線構造と前記第2半導体層との間に配置された第2配線構造を更に備える、
ことを特徴とする請求項14に記載の光電変換装置。
further comprising a second wiring structure disposed between the first wiring structure and the second semiconductor layer;
15. The photoelectric conversion device according to claim 14.
前記アバランシェフォトダイオードから出力される信号を処理する信号処理部の少なくとも一部が前記第2半導体層に配置されている、
ことを特徴とする請求項15に記載の光電変換装置。
At least a part of a signal processing unit that processes a signal output from the avalanche photodiode is disposed in the second semiconductor layer.
16. The photoelectric conversion device according to claim 15.
前記アバランシェフォトダイオードから出力される信号を処理する信号処理部の少なくとも一部が前記第1半導体層に配置されている、
ことを特徴とする請求項1に記載の光電変換装置。
At least a part of a signal processing unit that processes a signal output from the avalanche photodiode is disposed in the first semiconductor layer.
2. The photoelectric conversion device according to claim 1.
前記アバランシェフォトダイオードから出力される信号を処理する信号処理部が前記第1半導体層および第2半導体層に分配して配置されている、
ことを特徴とする請求項1に記載の光電変換装置。
a signal processing unit for processing a signal output from the avalanche photodiode is disposed in the first semiconductor layer and the second semiconductor layer in a distributed manner;
2. The photoelectric conversion device according to claim 1.
前記第1面に沿った方向における前記電極膜の寸法は、前記第1面に沿った方向における前記第3半導体領域より大きい、
ことを特徴とする請求項3に記載の光電変換装置。
a dimension of the electrode film in a direction along the first surface is larger than a dimension of the third semiconductor region in the direction along the first surface;
4. The photoelectric conversion device according to claim 3.
前記第1面に沿った方向における前記電極膜の寸法は、前記第1面に沿った方向における前記第3半導体領域より小さい、
ことを特徴とする請求項3に記載の光電変換装置。
a dimension of the electrode film in a direction along the first surface is smaller than a dimension of the third semiconductor region in the direction along the first surface;
4. The photoelectric conversion device according to claim 3.
前記電極膜は、前記第1面に接する接触面を有し、前記接触面は、凹凸を有する、
ことを特徴とする請求項1に記載の光電変換装置。
The electrode film has a contact surface in contact with the first surface, and the contact surface has projections and recesses.
2. The photoelectric conversion device according to claim 1.
請求項1乃至21のいずれか1項に記載の光電変換装置と、
前記光電変換装置が出力する信号を処理する信号処理部と、
を備えることを特徴とする光電変換システム。
The photoelectric conversion device according to any one of claims 1 to 21,
a signal processing unit that processes a signal output from the photoelectric conversion device;
A photoelectric conversion system comprising:
JP2023083183A 2023-05-19 2023-05-19 Photoelectric conversion device and photoelectric conversion system Pending JP2024166814A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023083183A JP2024166814A (en) 2023-05-19 2023-05-19 Photoelectric conversion device and photoelectric conversion system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023083183A JP2024166814A (en) 2023-05-19 2023-05-19 Photoelectric conversion device and photoelectric conversion system

Publications (1)

Publication Number Publication Date
JP2024166814A true JP2024166814A (en) 2024-11-29

Family

ID=93611231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023083183A Pending JP2024166814A (en) 2023-05-19 2023-05-19 Photoelectric conversion device and photoelectric conversion system

Country Status (1)

Country Link
JP (1) JP2024166814A (en)

Similar Documents

Publication Publication Date Title
US12021108B2 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving object
US20250160006A1 (en) Photo-detection apparatus and photo-detection system
US11742364B2 (en) Photoelectric conversion device, imaging system, and mobile apparatus
CN107946326B (en) Optical detection device and optical detection system
KR102262794B1 (en) Solid-state imaging device, imaging system, and movable object
US11411028B2 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving object
JP7362352B2 (en) Photoelectric conversion devices, photoelectric conversion systems, and mobile objects
JP7532025B2 (en) Semiconductor equipment and devices
JP2024166814A (en) Photoelectric conversion device and photoelectric conversion system
CN111244205A (en) Photoelectric conversion apparatus, photoelectric conversion system, and mobile device
US20230069364A1 (en) Photoelectric conversion apparatus having capacitance addition transistor, photoelectric conversion system, and movable body
JP2020057650A (en) Photodetection device, photodetection system
US20240387573A1 (en) Photoelectric conversion apparatus and photoelectric conversion system
US20250113640A1 (en) Device, apparatus, and moving body
JP2024166815A (en) Photoelectric conversion device and photoelectric conversion system
JP7653793B2 (en) Photoelectric conversion device, photoelectric conversion system and mobile body
US20240381004A1 (en) Photoelectric conversion apparatus and photoelectric conversion system
JP2020088291A (en) Photoelectric conversion device, photoelectric conversion system, moving body
WO2025016448A1 (en) Chip modules and lidars
US20250006769A1 (en) Photoelectric conversion device, photoelectric conversion system, and moving body
JP7019743B2 (en) Solid-state image sensor and image sensor
WO2024117027A1 (en) Photoelectric conversion device, and apparatus
JP2023174479A (en) Photoelectric conversion device
JP2025051047A (en) TDC device and range finder