JP2024159058A - Electronic Module - Google Patents
Electronic Module Download PDFInfo
- Publication number
- JP2024159058A JP2024159058A JP2023074801A JP2023074801A JP2024159058A JP 2024159058 A JP2024159058 A JP 2024159058A JP 2023074801 A JP2023074801 A JP 2023074801A JP 2023074801 A JP2023074801 A JP 2023074801A JP 2024159058 A JP2024159058 A JP 2024159058A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- internal connection
- chip spacer
- electronic element
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】内部接続端子とチップスペーサの位置ずれを抑制し所望のセルフアライメント効果の向上が図れる電子モジュールを提供することである。
【解決手段】電子モジュール100は、電子素子120と、電子素子120に電気的に接続され、導電性を有する内部接続端子134と、内部接続端子134の下端面と電子素子120の間に形成されたチップスペーサ122とを備る。チップスペーサ122は、導電性接合材BM1を介して電子素子120に接合され、チップスペーサ122の上面に内部接続端子134よりも大径の窪み113が形成されている。
【選択図】図3
An electronic module is provided that can suppress misalignment between an internal connection terminal and a chip spacer and improve a desired self-alignment effect.
[Solution] The electronic module 100 comprises an electronic element 120, an internal connection terminal 134 electrically connected to the electronic element 120 and having conductivity, and a chip spacer 122 formed between the lower end surface of the internal connection terminal 134 and the electronic element 120. The chip spacer 122 is joined to the electronic element 120 via a conductive bonding material BM1, and a recess 113 having a larger diameter than the internal connection terminal 134 is formed on the upper surface of the chip spacer 122.
[Selected figure] Figure 3
Description
本発明は、電子モジュールに関する。 The present invention relates to an electronic module.
従来、電子素子(半導体素子、半導体チップ)と、電子素子の電極と基板上の配線パターンとを接続する内部接続端子とを備える電子モジュールが知られている。一方、電子素子と、電子素子が実装された基板と、基板上の配線パターンと接続された内部接続端子としてのピン端子と、そのピン端子を支持するとともに電子素子の電極とピン端子とを電気的に接続したリードフレームとを備えた電子モジュールが知られている(以下の特許文献1参照)。そして、この種の電子モジュールの中には、内部接続端子が配線パターンではなく電子素子の電極と接続されているものもある。このような電子モジュールとしては、電子素子を、チップスペーサを介して内部接続端子に接続させて応力緩和を図っているものが考えられる。 Conventionally, electronic modules are known that include an electronic element (semiconductor element, semiconductor chip) and an internal connection terminal that connects an electrode of the electronic element to a wiring pattern on a substrate. Meanwhile, electronic modules are known that include an electronic element, a substrate on which the electronic element is mounted, pin terminals as internal connection terminals connected to the wiring pattern on the substrate, and a lead frame that supports the pin terminals and electrically connects the electrodes of the electronic element to the pin terminals (see Patent Document 1 below). Some electronic modules of this type have internal connection terminals that are connected to electrodes of the electronic element rather than to the wiring pattern. One such electronic module is one in which the electronic element is connected to the internal connection terminal via a chip spacer to relieve stress.
ところで、図6に示すように絶縁基板312上にはんだBM30を介して電子素子320が接合され、リードフレーム(図示せず)に形成された貫通孔(図示せず)に挿通された内部接続端子334の下端側にはんだBM20を介してチップスペーサ318が接合されている電子モジュールも知られている。
Incidentally, there is also known an electronic module in which an
しかしながら、内部接続端子334とチップスペーサ318の接合工程において、内部接続端子334とチップスペーサ318の間のはんだBM20が流れ出し、はんだ溶融時における内部接続端子334とチップスペーサ318の位置ずれが生じ所望のセルフアライメント効果が発揮しにくいという課題があった。
However, during the process of joining the
そこで、本発明は上記課題に鑑みてなされたものであり、内部接続端子とチップスペーサの位置ずれを抑制し所望のセルフアライメント効果の向上が図れる電子モジュールを提供することを目的とする。 The present invention has been made in consideration of the above problems, and aims to provide an electronic module that suppresses misalignment between the internal connection terminals and the chip spacer, thereby improving the desired self-alignment effect.
本発明の電子モジュールは、電子素子と、前記電子素子に電気的に接続され、導電性を有する内部接続端子と、当該内部接続端子の下端面と前記電子素子の間に形成されたチップスペーサとを備える。前記チップスペーサは、導電性接合材を介して前記電子素子に接合され、前記チップスペーサの上面に前記内部接続端子よりも大径の窪みが形成されていることを特徴とする。 The electronic module of the present invention comprises an electronic element, an internal connection terminal electrically connected to the electronic element and having electrical conductivity, and a chip spacer formed between the lower end surface of the internal connection terminal and the electronic element. The chip spacer is bonded to the electronic element via a conductive bonding material, and a recess having a larger diameter than the internal connection terminal is formed on the upper surface of the chip spacer.
本発明の電子モジュールによれば、チップスペーサの上面の外周部であって端子の外周に対応した領域には端子よりも大径の窪みが形成されているため、内部接続端子とチップスペーサの位置ずれを抑制し所望のセルフアライメント効果の向上が図れる電子モジュールを提供することができる。 The electronic module of the present invention has a recess with a larger diameter than the terminal formed in the outer periphery of the upper surface of the chip spacer, in an area corresponding to the outer periphery of the terminal, making it possible to provide an electronic module that suppresses misalignment between the internal connection terminal and the chip spacer and improves the desired self-alignment effect.
以下、本発明に係る電子モジュールについて説明する。以下に説明する実施形態は、特許請求の範囲に係る発明を限定するものではない。また、実施形態の中で説明されている諸要素及びその組み合わせの全てが本発明に必須であるとは限らない。 The electronic module according to the present invention will be described below. The embodiments described below do not limit the invention according to the claims. Furthermore, not all of the elements and combinations thereof described in the embodiments are necessarily essential to the present invention.
(第1の実施形態)
第1の実施形態に係る電子モジュール100は、図1に示すように、前後方向に長尺で、かつ上下方向に扁平な略直方体形状をなしている。電子モジュール100は、絶縁基板112と、電子素子120A,120Bと、第1端子130と、第2端子140と、第3端子160と、第1接続フレーム132Bと、第2接続フレーム142Bと、第3接続フレーム152Bと、封止樹脂(図示せず)とを備える。
(First embodiment)
The
絶縁基板112は、上面に回路配線が形成され、下面(裏面)に放熱用の金属板が形成されたDCB(DirectCopper Bonding基板)のセラミックス基板である。2つの電子素子120A,120Bは、例えば、絶縁基板112の一方の面に形成された回路配線上に配置されている。なお、絶縁基板112は、プリント基板等であってもよい。絶縁基板112は、矩形の平板状に形成されており、電子モジュール100の長手方向である前後方向の中央部に配設されていることが好ましい。
The
2つの電子素子120A,120Bは、絶縁基板112の一方の面上の回路配線上にそれぞれ配設されている。電子素子120A,120Bとしては、半導体素子として構成され、例えば、パワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を用いることができるが、IGBT、サイリスタ、ダイオードその他適宜の素子を用いることができる。電子素子120A,120Bは、半導体基板の両方の面に図示しない電極を備え、表面にはソース電極及びゲート電極が形成され、裏面にはドレイン電極(図示せず)が形成されている。
The two
電子素子120Aにおいて、ソース電極は、チップスペーサ122,内部接続端子134,第1接続フレーム132Bを介して第1端子130に接続されている。また、ワイヤや回路配線などを介してセンス端子としてのピン端子172と接続されている。ゲート電極は、回路配線を介してピン端子174と接続されている。ドレイン電極は半導体基板の下面側に形成され回路配線と電気的に接続されている。なお、図1の例では内部接続端子134は断面円形状のピン端子である。
In the
電子素子120Bにおいて、ソース電極は、チップスペーサ(図示せず),内部接続端子154,第3接続フレーム152B、回路配線を介して前方側の電子素子120Aのドレイン電極と接続されるとともに第3接続フレーム152Bを介して第3端子160に接続されている。また、ワイヤや回路配線などを介してセンス端子としてのピン端子182と接続されている。ゲート電極は、回路配線を介してピン端子184と接続されている。ドレイン電極は半導体基板の下面側に形成され回路配線を介して第2接続フレーム142Bと電気的に接続されている。なお、図1の例では内部接続端子154は断面円形状のピン端子である。
In the electronic element 120B, the source electrode is connected to the drain electrode of the
第1接続フレーム132B及び第1端子130は同じ板材132により、一体に形成されている。すなわち、板材132のうち、封止樹脂に埋まっている部分が第1接続フレーム132Bに該当する。第1接続フレーム132Bは、第1接続フレーム132Bを上下方向に貫通する貫通孔133(図3参照)を有し、第1端子130と電気的に接続されている。貫通孔133は、上下方向に見たとき円形形状をなしている。貫通孔133には、内部接続端子134の上端部が嵌合しており、内部接続端子134により、第1接続フレーム132Bと電子素子120Aの電極とが接続されている。なお、貫通孔の形状は、円形形状に限られず、六角形等の多角形であってもよい。
The
内部接続端子134は、円柱状の金属で構成されており、電子素子120Aの電極と第1接続フレーム132Bとを電気的に接続し、例えば圧入によって、第1接続フレーム132Bに固定される。
The
チップスペーサ122は、図2(a)および図2(c)に示されるように導電性を有する薄い平板材(ここでは銅板)によって円盤状に形成されており、内部接続端子134と同心円状に配置されている。チップスペーサ122の直径は、内部接続端子134の直径よりも大きく設定されている。チップスペーサ122の上面には、内部接続端子134の直径より大きい外径を有する環状の窪み113が形成されており、チップスペーサ122は、窪み113において導電性接合材(例えば、はんだBM2)を介して内部接続端子134の下面に接合されている。チップスペーサ122の下面は、導電性接合材(例えば、はんだBM1)を介して電子素子120Aの上面(具体的には図示しない電極)に接合されている。なお、以下の説明で特に区別する必要がないときは説明の便宜上電子素子の符号を120として説明する。
As shown in FIG. 2(a) and FIG. 2(c), the
また、チップスペーサ122の下面には凸部115が形成されており、凸部115の下端が電子素子120の電極と接することにより、チップスペーサ122の底と電子素子120との間隔を一定に保つことができる。そしてチップスペーサ122と電子素子120との間に配置するはんだBM1のはんだ厚を一定に保つことができる。チップスペーサ122の上面には、この凸部115に対応する凹部117が形成されている。なお、この凸部115はチップスペーサ122の窪み113の例えば4か所に上からピン(図示せず)で垂直下方向に力を加えて形成させているが、それ以外の方法、例えば金型を用いて形成するようにしてもよい。また、凹部117はピンで垂直下方向に力を加えて凸部115を形成させたときにできるものであり、凹部117の外観形状は凸部115の形状に対応した形状となり、その外径や深さは凸部115の形状に応じて変わる。また、凸部115および凹部117の形成位置は内部接続端子134の外周位置よりも外側であってチップスペーサ122の外径よりも内側に少なくとも3つ以上形成されていることが好ましい。凸部115および凹部117の数を少なくとも3つ以上とした理由はチップスペーサ122の直立に影響を与えないようにするためである。
In addition, a
なお、内部接続端子154の下面と電子素子120との間にも上記同様にチップスペーサ(図示せず)が配置されているが、その構造等は上記と同様であるのでその説明は省略する。
Note that a chip spacer (not shown) is also disposed between the underside of the
第2接続フレーム142Bは、第2端子140と電気的に接続されている。第2接続フレーム142Bは、封止樹脂の内部に埋まっている。電子モジュール100において、第2接続フレーム142Bは、第2端子140と同じ板材142により、一体に形成されている。すなわち、板材142のうち、封止樹脂に埋まっている部分が、第2接続フレーム142Bに該当する。
The
第2接続フレーム142Bは、第2接続フレーム142Bを上下方向に貫通する4つの貫通孔(符号省略)を備える。貫通孔は、上下方向に見たとき円形形状をなしている。4つの貫通孔には、それぞれ、内部接続電極144の上端部が嵌合している。4つの内部接続電極144により、第2接続フレーム142Bと電子素子120Bの図示しない電極とが接続されている。内部接続電極144は、例えば圧入によって、第2接続フレーム142Bに固定されている。上記した貫通孔及び内部接続電極144の数は、必要な電力を流通することが可能であれば4個に限られず、1個以上の任意の数であることができる。
The
第3接続フレーム152Bは、第3端子160と電気的に接続されている。第3接続フレーム152Bは、第1接続フレーム132B及び第2接続フレーム142Bと同じ平面上に配設されていてもよい。
The
第3接続フレーム152Bは、第3接続フレーム152Bを上下方向に貫通する貫通孔(符号省略)を備える。貫通孔は、上下方向に見たとき円形形状をなしている。貫通孔には、内部接続電極としての内部接続端子154の上端部が嵌合している。内部接続電極144により、第3接続フレーム152Bと電子素子120Bの図示しない電極とが接続されている。内部接続端子154は、例えば圧入によって、第3接続フレーム152Bに固定されている。
The
第1端子130は、図1に示すように、電子モジュール100の前後方向の前方に配設されている。第1端子130は、導電性を有する平板材、例えば銅板によって板状に形成された板材132Aから構成される。第1端子130は、第1端子130を上下方向に貫通する貫通孔(符号省略)を備える。貫通孔は、上下方向に見たとき、例えば、円形形状をなしている。なお、貫通孔の形状は、円形形状に限られず、六角形等の多角形であってもよい。
As shown in FIG. 1, the
貫通孔には、第1袋ナット230の上端が嵌合している。ここで、第1袋ナット230の上面の高さは、第1端子130の上面の高さと同じか、第1端子130の上面の高さより低いことが好ましい。
The upper end of the
第1端子130の下面及び第1袋ナット230は、封止樹脂の内部に埋まっている。一方、第1端子130の上面は、封止樹脂の外部に露出している。封止樹脂から露出した第1端子130の上面に外部接続部材(図示せず。)を配置し、ボルト(図示せず。)で固定することにより、第1端子130と外部接続部材との間で、電気的接続をとることができる。
The lower surface of the
第2端子140は、図1~図3に示すように、電子モジュール100の前後方向の後方に配設されている。第2端子140は、導電性を有する平板材、例えば銅板から形成された板材142Aから構成される。第2端子140は、第2端子140を上下方向に貫通する貫通孔(符号省略)を備える。貫通孔は、上下方向に見たとき、例えば、円形形状をなしている。
As shown in Figs. 1 to 3, the
貫通孔には、第2袋ナット240の上端が嵌合している。ここで、第2袋ナット240の上面の高さは、第2端子140の上面の高さと同じか、第2端子140の上面の高さより低いことが好ましい。
The upper end of the
第2端子140の下面及び第2袋ナット240は、封止樹脂の内部に埋まっている。一方、第2端子140の上面は、封止樹脂の外部に露出している。封止樹脂から露出した第2端子140の上面に外部接続部材(図示せず。)を配置し、ボルト(図示せず。)で固定することにより、第2端子140と外部接続部材との間で、電気的接続をとることができる。
The lower surface of the
電子モジュール100は、第3端子160を備えていてもよい。第3端子160は、任意の構成要素である。第3端子160は、図1に示されるように、導電性を有する平板材、例えば、銅板により形成されている。第3端子160は、前後方向が板厚方向となるように配設されており、上下方向を長手方向とする長尺状をなしている。第3端子160は、封止樹脂の上側に配設され、封止樹脂から露出する部分(以下、「上側部分」と記す。)と、封止樹脂に覆われた部分(以下、「下側部分」と記す。)とを有する。
The
第3端子160の上側部分には、第3端子160を前後方向に貫通する貫通孔(符号省略)を備える。これにより、第3端子160に、図示しない外部接続部材を、図示しないボルト、及び、図示しないナットで固定することができる。さらに、貫通孔には、図示しない袋ナットの一端が嵌合していてもよい。これにより、第3端子160に外部接続部材をボルトで固定したとき、第3端子160と外部接続部材との電気的接続を確実に取ることができる。第3端子160の下側部分は、電子素子120A,120Bの図示しない電極と接続されている。
The upper portion of the
[第1の実施形態における効果]
第1の実施形態に係る電子モジュール100によれば、チップスペーサ122に内部接続端子134の直径より大きい外径を有する環状の窪み113が形成されているので、この窪み113によって、チップスペーサ122の上面と内部接続端子134の下面との間からのはんだBM2の径方向外側への流れ出しを抑制することができる。
[Effects of the first embodiment]
According to the
また、円盤状に形成されチップスペーサ122が内部接続端子134と同心円状に配置されている(図4(b)参照)ので、例えば四角形状に形成されたチップスペーサ127が電子素子120の上面に配置されるとともに四角形状の内部接続端子234の下面に配置される場合に、はんだ凝集時において内部接続端子234の回転移動にともなう周囲の電子部品128への接触(図4(a)参照)を避けることができる。
In addition, the
さらに、チップスペーサ122の下面には凸部115が形成されているので、凸部115によってはんだBM1の凝集時のセルフアライメントを内部接続端子134の軸心に向かって働かせることができる。
Furthermore, a
さらに、チップスペーサ122の上面には凹部117が形成されているので、この凹部117によって、チップスペーサ122の上面と内部接続端子134の下面との間からのはんだBM2の径方向外側への流れ出しを抑制することができる。
Furthermore, a
(第2の実施形態)
以下、本発明の第2の実施形態に係る電子モジュールについて、図5を参照して説明する。なお、この第2の実施形態は、上記した第1の実施形態と凹部117が形成されていない点を除いて同様であるので異なる点についてのみ説明し同様の部分の説明は省略する。図5に示すようにチップスペーサ126は、金型を利用した射出成型により、図2(c)に示すような凹部117を形成させずに凸部115のみ形成させたものである。このように凹部117を形成させずに凸部115のみ形成させたものであっても、チップスペーサ126に内部接続端子134の直径より大きい外径を有する環状の窪み113が形成されている。
Second Embodiment
An electronic module according to a second embodiment of the present invention will be described below with reference to FIG. 5. This second embodiment is similar to the first embodiment described above except that the
したがって、チップスペーサ126に内部接続端子134の直径より大きい外径を有する窪み113によって、チップスペーサ122の上面と内部接続端子134の下面との間からのはんだBM2の径方向外側への流れ出しを抑制することができる。さらに、チップスペーサ126の下面には凸部115が形成されているので、凸部115によってはんだBM1の凝集時のセルフアライメントを内部接続端子134の軸心に向かって働かせることができる。
Therefore, the
100…電子モジュール、112…絶縁基板、113…窪み、115…凸部、117…凹部、120(120A,120B)…電子素子、122,126…チップスペーサ、130…第1端子、132A,142A,160A…平板材、134,154…内部接続端子、140…第2端子、132B,142B,152B…接続フレーム、160…第3端子、170…封止樹脂 100...electronic module, 112...insulating substrate, 113...dent, 115...projection, 117...recess, 120 (120A, 120B)...electronic element, 122, 126...chip spacer, 130...first terminal, 132A, 142A, 160A...flat plate material, 134, 154...internal connection terminal, 140...second terminal, 132B, 142B, 152B...connection frame, 160...third terminal, 170...sealing resin
Claims (4)
前記電子素子に電気的に接続され、導電性を有する内部接続端子と、
当該内部接続端子の下端面と前記電子素子の間に形成されたチップスペーサと、を備え
前記チップスペーサは、導電性接合材を介して前記電子素子に接合され、前記チップスペーサの上面に前記内部接続端子よりも大径の窪みが形成されている、
ことを特徴とする電子モジュール。 An electronic element;
an internal connection terminal electrically connected to the electronic element and having electrical conductivity;
a chip spacer formed between a lower end surface of the internal connection terminal and the electronic element, the chip spacer being joined to the electronic element via a conductive bonding material, and a recess having a diameter larger than that of the internal connection terminal being formed on an upper surface of the chip spacer;
1. An electronic module comprising:
ことを特徴とする請求項1に記載の電子モジュール。 The internal connection terminal has a cylindrical shape, and the chip spacer has a disk shape.
2. The electronic module of claim 1.
ことを特徴とする請求項1に記載の電子モジュール。 A convex portion is formed on the lower surface of the chip spacer.
2. The electronic module of claim 1.
ことを特徴とする請求項1に記載の電子モジュール。 A recess is formed on the upper surface of the chip spacer.
2. The electronic module of claim 1.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023074801A JP2024159058A (en) | 2023-04-28 | 2023-04-28 | Electronic Module |
PCT/JP2024/015215 WO2024225125A1 (en) | 2023-04-28 | 2024-04-17 | Electronic module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023074801A JP2024159058A (en) | 2023-04-28 | 2023-04-28 | Electronic Module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024159058A true JP2024159058A (en) | 2024-11-08 |
Family
ID=93256562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023074801A Pending JP2024159058A (en) | 2023-04-28 | 2023-04-28 | Electronic Module |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2024159058A (en) |
WO (1) | WO2024225125A1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61114849U (en) * | 1984-12-28 | 1986-07-19 | ||
JP4965187B2 (en) * | 2006-08-09 | 2012-07-04 | 株式会社日立製作所 | Semiconductor device |
US10727186B2 (en) * | 2016-08-05 | 2020-07-28 | Mitsubishi Electric Corporation | Power semiconductor device |
JP6673100B2 (en) * | 2016-08-24 | 2020-03-25 | トヨタ自動車株式会社 | Semiconductor device |
-
2023
- 2023-04-28 JP JP2023074801A patent/JP2024159058A/en active Pending
-
2024
- 2024-04-17 WO PCT/JP2024/015215 patent/WO2024225125A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
WO2024225125A1 (en) | 2024-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101203466B1 (en) | Power system module and method for fabricating the same | |
JP5936310B2 (en) | Power semiconductor module and its mounting structure | |
US8193618B2 (en) | Semiconductor die package with clip interconnection | |
US9147649B2 (en) | Multi-chip module | |
US9129931B2 (en) | Power semiconductor module and power unit device | |
CN103887273B (en) | Semiconductor module | |
CN112913009B (en) | Semiconductor device and lead frame material | |
US9888601B2 (en) | Semiconductor module arrangement and method for producing a semiconductor module arrangement | |
JP5818102B2 (en) | Manufacturing method of semiconductor device | |
JP6984127B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
CN107818955A (en) | The manufacture method of semiconductor module and semiconductor module | |
US6281579B1 (en) | Insert-molded leadframe to optimize interface between powertrain and driver board | |
JP2024159058A (en) | Electronic Module | |
JP7224272B2 (en) | power semiconductor equipment | |
JP4301096B2 (en) | Semiconductor device | |
WO2025069711A1 (en) | Electronic module | |
WO2023017708A1 (en) | Semiconductor device | |
TW202238888A (en) | Semiconductor device | |
JP2023011374A (en) | semiconductor equipment | |
JP2009117882A (en) | Semiconductor device | |
JP4026783B2 (en) | Composite semiconductor device | |
JP2024048288A (en) | Electronic Module | |
JP2020202311A (en) | Semiconductor device | |
US11756859B2 (en) | Package with clip and connector above electronic components | |
JP2024159061A (en) | Electronic module and method for manufacturing the same |