JP2024154236A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】ＩＧＢＴ領域とダイオード領域の間に境界領域を有する逆導通ＩＧＢＴにおいて、スイッチング損失の増加を抑える技術を提供する。【解決手段】逆導通ＩＧＢＴ１，２，３の半導体基板１０は、境界領域１０６に設けられており、ドリフト層１３の下方に配置されており、下部電極２２に接している第１導電型の第１導電型境界層１８と、境界領域１０６に設けられており、第１導電型境界層１８とドリフト層１３の間に配置されている第２導電型の第２導電型境界層１９と、を有している。【選択図】図２

Description

本明細書が開示する技術は、半導体装置とその製造方法に関する。

逆導通ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）と称される種類の半導体装置の開発が進められている。この種の半導体装置が備える半導体基板は、ＩＧＢＴ構造が設けられているＩＧＢＴ領域と、ダイオード構造が設けられているダイオード領域と、を有している。ダイオード構造は、ＩＧＢＴ構造に対して逆並列に接続されており、リカバリ動作時にフリーホイーリングダイオードとして動作することができる。

この種の半導体装置では、リカバリ動作時において、ＩＧＢＴ領域のｐ型のベース層からダイオード領域のｎ型のカソード層に向けて斜め方向に正孔が注入される。ｐ型のベース層からｎ型のカソード層に向けて斜め方向に注入される正孔量が多くなると、リカバリ電流が増加し、リカバリ損失が増加する。このため、特許文献１に開示されるように、この種の半導体装置では、ＩＧＢＴ領域とダイオード領域の間に境界領域が設けられることがある。境界領域では、ｐ型のコレクタ層がＩＧＢＴ領域から延びて形成されている。これにより、ダイオード構造が境界領域に構成されないので、リカバリ動作時にｐ型のベース層からｎ型のカソード層に向けて斜め方向に注入される正孔量が抑制される。

特開２０２２－１５１９４号公報

境界領域にｐ型のコレクタ層が設けられていると、ＩＧＢＴ構造がオンしているときに、境界領域のｐ型のコレクタ層から境界領域のｎ型のドリフト層に向けて正孔が注入される。境界領域のドリフト層に注入された正孔は、ＩＧＢＴ構造がターンオフしたときに、ＩＧＢＴ領域のｐ型のベース層に向けて斜め方向に移動し、ｐ型のベース層を介して排出される。このため、正孔が排出されるまでの時間が長くなり、テール電流の増加によってスイッチング損失が増加することが懸念される。

本明細書は、ＩＧＢＴ領域とダイオード領域の間に境界領域を有する逆導通ＩＧＢＴにおいて、スイッチング損失の増加を抑える技術を提供する。

本明細書が開示する半導体装置（１，２，３）は、逆導通ＩＧＢＴと称される種類の半導体装置であり、ＩＧＢＴ領域（１０２）と、ダイオード領域（１０４）と、前記ＩＧＢＴ領域と前記ダイオード領域の間に位置する境界領域（１０６）と、を有する半導体基板（１０）と、前記半導体基板の下面に設けられている下部電極（２２）と、前記半導体基板の上面に設けられている上部電極（２４）と、を備えていてもよい。前記半導体基板は、前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられている第１導電型のドリフト層（１３）と、前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられており、前記ドリフト層の上方に配置されている第２導電型のベース層（１４）と、前記ＩＧＢＴ領域に設けられており、前記ベース層の上方に配置されており、前記上部電極に接している第１導電型のエミッタ層（１５）と、前記ＩＧＢＴ領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第２導電型のコレクタ層（１１）と、前記ダイオード領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第１導電型のカソード層（１７）と、前記境界領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第１導電型の第１導電型境界層（１８）と、前記境界領域に設けられており、前記第１導電型境界層と前記ドリフト層の間に配置されている第２導電型の第２導電型境界層（１９）と、を有していてもよい。ここで、「上方に配置されている」及び「下方に配置されている」とは、前記半導体基板の上下方向における２つの半導体層の位置関係のみを特定するものであり、例えば２つの半導体層が接するように配置されていてもよく、２つの半導体層の間に他の半導体層が介在していてもよい。

上記逆導通ＩＧＢＴでは、前記半導体基板の前記境界領域の下層部に前記第１導電型境界層と前記第２導電型境界層が設けられている。前記境界領域に前記第２導電型境界層が設けられているので、リカバリ動作時に、前記ＩＧＢＴ領域の前記ベース層から前記ダイオード領域の前記カソード層に向けて斜め方向に注入されるキャリア量が抑制される。さらに、前記境界領域に前記第１導電型境界層が設けられているので、前記ＩＧＢＴ領域のＩＧＢＴ構造がオンしているときに、前記境界領域の前記ドリフト層に注入されるキャリア量が抑制される。このため、上記逆導通ＩＧＢＴでは、スイッチング損失の増加が抑えられる。

本明細書は、ＩＧＢＴ領域（１０２）と、ダイオード領域（１０４）と、前記ＩＧＢＴ領域と前記ダイオード領域の間に位置する境界領域（１０６）と、を有する半導体基板（１０）を備える逆導通ＩＧＢＴ（１，２，３）の製造方法を開示する。この製造方法は、前記半導体基板の下層部のうち前記ＩＧＢＴ領域と前記境界領域に対応する前記半導体基板の下層部に第２導電型不純物をイオン注入する第１イオン注入工程と、前記半導体基板の下層部のうち前記ダイオード領域と前記境界領域に対応する前記半導体基板の下層部に第１導電型不純物をイオン注入する第２イオン注入工程と、を備えていてもよい。前記第１イオン注入工程でイオン注入される第２導電型不純物と前記第２イオン注入工程でイオン注入される第１導電型不純物は、前記半導体基板の下面に近い側で第１導電型不純物の濃度が第２導電型不純物の濃度よりも高く、前記半導体基板の下面に遠い側で第２導電型不純物の濃度が第１導電型不純物の濃度よりも高くなるように調整されていてもよい。

上記製造方法によると、前記第１マスクと前記第２マスクの２枚のマスクを利用して、前記半導体基板の前記ＩＧＢＴ領域には第２導電型不純物を含むコレクタ層を形成し、前記半導体基板の前記ダイオード領域には第１導電型不純物を含むコレクタ層を形成し、前記半導体基板の前記境界領域のうち下面に近い側には第１導電型境界層を形成し、前記半導体基板の前記境界領域のうち下面に遠い側には第２導電型境界層を形成することができる。上記製造方法は、マスク数よりも多い複数の層を形成することができる。

本実施形態の半導体装置の平面図であって、ＩＧＢＴ領域とダイオード領域と境界領域のレイアウトを説明するための平面図を模式的に示す。 本実施形態の半導体装置の素子領域に区画されたＩＧＢＴ領域とダイオード領域と境界領域を含む要部断面図であって、図１のＩＩ－ＩＩ線に対応した位置の要部断面図を模式的に示す。 本実施形態の半導体装置の製造方法のうちコレクタ層とカソード層とｎ型境界層とｐ型境界層を形成する工程のフローを示す。 本実施形態の半導体装置の変形例の素子領域に区画されたＩＧＢＴ領域とダイオード領域と境界領域を含む要部断面図であって、図１のＩＩ－ＩＩ線に対応した位置の要部断面図を模式的に示す。 本実施形態の半導体装置の変形例の素子領域に区画されたＩＧＢＴ領域とダイオード領域と境界領域を含む要部断面図であって、図１のＩＩ－ＩＩ線に対応した位置の要部断面図を模式的に示す。

以下、図面を参照して本実施形態の半導体装置について説明する。なお、図示明瞭化を目的として、繰り返し配置される構成要素についてはその１つの構成要素にのみ符号を付し、他の構成要素に符号を付すのを省略する。

図１に、本実施形態に係る半導体装置１の平面図を模式的に示す。半導体装置１は、逆導通ＩＧＢＴと称される種類の半導体装置であり、半導体基板１０を用いて製造されている。半導体基板１０は、素子領域１０Ａと、素子領域１０Ａの周囲に位置する終端領域１０Ｂと、を有している。半導体基板１０の素子領域１０Ａは、ＩＧＢＴ構造が設けられているＩＧＢＴ領域１０２と、ダイオード構造が設けられているダイオード領域１０４と、ＩＧＢＴ領域１０２とダイオード領域１０４の間に位置する境界領域１０６と、に区画されている。ＩＧＢＴ領域１０２とダイオード領域１０４は、半導体基板１０の上面に対して直交する方向から見たときに（以下、「半導体基板１０を平面視したときに」という）、素子領域１０Ａ内においてｙ方向に沿って交互に繰り返し配置されている。半導体基板１０のうち終端領域１０Ｂに対応する範囲内には、ガードリング等の終端耐圧構造が形成されている。さらに、半導体基板１０の上面のうち終端領域１０Ｂに対応する範囲には、複数の小信号パッド２６が設けられている。小信号パッド２６は、例えばゲート信号を入力するためのゲートパッド、温度センス信号を出力するための温度センスパッド及び電流センス信号を出力するための電流センスパッドであってもよい。

図２に、図１のII-II線に対応した要部断面図を模式的に示す。図２に示されるように、半導体装置１は、シリコン基板である半導体基板１０と、半導体基板１０の下面を覆うように設けられているコレクタ電極２２（下部電極の一例）と、半導体基板１０の上面を覆うように設けられているエミッタ電極２４（上部電極の一例）と、半導体基板１０の上層部に設けられている複数のトレンチゲート３０と、半導体基板１０の上層部に設けられている複数のダミートレンチゲート４０と、を備えている。

半導体基板１０は、ｐ型のコレクタ層１１と、ｎ型のバッファ層１２と、ｎ^-型のドリフト層１３と、ｐ型のベース層１４と、複数のｎ⁺型のエミッタ層１５と、複数のｐ⁺型のコンタクト層１６と、ｎ⁺型のカソード層１７と、ｎ型のｎ型境界層１８と、ｐ型のｐ型境界層１９と、を有している。

コレクタ層１１は、半導体基板１０の下層部のうちＩＧＢＴ領域１０２に対応する範囲に設けられており、半導体基板１０の下面に露出する位置に設けられている。コレクタ層１１は、半導体基板１０の下面を被覆するコレクタ電極２２にオーミック接触している。コレクタ層１１は、イオン注入技術を利用して、半導体基板１０の下面に向けてｐ型不純物をイオン注入することによって形成される。コレクタ層１１は、多段のイオン注入によって形成され、半導体基板１０の厚み方向に複数のピーク濃度を有していてもよい。ｐ型不純物は、特に限定されるものではないが、例えばボロンであってもよい。コレクタ層１１に含まれるｐ型不純物のピーク濃度は、特に限定されるものではないが、例えば１×１０¹⁶ｃｍ^-3～１×１０¹⁸ｃｍ^-3であってもよい。

バッファ層１２は、半導体基板１０のＩＧＢＴ領域１０２と境界領域１０６とダイオード領域１０４の全域に亘って設けられている。バッファ層１２は、ＩＧＢＴ領域１０２においてコレクタ層１１とドリフト層１３の間に設けられており、コレクタ層１１とドリフト層１３を隔てており、下面がコレクタ層１１に接しており、上面がドリフト層１３に接している。バッファ層１２は、境界領域１０６においてｐ型境界層１９とドリフト層１３の間に設けられており、ｐ型境界層１９とドリフト層１３を隔てており、下面がｐ型境界層１９に接しており、上面がドリフト層１３に接している。バッファ層１２は、ダイオード領域１０４においてカソード層１７とドリフト層１３の間に設けられており、カソード層１７とドリフト層１３を隔てており、下面がカソード層１７に接しており、上面がドリフト層１３に接している。バッファ層１２は、ドリフト層１３よりもｎ型不純物の濃度が高い層である。バッファ層１２は、イオン注入技術を利用して、半導体基板１０の下面に向けてｎ型不純物をイオン注入することによって形成される。ｎ型不純物は、特に限定されるものではないが、例えばリンであってもよい。バッファ層１２に含まれるｎ型不純物のピーク濃度は、特に限定されるものではないが、例えば１×１０¹⁵ｃｍ^-3～１×１０¹⁸ｃｍ^-3であってもよい。

ドリフト層１３は、半導体基板１０のＩＧＢＴ領域１０２と境界領域１０６とダイオード領域１０４の全域に亘って設けられている。ドリフト層１３は、バッファ層１２とベース層１４の間に設けられており、バッファ層１２とベース層１４を隔てており、下面がバッファ層１２に接しており、上面がベース層１４に接している。ドリフト層１３は、半導体基板１０内に他の半導体層を形成した残部である。ドリフト層１３に含まれるｎ型不純物のピーク濃度は、特に限定されるものではないが、例えば１×１０¹³ｃｍ^-3～１×１０¹⁵ｃｍ^-3であってもよい。

ベース層１４は、半導体基板１０のＩＧＢＴ領域１０２と境界領域１０６とダイオード領域１０４の全域に亘って設けられている。ベース層１４は、ＩＧＢＴ領域１０２において、ドリフト層１３とエミッタ層１５及びコンタクト層１６の間に設けられており、ドリフト層１３とエミッタ層１５及びコンタクト層１６を隔てており、下面がドリフト層１３に接しており、上面がエミッタ層１５及びコンタクト層１６に接している。ベース層１４は、境界領域１０６及びダイオード領域１０４において、ドリフト層１３とコンタクト層１６の間に設けられており、ドリフト層１３とコンタクト層１６を隔てており、下面がドリフト層１３に接しており、上面がコンタクト層１６に接している。ベース層１４は、イオン注入技術を利用して、半導体基板１０の上面に向けてｐ型不純物をイオン注入することによって形成される。ｐ型不純物は、特に限定されるものではないが、例えばボロンであってもよい。ベース層１４に含まれるｐ型不純物のピーク濃度は、特に限定されるものではないが、例えば１×１０¹⁵ｃｍ^-3～１×１０¹⁷ｃｍ^-3であってもよい。

この例ではさらに、ベース層１４は、第１ベース層１４ａと第２ベース層１４ｂを有している。第１ベース層１４ａは、ベース層１４のうち半導体基板１０のＩＧＢＴ領域１０２に対応する範囲に設けられた部分である。第２ベース層１４ｂは、ベース層１４のうち半導体基板１０のダイオード領域１０４及び境界領域１０６に対応する範囲に設けられた部分である。第１ベース層１４ａのｐ型不純物の濃度は、トレンチゲート３０のゲート閾値電圧が所望値となるように調整されている。第２ベース層１４ｂのｐ型不純物の濃度は、リカバリ動作時に注入される正孔量を制御するために調整されている。このため、第２ベース層１４ｂのｐ型不純物の濃度は、第１ベース層１４ａのｐ型不純物の濃度よりも小さい。

複数のエミッタ層１５の各々は、半導体基板１０の上層部のうちＩＧＢＴ領域１０２に対応する範囲に部分的に設けられており、半導体基板１０の上面に露出する位置に設けられている。複数のエミッタ層１５の各々は、対応するトレンチゲート３０の側面に接しており、半導体基板１０の上面を被覆するエミッタ電極２４にオーミック接触している。複数のエミッタ層１５の各々は、半導体基板１０のうちのＩＧＢＴ領域１０２に選択的に形成されており、半導体基板１０のうちダイオード領域１０４及び境界領域１０６には形成されていない。換言すると、半導体基板１０のうち複数のエミッタ層１５が設けられている範囲がＩＧＢＴ領域１０２となる。複数のエミッタ層１５の各々は、イオン注入技術を利用して、半導体基板１０の上面に向けてｎ型不純物をイオン注入することによって形成される。ｎ型不純物は、特に限定されるものではないが、例えばリンであってもよい。複数のエミッタ層１５の各々に含まれるｎ型不純物のピーク濃度は、特に限定されるものではないが、例えば１×１０¹⁸ｃｍ^-3～１×１０²⁰ｃｍ^-3であってもよい。なお、本明細書が開示する技術において、半導体基板１０の上層部に形成される複数のエミッタ層１５のレイアウトは、特に限定されるものではなく、様々なレイアウトが採用され得る。

複数のコンタクト層１６の各々は、半導体基板１０のＩＧＢＴ領域１０２と境界領域１０６とダイオード領域１０４に亘って部分的に設けられており、半導体基板１０の上面に露出する位置に設けられている。複数のコンタクト層１６の各々は、半導体基板１０の上面を被覆するエミッタ電極２４にオーミック接触している。複数のコンタクト層１６の各々は、イオン注入技術を利用して、半導体基板１０の上面に向けてｐ型不純物をイオン注入することによって形成される。ｐ型不純物は、特に限定されるものではないが、例えばボロンであってもよい。複数のコンタクト層１６の各々に含まれるｐ型不純物のピーク濃度は、特に限定されるものではないが、例えば１×１０¹⁷ｃｍ^-3～１×１０²⁰ｃｍ^-3であってもよい。なお、本明細書が開示する技術において、半導体基板１０の上層部に形成される複数のコンタクト層１６のレイアウトは、特に限定されるものではなく、様々なレイアウトが採用され得る

カソード層１７は、半導体基板１０の下層部のうちダイオード領域１０４に対応する範囲に設けられており、半導体基板１０の下面に露出する位置に設けられている。カソード層１７は、半導体基板１０の下面を被覆するコレクタ電極２２にオーミック接触している。カソード層１７は、半導体基板１０のうちダイオード領域１０４に選択的に形成されており、半導体基板１０のうちＩＧＢＴ領域１０２及び境界領域１０６には形成されていない。換言すると、半導体基板１０のうちカソード層１７が設けられている範囲がダイオード領域１０４となる。カソード層１７は、イオン注入技術を利用して、半導体基板１０の下面に向けてｎ型不純物をイオン注入することによって形成される。カソード層１７は、多段のイオン注入によって形成され、半導体基板１０の厚み方向に複数のピーク濃度を有していてもよい。ｎ型不純物は、特に限定されるものではないが、例えばリンであってもよい。カソード層１７に含まれるｎ型不純物のピーク濃度は、特に限定されるものではないが、例えば１×１０¹⁸ｃｍ^-3～１×１０²⁰ｃｍ^-3であってもよい。

ｎ型境界層１８は、半導体基板１０の下層部のうち境界領域１０６に対応する範囲に設けられており、半導体基板１０の下面に露出する位置に設けられている。ｎ型境界層１８は、ＩＧＢＴ領域１０２側の端部がコレクタ層１１に接しており、ダイオード領域１０４側の端部がカソード層１７に接している。ｎ型境界層１８は、コレクタ電極２２とｐ型境界層１９の間に設けられており、コレクタ電極２２とｐ型境界層１９を隔てており、下面がコレクタ電極２２に接しており、上面がｐ型境界層１９に接している。ｎ型境界層１８は、半導体基板１０の下面を被覆するコレクタ電極２２にオーミック接触している。ｎ型境界層１８は、イオン注入技術を利用して、半導体基板１０の下面に向けてｎ型不純物をイオン注入することによって形成される。ｎ型不純物は、特に限定されるものではないが、例えばリンであってもよい。ｎ型境界層１８に含まれるｎ型不純物のピーク濃度は、特に限定されるものではないが、例えば１×１０¹⁸ｃｍ^-3～１×１０²⁰ｃｍ^-3であってもよい。

ｐ型境界層１９は、半導体基板１０の下層部のうち境界領域１０６に対応する範囲に設けられている。ｐ型境界層１９は、ＩＧＢＴ領域１０２側の端部がコレクタ層１１に接しており、ダイオード領域１０４側の端部がカソード層１７に接している。ｐ型境界層１９は、ｎ型境界層１８とバッファ層１２の間に設けられており、ｎ型境界層１８とバッファ層１２を隔てており、下面がｎ型境界層１８に接しており、上面がバッファ層１２に接している。ｐ型境界層１９は、イオン注入技術を利用して、半導体基板１０の下面に向けてｐ型不純物をイオン注入することによって形成される。ｐ型不純物は、特に限定されるものではないが、例えばボロンであってもよい。ｐ型境界層１９に含まれるｐ型不純物のピーク濃度は、特に限定されるものではないが、例えば１×１０¹⁶ｃｍ^-3～１×１０¹⁸ｃｍ^-3であってもよい。

複数のトレンチゲート３０の各々は、半導体基板１０の上層部のうちＩＧＢＴ領域１０２に対応する範囲に形成されたトレンチ内に設けられており、ゲート電極３２及びゲート絶縁膜３４を有している。ゲート電極３２は、ゲート絶縁膜３４によって半導体基板１０から絶縁されており、層間絶縁膜によってエミッタ電極２４から絶縁されている。複数のトレンチゲート３０の各々は、半導体基板１０の上面からベース層１４を貫通してドリフト層１３に達している。この例では、複数のトレンチゲート３０の各々は、半導体基板１０を平面視したときに、ｘ方向に沿って伸びており、ｙ方向において相互に間隔を置いて配置されている。即ち、複数のトレンチゲート３０は、半導体基板１０を平面視したときに、ＩＧＢＴ領域１０２とダイオード領域１０４が繰り返し配置される方向に沿って相互に間隔を置いて配置されており、ストライプ状のレイアウトを有している。この例に代えて、複数のトレンチゲート３０は、他の種類のレイアウトを有していてもよい。

複数のダミートレンチゲート４０の各々は、半導体基板１０の上層部のうちダイオード領域１０４及び境界領域１０６に対応する範囲に形成されたトレンチ内に設けられている。複数のダミートレンチゲート４０は、複数のトレンチゲート３０と共通の製造工程で作成されており、ゲート電極３２とエミッタ電極２４を絶縁する層間絶縁膜が取り除かれた点でトレンチゲート３０と相違する。複数のダミートレンチゲート４０は、複数のトレンチゲート３０の同一のレイアウトを有している。このようなダミートレンチゲート４０が設けられていると、ダイオード領域１０４及び境界領域１０６における電界集中を緩和することができる。

半導体装置１は、トレンチゲート３０のゲート電極３２に印加するゲート電圧に基づいて、ＩＧＢＴ領域１０２をコレクタ電極２２からエミッタ電極２４に向けて流れる電流のオンとオフを制御することができる。さらに、半導体装置１は、ダイオード領域１０４に形成されたダイオード構造が、リカバリ動作時にフリーホイーリングダイオードとして動作することができる。

ダイオード構造が動作するリカバリ動作時において、ＩＧＢＴ領域１０２のｐ型のベース層１４からダイオード領域１０４のｎ型のカソード層１７に向けて斜め方向に注入される正孔量が多くなると、リカバリ電流が増加し、リカバリ損失が増加する。半導体装置１では、境界領域１０６にｐ型境界層１９が設けられているので、ＩＧＢＴ領域１０２のｐ型のベース層１４とダイオード領域１０４のｎ型のカソード層１７の間の距離が長くなる。このため、リカバリ動作時において斜め方向に注入される正孔量が抑制され、リカバリ電流が抑制される。したがって、半導体装置１は、低リカバリ損失な特性を有することができる。

なお、ＩＧＢＴ領域１０２とダイオード領域１０４を結ぶ方向に沿って計測した境界領域１０６の幅は、斜め方向に注入される正孔量が抑制されるのに必要な大きさに調整されている。境界領域１０６の幅は、特に限定されるものではないが、例えば０．５μｍ以上、好ましくは１．０μｍ以上であってもよい。また、境界領域１０６の幅は、隣り合うダミートレンチゲート４０の間の幅（即ち、ダミートレンチゲート４０のピッチ幅）よりも大きくてもよい。あるいは、境界領域１０６の幅は、半導体基板１０の基板厚よりも大きくてもよい。なお、境界領域１０６の幅は、面積消費を抑えるために、半導体基板１０の基板厚×２よりも小さくてもよい。

ここで、境界領域１０６にｎ型境界層１８が設けられておらず、ｐ型境界層１９のみが設けられている場合を考える。この場合、ＩＧＢＴ構造がオンしているときに、境界領域１０６のｐ型境界層１９から境界領域１０６のｎ型のドリフト層１３に向けて正孔が注入される。ＩＧＢＴ構造がターンオフしたときに、ドリフト層１３に注入された正孔は、ＩＧＢＴ領域１０２のｐ型のベース層１４に向けて斜め方向に移動し、ｐ型のベース層１４を介して排出される。このため、正孔が排出されるまでの時間が長くなり、テール電流の増加によってスイッチング損失が増加する。

半導体装置１では、境界領域１０６にｎ型境界層１８が設けられている。ｎ型境界層１８は、コレクタ電極２２とｐ型境界層１９の間に設けられており、コレクタ電極２２とｐ型境界層１９を隔てている。このため、ＩＧＢＴ構造がオンしているときに、境界領域１０６のｐ型境界層１９からｎ型のドリフト層１３に向けて注入される正孔量が抑えられる。したがって、半導体装置１は、低スイッチング損失な特性を有することができる。

次に、図３を参照し、半導体装置１の製造方法のうちコレクタ層１１とカソード層１７とｎ型境界層１８とｐ型境界層１９を形成する工程について説明する。半導体装置１の製造方法のうち以下で説明する工程以外の工程については、既知の工程を利用することができる。

まず、フォトリソグラフィ技術を利用して、半導体基板１０の下面に第１マスクを成膜する（ステップＳ１参照）。第１マスクは、半導体基板１０の下面のうちダイオード領域１０４を被覆するとともにＩＧＢＴ領域１０２と境界領域１０６を露出するように開口している。

次に、イオン注入技術を利用して、第１マスクの開口を通過して半導体基板１０の下層部のうちＩＧＢＴ領域１０２と境界領域１０６に対応する範囲にｐ型不純物をイオン注入する（ステップＳ２参照）。ｐ型不純物は、半導体基板１０の下面から第１の深さに注入される。第１マスクは、イオン注入後に除去される。

次に、フォトリソグラフィ技術を利用して、半導体基板１０の下面に第２マスクを成膜する（ステップＳ３参照）。第２マスクは、半導体基板１０の下面のうちＩＧＢＴ領域１０２を被覆するとともにダイオード領域１０４と境界領域１０６を露出するように開口している。

次に、イオン注入技術を利用して、第２マスクの開口を通過して半導体基板１０の下層部のうちダイオード領域１０４と境界領域１０６に対応する範囲にｎ型不純物をイオン注入する（ステップＳ４参照）。ｎ型不純物は、半導体基板１０の下面から第２の深さに注入される。ここで、ステップＳ２の第１の深さとステップＳ４の第２の深さを比較すると、第２の深さは第１の深さよりも浅い。第２マスクは、イオン注入後に除去される。

次に、半導体基板１０の下面にレーザーを照射するレーザーアニールを実施する（ステップＳ５参照）。これにより、半導体基板１０の下層部に導入したｐ型不純物とｎ型不純物が活性化する。これらの工程を経て、半導体基板１０の下層部にコレクタ層１１とカソード層１７とｎ型境界層１８とｐ型境界層１９を形成することができる。なお、ステップＳ１とステップＳ２は、ステップＳ３とステップＳ４の後に実施してもよい。

この製造方法によると、半導体基板１０の下層部のうち境界領域１０６に対応する範囲にはｎ型不純物とｐ型不純物の双方が注入される。相対的に深い第１の深さにｐ型不純物が注入され、相対的に浅い第２の深さにｎ型不純物が注入される。第１の深さにおけるｐ型不純物のピーク濃度は、第１の深さにおけるｎ型不純物の濃度よりも大きい。第２の深さにおけるｎ型不純物のピーク濃度は、第２の深さにおけるｐ型不純物の濃度よりも大きい。レーザーアニールは、注入された不純物を大きく拡散させることなく活性化させることができる。このため、活性化後のｎ型不純物及びｐ型不純物も、上記の濃度分布を維持することができる。これにより、半導体基板１０の境界領域１０６には、半導体基板１０の下面に近い側にはｎ型境界層１８が形成され、半導体基板１０の下面に遠い側にはｐ型境界層１９が形成される。

上記の製造方法によると、第１マスクと第２マスクの２枚のマスクを利用して、半導体基板１０のＩＧＢＴ領域１０２にはｐ型の不純物を含むコレクタ層１１を形成し、半導体基板１０のダイオード領域１０４にはｎ型の不純物を含むカソード層１７を形成し、半導体基板１０の境界領域１０６にはｎ型境界層１８とｐ型境界層１９の積層を形成することができる。上記の製造方法は、マスク数よりも多い複数の層を形成することができる。

上記の製造方法では、半導体基板１０の下層部のうちＩＧＢＴ領域１０２と境界領域１０６には、第１マスク越しにｐ型不純物が同時にイオン注入される。このため、半導体基板１０の厚み方向におけるｐ型不純物の分布は、ｎ型境界層１８とｐ型境界層１９の積層した部分とコレクタ層１１において同一である。同様に、上記の製造方法では、半導体基板１０の下層部のうちダイオード領域１０４と境界領域１０６には、第２マスク越しにｎ型不純物が同時にイオン注入される。このため、半導体基板１０の厚み方向におけるｎ型不純物の分布は、ｎ型境界層１８とｐ型境界層１９の積層した部分とカソード層１７において同一である。このような濃度分布は、上記の製造方法を適用した１つの特徴である。

また、上記の製造方法では、半導体基板１０の下層部のうち境界領域１０６には、ｎ型不純物とｐ型不純物が注入され、相対的にｐ型不純物の濃度が高い部分がｐ型境界層１９となり、相対的にｎ型不純物の濃度が高い部分がｎ型境界層１８となる。このため、ｎ型境界層１８の実効的なｎ型不純物のピーク濃度は、カソード層１７の実効的なｎ型不純物のピーク濃度よりも小さい。同様に、ｐ型境界層１９の実効的なｐ型不純物のピーク濃度は、コレクタ層１１の実効的なｐ型不純物の濃度よりも小さい。このような実効的な不純物のピーク濃度の関係は、上記の製造方法を適用した１つの特徴である。また、上記の製造方法では、コレクタ層１１の上面の深さがｐ型境界層１９の上面の深さと一致する。このような位置関係も、上記の製造方法を適用した１つの特徴である。

上記の製造方法では、半導体基板１０の下層部にｐ型不純物とｎ型不純物がそれぞれ１回のイオン注入で導入された。この例に代えて、半導体基板１０の下層部にｐ型不純物とｎ型不純物をそれぞれ複数回のイオン注入で導入し、ｐ型不純物が導入される層とｎ型不純物が導入される層がそれぞれ多段の拡散層となるように形成してもよい。この場合、ｐ型不純物が導入される層では、半導体基板１０の下面に遠い側の段でｐ型不純物の濃度がｎ型不純物の濃度よりも高くなるように調整され、ｎ型不純物が導入される層では、半導体基板１０の下面に近い側の段でｎ型不純物の濃度がｐ型不純物の濃度よりも高くなるように調整されてもよい。この製造方法でも、半導体基板１０の境界領域１０６にｎ型境界層１８とｐ型境界層１９の積層を形成することができる。

上記で説明した半導体装置１は、以下のような変形例とすることができる。図４に示す半導体装置２では、ｎ型境界層１８とｐ型境界層１９の積層が、ＩＧＢＴ領域１０２と境界領域１０６の境界からＩＧＢＴ領域１０２側に侵入して形成されている。ｎ型境界層１８とｐ型境界層１９の積層がＩＧＢＴ領域１０２と境界領域１０６の境界からＩＧＢＴ領域１０２側に延びる長さは、製造バラツキを許容する長さであってもよい。同様に、ｎ型境界層１８とｐ型境界層１９の積層は、ＩＧＢＴ領域１０２と境界領域１０６の境界から境界領域１０６側に後退して形成されていてもよい。いずれの場合も、半導体装置２は半導体装置１と同様の作用効果を奏することができる。

図５に示す半導体装置３は、半導体基板１０内にｎ型のバリア層２１が設けられていることを特徴とする。バリア層２１は、半導体基板１０のＩＧＢＴ領域１０２と境界領域１０６とダイオード領域１０４の全域に亘って設けられている。バリア層２１は、ベース層１４に埋設して設けられており、ベース層１４を上下に分断している。バリア層２１は、イオン注入技術を利用して、半導体基板１０の上面に向けてｎ型不純物をイオン注入することによって形成される。ｎ型不純物は、特に限定されるものではないが、例えばリンであってもよい。バリア層２１の実効的なｎ型不純物のピーク濃度は、第２ベース層１４ｂの実効的なｐ型不純物のピーク濃度よりも小さくてもよい。このようなバリア層２１が設けられていると、リカバリ動作時において、ベース層１４からの正孔注入を抑えることができる。したがって、半導体装置３は、低リカバリ損失な特性を有することができる。

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものである。

（特徴１）
逆導通ＩＧＢＴ（１，２，３）であって、
ＩＧＢＴ領域（１０２）と、ダイオード領域（１０４）と、前記ＩＧＢＴ領域と前記ダイオード領域の間に位置する境界領域（１０６）と、を有する半導体基板（１０）と、
前記半導体基板の下面に設けられている下部電極（２２）と、
前記半導体基板の上面に設けられている上部電極（２４）と、を備えており、
前記半導体基板は、
前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられている第１導電型のドリフト層（１３）と、
前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられており、前記ドリフト層の上方に配置されている第２導電型のベース層（１４）と、
前記ＩＧＢＴ領域に設けられており、前記ベース層の上方に配置されており、前記上部電極に接している第１導電型のエミッタ層（１５）と、
前記ＩＧＢＴ領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第２導電型のコレクタ層（１１）と、
前記ダイオード領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第１導電型のカソード層（１７）と、
前記境界領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第１導電型の第１導電型境界層（１８）と、
前記境界領域に設けられており、前記第１導電型境界層と前記ドリフト層の間に配置されている第２導電型の第２導電型境界層（１９）と、を有する、逆導通ＩＧＢＴ。

（特徴２）
前記半導体基板の厚み方向における第１導電型不純物の分布は、前記第１導電型境界層と前記第２導電型境界層の積層した部分と前記カソード層において同一であり、
前記半導体基板の厚み方向における第２導電型不純物の分布は、前記第１導電型境界層と前記第２導電型境界層の積層した部分と前記コレクタ層において同一である、特徴１に記載の逆導通ＩＧＢＴ。

（特徴３）
前記ベース層は、
前記ＩＧＢＴ領域に設けられている第１ベース層（１４ａ）と、
前記ダイオード領域及び前記境界領域に設けられている第２ベース層（１４ｂ）と、を有しており、
前記第２ベース層の第２導電型不純物の濃度が前記第１ベース層の第２導電型不純物の濃度よりも小さい、特徴１又は２に記載の逆導通ＩＧＢＴ。

（特徴４）
前記半導体基板は、
前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられており、前記ベース層に埋設されている第１導電型のバリア層（２１）、をさらに有している、特徴１～３のいずれか一項に記載の逆導通ＩＧＢＴ。

（特徴５）
前記半導体基板は、
前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられており、前記コレクタ層と前記カソード層と前記第２導電型境界層の各々と前記ドリフト層の間に配置されている第１導電型のバッファ層（１２）、をさらに有しており、
前記バッファ層の第１導電型不純物の濃度が前記ドリフト層の第１導電型不純物の濃度よりも高い、特徴１～４のいずれか一項に記載の逆導通ＩＧＢＴ。

（特徴６）
前記ＩＧＢＴ領域に設けられており、前記半導体基板の上面から前記ベース層を貫通して前記ドリフト層に達するトレンチ内に設けられているトレンチゲート（３０）、をさらに備えている、特徴１～５のいずれか一項に記載の逆導通ＩＧＢＴ。

（特徴７）
前記ダイオード領域と前記境界領域に設けられており、前記半導体基板の上面から前記ベース層を貫通して前記ドリフト層に達するトレンチ内に設けられているダミートレンチゲート（４０）、をさらに備えている、特徴１～６のいずれか一項に記載の逆導通ＩＧＢＴ。

（特徴８）
ＩＧＢＴ領域（１０２）と、ダイオード領域（１０４）と、前記ＩＧＢＴ領域と前記ダイオード領域の間に位置する境界領域（１０６）と、を有する半導体基板（１０）を備える逆導通ＩＧＢＴ（１，２，３）の製造方法であって、
前記半導体基板の下層部のうち前記ＩＧＢＴ領域と前記境界領域に対応する前記半導体基板の下層部に第２導電型不純物をイオン注入する第１イオン注入工程と、
前記半導体基板の下層部のうち前記ダイオード領域と前記境界領域に対応する前記半導体基板の下層部に第１導電型不純物をイオン注入する第２イオン注入工程と、を備えており、
前記第１イオン注入工程でイオン注入される第２導電型不純物と前記第２イオン注入工程でイオン注入される第１導電型不純物は、前記半導体基板の下面に近い側で第１導電型不純物の濃度が第２導電型不純物の濃度よりも高く、前記半導体基板の下面に遠い側で第２導電型不純物の濃度が第１導電型不純物の濃度よりも高くなるように調整されている、逆導通ＩＧＢＴの製造方法。

（特徴９）
前記第１イオン注入工程では前記半導体基板の下面から第１の深さで第２導電型不純物がイオン注入され、
前記第２イオン注入工程では前記半導体基板の下面から第２の深さで第１導電型不純物がイオン注入され、
前記第２の深さが前記第１の深さよりも浅い、特徴８に記載の逆導通ＩＧＢＴの製造方法。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：半導体基板、 １１：コレクタ層、 １２：バッファ層、 １３：ドリフト層、 １４：ベース層、 １４ａ：第１ベース層、 １４ｂ：第２ベース層、 １５：エミッタ層、 １６：コンタクト層、 １７：カソード層、 １８：ｎ型境界層、 １９：ｐ型境界層、 ２２：コレクタ電極、 ２４：エミッタ電極、 ３０：トレンチゲート、 ３２：ゲート電極、 ３４：ゲート絶縁膜、 ４０：ダミートレンチゲート、 １０２：ＩＧＢＴ領域、 １０４：ダイオード領域、 １０６：境界領域

Claims (9)

1. 逆導通ＩＧＢＴ（１，２，３）であって、
   ＩＧＢＴ領域（１０２）と、ダイオード領域（１０４）と、前記ＩＧＢＴ領域と前記ダイオード領域の間に位置する境界領域（１０６）と、を有する半導体基板（１０）と、
   前記半導体基板の下面に設けられている下部電極（２２）と、
   前記半導体基板の上面に設けられている上部電極（２４）と、を備えており、
   前記半導体基板は、
   前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられている第１導電型のドリフト層（１３）と、
   前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられており、前記ドリフト層の上方に配置されている第２導電型のベース層（１４）と、
   前記ＩＧＢＴ領域に設けられており、前記ベース層の上方に配置されており、前記上部電極に接している第１導電型のエミッタ層（１５）と、
   前記ＩＧＢＴ領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第２導電型のコレクタ層（１１）と、
   前記ダイオード領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第１導電型のカソード層（１７）と、
   前記境界領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第１導電型の第１導電型境界層（１８）と、
   前記境界領域に設けられており、前記第１導電型境界層と前記ドリフト層の間に配置されている第２導電型の第２導電型境界層（１９）と、を有する、逆導通ＩＧＢＴ。
2. 前記半導体基板の厚み方向における第１導電型不純物の分布は、前記第１導電型境界層と前記第２導電型境界層の積層した部分と前記カソード層において同一であり、
   前記半導体基板の厚み方向における第２導電型不純物の分布は、前記第１導電型境界層と前記第２導電型境界層の積層した部分と前記コレクタ層において同一である、請求項１に記載の逆導通ＩＧＢＴ。
3. 前記ベース層は、
   前記ＩＧＢＴ領域に設けられている第１ベース層（１４ａ）と、
   前記ダイオード領域及び前記境界領域に設けられている第２ベース層（１４ｂ）と、を有しており、
   前記第２ベース層の第２導電型不純物の濃度が前記第１ベース層の第２導電型不純物の濃度よりも小さい、請求項１に記載の逆導通ＩＧＢＴ。
4. 前記半導体基板は、
   前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられており、前記ベース層に埋設されている第１導電型のバリア層（２１）、をさらに有している、請求項１に記載の逆導通ＩＧＢＴ。
5. 前記半導体基板は、
   前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられており、前記コレクタ層と前記カソード層と前記第２導電型境界層の各々と前記ドリフト層の間に配置されている第１導電型のバッファ層（１２）、をさらに有しており、
   前記バッファ層の第１導電型不純物の濃度が前記ドリフト層の第１導電型不純物の濃度よりも高い、請求項１に記載の逆導通ＩＧＢＴ。
6. 前記ＩＧＢＴ領域に設けられており、前記半導体基板の上面から前記ベース層を貫通して前記ドリフト層に達するトレンチ内に設けられているトレンチゲート（３０）、をさらに備えている、請求項１に記載の逆導通ＩＧＢＴ。
7. 前記ダイオード領域と前記境界領域に設けられており、前記半導体基板の上面から前記ベース層を貫通して前記ドリフト層に達するトレンチ内に設けられているダミートレンチゲート（４０）、をさらに備えている、請求項１に記載の逆導通ＩＧＢＴ。
8. ＩＧＢＴ領域（１０２）と、ダイオード領域（１０４）と、前記ＩＧＢＴ領域と前記ダイオード領域の間に位置する境界領域（１０６）と、を有する半導体基板（１０）を備える逆導通ＩＧＢＴ（１，２，３）の製造方法であって、
   前記半導体基板の下層部のうち前記ＩＧＢＴ領域と前記境界領域に対応する前記半導体基板の下層部に第２導電型不純物をイオン注入する第１イオン注入工程と、
   前記半導体基板の下層部のうち前記ダイオード領域と前記境界領域に対応する前記半導体基板の下層部に第１導電型不純物をイオン注入する第２イオン注入工程と、を備えており、
   前記第１イオン注入工程でイオン注入される第２導電型不純物と前記第２イオン注入工程でイオン注入される第１導電型不純物は、前記半導体基板の下面に近い側で第１導電型不純物の濃度が第２導電型不純物の濃度よりも高く、前記半導体基板の下面から遠い側で第２導電型不純物の濃度が第１導電型不純物の濃度よりも高くなるように調整されている、逆導通ＩＧＢＴの製造方法。
9. 前記第１イオン注入工程では前記半導体基板の下面から第１の深さで第２導電型不純物がイオン注入され、
   前記第２イオン注入工程では前記半導体基板の下面から第２の深さで第１導電型不純物がイオン注入され、
   前記第２の深さが前記第１の深さよりも浅い、請求項８に記載の逆導通ＩＧＢＴの製造方法。

Images