[go: up one dir, main page]

JP2024098297A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP2024098297A
JP2024098297A JP2023001713A JP2023001713A JP2024098297A JP 2024098297 A JP2024098297 A JP 2024098297A JP 2023001713 A JP2023001713 A JP 2023001713A JP 2023001713 A JP2023001713 A JP 2023001713A JP 2024098297 A JP2024098297 A JP 2024098297A
Authority
JP
Japan
Prior art keywords
pad
layer
hole
insulating layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023001713A
Other languages
English (en)
Inventor
俊樹 白鳥
Toshiki Shiratori
亮太 保科
Ryota Hoshina
謙太 中村
Kenta Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2023001713A priority Critical patent/JP2024098297A/ja
Priority to US18/403,954 priority patent/US20240234289A1/en
Publication of JP2024098297A publication Critical patent/JP2024098297A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Figure 2024098297000001
【課題】電気的接続信頼性の低下を抑制できる配線基板を提供する。
【解決手段】配線基板１０は、基板本体１１と、基板本体１１の上面に形成されたパッド３０Ｐを有する配線層３０と、配線層３０を被覆するように基板本体１１の上面に形成された絶縁層４０と、絶縁層４０を厚さ方向に貫通してパッド３０Ｐの上面の一部を露出する第１孔部５１とを有する。配線基板１０は、第１孔部５１と連通するように絶縁層４０に形成され、第１孔部５１の底部における開口幅を広げるように形成されるとともに、パッド３０Ｐの側面３１をパッド３０Ｐの厚さ方向の全長にわたって露出するように形成された第２孔部５２を有する。配線基板１０は、第１孔部５１と第２孔部５２とを充填するビア配線５０Ｖと、ビア配線５０Ｖと一体に形成されるとともに、絶縁層４０の上面に形成された配線層６０とを有する。第２孔部５２は、基板本体１１の上面の一部を露出する。
【選択図】図２

Description

本発明は、配線基板及び配線基板の製造方法に関するものである。
従来、半導体素子等の電子部品を実装するための配線基板は、様々な形状・構造のものが提案されている。この種の配線基板としては、ビルドアップ法により複数の配線層と複数の絶縁層とを交互に積層した配線基板が知られている（例えば、特許文献１参照）。複数の配線層は、絶縁層を厚さ方向に貫通する貫通孔内に形成されたビア配線を介して互いに電気的に接続されている。
特開２０２１－１６８３４８号公報
ところが、信頼性試験等において配線基板に熱が加わった場合に、ビア配線と配線層との界面にクラックが発生する場合がある。ビア配線と配線層との界面にクラックが発生すると、ビア配線と配線層との電気的接続信頼性が低下するという問題が発生する。
本発明の一観点によれば、第１絶縁層と、前記第１絶縁層の上面に形成されたパッドを有する第１配線層と、前記第１配線層を被覆するように前記第１絶縁層の上面に形成された第２絶縁層と、前記第２絶縁層を厚さ方向に貫通して前記パッドの上面の一部を露出する第１孔部と、前記第１孔部と連通するように前記第２絶縁層に形成され、前記第１孔部の底部における開口幅を広げるように形成されるとともに、前記パッドの側面を前記パッドの厚さ方向の全長にわたって露出するように形成された第２孔部と、前記第１孔部と前記第２孔部とを充填するビア配線と、前記ビア配線と一体に形成されるとともに、前記第２絶縁層の上面に形成された第２配線層と、を有し、前記第２孔部は、前記第１絶縁層の上面の一部を露出する。
本発明の一観点によれば、電気的接続信頼性の低下を抑制できるという効果を奏する。
一実施形態の配線基板を示す概略断面図である。 一実施形態の配線基板の一部を拡大して示す概略断面図である。 一実施形態の配線基板の製造方法を示す概略断面図である。 一実施形態の配線基板の製造方法を示す概略断面図である。 一実施形態の配線基板の製造方法を示す概略断面図である。 一実施形態の配線基板の製造方法を示す概略断面図である。 一実施形態の配線基板の製造方法を示す概略断面図である。 一実施形態の配線基板の製造方法を示す概略断面図である。 一実施形態の配線基板の製造方法を示す概略断面図である。 一実施形態の配線基板の製造方法を示す概略断面図である。 一実施形態の配線基板の製造方法を示す概略断面図である。 一実施形態の配線基板の製造方法を示す概略断面図である。 変更例の配線基板の一部を拡大して示す概略断面図である。 変更例の配線基板の一部を拡大して示す概略断面図である。 変更例の配線基板を示す概略断面図である。
以下、一実施形態について添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率については各図面で異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。なお、本明細書において、「平面視」とは、対象物を図１等の鉛直方向（図中上下方向）から見ることを言い、「平面形状」とは、対象物を図１等の鉛直方向から見た形状のことを言う。本明細書における「上下方向」及び「左右方向」は、各図面において各部材を示す符号が正しく読める向きを正位置とした場合の方向である。また、本明細書における「平行」、「直交」や「垂直」は、厳密に平行、直交や垂直の場合のみでなく、本実施形態における作用効果を奏する範囲内で概ね平行、直交や垂直の場合も含まれる。また、本明細書において「等しい」とは、正確に等しい場合の他、寸法公差等の影響により比較対象同士に多少の相違がある場合も含む。
（配線基板１０の全体構成）
まず、図１に従って、配線基板１０の構造について説明する。
図１に示すように、配線基板１０は、例えば、基板本体１１を有している。基板本体１１の下面には、配線層２１と、絶縁層２２と、配線層２３と、ソルダーレジスト層２４とが順に積層されている。基板本体１１の上面には、配線層３０と、絶縁層４０と、配線層６０とが順に積層されている。
基板本体１１としては、例えば、絶縁樹脂層と配線層とが交互に積層された配線構造体を用いることができる。配線構造体は、例えば、コア基板を有してもよいし、コア基板を有していなくてもよい。絶縁樹脂層の材料としては、例えば、熱硬化性の絶縁性樹脂を用いることができる。熱硬化性の絶縁性樹脂としては、例えば、エポキシ樹脂、ポリイミド樹脂やシアネート樹脂などの絶縁性樹脂を用いることができる。また、絶縁樹脂層の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などの感光性樹脂を主成分とする絶縁性樹脂を用いることもできる。絶縁樹脂層は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
基板本体１１の配線層や配線層２１，２３，３０の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層２２，４０の材料としては、例えば、熱硬化性の絶縁性樹脂を用いることができる。熱硬化性の絶縁性樹脂としては、例えば、エポキシ樹脂、ポリイミド樹脂やシアネート樹脂などの絶縁性樹脂を用いることができる。
配線層２１は、基板本体１１の下面に形成されている。基板本体１１の下面には、配線層２１を被覆する絶縁層２２が積層されている。絶縁層２２の下面には、配線層２３が積層されている。配線層２３は、例えば、絶縁層２２を厚さ方向に貫通するビア配線と一体に形成されており、そのビア配線を介して配線層２１と電気的に接続されている。
絶縁層２２の下面には、配線層２３を被覆するソルダーレジスト層２４が積層されている。ソルダーレジスト層２４の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などの感光性樹脂を主成分とする絶縁性樹脂を用いることができる。ソルダーレジスト層２４は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、ソルダーレジスト層２４の材料としては、感光性樹脂を主成分とする絶縁性樹脂に限らず、例えば、絶縁層２２と同じ絶縁性樹脂を用いてもよい。ソルダーレジスト層２４には、配線層２３の下面の一部を外部接続用パッド２３Ｐとして露出させるための複数の開口部２４Ｘが形成されている。外部接続用パッド２３Ｐには、配線基板１０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続されるようになっている。
開口部２４Ｘの底部に露出する配線層２３の下面には、必要に応じて、表面処理層が形成されている。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層、つまり無電解めっき金属層を用いることができる。表面処理層の他の例としては、外部接続用パッド２３Ｐの表面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成されるＯＳＰ膜を用いることができる。ＯＳＰ膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。なお、配線層２３の下面に表面処理層が形成されている場合には、その表面処理層が外部接続用パッド２３Ｐとして機能する。また、開口部２４Ｘの底部に露出する配線層２３（又は、配線層２３上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
配線層３０は、基板本体１１の上面に形成されている。配線層３０は、例えば、基板本体１１内の配線層や貫通電極を介して、配線層２１と電気的に接続されている。配線層３０の厚さは、例えば、５μｍ～２０μｍ程度とすることができる。
絶縁層４０は、配線層３０を被覆するように基板本体１１の上面に積層されている。配線層３０の上面から絶縁層４０の上面までの厚さは、例えば、１０μｍ～３０μｍ程度とすることができる。
絶縁層４０には、当該絶縁層４０を厚さ方向に貫通して配線層３０の上面を露出する貫通孔５０が形成されている。貫通孔５０は、配線層３０の側面を露出するように形成されている。貫通孔５０は、配線層３０から露出する基板本体１１の上面の一部を露出するように形成されている。換言すると、貫通孔５０は、絶縁層４０の上面から絶縁層４０の下面までを貫通するように形成されている。貫通孔５０の平面形状は、任意の形状及び大きさに設定することができる。本例の貫通孔５０の平面形状は、円形状に形成されている。貫通孔５０の深さは、例えば、１５μｍ～５０μｍ程度とすることができる。
絶縁層４０の上面には、配線層６０が積層されている。配線層６０は、配線基板１０の最外層（ここでは、最上層）の配線層である。配線層６０は、例えば、半導体素子等の電子部品と接続するための接続パッドとして機能する。配線層６０の表面（側面及び上面、または上面のみ）には、必要に応じて、表面処理層が形成されている。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などの金属層やＯＳＰ膜を挙げることができる。なお、配線層６０の厚さは、例えば、５μｍ～２０μｍ程度とすることができる。
配線層６０は、例えば、絶縁層４０の貫通孔５０内に形成されたビア配線５０Ｖを介して配線層３０と電気的に接続されている。配線層６０は、例えば、ビア配線５０Ｖと連続して一体に形成されている。ビア配線５０Ｖは、例えば、貫通孔５０を充填するように形成されている。なお、ビア配線５０Ｖの厚さは、例えば、１５μｍ～５０μｍ程度とすることができる。
次に、図２にしたがって、配線層３０、絶縁層４０、貫通孔５０、ビア配線５０Ｖ及び配線層６０の構造について詳述する。
（配線層３０の具体的構造）
図２に示すように、配線層３０は、パッド３０Ｐを有している。パッド３０Ｐは、例えば、配線層３０に含まれる配線パターン（図示略）を介して他のパッド（図示略）と接続されている。パッド３０Ｐの平面形状は、任意の形状及び大きさに設定することができる。本例のパッド３０Ｐの平面形状は、円形状に形成されている。
パッド３０Ｐは、例えば、パッド３０Ｐの下面からパッド３０Ｐの上面に向かうに連れて幅（ここでは、直径）が小さくなるテーパ状に形成されている。パッド３０Ｐは、例えば、上面の直径Ｄ１が下面の直径Ｄ２よりも小径となる円錐台形状に形成されている。例えば、パッド３０Ｐの上面の面積は、パッド３０Ｐの下面の面積よりも小さい。パッド３０Ｐの上面の直径Ｄ１は、例えば、６０μｍ～１００μｍ程度とすることができる。パッド３０Ｐの下面の直径Ｄ２は、例えば、８０μｍ～１２０μｍ程度とすることができる。
パッド３０Ｐの側面３１は、例えば、パッド３０Ｐの下面からパッド３０Ｐの上面に向かうに連れて、パッド３０Ｐの平面中心に近づくように傾斜して形成されている。本例の側面３１は、断面視において、段差無く直線状に延びるように傾斜した平面に形成されている。なお、側面３１は、平面である必要はなく、側面３１の一部又は全部が凸状の曲面や凹状の曲面であってもよい。
（貫通孔５０の具体的構造）
貫通孔５０は、深さ方向の中途に段差部を有している。貫通孔５０は、その貫通孔５０の底部に段差部を有している。貫通孔５０は、絶縁層４０の上面側に設けられた第１孔部５１と、絶縁層４０の下面側に設けられた第２孔部５２とを有している。第１孔部５１と第２孔部５２とは、互いに連通するように形成されている。第１孔部５１は、絶縁層４０の上面から下方に延びる第１内壁面５３を有している。第２孔部５２は、第１内壁面５３の下端から第１孔部５１の外方に向かって延びる第２内壁面５４と、第２内壁面５４から下方に延びる第３内壁面５５とを有している。これら第１孔部５１の第１内壁面５３と第２孔部５２の第２内壁面５４及び第３内壁面５５とによって、貫通孔５０の底部には段差部が形成されている。
本例の貫通孔５０は、パッド３０Ｐの上面全面を露出するように形成されている。本例の貫通孔５０は、パッド３０Ｐの側面３１全面を露出するように形成されている。本例の貫通孔５０は、パッド３０Ｐの厚さ方向の全長にわたって側面３１を露出するとともに、パッド３０Ｐの周方向全周にわたって側面３１を露出するように形成されている。
第１孔部５１は、例えば、図２において上側（絶縁層４０の上面側）から下側（パッド３０Ｐ側）に向かうに連れて径が小さくなるテーパ状に形成されている。第１孔部５１は、上側の開口端の開口径が下側の開口端の開口径Ｄ３よりも大径となる逆円錐台形状に形成されている。第１孔部５１の下側の開口端の開口径Ｄ３は、例えば、パッド３０Ｐの上面の直径Ｄ１よりも小さい径に設定されている。第１孔部５１の上側の開口端の開口径は、例えば、６０μｍ～１００μｍ程度とすることができる。第１孔部５１の下側の開口端の開口径Ｄ３は、例えば、３０μｍ～５０μｍ程度とすることができる。
第１孔部５１の第１内壁面５３は、例えば、第１孔部５１の上側の開口端（つまり、上端）から第２孔部５２まで下方に延びるように形成されている。第１内壁面５３は、例えば、絶縁層４０の上面から第１孔部５１の内方（つまり、第１孔部５１の平面中心）に向かって下方に傾斜して形成されている。例えば、第１内壁面５３は、絶縁層４０の上面からパッド３０Ｐに向かうに連れて、第１孔部５１の平面中心に近づくように傾斜して形成されている。本例の第１内壁面５３は、断面視において、段差無く直線状に延びるように傾斜した平面に形成されている。なお、第１内壁面５３は、平面である必要はなく、第１内壁面５３の一部又は全部が凸状の曲面や凹状の曲面であってもよい。
第２孔部５２は、第１内壁面５３の下端部と連続して形成されている。第２孔部５２は、第１孔部５１の底部の開口幅（ここでは、開口径）を広げるように形成されている。第２孔部５２は、第１孔部５１のうち第１内壁面５３の下端部における開口幅よりも貫通孔５０の開口幅を広げるように形成されている。第２孔部５２は、第１孔部５１の周方向全周にわたって連続して形成されている。第２孔部５２は、第１孔部５１の周方向全周にわたって、第１孔部５１の底部の開口幅を広げるように形成されている。第２孔部５２の開口径Ｄ４は、第１孔部５１の下端における開口径Ｄ３よりも大きい径に設定されている。第２孔部５２の開口径Ｄ４は、パッド３０Ｐの上面の直径Ｄ１よりも大きい径に設定されている。第２孔部５２の開口径Ｄ４は、パッド３０Ｐの下面の直径Ｄ２よりも大きい径に設定されている。
第２孔部５２の第２内壁面５４は、例えば、第１内壁面５３の下端から第１孔部５１の外方（つまり、第１孔部５１の平面中心から離れる方向）に向かって水平に延びるように形成されている。第２内壁面５４は、例えば、絶縁層４０の上面と平行に延びるように形成されている。第２内壁面５４は、例えば、パッド３０Ｐの上面と平行に延びるように形成されている。本例の第２内壁面５４は、断面視において、絶縁層４０の厚さ方向と直交する平面方向（図中左右方向）に沿って段差無く直線状に延びる平面に形成されている。なお、第２内壁面５４は、平面である必要はなく、第２内壁面５４の一部又は全部が凸状の曲面や凹状の曲面であってもよい。
第２孔部５２の第３内壁面５５は、第２内壁面５４の奥端から基板本体１１の上面まで下方に延びるように形成されている。ここで、第２内壁面５４の奥端は、平面視において、第２内壁面５４のうち最も第１内壁面５３の下端から離れた位置に設けられている。第３内壁面５５は、例えば、断面視において、基板本体１１の上面に対して垂直に延びるように形成されている。第３内壁面５５は、例えば、断面視において、パッド３０Ｐの側面３１と非平行に延びるように形成されている。本例の第３内壁面５５は、断面視において、絶縁層４０の厚さ方向（図中上下方向）に沿って段差無く直線状に延びる平面に形成されている。なお、第３内壁面５５は、平面である必要はなく、第３内壁面５５の一部又は全部が凸状の曲面や凹状の曲面であってもよい。
第２孔部５２の第２内壁面５４は、絶縁層４０の厚さ方向において、パッド３０Ｐの上面と離れて設けられている。第２孔部５２の第２内壁面５４とパッド３０Ｐの上面との間には、隙間Ｓ１が設けられている。第２孔部５２の第３内壁面５５は、絶縁層４０の厚さ方向と直交する平面方向において、パッド３０Ｐの側面３１と離れて設けられている。第２孔部５２の第３内壁面５５とパッド３０Ｐの側面３１との間には、隙間Ｓ２が設けられている。隙間Ｓ２は、パッド３０Ｐの厚さ方向の全長にわたって延びるように形成されている。隙間Ｓ２は、パッド３０Ｐの厚さ方向において、パッド３０Ｐの側面３１全面を露出するように形成されている。隙間Ｓ２は、例えば、パッド３０Ｐの上面からパッド３０Ｐの下面に向かうに連れて、第３内壁面５５とパッド３０Ｐの側面３１との間の間隔が小さくなるように形成されている。隙間Ｓ１，Ｓ２は、例えば、パッド３０Ｐの周方向全周にわたって連続して形成されている。本例の隙間Ｓ２は、パッド３０Ｐの側面３１をパッド３０Ｐの周方向全周にわたって露出するように形成されている。本例の隙間Ｓ２は、パッド３０Ｐの側面３１全面を露出するように形成されている。
（ビア配線５０Ｖの具体的構造）
ビア配線５０Ｖは、貫通孔５０を充填するように形成されている。ビア配線５０Ｖは、第１孔部５１を充填するとともに、第２孔部５２を充填するように形成されている。具体的には、ビア配線５０Ｖは、隙間Ｓ１を充填するとともに、隙間Ｓ２を充填するように形成されている。ビア配線５０Ｖは、第２孔部５２の第２内壁面５４を構成する絶縁層４０の下面を被覆するように形成されている。これにより、第２孔部５２においてビア配線５０Ｖが絶縁層４０の下方に食い込むように形成されている。
ビア配線５０Ｖは、貫通孔５０から露出するパッド３０Ｐの上面全面を被覆するように形成されている。ビア配線５０Ｖは、貫通孔５０から露出するパッド３０Ｐの側面３１全面を被覆するように形成されている。ビア配線５０Ｖは、第２孔部５２から露出する基板本体１１の上面全面を被覆するように形成されている。
ビア配線５０Ｖは、例えば、貫通孔５０の内面と貫通孔５０から露出する基板本体１１の上面と貫通孔５０から露出するパッド３０Ｐの上面及び側面３１とを被覆するシード層７０と、シード層７０よりも内側の貫通孔５０を充填する金属層７１とを有している。
シード層７０は、例えば、貫通孔５０の内面全面と、貫通孔５０から露出する基板本体１１の上面全面と、貫通孔５０から露出するパッド３０Ｐの上面全面及び側面３１全面とを連続して被覆するように形成されている。シード層７０は、例えば、絶縁層４０の上面と、第１内壁面５３全面と、第２内壁面５４全面と、第３内壁面５５全面と、第２孔部５２の底部に露出する基板本体１１の上面全面と、側面３１全面と、パッド３０Ｐの上面全面とを連続して被覆している。シード層７０の材料としては、例えば、銅や銅合金を用いることができる。シード層７０としては、例えば、無電解めっき法により形成された無電解めっき金属層を用いることができる。
金属層７１は、例えば、シード層７０よりも内側の第１孔部５１と、シード層７０よりも内側の第２孔部５２とを充填するように形成されている。金属層７１は、例えば、シード層７０よりも内側の隙間Ｓ１，Ｓ２を充填するように形成されている。ここで、隙間Ｓ１を充填する部分の金属層７１は、絶縁層４０の厚さ方向において、第２内壁面５４を被覆するシード層７０と、パッド３０Ｐの上面を被覆するシード層７０とによって挟まれるように設けられている。隙間Ｓ２を充填する部分の金属層７１は、平面方向において、第３内壁面５５を被覆するシード層７０と、パッド３０Ｐの側面３１を被覆するシード層７０とによって挟まれるように設けられている。金属層７１の材料としては、例えば、銅や銅合金を用いることができる。金属層７１としては、例えば、電解めっき法により形成された金属層、つまり電解めっき金属層を用いることができる。
以上説明した貫通孔５０内に形成されたシード層７０と金属層７１とによって、ビア配線５０Ｖが構成されている。
（配線層６０の具体的構造）
配線層６０は、例えば、絶縁層４０の上面に形成されたシード層７０と、そのシード層７０及びビア配線５０Ｖ（金属層７１）上に形成された金属層７２とを有している。金属層７２は、例えば、絶縁層４０の上面から上方に突出するように形成されている。金属層７２は、例えば、金属層７１と連続して一体に形成されている。金属層７２の材料としては、例えば、銅や銅合金を用いることができる。金属層７２としては、例えば、電解めっき法により形成された電解めっき金属層を用いることができる。
以上説明したように、配線層３０と配線層６０とは、第１孔部５１と第２孔部５２とを充填するビア配線５０Ｖを通じて、互いに電気的に接続されている。
図２では、第１内壁面５３と第２内壁面５４との角部や第２内壁面５４と第３内壁面５５との角部を尖った形状に図示した。但し、実際には、第１内壁面５３と第２内壁面５４との角部や第２内壁面５４と第３内壁面５５との角部は曲面状に形成される場合がある。以降の図面においても、図２と同様に、第１内壁面５３と第２内壁面５４との角部や第２内壁面５４と第３内壁面５５との角部を尖った形状で図示する。
なお、配線基板１０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
次に、図３～図１２にしたがって、配線基板１０の製造方法について説明する。ここでは、配線基板１０の貫通孔５０、ビア配線５０Ｖ及び配線層６０の製造方法について詳述する。なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図３に示すように、基板本体１１の上面にパッド３０Ｐを有する配線層３０が形成され、その配線層３０の表面（上面及び側面）全面を被覆する絶縁層４０が基板本体１１の上面に形成された構造体を準備する。この構造体は、公知の製造方法により製造することが可能であるため、ここでは、詳細な説明を省略する。なお、本工程におけるパッド３０Ｐの側面３１は、断面視において、基板本体１１の上面に対して垂直に延びるように形成されている。
続いて、図４に示す工程では、絶縁層４０に、配線層３０のパッド３０Ｐの上面の一部を露出する第１孔部５１を形成する。第１孔部５１は、例えば、絶縁層４０にレーザ光を照射することにより形成できる。すなわち、第１孔部５１は、レーザ加工法により形成することができる。レーザ光の照射に用いられるレーザ光源としては、例えば、ＣＯ２レーザやＵＶ－ＹＡＧレーザ等を用いることができる。
ここで、絶縁層４０に照射するレーザ光の強度（エネルギー）は、１ショット、つまり１回の照射にて、所望の開口径の第１孔部５１を形成するのに十分な値に設定される。例えば、無機フィラーを含む絶縁層４０に第１孔部５１を形成する場合には、無機フィラーを含まない絶縁層４０に第１孔部５１を形成するために必要なエネルギーのレーザ光を複数回（例えば、３回以上）照射する。このような複数回分のレーザ光のエネルギーの合計値を、１回分のエネルギーとしたレーザ光を用いる。
絶縁層４０にレーザ光が照射されると、レーザ光のエネルギーにより、配線層３０が加熱される。この配線層３０の熱により、絶縁層４０のうちパッド３０Ｐの上面及び側面３１に接する部分８０が変質される。以下、説明の便宜上、「部分８０」を「変質部分８０」と称する場合がある。ここで、配線層３０の熱は、レーザ光が照射される部分、つまり第１孔部５１の中心部分から周辺へと伝達する。変質部分８０は、第１孔部５１の周方向全周にわたって形成される。変質部分８０は、パッド３０Ｐの側面３１の下端、つまり絶縁層４０の下面まで延びるように形成される。なお、絶縁層４０の部分８０を変質することとしては、例えば、絶縁層４０に含まれる樹脂の炭化によって熱分解すること、絶縁層４０の樹脂を溶融すること、を含む。
次に、図５に示す工程では、第１のデスミア処理により、第１孔部５１の底部に露出する配線層３０の上面に付着した樹脂スミア（樹脂残渣）を除去する。第１のデスミア処理としては、例えば、過マンガン酸塩法などを用いて行うことができる。第１のデスミア処理により、変質部分８０の一部が除去される。具体的には、第１のデスミア処理により、第１孔部５１の第１内壁面５３に露出した部分から変質部分８０の一部が除去される。これにより、第１孔部５１の底部における開口幅が広がる。
続いて、図６に示す工程では、第１のデスミア処理とは異なる第２のデスミア処理により、第１孔部５１と連通する第２孔部５２を形成する。第２のデスミア処理としては、例えば、過マンガン酸塩法などを用いて行うことができる。なお、第２のデスミア処理における処理時間等の処理条件は、第１のデスミア処理における処理条件と異なるように設定される。本工程の第２のデスミア処理により、第１孔部５１の底部における開口幅が更に広がる。具体的には、第２のデスミア処理によって残りの変質部分８０（図５参照）が除去されることにより、第１孔部５１の底部と連通するとともに、パッド３０Ｐの側面３１全面を露出する第２孔部５２が形成される。第２孔部５２が形成されることにより、パッド３０Ｐの上面と第２孔部５２の第２内壁面５４との間に隙間Ｓ１が形成されるとともに、パッド３０Ｐの側面３１と第２孔部５２の第３内壁面５５との間に隙間Ｓ２が形成される。このとき、第２内壁面５４はパッド３０Ｐの上面に沿った形状に形成されており、第３内壁面５５はパッド３０Ｐの側面３１に沿った形状に形成されている。すなわち、第２内壁面５４はパッド３０Ｐの上面と平行に平面方向に沿って延びており、第３内壁面５５はパッド３０Ｐの側面３１と平行に絶縁層４０の厚さ方向に沿って延びている。
以上の製造工程により、第１孔部５１とパッド３０Ｐの側面３１を露出する第２孔部５２とが連通された構造を有する貫通孔５０を絶縁層４０に形成することができる。
次いで、図７に示す工程では、無電解めっきの前処理として、パッド３０Ｐに対してエッチング処理を施す。本工程では、隙間Ｓ１，Ｓ２を広げるように、パッド３０Ｐの一部をエッチングする。例えば、絶縁層４０をエッチングマスクとして配線層３０の一部をエッチング除去する。具体的には、パッド３０Ｐの上面の一部及びパッド３０Ｐの側面３１の一部をエッチング除去することにより、パッド３０Ｐの上面側及び側面３１側からパッド３０Ｐを薄化する。このようにパッド３０Ｐが薄化されることにより、隙間Ｓ１，Ｓ２が広がる。また、本工程のエッチング処理により、パッド３０Ｐの側面３１が、パッド３０Ｐの上面からパッド３０Ｐの下面に向かうに連れて、第３内壁面５５に近づくように傾斜する傾斜面に形成される。
次に、図８に示す工程では、絶縁層４０の上面全面と、第１孔部５１の内面全面と、第２孔部５２の内面全面と、第２孔部５２から露出する基板本体１１の上面全面と、パッド３０Ｐの表面（上面及び側面３１）全面とを連続して被覆するシード層７０を形成する。シード層７０は、例えば、無電解めっき法により形成することができる。例えば、シード層７０は、硫酸銅、水酸化ナトリウム、カルボン酸塩、硫酸ニッケル及びホルムアルデヒドを混合しためっき液を用いた無電解銅めっき法により形成することができる。
続いて、図９に示す工程では、絶縁層４０の上面に形成されたシード層７０上に、開口パターン８１Ｘを有するレジスト層８１を形成する。開口パターン８１Ｘは、配線層６０（図２参照）の形成領域に対応する部分のシード層７０を露出するように形成される。レジスト層８１の材料としては、例えば、次工程の電解めっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層８１の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層７０の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターン８１Ｘを有するレジスト層８１を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層８１を形成することができる。
次に、図１０に示す工程では、レジスト層８１をめっきマスクとして、シード層７０上に、そのシード層７０をめっき給電層に利用する電解めっき法を施す。すなわち、レジスト層８１の開口パターン８１Ｘから露出されたシード層７０の上面に電解めっき法（例えば、電解銅めっき法）を施す。本工程により、シード層７０よりも内側の貫通孔５０を充填する金属層７１が形成されるとともに、開口パターン８１Ｘ内に金属層７２が形成される。このとき、金属層７１は、第１孔部５１を充填するとともに、隙間Ｓ１，Ｓ２を有する第２孔部５２を充填するように形成される。また、金属層７２は、金属層７１と連続して一体に形成される。
続いて、図１１に示す工程では、図１０に示したレジスト層８１をアルカリ性の剥離液（例えば、有機アミン系剥離液、苛性ソーダ、アセトンやエタノールなど）により除去する。
次いで、図１２に示す工程では、金属層７２をエッチングマスクとして、不要なシード層７０をエッチングにより除去する。シード層７０が無電解銅めっき層である場合には、硫酸過水系のエッチング液を用いたウェットエッチングにより不要なシード層７０を除去する。
以上の製造工程により、貫通孔５０内に形成されたシード層７０と金属層７１とからなるビア配線５０Ｖが形成される。また、絶縁層４０の上面に形成されたシード層７０と金属層７２とからなる配線層６０が形成される。
次に、本実施形態の作用効果を説明する。
（１）配線基板１０は、基板本体１１と、基板本体１１の上面に形成されたパッド３０Ｐを有する配線層３０と、配線層３０を被覆するように基板本体１１の上面に形成された絶縁層４０とを有する。配線基板１０は、絶縁層４０を厚さ方向に貫通してパッド３０Ｐの上面の一部を露出する第１孔部５１を有する。配線基板１０は、第１孔部５１と連通するように絶縁層４０に形成され、第１孔部５１の底部における開口幅を広げるように形成されるとともに、パッド３０Ｐの側面３１をパッド３０Ｐの厚さ方向の全長にわたって露出するように形成された第２孔部５２を有する。配線基板１０は、第１孔部５１と第２孔部５２とを充填するビア配線５０Ｖと、ビア配線５０Ｖと一体に形成されるとともに、絶縁層４０の上面に形成された配線層６０とを有する。
この構成によれば、第１孔部５１と、その第１孔部５１の底部における開口幅を広げるように第１孔部５１と連通して設けられるとともに、パッド３０Ｐの側面３１をパッド３０Ｐの厚さ方向の全長にわたって露出する第２孔部５２とが絶縁層４０に形成される。これら第１孔部５１及び第２孔部５２を充填するようにビア配線５０Ｖが形成される。これにより、第１孔部５１及び第２孔部５２から露出されるパッド３０Ｐの上面にビア配線５０Ｖが接合されるとともに、第２孔部５２から露出されるパッド３０Ｐの側面３１にビア配線５０Ｖが接合される。このため、例えば第１孔部５１のみから露出されるパッド３０Ｐの上面にビア配線５０Ｖが接合される場合に比べて、ビア配線５０Ｖとパッド３０Ｐとの接合面積を増大させることができる。したがって、ビア配線５０Ｖとパッド３０Ｐとの接合強度を向上させることができ、ビア配線５０Ｖとパッド３０Ｐとの電気的接続信頼性を向上させることができる。
また、ビア配線５０Ｖとパッド３０Ｐとの接合面積を大きくできるため、熱サイクルによる信頼性試験等においてビア配線５０Ｖとパッド３０Ｐとの界面に熱応力が加わった場合であっても、その熱応力を好適に分散させることができる。例えば、パッド３０Ｐの側面３１とビア配線５０Ｖとが接合されるため、熱応力を平面方向にも分散させることができる。これにより、熱応力に起因してビア配線５０Ｖとパッド３０Ｐとの界面にクラックが発生することを好適に抑制できる。この結果、ビア配線５０Ｖとパッド３０Ｐとの電気的接続信頼性を向上させることができる。
（２）第２孔部５２は、基板本体１１の上面の一部を露出するように形成される。この第２孔部５２を充填するように形成されるビア配線５０Ｖは、基板本体１１の上面の一部に接触される。このため、熱サイクルによる信頼性試験等においてビア配線５０Ｖに熱応力が加わった場合であっても、その熱応力を基板本体１１にも分散させることができる。これにより、熱応力に起因してビア配線５０Ｖにクラックが発生することを好適に抑制できる。この結果、ビア配線５０Ｖとパッド３０Ｐとの電気的接続信頼性が低下することを好適に抑制できる。
（３）第２孔部５２は、第１孔部５１の底部における開口幅を広げるように形成される。この構成によれば、第１孔部５１と第２孔部５２とを有する貫通孔５０の底部における開口幅を大きく形成できるため、貫通孔５０の底部に露出されるパッド３０Ｐの上面の面積を増大させることができる。これにより、ビア配線５０Ｖとパッド３０Ｐの上面との接合面積を好適に増大させることができる。この結果、ビア配線５０Ｖとパッド３０Ｐとの電気的接続信頼性を向上させることができる。
（４）第１孔部５１は、絶縁層４０の上面から下方に延びる第１内壁面５３を有する。第２孔部５２は、第１内壁面５３の下端から第１孔部５１の外方に向かって延びる第２内壁面５４と、第２内壁面５４の奥端から基板本体１１の上面まで延びる第３内壁面５５とを有する。この第２孔部５２を充填する部分のビア配線５０Ｖは、第２内壁面５４を構成する絶縁層４０の下面を被覆するように形成される。これにより、ビア配線５０Ｖを、絶縁層４０と平面視で部分的に重なるように形成することができる。このため、ビア配線５０Ｖが絶縁層４０から脱離することを好適に抑制できる。
（５）パッド３０Ｐの側面３１は、パッド３０Ｐの上面からパッド３０Ｐの下面に向かうに連れて、第２孔部５２の第３内壁面５５に近づくように傾斜して形成される。このため、パッド３０Ｐの側面３１が基板本体１１の上面に対して垂直に延びる場合と比べて、パッド３０Ｐの側面３１とビア配線５０Ｖとの接合面積を増大させることができる。この結果、ビア配線５０Ｖとパッド３０Ｐとの電気的接続信頼性を向上させることができる。
（６）第２孔部５２は、パッド３０Ｐの周方向全周にわたって形成される。これにより、第２孔部５２からパッド３０Ｐの側面３１全面が露出される。すなわち、パッド３０Ｐの周方向において側面３１全面が第２孔部５２から露出されるとともに、パッド３０Ｐの厚さ方向において側面３１全面が第２孔部５２から露出される。そして、第２孔部５２を充填するビア配線５０Ｖは、パッド３０Ｐの側面３１全面を被覆するように形成される。これにより、パッド３０Ｐの側面３１とビア配線５０Ｖとの接合面積を好適に増大させることができる。この結果、ビア配線５０Ｖとパッド３０Ｐとの電気的接続信頼性を好適に向上させることができる。
（他の実施形態）
上記実施形態は、以下のように変更して実施することができる。上記実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・上記実施形態の第２孔部５２の形状は適宜変更することができる。
例えば図１３に示すように、第２孔部５２の第２内壁面５４を、第１内壁面５３の下端から第１孔部５１の外方に向かって下方に傾斜するように形成してもよい。本変更例の第２内壁面５４は、断面視において、段差無く直線状に延びるように傾斜した平面に形成されている。なお、本変更例の第２内壁面５４は、平面である必要はなく、第２内壁面５４の一部又は全部が凸状の曲面や凹状の曲面であってもよい。本変更例の隙間Ｓ１は、第１内壁面５３の下端から第２内壁面５４の奥端に向かうに連れて、第２内壁面５４とパッド３０Ｐの上面との間の間隔が小さくなるように形成される。
・上記実施形態では、第２孔部５２の第３内壁面５５を、基板本体１１の上面に対して垂直に延びるように形成したが、これに限定されない。例えば、第３内壁面５５を、第２内壁面５４の奥端から基板本体１１の上面に向かうに連れて、パッド３０Ｐの側面３１に近づくように傾斜する傾斜面に形成してもよい。
・上記実施形態では、パッド３０Ｐの側面３１をパッド３０Ｐの厚さ方向の全長にわたって露出する第２孔部５２を、パッド３０Ｐの周方向全周にわたって形成するようにしたが、これに限定されない。例えば、第２孔部５２を、パッド３０Ｐの周方向の一部のみに設けるようにしてもよい。この場合には、パッド３０Ｐの側面３１の一部が第２孔部５２に露出されるとともに、側面３１の残りの部分が絶縁層４０に被覆される。
・上記実施形態の第１孔部５１の形状は適宜変更することができる。
例えば図１４に示すように、第１孔部５１の第１内壁面５３を、絶縁層４０の上面に対して垂直に延びるように形成してもよい。
・上記実施形態では、第１孔部５１の下側の開口端における開口径Ｄ３を、パッド３０Ｐの上面の直径Ｄ１よりも小さい径に設定したが、これに限定されない。例えば、開口径Ｄ３を、直径Ｄ１と等しい径に設定してもよいし、直径Ｄ１よりも大きい径に設定してもよい。
・上記実施形態の絶縁層４０は、補強材を内包していてもよい。例えば、絶縁層４０の材料としては、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含侵させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ織布や液晶ポリマ不織布を用いることができる。熱硬化性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの絶縁性樹脂を用いることができる。
・上記実施形態のパッド３０Ｐの形状は適宜変更することができる。例えば、パッド３０Ｐの上面の直径Ｄ１を、パッド３０Ｐの下面の直径Ｄ２と等しい径に設定してもよい。この場合のパッド３０Ｐの側面３１は、例えば、基板本体１１の上面に対して垂直に延びるように形成される。
・上記実施形態では、ビア配線５０Ｖを、最外層の配線層６０とその配線層６０よりも内層に設けられた配線層３０とを接続するビア配線に具体化したが、これに限定されない。
例えば図１５に示すように、最外層の配線層６０よりも内層に設けられた配線層９０とその配線層９０よりも内層に設けられた配線層３０とを接続するビア配線Ｖ１を、ビア配線５０Ｖと同様の構造に形成してもよい。ビア配線Ｖ１は、配線層３０の上面を被覆する絶縁層９１を貫通するように形成される。ビア配線Ｖ１は、配線層９０と連続して一体に形成されている。ビア配線Ｖ１は、絶縁層９１を厚さ方向に貫通する貫通孔９２を充填するように形成されている。貫通孔９２は、貫通孔５０と同様に、第１孔部５１と第２孔部５２とを有している。
・上記実施形態の配線基板１０の製造方法では、第１孔部５１を形成した後に、２回のデスミア処理を施すことにより、第１孔部５１と連通する第２孔部５２を形成するようにした。しかし、これに限定されない。例えば、第１孔部５１を形成した後に、１回のデスミア処理を施すことにより、第１孔部５１と連通する第２孔部５２を形成するようにしてもよい。また、第２孔部５２の形成方法は、デスミア処理に限定されない。
・上記実施形態の配線基板１０の製造方法では、第１孔部５１を、レーザ加工法により形成するようにしたが、これに限定されない。例えば、レーザ加工法以外の方法により、第１孔部５１を形成するようにしてもよい。
・上記実施形態では、シード層７０を単層構造のシード層に具体化したが、シード層７０を複数層構造（例えば、２層構造）のシード層に具体化してもよい。２層構造のシード層７０としては、例えば、チタン（Ｔｉ）層とＣｕ層とを順に積層した構造を有するシード層を挙げることができる。
・上記実施形態の配線基板１０の構造は適宜変更することができる。配線基板１０は、例えば、配線層３０と絶縁層４０と貫通孔５０とビア配線５０Ｖと配線層６０とを有する構造であれば、その他の構造は特に限定されない。配線基板１０は、例えば、コア基板を有する構造であってもよいし、コア基板を有さないコアレス基板であってもよい。
・上記実施形態の配線基板１０を、ＣＳＰ（Chip Size Package）やＳＯＮ（Small Out line Non-Lead Package）等のパッケージに用いられる配線基板に具体化してもよい。
１０ 配線基板
１１ 基板本体（第１絶縁層）
３０ 配線層（第１配線層）
３０Ｐ パッド
３１ 側面
４０ 絶縁層（第２絶縁層）
５０ 貫通孔
５０Ｖ，Ｖ１ ビア配線
５１ 第１孔部
５２ 第２孔部
５３ 第１内壁面
５４ 第２内壁面
５５ 第３内壁面
６０ 配線層（第２配線層）
７０ シード層
７１ 金属層
７２ 金属層
９０ 配線層
９１ 絶縁層
９２ 貫通孔
Ｓ１ 隙間
Ｓ２ 隙間（第１隙間）

Claims (10)

  1. 第１絶縁層と、
    前記第１絶縁層の上面に形成されたパッドを有する第１配線層と、
    前記第１配線層を被覆するように前記第１絶縁層の上面に形成された第２絶縁層と、
    前記第２絶縁層を厚さ方向に貫通して前記パッドの上面の一部を露出する第１孔部と、
    前記第１孔部と連通するように前記第２絶縁層に形成され、前記第１孔部の底部における開口幅を広げるように形成されるとともに、前記パッドの側面を前記パッドの厚さ方向の全長にわたって露出するように形成された第２孔部と、
    前記第１孔部と前記第２孔部とを充填するビア配線と、
    前記ビア配線と一体に形成されるとともに、前記第２絶縁層の上面に形成された第２配線層と、を有し、
    前記第２孔部は、前記第１絶縁層の上面の一部を露出する配線基板。
  2. 前記第１孔部は、前記第２絶縁層の上面から下方に延びる第１内壁面を有し、
    前記第２孔部は、前記第１内壁面の下端から前記第１孔部の外方に向かって延びる第２内壁面と、前記第２内壁面の奥端から前記第１絶縁層の上面まで延びる第３内壁面とを有する請求項１に記載の配線基板。
  3. 前記第２孔部は、前記パッドの側面と前記第３内壁面との間の第１隙間を有し、
    前記第１隙間は、前記パッドの上面から前記パッドの下面に向かうに連れて、前記パッドの側面と前記第３内壁面との間の間隔が小さくなるように形成されている請求項２に記載の配線基板。
  4. 前記第３内壁面は、前記第１絶縁層の上面に対して垂直に延びるように形成されており、
    前記パッドの側面は、前記パッドの上面から前記パッドの下面に向かうに連れて、前記第３内壁面に近づくように傾斜して形成されている請求項３に記載の配線基板。
  5. 前記第２内壁面は、前記第２絶縁層の厚さ方向と直交する平面方向に沿って延びるように形成されている請求項２に記載の配線基板。
  6. 前記第１内壁面は、前記第２絶縁層の上面から前記パッドの上面に向かうに連れて、前記第１孔部の平面中心に近づくように傾斜して形成されている請求項２に記載の配線基板。
  7. 前記第２孔部は、前記パッドの周方向全周にわたって形成されており、
    前記ビア配線は、前記パッドの側面全面を被覆するように形成されている請求項１に記載の配線基板。
  8. 前記ビア配線は、
    前記第１内壁面と、前記第２内壁面と、前記第３内壁面と、前記第２孔部から露出する前記第１絶縁層の上面と、前記パッドの側面と、前記パッドの上面とを被覆するシード層と、
    前記シード層よりも内側の前記第１孔部と、前記シード層よりも内側の前記第２孔部とを充填する金属層と、
    を有する請求項２に記載の配線基板。
  9. 第１絶縁層の上面にパッドを有する第１配線層を形成する工程と、
    前記第１絶縁層の上面に、前記第１配線層を被覆する第２絶縁層を形成する工程と、
    前記第２絶縁層に、前記パッドの上面の一部を露出する第１孔部を形成する工程と、
    前記第２絶縁層に、前記第１孔部の底部における開口幅を広げるように前記第１孔部と連通して設けられるとともに、前記パッドの側面を前記パッドの厚さ方向の全長にわたって露出する第２孔部を形成する工程と、
    前記第１孔部と前記第２孔部とを充填するビア配線を形成するとともに、前記ビア配線と一体に形成されるとともに前記第２絶縁層の上面に設けられる第２配線層を形成する工程と、
    を有する配線基板の製造方法。
  10. 前記第１孔部を形成する工程では、前記第１孔部がレーザ加工法により形成され、
    前記第２孔部を形成する工程は、
    第１のデスミア処理により、前記第１孔部の底部における開口幅を広げる工程と、
    前記第１のデスミア処理とは異なる第２のデスミア処理により、前記第１孔部の底部における開口幅を更に広げることによって前記第２孔部を形成する工程と、
    を有する請求項９に記載の配線基板の製造方法。
JP2023001713A 2023-01-10 2023-01-10 配線基板及び配線基板の製造方法 Pending JP2024098297A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023001713A JP2024098297A (ja) 2023-01-10 2023-01-10 配線基板及び配線基板の製造方法
US18/403,954 US20240234289A1 (en) 2023-01-10 2024-01-04 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023001713A JP2024098297A (ja) 2023-01-10 2023-01-10 配線基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2024098297A true JP2024098297A (ja) 2024-07-23

Family

ID=91760880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023001713A Pending JP2024098297A (ja) 2023-01-10 2023-01-10 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US20240234289A1 (ja)
JP (1) JP2024098297A (ja)

Also Published As

Publication number Publication date
US20240234289A1 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
US9538664B2 (en) Wiring substrate
US9723729B2 (en) Printed wiring board
CN102170745B (zh) 多层布线板及其制造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US20100252304A1 (en) Wiring board and method of manufacturing the same
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
US9793200B2 (en) Printed wiring board
KR101811923B1 (ko) 배선 기판
JP5861262B2 (ja) 回路基板の製造方法及び電子装置の製造方法
JP2013214578A (ja) 配線板及びその製造方法
US11171081B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
US9232641B2 (en) Wiring board and method of manufacturing the same
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
JP7211757B2 (ja) 配線基板
JP6457881B2 (ja) 配線基板及びその製造方法
US11688669B2 (en) Wiring substrate
JP2017152477A (ja) プリント配線板
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
JP2024098297A (ja) 配線基板及び配線基板の製造方法
JP6082233B2 (ja) 配線板及びその製造方法
JP2024076113A (ja) 配線基板及び配線基板の製造方法
US11749596B2 (en) Wiring substrate
JP7532208B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板