JP2024073994A - 光電変換装置 - Google Patents

Abstract

【課題】 電源電圧の変動を抑制した光電変換装置を提供する。【解決手段】 第１のアバランシェフォトダイオードと、前記第１のアバランシェフォトダイオードに入射した光子の数に基づく信号をカウントする第１のカウント手段と、を有する第１の画素と、第２のアバランシェフォトダイオードと、前記第２のアバランシェフォトダイオードに入射した光子の数に基づく信号をカウントする第２のカウント手段と、を有する第２の画素と、前記第１のカウント手段と前記第２のカウント手段のそれぞれにオフセット値を設定するオフセット付与手段と、を有し、前記第１のカウント手段は第１のオフセット値からカウンタ動作を開始し、前記第２のカウント手段は第２のオフセット値からカウンタ動作を開始することを特徴とする光電変換装置。【選択図】 図１

Description

本発明は、本発明は、アバランシェフォトダイオードを用いた光電変換装置及びその制御方法に関する。

近年、デジタルカメラ等に用いられる撮像素子として、フォトンカウンティング型の撮像素子が注目されている。この撮像素子は、ＳＰＡＤと呼ばれ、アバランシェフォトダイオードをガイガーモードで動作させた際に発生するアバランシェ現象を利用して、入射した光子の数を計測し、デジタル信号として出力し、暗時の画質向上を実現している。

特開２０２０－１５５８８６号公報

特許文献１には、複数の画素のそれぞれに接続された複数のデジタルカウンタ（以下、カウンタと記載する）が入射光量に応じた光子の数をカウントする光電変換装置について記載されている。光電変換装置に均一な光量が入射した時、複数の画素に接続された複数のカウンタの出力電位レベルは同時に切り替わり、電源電圧が変動することでムラや点キズなど画質の劣化が生じるおそれがある。

本発明の目的は、カウンタに接続される電源電圧の変動を抑制し、画質向上を実現することである。

本発明の一つの側面は、光電変換装置であって、第１のアバランシェフォトダイオードと、前記第１のアバランシェフォトダイオードに入射した光子の数に基づく信号をカウントする第１のカウント手段と、を有する第１の画素と、第２のアバランシェフォトダイオードと、前記第２のアバランシェフォトダイオードに入射した光子の数に基づく信号をカウントする第２のカウント手段と、を有する第２の画素と、前記第１のカウント手段と前記第２のカウント手段のそれぞれにオフセット値を設定するオフセット付与手段と、を有し、前記第１のカウント手段は第１のオフセット値からカウンタ動作を開始し、前記第２のカウント手段は第２のオフセット値からカウンタ動作を開始することを特徴とする。

本発明によれば、カウンタに接続される電源電圧の変動を抑制した光電変換装置を提供することができる。

本発明の第１の実施形態に適用される光電変換装置の画素構成を示すブロック図である。 本発明の第１の実施形態に適用される信号処理回路部の構成を示す図である。 本発明の第１の実施形態に適用されるカウンタ動作の比較例を示す図である。 本発明の第１の実施形態に適用されるカウンタ動作の説明を示す図である。 本発明の第１の実施形態に適用されるフリップフロップ回路の構成を示す図である。 本発明の第１の実施形態に適用されるフリップフロップ回路の動作説明を示す図である。 本発明の第２の実施形態に適用される減算回路のブロック図である。 本発明の第３の実施形態に適用される光電変換装置の概略図である。 本発明の第４の実施形態に適用される概略図である。 本発明の第４の実施形態に係る光電変換装置の構成を示す図である。 本発明の第４の実施形態に係る光電変換装置のセンサチップの配置を示す図である。 本発明の第４の実施形態に係る光電変換装置の回路チップの構成を示す図である。 本発明の第５の実施形態に係る実施形態にかかる光電変換装置の光電変換素子の等価回路を含むブロック図である。 本発明の第５の実施形態にかかる光電変換装置のＡＰＤの動作と出力信号との関係を示す図である。 第６の実施形態にかかる光電変換システムの機能ブロック図である。 第７の実施形態にかかる光電変換システムの機能ブロック図である。 第８の実施形態にかかる光電変換システムの機能ブロック図である。 第９の実施形態にかかる光電変換システムの機能ブロック図である。 第１０の実施形態にかかる光電変換システムの機能ブロック図である。

以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。各図面が示す部材の大きさや位置関係は、説明を明確にするために誇張していることがある。以下の説明において、同一の構成については同一の番号を付して説明を省略することがある。

以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」及び、それらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した実施形態の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。

本明細書において、平面視とは、半導体層の光入射面に対して垂直な方向から視ることである。また、断面視とは、半導体層の光入射面と垂直な方向における面をいう。なお、微視的に見て半導体層の光入射面が粗面である場合は、巨視的に見たときの半導体層の光入射面を基準として平面視を定義する。

以下の説明において、アバランシェフォトダイオード（ＡＰＤ）のアノードを固定電位とし、カソード側から信号を取り出している。したがって、信号電荷と同じ極性の電荷を多数キャリアとする第１導電型の半導体領域とはＮ型半導体領域であり、信号電荷と異なる極性の電荷を多数キャリアとする第２導電型の半導体領域とはＰ型半導体領域である。なお、ＡＰＤのカソードを固定電位とし、アノード側から信号を取り出す場合でも本発明は成立する。この場合は、信号電荷と同じ極性の電荷を多数キャリアとする第１導電型の半導体領域はＰ型半導体領域であり、信号電荷と異なる極性の電荷を多数キャリアとする第２導電型の半導体領域とはＮ型半導体領域である。以下では、ＡＰＤの一方のノードを固定電位とする場合について説明するが、両方のノードの電位が変動してもよい。

本明細書において、単に「不純物濃度」という用語が使われた場合、逆導電型の不純物によって補償された分を差し引いた正味の不純物濃度を意味している。つまり、「不純物濃度」とは、ＮＥＴドーピング濃度を指す。Ｐ型の添加不純物濃度がＮ型の添加不純物濃度より高い領域はＰ型半導体領域である。反対に、Ｎ型の添加不純物濃度がＰ型の添加不純物濃度より高い領域はＮ型半導体領域である。

（第１の実施形態）
本発明の第１の実施形態にかかる光電変換素子について説明する。

図１は、第１の実施形態における光電変換素子の構成の一例を示すブロック図である。光電変換素子のそれぞれは複数の画素部１００と信号処理回路部１１０を有する。画素部１００（１００ａ、１００ｂ）は、受光素子であるアバランシェフォトダイオードＡＰＤ１０１（ＡＰＤ１０１ａ、ＡＰＤ１０１ｂ）、クエンチ抵抗１０２（１０２ａ、１０２ｂ）、パルス変換部１０３（１０３ａ、１０３ｂ）を含んで構成される。さらに、信号処理回路部１１０は画素部１００のそれぞれに接続されるカウンタ１１１（１１１ａ、１１１ｂ）、およびオフセット付加回路１１２を有する構成である。

次に、各光電変換素子の電気接続について図１の画素部１００ａを例に説明する。画素部１００ａに含まれるＡＰＤ１０１ａ（第１のアバランシェフォトダイオード）のアノード端は電源電圧ＶＳＳに接続されており、カソード端はクエンチ抵抗１０２ａとパルス変換部１０３ａに接続される。クエンチ抵抗１０２ａの他方の端子は電源電圧ＶＤＤに接続される。ＡＰＤ１０１ａから出力される信号はパルス変換部１０３ａに入力され、パルス変換部１０３ａの出力端はカウンタ１１１ａに接続される。カウンタ１１１ａは電源電圧ＤＶＤＤと電源電圧ＶＳＳに接続されており、パルス変換部１０３ａから入力される信号とオフセット付加回路１１２から入力される信号に基づいてＮビットのデジタル信号出力Ｐａを出力する。

なお、ＡＰＤ１０１ｂ（第２のアバランシェフォトダイオード）を含む画素部１００ｂについても画素部１００ａと同様に接続され、画素部１００ｂはＮビットのデジタル信号出力Ｐｂを出力する。

画素部１００の回路動作は図１３及び図１４を用いて説明したものに限られず、画素部１００はいわゆるパッシブクエンチ動作によって制御されていてもよい。

画素部１００がパッシブクエンチ動作によって制御される場合、まず、ＡＰＤ１０１ａには、電圧ＶＤＤを供給する電源線からクエンチ抵抗１０２ａを介してブレイクダウン電圧以上の大きさの逆バイアス電圧が印加される。これにより、ＡＰＤ１０１ａは、ガイガーモードで動作するように設定される。

ＡＰＤ１０１ａに光子が入射されると、入射光子により励起された電子をもとにアバランシェ現象が起こり、アバランシェ増倍による電流が発生する。さらに、その電流がクエンチ抵抗１０２ａに流れることで、クエンチ抵抗１０２ａで電圧降下が起こり、ＡＰＤ１０１ａのカソード電位が下がる。ＡＰＤ１０１ａのカソード電位がある一定の電圧値まで下がるとＡＰＤ１０１ａは非ガイガーモードとなり、アバランシェ増倍が停止する。アバランシェ増倍が停止することで、クエンチ抵抗１０２ａによってカソード電位は電圧ＶＤＤまで引き上げられ、再びガイガーモードでの動作が可能になる。

パルス変換部１０３ａは、ＡＰＤ１０１ａのカソードとクエンチ抵抗１０２ａが接続されたノードの電位変化を、所定のしきい値に従って状態遷移するパルス信号に変換する。すなわち、光子が入射され、アバランシェ増倍による電流が発生している時間に応じたパルス幅を持つ電圧パルスを生成することができる。よって、パルス変換部１０３の出力端子からは光子の入射に応じた電圧パルスが出力される。

カウンタ１１１ａはパルス変換部１０３ａから出力される電圧パルスをカウントする。このとき、カウンタ１１１ａはオフセット付加回路１１２が入力する信号をオフセット（初期値）としてカウントを始める。カウンタにオフセットを設定する理由については後述する。

図２を用いてカウンタ１１１の構成の一例を説明する。ここではカウンタ１１１の例として３ビットバイナリカウンタの例を示すが、ビット数やカウンタの方式はこれに限定されるものではない。

カウンタ１１１は、例えばＤフリップフロップ回路２０１、Ｄフリップフロップ回路２０２、Ｄフリップフロップ回路２０３によって構成される。Ｄフリップフロップ回路２０１、Ｄフリップフロップ回路２０２、Ｄフリップフロップ回路２０３のそれぞれは信号入力端子、入力端子（Ｄ）、出力端子（Ｑ）、反転出力端子（／Ｑ）、プリセット端子（Ｓ）を有し、電源電圧ＤＶＤＤ、ＶＳＳに接続される。

次に、各素子の電気接続について説明をする。

Ｄフリップフロップ回路２０１、Ｄフリップフロップ回路２０２、Ｄフリップフロップ回路２０３は縦続に接続される。具体的にはＤフリップフロップ回路２０１は、入力端子（Ｄ）と反転出力端子（／Ｑ）がそれぞれ電気的に接続され、出力端子（Ｑ０）が後段のＤフリップフロップ回路２０２の信号入力端子に接続される。Ｄフリップフロップ２０１回路の出力端子（Ｑ０）は１ビット目の信号を出力する。Ｄフリップフロップ回路２０２は、入力端子（Ｄ）と反転出力端子（／Ｑ）がそれぞれ電気的に接続され、出力端子（Ｑ１）が後段のＤフリップフロップ回路２０３の信号入力端子に接続される。Ｄフリップフロップ回路２０２の出力端子（Ｑ１）は２ビット目の信号を出力する。Ｄフリップフロップ回路２０３は、入力端子（Ｄ）と反転出力端子（／Ｑ）がそれぞれ電気的に接続され、Ｄフリップフロップ回路２０３の出力端子（Ｑ２）は３ビット目の信号を出力する。

各Ｄフリップフロップのプリセット端子（Ｓ）にはオフセット付加回路１１２から、共通のプリセット信号ＰＲＥＳＥＴが入力される。

次に、２つのカウンタ（１１１ａ、１１１ｂ）のカウント動作について、図３と図４を用いて説明する。各カウンタに付加されるオフセット量を同じにした場合と、異ならせた場合とに分けて説明をする。

まず、図３を用いて各カウンタに同一のオフセット量を付加した場合のカウンタ動作について説明する。

カウンタ１１１ａ、１１１ｂはそれぞれ信号出力Ｑ０、Ｑ１、Ｑ２を出力する。図３における、Ｑ０ａ、Ｑ１ａ、Ｑ２ａはカウンタ１１１ａの出力（第１のカウント値）であり、Ｑ０ｂ、Ｑ１ｂ、Ｑ２ｂはカウンタ１１１ｂの出力（第２のカウント値）であることを示す。また、Ｑ０はＬＳＢ、Ｑ２はＭＳＢである。

時刻ｔ０にて、カウンタ１１１ａのカウント値はバイナリコードで０００を出力し、カウンタ１１１ｂのカウント値はバイナリコードで０００を出力する。光電変換素子が配された面内に均一な光量が照射されたとき、各カウンタに接続された画素部で同時に光電変換が発生することで、カウンタ１１１ａ、１１１ｂは同時刻にカウントが進む。図３の時刻ｔ１からｔ７までは各カウンタにおいてカウントが１ずつ進む様子を示している。時刻ｔ７のとき、Ｑ０、Ｑ１、Ｑ２はすべてハイレベル（第１のレベル）となる。そして、時刻ｔ８のとき、Ｑ０、Ｑ１、Ｑ２はローレベル（第２のレベル）となる。この時、カウンタ１１１ａ、カウンタ１１１ｂの双方で全ての出力が同時にローレベルに切り替わることで、カウンタに接続される電源電圧ＤＶＤＤが瞬間的に大きく変動する。この電源電圧の変動によって、各カウンタのカウント値が光子を計測していた値から異なる値へと変化してしまうカウントエラーを起こし、ムラや点キズなどの画質の低下につながってしまう可能性がある。

次に、図４を用いて複数の画素のそれぞれのカウンタ１１１に異なるオフセットを付加した場合の動作を説明する。ここでカウンタ１１１ａにはバイナリコードで０００の第１のオフセット値、カウンタ１１１ｂにはバイナリコードで０１１の第２のオフセット値を持たせた。持たせたオフセット値は一例であり、設定するオフセット値はこれに限定されない。

時刻ｔ０にて、カウンタ１１１ａは０００、カウンタ１１１ｂは０１１の値を持っている。時刻ｔ１になるとカウントが１進み、カウンタ１１１ａは００１、カウンタ１１１ｂは１００の値を持つ。カウントが進み時刻ｔ４になると、カウンタ１１１ａのカウント値は０１０、カウンタ１１１ｂのカウント値は１１１となる。時刻ｔ５になりカウントが進むとカウンタ１１１ａは０１１になる。カウンタ１１１ｂのカウント値は０００となり、Ｑ０ｂ、Ｑ１ｂ、Ｑ２ｂはハイレベルからローレベルに切り替わる。

すなわち、２つのカウンタに異なるオフセットを持たせることで、各カウンタ１１１のそれぞれで出力が大きく切り替わるタイミングを異ならせることができる。これにより電源電圧ＤＶＤＤが瞬間的に大きく変動することを抑制でき、カウントエラーに伴う画質の低下を防ぐことができる。

図４のｔ６からｔ８は各カウンタ１１１において再びカウントが進む様子を示している。時刻ｔ８にてカウンタ１１１ａの出力が１１１から０００に大きく変化しているが、このときカウンタ１１１ｂで起きているのは０１０から０１１への変化である。以下にカウンタ１１１ａに含まれる第１のフリップフロップの出力（Ｑ１ａ）と、カウンタ１１１ｂに含まれる第２のフリップフロップの出力（Ｑ１ｂ）をみる場合で説明する。第１のフリップフロップの出力信号が第１のレベルから第２のレベルに切り替わる時、第２のフリップフロップの出力信号は第１のレベルまたは第２のレベルのいずれか一方に維持されているということもできる。すなわち、カウンタ１１１ａとカウンタ１１１ｂの２つのカウンタのカウント値が大きく切り替わるタイミングをずらすことができている。

本実施形態に示す光電変換素子は、各カウンタ１１１のそれぞれにオフセットを持たせるためにオフセット付加回路を有している。オフセット付加回路を用いることでカウンタ毎に異なるオフセットを設定することを可能としている。すなわち、２つのカウンタのそれぞれを構成する複数のＤフリップフロップの出力が同時にハイレベルからローレベルに変化することを防ぎ、電源電圧の変動を抑えることでカウントエラーを抑制し、さらなる画質低下の抑制を実現できる。

図５を用いてＤフリップフロップ回路２０１の構成の一例を説明する。ここではＮＯＴ回路５０１、５０２、５０３と、スイッチ５１１、５１２、５１３と、ＰＭＯＳトランジスタ５２１と、ＮＭＯＳトランジスタ５２２を用いたＤフリップフロップ回路２０１の構成例を示す。フリップフロップ動作を実現する回路構成要素についてはこれに限定されるものではない。また、本実施形態で示すのは負論理のプリセット端子をもつＤフリップフロップ回路であるが、正論理の構成を有するＤフリップフロップ回路であってもよい。

Ｄフリップフロップ回路２０１を構成する各素子の電気接続について説明する。ＮＯＴ回路５０１は出力端子がスイッチ５１１の一端に接続され、スイッチ５１１の他方の端子はＮＯＴ回路５０２の入力端子に接続される。ＮＯＴ回路５０２の出力端子はスイッチ５１２の一端に接続され、スイッチ５１２の他方の端子はＤフリップフロップ回路２０１の出力端子（Ｑ）となる。また、出力端子（Ｑ）はＮＯＴ回路５０３の入力端子に接続される。ＮＯＴ回路５０３の出力端字はＤフリップフロップ回路２０１の信号端子（／Ｑ）となり、ＮＯＴ回路５０１の入力端に接続される。ここで、ＮＯＴ回路５０１の入力端はＤフリップフロップ回路２０１の入力信号端子（Ｄ）である。Ｄフリップフロップ回路２０１の出力端子（Ｑ）はＰＭＯＳトランジスタ５２１のドレイン端子に接続され、ＰＭＯＳトランジスタ５２１のソース端子は電源電圧ＤＶＤＤに接続される。また、Ｄフリップフロップ回路２０１の出力端子ＱはＮＭＯＳトランジスタ５２２のドレイン端子に接続され、ＮＭＯＳトランジスタ５２２のソース端子は電源電圧ＶＳＳに接続される。ＰＭＯＳトランジスタ５２１とＮＭＯＳトランジスタ５２２のゲート端子はＤフリップフロップ回路２０１のプリセット入力端子（Ｓ）であり、スイッチ５１３の一端に接続される。また、スイッチ５１３の他方の端子からはプリセット信号ＰＲＥＳＥＴが印加される。

スイッチ５１１とスイッチ５１２はそれぞれ入力信号ＩＮと、入力信号を反転させた反転入力信号／ＩＮによって制御され、これらの信号がハイレベルになったときオンする。スイッチ５１３はＰＲＥＳＥＴ＿ＥＮを制御信号とし、ＰＲＥＳＥＴ＿ＥＮがハイレベルになったときオンする。

次に図６のタイミングチャートを用いてフリップフロップ回路の動作を説明する。

まず、時刻ｔ０にてＰＲＥＳＥＴ＿ＥＮがハイレベルになり、スイッチ５１３がオンする。スイッチ５１３がオンすることでプリセット信号ＳがＰＭＯＳトランジスタ５２１、ＮＭＯＳトランジスタ５２２のゲートに印加される。これにより、ＰＲＥＳＥＴの電位レベルに応じてフリップフロップ回路の出力Ｑがハイレベル、もしくはローレベルに固定されることになる。ここではプリセット信号Ｓをローレベルとした。このとき、ＰＭＯＳトランジスタ５２１とＮＭＯＳトランジスタ５２２のゲートにローレベルの信号が印加されることで、ＰＭＯＳトランジスタ５２１がオンし、ＮＭＯＳトランジスタがオフし、Ｄフリップフロップ回路２０１の出力Ｑはハイレベルに固定される。

時刻ｔ１にてＰＲＥＳＥＴ＿ＥＮがローレベルになることで、スイッチ５１３がオフし、オフセットを記録したフリップフロップ回路として動作する。このとき、出力ＱがハイレベルであることからＮＯＴ回路５０３を介して／Ｑはローレベルとなる。同様にしてＮＯＴ回路５０１の出力はハイレベルとなる。時刻ｔ２にてＩＮがハイレベルになり、スイッチ５１１がオンすると、ＮＯＴ回路５０２の入力にハイレベルが入り、ＮＯＴ回路５０２の出力端はローレベルが出力される。時刻ｔ３にてＩＮがローレベルになり、／ＩＮがハイレベルになることでスイッチ５１２がオンし、出力Ｑにローレベルが出力される。このようにして、パルスの入力に応じて出力が保存されるフリップフロップ回路として動作することができる。時刻ｔ４から時刻ｔ５にて再びパルスが入力されると出力Ｑはハイレベルに切り替わり、次のパルスが印加されるまで出力が保存される。

このように、本実施形態ではオフセット付加回路を設け、各ＡＰＤに接続されたカウンタにオフセットを持たせることでカウンタ出力の電位レベルの切り替わる時刻を各カウンタで異ならせる。これにより、カウンタの電源変動とそれにともなうカウントエラーを抑制することができ、画質の低下を抑制することができる。

（第２の実施形態）
第２の実施形態について、第１の実施形態との差分を中心に説明する。本実施形態では、カウンタの出力とオフセット付加回路の出力とを減算回路に入力し、カウンタ出力からオフセット値を減算した値をカウント値として取得しても良い。

図７に本実施形態に係る光電変換素子の構成を説明する。減算回路７０１はカウンタ１１１の出力と、オフセット付加回路１１２の出力と、を入力信号とし、２つの入力信号の差分を出力信号とする構成である。

図４のタイミングチャートを用いて具体的な動作について説明する。時刻ｔ８直後、バイナリコード０００のオフセットを持たせたカウンタ１１１ａは０００のカウント値を持つ。一方で１１０のオフセットを持たせたカウンタ１１１ｂは１１０のカウント値をもつ。

ここで、カウンタ１１１ｂのカウント値を用いて、減算回路７０１の動作を説明する。減算回路７０１にはカウンタ１１１ｂのカウント値である１１０と、オフセットとして設定した値である１１０が入力される。減算回路７０１は入力された２つの値の減算処理を行い、演算結果を新たな信号ＣＮＴとして出力する。ここでは、カウント値である１１０とオフセット値である１１０の減算が行われ、信号ＣＮＴとして０００が出力される。この０００はオフセットとして０００を付加した、つまりオフセットを付加していないカウンタ１１１ａのカウント値と一致する。

このように、減算回路を用いて出力値とオフセットの差分を算出することで、カウンタ１１１にオフセットを付加した場合についてもオフセットを０とした場合、あるいはオフセットを付加しなかった場合と同等のカウント値を取得することができる。また、第２の実施形態に示す構成ではオフセット値を含まないカウント値を取得するため、第１の実施形態と比較して、光電変換素子の後段でオフセットを除く補正手段が必要ない。

本実施形態により、複数のカウンタの出力レベルが同時に切り替わることで起こる電源電圧の変動とそれに伴う画質の低下を抑制すると同時に、オフセットを付加したカウンタの出力信号からオフセットを含まないカウント値を取得することができる。

（第３の実施形態）
第３の実施形態について、第１及び第２の実施形態との差分を中心に説明する。本実施形態では、複数の画素の集合を画素ブロックとしたとき、少なくとも２つの画素ブロックに対して、各ブロックで異なるオフセット値を設定しても良い。

図８は光電変換装置にアレイ状に配された複数の画素からなる画素アレイを任意のブロックに分割した概略図である。ここではＡＰＤ８０１を６行６列のマトリクス状に配置し、４画素からなる画素ブロック８１１、８１２、８１３、８１４と、２０画素からなる画素ブロック８１５を画素ブロックとして設定した。本実施形態では前記画素ブロックのそれぞれに含まれる画素は画素ブロック内で共通したオフセット値を持つ。つまり、画素ブロック８１１（第１の画素ブロック）に含まれる４画素は共通のオフセット値Ａを持ち、同様に画素ブロック８１５（第２の画素ブロック）に含まれる２０画素は共通のオフセット値Ｂを持つ。また、画素ブロック８１２から８１４に関しても同様に、ブロックごとに共通のオフセットを持つ。本実施例はｍ行ｎ列（ｍ、ｎは任意の整数）の画素マトリクスを含む光電変換装置に対し有効であり、画素ブロックの配置及び分割の仕方は限定されない。

本実施形態により、被写体が大きく映り込む画素アレイの中央部のように、カウンタ出力の電位レベルが大きく切り替わることが予想される領域に対しては、細かくブロックを分割しそれぞれの領域に異なるオフセットを設定することができる。一方で、被写体の映り込みが小さく、カウンタ出力の電位レベルが大きく切り替わることが予想されない画素アレイの外周部は大きな領域にまとめてオフセット値を設定することができる。これにより、設定するオフセット数を減らすことができ、消費電力を低減することが可能となる。

また、各画素ブロック内の光電変換素子が有するカウンタは、画素ブロックごとに最大カウント値が異なっていてもよい。言い換えれば、各カウンタに付与されるオフセット値に応じてカウンタの最大カウント値を異ならせてもよい。オフセット値に応じてカウンタの最大値を異ならせることで、カウント値からオフセット値を減算した値の最大値をオフセット値に拠らず同等にすることができる。なお、各カウンタに付与されるオフセット値が同等であるか、各カウンタにオフセット値を付与しない場合であっても、カウンタの最大値を異ならせることによってカウンタ出力の電位レベルが大きく変動するタイミングを異ならせることは可能である。しかし、オフセット値によらずカウンタの最大値のみで電位変動のタイミングをずらす場合、各カウンタの最大値の最小公倍数にあたるタイミングでは同時に電位の変動が発生してしまう。そのため、カウンタにオフセット値を付与したうえでカウンタの最大値を異ならせることが望ましい。

第１の実施形態では各画素に接続されたカウンタ１１１のそれぞれにオフセットを設定するため、カウンタ出力の電位レベルの変動が小さい領域についても異なるオフセットを付加する。しかしながら、前記出力レベルの小さい領域についてはオフセットを付加しなくても画質への影響は小さく、共通するオフセットを持たせても問題がない。本実施形態に係る構成により、設定するオフセット数および消費電力を減らしながら、第１の実施形態と同様に画質の低下を抑制する効果を得ることができる。

（第４の実施形態）
積層型の光電変換装置において本発明を実施した場合の概略図を図９～図１２に示す。本実施形態に係る光電変換素子は第１の実施形態と同様の構成要素を有する。

本実施形態にかかる光電変換装置９００は積層型の光電変換装置である。光電変換装置９００は第１の基板ＰＤ層（センサ基板１１）と、第２の基板データ処理層（回路基板２１）を持つ。以下に２つの基板が積層され、且つ電気的に接続されることにより構成される光電変換装置を例として説明する。光電変換装置９００はこれに限定されるものではなく、例えば、以下で説明するセンサ基板１１に含まれる構成と回路基板２１に含まれる構成とが共通の半導体層に配された光電変換装置であってもよい。また、回路基板２１に含まれる構成がさらに別の基板に配された光電変換装置であってもよい。本実施形態では、オフセット付与回路を回路基板２１に設けることで、センサ基板１１における画素面積を確保することができ、画質をさらに向上させる効果が得られる。

センサ基板１１は、後述する画素部１００を有する第１半導体層と、第１配線構造と、を有する。回路基板２１は、後述する信号処理回路部１１０等の回路を有する第２半導体層と、第２配線構造と、を有する。光電変換装置９００は、第２半導体層、第２配線構造、第１配線構造、第１半導体層の順に積層して構成される。

図１０では、第１面から光が入射し、第１面とは反対側の面である第２面に回路基板が配される、裏面照射型の光電変換装置を図示している。非積層の光電変換装置の場合は、信号処理回路のトランジスタが配される側の面を第２面という。裏面照射型の光電変換装置の場合は、半導体層の第２面とは反対側の第１面が光入射面となる。また、表面照射型の光電変換装置の場合は、半導体層の第２面が光入射面となる。

以下では、センサ基板１１と回路基板２１とは、ダイシングされたチップで説明するが、チップに限定されない。例えば、各基板はウエハであってもよい。また、各基板はウエハ状態で積層した後にダイシングされていてもよいし、チップ化した後に各チップを積層して接合してもよい。

センサ基板１１には、画素領域１２が配され、回路基板２１には、画素領域１２で検出された信号を処理する回路領域２２が配される。

図１１は、センサ基板１１の配置例を示す図である。ＡＰＤを含む画素部１００を有する画素１０１が平面視で二次元アレイ状に配列され、画素領域１２を形成する。

画素１０１は、典型的には、画像を形成するための画素であるが、ＴＯＦ（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）に用いる場合には、必ずしも画像を形成しなくてもよい。すなわち、画素１０１は、光が到達した時刻と光量を測定するための画素であってもよい。

図１２は、回路基板２１の構成図である。図１１の画素部１００で光電変換された電荷を処理する信号処理回路部１１０、読み出し回路１１２、制御パルス生成部１１５、水平走査回路部１２１、信号線１１３、垂直走査回路部１２０を有している。

図１１の画素部１００と、図１２の信号処理回路部１１０は、画素ごとに設けられた接続配線を介して電気的に接続される。

垂直走査回路部１２０は、制御パルス生成部１１５から供給された制御パルスを受け、各画素に制御パルスを供給する。垂直走査回路部１２０にはシフトレジスタやアドレスデコーダといった論理回路が用いられる。

制御パルス生成部１１５は、後述するスイッチの制御信号Ｐ＿ＣＬＫを生成する信号生成部２１５を有する。信号生成部２１５は、後述するように、スイッチを制御するパルス信号を生成している。なお、例えば、図１３（ａ）に示すように、信号生成部２１５で、画素領域の複数の画素に対して、共通に制御信号Ｐ＿ＣＬＫを生成してもよいし、図１３（ｂ）に示すように、画素ごとに制御信号Ｐ＿ＣＬＫを生成してもよい。共通にパルス信号Ｐ＿ＣＬＫを生成する場合は、露光期間を制御する信号Ｐ＿ＥＸＰパルス信号の周期、パルス数、およびパルス幅の少なくともいずれか１つを露光期間に対応させて共通に生成する。また、画素ごとに制御信号Ｐ＿ＣＬＫを制御する場合は、制御パルス生成部１１５から出力された入力信号Ｐ＿ＣＬＫ＿ＩＮと露光期間を制御する信号Ｐ＿ＥＸＰとの両者を用いて信号を生成することができる。制御パルス生成部１１５は、例えば、分周回路を有することが好ましい。これにより、シンプルに制御することが可能となり、素子数が増大することを低減できる。

画素の画素部１００から出力された信号は、信号処理回路部１１０で処理される。信号処理回路部１１０は、カウンタやメモリなどが設けられており、メモリにはデジタル値が保持される。

水平走査回路部１２１は、デジタル信号が保持された各画素のメモリから信号を読み出すために、各列を順次選択する制御パルスを信号処理回路部１１０に入力する。

信号線１１３には、選択されている列について、垂直走査回路部１２０により選択された画素の信号処理回路部１１０から信号が出力される。

信号線１１３に出力された信号は、出力回路１１４を介して、光電変換装置９００の外部の記録部または信号処理部に出力する。

図１１において、画素領域における光電変換素子の配列は１次元状に配されていてもよい。また、画素が１つでもあっても本発明の効果を得ることは可能であり、画素が１つの場合も本発明に含まれるが、複数の画素を有する光電変換装置であれば本実施形態の消費電力低減の効果を得やすくなる。信号処理部の機能は、必ずしも全ての光電変換素子に１つずつ設けられる必要はなく、例えば、複数の光電変換素子によって１つの信号処理部が共有され、順次信号処理が行われてもよい。

図１１および図１２に示すように、平面視で画素領域１２に重なる領域に、複数の信号処理回路部１１０が配される。そして、平面視で、センサ基板１１の端と画素領域１２の端との間に重なるように、垂直走査回路部１２０、水平走査回路部１２１、読み出し回路１１２、出力回路１１４、制御パルス生成部１１５が配される。言い換えると、センサ基板１１は、画素領域１２と画素領域１２の周りに配された非画素領域とを有する。そして、平面視で非画素領域に重なる領域に、垂直走査回路部１２０、水平走査回路部１２１、読み出し回路１１２、出力回路１１４、制御パルス生成部１１５が配される。

なお、信号線１１３の配置、読み出し回路１１２、出力回路１１４の配置は図１２に限定されない。例えば、信号線１１３が行方向に延びて配されており、読み出し回路１１２を信号線１１３が延びる先に配してもよい。

（第５の実施形態）
第１～第４の実施形態にかかる光電変換装置のＡＰＤ１０１のそれぞれは、いわゆるクロックリチャージ型のＡＰＤであってもよい。

図１３は、図１１及び図１２の等価回路を含むブロック図の一例である。図１３（ａ）は、信号生成部２１５が複数の画素に対して共通に設けられている例であり、図１３（ｂ）は、画素ごとに制御信号Ｐ＿ＣＬＫを制御可能な例である。

図１３において、ＡＰＤ１０１を有する画素部１００は、センサ基板１１に設けられており、その他の部材は、回路基板２１に設けられている。

ＡＰＤ１０１は、光電変換により入射光に応じた電荷対を生成する。ＡＰＤ１０１の２つのノードのうちの一方のノードは、駆動電圧ＶＬ（第１電圧）が供給される制御線と接続されている。また、ＡＰＤ１０１の２つのノードのうちの他方のノードは、アノードに供給される電圧ＶＬよりも高い駆動電圧ＶＨ（第２電圧）が供給される制御線と接続されている。図１３では、ＡＰＤ１０１の一方のノードはアノードであり、ＡＰＤの他方のノードはカソードである。ＡＰＤ１０１のアノードとカソードには、ＡＰＤ１０１がアバランシェ増倍動作をするような逆バイアス電圧が供給される。このような電圧を供給した状態とすることで、入射光によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。

尚、逆バイアスの電圧が供給される場合において、アノードおよびカソードの電位差が降伏電圧より大きな電位差で動作させるガイガーモードと、アノードおよびカソードの電位差が降伏電圧近傍、もしくはそれ以下の電圧差で動作させるリニアモードがある。

ガイガーモードで動作させるＡＰＤをＳＰＡＤと呼ぶ。例えば、電圧ＶＬ（第１電圧）は、－３０Ｖ、電圧ＶＨ（第２電圧）は、１Ｖである。ＡＰＤ１０１は、リニアモードで動作させてもよいし、ガイガーモードで動作させてもよい。ＳＰＡＤの場合はリニアモードのＡＰＤに比べて電位差が大きくなり、耐圧の効果が顕著となるため、ＳＰＡＤであることが好ましい。

スイッチ１０４は、駆動電圧ＶＨが供給される制御線とＡＰＤ１０１に接続される。スイッチ１０４は、ＡＰＤのアノードおよびカソードのうちの一方のノードに接続される。そして、スイッチ１０４は、ＡＰＤのアノードとカソードの間の電位差をアバランシェ増倍させる第１の電位差とアバランシェ増倍させない第２の電位差とで切り替える。以下では第２の電位差から第１の電位差への切り替えをスイッチ１０４のオンともいい、第１の電位差から第２の電位差への切り替えをスイッチ１０４のオフともいう。スイッチ１０４は、クエンチ素子として機能する。スイッチ１０４は、アバランシェ増倍による信号増倍時に負荷回路（クエンチ回路）として機能し、ＡＰＤ１０１に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。また、スイッチ１０４は、クエンチ動作で電圧降下した分の電流を流すことにより、ＡＰＤ１０１に供給する電圧を所定の電位（駆動電圧ＶＨ）へと戻す働きを持つ（リチャージ動作）。すなわち、スイッチ１０４はＡＰＤ１０１におけるアバランシェ増倍の発生を制御する制御回路として機能する。

スイッチ１０４は、例えば、ＭＯＳトランジスタにより構成することができ、図１３では、スイッチ１０４がＰＭＯＳトランジスタである場合を示している。信号生成部２１５から供給されるスイッチ１０４の制御信号Ｐ＿ＣＬＫは、スイッチ１０４を構成するＭＯＳトランジスタのゲート電極に印加されている。本実施形態では、スイッチ１０４のゲート電極への印加電圧を制御することにより、スイッチ１０４のオンとオフとを制御している。

信号処理回路部１１０は、パルス変換部１０３、カウンタ回路２１１、選択回路２１２を有する。図１３では、信号処理回路部１１０は、パルス変換部１０３、カウンタ回路２１１、および選択回路２１２を有する。本明細書において、信号処理回路部１１０は、パルス変換部１０３、カウンタ回路２１１、選択回路２１２の少なくともいずれか１つを有していればよい。

パルス変換部１０３は、光子検出時に得られるＡＰＤ１０１のカソードの電位変化を整形して、パルス信号を出力する。パルス変換部１０３の入力側のノードをｎｏｄｅＡ、出力側のノードをｎｏｄｅＢとする。パルス変換部１０３は、ノードｎｏｄｅＡへの入力電位が所定の値以上か、それよりも低いかに応じて、ノードｎｏｄｅＢからの出力電位を変化させている。例えば、図１４において、ノードｎｏｄｅＡへの入力電位が判定閾値以上の高い電位となるとノードｎｏｄｅＢからの出力電位がローレベルとなる。そして、ノードｎｏｄｅＡへの入力電位が判定閾値よりも低い電位となると、ノードｎｏｄｅＢからの出力電位がハイレベルとなる。パルス変換部１０３としては、例えば、インバータ回路が用いられる。図１３では、パルス変換部１０３としてインバータを一つ用いた例を示したが、複数のインバータを直列接続した回路を用いてもよいし、波形整形効果があるその他の回路を用いてもよい。

ＡＰＤ１０１でのアバランシェ増倍に応じてスイッチ１０４を用いたクエンチ動作とリチャージ動作とを行うことが可能であるが、光子の検出タイミングによっては出力信号として判定されない場合がある。例えば、ＡＰＤでアバランシェ増倍が生じてノードｎｏｄｅＡの電位がローレベルとなり、リチャージ動作が行われているときを想定する。一般的に、パルス変換部１０３の判定閾値はＡＰＤでアバランシェ増倍が生じる電位差よりも高い電位に設定される。リチャージ動作によりノードｎｏｄｅＡの電位が判定閾値よりも低い状態で且つＡＰＤでのアバランシェ増倍可能な電位のときに光子が入射すると、ＡＰＤでアバランシェ増倍が生じてｎｏｄｅＡの電圧が下がる。つまり、判定閾値よりも低い電圧でｎｏｄｅＡの電位が下がるため、光子を検出しているにも関わらず、ノードｎｏｄｅＢからの出力電位が変化しない。したがって、アバランシェ増倍が生じているにも関わらず、信号として判定されなくなる。特に、高照度下においては、光子が短い期間で連続して入るため、信号として判定されにくくなる。これにより、高照度であるにも関わらず、実際の光子の入射数と出力された信号とが乖離しやすい。

これに対して、スイッチ１０４に制御信号Ｐ＿ＣＬＫを印加してスイッチ１０４のオンとオフとを切り替えることにより、短時間に光子が連続してＡＰＤへと入る場合にも信号として判定することが可能となる。図１４では、制御信号Ｐ＿ＣＬＫは繰り返し周期のパルス信号である例を説明する。言い換えると、図１４では、所定のクロック周波数でスイッチ１０４のオンオフが切り替えられる形態を説明する。しかしながら、光電変換装置の消費電力の増大を抑制する効果は、パルス信号が繰り返し周期の信号でなくても得ることは可能である。

カウンタ回路２１１は、パルス変換部１０３から出力されたパルス信号をカウントし、カウント値を保持する。また、駆動線２１３を介して制御パルスｐＲＥＳが供給されたとき、カウンタ回路２１１に保持された信号がリセットされる。

選択回路２１２には、図１２の垂直走査回路部１２０から、図１３の駆動線２１４（図１２では不図示）を介して制御パルスｐＳＥＬが供給され、カウンタ回路２１１と信号線１１３との電気的な接続、非接続を切り替える。選択回路２１２には、例えば、信号を出力するためのバッファ回路などを含む。図１３に示す出力信号ＯＵＴが画素から出力される信号である。

スイッチ１０４とＡＰＤ１０１との間や、画素部１００と信号処理回路部１１０との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えてもよい。同様に、画素部１００に供給される電圧ＶＨまたは電圧ＶＬの供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。

なお、図１３（ｂ）に示すように、信号生成部２１５は画素ごとに設けられていてもよい。図１３（ｂ）では、図１３（ａ）に示すパルス変換部１０３以降の回路や、信号生成部の図は両略している。なお、図１３（ａ）の信号生成部２１５は画素ごとにあるものとする。図１３（ｂ）は、画素内で論理回路をとり、スイッチ１０４にパルス信号を供給するか否か決定している。論理回路には、露光期間を制御する信号Ｐ＿ＥＸＰと制御信号Ｐ＿ＣＬＫを制御する入力信号Ｐ＿ＣＬＫ＿ＩＮが入力される。そして反転する信号が出力される。例えば、露光期間を制御する信号Ｐ＿ＥＸＰがローレベルで且つ入力信号Ｐ＿ＣＬＫ＿ＩＮがローレベルの場合には、制御信号Ｐ＿ＣＬＫからハイレベルの信号が出力される。つまり、スイッチがオフとなる。また、露光期間を制御する信号Ｐ＿ＥＸＰがハイレベルで且つ入力信号Ｐ＿ＣＬＫ＿ＩＮがハイレベルの場合には、制御信号Ｐ＿ＣＬＫからローレベルの信号が出力される。つまり、スイッチがオンとなる。また、露光期間を制御する信号Ｐ＿ＥＸＰと入力信号Ｐ＿ＣＬＫ＿ＩＮとの一方がローレベルの場合には、制御信号Ｐ＿ＣＬＫとしてハイレベルの信号が出力される。つまり、スイッチ１０４がオフになる。このように画素ごとにスイッチを制御することが好ましい。なお、図１３（ｂ）の回路図を用いる場合には、後述の第２の実施形態で説明するように、露光期間Ｐがローレベルになると、制御信号Ｐ＿ＣＬＫはハイレベルのまま維持される。つまり、スイッチはオフとなる。

図１４は、スイッチの制御信号Ｐ＿ＣＬＫ、ノードｎｏｄｅＡの電位、ノードｎｏｄｅＢの電位、出力信号の関係を模式的に示した図である。本実施形態では、制御信号Ｐ＿ＣＬＫがハイレベルの場合にＡＰＤへと駆動電圧ＶＨが供給されにくい状態となり、制御信号Ｐ＿ＣＬＫがローレベルの場合にＡＰＤへと駆動電圧ＶＨが供給される状態となる。制御信号Ｐ＿ＣＬＫがハイレベルとは、例えば、１Ｖであり、制御信号Ｐ＿ＣＬＫがローレベルとは、例えば、０Ｖである。制御信号Ｐ＿ＣＬＫがハイレベルの場合にスイッチはオフとなり、制御信号Ｐ＿ＣＬＫがローレベルの場合にスイッチはオンとなる。制御信号Ｐ＿ＣＬＫがハイレベルの場合におけるスイッチの抵抗値は、制御信号Ｐ＿ＣＬＫがローレベルの場合におけるスイッチの抵抗値よりも高くなる。制御信号Ｐ＿ＣＬＫがハイレベルの場合は、ＡＰＤでアバランシェ増倍が生じてもリチャージ動作が行われにくいため、ＡＰＤへと供給される電位がＡＰＤの降伏電圧以下の電位となる。したがって、ＡＰＤでのアバランシェ増倍動作が停止する。

図１３に示すように、スイッチ１０４を１つのトランジスタで構成し、１つのトランジスタでクエンチ動作とリチャージ動作とを行うことが好ましい。これにより、クエンチ動作とリチャージ動作とをそれぞれ異なる回路素子で行う場合に比べて、回路数を減らすことが可能となる。特に、各画素がカウンタ回路を有し、画素ごとにＳＰＡＤの信号を読み出す場合には、カウンタ回路を配置するためスイッチに用いる回路面積を小さくすることが好ましく、１つのトランジスタでスイッチ１０４を構成することによる効果が顕著となる。

時刻ｔ１において、制御信号Ｐ＿ＣＬＫはハイレベルからローレベルへと変化して、スイッチがオンとなり、ＡＰＤのリチャージ動作が開始される（リチャージ状態）。これにより、ＡＰＤのカソードの電位がハイレベルへと遷移する。そして、ＡＰＤのアノードとカソードへと印加される電位の電位差がアバランシェ増倍可能な状態となる。カソードの電位はノードｎｏｄｅＡと同じである。したがって、カソードの電位がローレベルからハイレベルへと遷移するときに、時刻ｔ２でノードｎｏｄｅＡの電位は判定閾値以上となる。このとき、ノードｎｏｄｅＢから出力されるパルス信号は反転して、ハイレベルからローレベルとなる。その後、ＡＰＤ１０１には、駆動電圧ＶＨ－駆動電圧ＶＬの電位差が印加される状態となる。制御信号Ｐ＿ＣＬＫがハイレベルとなり、スイッチはオフとなる。

次に、時刻ｔ３において、光子がＡＰＤ１０１に入射すると、ＡＰＤ１０１でアバランシェ増倍が生じ、カソードの電圧は降下する。つまり、ノードｎｏｄｅＡの電圧は降下する。電圧降下量がさらに大きくなり、ＡＰＤ１０１に印加される電圧差が小さくなると、時刻ｔ２のようにＡＰＤ１０１のアバランシェ増倍が停止し、ノードｎｏｄｅＡの電圧レベルはある一定値以上降下しなくなる。ノードｎｏｄｅＡの電圧が降下する途中でｎｏｄｅＡの電圧が判定閾値よりも低くなると、ノードｎｏｄｅＢの電圧はローレベルからハイレベルとなる。つまり、ノードｎｏｄｅＡにおいて出力波形が判定閾値を越えた部分は、パルス変換部１０３で波形整形され、ｎｏｄｅＢで信号として出力される。そして、カウンタ回路でカウントされ、カウンタ回路から出力されるカウンタ信号のカウント値が１ＬＳＢ分増加する。

時刻ｔ３と時刻ｔ４の間にＡＰＤに光子が入射しているが、スイッチがオフでノードｎｏｄｅＡがフローティングの状態（待機状態）であり、ＡＰＤ１０１への印加電圧がアバランシェ増倍可能な電位差となっていない。そのため、ノードｎｏｄｅＡの電圧レベルは判定閾値を超えない。

時刻ｔ４において、制御信号Ｐ＿ＣＬＫがハイレベルからローレベルに変わり、スイッチがオンとなる。これに伴い、ノードｎｏｄｅＡには駆動電圧ＶＨから電圧降下分を補う電流が流れ、ノードｎｏｄｅＡの電圧は元の電圧レベルへと遷移する。このとき、時刻ｔ５でノードｎｏｄｅＡの電圧が判定閾値以上となるため、ノードｎｏｄｅＢのパルス信号は反転し、ハイレベルからローレベルになる。

時刻ｔ６において、ノードｎｏｄｅＡは元の電圧レベルに静定し、制御信号Ｐ＿ＣＬＫはローレベルからハイレベルになる。したがって、スイッチはオフとなる。以降においても、時刻ｔ１から時刻ｔ６で説明したように制御信号Ｐ＿ＣＬＫや光子の入射に応じて各ノードや信号線などの電位が変化する。

（第６の実施形態）
本実施形態による光電変換システムについて、図１５を用いて説明する。図１５は、本実施形態による光電変換システムの概略構成を示すブロック図である。

上記第１～第５実施形態で述べた光電変換装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図１５には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図１５に例示した光電変換システムは、光電変換装置の一例である撮像装置１００４、被写体の光学像を撮像装置１００４に結像させるレンズ１００２を備える。さらに、レンズ１００２を通過する光量を可変にするための絞り１００３、レンズ１００２の保護のためのバリア１００１を有する。レンズ１００２及び絞り１００３は、撮像装置１００４に光を集光する光学系である。撮像装置１００４は、上記のいずれかの実施形態の光電変換装置であって、レンズ１００２により結像された光学像を電気信号に変換する。

光電変換システムは、また、撮像装置１００４より出力される出力信号の処理を行うことで画像を生成する画像生成部である信号処理部１００７を有する。信号処理部１００７は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部１００７は、撮像装置１００４が設けられた半導体基板に形成されていてもよいし、撮像装置１００４とは別の半導体基板に形成されていてもよい。

光電変換システムは、更に、画像データを一時的に記憶するためのメモリ部１０１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１０１３を有する。更に光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１０１２、記録媒体１０１２に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１０１１を有する。なお、記録媒体１０１２は、光電変換システムに内蔵されていてもよく、着脱可能であってもよい。

更に光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１００９、撮像装置１００４と信号処理部１００７に各種タイミング信号を出力するタイミング発生部１００８を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された出力信号を処理する信号処理部１００７とを有すればよい。

撮像装置１００４は、撮像信号を信号処理部１００７に出力する。信号処理部１００７は、撮像装置１００４から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部１００７は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置（撮像装置）を適用した光電変換システムを実現することができる。

（第７の実施形態）
本実施形態の光電変換システム及び移動体について、図１６を用いて説明する。図１６は、本実施形態の光電変換システム及び移動体の構成を示す図である。

図１６（ａ）は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム１３００は、撮像装置１３１０を有する。撮像装置１３１０は、上記のいずれかの実施形態に記載の光電変換装置である。光電変換システム１３００は撮像装置１３１０により取得された複数の画像データに対し画像処理を行う画像処理部１３１２と、光電変換システム１３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部１３１４を有する。また、光電変換システム１３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部１３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部１３１８と、を有する。ここで、視差取得部１３１４や距離取得部１３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部１３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

光電変換システム１３００は車両情報取得装置１３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム１３００は、衝突判定部１３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御部である制御ＥＣＵ１３３０が接続されている。また、光電変換システム１３００は、衝突判定部１３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置１３４０とも接続されている。例えば、衝突判定部１３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ１３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザーに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム１３００で撮像する。図１０図１６（ｂ）に、車両前方（撮像範囲１３５０）を撮像する場合の光電変換システムを示した。車両情報取得装置１３２０が、光電変換システム１３００ないしは撮像装置１３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

（第８の実施形態）
本実施形態の光電変換システムについて、図１７を用いて説明する。図１７は、本実施形態の光電変換システムである距離画像センサの構成例を示すブロック図である。

図１７に示すように、距離画像センサ４０１は、光学系４０７、光電変換装置４０８、画像処理回路４０４、モニタ４０５、およびメモリ４０６を備えて構成される。そして、距離画像センサ４０１は、光源装置４０９から被写体に向かって投光され、被写体の表面で反射された光（変調光やパルス光）を受光することにより、被写体までの距離に応じた距離画像を取得することができる。

光学系４０７は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を光電変換装置４０８に導き、光電変換装置４０８の受光面（センサ部）に結像させる。

光電変換装置４０８としては、上述した各実施形態の光電変換装置が適用され、光電変換装置４０８から出力される受光信号から求められる距離を示す距離信号が画像処理回路４０４に供給される。

画像処理回路４０４は、光電変換装置４０８から供給された距離信号に基づいて距離画像を構築する画像処理を行う。そして、その画像処理により得られた距離画像（画像データ）は、モニタ４０５に供給されて表示されたり、メモリ４０６に供給されて記憶（記録）されたりする。

このように構成されている距離画像センサ４０１では、上述した光電変換装置を適用することで、画素の特性向上に伴って、例えば、より正確な距離画像を取得することができる。

（第９の実施形態）
本実施形態の光電変換システムについて、図１８を用いて説明する。図１８は、本実施形態の光電変換システムである内視鏡手術システムの概略的な構成の一例を示す図である。

図１８では、術者（医師）１１３１が、内視鏡手術システム１１５０を用いて、患者ベッド１１３３上の患者１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１５０は、内視鏡１１００と、術具１１１０と、内視鏡下手術のための各種の装置が搭載されたカート１１３４と、から構成される。

内視鏡１１００は、先端から所定の長さの領域が患者１１３２の体腔内に挿入される鏡筒１１０１と、鏡筒１１０１の基端に接続されるカメラヘッド１１０２と、から構成される。図示する例では、硬性の鏡筒１１０１を有するいわゆる硬性鏡として構成される内視鏡１１００を図示しているが、内視鏡１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

鏡筒１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１００には光源装置１２０３が接続されており、光源装置１２０３によって生成された光が、鏡筒１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

カメラヘッド１１０２の内部には光学系及び光電変換装置が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該光電変換装置に集光される。当該光電変換装置によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該光電変換装置としては、前述の各実施形態に記載の光電変換装置を用いることができる。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１３５に送信される。

ＣＣＵ１１３５は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１００及び表示装置１１３６の動作を統括的に制御する。さらに、ＣＣＵ１１３５は、カメラヘッド１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

表示装置１１３６は、ＣＣＵ１１３５からの制御により、当該ＣＣＵ１１３５によって画像処理が施された画像信号に基づく画像を表示する。

光源装置１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１００に供給する。

入力装置１１３７は、内視鏡手術システム１１５０に対する入力インターフェースである。ユーザーは、入力装置１１３７を介して、内視鏡手術システム１１５０に対して各種の情報の入力や指示入力を行うことができる。

処置具制御装置１１３８は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１２の駆動を制御する。

内視鏡１１００に術部を撮影する際の照射光を供給する光源装置１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

また、光源装置１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

また、光源装置１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用する。具体的には、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

（第１０の実施形態）
本実施形態の光電変換システムについて、図１９（ａ）、（ｂ）を用いて説明する。図１９（ａ）は、本実施形態の光電変換システムである眼鏡１６００（スマートグラス）を説明する。眼鏡１６００には、光電変換装置１６０２を有する。光電変換装置１６０２は、上記の各実施形態に記載の光電変換装置である。また、レンズ１６０１の裏面側には、ＯＬＥＤやＬＥＤ等の発光装置を含む表示装置が設けられていてもよい。光電変換装置１６０２は１つでもよいし、複数でもよい。また、複数種類の光電変換装置を組み合わせて用いてもよい。光電変換装置１６０２の配置位置は図１０（ａ）に限定されない。

眼鏡１６００は、制御装置１６０３をさらに備える。制御装置１６０３は、光電変換装置１６０２と上記の表示装置に電力を供給する電源として機能する。また、制御装置１６０３は、光電変換装置１６０２と表示装置の動作を制御する。レンズ１６０１には、光電変換装置１６０２に光を集光するための光学系が形成されている。

図１９（ｂ）は、１つの適用例に係る眼鏡１６１０（スマートグラス）を説明する。眼鏡１６１０は、制御装置１６１２を有しており、制御装置１６１２に、光電変換装置１６０２に相当する光電変換装置と、表示装置が搭載される。レンズ１６１１には、制御装置１６１２内の光電変換装置と、表示装置からの発光を投影するための光学系が形成されており、レンズ１６１１には画像が投影される。制御装置１６１２は、光電変換装置および表示装置に電力を供給する電源として機能するとともに、光電変換装置および表示装置の動作を制御する。制御装置は、装着者の視線を検知する視線検知部を有してもよい。視線の検知は赤外線を用いてよい。赤外発光部は、表示画像を注視しているユーザーの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減する。

赤外光の撮像により得られた眼球の撮像画像から表示画像に対するユーザーの視線を検出する。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。

より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き（回転角度）を表す視線ベクトルが算出されることにより、ユーザーの視線が検出される。

本実施形態の表示装置は、受光素子を有する光電変換装置を有し、光電変換装置からのユーザーの視線情報に基づいて表示装置の表示画像を制御してよい。

具体的には、表示装置は、視線情報に基づいて、ユーザーが注視する第１の視界領域と、第１の視界領域以外の第２の視界領域とを決定される。第１の視界領域、第２の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。表示装置の表示領域において、第１の視界領域の表示解像度を第２の視界領域の表示解像度よりも高く制御してよい。つまり、第２の視界領域の解像度を第１の視界領域よりも低くしてよい。

また、表示領域は、第１の表示領域、第１の表示領域とは異なる第２の表示領域とを有し、視線情報に基づいて、第１の表示領域および第２の表示領域から優先度が高い領域を決定されてよい。第１の視界領域、第２の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。優先度の高い領域の解像度を、優先度が高い領域以外の領域の解像度よりも高く制御してよい。つまり優先度が相対的に低い領域の解像度を低くしてよい。

なお、第１の視界領域や優先度が高い領域の決定には、ＡＩを用いてもよい。ＡＩは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。ＡＩプログラムは、表示装置が有しても、光電変換装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して、表示装置に伝えられる。

視認検知に基づいて表示制御する場合、外部を撮像する光電変換装置を更に有するスマートグラスに好ましく適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。

例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態に含まれる。

また、上記第５の実施形態、第６の実施形態に示した光電変換システムは、光電変換装置を適用しうる光電変換システム例を示したものであって、本発明の光電変換装置を適用可能な光電変換システムは図１５乃至図１９に示した構成に限定されるものではない。第７の実施形態に示したＴｏＦシステム、第８の実施形態に示した内視鏡、第９の実施形態に示したスマートグラスについても同様である。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

なお、本開示は以下の構成を備える。

（構成１）
第１の画素は、第１のアバランシェフォトダイオードと、前記第１のアバランシェフォトダイオードに入射した光子の数に基づく信号をカウントする第１のカウント手段と、を有する。第２の画素は、第２のアバランシェフォトダイオードと、前記第２のアバランシェフォトダイオードに入射した光子の数に基づく信号をカウントする第２のカウント手段と、を有する。さらに、前記第１のカウント手段と前記第２のカウント手段のそれぞれにオフセット値を設定するオフセット付与手段と、を有する。前記第１のカウント手段は第１のオフセット値からカウンタ動作を開始し、前記第２のカウント手段は第２のオフセット値からカウンタ動作を開始することを特徴とする光電変換装置。

（構成２）
前記第１のカウント手段は第１のフリップフロップを含み、前記第２のカウント手段は第２のフリップフロップを含む。前記第１のフリップフロップの出力信号が第１のレベルから第２のレベルに切り替わる時、前記第２のフリップフロップの出力信号は前記第１のレベルまたは前記第２のレベルのいずれか一方に維持されていることを特徴とする構成１に記載の光電変換装置。

（構成３）
前記第１のカウント手段から出力される第１のカウント値から前記第１のオフセット値を減算する手段を有することを特徴とする構成１または構成２に記載の光電変換装置。

（構成４）
前記第２のカウント手段から出力される第２のカウント値から前記第２のオフセット値を減算する手段を有することを特徴とする構成１から構成３までのいずれかに記載の光電変換装置。

（構成５）
前記第１の画素を含む第１の画素ブロックと、前記第２の画素を含む第２の画素ブロックと、を有する。前記第１の画素ブロックに含まれる画素のそれぞれが有するカウント手段には前記第１のオフセット値が設定される。前記第２の画素ブロックに含まれる画素のそれぞれが有するカウント手段には前記第２のオフセット値が設定されることを特徴とする構成１から構成４までのいずれかに記載の光電変換装置。

（構成６）
前記第１の画素ブロックに含まれる画素のそれぞれが有するカウント手段の最大カウント値と、前記第２の画素ブロックに含まれる画素のそれぞれが有するカウント手段の最大カウント値と、が異なることを特徴とする構成５に記載の光電変換装置。

（構成７）
前記第１の画素と、前記第２の画素と、を含む複数の画素による画素アレイを有し、前記第１の画素ブロックは前記画素アレイの外周部であり、前記第２の画素ブロックは前記画素アレイの中央部である。前記第１の画素ブロックに含まれる画素の数は前記第２の画素ブロックに含まれる画素の数よりも多いことを特徴とする構成５または構成６に記載の光電変換装置。

（構成８）
前記第１のフリップフロップはＤフリップフロップであり、前記オフセット付与手段は、前記第１のフリップフロップの入力端子に信号を入力することを特徴とする請求項１から構成７までのいずれかに記載の光電変換装置。

（構成９）
前記第１のフリップフロップの出力端子はプリセット回路に接続され、前記オフセット付与手段から前記プリセット回路に入力されるプリセット信号に応じて前記第１のフリップフロップの入力端子に信号が入力されることを特徴とする構成８に記載の光電変換装置。

（構成１０）
第１の基板と、前記第１の基板に積層された第２の基板と、を備え、前記第１の基板は前記第１の画素と、前記第２の画素と、を有する。前記第２の基板は前記第１のカウント手段と、前記第２のカウント手段と、前記オフセット付与手段と、を有することを特徴とする構成１から構成９までのいずれかに記載の光電変換装置。

（構成１１）
構成１から構成１０までのいずれかに記載の光電変換装置と、前記光電変換装置が出力する信号を用いて画像を生成する信号処理部と、を有することを特徴とする光電変換システム。

（構成１２）
構成１から構成１０までのいずれかに記載の光電変換装置を備える移動体であって、前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。

１００ａ 第１の画素
１０１ａ 第１のアバランシェフォトダイオード
１１１ａ 第１のカウント手段
１００ｂ 第２の画素
１０１ｂ 第２のアバランシェフォトダイオード
１１１ｂ 第２のカウント手段
１１２ オフセット付与手段

Claims (12)

1. 第１のアバランシェフォトダイオードと、前記第１のアバランシェフォトダイオードに入射した光子の数に基づく信号をカウントする第１のカウント手段と、を有する第１の画素と、
   第２のアバランシェフォトダイオードと、前記第２のアバランシェフォトダイオードに入射した光子の数に基づく信号をカウントする第２のカウント手段と、を有する第２の画素と、
   前記第１のカウント手段と前記第２のカウント手段のそれぞれにオフセット値を設定するオフセット付与手段と、を有し、
   前記第１のカウント手段は第１のオフセット値からカウンタ動作を開始し、
   前記第２のカウント手段は第２のオフセット値からカウンタ動作を開始することを特徴とする光電変換装置。
2. 前記第１のカウント手段は第１のフリップフロップを含み、
   前記第２のカウント手段は第２のフリップフロップを含み、
   前記第１のフリップフロップの出力信号が第１のレベルから第２のレベルに切り替わる時、前記第２のフリップフロップの出力信号は前記第１のレベルまたは前記第２のレベルのいずれか一方に維持されていることを特徴とする請求項１に記載の光電変換装置。
3. 前記第１のカウント手段から出力される第１のカウント値から前記第１のオフセット値を減算する手段を有することを特徴とする請求項１に記載の光電変換装置。
4. 前記第２のカウント手段から出力される第２のカウント値から前記第２のオフセット値を減算する手段を有することを特徴とする請求項１に記載の光電変換装置。
5. 前記第１の画素を含む第１の画素ブロックと、前記第２の画素を含む第２の画素ブロックと、を有し、
   前記第１の画素ブロックに含まれる画素のそれぞれが有するカウント手段には前記第１のオフセット値が設定され、
   前記第２の画素ブロックに含まれる画素のそれぞれが有するカウント手段には前記第２のオフセット値が設定されることを特徴とする請求項１に記載の光電変換装置。
6. 前記第１の画素ブロックに含まれる画素のそれぞれが有するカウント手段の最大カウント値と、
   前記第２の画素ブロックに含まれる画素のそれぞれが有するカウント手段の最大カウント値と、が異なることを特徴とする請求項５に記載の光電変換装置。
7. 前記第１の画素と、前記第２の画素と、を含む複数の画素による画素アレイを有し、
   前記第１の画素ブロックは前記画素アレイの外周部であり、
   前記第２の画素ブロックは前記画素アレイの中央部であり、
   前記第１の画素ブロックに含まれる画素の数は前記第２の画素ブロックに含まれる画素の数よりも多いことを特徴とする請求項５に記載の光電変換装置。
8. 前記第１のフリップフロップはＤフリップフロップであり、
   前記オフセット付与手段は、前記第１のフリップフロップの入力端子に信号を入力することを特徴とする請求項２に記載の光電変換装置。
9. 前記第１のフリップフロップの出力端子はプリセット回路に接続され、
   前記オフセット付与手段から前記プリセット回路に入力されるプリセット信号に応じて前記第１のフリップフロップの入力端子に信号が入力されることを特徴とする請求項８に記載の光電変換装置。
10. 第１の基板と、前記第１の基板に積層された第２の基板と、を備え、
    前記第１の基板は前記第１の画素と、前記第２の画素と、を有し、
    前記第２の基板は前記第１のカウント手段と、前記第２のカウント手段と、前記オフセット付与手段と、を有することを特徴とする請求項１記載の光電変換装置。
11. 請求項１乃至請求項１０のいずれか一項に記載の光電変換装置と、
    前記光電変換装置が出力する信号を用いて画像を生成する信号処理部と、を有することを特徴とする光電変換システム。
12. 請求項１乃至１０のいずれか一項に記載の光電変換装置を備える移動体であって、
    前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。

Images