[go: up one dir, main page]

JP2023541621A - パワーモジュール及びその製造方法、コンバータ、並びに電子機器 - Google Patents

パワーモジュール及びその製造方法、コンバータ、並びに電子機器 Download PDF

Info

Publication number
JP2023541621A
JP2023541621A JP2023516656A JP2023516656A JP2023541621A JP 2023541621 A JP2023541621 A JP 2023541621A JP 2023516656 A JP2023516656 A JP 2023516656A JP 2023516656 A JP2023516656 A JP 2023516656A JP 2023541621 A JP2023541621 A JP 2023541621A
Authority
JP
Japan
Prior art keywords
power
drive board
chip
power module
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023516656A
Other languages
English (en)
Other versions
JP7691208B2 (ja
Inventor
ルゥオ，ウエンガン
ホウ，ジャオジォン
ワン，ジュンホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2023541621A publication Critical patent/JP2023541621A/ja
Application granted granted Critical
Publication of JP7691208B2 publication Critical patent/JP7691208B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92162—Sequential connecting processes the first connecting process involving a wire connector
    • H01L2224/92163—Sequential connecting processes the first connecting process involving a wire connector the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

パワーモジュール（１０）及びその製造方法が開示される。パワーモジュール（１０）は、パワーアセンブリ（１１）及びドライブボード（１２）を含む。パワーアセンブリ（１１）は、基板（１１１）、パワーチップ（１１２）、及びパッケージボディ（１１３）を含む。パワーチップ（１１２）は、基板（１１１）の実装面（１１１０）上に配置される。パッケージボディ（１１３）が、基板（１１１）上のパワーチップ（１１２）をパッケージングする。ドライブボード（１２）は、実装面（１１１０）とは反対側のパワーチップ（１１２）の側に位置してパッケージボディ（１１３）内に配置される。ドライブボード（１２）がパワーチップ（１１２）に電気的に接続される。当該パワーモジュールでは、ドライブボード（１２）とパワーアセンブリ（１１）との間の寄生パラメータを低減させることができ、それによりパワーモジュール（１０）の電気性能が向上される。

Description

この出願は、チップパッケージング技術の分野に関し、特に、パワーモジュール及びその製造方法、コンバータ、及び電子機器に関する。
パワーモジュールは、特定の機能に基づいて複数の電子パワーデバイスを組み合わせてパッケージングすることによって得られるモジュールである。従来技術では、パワーモジュールがドライブボードに接続され、パワーモジュールにパッケージングされたパワーチップのスイッチが、ドライブボードを用いることによって制御される。しかしながら、従来技術では、ドライブボードとパワーモジュール内のパワーチップとの間の寄生パラメータが過大であり、パワーモジュールの電気性能に影響を及ぼしてしまう。
この出願の実施形態は、ドライブボードとパワーモジュールとの間の寄生パラメータを低減させ、パワーモジュールの電気性能を向上させるためのパワーモジュールを保護する。
この出願の実施形態は更に、パワーモジュールの製造方法、パワーモジュールを含むコンバータ、及びコンバータを含む電子機器を保護する。
一態様によれば、この出願はパワーモジュールを保護する。当該パワーモジュールは、パワーアセンブリ及びドライブボードを含む。パワーアセンブリは、基板、パワーチップ、及びパッケージボディを含む。パワーチップは、基板の実装面上に配置される。パッケージボディが、基板上のパワーチップをパッケージングする。ドライブボードは、実装面とは反対側のパワーチップの側に位置してパッケージボディ内に配置される。ドライブボードがパワーチップに電気的に接続される。
この実施形態におけるパワーモジュールでは、ドライブボードがパワーアセンブリのパッケージボディ内に配置され、実装面とは反対側のパワーチップの側にドライブボードが位置することで、ドライブボードとパワーチップとの間の距離が短縮される。また、パワーチップとドライブボードとの間の接続ラインが短くなり、それにより、パワーチップとドライブボードとの間の接続ラインの寄生パラメータが効果的に低減され、すなわち、パワーモジュールの寄生パラメータが低減され、パワーモジュールの電気性能が向上される。さらに、パワーアセンブリのパッケージボディ内にドライブボードが配置され、すなわち、パワーアセンブリの内部にドライブボードが配置される。同一平面上にドライブボード及びパワーアセンブリを配置するのと比較して、これはパワーモジュールの平面的な面積を効果的に小さくすることができる。パワーアセンブリのためにパッケージボディが形成されるとき、パワーアセンブリの強度を確保するために、パワーアセンブリの厚さは通常５ｍｍよりも大きい。この厚さは、パワーアセンブリの厚さを増やすことなくパワーアセンブリのパッケージボディにドライブボードを埋め込むのを可能にするのに十分である。すなわち、パッケージボディ内にドライブボードを配置することはパワーアセンブリの厚さには影響せず、それにより、パワーモジュールの一体化が効果的に向上され、パッケージサイズが縮小され、パワーモジュールのコストが低減される。
理解され得ることには、寄生パラメータには主に、寄生インダクタンスと寄生抵抗との２つが存在する。寄生インダクタンスの大きさは主に２つの要因に影響され、１つは接続ラインの長さであり、接続ラインが長いほど大きい寄生インダクタンスをもたらし、もう１つは接続ラインで囲まれた面積であり、接続ラインで囲まれた面積が大きいほど大きい寄生インダクタンスをもたらす。寄生抵抗の場合、接続ラインが長いほど大きい寄生抵抗をもたらす。従って、この出願において、ドライブボードとパワーチップとの間のより短い距離は、ドライブボードとパワーチップとの間のより短い接続ラインを示し、接続ラインで囲まれる面積も小さくなり、それによりパワーモジュールの寄生インダクタンス及び寄生抵抗が効果的に低減され、パワーモジュールの電気性能が向上される。
一部の実施形態では、実装面に対して垂直な方向において、ドライブボードとパワーチップとの間の距離が、ドライブボードと実装面とは反対側のパッケージボディの表面との間の距離よりも小さい。この実施形態では、ドライブボードとパワーチップとの間の距離が、ドライブボードと実装面とは反対側のパッケージボディの表面との間の距離よりも小さいことを必要とすることで、ドライブボードとパワーチップとの間の距離が十分に短いことが確保され、それにより、ドライブボードとパワーチップとの間の接続ラインの寄生パラメータが十分に小さいことが確保され、パワーモジュールの電気性能が効果的に向上される。
一部の実施形態において、パワーアセンブリは更にピンを含む。ピンはドライブボードとパッケージボディの一部とを貫通する。ピンの一端が実装面上に配置されてパワーチップに電気的に接続され、ピンの他端がパッケージボディから露出される。ピンは、パワーチップと回路ボードとの間の電気接続を実現するように構成される。確かなことには、他の一実施形態において、パワーチップのピンは代わりに、パワーチップとドライブボードとの間の電気接続を実現するように構成されてもよい。あるいは、ピンはドライブボードを貫通しなくてもよい。あるいは、ピン以外の構造を用いてパワーチップを回路ボードに接続してもよい。
一部の実施形態において、ドライブボードはピンを介してパワーチップに電気的に接続される。具体的には、ピンがドライブボードに電気的に接続されることで、ドライブボードがパワーチップに電気的に接続される。ピンは、パワーチップとドライブボード上のドライブチップとの間の電気接続を実現することができ、また、パワーチップと外部の回路ボードとの間の電気接続を実現することもでき、それによりパワーモジュールの構造が単純になる。
一部の実施形態において、パワーモジュールは更に導電体を含む。導電体はパワーチップとドライブボードとの間に位置する。パワーチップは導電体を介してドライブボードに接続される。パワーアセンブリのパッケージボディ内にドライブボードが配置されるので、ドライブボードとパワーチップとの間の距離が短縮される。また、ドライブボードとパワーチップとの間に接続される接続ライン（導電体）が短くなり、それによりパワーモジュールの接続ラインの寄生パラメータが効果的に低減され、パワーモジュールの電気性能が向上される。
一部の実施形態において、導電体は銅棒であり、該銅棒の両端が、それぞれ、パワーチップ及びドライブボードに電気的に接続される。銅棒の長さは、ドライブボードとパワーチップとの間の距離に等しい。理解され得ることには、銅棒の長さ方向は銅棒内の電流の流れ方向であり、それ故に銅棒の長さは最短であり、それによりパワーモジュールの接続ラインの寄生パラメータが効果的に低減され、パワーモジュールの電気性能が向上される。
一部の実施形態において、導電体はリードフレームである。リードフレームは、互いに接続された第１端子及び第２端子を含む。第１端子がパワーチップに電気的に接続される。第２端子がドライブボードに電気的に接続される。この実装において、リードフレームはかなり良い通電能力を持ち、それによりパワーモジュールの寄生パラメータが効果的に低減されるとともに、パワーチップの放熱能力が効果的に向上される。また、リードフレームを介して２つのパワーチップを電気的に接続することもでき、それによりパワーモジュールの製造工程が効果的に削減され、パワーモジュールの生産効率が向上される。
一部の実施形態において、リードフレームは更に、第１端子に電気的に接続された第３端子を含み、第３端子はピンに電気的に接続される。具体的には、リードフレームは、ピンとパワーチップとの間の電気接続も実現することができ、それ故に、パワーチップとピンとを接続するために追加のリードを導入する必要がない。従って、パワーモジュールの構造がいっそう単純になり、パワーモジュールの製造工程が削減され、パワーモジュールの生産効率が向上される。また、リードと比較して、リードフレームの方が強力な通電能力及び小さい寄生パラメータを持ち、それ故に、パワーチップの放熱効果を更に向上させることができる。
一部の実施形態において、パッケージボディは、プラスチックパッケージングプロセスを用いて形成される。プラスチックパッケージングプロセスを用いて形成されたパッケージボディは良好な封止性能を持ち、それ故に、パッケージングされた構造体の耐湿性及び信頼性を向上させることができる。
一部の実施形態において、パワーモジュールは更にパッケージハウジングを含む。パワーアセンブリ及びドライブボードはパッケージハウジング内に収容される。パワーチップとは反対側のピンの端部がパッケージハウジングの外に延びる。パッケージボディは、ハウジングパッケージングプロセスを用いてパッケージハウジング内の隙間に注入される。この出願において、パッケージボディは、ハウジングパッケージングプロセスを用いて形成される。このプロセスは単純であり、それによりパワーモジュールの生産効率が効果的に向上される。
一部の実施形態において、ドライブボード及びパワーアセンブリは、パッケージングされた構造体を構成する。パワーチップとは反対側の基板の表面が裏面である。裏面はパッケージボディから露出される。パワーモジュールは更にヒートシンクを含む。ヒートシンクは、裏面と接触して、パッケージングされた構造体に固定される。基板の裏面がヒートシンクと直接接触することで、パワーチップの熱を素早くヒートシンクに伝え、そしてヒートシンクによって外部に伝えることができ、それによりパワーチップの放熱効率が効果的に向上される。
一部の実施形態において、ドライブボードは、中央領域と該中央領域を取り囲むエッジ領域とを含む。中央領域は、パワーアセンブリに対向して配置される。パッケージングされた構造体は取り付け穴を含む。取り付け穴は、エッジ領域に位置して、ドライブボードからパワーチップへの方向にドライブボードとパッケージボディとを貫通する。ヒートシンクは、取り付け穴を介してパッケージングされた構造体に接続される。エッジ領域及びエッジ領域に位置するパッケージボディは、パッケージングされた構造体の取り付け部として理解されることができ、それ故に、パッケージングされた構造体は、該取り付け部を用いて別のコンポーネントに固定される。
一部の実施形態において、パワーチップとは反対側のエッジ領域の表面を通じてネジが固定されるように、パワーチップとは反対側のエッジ領域の表面がパッケージボディから露出される。パッケージボディは脆い材料で作製され、パッケージボディは大きい応力の下で破損しやすい。エッジ領域にパッケージボディは配置されないので、ネジが締め付け力を直接的にドライブボードに伝え、それにより、パッケージボディにかかる応力が低減され、ネジが締め付け力を直接的にパッケージボディに伝えることによってパッケージボディが割れるリスクが回避される。
一部の実施形態において、２つのパワーアセンブリが存在する。２つのパワーアセンブリの実装面が、互いに対向して配置されて互いに電気的に接続される。２つのパワーアセンブリのパッケージボディが接続される。ドライブボードは、２つのパワーアセンブリの間に配置されて少なくとも一方のパワーアセンブリに電気的に接続される。この実施形態では、２つのパワーアセンブリの間にドライブボードが埋め込まれて、ドライブボードと２つのパワーアセンブリのパワーチップとの間の距離が短縮され、ドライブボードと２つのパワーアセンブリのパワーチップとの間の接続ラインが更に短縮され、それにより接続ラインの寄生パラメータが効果的に低減され、パワーモジュールの電気性能が向上される。
第２の態様によれば、この出願はコンバータを保護する。当該コンバータは、回路ボードと、上述の実施形態のうちのいずれかの実施形態に従ったパワーモジュールとを含む。パワーモジュールが回路ボードに電気的に接続される。この出願で提供されるパワーモジュールを有するコンバータの一体化及び電気性能が効果的に向上される。
第３の態様によれば、この出願は電子機器を保護する。当該電子機器は上述のコンバータを含み、コンバータが当該電子機器の電気信号を変換するように構成される。この出願で提供されるコンバータを有する電子機器の一体化及び電気性能が効果的に向上される。
第４の態様によれば、この出願はパワーモジュールの製造方法を保護する。当該製造方法は、
第１のパワーボードを用意し、該第１のパワーボードは、基板と、該基板の実装面上に配置されたパワーチップとを含み、
ドライブボードを用意し、該ドライブボードを実装面とは反対側のパワーチップの側に配置し、且つ該ドライブボードをパワーチップに電気的に接続することで、パッケージング対象の構造体を形成し、
パッケージボディを用いてパッケージング対象の構造体をパッケージングすることで、パワーモジュールを形成する、ことを含む。
この出願におけるパワーモジュールの製造方法では、実装面とは反対側のパワーチップの側にドライブボードが配置され、ドライブボードがパワーチップに電気的に接続されて、パッケージング対象の構造体を形成し、そして、パッケージング対象の構造体がパッケージングされて、パッケージングされた構造体を形成する。具体的には、ドライブボードとパワーチップとを共にパッケージングすることで、ドライブボードとパワーチップとの間の距離を短くすることができる。また、パワーチップとドライブボードとの間の接続ラインが短くなり、それによりパワーチップとドライブボードとの間の接続ラインの寄生パラメータが効果的に低減され、すなわち、パワーモジュールの寄生パラメータが低減され、パワーモジュールの電気性能が向上される。さらに、ドライブボードと第１のパワーボードとが共にパッケージングされる。同一平面上にドライブボード及び第１のパワーボードを配置するのと比較して、これはパワーモジュールの平面的な面積を効果的に小さくすることができる。第１のパワーボードのパッケージングの際に、パッケージング後の第１のパワーボードの強度を確保するために、パッケージング後の第１のパワーボードの厚さは通常５ｍｍよりも大きい。この厚さは、第１のパワーボードの厚さを増やすことなくドライブボード及び第１のパワーボードが共にパッケージングされることを可能にするのに十分である。すなわち、ドライブボード及び第１のパワーボードを共にパッケージングすることは、パッケージング後に得られる厚さには影響せず、それにより、パワーモジュールの一体化が効果的に向上され、パッケージサイズが縮小され、パワーモジュールのコストが低減される。
一部の実施形態において、当該製造方法は更に、ドライブボードを実装面とは反対側のパワーチップの側に配置することの前に、実装面とは反対側のパワーチップの表面上に、パワーチップに電気的に接続された導電体を形成することを含み、ドライブボードが実装面とは反対側のパワーチップの側に配置されるときに、ドライブボードが導電体に電気的に接続される。導電体は、後続プロセスでパワーチップをドライブボードに接続して、パワーモジュールの寄生パラメータを低減させるとともに、パワーモジュールの電気性能を向上させるように構成される。
一部の実施形態において、導電体は銅棒であり、又は導電体はリードフレームである。銅棒の長さは、ドライブボードとパワーチップとの間の距離に等しい。理解され得ることには、銅棒の長さ方向は銅棒内の電流の流れ方向であり、それ故に、銅棒の長さは最短であり、すなわち、ドライブボードとパワーチップとの間の接続ラインが最短であり、それによりパワーモジュールの接続ラインの寄生パラメータが効果的に低減され、パワーモジュールの電気性能が向上される。導電体がリードフレームである場合、リードフレームが、ピンとパワーチップとの間の電気接続と２つのパワーチップの間の電気接続との両方を実現し、それ故に、パワーチップとピンとを接続するため及び２つのパワーチップ同士を接続するために追加のリードを導入する必要がない。従って、パワーモジュールの構造がいっそう単純になり、パワーモジュールの製造工程が削減され、パワーモジュールの生産効率が向上される。また、リードと比較して、リードフレームの方が強力な通電能力及び小さい寄生パラメータを持ち、それ故に、パワーチップの放熱効果を更に向上させることができる。
一部の実施形態において、当該製造方法は更に、パワーチップが基板の実装面上に配置されるときに、ピンを実装面に固定することを含み、ドライブボードが実装面とは反対側のパワーチップの側に配置されるときに、ピンがドライブボードを貫通する。これは、パワーモジュールの製造工程を削減し、生産コストを低減させ、パワーモジュールの生産効率を向上させる助けとなる。
一部の実施形態において、当該製造方法は更に、ドライブボードが第１のパワーボードに電気的に接続された後に、第２のパワーボードを用意し、該第２のパワーボードを第１のパワーボードとは反対側のドライブボードの側に配置し、且つ該第２のパワーボードを第１のパワーボードに電気的に接続することで、パッケージング対象の構造体を形成することを含む。この実施形態では、２つのパワーボードの間にドライブボードが埋め込まれて、ドライブボードと２つのパワーボードのパワーチップとの間の距離が短縮され、ドライブボードと２つのパワーボードのパワーチップとの間の接続ラインが更に短縮され、それにより接続ラインの寄生パラメータが効果的に低減され、パワーモジュールの電気性能が向上される。
一部の実施形態において、パッケージング対象の構造体は、プラスチックパッケージングプロセスを用いてパッケージングされる。この実施形態において、プラスチックパッケージングプロセスを用いて形成されたパワーモジュールは良好な封止性能を持ち、それ故に、パワーモジュールの耐湿性及び信頼性を向上させることができる。
一部の実施形態において、パッケージング対象の構造体をパッケージングするための特定の一方法は次のとおりである：パッケージハウジングを用意し、パッケージハウジング内にパッケージング対象の構造体を固定し、そして、パッケージハウジング内の隙間を充たすようにパッケージハウジング内に接着剤を注入する。この実施形態では、ハウジングパッケージングプロセスを用いてパッケージボディが形成される。このプロセスは単純であり、それによりパワーモジュールの生産効率が効果的に向上される。
一部の実施形態において、パッケージボディとパッケージング対象の構造体とで、パッケージングされた構造体を構成し、パワーチップとは反対側の基板の表面が裏面であり、当該製造方法は更に、ヒートシンクを用意し、パッケージングされた構造体にヒートシンクを固定し、ヒートシンクを裏面と接触させてパワーチップの放熱効率を向上させることを含む。
一部の実施形態において、ドライブボードは、中央領域と該中央領域を取り囲むエッジ領域とを含み、中央領域は、パワーアセンブリに対向して配置され、エッジ領域はビアを含み、当該製造方法は更に、パッケージング対象の構造体のパッケージングに際し、ビア及びパッケージボディを貫通する取り付け穴を形成することを含む。パッケージングされた構造体にヒートシンクを固定する具体的な一工程は次のとおりである：ネジが取り付け穴を通り抜けて、ヒートシンクに締め付けられる。確かなことには、他の一実施形態において、ヒートシンクは代わりに、ネジを用いて又は別の固定方式で、パッケージングされた構造体に固定されてもよい。あるいは、パッケージングされた構造体は代わりに、例えばボンディング又はクランピングなどの別の接続方式でヒートシンクに固定されてもよい。
この実施形態におけるパワーモジュールでは、ドライブボードがパワーアセンブリのパッケージボディ内に配置され、実装面とは反対側のパワーチップの側にドライブボードが位置することで、ドライブボードとパワーチップとの間の距離が短縮される。また、パワーチップとドライブボードとの間の接続ラインが短くなり、それにより、パワーチップとドライブボードとの間の接続ラインの寄生パラメータが効果的に低減され、すなわち、パワーモジュールの寄生パラメータが低減され、パワーモジュールの電気性能が向上される。
この出願の一実施形態に従った電子機器の構造の概略図である。 図１に示した電子機器のコンバータの部分構造の概略図である。 図２に示したコンバータのパワーモジュールの第１実施形態の構造の概略図である。 図３に示したパワーモジュールの他の一実装の構造の概略図である。 図２に示したコンバータのパワーモジュールの第２実施形態の構造の概略図である。 図２に示したコンバータのパワーモジュールの第３実施形態の構造の概略図である。 図２に示したコンバータのパワーモジュールの第４実施形態の構造の概略図である。 図３に示したパワーモジュールの製造方法の概略フローチャートである。 図９－図２１は、図８に示した製造方法の具体的な概略フローチャートである。 図９－図２１は、図８に示した製造方法の具体的な概略フローチャートである。 図９－図２１は、図８に示した製造方法の具体的な概略フローチャートである。 図９－図２１は、図８に示した製造方法の具体的な概略フローチャートである。 図９－図２１は、図８に示した製造方法の具体的な概略フローチャートである。 図９－図２１は、図８に示した製造方法の具体的な概略フローチャートである。 図９－図２１は、図８に示した製造方法の具体的な概略フローチャートである。 図９－図２１は、図８に示した製造方法の具体的な概略フローチャートである。 図９－図２１は、図８に示した製造方法の具体的な概略フローチャートである。 図９－図２１は、図８に示した製造方法の具体的な概略フローチャートである。 図９－図２１は、図８に示した製造方法の具体的な概略フローチャートである。 図９－図２１は、図８に示した製造方法の具体的な概略フローチャートである。 図９－図２１は、図８に示した製造方法の具体的な概略フローチャートである。
以下、この出願の実施形態内の添付図面を参照して、この出願の実施形態を説明する。
図１は、この出願の一実施形態に従った電子機器１００の構造の概略図である。
電子機器１００は、コンバータ１とハウジング２とを含む。コンバータ１はハウジング２に収容され、コンバータ１は電子機器１００の電気信号を変換するように構成される。この実施形態における電子機器１００は、以下に限られないが、例えば風力タービン、太陽光発電機、電気自動車、及び大型家電などの、コンバータ１を備えた電子機器１００を含む。この出願で提供されるコンバータ１を備えた電子機器１００の一体化及び電気性能が効果的に向上される。
図２は、図１に示した電子機器１００のコンバータ１の部分構造の概略図である。
コンバータ１は、パワーモジュール１０と回路ボード２０とを含む。パワーモジュール１０は回路ボード２０に取り付けられ、回路ボード２０がパワーモジュール１０に電気的に接続されてパワーモジュール１０を制御する。この実施形態におけるコンバータ１は、以下に限られないが、例えば直流－交流変換器及び直流－直流変換器などの、パワーモジュール１０を備えたコンバータを含む。この出願で提供されるパワーモジュール１０を備えたコンバータ１の一体化及び電気性能が効果的に向上される。
図３は、図２に示したコンバータ１のパワーモジュール１０の第１実施形態の構造の概略図である。
パワーモジュール１０は、パワーアセンブリ１１及びドライブボード１２を含む。パワーアセンブリ１１は、基板１１１、パワーチップ１１２、及びパッケージボディ１１３を含む。パワーチップ１１２は、基板１１１の実装面１１１０上に配置される。パッケージボディ１１３が、基板１１１上のパワーチップ１１２をパッケージングする。ドライブボード１２は、実装面１１１０とは反対側のパワーチップ１１２の側に位置してパッケージボディ１１３内に配置され、パワーアセンブリ１１とともにパッケージングされた構造体１３を形成する。ドライブボード１２がパワーチップ１１２に電気的に接続され、動作させるべくパワーチップ１１２を駆動する。理解され得ることには、パッケージボディ１１３がドライブボード１２及び基板１１１上のパワーチップ１１２をパッケージングして、パッケージングされた構造体１３を形成する。
この実施形態におけるパワーモジュール１０では、ドライブボード１２がパワーアセンブリ１１のパッケージボディ１１３内に配置され、実装面１１１０とは反対側のパワーチップ１１２の側にドライブボード１２が位置することで、ドライブボード１２とパワーチップ１１２との間の距離が短縮される。また、パワーチップ１１２とドライブボード１２との間の接続ラインが短くなり、それにより、パワーチップ１１２とドライブボード１２との間の接続ラインの寄生パラメータが効果的に低減され、すなわち、パワーモジュール１０の寄生パラメータが低減され、パワーモジュール１０の電気性能が向上される。さらに、パワーアセンブリ１１のパッケージボディ１１３内にドライブボード１２が配置され、すなわち、パワーアセンブリ１１の内部にドライブボード１２が配置される。同一平面上にドライブボード１２及びパワーアセンブリ１１を配置するのと比較して、これはパワーモジュール１０の平面的な面積を効果的に小さくすることができる。パワーアセンブリ１１のためにパッケージボディ１１３が形成されるとき、パワーアセンブリ１１の強度を確保するために、パワーアセンブリ１１の厚さは通常５ｍｍよりも大きい。この厚さは、パワーアセンブリ１１の厚さを増やすことなくパワーアセンブリ１１のパッケージボディ１１３にドライブボード１２を埋め込むのを可能にするのに十分である。すなわち、パッケージボディ１１３内にドライブボード１２を配置することはパワーアセンブリ１１の厚さには影響せず、それにより、パワーモジュール１０の一体化が効果的に向上され、パッケージサイズ１１３が縮小され、パワーモジュール１０のコストが低減される。
理解され得ることには、寄生パラメータには主に、寄生インダクタンスと寄生抵抗との２つが存在する。寄生インダクタンスの大きさは主に２つの要因に影響され、１つは接続ラインの長さであり、接続ラインが長いほど大きい寄生インダクタンスをもたらし、もう１つは接続ラインで囲まれた面積であり、接続ラインで囲まれた面積が大きいほど大きい寄生インダクタンスをもたらす。寄生抵抗の場合、接続ラインが長いほど大きい寄生抵抗をもたらす。従って、この出願において、ドライブボード１２とパワーチップ１１２との間のより短い距離は、ドライブボード１２とパワーチップ１１２との間のより短い接続ラインを示し、接続ラインで囲まれる面積も小さくなり、それによりパワーモジュール１０の寄生インダクタンス及び寄生抵抗が効果的に低減され、パワーモジュール１０の電気性能が向上される。
基板１１１は、支持板ａ１、ライン層ａ２、及び金属層ａ３を含む。ライン層ａ２及び金属層ａ３は、それぞれ、支持板ａ１の２つの反対側の表面に形成され、ライン層ａ２及び金属層ａ３がそれぞれ支持板ａ１の２つの面に位置することで、支持板ａ１の平坦性を確保して支持板ａ１の反りを防止する。支持板ａ１とは反対側のライン層ａ２の表面が実装面１１１０であり、すなわち、支持板ａ１とは反対側のライン層ａ２の表面にパワーチップ１１２が配置される。パワーチップ１１２とは反対側の基板１１１の表面は裏面１１１１であり、すなわち、支持板ａ１とは反対側の金属層ａ３の表面が裏面１１１１であり、裏面１１１１はパッケージボディ１１３から露出される。ライン層ａ２は、パワーチップ１１２と別のデバイスとの間の電気接続を実現するように構成されることができ、あるいは、パワーチップ１１２同士間の電気接続を実現するように構成されることができる。金属層ａ３の裏面１１１１がパッケージボディ１１３から露出されるので、金属層ａ３はパワーチップ１１２の熱を外部に効果的に伝えることができ、それによりパワーチップ１１２の放熱効率が向上される。また、金属層ａ３は更に基板１１１の強度を効果的に高めることができる。
この実施形態において、支持板ａ１は、例えばセラミックなどの絶縁放熱材料で作製され得る。セラミックは、例えば、酸化アルミニウム、窒化ケイ素、又は窒化アルミニウムなどのセラミック材料とし得る。セラミック材料は良好な放熱効果を有し、パワーチップ１１２に関する熱を素早く放散することができる。ライン層ａ２及び金属層ａ３は、例えば、銅、ニッケル、又はアルミニウム材料などの金属材料で作製され、パワーチップ１１２に関する熱を素早く放散することができる。ライン層ａ２と金属層ａ３は同じ材料で作製されてもよいし、異なる材料で作製されてもよい。また、ライン層ａ２は更に、パワーチップ１１２と別のラインとの間の電気接続を実現するように構成される。確かなことには、他の一実施形態において、支持板ａ１は代わりに他の絶縁材料で作製されてもよい。
この実施形態において、ライン層ａ２は第１ラインａ２１及び第２ラインａ２２を含んでいる。第２ラインａ２２は第１ラインａ２１の両側に位置する。支持板ａ１とは反対側の第１ラインａ２１及び第２ラインａ２２の表面が一緒になって実装面１１１０を構成する。第１ラインａ２１上にパワーチップ１１２が配置され、パワーチップ１１２はリードを介して第２ラインａ２２に接続される。確かなことには、パワーチップ１１２は代わりに他の導電構造を用いて第２ラインａ２２に接続されてもよく、第２ラインａ２２は別の素子に接続される。すなわち、第２ラインａ２２は、パワーチップ１１２と別の素子との間の接続を実現するように構成される。確かなことには、他の一実施形態において、ライン層ａ２の構造は上述の説明に限定されず、ライン層ａ２の具体的な構造はパワーチップ１１２の接続要件に従って構成され得る。
この実施形態において、１つ以上のパワーチップ１１２が存在し得る。例えば、図３では、２つのパワーチップ１１２がある。２つのパワーチップ１１２は間隔を置いて第１ラインａ２１上に配置され、２つのパワーチップ１１２同士がリードを介して電気的に接続される。リード接続プロセスは成熟したものであり且つ単純であり、低いコストを有する。パワーチップ１１２は、絶縁ゲートバイポーラトランジスタ（insulated gate bipolar transistor、ＩＧＢＴ）、金属酸化膜半導体電界効果トランジスタ（metal-oxide semiconductor field-effect transistor、ＭＯＳＦＥＴ）、及び／又はダイオードとし得る。パワーチップ１１２は、溶接、ボンディング、又はこれらに類するものによって第１ラインａ２１に固定され得る。例えば、パワーチップ１１２を第１ラインａ２１に電気接続する必要がある場合、パワーチップ１１２は溶接によって第１ラインａ２１に固定され得る。パワーチップ１１２を第１ラインａ２１に電気接続する必要がない場合、例えばボンディングなどの他の方式でパワーチップ１１２が第１ラインａ２１に固定され得る。確かなことには、他の一実施形態において、２つのパワーチップ１１２は代わりに例えばリードフレームなどの接続構造を用いて接続されてもよい。
この実施形態におけるパッケージボディ１１３は、プラスチックパッケージングプロセスを用いて形成される。パッケージボディ１１３は、例えば、エポキシ樹脂又はシリコーンなどのプラスチック材料で作製され得る。プラスチックパッケージングプロセスを用いて形成されたパッケージボディ１１３は良好な封止性能を持ち、それ故に、パッケージングされた構造体１３の耐湿性及び信頼性を向上させることができる。具体的には、パッケージボディ１１３は、基板１１１の裏面１１１１から、パワーチップ１１２とは反対側のドライブボード１２の側までの領域にパッケージングされ、パッケージボディ１１３は、パワーチップ１１２とは反対側のドライブボード１２の側のエッジには配置されず、それにより、パワーチップ１１２と関連構造との間のフィッティングが容易となる。他の一実施形態において、パッケージボディ１１３は代わりに例えばハウジングパッケージングプロセスなどの他のプロセスを用いて形成されてもよい。
パワーアセンブリ１１は更にピン１１４を含む。ピン１１４はドライブボード１２とパッケージボディ１１３の一部とを貫通する。ピン１１４の一端が実装面１１１０上に配置されてパワーチップ１１２に電気的に接続され、ピン１１４の他端がパッケージボディ１１３から露出される。具体的には、ピン１１４が、当該ピン１１４に対応する第２ラインａ２２上に配置されることで、ピン１１４は、第２ラインａ２２を介して、当該ピン１１４に対応するパワーチップ１１２に電気的に接続される。ピン１１４は、パワーチップ１１２と回路ボード２０（図２）との間の電気接続を実現するように構成される。確かなことには、他の一実施形態において、パワーチップ１１２のピン１１４は代わりに、パワーチップ１１２とドライブボード１２との間の電気接続を実現するように構成されてもよい。あるいは、ピン１１４はドライブボード１２を貫通しなくてもよい。あるいは、ピン１１４以外の構造を用いてパワーチップ１１２を回路ボード２０に接続してもよい。
実装面１１１０に対して垂直な方向において、ドライブボード１２とパワーチップ１１２との間の距離が、ドライブボード１２と実装面１１１０とは反対側のパッケージボディ１１３の表面との間の距離よりも小さい。この実施形態では、ドライブボード１２とパワーチップ１１２との間の距離が、ドライブボード１２と実装面１１１０とは反対側のパッケージボディ１３３の表面との間の距離よりも小さいことを必要とすることで、ドライブボード１２とパワーチップ１１２との間の距離が十分に短いことが確保され、それにより、ドライブボード１２とパワーチップ１１２との間の接続ラインの寄生パラメータが十分に小さいことが確保され、パワーモジュール１０の電気性能が効果的に向上される。
この実施形態では、２つのピン１１４があり、２つのピン１１４は、それぞれ、２つのパワーチップ１１２の両側で第２ラインａ２２に配置されている。換言すれば、２つのピン１１４の間に２つのパワーチップ１１２が配置されている。ピン１１４は、当該ピン１１４に対応する第２ラインａに、はんだペーストを用いて溶接されることができ、あるいは、当該ピン１１４に対応する第２ラインａ２２に、超音波溶接、銀焼結、又はこれらに類するものによって固定されることができる。ピン１１４の形状は、円柱形状、楕円柱形状、直方体形状、多角形形状、又はこれらに類するものとし得る。２つのピン１１４の形状は同じであってもよいし異なってもよい。ピン１１４の材料は、例えば、Ｃｕ、Ａｇ、又はＡｌといった、良好な導電性を持つ金属又は合金とし得る。確かなことには、他の一実施形態において、パワーチップ１１２及びピン１１４の配置方式並びにピン１１４の数は代わりに、実際の要求に従ってアレンジされ得る。
ドライブボード１２は、中央領域１２１と、中央領域１２１を取り囲むエッジ領域１２２とを含む。中央領域１２１は、パワーアセンブリ１１に対向して配置される。中央領域１２１に、例えばドライブチップ１２３、抵抗１２４、キャパシタ、光カプラなどの電子素子が配置されて駆動回路を形成する。パワーアセンブリ１１のパワーチップ１１２は、ドライブチップ１２３に電気的に接続される。パッケージングされた構造体１３は、取り付け穴１３１を含む。取り付け穴１３１は、エッジ領域１２２に位置して、ドライブボード１２からパワーチップ１１２への方向にドライブボード１２とパッケージボディ１１３とを貫通する。関連コンポーネントが、取り付け穴を介してパッケージングされた構造体１３に接続される。エッジ領域１２２及びエッジ領域１２２に位置するパッケージボディ１１３は、パッケージングされた構造体１３の取り付け部として理解されることができ、それ故に、パッケージングされた構造体１３は、該取り付け部を用いて別のコンポーネントに固定される。
確かなことには、他の一実施形態の一実装シナリオにおいて、関連コンポーネントは代わりにネジを用いて又は他の固定方式で、パッケージングされた構造体１３に固定されてもよい。他の一実施形態の他の一実装シナリオにおいて、パッケージングされた構造体１３は代わりに、例えばボンディング又はクランピングなどの別の接続方式で関連コンポーネントに固定されてもよい。他の一実施形態の更なる他の一実装シナリオにおいて、例えば抵抗１２４、キャパシタ、及び光カプラなどの小さい電子素子は代わりにエッジ領域１２２に部分的に配置されてもよい。他の一実施形態のなおも他の一実装シナリオにおいて、ドライブボード１２を関連コンポーネントに固定する必要がない場合、ドライブボード１２は代わりに中央領域１２１のみを含んでもよく、すなわち、ドライブボード１２はエッジ領域１２２を含まなくてもよい。
この実施形態において、パワーチップ１１２とは反対側のエッジ領域１２２の表面を通じてネジ１３２が固定されるように、パワーチップ１１２とは反対側のエッジ領域１２２の表面がパッケージボディ１１３から露出され、すなわち、パワーチップ１１２とは反対側のエッジ領域１２２の表面にはパッケージボディ１１３が配置されない。また、パッケージボディ１１３は脆い材料で作製され、パッケージボディ１１３は大きい応力の下で破損しやすい。エッジ領域１２２にパッケージボディ１１３は配置されないので、ネジ１３２が締め付け力を直接的にドライブボード１２に伝え、それにより、パッケージボディ１１３にかかる応力が低減され、ネジ１３２が締め付け力を直接的にパッケージボディ１１３に伝えることによってパッケージボディ１１３が割れるリスクが回避される。
ドライブボード１２に更に貫通孔１２５を含む。貫通孔１２５は、ピン１１４がドライブボード１２を貫通して関連外部素子に接続されるように、ドライブボード１２に対応するピン１１４が通り抜けることを可能にするよう構成される。この実施形態では、ピン１１４は貫通孔１２５を通り抜けており、貫通孔１２５には電気的に接続されない。確かなことには、他の一実施形態において、ピン１１４は代わりに、ドライブボード１２とパワーチップ１１２との間の電気接続を実現するように、貫通孔１２５を介してドライブボード１２に電気的に接続されてもよい。
パワーモジュール１０は更にヒートシンク１４を含み、ヒートシンク１４は、裏面１１１１と接触して、パッケージングされた構造体１３に固定される。具体的には、ネジ１３２が取り付け穴１３１を通ってヒートシンク１４に接続されて、パッケージングされた構造体１３にヒートシンク１４を固定する。基板１１１の裏面１１１１がヒートシンク１４と直接接触することで、パワーチップ１１２の熱を素早くヒートシンク１４に伝え、そしてヒートシンク１４によって外部に伝えることができ、それによりパワーチップ１１２の放熱効率が効果的に向上される。
パワーモジュール１０は更に導電体１５を含む。導電体１５はパワーチップ１１２とドライブボード１２との間に位置する。パワーチップ１１２は導電体１５を介してドライブボード１２に接続される。具体的には、ドライブボード１２上のドライブチップ１２３が、導電体１５を介してパワーアセンブリ１１のパワーチップ１１２に接続される。パワーアセンブリ１１のパッケージボディ１１３内にドライブボード１２が配置されるので、ドライブボード１２とパワーチップ１１２との間の距離が短縮される。また、ドライブボード１２とパワーチップ１１２との間に接続される接続ライン（導電体１５）が短くなり、それによりパワーモジュール１０の接続ラインの寄生パラメータが効果的に低減され、パワーモジュール１０の電気性能が向上される。
この実施形態における導電体１５は、複数の方式で実装され得る。詳細を以下にて説明する。
一実装において、図３に示すように、導電体は銅棒１５であり、銅棒１５の両端が、それぞれ、パワーチップ１１２及びドライブボード１２に電気的に接続される。具体的には、銅棒１５の両端は、それぞれ、パワーチップ１１２とドライブボード１２上のドライブチップ１２３とに電気的に接続される。銅棒１５の数はパワーチップ１１２の数に一致し、１つの銅棒１５が１つのパワーチップ１１２に対応する。銅棒１５の長さは、ドライブボード１２とパワーチップ１１２との間の距離に等しい。理解され得ることには、銅棒１５の長さ方向は銅棒１５内の電流の流れ方向であり、それ故に銅棒１５の長さは最短であり、それによりパワーモジュール１０の接続ラインの寄生パラメータが効果的に低減され、パワーモジュール１０の電気性能が向上される。確かなことには、他の一実施形態において、パワーチップ１１２は代わりに、例えばリードなどの別の導電構造を用いてドライブボード１２に接続されてもよい。
図４は、図３に示したパワーモジュール１０の他の一実装の構造の概略図である。
他の一実装において、導電体はリードフレーム（Lead Frame、ＬＦ）１５である。リードフレーム１５は、互いに接続された第１端子１５１及び第２端子１５２を含む。第１端子１５１がパワーチップ１１２に電気的に接続される。第２端子１５２がドライブボード１２に電気的に接続される。具体的には、第２端子１５２は、ドライブボード１２上のドライブチップ１２３に電気的に接続される。リードフレーム１５の数はパワーチップ１１２の数に一致する。この実装において、リードフレーム１５はかなり良い通電能力を持ち、それによりパワーモジュール１０の寄生パラメータが効果的に低減されるとともに、パワーチップ１１２の放熱能力が効果的に向上される。また、リードフレームを介して２つのパワーチップ１１２を電気的に接続することもでき、それによりパワーモジュール１０の製造工程が効果的に削減され、パワーモジュール１０の生産効率が向上される。
リードフレーム１５は更に、第１端子１５１に電気的に接続された第３端子１５３を含み、第３端子１５３はピン１１４に電気的に接続される。具体的には、第３端子１５３は、ピン１１４に電気的に接続されるように、第２ラインａ２２に電気的に接続される。すなわち、この実装におけるリードフレーム１５は、ピン１１４とパワーチップ１１２との間の電気接続も実現することができ、それ故に、パワーチップ１１２とピン１１４とを接続するために追加のリードを導入する必要がない。従って、パワーモジュール１０の構造がいっそう単純になり、パワーモジュール１０の製造工程が削減され、パワーモジュール１０の生産効率が向上される。また、リードと比較して、リードフレーム１５の方が強力な通電能力及び小さい寄生パラメータを持ち、それ故に、パワーチップ１１２の放熱効果を更に向上させることができる。
図５は、図２に示したパワーモジュール１０の第２実施形態の構造の概略図である。
この実施形態におけるパワーモジュール１０の構造は、第１実施形態におけるものと略同じである。違いは、この実施形態では、パワーチップ１１２がピン１１４を介してドライブボード１２に電気的に接続され、ピン１１４がドライブボード１２に電気的に接続されることで、ドライブボード１２がパワーチップ１１２に電気的に接続されることにある。具体的には、ピン１１４が、貫通孔１２５を通ってドライブボード１２を貫通する際に貫通孔１２５の穴壁に電気的に接続されるとともに、貫通孔１２５の穴壁がドライブボード１２上のドライブチップ１２３に電気的に接続される。実装面１１１０とは遠い側のピン１１４の端部が更に回路ボード２０（図２）に接続される。すなわち、ピン１１４は、パワーチップ１１２とドライブボード１２上のドライブチップ１２３との間の電気接続を実現することができ、また、パワーチップ１１２と外部の回路ボード２０との間の電気接続を実現することもでき、それによりパワーモジュール１０の構造が単純になる。確かなことには、他の一実施形態において、ピン１１４は代わりに、パワーチップ１１２とドライブボード１２上のドライブチップ１２３との間の電気接続のみを実現するように構成されてもよい。
図６は、図２に示したパワーモジュール１０の第３実施形態の構造の概略図である。
この実施形態におけるパワーモジュール１０の構造は、第１実施形態におけるものと略同じである。違いは、この実施形態では、パワーモジュール１０が更にパッケージハウジング１６を含むことにある。パワーアセンブリ１１及びドライブボード１２がパッケージハウジング１６内に収容される。パワーチップ１１２とは反対側のピン１１４の端部がパッケージハウジング１６の外に延びる。パッケージボディ１１３は、ハウジングパッケージングプロセスを用いてパッケージハウジング１６内の隙間に注入される。具体的には、例えばシリコンゲル又はエポキシ樹脂などのパッケージング材料がパッケージハウジング１６に注入されてパッケージボディ１１３を形成する。この出願において、パッケージボディ１１３は、ハウジングパッケージングプロセスを用いて形成される。このプロセスは単純であり、それによりパワーモジュール１０の生産効率が効果的に向上される。
パッケージハウジング１６は、ベースプレート１６１とカバー１６２とを含む。カバー１６２がベースプレート１６１を覆って、ベースプレート１６１とともに、パワーアセンブリ１１及びドライブボード１２を収容する空間を形成する。具体的には、基板１１１の金属層ａ３が溶接によってベースプレート１６１に固定され、パワーチップ１１２とは反対側のピン１１４の端部がカバー１６２から外に延びる。この実施形態では、金属層ａ３が溶接によってベースプレート１６１に固定される。これは、基板１１１とベースプレート１６１との間の接続の強度を確保しつつ、パワーチップ１１２から基板１１１に伝わった熱を速やかにベースプレート１６１に伝える助けとなり、それ故に、ベースプレート１６１を介して外に熱が伝えられ、それによりパワーモジュール１０の放熱効率が効果的に向上される。確かなことには、基板１１１の金属層ａ３は代わりに例えばボンディング又はクランピングなどの他の接続方式でベースプレート１６１に固定されてもよい。
この実施形態では、リードを用いて２つのパワーチップ１１２同士を接続するとともにパワーチップ１１２をピン１１４に接続しており、そして、銅棒１５を介してパワーチップ１１２をドライブボード１２に接続している。確かなことには、パワーチップ１１２は代わりにリードを介してドライブボード１２に接続されてもよい。また、リードフレーム１５を用いて、２つのパワーチップ１１２同士を接続し、パワーチップ１１２をピン１１４に接続し、且つパワーチップ１１２をドライブボード１２に接続してもよい。
この実施形態におけるドライブボード１２は中央領域１２１のみを含んでいる。中央領域１２１に例えばドライブチップ１２３、抵抗１２４、キャパシタ、及び光カプラなどの電子素子が配置されて駆動回路を形成する。パワーアセンブリ１１のパワーチップ１１２はドライブチップ１２３に電気的に接続される。
ヒートシンク１４が、ベースプレート１６１に固定されて、基板１１１とは反対側のベースプレート１６１の表面と接触しており、それ故に、ベースプレート１６１はヒートシンク１４を介してパワーチップ１１２の熱を速やかに外部に伝達し、それによりパワーチップ１１２の放熱効率が向上され、パワーモジュール１０の電気性能が更に向上される。具体的には、ヒートシンク１４は、例えばネジ止め、クランピング、及びボンディングなどの接続方式のうちの１つでベースプレート１６１に固定され得る。確かなことには、他の一実施形態において、この実施形態におけるパワーモジュールは代わりにヒートシンクを備えていなくてもよい。
図７は、図２に示したパワーモジュール１０の第４実施形態の構造の概略図である。
この実施形態におけるパワーモジュール１０の構造は、第１実施形態におけるものと略同じである。違いは、この実施形態では、パワーアセンブリ１１が２つあることにある。２つのパワーアセンブリ１１の実装面１１１０が、互いに対向して配置されて互いに電気的に接続される。２つのパワーアセンブリ１１のパッケージボディ１１３が接続される。ドライブボード１２は、２つのパワーアセンブリ１１の間に配置されて少なくとも一方のパワーアセンブリ１１に電気的に接続される。理解され得ることには、ドライブボード１２は、これらパワーアセンブリ１１のいずれか一方のパッケージボディ１１３に埋め込まれることができ、あるいは、ドライブボード１２は、これら２つのパワーアセンブリ１１のパッケージボディ１１３間に埋め込まれることができ、具体的には、ドライブボード１２の一部が一方のパワーアセンブリ１１のパッケージボディ１１３に埋め込まれ、他の部分が他方のパワーアセンブリ１１のパッケージボディ１１３に埋め込まれる。
この実施形態では、２つのパワーアセンブリ１１の間にドライブボード１２が埋め込まれて、ドライブボード１２と２つのパワーアセンブリ１１のパワーチップ１１２との間の距離が短縮され、ドライブボード１２と２つのパワーアセンブリ１１のパワーチップ１１２との間の接続ラインが更に短縮され、それにより接続ラインの寄生パラメータが効果的に低減され、パワーモジュール１０の電気性能が向上される。また、ドライブボード１２とは反対側の２つのパワーアセンブリ１１の金属層ａ３の表面がどちらもパッケージボディ１１３から露出されて、２つのパワーアセンブリ１１に対応するパワーチップ１１２に関する熱を放散させ、それによりパワーチップ１１２の放熱効率が向上され、パワーモジュール１０の電気性能が効果的に向上される。
この実施形態では、図７に示すように、区別を容易にするために、２つのパワーアセンブリ１１をパワーアセンブリ１１ａとパワーアセンブリ１１ｂとし、パワーアセンブリ１１ａがドライブボード１２に電気的に接続されている。具体的には、パワーアセンブリ１１ａのパワーチップ１１２がリードフレーム１５を介してドライブボード１２上のドライブチップ１２３に接続されている。確かなことには、パワーアセンブリ１１ａのパワーチップ１１２は代わりに例えばリード又は金属棒などの導電構造を用いてドライブボード１２上のドライブチップ１２３に接続されてもよい。他の一実施形態において、ドライブボード１２は代わりに２つのパワーアセンブリ１１のパワーチップ１１２に電気的に接続されてもよい。さらに、ドライブボード１２は、パワーアセンブリ１１ａとパワーアセンブリ１１ｂとに同じ方式で接続されてもよいし、異なる方式で接続されてもよい。
パワーモジュール１０は導電棒１７及びピン１１４を含んでいる。導電棒１７の両端が、それぞれ、導電棒１７に対応するパワーアセンブリ１１ａの実装面１１１０及び導電棒１７に対応するパワーアセンブリ１１ｂの実装面１１１０に接続される。具体的には、導電棒１７の両端は、それぞれ、導電棒１７に対応するパワーアセンブリ１１ａの第２ラインａ２２及び導電棒１７に対応するパワーアセンブリ１１ｂの第２ラインａ２２に接続され、そして、それぞれ、パワーアセンブリ１１ａのパワーチップ１１２及びパワーアセンブリ１１ｂのパワーチップ１１２に電気的に接続される。ピン１１４の一端がパワーアセンブリ１１ａの第２ラインａ２２の導電棒１７に固定され、ピン１１４の他端が、パワーアセンブリ１１ａのパッケージボディ１１３及び／又はパワーアセンブリ１１ｂのパッケージボディ１１３の側から外に延びて、例えば回路ボードといった関連外部デバイスに接続する。図７に示すように、２つの導電棒１７と２つのピン１１４があり、２つの導電棒１７は、それぞれ、２つのパワーチップ１１２の両側に位置し、２つのピン１１４は、それぞれ、パッケージボディ１１３の両側からパッケージボディ１１３の外に延びる。この出願において、導電棒１７は、パワーアセンブリ１１ａとパワーアセンブリ１１ｂとの間の電気接続を実現するように構成され、ピン１１４は、パワーアセンブリ１１ａ及びパワーアセンブリ１１ｂを外部デバイスに接続するように構成される。確かなことには、他の一実施形態において、ピン１１４及び導電棒１７の数及び具体的な構造は上述の説明に限定されない。
この実施形態では、リードフレーム１５を用いて、パワーアセンブリ１１ａの２つのパワーチップ１１２同士を接続するとともに、それらパワーチップ１１２を導電棒１７に接続している。リードを用いて、パワーアセンブリ１１ｂの２つのパワーチップ１１２同士を接続するとともに、それらパワーチップ１１２を導電棒１７に接続している。確かなことには、リード又は他の導電構造を代わりに用いて、パワーアセンブリ１１ａの２つのパワーチップ１１２同士を接続するとともに、それらパワーチップ１１２を導電棒１７に接続してもよい。リードフレーム１５又は他の導電構造を代わりに用いて、パワーアセンブリ１１ｂの２つのパワーチップ１１２同士を接続するとともに、それらパワーチップ１１２を導電棒１７に接続してもよい。
パワーアセンブリ１１ａのパッケージボディ１１３とパワーアセンブリ１１ｂのパッケージボディ１１３とが一体化されることで、パワーアセンブリ１１ａと、パワーアセンブリ１１ｂと、ドライブボード１２とを含むパッケージングされた構造体１３の接続強度が高くなる。具体的には、プラスチックパッケージングプロセスを用いることにより、パワーアセンブリ１１ａのパッケージボディ１１３とパワーアセンブリ１１ｂのパッケージボディ１１３とで、一体成形されたパッケージボディ１１３を形成する。確かなことには、パワーアセンブリ１１ａのパッケージボディ１１３及びパワーアセンブリ１１ｂのパッケージボディ１１３は代わりにハウジングパッケージングプロセスを用いて形成されてもよい。
この出願の保護範囲は、第１実施形態から第４実施形態に限定されず、第１実施形態から第４実施形態の任意の組み合わせもこの出願の保護範囲にある。すなわち、上述の複数の実施形態は代わりに、実際の要求に従って組み合わされてもよい。
図８は、図３に示したパワーモジュールの製造方法の概略フローチャートである。図８に示すように、パワーモジュールの製造方法はＳ１１０－Ｓ１３０を含む。
Ｓ１１０： 基板１１１と、基板１１１の実装面１１１０上に配置されたパワーチップ１１２と、を含む第１のパワーボードを用意する。
具体的には、図９－図１２に示すように、第１のパワーボード１１ｃを用意する具体的な工程は次のとおりである：先ず、図９に示すように、基板１１１が用意される。基板１１１は、支持板ａ１、ライン層ａ２、及び金属層ａ３を含む。ライン層ａ２及び金属層ａ３は、それぞれ、支持板ａ１の２つの反対側の表面に形成され、ライン層ａ２及び金属層ａ３がそれぞれ支持板ａ１の２つの面に位置することで、支持板ａ１の平坦性を確保して支持板ａ１の反りを防止する。支持板ａ１とは反対側のライン層ａ２の表面が実装面１１１０であり、すなわち、支持板ａ１とは反対側のライン層ａ２の表面にパワーチップが配置される。パワーチップとは反対側の基板１１１の表面は裏面１１１１であり、すなわち、支持板ａ１とは反対側の金属層ａ３の表面が裏面１１１１である。ライン層ａ２は第１ラインａ２１及び第２ラインａ２２を含む。第１ラインａ２１の両側に第２ラインａ２２が位置する。支持板ａ１とは反対側の第１ラインａ２１及び第２ラインａ２２の表面が一緒になって実装面１１１０を構成する。確かなことには、他の一実施形態において、ライン層ａ２の構造は上述の構造に限定されず、ライン層ａ２の具体的な構造はパワーチップの接続要件に従って構成され得る。
この実施形態において、支持板ａ１は、例えばセラミックなどの絶縁放熱材料で作製され得る。セラミックは、例えば、酸化アルミニウム、窒化ケイ素、又は窒化アルミニウムなどのセラミック材料とし得る。セラミック材料は良好な放熱効果を有し、後続のプロセスで基板１１１上に配置されるパワーチップに関する熱を素早く放散することができる。ライン層ａ２及び金属層ａ３は、例えば、銅、ニッケル、又はアルミニウム材料などの金属材料で作製され、後続のプロセスで基板１１１上に配置されるパワーチップに関する熱を素早く放散することができ、さらに、基板１１１の強度を効果的に高めることができる。ライン層ａ２と金属層ａ３は同じ材料で作製されてもよいし、異なる材料で作製されてもよい。また、ライン層ａ２は更に、後続のプロセスで基板１１１上に配置されるパワーチップと別のラインとの間の電気接続を実現するように構成される。確かなことには、他の一実施形態において、支持板ａ１は代わりに他の絶縁材料で作製されてもよい。
次いで、図１０に示すように、パワーチップ１１２が用意される。パワーチップ１１２は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、及び／又はダイオードとし得る。確かなことには、他の一実施形態において、パワーチップ１１２はパワーチップ１１２の前に用意されてもよい。あるいは、基板１１１とパワーチップ１１２は同時に用意されてもよい。
次いで、パワーチップ１１２が基板１１１の実装面１１１０上に配置される。具体的には、第１ラインａ２１上にはんだ錫をプリントしてから、第１ラインａ２１にパワーチップ１１２が溶接される。この実施形態では、２つのパワーチップ１１２がある。２つのパワーチップ１１２は間隔を置いて第１ラインａ２１上に配置される。確かなことには、他の一実施形態において、代わりに１つ以上のパワーチップ１１２が第１ラインａ２１に溶接されてもよい。あるいは、パワーチップ１１２は、異なる条件に基づいて、溶接、ボンディング、又はこれらに類するものによって第１ラインａ２１に固定され得る。例えば、パワーチップ１１２を第１ラインａ２１に電気接続する必要がある場合、パワーチップ１１２は溶接によって第１ラインａ２１に固定され得る。パワーチップ１１２を第１ラインａ２１に電気接続する必要がない場合、例えばボンディングなどの他の方式でパワーチップ１１２が第１ラインａ２１に固定され得る。
基板１１１の実装面１１１０上にパワーチップ１１２が配置されるとき、実装面１１１０にピン１１４が固定される。まず、第１ラインａ２１及び第２ラインａ２２の両方の上にはんだ錫がプリントされる。次いで、第１ラインａ２１にパワーチップ１１２が溶接され、同時に第２ラインａ２２にピン１１４が溶接される。具体的には、２つのピン１１４があり、２つのピン１１４は、それぞれ、２つのパワーチップ１１２の両側で第２ラインａ２２に溶接される。この実施形態では、ピン１１４は実装面１１１０に対して垂直である。あるいは、ピン１１４は、当該ピン１１４に対応する第２ラインａに、はんだペーストを用いることによる溶接、超音波溶接、銀焼結、又はこれらに類するものによって固定されてもよい。ピン１１４の形状は、円柱形状、楕円柱形状、直方体形状、多角形形状、又はこれらに類するものとし得る。２つのピン１１４の形状は同じであってもよいし異なってもよい。ピン１１４の材料は、例えば、Ｃｕ、Ａｇ、又はＡｌといった、良好な導電性を持つ金属又は合金とし得る。確かなことには、ピン１１４の数及び配置方式は代わりに、実際の要求に従ってアレンジされ得る。あるいは、ピン１１４は実装面１１１０に対して垂直でなくてもよい。
この実施形態では、パワーチップ１１２とピン１１４が同時に実装面１１１０に取り付けられる。これは、パワーモジュールの製造工程の減らすこと、生産コストを減らすこと、及びパワーモジュールの生産効率を向上させることの助けとなる。他の一実施形態では、代わりに、ピン１１４の前にパワーチップ１１２が実装面１１１０に取り付けられてもよいし、パワーチップ１１２の前にピン１１４が実装面１１１０に取り付けられてもよい。
次いで、図１１及び図１２に示すように、実装面１１１０とは反対側のパワーチップ１１２の表面上に、パワーチップ１１２と電気的に接続される導電体１５が形成され、導電体１５は、パワーチップ１１２を後続のプロセスで取り付けられる関連素子に電気的に接続するように構成される。具体的には、導電体１５を形成する工程は複数の方式で実施され得る。詳細を次のとおり説明する。
一実装において、図１１に示すように、導電体が銅棒１５である場合、実装面１１１０とは反対側のパワーチップ１１２の表面上に導電体１５が形成される前に、先ず、２つのパワーチップ１１２同士が電気的に接続され、また、パワーチップ１１２が当該パワーチップ１１２に対応するピン１１４に電気的に接続される。２つのパワーチップ１１２同士はリードを介して接続され、パワーチップ１１２は当該パワーチップ１１２に対応するピン１１４に間接的に電気接続される。具体的には、第２ラインａ２２とパワーチップ１１２との間にリードが接続されることで、パワーチップ１１２が当該パワーチップ１１２に対応するピン１１４に間接的に電気接続される。リード接続プロセスは成熟したものであり且つ単純であり、低いコストを有する。確かなことには、他の一実施形態において、例えばリードフレームなどの接続構造を代わりに用いて、２つのパワーチップ１１２同士を接続するとともに、パワーチップ１１２を当該パワーチップ１１２に対応するピン１１４に接続してもよい。次いで、銅棒１５の一端が、実装面１１１０とは反対側のパワーチップ１１２の表面に固定されて、パワーチップ１１２に電気的に接続される。銅棒１５の数はパワーチップ１１２の数に一致し、１つの銅棒１５が１つのパワーチップ１１２に対応する。確かなことには、他の一実施形態において、導電体１５は代わりに例えばリードなどの他の導電構造を用いて接続されてもよい。
他の一実装において、図１２に示すように、導電体がリードフレーム１５である場合、リードフレーム１５が用意される。リードフレーム１５は、互いに接続された第１端子１５１、第２端子１５２、及び第３端子１５３を含み、第１端子１５１が第２端子１５２及び第３端子１５３に電気的に接続されている。この実施形態では、２つのリードフレーム１５がある。リードフレーム１５の第１端子１５１が、当該リードフレーム１５に対応するパワーチップ１１２に電気的に接続され、また、第３端子１５３が当該リードフレーム１５に対応する第２ラインａ２２に接続されることで、リードフレーム１５が、第２ラインａ２２を介して、当該リードフレーム１５に対応するピン１１４に接続される。第２端子１５２は、後続のプロセスにおいて関連素子に接続するように構成される。さらに、リードフレーム１５を介して更に２つのパワーチップ１１２同士を電気的に接続することができる。
導電体がリードフレーム１５である場合、リードフレーム１５は、ピン１１４とパワーチップ１１２との間の電気接続及び２つのパワーチップ１１２間の電気接続の両方を実現し、それ故に、パワーチップ１１２とピン１１４とを接続するため及び２つのパワーチップ１１２同士を接続するために追加のリードを導入する必要がない。従って、パワーモジュールの構造がいっそう単純になり、パワーモジュールの製造工程が削減され、パワーモジュールの生産効率が向上される。また、リードと比較して、リードフレーム１５の方が強力な通電能力及び小さい寄生パラメータを持ち、それ故に、パワーチップ１１２の放熱効果を更に向上させることができる。
確かなことには、他の一実施形態では、図１３に示すように、実装面１１１０とは反対側のパワーチップ１１２の表面上に導電体を形成する必要はなく、リードを用いてパワーチップ１１２をピン１１４に直接接続するとともに２つのパワーチップ１１２同士を接続する。あるいは、他の導電構造を用いてパワーチップ１１２をピン１１４に直接接続するとともに２つのパワーチップ１１２同士を接続する。
Ｓ１２０： ドライブボード１２を用意し、実装面１１１０とは反対側のパワーチップ１１２の側にドライブボード１２を配置し、ドライブボード１２をパワーチップ１１２に電気的に接続して、パッケージング対象の構造体１３ａを形成する。
具体的には、図１４－図１６に示すように、先ず、ドライブボード１２が用意される。この実施形態では、図１４に示すように、ドライブボード１２は、中央領域１２１と、中央領域１２１を取り囲むエッジ領域１２２とを含む。中央領域１２１に、例えばドライブチップ１２３、抵抗１２４、キャパシタ、及び光カプラなどの電子素子が配置されて駆動回路を形成する。ドライブボード１２は更に貫通孔１２５及びビア１２６を含む。貫通孔１２５は中央領域１２１に位置し、ビア１２６はエッジ領域１２２に位置する。確かなことには、他の一実施形態において、例えば抵抗１２４、キャパシタ、及び光カプラなどの小さい電子素子は代わりにエッジ領域１２２に部分的に配置されてもよい。あるいは、ドライブボード１２は中央領域１２１のみを含んでもよく、すなわち、ドライブボード１２はエッジ領域１２２を含まなくてもよい。
次いで、実装面１１１０とは反対側のパワーチップ１１２の側にドライブボード１２が配置され、ドライブボード１２がパワーチップ１１２に電気的に接続されて、パッケージング対象の構造体１３ａを形成する。具体的には、ドライブボード１２は、パワーチップ１１２に電気的に接続されたピン１１４の端部に近くして、ピン１１４の両端間に配置される。パワーチップ１１２に電気的に接続されたピン１１４の端部の近くにドライブボード１２を配置することを要求することで、ドライブボード１２とパワーチップ１１２との間の距離が十分に短くなることを確保し、それにより、ドライブボード１２とパワーチップ１１２との間の接続ラインの寄生パラメータが十分に小さくなり、パワーモジュールの電気性能が効果的に向上される。
具体的には、この工程は複数の方式で実施され得る。一実装において、図１４及び図１５に示すように、実装面１１１０とは反対側のパワーチップ１１２の表面上に銅棒１５又はリードフレーム１５が配置されるシナリオでは、先ず、パワーチップ１１２とは反対側の銅棒１５の端部に、又はリードフレーム１５の第２端子１５２に、ドライブボード１２が配置され、中央領域１２１が第１のパワーボード１１ｃに対向して配置され、ピン１１４が、ドライブボード１２の貫通孔１２５を通り抜けるとともに、絶縁されるようにしてドライブボード１２に接続される。次いで、パワーチップ１１２とは反対側の銅棒１５の端部又はリードフレーム１５の第２端子１５２がドライブボード１２に溶接されることで、ドライブボード１２上のドライブチップ１２３が導電体１５を介してパワーチップ１１２に電気的に接続されて、パッケージング対象の構造体１３ａを形成する。
この実装において、銅棒１５の長さは、ドライブボード１２とパワーチップ１１２との間の距離に等しい。理解され得ることには、銅棒１５の長さ方向は銅棒１５内の電流の流れ方向であり、それ故に銅棒１５の長さは最短であり、すなわち、ドライブボード１２とパワーチップ１１２との間の接続ラインが最短であり、それによりパワーモジュールの接続ラインの寄生パラメータが効果的に低減され、パワーモジュールの電気性能が向上される。
他の一実装において、図１６に示すように、実装面１１１０とは反対側のパワーチップ１１２の表面上に銅棒１５又はリードフレーム１５が配置されないシナリオでは、先ず、実装面１１１０とは反対側のパワーチップ１１２の側にドライブボード１２が配置され、中央領域１２１が第１のパワーボード１１ｃに対向して配置され、ピン１１４がドライブボード１２の貫通孔１２５を通り抜ける。次いで、貫通孔１２５の穴壁がピン１１４に電気的に接続されることで、ドライブボード１２上のドライブチップ１２３がピン１１４を介してパワーチップ１１２に電気的に接続されて、パッケージング対象の構造体１３ａを形成する。
他の一実施形態において、ドライブボード１２は中央領域１２１のみを含み、実装面１１１０とは反対側のパワーチップ１１２の表面上に銅棒又はリードフレームが配置され、ピン１１４は実装面１１１０に対して垂直ではない。このシナリオにおいて、図１７に示すように、実装面１１１０とは反対側のパワーチップ１１２の表面上にリードフレーム１５が配置される例を、図１７での説明に用いる。先ず、リードフレーム１５の第２端子１５２にドライブボード１２が配置され、中央領域１２１が、２つのピン１１４の間に位置して、第１のパワーボード１１ｃに対向して配置される。次いで、リードフレーム１５の第２端子１５２がドライブボード１２に溶接されることで、ドライブボード１２上のドライブチップ１２３がリードフレーム１５を介してパワーチップ１１２に電気的に接続される。最後に、第２のパワーボード１１ｄが用意される。第２のパワーボード１１ｄと第１のパワーボード１１ｃの構造は基本的に同じである。第２のパワーボード１１ｄは、第１のパワーボード１１ｃとは反対側のドライブボード１２の側に配置され、第１のパワーボード１１ｃに電気的に接続されて、パッケージング対象の構造体１３ａを形成する。具体的には、第２のパワーボード１１ｄの実装面１１１０が、第１のパワーボード１１ｃの実装面１１１０に対向して配置される。すなわち、第１のパワーボード１１ｃと第２のパワーボード１１ｄは、ドライブボード１２の両側で対称配置される。確かなことには、ピン１１４、ドライブボード１２、第１のパワーボード、及び第２のパワーボードの配置方式は上述の説明に限定されない。代わりに、ピン１１４以外の構造を用いてパワーチップ１１２を回路ボードに接続してもよい。
Ｓ１３０： パッケージボディ１１３を用いてパッケージング対象の構造体１３ａをパッケージングしてパワーモジュールを形成する。
具体的には、図１８及び図１９に示すように、この実施形態では、プラスチックパッケージングプロセスを用いてパッケージング対象の構造体１３ａがパッケージングされる。パッケージング対象の構造体１３ａは、図１４、図１５、図１６、及び図１７に示したパッケージング対象の構造体１３ａとし得る。以下では、パッケージング対象の構造体１３ａが図１４に示したパッケージング対象の構造体１３ａである例を説明のために用いる。具体的には、先ず、パッケージング対象の構造体１３ａがパッケージ金型の中に配置される。パワーチップ１１２から遠い側のピン１１４の端部はパッケージ金型の外に延在する。パッケージ金型内には回避構造が配設されており、該回避構造は、パワーチップ１１２とは反対側の、ドライブボード１２のエッジ領域１２２の表面に置かれて、エッジ領域１２２のビアを通って、基板１１１の裏面１１１１が位置する面に向かって延びている。次いで、パッケージ金型がパッケージボディ１１３で充填される。パッケージボディ１１３は、例えば、エポキシ樹脂などのプラスチック材料からなり得る。硬化された後、パッケージボディ１１３が、パッケージング対象の構造体１３ａとともに、パッケージングされた構造体１３を形成して、パワーモジュール１０が形成される。最後に、パッケージ金型が取り外される。この実施形態において、プラスチックパッケージングプロセスを用いて形成されたパワーモジュール１０は良好な封止性能を持ち、それ故に、パワーモジュール１０の耐湿性及び信頼性を向上させることができる。
この実施形態において、パッケージボディ１１３は、基板１１１の裏面１１１１から、パワーチップ１１２とは反対側のドライブボード１２の側までの領域にパッケージングされ、パワーチップ１１２から遠い側の離れたピン１１４の端部は、関連する外部デバイスと電気的に接続されるべく、パッケージボディ１１３から露出される。基板１１１の裏面１１１１はパッケージボディ１１３から露出される。金属層ａ３の裏面１１１１がパッケージボディ１１３から露出されるので、金属層ａ３はパワーチップ１１２の熱を外部に効果的に伝えることができ、それによりパワーチップ１１２の放熱効率が向上される。また、形成されたパッケージングされた構造体１３は、パッケージボディ１１３を避ける上記回避構造によって形成されたビア１２６と、パッケージボディ１１３の取り付け穴１３１とを含み、取り付け穴１３１を介して、パッケージングされた構造体１３に関連コンポーネントが接続される。パワーチップ１１２とは反対側のエッジ領域１２２の表面がパッケージボディ１１３から露出されており、それによりパワーチップ１１２と関連構造との間の
フィッティングが容易となる。
実装面１１１０に対して垂直な方向において、ドライブボード１２とパワーチップ１１２との間の距離が、ドライブボード１２と実装面１１１０とは反対側のパッケージボディ１１３の表面との間の距離よりも小さい。この実施形態では、ドライブボード１２とパワーチップ１１２との間の距離が、ドライブボード１２と実装面１１１０とは反対側のパッケージボディ１３３の表面との間の距離よりも小さいことを必要とすることで、ドライブボード１２とパワーチップ１１２との間の距離が十分に短いことが確保され、それにより、ドライブボード１２とパワーチップ１１２との間の接続ラインの寄生パラメータが十分に小さいことが確保され、パワーモジュール１０の電気性能が効果的に向上される。
最後に、図１９に示すように、パッケージングされた構造体１３にヒートシンク１４が固定され、ヒートシンク１４が基板１１１の裏面１１１１と接触して、パワーチップ１１２の放熱効率を向上させる。パッケージングされた構造体１３にヒートシンク１４を固定する具体的な工程は次のとおりである：ネジ１３２が、パワーチップ１１２とは反対側のエッジ領域１２２の表面から取り付け穴１３１を通り抜け、ヒートシンク１４に締め付けられる。パワーチップ１１２とは反対側のエッジ領域１２２の表面にはパッケージボディ１１３が配置されておらず、それ故に、パワーチップ１１２とは反対側のエッジ領域１２２の表面を通じてネジ１３２が固定される。また、パッケージボディ１１３は脆い材料で作製され、パッケージボディ１１３は大きい応力の下で破損しやすい。エッジ領域１２２にパッケージボディは配置されないので、ネジ１３２が締め付け力を直接的にドライブボード１２に伝え、それにより、パッケージボディ１１３にかかる応力が低減され、ネジ１３２が締め付け力を直接的にパッケージボディ１１３に伝えることによってパッケージボディ１１３が割れるリスクが回避される。確かなことには、他の一実施形態において、ヒートシンク１４は代わりに、ネジを用いることによって又は他の固定方式で、パッケージングされた構造体１３に固定されてもよい。あるいは、パッケージングされた構造体１３は代わりに、例えばボンディング又はクランピングなどの他の別の接続方式でヒートシンク１４に固定されてもよい。
図２０に示すように、パッケージング対象の構造体１３ａ（図１７）が、第１のパワーボード１１ｃ、ドライブボード１２、及び第２のパワーボード１１ｄを含む実施形態において、パッケージボディ１１３を用いることによってパッケージング対象の構造体１３ａがパッケージングされた後、第１のパワーボード１１ｃ及び第２のパワーボード１１ｄの基板１１１の裏面１１１１がどちらもパッケージボディ１１３から露出されており、それ故に、第１のパワーボード１１ｃ及び第２のパワーボード１１ｄの基板１１１が、それぞれ、第１のパワーボード１１ｃ及び第２のパワーボード１１ｄの基板１１１の裏面１１１１に対応するヒートシンクに接続されて、パワーモジュール１０に対する良好な放熱が実現される。
他の一実施形態において、図２１に示すように、パッケージボディ１１３を用いることによってパッケージング対象の構造体１３ａをパッケージングする具体的な方法は代わりに次のとおりとし得る：先ず、パッケージハウジング１６が用意され、パッケージング対象の構造体１３ａがパッケージハウジング１６内で固定され、実装面１１１０から遠い側のピン１１４の端部がパッケージハウジング１６から露出される。パッケージング対象の構造体１３ａは、（図２１に示すように）第１のパワーボード１１ｃとドライブボード１２とを含んでもよいし、あるいは、第１のパワーボード１１ｃと、ドライブボード１２と、第２のパワーボードとを含んでもよい。次いで、パッケージハウジング１６に接着剤が注入されて、パッケージハウジング１６内の隙間を充たすことで、パッケージボディ１１３が形成される。パッケージボディ１１３、パッケージング対象の構造体１３ａ、及びパッケージハウジング１６が一緒になってパッケージングされた構造体１３を構成することで、パワーモジュール１０が形成される。具体的には、パッケージハウジング１６にシリコンゲルが注入されてパッケージボディ１１３を形成する。この実施形態では、ハウジングパッケージングプロセスを用いてパッケージボディ１１３が形成される。このプロセスは単純であり、それによりパワーモジュール１０の生産効率が効果的に向上される。この実施形態のシナリオでは、パッケージング対象の構造体１３ａのドライブボード１２は中央領域１２１のみを含む。パワーモジュール１０に関する熱を放散するために、パッケージハウジング１６上にヒートシンク１４が配置される。
この出願におけるパワーモジュール１０の製造方法では、実装面１１１０とは反対側のパワーチップ１１２の側にドライブボード１２が配置され、ドライブボード１２がパワーチップ１１２に電気的に接続されて、パッケージング対象の構造体１３ａを形成し、そして、パッケージング対象の構造体１３ａがパッケージングされて、パッケージングされた構造体１３を形成する。具体的には、ドライブボード１２とパワーチップ１１２とを共にパッケージングすることで、ドライブボード１２とパワーチップ１１２との間の距離を短くすることができる。また、パワーチップ１１２とドライブボード１２との間の接続ラインが短くなり、それによりパワーチップ１１２とドライブボード１２との間の接続ラインの寄生パラメータが効果的に低減され、すなわち、パワーモジュール１０の寄生パラメータが低減され、パワーモジュール１０の電気性能が向上される。さらに、ドライブボード１２と第１のパワーボード１１ｃとが共にパッケージングされる。同一平面上にドライブボード１２及び第１のパワーボード１１ｃを配置するのと比較して、これはパワーモジュール１０の平面的な面積を効果的に小さくすることができる。第１のパワーボード１１ｃのパッケージングの際に、パッケージング後の第１のパワーボード１１ｃの強度を確保するために、パッケージング後の第１のパワーボード１１ｃの厚さは通常５ｍｍよりも大きい。この厚さは、第１のパワーボード１１ｃの厚さを増やすことなくドライブボード１２及び第１のパワーボード１１ｃが共にパッケージングされることを可能にするのに十分である。すなわち、ドライブボード１２及び第１のパワーボード１１ｃを共にパッケージングすることは、パッケージング後に得られる厚さには影響せず、それにより、パワーモジュール１０の一体化が効果的に向上され、パッケージサイズ１１３が縮小され、パワーモジュール１０のコストが低減される。
以上の説明は、この出願の特定の実装にすぎず、この出願の保護範囲を限定することを意図していない。この出願で開示された技術的範囲内で当業者が容易に思い付く如何なる変形又は置換もこの出願の保護範囲内にある。従って、この出願の保護範囲は請求項の保護範囲に従うものである。
この実施形態におけるパワーモジュール１０では、ドライブボード１２がパワーアセンブリ１１のパッケージボディ１１３内に配置され、実装面１１１０とは反対側のパワーチップ１１２の側にドライブボード１２が位置することで、ドライブボード１２とパワーチップ１１２との間の距離が短縮される。また、パワーチップ１１２とドライブボード１２との間の接続ラインが短くなり、それにより、パワーチップ１１２とドライブボード１２との間の接続ラインの寄生パラメータが効果的に低減され、すなわち、パワーモジュール１０の寄生パラメータが低減され、パワーモジュール１０の電気性能が向上される。さらに、パワーアセンブリ１１のパッケージボディ１１３内にドライブボード１２が配置され、すなわち、パワーアセンブリ１１の内部にドライブボード１２が配置される。同一平面上にドライブボード１２及びパワーアセンブリ１１を配置するのと比較して、これはパワーモジュール１０の平面的な面積を効果的に小さくすることができる。パワーアセンブリ１１のためにパッケージボディ１１３が形成されるとき、パワーアセンブリ１１の強度を確保するために、パワーアセンブリ１１の厚さは通常５ｍｍよりも大きい。この厚さは、パワーアセンブリ１１の厚さを増やすことなくパワーアセンブリ１１のパッケージボディ１１３にドライブボード１２を埋め込むのを可能にするのに十分である。すなわち、パッケージボディ１１３内にドライブボード１２を配置することはパワーアセンブリ１１の厚さには影響せず、それにより、パワーモジュール１０の一体化が効果的に向上され、パッケージサイズが縮小され、パワーモジュール１０のコストが低減される。
実装面１１１０に対して垂直な方向において、ドライブボード１２とパワーチップ１１２との間の距離が、ドライブボード１２と実装面１１１０とは反対側のパッケージボディ１１３の表面との間の距離よりも小さい。この実施形態では、ドライブボード１２とパワーチップ１１２との間の距離が、ドライブボード１２と実装面１１１０とは反対側のパッケージボディ１１３の表面との間の距離よりも小さいことを必要とすることで、ドライブボード１２とパワーチップ１１２との間の距離が十分に短いことが確保され、それにより、ドライブボード１２とパワーチップ１１２との間の接続ラインの寄生パラメータが十分に小さいことが確保され、パワーモジュール１０の電気性能が効果的に向上される。
次いで、図１０に示すように、パワーチップ１１２が用意される。パワーチップ１１２は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、及び／又はダイオードとし得る。確かなことには、他の一実施形態において、パワーチップ１１２は基板１１１の前に用意されてもよい。あるいは、基板１１１とパワーチップ１１２は同時に用意されてもよい。
実装面１１１０に対して垂直な方向において、ドライブボード１２とパワーチップ１１２との間の距離が、ドライブボード１２と実装面１１１０とは反対側のパッケージボディ１１３の表面との間の距離よりも小さい。この実施形態では、ドライブボード１２とパワーチップ１１２との間の距離が、ドライブボード１２と実装面１１１０とは反対側のパッケージボディ１１３の表面との間の距離よりも小さいことを必要とすることで、ドライブボード１２とパワーチップ１１２との間の距離が十分に短いことが確保され、それにより、ドライブボード１２とパワーチップ１１２との間の接続ラインの寄生パラメータが十分に小さいことが確保され、パワーモジュール１０の電気性能が効果的に向上される。
この出願におけるパワーモジュール１０の製造方法では、実装面１１１０とは反対側のパワーチップ１１２の側にドライブボード１２が配置され、ドライブボード１２がパワーチップ１１２に電気的に接続されて、パッケージング対象の構造体１３ａを形成し、そして、パッケージング対象の構造体１３ａがパッケージングされて、パッケージングされた構造体１３を形成する。具体的には、ドライブボード１２とパワーチップ１１２とを共にパッケージングすることで、ドライブボード１２とパワーチップ１１２との間の距離を短くすることができる。また、パワーチップ１１２とドライブボード１２との間の接続ラインが短くなり、それによりパワーチップ１１２とドライブボード１２との間の接続ラインの寄生パラメータが効果的に低減され、すなわち、パワーモジュール１０の寄生パラメータが低減され、パワーモジュール１０の電気性能が向上される。さらに、ドライブボード１２と第１のパワーボード１１ｃとが共にパッケージングされる。同一平面上にドライブボード１２及び第１のパワーボード１１ｃを配置するのと比較して、これはパワーモジュール１０の平面的な面積を効果的に小さくすることができる。第１のパワーボード１１ｃのパッケージングの際に、パッケージング後の第１のパワーボード１１ｃの強度を確保するために、パッケージング後の第１のパワーボード１１ｃの厚さは通常５ｍｍよりも大きい。この厚さは、第１のパワーボード１１ｃの厚さを増やすことなくドライブボード１２及び第１のパワーボード１１ｃが共にパッケージングされることを可能にするのに十分である。すなわち、ドライブボード１２及び第１のパワーボード１１ｃを共にパッケージングすることは、パッケージング後に得られる厚さには影響せず、それにより、パワーモジュール１０の一体化が効果的に向上され、パッケージサイズが縮小され、パワーモジュール１０のコストが低減される。

Claims (20)

  1. パワーアセンブリとドライブボードとを有するパワーモジュールであって、前記パワーアセンブリは、基板、パワーチップ、及びパッケージボディを有し、前記パワーチップが前記基板の実装面上に配置され、前記パッケージボディが前記基板上の前記パワーチップをパッケージングし、前記ドライブボードが、前記実装面とは反対側の前記パワーチップの側に位置して前記パッケージボディ内に配置され、前記ドライブボードが前記パワーチップに電気的に接続されている、パワーモジュール。
  2. 前記実装面に対して垂直な方向において、前記ドライブボードと前記パワーチップとの間の距離が、前記ドライブボードと前記実装面とは反対側の前記パッケージボディの表面との間の距離よりも小さい、請求項１に記載のパワーモジュール。
  3. 前記パワーアセンブリは更にピンを有し、該ピンは前記ドライブボードと前記パッケージボディの一部とを貫通し、前記ピンの一端が前記実装面上に配置されて前記パワーチップに電気的に接続され、前記ピンの他端が前記パッケージボディから露出される、請求項１又は２に記載のパワーモジュール。
  4. 前記ドライブボードは前記ピンを介して前記パワーチップに電気的に接続されている、請求項３に記載のパワーモジュール。
  5. 当該パワーモジュールは更に導電体を有し、該導電体は前記パワーチップと前記ドライブボードとの間に位置し、前記パワーチップは前記導電体を介して前記ドライブボードに接続されている、請求項３に記載のパワーモジュール。
  6. 前記導電体は銅棒であり、該銅棒の両端が、それぞれ、前記パワーチップ及び前記ドライブボードに電気的に接続されている、請求項５に記載のパワーモジュール。
  7. 前記導電体はリードフレームであり、該リードフレームは、互いに接続された第１端子及び第２端子を有し、前記第１端子が前記パワーチップに電気的に接続され、前記第２端子が前記ドライブボードに電気的に接続されている、請求項５に記載のパワーモジュール。
  8. 前記リードフレームは更に、前記第１端子に電気的に接続された第３端子を有し、該第３端子は前記ピンに電気的に接続されている、請求項７に記載のパワーモジュール。
  9. 当該パワーモジュールは更にパッケージハウジングを有し、前記パワーアセンブリ及び前記ドライブボードは前記パッケージハウジング内に収容され、前記パワーチップとは反対側の前記ピンの端部が前記パッケージハウジングの外に延び、前記パッケージボディは、ハウジングパッケージングプロセスを用いて前記パッケージハウジング内の隙間に注入されている、請求項３乃至８のいずれか一項に記載のパワーモジュール。
  10. 前記ドライブボード及び前記パワーアセンブリは、パッケージングされた構造体を構成し、前記パワーチップとは反対側の前記基板の表面が裏面であり、該裏面は前記パッケージボディから露出され、当該パワーモジュールは更にヒートシンクを有し、該ヒートシンクが、前記裏面と接触して、前記パッケージングされた構造体に固定されている、請求項１乃至８のいずれか一項に記載のパワーモジュール。
  11. 前記ドライブボードは、中央領域と該中央領域を取り囲むエッジ領域とを有し、前記中央領域は、前記パワーアセンブリに対向して配置され、前記パッケージングされた構造体は取り付け穴を有し、該取り付け穴は、前記エッジ領域に位置して、前記ドライブボードから前記パワーチップへの方向に前記ドライブボードと前記パッケージボディとを貫通し、前記ヒートシンクは、前記取り付け穴を介して前記パッケージングされた構造体に接続されている、請求項１０に記載のパワーモジュール。
  12. 前記パワーチップとは反対側の前記エッジ領域の表面を通じてネジが固定されるように、前記パワーチップとは反対側の前記エッジ領域の前記表面が前記パッケージボディから露出されている、請求項１１に記載のパワーモジュール。
  13. ２つのパワーアセンブリが存在し、前記２つのパワーアセンブリの実装面が、互いに対向して配置されて互いに電気的に接続され、前記２つのパワーアセンブリのパッケージボディが接続され、前記ドライブボードは、前記２つのパワーアセンブリの間に配置されて少なくとも一方のパワーアセンブリに電気的に接続されている、請求項１に記載のパワーモジュール。
  14. 回路ボードと、請求項１乃至１３のいずれか一項に記載のパワーモジュールとを有し、前記パワーモジュールが前記回路ボードに電気的に接続されている、コンバータ。
  15. 請求項１４に記載のコンバータを有する電子機器であって、前記コンバータが当該電子機器の電気信号を変換するように構成されている、電子機器。
  16. 第１のパワーボードを用意し、該第１のパワーボードは、基板と、該基板の実装面上に配置されたパワーチップとを有し、
    ドライブボードを用意し、該ドライブボードを前記実装面とは反対側の前記パワーチップの側に配置し、且つ該ドライブボードを前記パワーチップに電気的に接続することで、パッケージング対象の構造体を形成し、
    パッケージボディを用いて前記パッケージング対象の構造体をパッケージングすることで、パワーモジュールを形成する、
    ことを有する、パワーモジュールの製造方法。
  17. 当該製造方法は更に、前記ドライブボードを前記実装面とは反対側の前記パワーチップの側に前記配置することの前に、前記実装面とは反対側の前記パワーチップの表面上に、前記パワーチップに電気的に接続された導電体を形成することを有し、前記ドライブボードが前記実装面とは反対側の前記パワーチップの側に配置されるときに、前記ドライブボードが前記導電体に電気的に接続される、請求項１６に記載のパワーモジュールの製造方法。
  18. 前記導電体は銅棒であり、又は前記導電体はリードフレームである、請求項１７に記載のパワーモジュールの製造方法。
  19. 当該製造方法は更に、前記パワーチップが前記基板の前記実装面上に配置されるときに、ピンを前記実装面に固定することを有し、前記ドライブボードが前記実装面とは反対側の前記パワーチップの側に配置されるときに、前記ピンが前記ドライブボードを貫通する、請求項１６乃至１８のいずれか一項に記載のパワーモジュールの製造方法。
  20. 当該製造方法は更に、前記ドライブボードが前記第１のパワーボードに電気的に接続された後に、第２のパワーボードを用意し、該第２のパワーボードを前記第１のパワーボードとは反対側の前記ドライブボードの側に配置し、且つ該第２のパワーボードを前記第１のパワーボードに電気的に接続することで、パッケージング対象の構造体を形成することを有する、請求項１６乃至１８のいずれか一項に記載のパワーモジュールの製造方法。
JP2023516656A 2020-09-15 2020-09-15 パワーモジュール及びその製造方法、コンバータ、並びに電子機器 Active JP7691208B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/115360 WO2022056679A1 (zh) 2020-09-15 2020-09-15 功率模组及其制造方法、转换器和电子设备

Publications (2)

Publication Number Publication Date
JP2023541621A true JP2023541621A (ja) 2023-10-03
JP7691208B2 JP7691208B2 (ja) 2025-06-11

Family

ID=80777479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023516656A Active JP7691208B2 (ja) 2020-09-15 2020-09-15 パワーモジュール及びその製造方法、コンバータ、並びに電子機器

Country Status (5)

Country Link
US (1) US20230215788A1 (ja)
EP (1) EP4203010A4 (ja)
JP (1) JP7691208B2 (ja)
CN (1) CN115443531A (ja)
WO (1) WO2022056679A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975401A (zh) * 2022-04-19 2022-08-30 华为数字能源技术有限公司 一种封装结构及电子设备
CZ310213B8 (cs) * 2023-01-31 2025-02-05 Západočeská Univerzita V Plzni Výkonový modul pro polovodičový jistič
CN116682817B (zh) * 2023-05-31 2023-11-17 海信家电集团股份有限公司 智能功率模块和具有其的电子设备
CN117393547A (zh) * 2023-09-14 2024-01-12 华为数字能源技术有限公司 一种光伏优化器及封装结构
TWI851424B (zh) * 2023-09-20 2024-08-01 朋程科技股份有限公司 半導體模組及其製作方法
CN117976644B (zh) * 2024-02-04 2024-10-11 海信家电集团股份有限公司 功率模块和电子设备
CN118366932B (zh) * 2024-06-20 2024-10-18 傲威半导体无锡有限公司 一种mos芯片封装结构

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076257A (ja) * 2000-08-24 2002-03-15 Mitsubishi Electric Corp パワーモジュール
JP2005197435A (ja) * 2004-01-07 2005-07-21 Mitsubishi Electric Corp 電力半導体装置
JP2006093255A (ja) * 2004-09-22 2006-04-06 Fuji Electric Device Technology Co Ltd パワー半導体モジュールおよびその製造方法
JP2008042086A (ja) * 2006-08-09 2008-02-21 Honda Motor Co Ltd 半導体装置
JP2008135422A (ja) * 2006-11-27 2008-06-12 Yaskawa Electric Corp モータ制御装置
CN101494175A (zh) * 2008-01-22 2009-07-29 北京机械工业自动化研究所 一种三层立体功率封装方法及其结构
JP2010103343A (ja) * 2008-10-24 2010-05-06 Fuji Electric Systems Co Ltd 半導体装置
JP2010108955A (ja) * 2008-10-28 2010-05-13 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2012119618A (ja) * 2010-12-03 2012-06-21 Fuji Electric Co Ltd パワー半導体モジュール
WO2013084589A1 (ja) * 2011-12-08 2013-06-13 富士電機株式会社 半導体装置および半導体装置製造方法
JP2014057004A (ja) * 2012-09-13 2014-03-27 Fuji Electric Co Ltd パワー半導体モジュール
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2017028174A (ja) * 2015-07-24 2017-02-02 サンケン電気株式会社 半導体装置
JP2018074088A (ja) * 2016-11-02 2018-05-10 富士電機株式会社 半導体装置
WO2019229894A1 (ja) * 2018-05-30 2019-12-05 三菱電機株式会社 半導体モジュールおよび電力変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2936855B2 (ja) * 1991-12-26 1999-08-23 富士電機株式会社 電力用半導体装置
JP2001085613A (ja) * 1999-09-13 2001-03-30 Hitachi Ltd トランスファモールド型パワーモジュール
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
JP2011044452A (ja) * 2009-08-19 2011-03-03 Denso Corp 電子装置およびその製造方法
WO2013121491A1 (ja) * 2012-02-13 2013-08-22 パナソニック株式会社 半導体装置およびその製造方法
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
KR20160035916A (ko) * 2014-09-24 2016-04-01 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
US10170401B2 (en) * 2015-07-15 2019-01-01 Mosway Technologies Limited Integrated power module
JP6455364B2 (ja) * 2015-08-28 2019-01-23 三菱電機株式会社 半導体装置、インテリジェントパワーモジュールおよび電力変換装置
CN106684076B (zh) * 2015-11-05 2019-09-06 台达电子企业管理（上海）有限公司 封装结构及其制造方法
CN211209596U (zh) * 2019-09-19 2020-08-07 上海众联能创新能源科技股份有限公司 一种新型功率模块结构

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076257A (ja) * 2000-08-24 2002-03-15 Mitsubishi Electric Corp パワーモジュール
JP2005197435A (ja) * 2004-01-07 2005-07-21 Mitsubishi Electric Corp 電力半導体装置
JP2006093255A (ja) * 2004-09-22 2006-04-06 Fuji Electric Device Technology Co Ltd パワー半導体モジュールおよびその製造方法
JP2008042086A (ja) * 2006-08-09 2008-02-21 Honda Motor Co Ltd 半導体装置
JP2008135422A (ja) * 2006-11-27 2008-06-12 Yaskawa Electric Corp モータ制御装置
CN101494175A (zh) * 2008-01-22 2009-07-29 北京机械工业自动化研究所 一种三层立体功率封装方法及其结构
JP2010103343A (ja) * 2008-10-24 2010-05-06 Fuji Electric Systems Co Ltd 半導体装置
JP2010108955A (ja) * 2008-10-28 2010-05-13 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
JP2012119618A (ja) * 2010-12-03 2012-06-21 Fuji Electric Co Ltd パワー半導体モジュール
WO2013084589A1 (ja) * 2011-12-08 2013-06-13 富士電機株式会社 半導体装置および半導体装置製造方法
JP2014057004A (ja) * 2012-09-13 2014-03-27 Fuji Electric Co Ltd パワー半導体モジュール
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2017028174A (ja) * 2015-07-24 2017-02-02 サンケン電気株式会社 半導体装置
JP2018074088A (ja) * 2016-11-02 2018-05-10 富士電機株式会社 半導体装置
WO2019229894A1 (ja) * 2018-05-30 2019-12-05 三菱電機株式会社 半導体モジュールおよび電力変換装置

Also Published As

Publication number Publication date
EP4203010A4 (en) 2024-01-10
CN115443531A (zh) 2022-12-06
WO2022056679A1 (zh) 2022-03-24
EP4203010A1 (en) 2023-06-28
JP7691208B2 (ja) 2025-06-11
US20230215788A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
JP7691208B2 (ja) パワーモジュール及びその製造方法、コンバータ、並びに電子機器
JP4634497B2 (ja) 電力用半導体モジュール
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
US20100134979A1 (en) Power semiconductor apparatus
CN111696936A (zh) 一种集成散热器的功率模块及其制作方法
JP5497690B2 (ja) パワーパッケージモジュール
JP2008199022A (ja) パワー半導体モジュールおよびその製造方法
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
EP3913665B1 (en) A power semiconductor module and a method for producing a power semiconductor module
US11362008B2 (en) Power semiconductor module embedded in a mold compounded with an opening
CN114449739B (zh) 封装模组及其制备方法、电子设备
CN108538825A (zh) 功率模块
US9099451B2 (en) Power module package and method of manufacturing the same
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
WO2025006171A1 (en) Flip chip and pre-molded clip power modules
CN110998832B (zh) 半导体装置以及半导体模块
CN216818324U (zh) 功率半导体模块
KR102464477B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
CN112582386B (zh) 功率模块及其制备方法、电器设备
KR101067138B1 (ko) 파워 모듈 및 그 제조방법
JP2004048084A (ja) 半導体パワーモジュール
WO2025027902A1 (ja) 半導体装置
KR20140077561A (ko) 전력 모듈 패키지 및 전력 모듈 패키지 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250528

R150 Certificate of patent or registration of utility model

Ref document number: 7691208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150