JP2023178583A - 弾性表面波デバイス、および、弾性表面波デバイスの製造方法 - Google Patents

Abstract

【課題】弾性表面波デバイスに所用の特性を付与するインダクタンス素子を、弾性表面波デバイスの小型化ないし極小化を阻害しない態様で、かつ、これを構成するＩＤＴ電極との接続をとりやすい態様で、備えさせる。【解決手段】デバイスチップ２と、前記デバイスチップ２の一面２ａ上に複数形成されると共にそれぞれＩＤＴ電極３ａと反射器３ｂとを備えてなる共振器３と、前記デバイスチップ２の前記一面２ａにおける前記共振器３を構成する前記ＩＤＴ電極３ａにおける電極指３ｃの形成領域、及び、前記反射器３ｂにおける電極指３ｃの形成領域以外の領域に形成された素子支持体７と、前記共振器３との間に空所８を形成させるようにして前記素子支持体７上に形成されたインダクタンス素子９とを備えてなる。【選択図】図１

Description

この発明は、弾性表面波デバイスの改良、および、その製造に適した製造方法に関する。

弾性表面波デバイスは、モバイル通信機器などにおいて周波数フィルタなどとして使用されている。この種の弾性表面波デバイスに所用の特性を付与するため、これに形成されるフィルタ回路にインダクタンス素子を備えさせたものが知られている（特許文献１参照）。

特許文献１のものでは、デバイスチップ（弾性波を伝搬させる基板）の一面上に形成されたＩＤＴ電極上にデバイスチップと枠部と蓋部とにより内部空間を形成させている。インダクタンス素子は、枠部と蓋部との間に備えられている。特許文献１のようにインダクタンス素子を配した場合、インダクタンス素子をＩＤＴ電極と電気的に接続させるための格別の構造が必要となり、これに起因する分、弾性表面波デバイスの製造工程も複雑となる。

インダクタンス素子をデバイスチップ上に形成するようにすればインダクタンス素子をＩＤＴ電極と電気的に接続させるための格別の構造は不要となるが、デバイスチップ上の面積の一部がインダクタンス素子により占められてしまうため、弾性表面波デバイスの小型化を難くしてしまう。

インダクタンス素子を弾性表面波デバイス外、つまり、実装基板側に設けることは通常行われているところであるが、ＷＬＰ（Wafer Level Package)により生成される弾性表面波デバイス自体にインダクタンス素子を含んだ所用の特性のフィルタ回路を形成させることが望まれていた。

国際公開第２０１０／１２５８７３号

この発明が解決しようとする主たる問題点は、弾性表面波デバイスに所用の特性を付与するインダクタンス素子を、弾性表面波デバイスの小型化を阻害しない態様で、かつ、これを構成するＩＤＴ電極との接続をとりやすい態様で、弾性表面波デバイスに備えさせる点にある。

前記課題を解決するために、この発明にあっては、第一の観点から、弾性表面波デバイスを、
デバイスチップと、
前記デバイスチップの一面上に複数形成されると共にそれぞれＩＤＴ電極と反射器とを備えてなる共振器と、
前記デバイスチップの前記一面における前記共振器を構成する前記ＩＤＴ電極における電極指の形成領域、及び、前記反射器における電極指の形成領域以外の領域に形成された素子支持体と、
前記共振器との間に空所を形成させるようにして前記素子支持体上に形成されたインダクタンス素子とを備えてなる、ものとした。

前記素子支持体は二以上形成されており、前記インダクタンス素子は隣り合う前記素子支持体間に架け渡し状に形成されるようにすることが、この発明の態様の一つとされる。

また、前記インダクタンス素子を、複数の前記共振器の少なくとも一部の上を通過するように形成させることが、この発明の態様の一つとされる。

また、二以上の前記素子支持体の少なくとも一部は絶縁性を持つように構成されると共に、この絶縁性を持った前記素子支持体を前記共振器に接続された配線又は前記ＩＤＴ電極におけるバスバー上に形成させるようにすることが、この発明の態様の一つとされる。

また、複数の前記共振器の全部または一部はラダー型フィルタを構成しており、前記インダクタンス素子を、前記ラダー型フィルタを構成する少なくとも一つの並列共振器上を通過するように形成させることが、この発明の態様の一つとされる。

また、前記共振器が形成された領域以外の領域に形成された支持層と、
前記支持層上に形成され、前記デバイスチップおよび前記支持層とともに前記共振器を気密封止するカバー層とを備え、
前記デバイスチップの前記一面を基準としたと前記支持層の高さが前記一面を基準とした前記インダクタンス素子の高さよりも高くなるように前記支持層を形成させるようにすることが、この発明の態様の一つとされる。

また、前記課題を解決するために、この発明にあっては、第二の観点から、弾性表面波デバイスの製造方法を、
デバイスチップの一面上に複数の共振器を形成するステップと、
前記共振器を構成するＩＤＴ電極における電極指の形成領域、及び、反射器における電極指の形成領域以外の領域に素子支持体を形成するステップと、
前記素子支持体の高さと同等の高さの犠牲層を形成するステップと、
前記素子支持体及び前記犠牲層上にインダクタンス素子を形成するステップとを含む、ものとした。

また、弾性表面波デバイスの製造方法がさらに、前記共振器が形成された領域以外の領域に前記デバイスチップの前記一面を基準とした前記インダクタンス素子の高さよりも高い位置に至る支持層を形成するステップと、
前記犠牲層を除去するステップと、
前記支持層上に、前記デバイスチップ及び前記支持層と共に前記共振器を気密封止するようにカバー層を形成するステップとを含むものとすることが、この発明の態様の一つとされる。

この発明によれば、弾性表面波デバイスに所用の特性を付与するインダクタンス素子を、弾性表面波デバイスの小型化を阻害しない態様で、かつ、これを構成するＩＤＴ電極との接続をとりやすい態様で、弾性表面波デバイスに備えさせることができる。

図１は、この発明の一実施の形態にかかる弾性表面波デバイス（第一例）の断面構成図であり、概ね図２のＡ－Ａ位置で第一例を断面にしている。 図２は、前記第一例の要部を図１のＢ方向から見て示した平面構成図であり、支持層の記載を省略している。 図３は、前記第一例に形成される回路の一例を示した構成図である。 図４は、前記第一例の製造工程中のステップ１を示した断面構成図である。 図５は、前記第一例の製造工程中のステップ２を示した断面構成図である。 図６は、前記第一例の製造工程中のステップ３を示した断面構成図である。 図７は、前記第一例の製造工程中のステップ４を示した断面構成図である。 図８は、前記第一例の製造工程中のステップ５を示した断面構成図である。 図９は、前記第一例の製造工程中のステップ６を示した断面構成図である。 図１０は、前記第一例の製造工程中のステップ７を示した断面構成図である。 図１１は、前記第一例の要部斜視構成図である。 図１２は、前記第一例を構成する素子支持体を共振器のバスバー上に形成させる場合の構成例を示した要部斜視構成図である。 図１３は、前記第一例の一部変更例を示した平面構成図であり、この変更例を図２と同じ向きから見て示している。 図１４は、この発明の一実施の形態にかかる弾性表面波デバイス（第二例）を示した平面構成図であり、この第二例を図２と同じ向きから見て示している。 図１５は、この発明の一実施の形態にかかる弾性表面波デバイス（第三例）を示した平面構成図であり、この第三例を図２と同じ向きから見て示している。

以下、図１～図１５に基づいて、この発明の典型的な実施の形態について、説明する。この実施の形態にかかる弾性表面波デバイス１は、モバイル通信機器などにおいて周波数フィルタなどとして使用するのに適したものである。特に、この実施の形態にかかる弾性表面波デバイス１は、弾性表面波デバイス１に所用の特性を付与するインダクタンス素子９を、弾性表面波デバイス１の小型化を阻害しない態様で（つまり、大型化を招くことなく）、かつ、これを構成するＩＤＴ電極３ａとの接続をとりやすい態様で、備えたものとなっている。

また、この実施の形態にかかる弾性表面波デバイス１の製造方法は、前記のようにインダクタンス素子９を備えた弾性表面波デバイス１を、適切且つ合理的に製造し得るものである。

図示の例では、弾性表面波デバイス１は、ＷＬＰ（Wafer Level Package)構造のものとなっている。

その断面構造を図１に示す。ＷＬＰ構造の弾性表面波デバイス１では、デバイスチップ２における共振器３が形成された領域以外の領域に、前記共振器３を囲繞するように支持層４（ウォール）を形成すると共に、この支持層４上に前記デバイスチップ２及び前記支持層４と共に前記共振器３を気密封止するようにカバー層５（ルーフ）を形成させて、これら三者間に中空構造部６（内部空間ないしエアキャビティ）を形成させている。

図示は省略するが、本発明は、ＣＳＰ（Chip Size Package）構造の弾性表面波デバイス１にも適用可能である。

この実施の形態にかかる弾性表面波デバイス１は、
デバイスチップ２と、
前記デバイスチップ２の一面２ａ上に複数形成されると共にそれぞれＩＤＴ電極３ａ（くし歯電極）と反射器３ｂとを備えてなる共振器３と、
前記デバイスチップ２の前記一面２ａにおける前記共振器３を構成する前記ＩＤＴ電極３ａ及び前記反射器３ｂの形成領域以外の領域に形成された素子支持体７と、
前記共振器３との間に空所８を形成させるようにして前記素子支持体７上に形成されたインダクタンス素子９とを備えてなる。

デバイスチップ２は、弾性波を伝搬させる機能を持つ。デバイスチップ２には、典型的には、タンタル酸リチウムやニオブ酸リチウムが用いられ、また、デバイスチップ２は、これらにサファイア、シリコン、アルミナ、スピネル、水晶またはガラスなどを積層させて、構成される場合もある。

図２に示されるように一つの前記共振器３は、ＩＤＴ電極３ａと、ＩＤＴ電極３ａを挟むようにして形成される反射器３ｂとを有する。ＩＤＴ電極３ａは、電極対からなり、各電極対は弾性波の伝搬方向ｘに長さ方向を交叉させるように平行配列された複数の電極指３ｃ同士をこれらの一端側においてバスバー３ｄで接続させてなる。反射器３ｂは、弾性波の伝搬方向ｘに長さ方向を交叉させるように平行配列された複数の電極指３ｃの端部間をバスバー３ｄで接続させてなる。

前記共振器３は、デバイスチップ２上に、複数形成されている。各共振器３は、典型的には、フォトリソグラフィ技術により形成された導電性金属膜によって構成される。

図３に弾性表面波デバイス１に備えられるフィルタ回路の一例の概念を示す。符号３ｅは入出力ポート間に直列に接続された共振器３、符号３ｆは入出力ポート間に並列に接続された共振器３、符号９はインダクタンス素子を示す。すなわち、図３のフィルタ回路によってラダー型フィルタが構成されるようになっている。前記デバイスチップ２に形成されたフィルタ回路は典型的には前記デバイスチップ２の他面２ｂに形成される図示しないバンプを通じて外部に接続される。

素子支持体７は、デバイスチップ２の一面２ａ上に、この一面２ａから突き出すように形成される。すなわち、素子支持体７はデバイスチップ２に接合された第一接合部７ａと、インダクタンス素子９に接合された第二接合部７ｂとを有する。

素子支持体７は、前記共振器３を構成する前記ＩＤＴ電極３ａ及び前記反射器３ｂの形成領域以外の領域に形成される。素子支持体７が形成される領域が、前記バスバー３ｄの形成領域である場合、素子支持体７の全部を絶縁性材料で構成するか、図１２に示されるように素子支持体７の一部としての前記第一接合部７ａ側を絶縁性材料からなる部分７ｃで構成するなどして、素子支持体７を絶縁性を持ったものとし、これにより、バスバー３ｄとインダクタンス素子９とが電気的に接続されないようにする。素子支持体７が形成される領域が、共振器３の形成領域外である場合、圧電素子には導電性がないので、素子支持体７の全部又は一部を導電性材料で構成しても構わない。

素子支持体７の形状は必要に応じて適宜選択して構わない。図示の例では、素子支持体７は、六面体として構成されている（図１１参照）。六面体の一面が前記第一接合部７ａとなり、この一面に対向する位置にある他の一面が前記第二接合部７ｂとなっている。

素子支持体７の厚み、すなわち、前記第一接合部７ａと第二接合部７ｂとの間の距離によって、前記圧電素子の一面２ａに直交する向きでの前記空所８の大きさが決せられる。素子支持体７の厚みは０．５μｍ～３μｍとすることが好ましい。

素子支持体７は二以上形成されている。典型的には、共振器３の形成領域の周囲に複数の素子支持体７を形成し、このように形成される素子支持体７によって共振器３上にインダクタンス素子９を支持するようにしている。

図１～図１２に示される第一例では、弾性波デバイスに備えられる複数の共振器３のうち、並列に接続された二つの共振器３のうちの一つ（図２における左側の共振器３）を囲うように、インダクタンス素子９を形成させている。
この第一例では、インダクタンス素子９は、共振器３における弾性波の伝搬方向ｘに沿う向きに続く第一帯状部９ａと、前記伝搬方向ｘに直交する向きに続く第二帯状部９ｂとを備えている。
第一例では、二つの第一帯状部９ａと二つの第二帯状部９ｂとからインダクタンス素子９を構成させている。以下の（１）～（８）では便宜的に図２の上下と左右を基準に図２に示されるインダクタンス素子９および素子支持体７を説明する。また、図２においては、便宜的に、導電性を備えた素子支持体７に破線のハッチングを付し、導電性を備えない素子支持体７に破線の×印（エックス印）を付している。
（１）左側に位置される第一帯状部９ａの上端と右側に位置される第一帯状部９ａの上端とが上側に位置される第二帯状部９ｂによって接続されている。
（２）右側に位置される第一帯状部９ａの下端には下側に位置される第二帯状部９ｂの右端が接続され、この下側に位置される第二帯状部９ｂは共振器３上を通過している。
（３）素子支持体７は、左側に位置される第一帯状部９ａの下端、左側に位置される第一帯状部９ａの上端と上側に位置される第二帯状部９ｂとが接し合う隅部９ｃ、右側に位置される第一帯状部９ａの上端と上側に位置される第二帯状部９ｂとが接し合う隅部９ｄ、右側に位置される第一帯状部９ａの下端と下側に位置される第二帯状部９ｂとが接し合う隅部９ｅ、下側に位置される第二帯状部９ｂの左端をそれぞれ支持するように５個形成されている。
（４）左側に位置される第一帯状部９ａの下方には共振器３に接続された配線パターン１０の一部が形成されている。第一帯状部９ａの下端を支持する素子支持体７は全体が導電性材料から構成されており、これによりインダクタンス素子９と共振器３とが電気的に接続されている。
（５）前記隅部９ｃは前記配線パターン１０の一部上にあるが、この隅部９ｃを支持する素子支持体７は、その全体又は一部を絶縁性材料から構成されて絶縁性を備えており、この隅部ではインダクタンス素子９と共振器３とは接続されていない。
（６）前記隅部９ｄ下はデバイスチップ２の一面２ａが位置するのみであり、この隅部９ｄを支持する素子支持体７は導電性材料から構成されている。
（７）前記隅部９ｅ下には共振器３に接続された配線パターン１０の一部が形成されているが、この隅部９ｅを支持する素子支持体７は絶縁性を備えており、この隅部ではインダクタンス素子９と共振器３とは接続されていない。
（８）下側に位置される第二帯状部９ｂの左端下はデバイスチップ２の一面２ａが位置するのみであり、この左端を支持する素子支持体７は導電性材料から構成されている。
すなわち、インダクタンス素子９は、隣り合う素子支持体７間に架け渡し状に形成・支持されている。

図１３は、前記第一例の下側の第二帯状部９ｂの右端を配線パターン１０外に延び出させるようにして、この右端を素子支持体７で支持させた第一例の一部変更例を示している。下側の第二帯状部９ｂの右端下には配線パターン１０がないので、この右端を支持する素子支持体７は導電性を備えたものとなっている。

図１４に示される第二例では、インダクタンス素子９は、デバイスチップ２を前記一面２ａに直交する向きから見た状態において、スパイラル（渦）状の形状を持つように構成させている。インダクタンス素子９下には共振器３に接続された配線パターン１０の一部、および、ＩＤＴ電極３ａにおけるバスバー３ｄが位置しているが、インダクタンス素子９を支持する素子支持体７のうち配線パターン１０上に位置される素子支持体７は一つのみが導電性を備えている。なお、この図１４においても、便宜的に、導電性を備えた素子支持体７に破線のハッチングを付し、導電性を備えない素子支持体７に破線の×印を付している。

図１５に示される第三例では、インダクタンス素子９は、デバイスチップ２を前記一面２ａに直交する向きから見た状態において、ミアンダ（蛇行）状の形状を持つように構成させている。インダクタンス素子９下には共振器３に接続された配線パターン１０の一部、および、ＩＤＴ電極３ａにおけるバスバー３ｄが位置しているが、インダクタンス素子９を支持する素子支持体７のうち配線パターン１０上に位置される素子支持体７は一つのみが導電性を備えている。なお、この図１５においても、便宜的に、導電性を備えた素子支持体７に破線のハッチングを付し、導電性を備えない素子支持体７に破線の×印を付している。

インダクタンス素子９は、導電性金属から構成される。図示の例では、インダクタンス素子９は、帯面をデバイスチップ２の一面２ａに実質的に平行に配した帯状をなすように構成されている。インダクタンス素子９は、前記のように矩形状をなす共振器３の形成領域上にあってこの形成領域をを囲繞するように形成されていても、複数の共振器３の少なくとも一部の上を通過するように形成されていても構わない。また、インダクタンス素子９は、前記ラダー型フィルタを構成する少なくとも一つの並列共振器３ｆ上を通過するように形成されていても良い。

また、この実施の形態にかかる弾性表面波デバイス１は、前記支持層４とカバー層５とを備えると共に、前記デバイスチップ２の前記一面２ａを基準としたと前記支持層４の高さが前記一面２ａを基準とした前記インダクタンス素子９の高さよりも高くなるように前記支持層４を形成させている。これにより、この実施の形態にあっては、前記中空構造部６内に前記インダクタンス素子９が位置されるようになっている。

この実施の形態にかかる弾性表面波デバイス１にあっては、弾性表面波デバイス１に所用の特性を付与するインダクタンス素子９を、デバイスチップ２の一面２ａ上に形成される共振器３との間に空所８を形成させるようにして素子支持体７によって支持するようにすることから、インダクタンス素子９によってデバイスチップ２上の共振器３の形成面積が減少することがなく、また、インダクタンス素子９を共振器３を含んだフィルタ回路の配線（図示の例では配線パターン１０）に容易に接続することができる。

この実施の形態にかかる弾性表面波デバイス１の製造ステップの要部を図４～図１０に示す。図４～図１０は前記第一例の製造工程を示しており、図２におけるＡ－Ａ線相当位置での断面構成図となっている。

先ず、デバイスチップ２の一面２ａ上にフォトリソグラフィ技術により複数の共振器３を形成する（ステップ１／図４）。

次いで、前記共振器３に接続される配線パターン１０をフォトリソグラフィ技術により形成する（ステップ２／図５）。

次いで、前記共振器３を構成するＩＤＴ電極３ａにおける電極指３ｃの形成領域、及び、反射器３ｂにおける電極指３ｃの形成領域以外の領域に素子支持体７を形成する（ステップ３／図６）。図示の例では、図６の右側の素子支持体７は配線パターン１０上にあって第一接合部７ａを絶縁性材料で構成しており、素子支持体７は絶縁性材料からなる部分７ｃとその上の導電性材料からなる部分との積層構造となっている。

次いで、前記素子支持体７の高さと同等の高さの犠牲層１１を形成する（ステップ４／図７）。

次いで、前記素子支持体７及び前記犠牲層１１上にインダクタンス素子９を形成する（ステップ５／図８）。インダクタンス素子９は典型的には電解めっきによって形成される。

次いで、前記共振器３が形成された領域以外の領域に前記デバイスチップ２の前記一面２ａを基準とした前記インダクタンス素子９の高さよりも高い位置に至る支持層４を形成する（ステップ６／図９）。

次いで、前記犠牲層１１を除去する（ステップ７／図１０）。インダクタンス素子９は隣り合う素子支持体７間に支持されており、インダクタンス素子９とデバイスチップ２との間から有機溶剤などを用いて犠牲層を除去することができる。

最後に、前記支持層４上に、前記デバイスチップ２及び前記支持層４と共に前記共振器３を気密封止するようにカバー層５を形成する（ステップ８／図１）。

典型的には、かかる弾性表面波デバイス１１は、一辺を１ないし２ｍｍとし、厚さ０．４ないし０．５mmとする四角形の板状をなすように構成される。また、図示は省略するが、かかる弾性表面波デバイス１１は、典型的には、他のデバイスと一緒に、厚さ０．３ｍｍ程度のモジュール基板上に実装されて厚さ０．８ｍｍないし１．０ｍｍ程度のフロントエンドモジュールなどのモジュールを構成する。

なお、当然のことながら、本発明は以上に説明した実施態様に限定されるものではなく、本発明の目的を達成し得るすべての実施態様を含むものである。

１ 弾性表面波デバイス
２ デバイスチップ
２ａ 一面
２ｂ 他面
３ 共振器
３ａ ＩＤＴ電極
３ｂ 反射器
３ｃ 電極指
３ｄ バスバー
４ 支持層
５ カバー層
６ 中空構造部
７ 素子支持体
７ａ 第一接合部
７ｂ 第二接合部
８ 空所
９ インダクタンス素子
９ａ 第一帯状部
９ｂ 第二帯状部
１０ 配線パターン
１１ 犠牲層
ｘ 伝搬方向

Claims (8)

1. デバイスチップと、
   前記デバイスチップの一面上に複数形成されると共にそれぞれＩＤＴ電極と反射器とを備えてなる共振器と、
   前記デバイスチップの前記一面における前記共振器を構成する前記ＩＤＴ電極における電極指の形成領域、及び、前記反射器における電極指の形成領域以外の領域に形成された素子支持体と、
   前記共振器との間に空所を形成させるようにして前記素子支持体上に形成されたインダクタンス素子とを備えてなる、弾性表面波デバイス。
2. 前記素子支持体は二以上形成されており、前記インダクタンス素子は隣り合う前記素子支持体間に架け渡し状に形成されてなる、請求項１に記載の弾性表面波デバイス。
3. 前記インダクタンス素子は、複数の前記共振器の少なくとも一部の上を通過するように形成されてなる、請求項２に記載の弾性表面波デバイス。
4. 二以上の前記素子支持体の少なくとも一部は絶縁性を持つように構成されると共に、この絶縁性を持った前記素子支持体を前記共振器に接続された配線又は前記ＩＤＴ電極におけるバスバー上に形成させてなる、請求項２又は請求項３に記載の弾性表面波デバイス。
5. 複数の前記共振器の全部または一部はラダー型フィルタを構成しており、前記インダクタンス素子は、前記ラダー型フィルタを構成する少なくとも一つの並列共振器上を通過するように形成されてなる、請求項３に記載の弾性表面波デバイス。
6. 前記共振器が形成された領域以外の領域に形成された支持層と、
   前記支持層上に形成され、前記デバイスチップおよび前記支持層とともに前記共振器を気密封止するカバー層とを備え、
   前記デバイスチップの前記一面を基準としたと前記支持層の高さが前記一面を基準とした前記インダクタンス素子の高さよりも高くなるように前記支持層を形成させてなる、請求項１に記載の弾性表面波デバイス。
7. デバイスチップの一面上に複数の共振器を形成するステップと、
   前記共振器を構成するＩＤＴ電極における電極指の形成領域、及び、反射器における電極指の形成領域以外の領域に素子支持体を形成するステップと、
   前記素子支持体の高さと同等の高さの犠牲層を形成するステップと、
   前記素子支持体及び前記犠牲層上にインダクタンス素子を形成するステップとを含む、弾性表面波デバイスの製造方法。
8. 前記共振器が形成された領域以外の領域に前記デバイスチップの前記一面を基準とした前記インダクタンス素子の高さよりも高い位置に至る支持層を形成するステップと、
   前記犠牲層を除去するステップと、
   前記支持層上に、前記デバイスチップ及び前記支持層と共に前記共振器を気密封止するようにカバー層を形成するステップとを含む、請求項７に記載の弾性表面波デバイスの製造方法。

Images