JP2023128422A - 電力変換装置 - Google Patents

Abstract

【課題】大型化やコスト上昇を抑えることができる電力変換装置を提供する。
【解決手段】電力変換装置は、負荷が接続される三相交流電源の各電源ラインにその負荷とは並列の関係に接続されるものであって、上記各電源ラインに接続され、かつ上記三相交流電源の線間電圧より耐圧が低く回路基板の実装面に直接的に取付けられる複数の半導体スイッチ素子を含み、上記負荷に流れる電流の高調波成分を抑制する変換器を備える。
【選択図】図１

Description

本発明の実施形態は、負荷が接続される三相交流電源の各電源ラインにその負荷とは並列の関係に接続される電力変換装置に関する。

電気機器等の負荷が接続される三相交流電源の各電源ラインにその負荷と並列に接続され、負荷に流れる電流に含まれる高調波成分を抑制するアクティブフィルタ等の電力変換装置が知られている。

この電力変換装置は、スイッチ素子を含み、スイッチ素子のスイッチングにより、負荷から生じる高調波成分を抑制するための補償電流（負荷電流に足し合わせるべき補償電流）を各電源ラインに供給する。

国際公開第２０２１／０１６９６０号 特許第６６４８１５９号公報 特許第６９０２３９９号公報

三相交流電源の線間電圧が200Vの場合、電力変換装置の各スイッチ素子として、耐圧が例えば600Vの半導体スイッチ素子が用いられる。
このような、高耐圧の半導体スイッチ素子では発熱量が大きくなり、それに対応するための大きな放熱用フィンやこのフィンに通風するための冷却用ファンを設けることが必要で装置の大型化や複雑化、それによるコストの上昇を招くことになる。

本発明の実施形態の目的は、大型化やコスト上昇を抑えることができる電力変換装置を提供することである。

実施形態の電力変換装置は、負荷が接続される三相交流電源の各電源ラインにその負荷とは並列の関係に接続されるものであって；前記各電源ラインに接続され、かつ前記三相交流電源の線間電圧より耐圧が低く回路基板の実装面に直接的に取付けられる複数の半導体スイッチ素子を含み、前記負荷に流れる電流の高調波成分を抑制する変換器を備える。

一実施形態の構成を示すブロック図。 一実施形態における各単位変換器の構成を示すブロック図。 一実施形態における各半導体スイッチ素子のスイッチングを示す図。 一実施形態における共振回路のゲイン特性を示す図。 一実施形態における各マルチレベル変換器の回路基板およびその回路基板上の部品配置を示す図。 図５のＸ－Ｘ線に沿う断面を矢印方向に視た図。 一般的なダイオードクランプ型マルチレベル変換器の構成を示すブロック図。 一般的なフライングキャパシタ型マルチレベル変換器の構成を示すブロック図。

本発明の一実施形態について図面を参照しながら説明する。
図１に示すように、三相交流電源１のＵ相，Ｖ相，Ｗ相電源ライン（第１，第２，第３電源ライン）Ｌu，Ｌv，Ｌwに負荷である例えば空気調和機２が接続されている。空気調和機２は、ブリッジ接続した複数のダイオードにより電源ラインＬu，Ｌv，Ｌwの電源電圧Ｅu，Ｅv，Ｅwを整流する整流回路３、この整流回路３の出力電圧が直流リアクトル４を介して印加されるコンデンサ５、このコンデンサ５の両端間に接続されその直流電圧を所定周波数の交流電圧に変換し出力するインバータ６、このインバータ６の出力により動作する圧縮機モータ７などを含む。

この空気調和機２が接続されている電源ラインＬu，Ｌv，Ｌwに、本実施形態の電力変換装置１０が、空気調和機２とは並列の関係に接続されている。

ここで、電力変換装置１０は、アクティブフィルタであり(以下、アクティブフィルタ１０ともいう)、パッシブフィルタ１１、リアクトル１４u，１４v，１４w、これらパッシブフィルタ１１およびリアクトル１４u，１４v，１４wを介して電源ラインＬu，Ｌv，Ｌwに接続されたマルチレベル変換器２０、電源ラインＬu，Ｌv，Ｌwにおけるパッシブフィルタ１１の接続位置より空気調和機２側の位置に配置され空気調和機２に流れる電流（負荷電流という）Ｉu，Ｉv，Ｉwを検出する検出部１５、リアクトル１４u，１４v，１４wとマルチレベル変換器２０との間の通電路に流れる電流Ｉcu，Ｉcv，Ｉcwを検出する検出部１６、三相交流電源１の電源電圧Ｅu，Ｅv，Ｅwの位相を検出する検出部１７、これら検出部１５，１６，１７の検出結果に応じてマルチレベル変換器２０を制御する制御部１８を含む。

パッシブフィルタ１１は、リアクトル１２uとコンデンサ１３uから成るLC回路、リアクトル１２vとコンデンサ１３vから成るLC回路、リアクトル１２wとコンデンサ１３wから成るLC回路を含む。なお、抑制する高調波が小さければ、リアクトルの代わりとして電力配線に生じるリアクタンスでまかなうことができるため、パッシブフィルタ１１とリアクトル１４u，１４v，１４wは設けなくてもよい。

マルチレベル変換器２０は、電源ラインＬu，Ｌv，Ｌwの相ごとに３つ以上のレベルの直流電圧を選択的に生成し出力する第１，第２，第３クラスタ２１u，２１v，２１wを含む。

アクティブフィルタ１０は、補償対象となる上記ダイオード整流の整流回路３の転流時における急峻な電流に対応するため、高速な電流制御性が求められる。ただし、アクティブフィルタ１０では後述のPWM制御のスイッチングに伴う矩形波成分を平滑化するための連系用リアクトルとしてリアクトル１４u，１４v，１４wを備えており、そのリアクトル１４u，１４v，１４wのインダクタンスが大きいほど電流変化率が悪化する。

そこで、電源ラインＬu，Ｌv，Ｌwの相ごとに３つ以上のレベルの直流電圧を選択的に生成し出力するクラスタ２１u，２１v，２１wを採用することで、リアクトル１４u，１４v，１４wに印加される電圧の変化幅を小さくすることが可能となり、結果として、インダクタンスの小さなリアクトル１４u，１４v，１４wを採用することが可能となる。これは、EMIノイズの低減にも寄与する。

クラスタ２１uは、それぞれが複数レベル（マルチレベル）の直流電圧をスイッチングにより選択的に生成し出力する複数（３つ）の単位変換器（セル）３１u，３２u，３３uを直列接続（カスケード接続）してなるいわゆる多直列変換器クラスタであり、単位変換器３１u～３３uの出力電圧（セル出力電圧）Ｖcu1，Ｖcu2，Ｖcu3を足し合わせることにより高調波を低減するための正弦波に近い波形の交流電圧Ｖcu0（＝Ｖcu1＋Ｖcu2＋Ｖcu3）を生成し出力する。

クラスタ２１vは、それぞれが複数レベルの直流電圧をスイッチングにより選択的に生成し出力する複数（３つ）の単位変換器３１v，３２v，３３vを直列接続してなるいわゆる多直列変換器クラスタであり、単位変換器３１v～３３vの出力電圧Ｖcv1，Ｖcv2，Ｖcv3を足し合わせることにより高調波を低減するための正弦波に近い波形の交流電圧Ｖcv0（＝Ｖcv1＋Ｖcv2＋Ｖcv3）を生成し出力する。

クラスタ２１wは、それぞれが複数レベルの直流電圧をスイッチングにより選択的に生成し出力する複数（３つ）の単位変換器３１w，３２w，３３wを直列接続してなるいわゆる多直列変換器クラスタであり、単位変換器３１w～３３wの出力電圧Ｖcw1，Ｖcw2，Ｖcw3を足し合わせることにより高調波を低減するための正弦波に近い波形の交流電圧Ｖcw0（＝Ｖcw1＋Ｖcw2＋Ｖcw3）を生成し出力する。

クラスタ２１uの単位変換器３１u，３２u，３３uは、１つの回路基板４０uに実装されている。同様にクラスタ２１vの単位変換器３１v，３２v，３３v、およびクラスタ２１wの単位変換器３１w，３２w，３３wも、各々が１つの回路基板４０v，４０wに実装されている。マイクロコンピュータ及びその周辺回路等で構成される制御部１８は、上記クラスタ２１u，２１v，２１wが実装されている回路基板４０u，４０y，４０wとは別の１つの制御回路基板６０に設けられている。

クラスタ２１u、２１v、２１wの構成は同一であるため、クラスタ２１uを例にとって説明する。単位変換器３１u，３２u，３３uの直列回路の一端がパッシブフィルタ１１およびリアクトル１４uを介して電源ラインＬuに接続され、単位変換器３１v，３２v，３３vの直列回路の一端が電源ラインＬvに接続され、単位変換器３１w，３２w，３３wの直列回路の一端が電源ラインＬwに接続されている。そして、単位変換器３１u，３２u，３３uの直列回路の他端、単位変換器３１v，３２v，３３vの直列回路の他端、単位変換器３１w，３２w，３３wの直列回路の他端が相互接続(Ｎ端子：スター結線)されている。

単位変換器３１u，３２u，３３uの具体的な構成を図２に示す。
単位変換器３１uは、一対の出力端子、それぞれ還流ダイオードＤを有する半導体スイッチ素子Ｑ１a，Ｑ１b，Ｑ１c，Ｑ１d、これら半導体スイッチ素子Ｑ１a～Ｑ１dを介して上記出力端子に接続されたコンデンサ（直流コンデンサ）Ｃ１、制御部１８からの制御信号に応じて半導体スイッチ素子Ｑ１a～Ｑ１dを駆動するゲートドライブ回路３１a、このゲートドライブ回路３１aの動作用電圧をコンデンサＣ１の電圧（コンデンサ電圧）から得る給電回路３１b、コンデンサＣ１の電圧を検出して制御部１８に知らせる電圧検出回路３１cを含み、半導体スイッチ素子Ｑ１～Ｑ１dのスイッチング（オン，オフ）による複数の通電路の選択的な形成により複数レベルの直流電圧を生成し出力する。なお、半導体スイッチ素子Ｑ１にMOSFETを用いる場合には、還流ダイオードＤは、寄生ダイオードで兼用することができる。

単位変換器３１vは、一対の出力端子、それぞれ還流ダイオードＤを有する半導体スイッチ素子Ｑ２a，Ｑ２b，Ｑ２c，Ｑ２d、これら半導体スイッチ素子Ｑ２a～Ｑ２dを介して上記出力端子に接続されたコンデンサ（直流コンデンサ）Ｃ２、制御部１８からの制御信号に応じて半導体スイッチ素子Ｑ２a～Ｑ２dを駆動するゲートドライブ回路３２a、このゲートドライブ回路３２aの動作用電圧をコンデンサＣ２の電圧（コンデンサ電圧）から得る給電回路３２b、コンデンサＣ２の電圧を検出して制御部１８に知らせる電圧検出回路３２cを含み、半導体スイッチ素子Ｑ２a～Ｑ２dのスイッチング（オン，オフ）による複数の通電路の選択的な形成により複数レベルの直流電圧を生成し出力する。

単位変換器３１wは、一対の出力端子、それぞれ還流ダイオードＤを有する半導体スイッチ素子Ｑ３a，Ｑ３b，Ｑ３c，Ｑ３d、これら半導体スイッチ素子Ｑ３a～Ｑ３dを介して上記出力端子に接続されたコンデンサ（直流コンデンサ）Ｃ３、制御部１８からの制御信号に応じて半導体スイッチ素子Ｑ３a～Ｑ３dを駆動するゲートドライブ回路３３a、このゲートドライブ回路３３aの動作用電圧をコンデンサＣ３の電圧（コンデンサ電圧）から得る給電回路３３b、コンデンサＣ３の電圧を検出して制御部１８に知らせる電圧検出回路３３cを含み、半導体スイッチ素子Ｑ３a～Ｑ３dのスイッチング（オン，オフ）による複数の通電路の選択的な形成により複数レベルの直流電圧を生成し出力する。

半導体スイッチ素子Ｑ１a～Ｑ３dに対し例えば２レベル変調によるスイッチングを行う場合の制御部１８によるパルス幅変調制御（PMW制御）を図３に示す。
制御部１８は、三相交流電源１の交流電圧Ｅuとほぼ同じ波形の交流電圧をクラスタ１２uで生成させるための交流電圧指令値Ｖcu sinθを設定し、単位変換器３１u，３２u，３３uの個数と同じ個数で互いに位相が異なる三角波状のキャリア信号Ｖ１，Ｖ２，Ｖ３の電圧レベルとその交流電圧指令値Ｖcu sinθの電圧レベルとを比較するパルス幅変調により、単位変換器３１u，３２u，３３uの半導体スイッチ素子Ｑ１a～Ｑ３dに対するスイッチング用の制御信号（ゲート信号ともいう）を生成する。

この制御信号の生成に際し、制御部１８は、単位変換器３１uにおいて互いに直列に配置されているスイッチ素子Ｑ１a，Ｑ１bのオンとオフの間、および互いに直列に配置されているスイッチ素子Ｑ１c，Ｑ１dのオンとオフの間に、それぞれ短絡防止のためにオフ状態となるデッドタイムを確保する。同様に、単位変換器３１vにおいて互いに配置されているスイッチ素子Ｑ２a，Ｑ２bのオンとオフの間、および互いに直列に配置されているスイッチ素子Ｑ２c，Ｑ２dのオンとオフの間に、それぞれ短絡防止のためにオフ状態となるデッドタイムを確保する。単位変換器３１wにおいて互いに直列に配置されているスイッチ素子Ｑ３a，Ｑ３bのオンとオフの間、および互いに直列に配置されているスイッチ素子Ｑ３c，Ｑ３dのオンとオフの間に、それぞれ短絡防止のためにオフ状態となるデッドタイムを確保する。

２レベル変調によるスイッチングの場合、単位変換器３１u，３２u，３３uはそれぞれ“正レベル”“負レベル”の２レベルの直流電圧を選択的に生成し出力する。３レベル変調によるスイッチングであれば、単位変換器３１u，３２u，３３uはそれぞれ“正レベル”“零レベル”“負レベル”の３レベルの直流電圧を選択的に生成し出力する。

以上述べたクラスタ２１uの単位変換器３１u，３２u，３３uの構成およびスイッチングは、クラスタ２１vの単位変換器３１v，３２v，３３vの構成およびスイッチングについても同様であり、クラスタ２１wの単位変換器３１w，３２w，３３wの構成およびスイッチングについても同様である。

制御部１８は、三相交流電源１の交流電圧Ｅvとほぼ同じ波形の交流電圧をクラスタ１２vで生成させるための交流電圧指令値Ｖcv sinθを設定し、三相交流電源１の交流電圧Ｅwとほぼ同じ波形の交流電圧をクラスタ変換器１２wで生成させるための交流電圧指令値Ｖcw sinθを設定する。交流電圧指令値Ｖcu sinθ，Ｖcv sinθ，Ｖcw sinθは、互いの位相が120°ずれている。

[半導体スイッチ素子の耐圧]
クラスタ２１u，２１v，２１wにおけるすべての半導体スイッチ素子Ｑ１a～Ｑ３dは、例えばMOSFETやIGBTなどのシリコン製半導体スイッチ素子であり、三相交流電源１の線間電圧Ｅu，Ｅv，Ｅwより耐圧が低いものを用いている。例えば、三相交流電源１の線間電圧Ｅu，Ｅv，Ｅwが200Vの場合、耐圧が200V未満のいわゆる低耐圧の半導体スイッチ素子Ｑ１a～Ｑ３dを用いる。この低耐圧の半導体スイッチ素子Ｑ１a～Ｑ３dは、回路基板４０u，４０v，４０wのそれぞれ実装面に直接的に取付けられ、配線される。回路基板４０u，４０v，４０wの導電パターンが、直接的に取付けられた半導体スイッチ素子Ｑ１a～Ｑ３dの放熱用部材として機能する。

低耐圧の半導体スイッチ素子Ｑ１a～Ｑ３dは、耐圧が例えば600Vのいわゆる高耐圧の半導体スイッチ素子よりもオン抵抗が小さくスイッチング速度も速いので、電力変換効率が高い。このため、低耐圧の半導体スイッチ素子Ｑ１a～Ｑ３dは、高耐圧の半導体スイッチ素子に比べて発熱量が少なく、上記のように回路基板４０u，４０v，４０wのそれぞれ実装面に直接的に取付けるだけで、素子の取付面にある銅箔などで形成された導電パターンで十分に放熱することができる。よって、高耐圧の半導体スイッチ素子の採用に際して必須となる放熱用フィンや冷却用ファンが不要となり、ひいては装置の大型化やコストの上昇を抑えることができる。半導体スイッチ素子の個々に放熱用フィンを取付ける作業が不要となるので、装置の製造時の作業効率が向上する。

なお、必要があれば、回路基板４０u，４０v，４０wの半導体スイッチ素子Ｑ１a～Ｑ３dが接続される導電パターン部分に小形の放熱用フィンを基板実装として半田付けする構成としてもよい。この場合、半導体スイッチ素子Ｑ１a～Ｑ３dと同じように自動半田付けが可能であるため、半導体スイッチ素子の個々にヒートシンクを作業者が手作業でネジ止めする場合に比べ格段に作業効率が向上する。

[スイッチング周波数]
リアクトル１２u，１２v，１２wおよびコンデンサ１３u，１３v，１３wから成るパッシブフィルタ１１と、リアクトル１４u，１４v，１４wとにより、PWM制御のスイッチングに伴う矩形波成分を除去するためのLCLの共振回路が形成される。この共振回路のゲイン特性を図４に示す。
リアクトル１２u，１２v，１２wのインダクタンスをＬf、コンデンサ１３u，１３v，１３wの容量をＣf、リアクトル１４u，１４v，１４wのインダクタンスをＬbとすると、この共振回路の共振周波数ｆcは下式で表わされる。

一般にPWM制御のスイッチングに伴う矩形波成分を除去するための共振回路では、設計上、アクティブフィルタ１０のスイッチング周波数よりも低いカットオフ周波数つまり共振周波数ｆcが設定される。言い換えると、従来のアクティブフィルタでは、そのスイッチング周波数を共振周波数ｆcより高くする必要がある。このため、アクティブフィルタにおける半導体スイッチ素子のスイッチング周波数を高くせざるをえず、損失が大きくなる。

これに対し、本実施形態のアクティブフィルタ１０は、クラスタ２１u，２１v，２１wの採用によって相ごとの出力電圧をマルチレベル化しているので、実際のスイッチング周波数ｆs、すなわち各単位変換器３１内の各々の半導体スイッチ素子Ｑ１のスイッチング周波数、を共振周波数ｆcより低くしても、等価的なスイッチング周波数は共振周波数ｆcより高い“Ｎ×ｆs”（ここで、Ｎは、１つのクラスタの単位変換器の段数を意味し、図１，図３に示すクラスタにおいては3段である）とすることができる。例えば、共振周波数ｆcが8kHzの場合、スイッチング周波数ｆsをこの共振周波数ｆcよりも低い5kHzとしても、等価的なスイッチング周波数“Ｎ×ｆs”は３×５＝15kHzとなることから、実質的なアクティブフィルタ１０のスイッチング周波数を共振周波数ｆcよりも高くして、共振を避けることができる。

このようにアクティブフィルタ１０の実際のスイッチング周波数ｆsを共振周波数ｆcより低くすることで、マルチレベル変換器２０のクラスタ２１u，２１v，２１wにおける半導体スイッチ素子Ｑ１a～Ｑ３dのスイッチング損失を低減することができる。これにより、半導体スイッチ素子Ｑ１a～Ｑ３dの温度上昇を抑えることができる。半導体スイッチ素子Ｑ１a～Ｑ３dの温度上昇を抑えることができるので、本実施形態のように、回路基板４０u，４０v，４０wを半導体スイッチ素子Ｑ１a～Ｑ３dの放熱用部材として用いる構成であっても、すなわち放熱用フィンや冷却用ファンを設けることなく、半導体スイッチ素子Ｑ１a～Ｑ３dに対する十分な放熱作用を得ることができる。

[回路基板]
マルチレベル変換器２０におけるクラスタ２１u、２１v、２１wはそれぞれが同一の１枚の基板上に構成される。各基板の構成は共通であるので、ここでは図５を用いて、クラスタ変換器２１uの回路基板を例にとって説明する。回路基板４０uの実装面である上面に、制御部１８とクラスタ２１uの単位変換器３１u，３２u，３３uとの間の信号を中継する細長形状のコネクタ（第１コネクタ）５０が配置されるとともに、クラスタ２１uの外部接続端子（Ｌ端子という）５１aおよび外部接続端子（Ｎ端子という）５１bが配置されている。

Ｌ端子５１aは、交流電源ラインの１相、ここではＵ相、に接続され、Ｎ端子５１bは、クラスタ変換器２１u、２１v、２１wの相互接続点に繋がる配線接続部である。各単位変換器３１u，３２u，３３uのスイッチング素子は、コネクタ５０を介して送られてくる制御部１８からの信号に基づいてオン，オフ動作する。また、各単位変換器３１u，３２u，３３uの電圧検出回路３１c、３２c、３３cの出力がコネクタ５０を介して制御部１８に送られる。そして、回路基板４０uの実装面である上面において、コネクタ５０を周りから囲んでそのコネクタ５０とそれぞれ対峙する位置に、単位変換器３１u，３２u，３３uおよび外部接続端子５１a，５１bが配置されている。

具体的には、コネクタ５０の長手方向に沿う一方の側辺部５０aと対峙する位置に一段目の単位変換器３１uが配置され、コネクタ５０の長手方向に沿う一端部５０bと対峙する位置に二段目の単位変換器３２uが配置され、コネクタ５０の長手方向に沿う他方の側辺部５０cと対峙する位置に最終段（三段目）の単位変換器３３uが配置され、コネクタ５０の長手方向に沿う他端部５０dと対峙する位置にＬ端子端子５１a，Ｎ端子５１bが配置されている。

このように、コネクタ５０を囲む状態に単位変換器３１u，３２u，３３uおよびＬ端子５１a，Ｎ端子５１bを配置することで、回路基板４０uの面積をできるだけ縮小することができるとともに、コネクタ５０と単位変換器３１uとの間、コネクタ５０と単位変換器３２uとの間、コネクタ５０と単位変換器３３uとの間の各信号線路をそれぞれ短縮することができる。

一段目の単位変換器３１uとＬ端子５１aとが接近するので、単位変換器３１uとＬ端子５１aとの間の外部接続用通電路（後述の導電パターン４１a）の長さをできるだけ短縮することができる。最終段の単位変換器３３uとＮ端子５１bとが接近するので、単位変換器３３uとＮ端子５１bとの間の外部接続用通電路（後述の導電パターン４１b）の長さをできるだけ短縮することができる。

これら信号線路および通電路の短縮により、外部ノイズの影響をできるだけ排除できるとともに、装置の製造時の作業効率が向上する。Ｌ端子５１a，Ｎ端子５１bが隣接しているので、コモンモードのノイズフィルタを設ける場合にそのノイズフィルタの接続作業が容易となる。

回路基板４０uにおいて単位変換器３１uが配置される領域およびその周辺には、半導体スイッチ素子Ｑ１a，Ｑ１bとＬ端子５１aとの間の外部接続用通電路となる導電パターン４１a、半導体スイッチ素子Ｑ１a，Ｑ１cとコンデンサＣ１の正極との間の正側通電路（＋）となる正側導電パターン４２、コンデンサＣ１の負極と半導体スイッチ素子Ｑ１b，Ｑ１dとの間の負側通電路（－）となる負側導電パターン４３、半導体スイッチ素子Ｑ１c，Ｑ１dと後段の単位変換器３２uとの間の外部接続用通電路となる導電パターン４４が配置されている。

これら導電パターン４１a，４２，４３，４４は、回路基板の絶縁基板にエッチングなどで形成された銅配線パターンであり、回路基板４０uにおける存在そのものを模式的に示したもので、実際には図５のＸ－Ｘ線に沿う断面を矢印方向に視た図６に示すように、回路基板４０uの実装面である上面Ａおよびその上面Ａとは反対側の下面Ｂとに分けて配置される。すなわち、外部接続用通電路である導電パターン４１aは、上面Ａに配置されている。コンデンサＣ１の正極に導通する正側導電パターン４２は、半導体スイッチ素子Ｑ１aにつながる一部のみ上面Ａに配置され、残りのほぼ全域が下面Ｂに配置されている。コンデンサＣ１の負極に導通する負側導電パターン４３は、全域が上面Ａに配置されている。

低耐圧の半導体スイッチ素子Ｑ１a～Ｑ１dを用いる場合、サージ電圧への余裕が少なくなるため、サージ電圧の主要因となる回路上の浮遊インダクタンスを低減する必要がある。浮遊インダクタンスを低減するには、半導体スイッチ素子Ｑ１a～Ｑ１dとコンデンサＣ１との間の導電パターンを短くすることが効果的であるこのため、まずは半導体スイッチ素子Ｑ１a～Ｑ１dおよびコンデンサＣ１を同じ１つの回路基板４０uに実装している。さらに、コンデンサＣ１の正極に導通する正側導電パターン４２のほぼ全域と、コンデンサＣ１の負極に導通する負側導電パターン４３とを、回路基板４０uを間に挟んでラミネート上に配置し、これにより生じる相互インダクタンスによって上記浮遊インダクタンスをさらに低減させている。

回路基板４０uにおいて単位変換器３２uが配置される領域およびその周辺には、前段の単位変換器３１uと半導体スイッチ素子Ｑ２a，Ｑ２bとの間の外部接続用通電路となる上記導電パターン４４、半導体スイッチ素子Ｑ２a，Ｑ２cとコンデンサＣ２の正極との間の正側通電路（＋）となる正側導電パターン４５、コンデンサＣ２の負極と半導体スイッチ素子Ｑ２b，Ｑ２dとの間の負側通電路（－）となる負側導電パターン４６、半導体スイッチ素子Ｑ２c，Ｑ２dと後段の単位変換器３３uとの間の外部接続用通電路となる導電パターン４７が配置されている。

これら導電パターン４４，４５，４６，４７も、銅配線であり、回路基板４０uにおける存在そのものを示したもので、実際には単位変換器３１uの４１a，４２，４３，４４と同じく、回路基板４０uの上面Ａと下面Ｂとに分けて配置される。
この単位変換器３２uの配置に関しても、単位変換器３１uのところで述べた効果と同じく、浮遊インダクタンスを低減させることができる。

回路基板４０uにおいて単位変換器３３uが配置される領域およびその周辺には、前段の単位変換器３２uと半導体スイッチ素子Ｑ３a，Ｑ３bとの間の外部接続用通電路となる上記導電パターン４７、半導体スイッチ素子Ｑ３a，Ｑ３cとコンデンサＣ３の正極との間の正側通電路（＋）となる正側導電パターン４８、コンデンサＣ３の負極と半導体スイッチ素子Ｑ３b，Ｑ３dとの間の負側通電路（－）となる負側導電パターン４９、半導体スイッチ素子Ｑ３c，Ｑ３dとＮ端子５１bとの間の外部接続用通電路となる導電パターン４１bが配置されている。

これら導電パターン４７，４８，４９，４１bも、銅配線であり、回路基板４０uにおける存在そのものを示したもので、実際には単位変換器３１uの４１a，４２，４３，４４と同じく、回路基板４０uの上面Ａと下面Ｂとに分けて配置される。
この単位変換器３３uの配置に関しても、単位変換器３１uのところで述べた効果と同じく、浮遊インダクタンスを低減させることができる。

以上述べた回路基板４０uの構成は、クラスタ２１vの単位変換器３１v，３２v，３３vが実装される回路基板４０vの構成についても同様であり、クラスタ２１wの単位変換器３１w，３２w，３３wが実装される回路基板４０wの構成についても同様である。すなわち、回路基板４０vには、制御部１８と単位変換器３１v，３２v，３３vとの間の信号を中継する細長形状のコネクタ（第２コネクタ）５０が配置されるとともに、導電パターン４１a，４２～４９，４１bが配置される。回路基板４０wには、制御部１８と単位変換器３１w，３２w，３３wとの間の信号を中継する細長形状のコネクタ（第３コネクタ）５０が配置されるとともに、導電パターン４１a，４２～４９，４１bが配置される。

[マルチレベル変換器について]
マルチレベル変換器２０としてスター結線したクラスタ２１u，２１v，２１wを採用しているので、クラスタ２１u，２１v，２１wの各単位変換器に加わる電圧をできるだけ低下させることができる。この結果、低耐圧の各半導体スイッチ素子を用いることができるようになる。

マルチレベル変換器２０として、図７に示すように、相ごとに、多数の半導体スイッチ素子Ｓ、多数のダイオードＤ、および多数のコンデンサＣからなるダイオードクランプ型マルチレベル変換器の採用が考えられる。あるいは、図８に示すように、相ごとに、多数の半導体スイッチ素子Ｓおよび多数のコンデンサＣからなるフライングキャパシタ型マルチレベル変換器の採用が考えられる。ただし、これらは、そもそも構成が複雑で部品数も多く、本実施形態のように大型化やコスト上昇を抑えることが目的の電力変換装置には適さない。

[変形例]
上記実施形態では、クラスタ２１u，２１v，２１wの各単位変換器の個数が相ごとに３つの場合について説明したが、その個数については適宜に設定することが可能である。この個数は、各単位変換器内のスイッチング素子の駆動信号の関係上、奇数であることが望ましい。例えば、各クラスタ内の各単位変換器を５個あるいは７個と増加する場合の回路基板構成としては、図５に示すコネクタ５０の端子が増加してコネクタ５０の形状が長手方向に延びるため、コネクタの長手方向に沿って、増加する単位変換器３１を追加して配置すれば良い。すなわち、図５において、単位変換器３１uおよび単位変換器３３uの各々の図面上の上方、すなわち単位変換器３１uと単位変換器３２uの相互間と、単位変換器３３uと単位変換器３２uの相互間に、追加対称の単位変換器を単位変換器３１u～３３uの回路素子配置と同じ回路素子配置で設ければよい。

上記実施形態および変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態および変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、書き換え、変更を行うことができる。これら実施形態および変形例は、発明の範囲は要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…三相交流電源、Ｌu，Ｌv，Ｌw…電源ライン、３…空気調和機（負荷）、１０…電力変換装置（アクティブフィルタ）、１１…パッシブフィルタ、１４u，１４v，１４w…リアクタ、１８…制御部、２０…マルチレベル変換機、２１u…第１クラスタ、２１v…第２クラスタ、２１w…第３クラスタ、３１u～３１w…単位変換器、Ｑ１a～Ｑ３d…半導体スイッチ素子、Ｃ１～Ｃ３…コンデンサ

Claims (8)

1. 負荷が接続される三相交流電源の各電源ラインにその負荷とは並列の関係に接続される電力変換装置であって、
   前記各電源ラインに接続され、かつ前記三相交流電源の線間電圧より耐圧が低く回路基板の実装面に直接的に取付けられる複数の半導体スイッチ素子を含み、前記負荷に流れる電流の高調波成分を抑制する変換器と、
   を備える電力変換装置。
2. 前記変換器は、前記各電源ラインの相ごとに３つ以上のレベルの直流電圧を前記各半導体スイッチ素子のスイッチングにより選択的に生成し出力する、
   請求項１に記載の電力変換装置。
3. 前記変換器と前記各電源ラインの間にパッシブフィルタおよびリアクトルが挿入され、
   前記各半導体スイッチ素子のスイッチング周波数は、前記パッシブフィルタおよび前記リアクトルにより形成される共振回路の共振周波数より低い、
   請求項２に記載の電力変換装置。
4. 前記変換器は、
   前記三相交流電源の線間電圧より耐圧が低い複数の第１半導体スイッチ素子および１つの第１コンデンサから成りそれぞれが複数レベルの直流電圧を選択的に出力する複数の第１単位変換器を含み、これら第１単位変換器を直列接続するとともに１つの第１回路基板の実装面に直接的に取付けた第１クラスタと、
   前記三相交流電源の線間電圧より耐圧が低い複数の第２半導体スイッチ素子および１つの第２コンデンサから成りそれぞれが複数レベルの直流電圧を選択的に出力する複数の第２単位変換器を含み、これら第２単位変換器を直列接続するとともに１つの第２回路基板の実装面に直接的に取付けた第２クラスタと、
   前記三相交流電源の線間電圧より耐圧が低い複数の第３半導体スイッチ素子および１つの第３コンデンサから成りそれぞれが複数レベルの直流電圧を選択的に出力する複数の第３単位変換器を含み、これら第３単位変換器を直列接続するとともに１つの第３回路基板の実装面に直接的に取付けた第３クラスタと、
   を含むマルチレベル変換器であり、
   前記各第１単位変換器の直列回路の一端が前記パッシブフィルタおよび前記リアクトルを介して前記各電源ラインの第１電源ラインに接続され、前記各第２単位変換器の直列回路の一端が前記パッシブフィルタおよび前記リアクトルを介して前記各電源ラインの第２電源ラインに接続され、前記各第３単位変換器の直列回路の一端が前記パッシブフィルタおよび前記リアクトルを介して前記各電源ラインの第３電源ラインに接続され、
   前記各第１単位変換器の直列回路の他端、前記各第２単位変換器の直列回路の他端、および前記各第３単位変換器の直列回路の他端が相互接続されている、
   請求項１から請求項３のいずれか一項に記載の電力変換装置。
5. 前記第１回路基板は、当該第１回路基板の実装面である上面およびその上面とは反対側の下面を有し、前記各第１半導体スイッチ素子と前記第１コンデンサとの間の正側通電路となる正側導電パターンおよび負側通電路となる負側導電パターンを、当該上面と当該下面とに分けて配置し、
   前記第２回路基板は、当該第２回路基板の実装面である上面およびその上面とは反対側の下面を有し、前記各第２半導体スイッチ素子と前記第２コンデンサとの間の正側通電路となる正側導電パターンおよび負側通電路となる負側導電パターンを、当該上面と当該下面とに分けて配置し、
   前記第３回路基板は、当該第３回路基板の実装面である上面およびその上面とは反対側の下面を有し、前記各第３半導体スイッチ素子と前記第３コンデンサとの間の正側通電路となる正側導電パターンおよび負側通電路となる負側導電パターンを、当該上面と当該下面とに分けて配置している、
   請求項４に記載の電力変換装置。
6. １つの制御回路基板に設けられ、前記各第１半導体スイッチ素子、前記各第２半導体スイッチ素子、および前記各第３半導体スイッチ素子を制御する制御部と、
   前記第１回路基板の実装面に設けられ、前記制御部と前記各第１単位変換器との間の信号を中継する第１コネクタと、
   前記第２回路基板の実装面に設けられ、前記制御部と前記各第２単位変換器との間の信号を中継する第２コネクタと、
   前記第３回路基板の実装面に設けられ、前記制御部と前記各第３単位変換器との間の信号を中継する第３コネクタと、
   をさらに備え、
   前記各第１単位変換器は、前記第１回路基板の実装面において前記第１コネクタを囲む状態に配置され、
   前記各第２単位変換器は、前記第２回路基板の前記実装面において前記第２コネクタを囲む状態に配置され、
   前記各第３単位変換器は、前記第３回路基板の前記実装面において前記第３コネクタを囲む状態に配置されている、
   請求項４または請求項５に記載の電力変換装置。
7. 前記変換器は、
   前記三相交流電源の線間電圧より耐圧が低い複数の半導体スイッチ素子および１つのコンデンサから成りそれぞれが複数レベルの直流電圧を選択的に出力する複数の単位変換器を含み、これら単位変換器を直列接続して成るクラスタを前記相ごとに設けた、
   請求項２に記載の電力変換装置。
8. 少なくとも１つの前記クラスタの各半導体スイッチ素子は、１つの回路基板の実装面に直接的に取付けられ、
   前記回路基板は、当該回路基板の実装面である上面およびその上面とは反対側の下面を有し、前記各半導体スイッチ素子と前記コンデンサとの間の正側通電路となる正側導電パターンおよび負側通電路となる負側導電パターンを、当該上面と当該下面とに分けて配置し、
   さらに、前記回路基板の外に設けられた前記各半導体スイッチ素子を制御する制御部と、
   前記回路基板の実装面に設けられ、前記制御部と前記各単位変換器との間の信号を中継するコネクタと、
   を備え、
   前記各単位変換器は、前記回路基板の実装面において前記コネクタを囲む状態に配置されている、
   請求項７に記載の電力変換装置。

Images