JP2023104236A - ヒータ制御装置、及び画像形成装置 - Google Patents

Abstract

【課題】ヒータの位相制御時においては高電圧パルス入力に耐えうる電流制限抵抗に切り替え、一方、ヒータの全通電制御時においては異常時に断線し易い抵抗に切り替えることができるヒータ制御装置を提供することにある。
【解決手段】ヒータ制御装置Ｄ１は、交流電源３２とヒータ１４との間に直列に接続されるトライアックＱ２と、トライアックＱ２のゲート電極Ｇにヒータトリガ信号を伝達するフォトトライアックカプラＰＴＣ１と、フォトトライアックカプラＰＴＣ１にそれぞれ直列に接続され、位相制御の期間を表す位相制御可能信号に応じて、定格電力、及び断線容易性が異なる電流制限に用いる２つの抵抗である抵抗Ｒ１３，Ｒ１４と、２つの抵抗である抵抗Ｒ１３，Ｒ１４のうち一方の抵抗を選択して、選択された抵抗をトライアックＱ２の第２主電極Ｔ２と接続する抵抗選択部３６と、を備える。
【選択図】図４

Description

本発明は、ヒータ制御装置、及び画像形成装置に関する。

従来のヒータ制御装置としては、図１２に示すような回路構成を備えたものが知られている。
従来、トライアックを用いたヒータ制御では、図１２に示すように、回路基板上において、トライアックＱ１００のゲート端子ＧとＴ２端子の間に、フォトトライアックカプラＰＴＣ１００と１個の抵抗Ｒ１００が直列に接続される。トライアックをオンさせた場合に、この抵抗Ｒ１００は、フォトトライアックカプラに流れる電流を制限する役割を有する。
ところで、トライアックＱ１００の各端子（Ｇ、Ｔ１、Ｔ２）が回路基板の配線パターンに非接続になって浮いた場合に、電流制限に用いる抵抗Ｒ１００とフォトトライアックカプラＰＴＣ１００に直接にＡＣ電流が流れ、発煙・発火の原因になる場合がある。
そこで、発煙・発火を防ぐために、異常動作時において過電圧／過電流が印加されたときに直ちに断線し易いヒューズ抵抗を電流制限するための抵抗Ｒ１００として使用することが既に知られている。

特許文献１には、ヒューズ抵抗にかかる電圧を下げる目的で、断線特性の異なる２つの抵抗で電流制限抵抗を構成する方式が開示されている。
すなわち、特許文献１には、安価な構成でフォトトライアックカプラへ与えるダメージを抑えることを目的として、交流電源と負荷との間に接続されているトライアックと、トライアックに信号を伝達するフォトトライアックカプラと、を有するトライアック駆動回路において、トライアックのゲート端子に、フォトトライアックカプラと、第一の抵抗素子と、第二の抵抗素子と、が直列に接続されており、第一の抵抗素子の断線容易性と第二の抵抗素子の断線容易性が異なっている構成のトライアック駆動回路が報告されている。

特許文献１にあっては、通常動作時におけるヒューズ抵抗の溶断を防ぐことが可能になる。しかし、異常動作時においては瞬時に溶断するという問題は解消できていない。

しかし、従来のヒューズ抵抗を用いたヒータ制御装置では、フォトトライアックカプラがオンとなった後にトライアックがオンするまでの時間に開きがある。図１３に示すように、フェーズＦ１００において、位相制御を行う場合に、急激に高電圧のパルスが印可さることになる。この際、通常動作時でもヒューズ抵抗が溶断する場合がある。それを防ぐためにヒューズ抵抗の定格電力を上げると、部品コストが増大することになり、さらに異常動作時にヒューズ抵抗が断線しにくくなるという問題があった。

そこで、ヒータの位相制御時においては高電圧パルス入力に耐えうる電流制限抵抗に切り替え、一方、ヒータの全通電制御時においては異常時に断線し易い抵抗に切り替えることができるヒータ制御装置を提供することが切望されている。

また、位相制御時において、電流制限抵抗に生じる電圧のピークを抑制することができるヒータ制御装置を提供することが切望されている。

本発明の一実施形態は、上記に鑑みてなされたもので、その目的は、ヒータの位相制御時においては高電圧パルス入力に耐えうる電流制限抵抗に切り替え、一方、ヒータの全通電制御時においては異常時に断線し易い抵抗に切り替えることができるヒータ制御装置を提供することにある。

上記課題を解決するために、請求項１記載の発明は、交流電源とヒータとの間に直列に接続されるトライアックと、前記トライアックのゲート電極にヒータトリガ信号を伝達するフォトトライアックカプラと、前記フォトトライアックカプラにそれぞれ直列に接続され、位相制御の期間を表す位相制御可能信号に応じて、定格電力、及び断線容易性が異なる電流制限に用いる２つの抵抗と、該２つの抵抗うち一方の抵抗を選択して、前記選択された抵抗を前記トライアックの第２主電極と接続する抵抗選択部と、を備えることを特徴とする。

本発明によれば、ヒータの位相制御時においては高電圧パルス入力に耐えうる電流制限抵抗に切り替え、一方、ヒータの全通電制御時においては異常時に断線し易い抵抗に切り替えることができるヒータ制御装置を提供することができる。

本発明の実施形態に係わるヒータ制御装置が組み込まれた画像形成装置の一例としてプリンタを示す概略構成図である。 本発明の実施形態に係わるヒータ制御装置に含まれるシステム制御部の一例を示す回路図である。 本発明の実施形態に係わるヒータ制御装置に設けられるゼロクロス検知部の一例を示す回路図である。 本発明の第１実施形態に係わるヒータ制御装置の一例を示す機能構成を含む回路図である。 本発明の第１実施形態に係わるヒータ制御装置の動作を示すタイミングチャートである。 本発明の第２実施形態に係わるヒータ制御装置の一例を示す機能構成を含む回路図である。 本発明の第２実施形態に係わるヒータ制御装置の動作を示すタイミングチャートである。 本発明の第３実施形態に係わるヒータ制御装置の一例を示す機能構成を含む回路図である。 本発明の第３実施形態に係わるヒータ制御装置の動作を示すタイミングチャートである。 本発明の第４実施形態に係わるヒータ制御装置の一例を示す機能構成を含む回路図である。 本発明の第４実施形態に係わるヒータ制御装置の動作を示すタイミングチャートである。 従来技術に係わるヒータ制御装置の一例を示す機能構成を含む回路図である。 従来技術に係わるヒータ制御装置の動作を示すタイミングチャートである。

以下、本発明を図面に示した実施の形態により詳細に説明する。
本発明は、ヒータの位相制御時においては高電圧パルス入力に耐えうる電流制限抵抗に切り替え、一方、ヒータの全通電制御時においては異常時に断線し易い抵抗に切り替えるために、以下の構成を有する。
すなわち、本発明のヒータ制御装置は、交流電源とヒータとの間に直列に接続されるトライアックと、トライアックのゲート電極にヒータトリガ信号を伝達するフォトトライアックカプラと、フォトトライアックカプラにそれぞれ直列に接続され、位相制御の期間を表す位相制御可能信号に応じて、定格電力、及び断線容易性が異なる電流制限に用いる２つの抵抗と、該２つの抵抗うち一方の抵抗を選択して、選択された抵抗をトライアックの第２主電極と接続する抵抗選択部と、を備えることを特徴とする。
以上の構成を備えることにより、ヒータの位相制御時においては高電圧パルス入力に耐えうる電流制限抵抗に切り替え、一方、ヒータの全通電制御時においては異常時に断線し易い抵抗に切り替えることができる。
上記記載の本発明の特徴について、以下の図面を用いて詳細に解説する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
上記の本発明の特徴に関して、以下、図面を用いて詳細に説明する。

＜画像形成装置＞
図１は、本発明の実施形態に係わるヒータ制御装置が組み込まれた画像形成装置の一例としてプリンタを示す概略構成図である。図１に示す画像形成装置は、静電写真方式を用いて記録紙にトナー像を形成する画像形成装置である。

給紙トレイ２あるいはマルチトレイ４から供給された記録紙は、一連の搬送ローラによりトナー像形成部６に搬送される。トナー像形成部６では、感光体ドラム８上に静電潜像が形成される。静電潜像はトナーにより現像されてトナー像とされ、トナー像が記録紙に転写される。

トナー像が転写された記録紙は、定着装置９に搬送される。定着装置９は、定着ローラ１０と加圧ローラ１２とを有する。定着ローラ１０の内部にはヒータ１４が組み込まれており、定着ローラを所定の温度に加熱する。記録紙が定着ローラ１０と加圧ローラ１２の間を通過する際に、記録紙に転写されたトナー像は、定着ローラ１０により加熱され、且つ加圧ローラ１２により加圧されることにより、記録紙上に定着される。トナー像の定着が終了した記録紙は一連のローラにより、画像形成装置１の上側あるいは前面側から排出される。

以上のような構成の画像形成装置１において、定着ローラ１０に組み込まれたヒータ１４の通電制御に、本発明によるヒータ制御装置が用いられる。ヒータ１４の通電を本発明によるヒータ制御方法により制御する制御部３４（図４）は、画像形成装置１の本体内に設けられたプリント基板よりなる制御基板１６に設けられる。

画像形成装置１のヒータ１４は、定着ローラ１０を急速に加熱する場合には比較的大きな電力を必要とする。画像形成装置１への電源投入時等においては、内部の電子部品やモータが起動されるため電力消費が大きくなる。このため、短時間にヒータ１４に大電力を投入すると、電源電圧が変動し、画像形成装置１の周囲の電気機器に影響を及ぼすおそれがある。そこで、徐々にヒータへの供給電圧を増大させるために通常ソフトスタート法によりヒータへの通電を制御する。

＜システム制御部＞
図２は、本発明の実施形態に係わるヒータ制御装置に含まれるシステム制御部の一例を示す回路図である。
システム制御部は、システムバスを介して互いに接続されたＣＰＵ２１、ＲＯＭ２２、タイマ２３、ＲＡＭ２４、各種の入出力回路Ｉ／Ｏ２５、不揮発性メモリ（ＮＶＲＡＭ）２６等を備えている。
ＣＰＵ２１は、ＲＯＭ２２に格納された制御プログラムやパラメータ等を用いて、制御基板１６のトライアックＱ２（図４）をヒータトリガ信号によって位相制御してヒータ１４への給電を制御する。また、ＣＰＵ２１は、感光体やその回りの帯電、露光、現像、転写の各部のシーケンス制御、転写紙の搬送制御など、この画像形成装置全体を統括制御する機能を有する。ここでは、ヒータ１４の制御に係わる制御部としての機能について説明する。
タイマ２３は、クロック信号を計数するカウンタを複数備え、カウンタが例えば１６ｂｉｔカウンタであれば最大６万５５３６までカウントでき、クロック信号を分周してカウント周期を調整する。

＜ゼロクロス検知部＞
図３は、本発明の実施形態に係わるヒータ制御装置に設けられるゼロクロス検知部の一例を示す回路図である。
ヒータ制御装置には、電源部が含まれており、さらに電源部にはゼロクロス検知部３０が設けられている。
図３に示すように、ゼロクロス検知部３０は、商用電源から供給される交流電源３２を、ローパスフィルタと電流制限の機能を果たす抵抗Ｒ１、Ｒ２とコンデンサ（キャパシタ）Ｃ１からなる回路を経由してダイオードブリッジＢＲ１において全波整流する。全波整流された脈流の信号は、発光ダイオード（ＬＥＤ）とフォトトランジスタ（ＰＴ）から構成されるフォトカプラＰＣ１によって絶縁して伝達され、ヒステリシスインバータＩＣ１に入力されることによりヒータトリガ信号（ゼロクロス信号）が生成される。抵抗Ｒ３、Ｒ４は正電圧を印加するためのプルアップ抵抗である。
ゼロクロス検知部３０により検出（生成）されたヒータトリガ信号は、例えば図４に示すトランジスタＱ１のゲート端子に供給され、その波形は図５に示すような矩形波である。

＜第１実施形態＞
＜ヒータ制御装置＞
図４は、本発明の第１実施形態に係わるヒータ制御装置Ｄ１の一例を示す機能構成を含む回路図である。
ヒータ制御装置Ｄ１は、トライアックＱ２と、フォトトライアックカプラＰＴＣ１と、抵抗Ｒ１３、Ｒ１４と、抵抗選択部３６と、トランジスタＱ１と、を備えている。
トライアックＱ２は、交流電源３２とヒータ１４との間に直列に接続される。
フォトトライアックカプラＰＴＣ１は、トライアックＱ２のゲート電極Ｇにヒータトリガ信号を伝達する。
抵抗Ｒ１３、Ｒ１４は、フォトトライアックカプラＰＴＣ１にそれぞれ直列に接続され、位相制御の期間を表す位相制御可能信号に応じて、定格電力、及び断線容易性が異なる電流制限に用いる２つの抵抗である。
抵抗選択部３６は、２つの抵抗である抵抗Ｒ１３、Ｒ１４のうち一方の抵抗を選択して、選択された抵抗をトライアックＱ２の第２主電極Ｔ２と接続する。

ヒータ制御装置Ｄ１において、２つの抵抗は、フォトトライアックカプラＰＴＣ１と直列に接続される抵抗Ｒ１３と、フォトトライアックカプラＰＴＣ１と直列に接続され、抵抗Ｒ１３とは定格電力、及び断線容易性が異なる抵抗Ｒ１４と、を備えている。
抵抗選択部３６は、抵抗Ｒ１３または抵抗Ｒ１４の一方を選択して接続するスイッチ回路ＳＷ１を備えている。

ヒータ制御装置Ｄ１は、制御部３４を備えている。
制御部３４は、位相制御の期間を表す位相制御可能信号を生成する。
抵抗選択部３６は、制御部３４から供給される位相制御可能信号に応じて、抵抗を選択する。

画像形成装置１は、ヒータ制御装置Ｄ１と、ヒータ制御装置Ｄ１により制御されるヒータ１４を内蔵した定着装置９と、を備える。

図４において、商用交流電源（交流電源）３２とヒータ１４はトライアックＱ２の端子Ｔ１と端子Ｔ２を介して接続されている。
トライアックＱ２を通電／遮断（オン／オフ）することによってヒータ１４への供給電力が制御される。電気的な一次と二次の絶縁を確保するフォトトライアックカプラＰＴＣ１内の発光ダイオードに通電するとトライアックＱ２がオンする。
抵抗Ｒ１１は、フォトトライアックカプラＰＴＣ１内の発光ダイオードの電流を制限するための抵抗素子である。
トランジスタＱ１は、ヒータトリガ信号に従ってフォトトライアックカプラＰＴＣ１をオン／オフする。すなわち、トランジスタＱ１のゲート端子は、ゼロクロス検知部３０と接続されており、ゼロクロス検知部３０から出力されるヒータトリガ信号に従って動作する。
フォトトライアックカプラＰＴＣ１に接続されている抵抗Ｒ１２、抵抗１３または抵抗１４は、それぞれトライアックＱ２を駆動するためのバイアス抵抗として機能する。

抵抗選択部３６は、２つの抵抗である抵抗Ｒ１３、Ｒ１４のうち一方の抵抗を選択して、選択された抵抗をトライアックＱ２の第２主電極Ｔ２と接続する。
抵抗選択部３６は、スイッチ回路ＳＷ１を備えている。
抵抗Ｒ１３の一端と抵抗Ｒ１４の一端は、フォトトライアックカプラＰＴＣ１の一端と共通接続されており、抵抗Ｒ１３の他端がスイッチ回路ＳＷ１の第１接点ａと接続されており、抵抗Ｒ１４の他端がスイッチ回路ＳＷ１の第２接点ｂと接続されている。
スイッチ回路ＳＷ１の制御端子ｃには、制御部３４から位相制御可能信号が供給されており、位相制御可能信号がハイ状態（ほぼＶｃｃの電圧値）である場合に、スイッチ回路ＳＷ１の第１接点ａが選択され、抵抗Ｒ１３の他端がスイッチ回路ＳＷ１の出力端子ｄを介してトライアックＱ２の第２主電極Ｔ２とヒータ１４に接続される。一方、位相制御可能信号がロー状態（ほぼ制御基板１６における接地の電圧値）である場合に、スイッチ回路ＳＷ１の第２接点ｂが選択され、抵抗Ｒ１４の他端がスイッチ回路ＳＷ１の出力端子ｄを介してトライアックＱ２の第２主電極Ｔ２とヒータ１４に接続される。

抵抗選択部３６は、ヒータ１４に対して位相制御を行う場合にスイッチ回路ＳＷ１により抵抗Ｒ１３（第１抵抗）を選択して、フォトトライアックカプラＰＴＣ１と直列にＲ１３（第１抵抗）を接続する。
一方、抵抗選択部３６は、ヒータ１４に対して全通電制御を行う場合に、スイッチ回路ＳＷ１により抵抗Ｒ１４（第２抵抗）を選択して、トライアックＱ２の第２主電極Ｔ２と直列に抵抗Ｒ１４（第２抵抗）を接続する。

図４に示すように、ゼロクロス検知部３０から供給されるヒータトリガ信号の電圧レベルに応じてトランジスタ（ＦＥＴ）Ｑ１がオン／オフすることで、ＶｃｃからフォトトライアックカプラＰＴＣ１のフォトダイオードに通電／非通電される。すなわち、ヒータトリガ信号がハイレベルである場合にフォトトライアックカプラＰＴＣ１のフォトダイオードが通電されて発光され、一方、ヒータトリガ信号がローレベルである場合にフォトトライアックカプラＰＴＣ１のフォトダイオードが非通電になって消灯される。
図４に示すヒータ制御装置Ｄ１では、制御部３４から供給される位相制御可能信号に応じて、位相制御時に、トライアックＱ２の第２主電極Ｔ２と接続する電流制限抵抗（抵抗Ｒ１３）を選択することを特徴としている。
例えば、位相制御時では、位相制御可能信号がハイ状態であり、スイッチ回路ＳＷ１が抵抗Ｒ１３を選択する。一方、全通電制御時では、位相制御可能信号がロー状態であり、スイッチ回路ＳＷ１が抵抗Ｒ１４を選択する。

＜抵抗Ｒ１３、Ｒ１４について＞
ここで、抵抗Ｒ１３には、高電圧パルスが入力しても耐えうる抵抗（例えば、酸化金属皮膜抵抗など）を使用し、一方、抵抗Ｒ１４には、過電流が発生するような異常時に断線し易いヒューズ抵抗などを使用する。
なお、ヒューズ抵抗は、普段は抵抗素子として機能し、異常時には抵抗体が安全に溶断して回路電流を遮断する機能を有する抵抗である。
ヒータ１４が全通電するときに、抵抗Ｒ１４に印加される電圧は入力するＡＣ電圧の傾きでゆっくりと増加するので、高電圧になる前にトライアックＱ２がオンするため、抵抗Ｒ１４に印加される電圧は高くならない。このため、断線し易い抵抗として定格電力の小さいヒューズ抵抗を使用することができる。過電流が発生するような異常時には、全通電制御時と同様の電圧が抵抗Ｒ１４に印加されるので、定格電力の小さいヒューズ抵抗は容易に断線することになる。

一方、酸化金属皮膜抵抗は、ヒューズ抵抗と比べて、同定格電力では耐パルス性が非常に高く、さらにヒューズ抵抗より部品コストが大幅に低くなる。なお、酸化金属皮膜抵抗は高電圧パルスが入力されても小さい定格電力で遮断せずに導通状態を保つ（耐える）ことができる。
例えば、設計上、抵抗Ｒ１３として、酸化金属皮膜抵抗、定格電力０．１Ｗを使用することができる。
一方、抵抗Ｒ１４として、ヒューズ抵抗、定格電力０．２５Ｗを使用することができる。

＜動作タイミング＞
図５は、本発明の第１実施形態に係わるヒータ制御装置Ｄ１の動作を示すタイミングチャートである。
図５では、位相制御可能信号は、位相制御時にはハイ状態、それ以外(例えば全通電制御時)にロー状態の例を示している。
以下、図５に示すタイミングチャートを参照して、図４に示すヒータ制御装置Ｄ１の動作を説明する。
例えば、タイミングｔ１、ｔ２において、ヒータトリガ信号がロー状態からハイ状態に切り替わると、交流電源３２のＡＣ電圧が０ＶになるまでトライアックＱ２がオン状態になって導通状態となり、ヒータ１４にヒータ駆動信号ｉ１が流れる。
タイミングｔ０～ｔ６において、位相制御時には、ＡＣ電圧の任意の位相でトライアックＱ２をオン状態とし、ＡＣ電圧が０Ｖになるまで導通する。位相制御時には、０Ｖからその時点でのＡＣ電圧まで急激に電圧が上昇する。フォトトライアックカプラＰＴＣ１がオン状態となり、トライアックＱ２がオン状態になるまでの間に、この急激な電圧に合わせて電流ｉ２も急激に増加する。
一方、タイミングｔ６～ｔ９において、全通電制御時には、交流電源３２のＡＣ電圧が０ＶとなるタイミングでトライアックＱ２をオンする。全通電制御時には、電圧上昇はＡＣ電圧に合わせてゆっくりとした上昇となるため、フォトトライアックカプラＰＴＣ１がオンしてからトライアックＱ２がオンするまでの間に時間差があっても、電流ｉ２が急激に増加することはない。

＜第２実施形態＞
図６は、本発明の第２実施形態に係わるヒータ制御装置Ｄ２の一例を示す機能構成を含む回路図である。
ヒータ制御装置Ｄ２において、２つの抵抗は、フォトトライアックカプラＰＴＣ１と直列に接続される抵抗Ｒ１３と、フォトトライアックカプラＰＴＣ１と直列に接続され、抵抗Ｒ１３とは定格電力、及び断線容易性が異なる抵抗Ｒ１４と、を備えている。
抵抗選択部３６ａは、抵抗Ｒ１３と直列に接続されるフォトカプラＰＣ３と、抵抗Ｒ１４と直列に接続されるフォトカプラＰＣ４と、を備えている。
抵抗選択部３６ａは、ヒータ１４に対して位相制御を行う場合、すなわち、位相制御可能信号がハイ状態である場合に、フォトカプラＰＣ３をオンして、フォトトライアックカプラＰＴＣ１と直列に抵抗Ｒ１３、トライアックＱ２の第２主電極Ｔ２を接続する。
一方、抵抗選択部３６ａは、ヒータ１４に対して全通電制御を行う場合、すなわち、位相制御可能信号がロー状態である場合に、フォトカプラＰＣ４をオンして、フォトトライアックカプラＰＴＣ１と直列に抵抗Ｒ１４、トライアックＱ２の第２主電極Ｔ２を接続する。

ヒータ制御装置Ｄ２は、制御部３４を備えている。
制御部３４は、位相制御の期間を表す位相制御可能信号を生成する。
抵抗選択部３６ａは、制御部３４から供給される位相制御可能信号に応じて、抵抗を選択する。

画像形成装置１は、ヒータ制御装置Ｄ２と、ヒータ制御装置Ｄ２により制御されるヒータ１４を内蔵した定着装置９と、を備える。

第２実施形態では、抵抗選択部３６ａとして、抵抗とフォトカプラとが直列接続されたセットを２組み装備する。すなわち、位相制御時に位相制御可能信号がハイ状態（ほぼＶｃｃの電圧値）の場合に動作するフォトカプラＰＣ１、全通電制御時に位相制御可能信号がロー状態（ほぼ制御基板１６における接地の電圧値）の場合に動作するフォトカプラＰＣ２を設けておき、位相制御時の経路と抵抗値を変更することを特徴とする。

抵抗Ｒ１１は、フォトトライアックカプラＰＴＣ１に設けられた発光ダイオードの電流を制限するための抵抗素子である。
トランジスタＱ５のゲート端子には、ゼロクロス検知部３０から出力されるヒータトリガ信号が入力される。トランジスタＱ５は、ヒータトリガ信号に従ってフォトトライアックカプラＰＴＣ１をオン／オフする。
制御部３４から出力される位相制御可能信号は、フォトカプラＰＣ３の発光ダイオードに接続され、さらに抵抗Ｒ１５を介してＧＮＤに接地される。フォトカプラＰＣ３のフォトトランジスタは、コレクタが抵抗Ｒ１３を介してフォトトライアックカプラＰＴＣ１に接続され、エミッタがヒータ１４に接続される。
また、制御部３４から出力される位相制御可能信号は、インバータＩＮＶ１を介してフォトカプラＰＣ４の発光ダイオードに接続され、さらに抵抗Ｒ１６を介してＧＮＤに接地される。フォトカプラＰＣ４のフォトトランジスタは、コレクタが抵抗Ｒ１４を介してフォトトライアックカプラＰＴＣ４に接続され、エミッタがヒータ１４に接続される。

＜動作タイミング＞
図７は、本発明の第２実施形態に係わるヒータ制御装置Ｄ２の動作を示すタイミングチャートである。
＜位相制御時＞
制御部３４から出力される位相制御可能信号がハイ状態である場合に、フォトカプラＰＣ３の発光ダイオードから抵抗Ｒ１５を介してＧＮＤに接地され、この発光ダイオードが発光するので、フォトカプラＰＣ３のフォトトランジスタがオンする。フォトトランジスタがオンすると、Ｒ１３がフォトトランジスタのコレクタ、エミッタを介してヒータ１４に接続される。
この際、ゼロクロス検知部３０から出力されるヒータトリガ信号がトランジスタＱ５をオン／オフする。
位相制御時には、フォトカプラＰＣ３のフォトトランジスタをオンし、抵抗Ｒ１３の経路を使用することになる。上述したように、抵抗Ｒ１３には、高電圧パルスが入力しても耐えうる抵抗（例えば、酸化金属皮膜抵抗など）を使用することができる。

＜全通電制御時＞
制御部３４から出力される位相制御可能信号がロー状態である場合に、インバータＩＮＶ１の出力がハイ状態になり、フォトカプラＰＣ４の発光ダイオードから抵抗Ｒ１６を介してＧＮＤに接地され、この発光ダイオードが発光するので、フォトカプラＰＣ４のフォトトランジスタがオンする。フォトトランジスタがオンすると、抵抗Ｒ１４がフォトトランジスタのコレクタ、エミッタを介してヒータ１４に接続される。
この際、ゼロクロス検知部３０から出力されるヒータトリガ信号がトランジスタＱ５をオン／オフする。
全通電制御時には、フォトカプラＰＣ４のフォトトランジスタをオンして、抵抗Ｒ１４の経路を使用することになる。上述したように、抵抗Ｒ１４には、過電流が発生するような異常時に断線し易いヒューズ抵抗などを使用することができる。

＜第３実施形態＞
図８は、本発明の第３実施形態に係わるヒータ制御装置Ｄ３の一例を示す機能構成を含む回路図である。
ヒータ制御装置Ｄ３は、トライアックＱ２と、フォトトライアックカプラＰＴＣ２と、抵抗Ｒ２１と、フォトトライアックカプラＰＴＣ３と、抵抗Ｒ２２と、選択駆動部３８と、を備えている。
抵抗Ｒ１１は、フォトトライアックカプラＰＴＣ２、フォトトライアックカプラＰＴＣ３に設けられた各発光ダイオードの電流を制限するための抵抗素子である。

トライアックＱ２は、交流電源３２とヒータ１４との間に直列に接続される。
フォトトライアックカプラＰＴＣ２は、トライアックＱ２のゲート電極Ｇにヒータトリガ信号を伝達する。
抵抗Ｒ２１は、トライアックＱ２の第２主電極Ｔ２と、フォトトライアックカプラＰＴＣ２との間に直列に接続される電流制限に用いる。
フォトトライアックカプラＰＴＣ３は、トライアックＱ２のゲート電極Ｇにヒータトリガ信号を伝達する。
抵抗Ｒ２２は、トライアックＱ２の第２主電極Ｔ２と、フォトトライアックカプラＰＴＣ３との間に直列に接続され、抵抗Ｒ２１とは定格電力、及び断線容易性が異なる電流制限に用いる。
選択駆動部３８は、フォトトライアックカプラＰＴＣ２とフォトトライアックカプラＰＴＣ３の一方を選択して駆動させる。

フォトトライアックカプラＰＴＣ２は、トランジスタＱ３によってオン／オフする。
トランジスタＱ３は、ゲート端子に入力される信号に従ってフォトトライアックカプラＰＴＣ２をオン／オフする。
選択駆動部３８において、トランジスタＱ３のゲート端子は、ＡＮＤゲートＧ１の出力端子に接続されており、ＡＮＤゲートＧ１の一方の入力端子にゼロクロス検知部３０のヒータトリガ信号が接続されている。ＡＮＤゲートＧ１の他方の入力端子が制御部３４の位相制御可能信号が接続されている。

一方、トランジスタＱ４は、ゲート端子に入力される信号に従ってフォトトライアックカプラＰＴＣ３をオン／オフする。
選択駆動部３８において、トランジスタＱ４のゲート端子は、ＡＮＤゲートＧ２の出力端子に接続されており、ＡＮＤゲートＧ２の一方の入力端子にゼロクロス検知部３０のヒータトリガ信号が接続されている。ＡＮＤゲートＧ２の他方の入力端子がインバータＩＮＶ２を介して制御部３４の位相制御可能信号に接続されている。

選択駆動部３８は、ヒータ１４に対して位相制御を行う場合に、フォトトライアックカプラＰＴＣ２をオンさせて、フォトトライアックカプラＰＴＣ２と直列に抵抗Ｒ２１を接続する。

画像形成装置１は、ヒータ制御装置Ｄ３と、ヒータ制御装置Ｄ３により制御されるヒータ１４を内蔵した定着装置９と、を備える。

第３実施形態では、フォトトライアックカプラと抵抗のセットを２組み装備する。すなわち、ヒータトリガ信号のレベル状態（論理値）と位相制御可能信号のレベル状態（論理値）の組み合わせに対応可能な論理回路を設けておき、位相制御時の経路と抵抗値を変更することを特徴とする。

＜動作タイミング＞
図９は、本発明の第３実施形態に係わるヒータ制御装置Ｄ３の動作を示すタイミングチャートである。
＜位相制御時＞
制御部３４の位相制御可能信号がハイ状態である場合に、ＡＮＤゲートＧ１の他方の入力端子がハイ状態になるので、ゼロクロス検知部３０から出力されるヒータトリガ信号がＡＮＤゲートＧ１を介してトランジスタＱ３をオン／オフする。
位相制御時では、フォトトライアックカプラＰＴＣ２をオン／オフし、高電圧パルス入力に耐えうる抵抗Ｒ２１の経路を導通させる。

＜全通電制御時＞
制御部３４の位相制御可能信号がロー状態である場合に、インバータＩＮＶ２の出力がハイ状態になって、ＡＮＤゲートＧ２の他方の入力端子がハイ状態になるので、ゼロクロス検知部３０から出力されるヒータトリガ信号がＡＮＤゲートＧ２を介してトランジスタＱ４をオン／オフする。
全通電制御時は、フォトトライアックカプラＰＴＣ３をオン／オフし、過電流が発生するような異常時に断線し易いヒューズ抵抗を用いた抵抗Ｒ２２の経路を導通させる。

＜第４実施形態＞
図１０は、本発明の第４実施形態に係わるヒータ制御装置Ｄ４の一例を示す機能構成を含む回路図である。
特許文献１では、フォトトライアックカプラと直列に２つのヒューズ抵抗を接続し、さらに、トライアックの第２主電極に接続して、ヒューズ抵抗に加わる電圧を低下させている。
これに対して、第４実施形態に係わるヒータ制御装置Ｄ４は、トライアックＱ２と、フォトトライアックカプラＰＴＣ５と、抵抗Ｒ２４、抵抗Ｒ２５と、電圧ピーク値抑制回路４０と、を備えている。
トライアックＱ２は、交流電源３２とヒータ１４との間に直列に接続される。
フォトトライアックカプラＰＴＣ５は、トライアックＱ２のゲート電極Ｇにヒータトリガ信号を伝達する。
抵抗Ｒ２４、抵抗Ｒ２５は、フォトトライアックカプラＰＴＣ５と、トライアックＱ２の第２主電極Ｔ２との間に直列に接続される２つの抵抗である。
電圧ピーク値抑制回路４０は、位相制御の期間を表す位相制御可能信号に応じて、２つの抵抗である抵抗Ｒ２４、Ｒ２５の接続点３９に生じる電圧のピークを抑制する。

電圧ピーク値抑制回路４０は、コンデンサＣ２と、フォトカプラＰＣ５と、を備えている。
コンデンサＣ２の一端は、２つの抵抗である抵抗Ｒ２４、抵抗Ｒ２５の間の接続点３９に接続される。
フォトカプラＰＣ５は、コンデンサＣ２の他端に接続される。
電圧ピーク値抑制回路４０は、ヒータ１４に対して位相制御を行う場合に、フォトカプラＰＴＣ５のトランジスタをオンして、接続点３９に接続されるコンデンサＣ２を接地することにより、ローパスフィルタ回路を構成する。

画像形成装置１は、ヒータ制御装置Ｄ４と、ヒータ制御装置Ｄ４により制御されるヒータ１４を内蔵した定着装置９と、を備える。

さらに、電圧ピーク値抑制回路４０が、位相制御の期間を表す位相制御可能信号に応じて、抵抗Ｒ２４、Ｒ２５に生じる電圧のピークを抑制することを特徴とする。

電圧ピーク値抑制回路４０は、２つの抵抗である抵抗Ｒ２４、抵抗Ｒ２５の間の接続点３９に接続されるコンデンサＣ２と、コンデンサＣ２に接続されるフォトカプラＰＣ５と、を備え、ヒータ１４に対して位相制御を行う場合に、フォトカプラＰＴＣ５をオンして、前記接続点３９に接続されるコンデンサＣ２を接地することにより、ローパスフィルタ回路を構成することを特徴とする。
電圧ピーク値抑制回路４０は、制御部３４から供給される位相制御可能信号に応じて、位相制御時に、抵抗に印加される電圧の立ち上がりを抑制させることを特徴としている。
位相制御時に、例えばローパスフィルタ回路を構成して、トライアックＱ２がオンする時間に抵抗に印加される電圧の立ち上がりを緩やかにさせる。

直列に接続された抵抗Ｒ２４（第１抵抗）と抵抗Ｒ２５（第２抵抗）との接続点３９にコンデンサＣ２の一端を接続しておき、図１０に示す電圧ピーク値抑制回路４０では、制御部３４から供給される位相制御可能信号に応じて、位相制御時に、コンデンサＣ２の他端を接地する。
これにより、抵抗Ｒ２４（第１抵抗）とコンデンサＣ２がローパスフィルタ回路を構成し、トライアックがオンとなる時間（図１１のｔ３１）に、抵抗Ｒ２４（第１抵抗）と抵抗Ｒ２５（第２抵抗）との接続点３９に印加される電圧を下げる(立ち上がりを緩やかにする)ことができる。

＜動作タイミング＞
図１１は、本発明の第４実施形態に係わるヒータ制御装置Ｄ４の動作を示すタイミングチャートである。
図１１に示すタイミングチャートは、紙面上方から下方に、（１）ヒータ駆動信号ｉ１、（２）従来技術において、位相制御時に電流制限抵抗（抵抗Ｒ１００）を流れる電流ｉ２、（３）電圧ピーク値抑制回路４０を通した後の電流制限抵抗（抵抗Ｒ２４と抵抗Ｒ２５）を流れる電流ｉ２^＊が示されている。

図１１に示すように、タイミングｔ３０、ｔ３１において、ヒータ駆動信号ｉ１がロー状態からハイ状態に切り替わると、交流電源３２のＡＣ電圧が０ＶになるまでトライアックＱ２がオン状態になって導通状態となり、ヒータ１４にヒータ駆動信号ｉ１が流れる。

ところで、タイミングｔ３０～ｔ３１の間では、フォトトライアックカプラＰＴＣ５がオンするまでの時間が短い場合として、例えば１ｕｓｅｃ程度を想定する。
また、トライアックＱ２がオンするまでの時間が遅い場合として、例えば１０ｕｓｅｃ程度を想定する。

タイミングｔ３１、ｔ３２において、従来技術（図１２）における位相制御時に電流制限抵抗Ｒ１００を流れる電流ｉ２のピーク値に対して、本発明の電圧ピーク値抑制回路４０を通した後の電流ｉ２^＊のピーク値を、ほぼ１／３から１／２程度に抑えることができる。
特許文献１の構成のように２つの抵抗を直列に接続して構成した場合よりも、本発明の電圧ピーク値抑制回路４０を採用することで、定格電力の小さいヒューズ抵抗を使用することが可能となる。定格電力が小さいため、異常時の断線も容易となる。

＜本実施形態の態様例の作用、効果のまとめ＞
＜第１態様＞
本態様のヒータ制御装置Ｄ１は、交流電源３２とヒータ１４との間に直列に接続されるトライアックＱ２と、トライアックＱ２のゲート電極Ｇにヒータトリガ信号を伝達するフォトトライアックカプラＰＴＣ１と、フォトトライアックカプラＰＴＣ１にそれぞれ直列に接続され、位相制御の期間を表す位相制御可能信号に応じて、定格電力、及び断線容易性が異なる電流制限に用いる２つの抵抗である抵抗Ｒ１３、Ｒ１４と、２つの抵抗である抵抗Ｒ１３、Ｒ１４のうち一方の抵抗を選択して、選択された抵抗をトライアックＱ２の第２主電極Ｔ２と接続する抵抗選択部３６と、を備えることを特徴とする。
本態様によれば、抵抗選択部３６は、２つの抵抗である抵抗Ｒ１３、Ｒ１４のうち一方の抵抗を選択して、選択された抵抗をトライアックＱ２の第２主電極Ｔ２と接続することができる。
これにより、ヒータの位相制御時においては高電圧パルス入力に耐えうる電流制限抵抗（抵抗Ｒ１３）に切り替え、一方、ヒータの全通電制御時においては異常時に断線し易い抵抗Ｒ１４に切り替えることができるヒータ制御装置を提供することができる。

＜第２態様＞
第１態様に記載のヒータ制御装置Ｄ１において、２つの抵抗は、フォトトライアックカプラＰＴＣ１と直列に接続される抵抗Ｒ１３（第１抵抗）と、フォトトライアックカプラＰＴＣ１と直列に接続され、抵抗Ｒ１３（第１抵抗）とは定格電力、及び断線容易性が異なる抵抗Ｒ１４（第２抵抗）と、を備え、抵抗選択部３６は、抵抗Ｒ１３（第１抵抗）または抵抗Ｒ１４（第２抵抗）の一方を選択して接続するスイッチ回路ＳＷ１を備えることを特徴とする。
本態様によれば、抵抗選択部３６は、ヒータ１４に対して位相制御を行う場合に、スイッチ回路ＳＷ１により抵抗Ｒ１３（第１抵抗）を選択して、フォトトライアックカプラＰＴＣ１と直列に抵抗Ｒ１３（第１抵抗）を接続することができる。
これにより、ヒータの位相制御時においては高電圧パルス入力に耐えうる電流制限抵抗（抵抗Ｒ１３）に切り替え、一方、ヒータの全通電制御時においては異常時に断線し易い抵抗Ｒ１４に切り替えることができるヒータ制御装置を提供することができる。

＜第３態様＞
第１態様に記載のヒータ制御装置Ｄ２において、２つの抵抗は、フォトトライアックカプラＰＴＣ１と直列に接続される抵抗Ｒ１３（第１抵抗）と、フォトトライアックカプラＰＴＣ１と直列に接続され、抵抗Ｒ１３（第１抵抗）とは定格電力、及び断線容易性が異なる抵抗Ｒ１４（第２抵抗）と、を備え、抵抗選択部３６ａは、抵抗Ｒ１３（第１抵抗）と直列に接続されるフォトカプラＰＣ３（第１フォトカプラ）と、抵抗Ｒ１４（第２抵抗）と直列に接続されるフォトカプラＰＣ４（第２フォトカプラ）と、を備え、抵抗選択部３６ａは、ヒータ１４に対して位相制御を行う場合に、フォトカプラＰＣ３をオンして、フォトトライアックカプラＰＴＣ１と直列に抵抗Ｒ１３（第１抵抗）を接続し、一方、ヒータ１４に対して全通電制御を行う場合に、フォトカプラＰＣ４（第２フォトカプラ）をオンして、フォトトライアックカプラＰＴＣ１と直列に抵抗Ｒ１４（第２抵抗）を接続することを特徴とする。
本態様によれば、抵抗選択部３６ａは、ヒータ１４に対して位相制御を行う場合に、フォトカプラＰＣ３をオンして、フォトトライアックカプラＰＴＣ１と直列に抵抗Ｒ１３（第１抵抗）を接続することができ、一方、ヒータ１４に対して全通電制御を行う場合に、フォトカプラＰＣ４をオンして、フォトトライアックカプラＰＴＣ１と直列に抵抗Ｒ１４（第２抵抗）を接続することができる。
これにより、ヒータの位相制御時においては高電圧パルス入力に耐えうる電流制限抵抗（抵抗Ｒ１３）に切り替え、一方、ヒータの全通電制御時においては異常時に断線し易い抵抗Ｒ１４に切り替えることができるヒータ制御装置を提供することができる。

＜第４態様＞
第１態様乃至第３態様の何れか一つに記載のヒータ制御装置は、位相制御の期間を表す位相制御可能信号を生成する制御部３４を備え、抵抗選択部３６は、制御部３４から供給される位相制御可能信号に応じて、抵抗を選択することを特徴とする。
本態様によれば、抵抗選択部３６は、制御部３４から供給される位相制御可能信号に応じて、抵抗を選択することができる。
これにより、ヒータの位相制御時においては高電圧パルス入力に耐えうる電流制限抵抗に切り替え、一方、ヒータの全通電制御時においては異常時に断線し易い抵抗に切り替えることができるヒータ制御装置を提供することができる。

＜第５態様＞
本態様のヒータ制御装置Ｄ３は、交流電源３２とヒータ１４との間に直列に接続されるトライアックＱ２と、トライアックＱ２のゲート電極Ｇにヒータトリガ信号を伝達するフォトトライアックカプラＰＴＣ２（第１フォトトライアックカプラ）と、トライアックＱ２の第２主電極Ｔ２と、フォトトライアックカプラＰＴＣ２との間に直列に接続される電流制限に用いる抵抗Ｒ２１（第１抵抗）と、トライアックＱ２のゲート電極Ｇにヒータトリガ信号を伝達するフォトトライアックカプラＰＴＣ３（第２フォトトライアックカプラ）と、トライアックＱ２の第２主電極Ｔ２と、フォトトライアックカプラＰＴＣ３との間に直列に接続され、抵抗Ｒ２１（第１抵抗）とは定格電力、及び断線容易性が異なる電流制限に用いる抵抗Ｒ２２（第２抵抗）と、フォトトライアックカプラＰＴＣ２（第１フォトトライアックカプラ）とフォトトライアックカプラＰＴＣ３の一方を選択して駆動させる選択駆動部３８と、を備えることを特徴とする。
本態様によれば、選択駆動部３８は、フォトトライアックカプラＰＴＣ２とフォトトライアックカプラＰＴＣ３の一方を選択して駆動させることができるので、抵抗Ｒ２１（第１抵抗）と第２抵抗Ｒ２２のうち一方の抵抗をフォトトライアックカプラと直列に接続することができる。
これにより、ヒータの位相制御時においては高電圧パルス入力に耐えうる電流制限抵抗（抵抗Ｒ２１）に切り替え、一方、ヒータの全通電制御時においては異常時に断線し易い抵抗Ｒ２２に切り替えることができるヒータ制御装置を提供することができる。

＜第６態様＞
第５態様のヒータ制御装置Ｄ３において、選択駆動部３８は、ヒータ１４に対して位相制御を行う場合に、フォトトライアックカプラＰＴＣ２（第１フォトトライアックカプラ）をオンさせて、フォトトライアックカプラＰＴＣ２と直列に抵抗Ｒ２１（第１抵抗）を接続することを特徴とする。
本態様によれば、選択駆動部３８は、ヒータ１４に対して位相制御を行う場合に、フォトトライアックカプラＰＴＣ２をオンさせて、フォトトライアックカプラＰＴＣ２と直列に抵抗Ｒ２１（第１抵抗）を接続することができる。
これにより、ヒータの位相制御時においては高電圧パルス入力に耐えうる電流制限抵抗（抵抗Ｒ２１）に切り替え、一方、ヒータの全通電制御時においては異常時に断線し易い抵抗Ｒ２２に切り替えることができるヒータ制御装置を提供することができる。

＜第７態様＞
本態様のヒータ制御装置Ｄ４は、交流電源３２とヒータ１４との間に直列に接続されるトライアックＱ２と、トライアックＱ２のゲート電極Ｇにヒータトリガ信号を伝達するフォトトライアックカプラＰＴＣ５と、トライアックＱ２の第２主電極Ｔ２と、フォトトライアックカプラＰＴＣ５との間に直列に接続される２つの抵抗である抵抗Ｒ２４、抵抗Ｒ２５と、位相制御の期間を表す位相制御可能信号に応じて、２つの抵抗である抵抗Ｒ２４と抵抗Ｒ２５との接続点３９に生じる電圧のピークを抑制する電圧ピーク値抑制回路４０と、を備えることを特徴とする。
本態様によれば、電圧ピーク値抑制回路４０は、位相制御の期間を表す位相制御可能信号に応じて、抵抗Ｒ２４と抵抗Ｒ２５との接続点３９に生じる電圧のピークを抑制することができる。
これにより、抵抗Ｒ２４と第２抵抗Ｒ２５との接続点３９に生じる電圧のピークを抑制することができるので、位相制御時の急激な電圧増加や急激な電流増加を抑えることができ、抵抗Ｒ２４と抵抗Ｒ２５とに対して異常時に溶断し易いヒューズ抵抗を使用しても、通常動作時の溶断を防ぐことができる。
すなわち、位相制御可能信号に応じて、抵抗Ｒ２４と第２抵抗Ｒ２５により構成される電流制限抵抗（抵抗Ｒ２４と抵抗Ｒ２５）に生じる電圧のピークを抑制することができる。

＜第８態様＞
第７態様に記載のヒータ制御装置Ｄ４の電圧ピーク値抑制回路４０は、２つの抵抗である抵抗Ｒ２４、抵抗Ｒ２５の間の接続点３９に接続されるコンデンサＣ２と、コンデンサＣ２に接続されるフォトカプラＰＣ５と、を備え、ヒータ１４に対して位相制御を行う場合に、フォトカプラＰＴＣ５をオンして、接続点３９に接続されるコンデンサＣ２を接地することにより、ローパスフィルタ回路を構成することを特徴とする。
本態様によれば、ヒータ１４に対して位相制御を行う場合に、フォトカプラＰＴＣ５をオンして、抵抗Ｒ２４と抵抗Ｒ２５との接続点３９に接続されるコンデンサＣ２を接地することにより、ローパスフィルタ回路を構成することができる。
これにより、ヒータ１４に対して位相制御を行う場合に、ローパスフィルタ回路を構成することができるので、抵抗、コンデンサを含む簡単な回路で、位相制御時の急激な電圧増加や急激な電流増加を抑えることができる。

＜第９態様＞
本態様の画像形成装置１は、第１態様乃至第８態様の何れか一項に記載のヒータ制御装置と、ヒータ制御装置により制御されるヒータを内蔵した定着装置９と、を備えることを特徴とする。
本態様によれば、第１態様乃至第８態様の何れか一項に記載のヒータ制御装置と、ヒータ制御装置により制御されるヒータを内蔵した定着装置９と、を備える画像形成装置１を提供することができる。

１…画像形成装置、２…給紙トレイ、４…マルチトレイ、６…トナー像形成部、７…ゼロクロス検知部、８…感光体ドラム、９…定着装置、１０…定着ローラ、１２…加圧ローラ、１４…ヒータ、１６…制御基板、２１…ＣＰＵ、２２…ＲＯＭ、２３…タイマ、２４…ＲＡＭ、３０…ゼロクロス検知部、３２…交流電源、３４…制御部、３６…抵抗選択部、３６ａ…抵抗選択部、３８…選択駆動部、３９…接続点、４０…電圧ピーク値抑制回路、Ｃ２…コンデンサ、Ｄ１…ヒータ制御装置、Ｄ２…ヒータ制御装置、Ｄ３…ヒータ制御装置、Ｄ４…ヒータ制御装置、Ｇ１…ＡＮＤゲート、Ｇ２…ＡＮＤゲート、ＩＣ１…ヒステリシスインバータ、ＩＮＶ１…インバータ、ＩＮＶ２…インバータ、ＰＣ１…フォトカプラ、ＰＣ２…フォトカプラ、ＰＣ３…フォトカプラ、ＰＣ４…フォトカプラ、ＰＣ５…フォトカプラ、ＰＴＣ１…フォトトライアックカプラ、ＰＴＣ２…フォトトライアックカプラ、ＰＴＣ３…フォトトライアックカプラ、ＰＴＣ４…フォトトライアックカプラ、ＰＴＣ５…フォトトライアックカプラ、Ｑ１…トランジスタ、Ｑ２…トライアック、Ｑ３…トランジスタ、Ｑ３…トランジスタ、Ｒ１１…抵抗、Ｒ１２…抵抗、Ｒ１３…抵抗、Ｒ１４…抵抗、Ｒ１５…抵抗、Ｒ１６…抵抗、Ｒ２１…抵抗、Ｒ２２…抵抗、Ｒ２４…抵抗、Ｒ２５…抵抗、ＳＷ１…スイッチ回路

特開２０１９－１３３８４８公報

Claims (9)

1. 交流電源とヒータとの間に直列に接続されるトライアックと、
   前記トライアックのゲート電極にヒータトリガ信号を伝達するフォトトライアックカプラと、
   前記フォトトライアックカプラにそれぞれ直列に接続され、位相制御の期間を表す位相制御可能信号に応じて、定格電力、及び断線容易性が異なる電流制限に用いる２つの抵抗と、
   該２つの抵抗うち一方の抵抗を選択して、前記選択された抵抗を前記トライアックの第２主電極と接続する抵抗選択部と、を備えることを特徴とするヒータ制御装置。
2. 前記２つの抵抗は、
   前記フォトトライアックカプラと直列に接続される第１抵抗と、
   前記フォトトライアックカプラと直列に接続され、前記第１抵抗とは定格電力、及び断線容易性が異なる第２抵抗と、を備え、
   前記抵抗選択部は、前記第１抵抗または前記第２抵抗のうち一方を選択して接続するスイッチ回路と、を備えることを特徴とする請求項１に記載のヒータ制御装置。
3. 前記２つの抵抗は、
   前記フォトトライアックカプラと直列に接続される第１抵抗と、
   前記フォトトライアックカプラと直列に接続され、前記第１抵抗とは定格電力、及び断線容易性が異なる第２抵抗と、を備え、
   前記抵抗選択部は、
   前記第１抵抗と直列に接続される第１フォトカプラと、
   前記第２抵抗と直列に接続される第２フォトカプラと、を備え、
   前記抵抗選択部は、前記ヒータに対して位相制御を行う場合に、前記第１フォトカプラをオンして、前記フォトトライアックカプラと直列に前記第１抵抗を接続し、一方、前記ヒータに対して全通電制御を行う場合に、前記第２フォトカプラをオンして、前記フォトトライアックカプラと直列に前記第２抵抗を接続することを特徴とする請求項１に記載のヒータ制御装置。
4. 前記位相制御の期間を表す位相制御可能信号を生成する制御部を備え、
   前記抵抗選択部は、前記制御部から供給される前記位相制御可能信号に応じて、抵抗を選択することを特徴とする請求項１乃至３の何れか一項に記載のヒータ制御装置。
5. 交流電源とヒータとの間に直列に接続されるトライアックと、
   前記トライアックのゲート電極にヒータトリガ信号を伝達する第１フォトトライアックカプラと、
   前記トライアックの第２主電極と、前記第１フォトトライアックカプラとの間に直列に接続される電流制限に用いる第１抵抗と、
   前記トライアックのゲート電極にヒータトリガ信号を伝達する第２フォトトライアックカプラと、
   前記トライアックの第２主電極と、前記第２フォトトライアックカプラとの間に直列に接続され、前記第１抵抗とは定格電力、及び断線容易性が異なる電流制限に用いる第２抵抗と、
   前記第１フォトトライアックカプラと前記第２フォトトライアックカプラとのうち一方を選択して駆動させる選択駆動部と、を備えることを特徴とするヒータ制御装置。
6. 前記選択駆動部は、前記ヒータに対して位相制御を行う場合に、前記第１フォトトライアックカプラをオンさせて、前記第１フォトトライアックカプラと直列に前記第１抵抗を接続することを特徴とする請求項５に記載のヒータ制御装置。
7. 交流電源とヒータとの間に直列に接続されるトライアックと、
   前記トライアックのゲート電極にヒータトリガ信号を伝達するフォトトライアックカプラと、
   前記トライアックの第２主電極と、前記フォトトライアックカプラとの間に直列に接続される２つの抵抗と、
   位相制御の期間を表す位相制御可能信号に応じて、前記２つの抵抗の間の接続点に生じる電圧のピークを抑制する電圧ピーク値抑制回路と、を備えることを特徴とするヒータ制御装置。
8. 前記電圧ピーク値抑制回路は、
   前記２つの抵抗の間の接続点に接続されるコンデンサと、
   前記コンデンサに接続されるフォトカプラと、を備え、
   前記ヒータに対して位相制御を行う場合に、前記フォトカプラをオンして、前記接続点に接続されるコンデンサを接地することにより、ローパスフィルタ回路を構成することを特徴とする請求項７に記載のヒータ制御装置。
9. 請求項１乃至請求項８の何れか一項に記載のヒータ制御装置と、
   前記ヒータ制御装置により制御されるヒータを内蔵した定着装置と、を備えることを特徴とする画像形成装置。

Images