[go: up one dir, main page]

JP2023091570A - 電子部品内蔵基板及び電子部品内蔵基板の製造方法 - Google Patents

電子部品内蔵基板及び電子部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP2023091570A
JP2023091570A JP2021206374A JP2021206374A JP2023091570A JP 2023091570 A JP2023091570 A JP 2023091570A JP 2021206374 A JP2021206374 A JP 2021206374A JP 2021206374 A JP2021206374 A JP 2021206374A JP 2023091570 A JP2023091570 A JP 2023091570A
Authority
JP
Japan
Prior art keywords
substrate
resin
semiconductor chip
electronic component
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021206374A
Other languages
English (en)
Other versions
JP2023091570A5 (ja
Inventor
聖二 佐藤
Seiji Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2021206374A priority Critical patent/JP2023091570A/ja
Priority to US18/062,229 priority patent/US12245376B2/en
Priority to CN202211609346.2A priority patent/CN116314053A/zh
Publication of JP2023091570A publication Critical patent/JP2023091570A/ja
Publication of JP2023091570A5 publication Critical patent/JP2023091570A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】半導体チップの背面とそれに対向する基板との間に容易に樹脂を充填することができる電子部品内蔵基板及び電子部品内蔵基板の製造方法を提供する。【解決手段】電子部品内蔵基板は、第１基板と、前記第１基板上に実装された半導体チップと、前記半導体チップを挟んで前記第１基板上に設けられた第２基板と、前記半導体チップと前記第１基板との間に充填されると共に、前記半導体チップの側面を覆う被覆部を有する第１樹脂と、前記第１基板と前記第２基板との間に充填され、前記半導体チップと前記第１樹脂とを封止する第２樹脂と、を有し、前記第１樹脂は、前記被覆部から前記第２基板に向かって突起する突起部を有する。【選択図】図１

Description

本開示は、電子部品内蔵基板及び電子部品内蔵基板の製造方法に関する。
近年、薄型化や省スペース化等のため、半導体チップが埋め込まれた電子部品内蔵基板が提案されている。
このような電子部品内蔵基板の一例としては、半導体チップがフェイスダウン状態でフリップチップ実装された第１基板上に、はんだボール等の基板接続部材を介して第２基板を積層し、第１基板と第２基板との間を樹脂で封止した構造を挙げることができる。
上記の電子部品内蔵基板は、例えば、半導体チップを搭載した第１基板を作製する工程と、基板接続部材を搭載した第２基板を作製する工程と、基板接続部材搭載面と半導体チップ搭載面を対向させて第１基板上に第２基板を積層する工程と、第１基板と第２基板との間に樹脂を充填する工程とを有する。樹脂を充填する工程では、信頼性の観点から、半導体チップの背面と第２基板との間にも樹脂を充填することが好ましい。
特開２０２０－０９６０１８号公報 国際公開第２００７／０６９６０６号
しかしながら、電子部品内蔵基板の更なる薄型化の要求から、半導体チップの背面と第２基板との隙間を狭くせざるを得なくなった。また、樹脂を充填する工程では、充填の対象となる構造体が金型で上下から押圧されるため、上記の隙間が更に狭くなり、半導体チップの背面と第２基板との間に樹脂を充填することが困難であった。
本開示は、半導体チップの背面とそれに対向する基板との間に容易に樹脂を充填することができる電子部品内蔵基板及び電子部品内蔵基板の製造方法を提供することを目的とする。
本開示の一形態によれば、第１基板と、前記第１基板上に実装された半導体チップと、前記半導体チップを挟んで前記第１基板上に設けられた第２基板と、前記半導体チップと前記第１基板との間に充填されると共に、前記半導体チップの側面を覆う被覆部を有する第１樹脂と、前記第１基板と前記第２基板との間に充填され、前記半導体チップと前記第１樹脂とを封止する第２樹脂と、を有し、前記第１樹脂は、前記被覆部から前記第２基板に向かって突起する突起部を有する電子部品内蔵基板が提供される。
開示の技術によれば、半導体チップの背面とそれに対向する基板との間に容易に樹脂を充填することができる。
第１実施形態に係る電子部品内蔵基板を例示する断面図である。 第１実施形態における突起部の配置を説明する平面模式図である。 第１実施形態に係る電子部品内蔵基板の製造工程を例示する断面図（その１）である。 第１実施形態に係る電子部品内蔵基板の製造工程を例示する断面図（その２）である。 第１実施形態に係る電子部品内蔵基板の製造工程を例示する断面図（その３）である。 第１実施形態に係る電子部品内蔵基板の製造工程を例示する断面図（その４）である。 第１実施形態に係る電子部品内蔵基板の製造工程を例示する断面図（その５）である。 第１実施形態に係る電子部品内蔵基板の製造工程を例示する断面図（その６）である。 第１実施形態に係る電子部品内蔵基板の製造工程を例示する断面図（その７）である。 第１実施形態の第１変形例に係る電子部品内蔵基板を例示する断面図である。 第２実施形態に係る電子部品内蔵基板を例示する断面図である。 第２実施形態に係る電子部品内蔵基板の製造工程を例示する図である。 第３実施形態に係る電子部品内蔵基板を例示する断面図である。 第４実施形態における突起部の配置を説明する平面模式図である。 第１実施形態の第２変形例に係る電子部品内蔵基板を例示する断面図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
（第１実施形態）
第１実施形態について説明する。第１実施形態は電子部品内蔵基板に関する。
［電子部品内蔵基板の構造］
まず、電子部品内蔵基板の構造について説明する。図１は、第１実施形態に係る電子部品内蔵基板の構造を示す断面図である。
図１に示すように、第１実施形態に係る電子部品内蔵基板１は、基板１０と、基板接続部材２０と、基板３０と、半導体チップ４０と、導電性接合材４３と、アンダーフィル樹脂６０と、モールド樹脂７０と、外部接続端子９０とを有する。電子部品内蔵基板１において、基板１０と基板３０とが、基板１０と基板３０とを電気的に接続する基板接続部材２０を介して積層されている。
なお、本実施形態では、便宜上、電子部品内蔵基板１のソルダーレジスト層１３側を上側又は一方の側、ソルダーレジスト層３７側を下側又は他方の側とする。また、各部位のソルダーレジスト層１３側の面を一方の面又は上面、ソルダーレジスト層３７側の面を他方の面又は下面とする。但し、電子部品内蔵基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。また、平面視とは対象物をソルダーレジスト層１３の一方の面の法線方向から視ることを指し、平面形状とは対象物をソルダーレジスト層１３の一方の面の法線方向から視た形状を指すものとする。
基板１０は、一方の面１０ａ及び他方の面１０ｂを有する。基板３０は、一方の面３０ａ及び他方の面３０ｂを有する。基板３０の一方の面３０ａと基板１０の他方の面１０ｂとが互いに対向している。
基板１０は、半導体チップ４０を挟んで、基板３０上に配置されている。基板１０は、絶縁層１１と、配線層１２と、ソルダーレジスト層１３と、配線層１４と、ソルダーレジスト層１５とを有する。基板１０の平面形状は、特に限定されないが、例えば、１５ｍｍ角程度の矩形状とすることができる。
基板１０において、絶縁層１１としては、例えば、ガラスクロスにエポキシ系樹脂等の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。絶縁層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の絶縁性樹脂を含浸させた基板等を用いてもよい。絶縁層１１の厚さは、例えば、６０μｍ～２００μｍ程度とすることができる。なお、各図において、ガラスクロス等の図示は省略されている。
配線層１２は、絶縁層１１の一方の側に形成されている。配線層１２は、配線層１４と電気的に接続されている。配線層１２は、絶縁層１１を貫通し配線層１４の一方の面を露出するビアホール１１ｘ内に充填されたビア配線、及び絶縁層１１の一方の面に形成された配線パターンを含んでいる。
ビアホール１１ｘは、ソルダーレジスト層１３側に開口されている開口部の径が配線層１４の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。ビアホール１１ｘの開口部の径は、例えば５０μｍ程度とすることができる。配線層１２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２を構成する配線パターンの厚さは、例えば、１０μｍ～２０μｍ程度とすることができる。
ソルダーレジスト層１３は、絶縁層１１の一方の面に、配線層１２を覆うように形成されている。ソルダーレジスト層１３は、例えば、感光性樹脂等から形成できる。ソルダーレジスト層１３の厚さは、例えば１５μｍ～３５μｍ程度とすることができる。ソルダーレジスト層１３は、開口部１３ｘを有し、開口部１３ｘ内には配線層１２の一部が露出している。開口部１３ｘ内に露出する配線層１２は、パッド１２ｐを含んでいる。パッド１２ｐは、半導体チップや半導体パッケージ等の電子部品（図示せず）と電気的に接続されるパッドとして機能する。
必要に応じ、パッド１２ｐの一方の面に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。また、パッド１２ｐの一方の面に、はんだボール等の外部接続端子を形成してもよい。
配線層１４は、絶縁層１１の他方の面に形成されている。配線層１４の一方の面は、配線層１２のビアホール１１ｘ内に充填されたビア配線の下端部と接して導通している。配線層１４の材料や厚さは、例えば、配線層１２を構成する配線パターンと同様とすることができる。
ソルダーレジスト層１５は、絶縁層１１の他方の面に、配線層１４を覆うように形成されている。ソルダーレジスト層１５の材料や厚さは、例えば、ソルダーレジスト層１３と同様とすることができる。ソルダーレジスト層１５は、開口部１５ｘを有し、開口部１５ｘ内には配線層１４の一部が露出している。開口部１５ｘ内に露出する配線層１４は、パッド１４ｐを含んでいる。パッド１４ｐは、基板接続部材２０と電気的に接続されるパッドとして機能する。
必要に応じ、パッド１４ｐの他方の面に、前述の金属層を形成したり、ＯＳＰ処理等の酸化防止処理を施したりしてもよい。
基板３０は、絶縁層３１と、配線層３２と、絶縁層３３と、配線層３４と、ソルダーレジスト層３５と、配線層３６と、ソルダーレジスト層３７とを有する。基板３０の平面形状は、特に限定されないが、例えば、１５ｍｍ角程度の矩形状とすることができる。
基板３０において、絶縁層３１の材料や厚さは、例えば、絶縁層１１と同様とすることができる。配線層３２は、絶縁層３１の一方の面に形成されている。配線層３２の材料や厚さは、例えば、配線層１２を構成する配線パターンと同様とすることができる。
絶縁層３３は、絶縁層３１の一方の面に配線層３２を覆うように形成されている。絶縁層３３の材料としては、例えば、熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。絶縁層３３は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層３３の厚さは、例えば１５μｍ～３５μｍ程度とすることができる。
配線層３４は、絶縁層３３の一方の側に形成されている。配線層３４は、絶縁層３３を貫通し配線層３２の一方の面を露出するビアホール３３ｘ内に充填されたビア配線、及び絶縁層３３の一方の面に形成された配線パターンを含んでいる。
ビアホール３３ｘは、ソルダーレジスト層３５側に開口されていると共に、配線層３２の一方の面によって底面が形成された、開口部の径が底面の径よりも大きい逆円錐台状の凹部とすることができる。配線層３４の材料や配線層３４を構成する配線パターンの厚さは、例えば、配線層１２と同様とすることができる。
ソルダーレジスト層３５は、絶縁層３３の一方の面に、配線層３４を覆うように形成されている。ソルダーレジスト層３５の材料や厚さは、例えば、ソルダーレジスト層１３と同様とすることができる。ソルダーレジスト層３５は、開口部３５ｘを有し、開口部３５ｘ内には配線層３４の一部が露出している。開口部３５ｘ内に露出する配線層３４は、パッド３４ｐを含んでいる。
パッド３４ｐの一部は、基板接続部材２０と電気的に接続されるパッドとして機能する。パッド３４ｐの他部は、半導体チップ４０と電気的に接続されるパッドとして機能する。なお、基板接続部材２０と電気的に接続されるパッド３４ｐと、半導体チップ４０と電気的に接続されるパッド３４ｐの径は、独立に設定できる。
必要に応じ、パッド３４ｐの一方の面に、前述の金属層を形成したり、ＯＳＰ処理等の酸化防止処理を施したりしてもよい。
配線層３６は、絶縁層３１の他方の側に形成されている。配線層３６は、絶縁層３１を貫通し配線層３２の他方の面を露出するビアホール３１ｘ内に充填されたビア配線、及び絶縁層３１の他方の面に形成された配線パターンを含んでいる。
ビアホール３１ｘは、ソルダーレジスト層３７側に開口されていると共に、配線層３２の他方の面によって底面が形成された、開口部の径が底面の径よりも大きい円錐台状の凹部とすることができる。配線層３６のビアホール３１ｘ内に充填されたビア配線の上端部は、配線層３２の他方の面と接して導通している。配線層３６の材料や配線層３６を構成する配線パターンの厚さは、例えば、配線層１２と同様とすることができる。
ソルダーレジスト層３７は、絶縁層３１の他方の面に、配線層３６を覆うように形成されている。ソルダーレジスト層３７の材料や厚さは、例えば、ソルダーレジスト層１３と同様とすることができる。ソルダーレジスト層３７は、開口部３７ｘを有し、開口部３７ｘ内には配線層３６の一部が露出している。開口部３７ｘ内に露出する配線層３６は、パッド３６ｐを含んでいる。
必要に応じ、パッド３６ｐの他方の面に、前述の金属層を形成したり、ＯＳＰ処理等の酸化防止処理を施したりしてもよい。
基板３０の一方の面３０ａには、半導体チップ４０がフェイスダウン状態で（回路形成面４０ａを基板３０の一方の面に向けて）フリップチップ実装されている。より詳しくは、半導体チップ４０は、半導体集積回路を備えたチップ本体４１と、接続端子である突起電極４２とを有し、半導体チップ４０の突起電極４２が導電性接合材４３を介して基板３０のパッド３４ｐと電気的に接続されている。突起電極４２としては、例えば、金バンプや銅ポスト等を用いることができる。導電性接合材４３としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。
半導体チップ４０の回路形成面４０ａと基板３０の一方の面３０ａとの間にはアンダーフィル樹脂６０が充填されている。アンダーフィル樹脂６０は半導体チップ４０の各側面４０ｓにも延在している。半導体チップ４０の背面４０ｂは、アンダーフィル樹脂６０から露出している。
換言すれば、半導体チップ４０の回路形成面４０ａ及び側面４０ｓは、アンダーフィル樹脂６０により連続的に被覆されている。つまり、アンダーフィル樹脂６０は、側面４０ｓを覆う被覆部を有する。アンダーフィル樹脂６０の材料としては、例えば、熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。アンダーフィル樹脂６０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。半導体チップ４０の平面形状は、特に限定されないが、例えば、１２ｍｍ角程度の矩形状とすることができる。
アンダーフィル樹脂６０は、更に、半導体チップ４０の側面４０ｓに延在する部分（被覆部）から基板１０の他方の面１０ｂに向かって突起する突起部６１を有する。突起部６１は、半導体チップ４０の背面４０ｂよりも基板１０の他方の面１０ｂ側に位置する頂部６１ａを有する。突起部６１の高さＨ（半導体チップ４０の背面４０ｂからの突起量）は、例えば、１５μｍ～２０μｍ程度とすることができる。つまり、基板３０の一方の面３０ａから突起部６１の頂部６１ａまでの高さは、基板３０の一方の面３０ａから半導体チップ４０の背面４０ｂまでの高さより高い。
突起部６１は、例えば、図２に示すように、半導体チップ４０の互いに平行な２つの側面４０ｓの外側に、当該２つの側面４０ｓと平行な直線状に設けられている。突起部６１の幅Ｗは、例えば、半導体チップ４０の背面４０ｂと同一の面において２５０μｍ～３５０μｍ程度とすることができる。
なお、図２は、第１実施形態における突起部の配置を説明する平面模式図であり、電子部品内蔵基板１の一部の構成要素のみを模式的に示している。図２は、図１の寸法関係とは整合していない。また、図２中の領域Ｅは、基板接続部材２０が配置される領域を示している。図２中の矢印Ｆは、電子部品内蔵基板の製造工程におけるモールド樹脂の流動方向の一例を示す。
基板接続部材２０は、基板１０のパッド１４ｐと、基板３０のパッド３４ｐとの間に配置されている。基板接続部材２０は、基板１０と基板３０とを電気的に接続すると共に、基板１０と基板３０との間に所定の間隔を確保する機能を有する。
本実施形態では、一例として、基板接続部材２０としてコア付きのはんだボールを用いている。基板接続部材２０は、略球状のコア２１及びコア２１の外周面を被覆する導電材料２２を備えており、コア２１がパッド１４ｐ及び３４ｐと接するように配置されている。
コア２１としては、例えば、銅等の金属からなる金属コアや樹脂からなる樹脂コア等を用いることができる。導電材料２２としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。コア２１の直径は、半導体チップ４０の高さ（厚さ）を考慮して適宜決定することができる。一例を挙げれば、コア２１の直径を１６０μｍ程度、導電材料２２の厚さを２０μｍ程度とし、基板接続部材２０の全径を２００μｍ程度とすることができる。
なお、図１では、基板接続部材２０は、半導体チップ４０の左右に３列ずつ配置されているが、これには限定されず、基板接続部材２０は半導体チップ４０の左右に２列又は４列以上ずつ配置されてもよい。また、基板接続部材２０は、基板１０の周縁にペリフェラル状に配置されてもよい。例えば、基板接続部材２０の直径が２００μｍ程度である場合、基板接続部材２０のピッチは２７０μｍ程度とすることができる。
基板１０は、全体的に平板状である必要はなく、例えば、図１に示すように、平面視で半導体チップ４０と重なる部分において、その周囲の基板接続部材２０が接続された部分よりも基板３０側に向かって撓んでいてもよい。この時、突起部６１の頂部６１ａと基板１０の他方の面１０ｂとが直接接していてもよい。なお、撓みの量は僅かであるが、説明の便宜上、図１等においては、基板１０の撓みを誇張して図示している。なお、基板１０が撓んでいたとしても、基板１０の撓みの量は僅かであるため、パッド１２ｐへの半導体チップや半導体パッケージ等の電子部品の搭載に支障は生じない。
モールド樹脂７０は、基板接続部材２０、半導体チップ４０、及びアンダーフィル樹脂６０を封止して、基板１０の一方の面１０ａと基板３０の他方の面３０ｂとの間に充填されている。モールド樹脂７０としては、例えば、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。モールド樹脂７０は、半導体チップ４０の背面４０ｂと基板３０の他方の面３０ｂとの間にも充填されている。
外部接続端子９０は、パッド３６ｐの他方の面に設けられており、開口部３７ｘを通じてソルダーレジスト層３７の他方の面より下側に突出する。外部接続端子９０は、例えば、はんだバンプからなる。外部接続端子９０はポスト及びその上のバンプを含んでもよい。外部接続端子９０は、例えば、マザーボード等の実装基板等（図示せず）と電気的に接続される外部接続端子として機能する。
［第１実施形態に係る電子部品内蔵基板の製造方法］
次に、第１実施形態に係る電子部品内蔵基板の製造方法について説明する。図３～図９は、第１実施形態に係る電子部品内蔵基板の製造工程を例示する断面図である。なお、ここでは、１つの電子部品内蔵基板となる部分のみを図示して各工程を説明するが、実際には、電子部品内蔵基板となる複数の部分を作製し、その後個片化して複数の電子部品内蔵基板が作製される。
まず、図３（ａ）に示すように、基板３０を作製する。具体的には、前述のような所謂ガラスエポキシ基板等を用いた絶縁層３１を準備し、絶縁層３１の一方の面に配線層３２を形成する。次に、絶縁層３１に配線層３２の他方の面を露出するビアホール３１ｘを形成し、更に絶縁層３１の他方の面に配線層３６を形成する。配線層３２と配線層３６とは、ビアホール３１ｘ内のビア配線を介して、電気的に接続される。
ビアホール３１ｘの形成後、デスミア処理を行い、ビアホール３１ｘの底部に露出する配線層３２の表面に付着した樹脂残渣を除去することが好ましい。ビアホール３１ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。配線層３２及び３６は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。例えば、銅めっき等で配線層３２及び３６を形成できる。
次に、絶縁層３１の一方の面に配線層３２を覆うように熱硬化性のエポキシ系樹脂等の絶縁性樹脂フィルムをラミネートし、絶縁層３３を形成する。或いは、熱硬化性のエポキシ系樹脂等の絶縁性樹脂フィルムのラミネートに代えて、液状又はペースト状の熱硬化性のエポキシ系樹脂等の絶縁性樹脂を塗布後、硬化させて絶縁層３３を形成してもよい。
次に、絶縁層３３に、絶縁層３３を貫通し配線層３２の一方の面を露出させるビアホール３３ｘを形成する。ビアホール３３ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール３３ｘの形成後、デスミア処理を行い、ビアホール３３ｘの底部に露出する配線層３２の表面に付着した樹脂残渣を除去することが好ましい。
次に、絶縁層３３の一方の側に配線層３４を形成する。配線層３４は、ビアホール３３ｘ内に充填されたビア配線、及び絶縁層３３の一方の面に形成された配線パターンを含んでいる。配線層３４は、ビアホール３３ｘの底部に露出した配線層３２と電気的に接続される。配線層３４は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。
次に、絶縁層３３の一方の面に配線層３４を被覆するソルダーレジスト層３５を形成し、絶縁層３１の他方の面に配線層３６を被覆するソルダーレジスト層３７を形成する。ソルダーレジスト層３５は、例えば、液状又はペースト状の感光性のエポキシ系樹脂等の絶縁性樹脂を、配線層３４を被覆するように絶縁層３３の一方の面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。
同様に、ソルダーレジスト層３７は、例えば、液状又はペースト状の感光性のエポキシ系樹脂等の絶縁性樹脂を、配線層３６を被覆するように絶縁層３１の他方の面に同様の方法で塗布することにより形成できる。或いは、液状又はペースト状の樹脂の塗布に代えて、例えば、フィルム状の感光性のエポキシ系樹脂等の絶縁性樹脂をラミネートしてもよい。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダーレジスト層３５及び３７に開口部３５ｘ及び３７ｘを形成し、パッド３４ｐ及び３６ｐを形成する（フォトリソグラフィ法）。なお、開口部３５ｘ及び３７ｘは、レーザ加工法やブラスト処理により形成してもよい。開口部３５ｘ及び３７ｘの各々の平面形状は、例えば、円形状とすることができる。開口部３５ｘ及び３７ｘの各々の直径は、接続対象に合わせて任意に設計できる。これにより、基板３０が完成する。
次に、図３（ｂ）に示すように、基板３０の一方の面に、基板３０のパッド３４ｐのうち、半導体チップ４０と接続される部分を被覆するように、アンダーフィル樹脂６０を貼り付ける（ラミネートする）。アンダーフィル樹脂６０としては、例えば、フィルム状の熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。この時点では、アンダーフィル樹脂６０は、Ｂステージ状態（半硬化状態）である。なお、アンダーフィル樹脂６０として、フィルム状の樹脂に代えて、液状の樹脂を用いてもよい。
次に、図４に示すように、半導体集積回路を備えたチップ本体４１の回路形成面４０ａ側に突起電極４２が形成された半導体チップ４０を準備する。突起電極４２の先端部には、導電性接合材４３が設けられている。そして、半導体チップ４０をボンディングツール８０に装着する。上述のように、導電性接合材４３としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。
ボンディングツール８０の半導体チップ４０の背面に対向する面８１には、吸引孔（図示せず）に連通した凹部が形成されている。例えば、凹部として溝８２が形成されている。溝８２は、アンダーフィル樹脂６０の突起部６１が形成される予定の領域に対応して形成されている。すなわち、溝８２は、平面視で直線状に形成されている。例えば、溝８２の深さは１５０μｍ～２５０μｍ程度であり、幅は３００μｍ～４００μｍ程度である。半導体チップ４０は、ボンディングツール８０の面８１がフッ素樹脂フィルム等のフィルム８３で覆われ、吸引孔及び溝８２を通じてフィルム８３が面８１に密着させられた状態で、ボンディングツール８０に装着される。
次に、図５に示すように、導電性接合材４３及びアンダーフィル樹脂６０を所定の温度、例えば２５０℃程度に加熱した状態で、アンダーフィル樹脂６０上から、突起電極４２の先端部の導電性接合材４３がパッド３４ｐの一方の面に接するまで圧入する。半硬化状態のアンダーフィル樹脂６０は流動性を有しているため、アンダーフィル樹脂６０の一部は半導体チップ４０の側面４０ｓに這い上がり、溝８２の内部に入り込む。
冷却により導電性接合材４３及びアンダーフィル樹脂６０が硬化した後、図６（ａ）に示すように、ボンディングツール８０及びフィルム８３を半導体チップ４０から取り外す。半導体チップ４０の突起電極４２は、導電性接合材４３を介して、基板３０のパッド３４ｐと電気的に接続される。また、半導体チップ４０の回路形成面４０ａと基板３０の一方の面３０ａとの間にアンダーフィル樹脂６０が充填され、アンダーフィル樹脂６０が半導体チップ４０の各側面４０ｓにも延在する。更に、アンダーフィル樹脂６０は、半導体チップ４０の２つの側面４０ｓに延在する部分から上方に向かって突起する突起部６１を有し、突起部６１は、半導体チップ４０の背面４０ｂよりも上方に位置する頂部６１ａを有する。換言すれば、半導体チップ４０の背面４０ｂを露出し、回路形成面４０ａ及び側面４０ｓを被覆し、突起部６１を有するようにアンダーフィル樹脂６０が成型される。半導体チップ４０の背面４０ｂと、半導体チップ４０の側面４０ｓを被覆するアンダーフィル樹脂６０の突起部６１を除いた部分の上面とは、例えば、面一とすることができる。
このようにして、基板３０の一方の面３０ａに、半導体チップ４０をフェイスダウン状態でフリップチップ実装することができる。
なお、突起部６１の高さＨは、例えば、後述のように基板接続部材２０が搭載された基板１０を基板３０上に積層した時に、突起部６１の頂部６１ａと基板１０の他方の面１０ｂとの間に隙間が形成される程度とする（図７（ａ）参照）。これは、基板接続部材２０を介して基板１０と基板３０とをより確実に接合するためである。基板１０と基板３０との接合に支障が生じない場合には、突起部６１の高さＨを、突起部６１の頂部６１ａと基板１０の他方の面１０ｂとが互いに接触する程度としてもよい。
また、基板３０の作製及び半導体チップ４０のフリップ実装とは別に、図６（ｂ）に示すように、基板１０を作製する。具体的には、前述のような所謂ガラスエポキシ基板等を用いた絶縁層１１を準備し、絶縁層１１の他方の面に配線層１４を形成する。次に、絶縁層１１に配線層１４の一方の面を露出するビアホール１１ｘを形成し、更に絶縁層１１の一方の面に配線層１２を形成する。配線層１２と配線層１４とは、ビアホール１１ｘ内のビア配線を介して電気的に接続される。
ビアホール１１ｘの形成後、デスミア処理を行い、ビアホール１１ｘの底部に露出する配線層１４の表面に付着した樹脂残渣を除去することが好ましい。ビアホール１１ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。配線層１２及び１４は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。例えば、銅めっき等で配線層１２及び１４を形成できる。
次に、基板３０のソルダーレジスト層３５等と同様にして、絶縁層１１の一方の面に配線層１２を被覆するソルダーレジスト層１３を形成し、絶縁層１１の他方の面に配線層１４を被覆するソルダーレジスト層１５を形成する。そして、基板３０の開口部３５ｘ等と同様にして、ソルダーレジスト層１３及び１５に開口部１３ｘ及び１５ｘを形成し、パッド１２ｐ及び１４ｐを形成する（フォトリソグラフィ法）。これにより、基板１０が完成する。
次に、図６（ｃ）に示すように、基板１０のソルダーレジスト層１５の開口部１５ｘ内に露出するパッド１４ｐ上に基板接続部材２０を載置する。そして、所定の温度に加熱し、基板接続部材２０を構成する導電材料２２を溶融させ、その後硬化させて、パッド１４ｐと接合する。
次に、図７（ａ）に示すように、基板接続部材２０を搭載した基板１０を図６（ｃ）の状態から上下反転させ、基板１０に搭載された基板接続部材２０の導電材料２２がパッド３４ｐの一方の面に接するように、基板３０上に積層する。
そして、導電材料２２を加熱し溶融させながら、基板１０を基板３０側に押圧する。これにより、基板接続部材２０は基板１０のパッド１４ｐ及び基板３０のパッド３４ｐと接し、基板１０と基板３０とが基板接続部材２０を介して電気的に接続される。また、基板接続部材２０のコア２１により、基板１０と基板３０との間に所定の間隔が確保される。
次に、図７（ｂ）に示すように、図７（ａ）に示す構造体を、枠部５１０とキャビティ部５２０とを備えた下型５００と、枠部６１０とキャビティ部６２０とを備えた上型６００とで挟持する。この際、ソルダーレジスト層３７の下面がキャビティ部５２０の底面と接し、ソルダーレジスト層１３の上面がリリースフィルム４００を介してキャビティ部６２０の底面と接した状態で、図７（ａ）に示す構造体が下型５００と上型６００との間に保持される。
キャビティ部６２０の内壁にリリースフィルム４００を設けることで、キャビティ部６２０の内壁に直接モールド樹脂７０が接触することを防止できる。リリースフィルム４００としては、モールド樹脂７０の加熱温度に耐えられる耐熱性を有するもので、キャビティ部６２０の内壁から容易に剥離するものを用いることができる。また、リリースフィルム４００は、キャビティ部６２０の内壁の形状に倣って容易に変形する柔軟性及び伸展性を有することが好ましい。具体的には、リリースフィルム４００として、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）、エチレンテトラフルオロエチレン（ＥＴＦＥ）、ポリエチレンテレフタレート（ＰＥＴ）、フッ素化エチレンプロピレン（ＦＥＰ）フィルム、フッ素含浸ガラスクロス、ポリプロピレンフィルム、ポリ塩化ビニリジン等を用いることができる。
キャビティ部５２０の内壁にもリリースフィルム４００を設けてよい。また、キャビティ部６２０の内壁にリリースフィルム４００を設けずに、キャビティ部５２０の内壁にリリースフィルム４００を設けてもよい。
下型５００と上型６００とによる挟持により、図７（ｂ）に示すように、基板１０が押圧されて、基板１０が撓み、基板１０の他方の面１０ｂが突起部６１の頂部６１ａと接する。２つの突起部６１の間において、半導体チップ４０の背面４０ｂと基板１０の他方の面１０ｂとの間の距離は、突起部６１の高さＨと等しくなる。半導体チップ４０の背面４０ｂと基板１０の他方の面１０ｂとの間の距離は、例えば、１５μｍ～２０μｍ程度とすることができる。
次に、図８（ａ）に示すように、樹脂注入口（図示せず）からキャビティ部５２０及び６２０内にモールド樹脂７０となる液状の絶縁性樹脂を注入し、キャビティ部５２０及び６２０内に液状の絶縁性樹脂を充填させ、硬化させる。これにより、基板１０と基板３０との間に、基板接続部材２０、半導体チップ４０、及びアンダーフィル樹脂６０を封止するモールド樹脂７０が形成される。モールド樹脂７０としては、例えば、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。液状の絶縁性樹脂は、例えば、突起部６１が延びる方向と平行に流動するように注入される（図２参照）。
次に、図８（ｂ）に示すように、図８（ａ）に示す構造体を、下型５００及び上型６００を備えた封止金型から取り出す。
このように、モールド樹脂７０は、例えば、封止金型を用いたトランスファーモールド法により形成できる。
前述のように、実際には、電子部品内蔵基板となる複数の部分を作製し、その後個片化して複数の電子部品内蔵基板が作製される。すなわち、図８（ａ）の工程では、電子部品内蔵基板となる複数の部分に、同時にモールド樹脂７０が形成される。モールド樹脂７０の形成後、電子部品内蔵基板となる複数の部分を個片化する。
次に、図９に示すように、パッド３６ｐの他方の面に、開口部３７ｘを通じてソルダーレジスト層３７の他方の面より下側に突出する外部接続端子９０を形成する。
このようにして、第１実施形態に係る電子部品内蔵基板１が完成する。
このように、第１実施形態に係る電子部品内蔵基板１では、アンダーフィル樹脂６０が、半導体チップ４０の側面４０ｓに延在する部分から基板１０の他方の面１０ｂに向かって突起する突起部６１を有し、突起部６１は、半導体チップ４０の背面４０ｂよりも基板１０の他方の面１０ｂ側に位置する頂部６１ａを有する。そのため、モールド樹脂７０を形成する際に（図８（ａ）参照）、モールド樹脂７０が充填される図７（ｂ）の構造体に上下から圧力がかかった場合でも、半導体チップ４０の背面４０ｂと基板１０の他方の面１０ａとの間に隙間を確保できる。
これにより、半導体チップ４０の背面４０ｂと基板１０の他方の面１０ａとが対向する領域へのモールド樹脂７０の注入性を高めることが可能となる。その結果、半導体チップ４０の背面４０ｂと基板１０の他方の面１０ａとが対向する領域を確実にモールド樹脂７０で充填することができる。
また、半導体チップ４０の背面４０ｂと基板１０の他方の面１０ａとが対向する領域を確実にモールド樹脂７０で充填できるため、半導体チップ４０の背面４０ｂと基板１０の他方の面１０ａとの間の隙間の設計値を小さくすることが可能となる。これにより、電子部品内蔵基板１のトータル高さを低くすることができる。
特に、突起部６１の頂部６１ａと基板１０の他方の面１０ｂとの間の隙間にモールド樹脂７０が充填された場合には、突起部６１と基板１０とが接着される。そのため、例えば高温環境と低温環境とが繰り返されるような環境下で電子部品内蔵基板１が使用された場合でも、突起部６１の近傍が剥離の起点となることを防止できる。
なお、図８（ａ）の工程では、絶縁性樹脂の注入圧により基板１０と基板３０との間に押し広げられる方向の力が作用する。そのため、突起部６１の高さや絶縁性樹脂の注入圧の大小によっては、突起部６１の頂部６１ａと基板１０の他方の面１０ｂとの間に隙間が生じ、隙間にもモールド樹脂７０が充填される。また、キャビティ部５２０又は６２０の少なくとも一方の内壁にリリースフィルム４００を設けた場合には、リリースフィルム４００の変形（収縮）によっても突起部６１の頂部６１ａと基板１０の他方の面１０ｂとの間に隙間が生じる場合があり得る。
突起部６１の頂部６１ａと基板１０の他方の面１０ｂとの間に隙間が生じると、図１０に示すように、この隙間にモールド樹脂７０が充填される。この結果、基板１０の撓みが緩和され、突起部６１の頂部６１ａと基板１０とがモールド樹脂７０により接着される。そのため、例えば高温環境と低温環境とが繰り返されるような環境下で電子部品内蔵基板１が使用された場合でも、突起部６１の近傍が剥離の起点となることを防止できる。図１０は、第１実施形態の第１変形例に係る電子部品内蔵基板１Ａを例示する断面図である。
但し、突起部６１の頂部６１ａと基板１０の他方の面１０ｂとの隙間にモールド樹脂７０が充填されることは、必須の要件ではない。例えば、突起部６１の高さや絶縁性樹脂の注入圧の大小によっては、突起部６１の頂部６１ａと基板１０の他方の面１０ｂとの隙間にモールド樹脂７０が充填されない場合もある。
なお、頂部６１ａが基板１０の他方の面１０ｂと接している突起部６１と、頂部６１ａが基板１０の他方の面１０ｂとモールド樹脂７０で接着されている突起部６１とが、１つの電子部品内蔵基板１内に混在してもよい。
（第２実施形態）
次に、第２実施形態について説明する。第２実施形態は、主として、基板接続部材の構成の点で第１実施形態と相違する。
［電子部品内蔵基板の構造］
まず、電子部品内蔵基板の構造について説明する。図１１は、第２実施形態に係る電子部品内蔵基板を例示する断面図である。
図１１に示すように、第２実施形態に係る電子部品内蔵基板２では、基板接続部材２０が、コア付きのはんだボールに代えて、金属ピラー（金属柱）２３と、導電材料２４及び２５を有する。
金属ピラー２３としては、例えば、銅ピラー等を用いることができる。導電材料２４及び２５としては、例えば、導電材料２２と同様のものを用いることができる。導電材料２４は金属ピラー２３と基板１０のパッド１４ｐとを接合する。導電材料２５は金属ピラー２３と基板３０のパッド３４ｐとを接合する。
他の構成は第１実施形態と同様である。
［第２実施形態に係る電子部品内蔵基板の製造方法］
次に、第２実施形態に係る電子部品内蔵基板の製造方法について説明する。図１２は、第２実施形態に係る電子部品内蔵基板の製造工程を例示する図である。
まず、第１実施形態と同様に、基板３０を作製し、基板３０に半導体チップ４０を実装する（図３～図６（ａ）参照）。また、第１実施形態と同様に、基板１０を作製する（図６（ｂ）参照）。次に、図１２に示すように、基板１０のソルダーレジスト層１５の開口部１５ｘ内に露出するパッド１４ｐに、導電材料２４を用いて金属ピラー２３を接合する。
次に、金属ピラー２３を搭載した基板１０を図１２の状態から上下反転させ、基板３０上に積層する。このとき、導電材料２５を金属ピラー２３とパッド３４ｐとの間に介在させる。そして、導電材料２５を加熱しながら、基板１０を基板３０側に押圧する。この結果、基板１０と基板３０とが基板接続部材２０を介して電気的に接続される。また、金属ピラー２３により、基板１０と基板３０との間に所定の間隔が確保される。
その後、第１実施形態と同様に、モールド樹脂７０の形成以降の処理を行う。
このようにして、第２実施形態に係る電子部品内蔵基板２が完成する。
第２実施形態によっても第１実施形態と同様の効果を得ることができる。
（第３実施形態）
次に、第３実施形態について説明する。第３実施形態は、主として、外部接続端子の位置の点で第１実施形態と相違する。図１３は、第３実施形態に係る電子部品内蔵基板を例示する断面図である。
図１３に示すように、第３実施形態に係る電子部品内蔵基板３は、外部接続端子９０に代えて外部接続端子９１を有する。外部接続端子９１は、パッド１２ｐの一方の面に設けられており、開口部１３ｘを通じてソルダーレジスト層１３の一方の面より上側に突出する。外部接続端子９１はポスト及びその上のバンプを含んでもよい。外部接続端子９１は、例えば、マザーボード等の実装基板等（図示せず）と電気的に接続される外部接続端子として機能する。一方、パッド３６ｐは、半導体チップや半導体パッケージ等の電子部品（図示せず）と電気的に接続されるパッドとして機能する。
他の構成は第１実施形態と同様である。
第３実施形態によっても第１実施形態と同様の効果を得ることができる。
（第４実施形態）
次に、第４実施形態について説明する。第４実施形態は、主として、突起部の配置の点で第１実施形態と相違する。図１４は、第４実施形態における突起部の配置を説明する平面模式図である。図２と同様に、図１４には、電子部品内蔵基板の一部の構成要素のみを模式的に示している。図１４は、図１の寸法関係とは整合していない。また、図１４において、領域Ｅは、基板接続部材２０が配置される領域を示している。図１４中の矢印Ｆは、電子部品内蔵基板の製造工程におけるモールド樹脂の流動方向の一例を示す。
図１４に示すように、第４実施形態に係る電子部品内蔵基板では、アンダーフィル樹脂６０が突起部６１に加えて突起部６２を有する。突起部６２は、突起部６１と同様に、半導体チップ４０の背面４０ｂよりも基板１０の他方の面１０ｂ側に位置する頂部を有する。突起部６２の高さＨ（半導体チップ４０の背面４０ｂからの突起量）は、例えば、１５μｍ～２０μｍ程度とすることができる。
突起部６２は、図１４に示すように、半導体チップ４０の突起部６１が設けられた２つの側面４０ｓとは異なる互いに平行な側面４０ｓの外側に島状に設けられている。突起部６２の平面形状は、例えば、円形とすることができる。例えば、半導体チップ４０が１２ｍｍ角程度の矩形状であれば、平面形状が直径１ｍｍ程度の円形である突起部６２を、図１４の位置に配置することができる。この場合、ボンディングツール８０の面８１に、溝８２と共に平面視で円形の凹部を設ける。突起部６２の平面形状が円形である場合、突起部６２の形状は円柱状でもよいし、基板１０の他方の面１０ｂ側に向かって小径化する円錐台状でもよい。なお、突起部６２の平面形状、突起部６２を配置する位置、及び突起部６２の個数は、図１４の形態に限定されず、任意に決定することができる。例えば、突起部６２の平面形状を矩形状、楕円状等とし、突起部６２の形状を角柱状、角錐台状、楕円柱状、楕円錐台状とても良い。ただし、突起部６２は、モールド樹脂７０の流動を阻害しにくいように配置されていることが好ましい。
他の構成は第１実施形態と同様である。
第４実施形態によっても第１実施形態と同様の効果を得ることができる。また、第４実施形態によれば、アンダーフィル樹脂６０が突起部６１及び６２を有するため、半導体チップ４０の背面４０ｂと基板１０の他方の面１０ａとの間に隙間をより確保しやすくできる。
なお、図１等では、突起部６１の頂部６１ａが平坦面となっているが、頂部６１ａの形状は特に限定されない。例えば、図１５に示すように、突起部６１の頂部６１ａが基板１０の他方の面１０ｂに向かって凸となる曲面となっていてもよい。突起部６２の頂部の形状についても同様である。図１５は、第１実施形態の第２変形例に係る電子部品内蔵基板１Ｂを例示する断面図である。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、基板１０や基板３０として、より多層の配線層や絶縁層が形成されたビルドアップ基板等を用いても構わない。その際、コアレスのビルドアップ基板等を用いても構わない。
１、１Ａ、１Ｂ、２、３ 電子部品内蔵基板
１０、３０ 基板
１０ａ、１０ｂ、３０ａ、３０ｂ 面
２０ 基板接続部材
２１ コア
２２、２４、２５ 導電材料
２３ 金属ピラー
４０ 半導体チップ
６０ アンダーフィル樹脂
６１、６２ 突起部
６１ａ 頂部
８０ ボンディングツール
８１ 面
８２ 溝

Claims (11)

  1. 第１基板と、
    前記第１基板上に実装された半導体チップと、
    前記半導体チップを挟んで前記第１基板上に設けられた第２基板と、
    前記半導体チップと前記第１基板との間に充填されると共に、前記半導体チップの側面を覆う被覆部を有する第１樹脂と、
    前記第１基板と前記第２基板との間に充填され、前記半導体チップと前記第１樹脂とを封止する第２樹脂と、
    を有し、
    前記第１樹脂は、前記被覆部から前記第２基板に向かって突起する突起部を有する電子部品内蔵基板。
  2. 前記突起部と前記第２基板との間に隙間が形成され、
    前記隙間に前記第２樹脂が充填されている請求項１に記載の電子部品内蔵基板。
  3. 前記突起部が前記第２基板と接している請求項１に記載の電子部品内蔵基板。
  4. 前記第１樹脂は、前記突起部を複数有する請求項１乃至３のいずれか１項に記載の電子部品内蔵基板。
  5. 前記半導体チップの平面形状は矩形であり、
    複数の前記突起部のうちの２つの突起部は、平面視で前記半導体チップの互いに平行な２つの側面の外側に設けられている請求項４に記載の電子部品内蔵基板。
  6. 前記２つの突起部は、平面視で前記２つの側面に平行な直線状に設けられている請求項５に記載の電子部品内蔵基板。
  7. 複数の前記突起部のうちの他の少なくとも１つの突起部は、前記半導体チップの前記２つの側面とは異なる側面の外側に島状に設けられている請求項６に記載の電子部品内蔵基板。
  8. 前記第１基板と前記第２基板との間に設けられ、前記第１基板と前記第２基板とを電気的に接続する基板接続部材を有する請求項１乃至７のいずれか１項に記載の電子部品内蔵基板。
  9. 前記第１樹脂はアンダーフィル樹脂であり、
    前記第２樹脂はモールド樹脂である請求項１乃至８のいずれか１項に記載の電子部品内蔵基板。
  10. 第１基板上に第１樹脂を設ける工程と、
    前記第１樹脂を介して前記第１基板上に半導体チップを実装する工程と、
    前記半導体チップを挟んで前記第１基板上に第２基板を設ける工程と、
    前記第１基板と前記第２基板との間に第２樹脂を充填し、前記半導体チップと前記第１樹脂とを封止する工程と、
    を有し、
    前記半導体チップを実装する工程において、前記第１樹脂に前記半導体チップの側面を覆う被覆部を形成すると共に、前記被覆部に前記第２基板に向かって突起する突起部を形成する電子部品内蔵基板の製造方法。
  11. 前半導体チップを実装する工程において、
    前記半導体チップは、ボンディングツールの中央部に吸着された状態で前記第１樹脂に押し込まれ、
    前記ボンディングツールの周縁部に凹部が形成されており、
    前記ボンディングツールの周縁部で前記第１樹脂の周縁部が押圧され、前記凹部に前記第１樹脂が押し込まれることで、前記被覆部及び前記突起部が形成される請求項１０に記載の電子部品内蔵基板の製造方法。
JP2021206374A 2021-12-20 2021-12-20 電子部品内蔵基板及び電子部品内蔵基板の製造方法 Pending JP2023091570A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021206374A JP2023091570A (ja) 2021-12-20 2021-12-20 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US18/062,229 US12245376B2 (en) 2021-12-20 2022-12-06 Embedded printed circuit board
CN202211609346.2A CN116314053A (zh) 2021-12-20 2022-12-14 电子部件内置基板及电子部件内置基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021206374A JP2023091570A (ja) 2021-12-20 2021-12-20 電子部品内蔵基板及び電子部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2023091570A true JP2023091570A (ja) 2023-06-30
JP2023091570A5 JP2023091570A5 (ja) 2024-06-05

Family

ID=86769475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021206374A Pending JP2023091570A (ja) 2021-12-20 2021-12-20 電子部品内蔵基板及び電子部品内蔵基板の製造方法

Country Status (3)

Country Link
US (1) US12245376B2 (ja)
JP (1) JP2023091570A (ja)
CN (1) CN116314053A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962342A4 (en) 2005-12-14 2010-09-01 Shinko Electric Ind Co SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME
JP7163162B2 (ja) 2018-12-10 2022-10-31 新光電気工業株式会社 半導体パッケージ

Also Published As

Publication number Publication date
CN116314053A (zh) 2023-06-23
US12245376B2 (en) 2025-03-04
US20230199967A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US7435680B2 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
JP6230794B2 (ja) 電子部品内蔵基板及びその製造方法
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
JP5951414B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US9935053B2 (en) Electronic component integrated substrate
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP2013168577A (ja) 半導体装置の製造方法
US20150091177A1 (en) External connection terminal, semiconductor package having external connection terminal, and methods for manufacturing the same
JP2015159197A (ja) 配線基板及びその製造方法
JP2014239187A (ja) 配線基板及び配線基板の製造方法
JP2018026437A (ja) 配線基板及びその製造方法
CN111293101B (zh) 半导体封装
JP6454384B2 (ja) 電子部品内蔵基板及びその製造方法
JP2009135391A (ja) 電子装置およびその製造方法
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2023091570A (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP3781998B2 (ja) 積層型半導体装置の製造方法
JP4365515B2 (ja) 半導体モジュールの製造方法
JP3785661B2 (ja) 両面配線基板の製造方法および半導体装置の製造方法
KR100942772B1 (ko) 솔더 레지스트와 언더필 잉크 주입 공정이 생략된 플립 칩실장 기술
US12200871B2 (en) Component-containing substrate
KR100752648B1 (ko) 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법
US20090309208A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250311