[go: up one dir, main page]

JP2023091272A - Semiconductor module and method for manufacturing the same - Google Patents

Semiconductor module and method for manufacturing the same Download PDF

Info

Publication number
JP2023091272A
JP2023091272A JP2021205933A JP2021205933A JP2023091272A JP 2023091272 A JP2023091272 A JP 2023091272A JP 2021205933 A JP2021205933 A JP 2021205933A JP 2021205933 A JP2021205933 A JP 2021205933A JP 2023091272 A JP2023091272 A JP 2023091272A
Authority
JP
Japan
Prior art keywords
hole
laminated substrate
resin
semiconductor chip
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021205933A
Other languages
Japanese (ja)
Other versions
JP7589673B2 (en
Inventor
佑樹 児玉
Yuki Kodama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021205933A priority Critical patent/JP7589673B2/en
Publication of JP2023091272A publication Critical patent/JP2023091272A/en
Application granted granted Critical
Publication of JP7589673B2 publication Critical patent/JP7589673B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Die Bonding (AREA)

Abstract

Figure 2023091272000001

【課題】剥離を抑制することができる半導体モジュール及びその製造方法を得る。
【解決手段】積層基板1の下面に導体板7が設けられている。半導体チップ8が積層基板1の貫通孔6の中において導体板7の上にダイボンド樹脂9により接合されている。モールド樹脂11が半導体チップ8を封止する。積層基板1は、交互に積層したプリプレグ材2及び基材3と、プリプレグ材2の一部が貫通孔6に突出した突出部12とを有する。ダイボンド樹脂9の外周部は、プリプレグ材2の突出部12の上面に接着されている。
【選択図】図1

Figure 2023091272000001

A semiconductor module capable of suppressing delamination and a method for manufacturing the same are provided.
A conductor plate (7) is provided on the lower surface of a laminated substrate (1). A semiconductor chip 8 is bonded onto a conductive plate 7 in a through hole 6 of the laminated substrate 1 with a die bonding resin 9 . A mold resin 11 seals the semiconductor chip 8 . The laminated substrate 1 has prepreg materials 2 and base materials 3 that are alternately laminated, and a projecting portion 12 in which a part of the prepreg material 2 projects into the through hole 6 . The outer peripheral portion of the die bond resin 9 is adhered to the upper surface of the projecting portion 12 of the prepreg material 2 .
[Selection drawing] Fig. 1

Description

本開示は、半導体モジュール及びその製造方法に関する。 The present disclosure relates to a semiconductor module and manufacturing method thereof.

積層基板の貫通孔の中において導体板の上に半導体チップが接合された半導体モジュールが開示されている(例えば、特許文献1参照)。 A semiconductor module has been disclosed in which a semiconductor chip is bonded onto a conductor plate in a through hole of a laminated substrate (see, for example, Patent Document 1).

特開平11-040688号公報JP-A-11-040688

半導体モジュールの組立において、半導体チップをダイボンド樹脂で固定し、更にモールド樹脂で封止する。しかし、ダイボンド樹脂とモールド樹脂は導体板の最表面のAuめっきとの接着力が弱い。このため、信頼性試験等で積層基板に熱応力がかかると、ダイボンド樹脂の外周部が導体板から剥がれ始める。また、貫通孔の側壁と導体板が交差するコーナーからモールド樹脂の剥離が発生する。そして、モールド樹脂と半導体チップは接着しているため、接着力が弱い導体板と半導体チップの界面で剥離が発生する。半導体チップが導体板から浮くことで熱伝導率が悪くなり、製品品質を満たさなくなるという問題があった。 In assembling a semiconductor module, a semiconductor chip is fixed with a die-bonding resin and then sealed with a mold resin. However, die-bonding resin and molding resin have weak adhesion to Au plating on the outermost surface of the conductor plate. Therefore, when thermal stress is applied to the laminated substrate in a reliability test or the like, the peripheral portion of the die-bonding resin begins to peel off from the conductor plate. Also, peeling of the mold resin occurs at the corner where the side wall of the through hole and the conductor plate intersect. Since the mold resin and the semiconductor chip are adhered to each other, peeling occurs at the interface between the conductor plate and the semiconductor chip, where the adhesive force is weak. There is a problem that the semiconductor chip floats from the conductor plate, resulting in poor thermal conductivity and failing to satisfy the product quality.

本開示は、上述のような課題を解決するためになされたもので、その目的は剥離を抑制することができる半導体モジュール及びその製造方法を得るものである。 The present disclosure has been made to solve the problems described above, and an object thereof is to obtain a semiconductor module capable of suppressing delamination and a method of manufacturing the same.

本開示に係る半導体モジュールは、貫通孔を有する積層基板と、前記積層基板の下面に設けられた導体板と、前記貫通孔の中において前記導体板の上にダイボンド樹脂により接合された半導体チップと、前記半導体チップを封止するモールド樹脂とを備え、前記積層基板は、プリプレグ材の一部が前記貫通孔に突出した突出部を有し、前記ダイボンド樹脂の外周部は、前記プリプレグ材の前記突出部の上面に接着されていることを特徴とする。 A semiconductor module according to the present disclosure includes a laminated substrate having a through hole, a conductor plate provided on the lower surface of the laminated substrate, and a semiconductor chip bonded to the conductor plate in the through hole with a die bonding resin. and a mold resin for sealing the semiconductor chip, the laminated substrate has a protruding portion in which a part of the prepreg material protrudes into the through hole, and the outer peripheral portion of the die bonding resin is the prepreg material. It is characterized in that it is adhered to the upper surface of the protrusion.

本開示では、積層基板は、プリプレグ材の一部が貫通孔に突出した突出部を有する。ダイボンド樹脂の外周部はプリプレグ材の突出部の上面に接着されている。ダイボンド樹脂とプリプレグ材との接着力は強いため、ダイボンド樹脂の剥離を抑制することができる。 In the present disclosure, the laminated substrate has a protruding portion in which a portion of the prepreg material protrudes into the through hole. The outer peripheral portion of the die-bonding resin is adhered to the upper surface of the projecting portion of the prepreg material. Since the adhesive force between the die-bonding resin and the prepreg material is strong, peeling of the die-bonding resin can be suppressed.

実施の形態1に係る半導体モジュールを示す断面図である。1 is a cross-sectional view showing a semiconductor module according to Embodiment 1; FIG. 実施の形態2に係る半導体モジュールを示す断面図である。FIG. 8 is a cross-sectional view showing a semiconductor module according to Embodiment 2; 実施の形態3に係る半導体モジュールの製造方法を示す断面図である。FIG. 11 is a cross-sectional view showing a method of manufacturing a semiconductor module according to Embodiment 3; 実施の形態3に係る半導体モジュールの製造方法を示す断面図である。FIG. 11 is a cross-sectional view showing a method of manufacturing a semiconductor module according to Embodiment 3;

実施の形態に係る半導体モジュール及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。 A semiconductor module and a method of manufacturing the same according to embodiments will be described with reference to the drawings. The same reference numerals are given to the same or corresponding components, and repetition of description may be omitted.

実施の形態1.
図1は、実施の形態1に係る半導体モジュールを示す断面図である。積層基板1は、プリプレグ材2と基材3を交互に積層したガラスエポキシ基板である。プリプレグ材2は、炭素繊維又はガラス繊維の層にエポキシ樹脂などの樹脂を含侵させた材料である。基材3は例えばガラス布である。積層基板1の内層と上面に配線4が設けられている。積層基板1の上面にソルダーレジスト5が設けられている。
Embodiment 1.
FIG. 1 is a cross-sectional view showing a semiconductor module according to Embodiment 1. FIG. A laminated substrate 1 is a glass epoxy substrate in which prepreg materials 2 and base materials 3 are alternately laminated. The prepreg material 2 is a material in which a layer of carbon fiber or glass fiber is impregnated with a resin such as an epoxy resin. The substrate 3 is, for example, glass cloth. Wiring 4 is provided on the inner layer and upper surface of the laminated substrate 1 . A solder resist 5 is provided on the upper surface of the laminated substrate 1 .

貫通孔6が積層基板1の上面から下面まで貫通している。導体板7が積層基板1の下面に設けられ、貫通孔6の下方を覆っている。導体板7はNi/Pd/Auの積層構造である。貫通孔6の側壁と導体板7で囲まれた空間がキャビティを構成している。 A through-hole 6 penetrates from the upper surface to the lower surface of the laminated substrate 1 . A conductor plate 7 is provided on the lower surface of the laminated substrate 1 and covers the lower portion of the through hole 6 . The conductor plate 7 has a laminated structure of Ni/Pd/Au. A space surrounded by the side wall of the through hole 6 and the conductor plate 7 constitutes a cavity.

半導体チップ8が貫通孔6の中において導体板7の上にダイボンド樹脂9により接合されている。ダイボンド樹脂9は例えば焼結Agペースト又はAgペーストである。半導体チップ8の上面電極と積層基板1の配線4は金線などのワイヤ10により接続されている。モールド樹脂11が貫通孔6を埋め込み、半導体チップ8及びワイヤ10を封止している。モールド樹脂11は例えばエポキシ樹脂である。 A semiconductor chip 8 is bonded onto the conductor plate 7 in the through hole 6 with a die bonding resin 9 . The die bond resin 9 is, for example, sintered Ag paste or Ag paste. The upper surface electrodes of the semiconductor chip 8 and the wirings 4 of the laminated substrate 1 are connected by wires 10 such as gold wires. Mold resin 11 fills through hole 6 and seals semiconductor chip 8 and wire 10 . Mold resin 11 is, for example, epoxy resin.

本実施の形態では、積層基板1は、プリプレグ材2の一部が貫通孔6に突出した突出部12を有する。ダイボンド樹脂9の外周部はプリプレグ材2の突出部12の上面に接着されている。ダイボンド樹脂9とプリプレグ材2との接着力は強いため、ダイボンド樹脂9の剥離を抑制することができる。また、半導体チップ8の裏面は全面的に導体板7に接着されているため、熱伝導率が良い状態を確保できる。また、樹脂選定の幅が広がるため、樹脂のコスト削減、短期な製品立上げにも有効である。 In the present embodiment, laminated substrate 1 has protruding portion 12 in which part of prepreg material 2 protrudes into through hole 6 . The outer peripheral portion of the die bond resin 9 is adhered to the upper surface of the projecting portion 12 of the prepreg material 2 . Since the adhesive force between the die bonding resin 9 and the prepreg material 2 is strong, peeling of the die bonding resin 9 can be suppressed. In addition, since the entire rear surface of the semiconductor chip 8 is adhered to the conductor plate 7, good thermal conductivity can be ensured. In addition, since the range of resin selection is widened, it is effective for reducing resin costs and short-term product launch.

また、プリプレグ材2の突出部12はルーター加工されて貫通孔6の中心に向かって薄くなっており、上面がテーパー状になっている。これにより、ダイボンド樹脂9がプリプレグ材2の突出部12の上面に濡れ広がり易い。なお、プリプレグ材2の突出部12は矩形でもよい。 Also, the protruding portion 12 of the prepreg material 2 is router-processed to become thinner toward the center of the through-hole 6, and the upper surface thereof is tapered. As a result, the die-bonding resin 9 easily wets and spreads over the upper surface of the projecting portion 12 of the prepreg material 2 . Note that the protruding portion 12 of the prepreg material 2 may be rectangular.

実施の形態2.
図2は、実施の形態2に係る半導体モジュールを示す断面図である。貫通孔6は、貫通孔6の側面から突出部12の上面にかけてコーナーが無い形状である。例えば、積層基板1の積層プレス工程後に、先端が丸いドリルカッターを使用し、おわん型の貫通孔6を形成する。
Embodiment 2.
FIG. 2 is a cross-sectional view showing a semiconductor module according to Embodiment 2. FIG. The through hole 6 has a shape without corners from the side surface of the through hole 6 to the upper surface of the projecting portion 12 . For example, after the lamination press process of the laminated substrate 1, a bowl-shaped through hole 6 is formed using a drill cutter with a rounded tip.

積層基板1に熱応力が掛かった場合、従来はモールド樹脂11は貫通孔6と導体板7が交差したコーナーから剥がれ始めていた。これに対して、本実施の形態では、熱応力が集中するコーナーが貫通孔6内に無い。そして、積層基板1のプリプレグ材2及び基材3とモールド樹脂11との接着面積が増える。このため、モールド樹脂11が剥がれ難くなる。その他の構成及び効果は実施の形態1と同様である。 Conventionally, when thermal stress is applied to the laminated substrate 1, the mold resin 11 begins to peel off from the corner where the through hole 6 and the conductor plate 7 intersect. In contrast, in the present embodiment, the through hole 6 does not have a corner where thermal stress concentrates. Then, the bonding area between the prepreg material 2 and the base material 3 of the laminated substrate 1 and the mold resin 11 increases. Therefore, the mold resin 11 becomes difficult to peel off. Other configurations and effects are the same as those of the first embodiment.

実施の形態3.
図3及び図4は、実施の形態3に係る半導体モジュールの製造方法を示す断面図である。まず、図3に示すように、積層基板1に貫通孔6を形成する。積層基板1の下面にテープ材13を貼り付けて貫通孔6の下方を覆う。テープ材13の粘着力を利用して、貫通孔6の中においてテープ材13に半導体チップ8の下面電極14を貼り付ける。半導体チップ8の上面電極と積層基板1の配線4をワイヤ10により接続する。半導体チップ8及びワイヤ10をモールド樹脂11で封止する。積層基板1の貫通孔6で露出したプリプレグ材2がモールド樹脂11との接着面となる。モールド樹脂11で封止した後に、図4に示すようにテープ材13を積層基板1及び半導体チップ8から剥がして下面電極14を露出させる。
Embodiment 3.
3 and 4 are cross-sectional views showing the method of manufacturing a semiconductor module according to the third embodiment. First, as shown in FIG. 3, through holes 6 are formed in the laminated substrate 1 . A tape material 13 is attached to the lower surface of the laminated substrate 1 to cover the through hole 6 below. The adhesive force of the tape material 13 is used to attach the lower electrode 14 of the semiconductor chip 8 to the tape material 13 in the through hole 6 . A wire 10 connects the upper electrode of the semiconductor chip 8 and the wiring 4 of the laminated substrate 1 . A semiconductor chip 8 and wires 10 are sealed with a mold resin 11 . The prepreg material 2 exposed in the through holes 6 of the laminated substrate 1 serves as a bonding surface with the molding resin 11 . After sealing with the mold resin 11, as shown in FIG.

Auめっきとの接着性が悪いダイボンド樹脂を使用しないため、ダイボンド樹脂が剥離するという問題が生じない。また、導体板7が無いため、モールド樹脂11の導体板7からの剥離も生じない。また、半導体チップ8の下面電極14が露出しているので、モジュールの搭載時に下面電極14に直接はんだを塗布して実装することができる。従って、熱伝導率が良い状態を確保できる。その他の構成及び効果は実施の形態1又は2と同様である。 Since the die-bonding resin having poor adhesiveness to the Au plating is not used, the problem of peeling of the die-bonding resin does not occur. Moreover, since there is no conductor plate 7, the mold resin 11 does not separate from the conductor plate 7 either. In addition, since the lower surface electrodes 14 of the semiconductor chip 8 are exposed, solder can be applied directly to the lower surface electrodes 14 when mounting the module. Therefore, a state of good thermal conductivity can be ensured. Other configurations and effects are the same as those of the first or second embodiment.

なお、半導体チップ8は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性及び許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体装置も小型化・高集積化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体装置を高効率化できる。 The semiconductor chip 8 is not limited to being made of silicon, and may be made of a wide bandgap semiconductor having a larger bandgap than silicon. Wide bandgap semiconductors are, for example, silicon carbide, gallium nitride-based materials, or diamond. A semiconductor chip formed of such a wide bandgap semiconductor can be miniaturized because of its high withstand voltage and allowable current density. By using this miniaturized semiconductor chip, a semiconductor device incorporating this semiconductor chip can also be miniaturized and highly integrated. Moreover, since the heat resistance of the semiconductor chip is high, the radiation fins of the heat sink can be made smaller, and the water-cooled portion can be air-cooled, so that the semiconductor device can be further made smaller. Moreover, since the power loss of the semiconductor chip is low and the efficiency is high, the efficiency of the semiconductor device can be improved.

1 積層基板、2 プリプレグ材、3 基材、6 貫通孔、7 導体板、8 半導体チップ、9 ダイボンド樹脂、11 モールド樹脂、12 突出部、13 テープ材、14 下面電極 REFERENCE SIGNS LIST 1 laminated substrate 2 prepreg material 3 base material 6 through hole 7 conductor plate 8 semiconductor chip 9 die bond resin 11 mold resin 12 protrusion 13 tape material 14 lower surface electrode

Claims (6)

貫通孔を有する積層基板と、
前記積層基板の下面に設けられた導体板と、
前記貫通孔の中において前記導体板の上にダイボンド樹脂により接合された半導体チップと、
前記半導体チップを封止するモールド樹脂とを備え、
前記積層基板は、交互に積層したプリプレグ材及び基材と、前記プリプレグ材の一部が前記貫通孔に突出した突出部とを有し、
前記ダイボンド樹脂の外周部は、前記プリプレグ材の前記突出部の上面に接着されていることを特徴とする半導体モジュール。
a laminated substrate having through holes;
a conductor plate provided on the lower surface of the laminated substrate;
a semiconductor chip bonded to the conductor plate in the through hole with a die-bonding resin;
A mold resin that seals the semiconductor chip,
The laminated substrate has a prepreg material and a base material that are alternately laminated, and a protruding portion in which a part of the prepreg material protrudes into the through hole,
A semiconductor module, wherein an outer peripheral portion of the die-bonding resin is adhered to an upper surface of the projecting portion of the prepreg material.
前記プリプレグ材は、炭素繊維又はガラス繊維の層に樹脂を含侵させた材料であり、
前記ダイボンド樹脂は例えば焼結Agペースト又はAgペーストであることを特徴とする請求項1に記載の半導体モジュール。
The prepreg material is a material in which a layer of carbon fiber or glass fiber is impregnated with a resin,
2. The semiconductor module according to claim 1, wherein said die bond resin is, for example, sintered Ag paste or Ag paste.
前記プリプレグ材の前記突出部の上面はテーパー状であることを特徴とする請求項1又は2に記載の半導体モジュール。 3. The semiconductor module according to claim 1, wherein the upper surface of said projecting portion of said prepreg material is tapered. 前記貫通孔は、前記貫通孔の側面から前記突出部の上面にかけてコーナーが無い形状であることを特徴とする請求項3に記載の半導体モジュール。 4. The semiconductor module according to claim 3, wherein the through hole has a shape without corners from the side surface of the through hole to the upper surface of the projecting portion. 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項1~4の何れか1項に記載の半導体モジュール。 5. The semiconductor module according to claim 1, wherein said semiconductor chip is made of a wide bandgap semiconductor. 積層基板に貫通孔を形成する工程と、
前記積層基板の下面にテープ材を貼り付けて前記貫通孔の下方を覆う工程と、
前記貫通孔の中において前記テープ材に半導体チップの下面電極を貼り付ける工程と、
前記半導体チップをモールド樹脂で封止する工程と、
前記モールド樹脂で封止した後に前記テープ材を剥がして前記下面電極を露出させる工程とを備えることを特徴とする半導体モジュールの製造方法。
forming a through-hole in the laminated substrate;
A step of attaching a tape material to the lower surface of the laminated substrate to cover the lower part of the through hole;
affixing a lower surface electrode of a semiconductor chip to the tape member in the through hole;
a step of sealing the semiconductor chip with a mold resin;
and exposing the bottom electrode by peeling off the tape material after sealing with the mold resin.
JP2021205933A 2021-12-20 2021-12-20 Semiconductor module and manufacturing method thereof Active JP7589673B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021205933A JP7589673B2 (en) 2021-12-20 2021-12-20 Semiconductor module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021205933A JP7589673B2 (en) 2021-12-20 2021-12-20 Semiconductor module and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2023091272A true JP2023091272A (en) 2023-06-30
JP7589673B2 JP7589673B2 (en) 2024-11-26

Family

ID=86941821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021205933A Active JP7589673B2 (en) 2021-12-20 2021-12-20 Semiconductor module and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP7589673B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144203A (en) * 1999-11-16 2001-05-25 Mitsubishi Electric Corp Cavity-down type bga package
JP2001267478A (en) * 2000-03-17 2001-09-28 Hitachi Chem Co Ltd Semiconductor device and method for manufacturing the same
JP2008034589A (en) * 2006-07-28 2008-02-14 Dainippon Printing Co Ltd Multilayer printed wiring board and manufacturing method thereof
WO2011087119A1 (en) * 2010-01-18 2011-07-21 ローム株式会社 Semiconductor device and method for manufacturing same
JP2014225504A (en) * 2013-05-15 2014-12-04 株式会社村田製作所 Resin multilayer substrate manufacturing method
JP2016009747A (en) * 2014-06-24 2016-01-18 三菱電機株式会社 Semiconductor package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144203A (en) * 1999-11-16 2001-05-25 Mitsubishi Electric Corp Cavity-down type bga package
JP2001267478A (en) * 2000-03-17 2001-09-28 Hitachi Chem Co Ltd Semiconductor device and method for manufacturing the same
JP2008034589A (en) * 2006-07-28 2008-02-14 Dainippon Printing Co Ltd Multilayer printed wiring board and manufacturing method thereof
WO2011087119A1 (en) * 2010-01-18 2011-07-21 ローム株式会社 Semiconductor device and method for manufacturing same
JP2014225504A (en) * 2013-05-15 2014-12-04 株式会社村田製作所 Resin multilayer substrate manufacturing method
JP2016009747A (en) * 2014-06-24 2016-01-18 三菱電機株式会社 Semiconductor package

Also Published As

Publication number Publication date
JP7589673B2 (en) 2024-11-26

Similar Documents

Publication Publication Date Title
US5504372A (en) Adhesively sealed metal electronic package incorporating a multi-chip module
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
CN111508912B (en) Power covering structure and manufacturing method thereof
JP4910220B1 (en) LED module device and manufacturing method thereof
JP4610414B2 (en) Electronic component storage package, electronic device, and electronic device mounting structure
JP2002083904A (en) Semiconductor device and its manufacturing method
US20060006510A1 (en) Plastic encapsulated semiconductor device with reliable down bonds
JP2018085480A (en) Semiconductor device and method of manufacturing the same
US5789820A (en) Method for manufacturing heat radiating resin-molded semiconductor device
JPH09129811A (en) Resin sealed semiconductor device
US20170053856A1 (en) Semiconductor die attachment with embedded stud bumps in attachment material
JP2002124548A (en) Tape carrier and semiconductor device using the same
KR20110035844A (en) Semiconductor light emitting device
JP2023091272A (en) Semiconductor module and method for manufacturing the same
JPH0997860A (en) Semiconductor device
WO2021215472A1 (en) Semiconductor device
CN114551402A (en) Semiconductor package including electrical redistribution layers of different thicknesses and method of manufacturing the same
JP2010272744A (en) LED module device and manufacturing method thereof
JP2735920B2 (en) Inverter device
JP4881369B2 (en) Manufacturing method of semiconductor device
JPH03161957A (en) semiconductor equipment
JPH0739234Y2 (en) Semiconductor device
JP2003338579A (en) Wiring board with heat sink
JP2018117043A (en) Lead frame substrate and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2002158310A (en) Semiconductor device and module thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241028

R150 Certificate of patent or registration of utility model

Ref document number: 7589673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150