JP2023084604A - 検出装置、表示装置およびその駆動方法 - Google Patents

Abstract

【課題】新規な構造を有する検出装置、検出装置を搭載する表示装置を提供することを課題の一つとする。【解決手段】検出装置は、基板、基板の第１面上の検出電極、検出電極と電気的に接続する第１フレキシブルプリント回路基板、基板の第１面と反対の第２面上のシールド層、第２面上で前記シールド層と電気的に接続する第２フレキシブルプリント回路基板、第１フレキシブルプリント回路基板は第１端子を有し、第２フレキシブルプリント回路基板は第２端子を有し、第１フレキシブルプリント回路基板と第２フレキシブルプリント回路基板は平面視で第１端子と第２端子は少なくとも一部が重なるように基板の同じ一辺に沿って横並びに配置され、第１端子と前記第２端子は電気的に接続する。【選択図】図１

Description

本発明の実施形態の一つは、検出装置、表示装置およびその駆動方法に関する。

タッチパネルの一つとして、タッチ検出装置が搭載されている液晶表示装置が知られている（特許文献１）。

特開２０１２－２１２３３５号公報

本発明の実施形態の一つは、新規な構造を有する検出装置、検出装置を搭載する表示装置とその駆動方法を提供することを課題の一つとする。また、検出感度に優れた検出装置、検出装置を搭載する表示装置とその駆動方法を提供することを課題の一つとする。さらに、検出装置を搭載する表示装置の製造工程を簡略化することを課題の一つとする。

本発明の実施形態の一つは、検出装置である。この検出装置は、基板、基板の第１面上の検出電極、検出電極と電気的に接続する第１フレキシブルプリント回路基板、基板の第１面と反対の第２面上のシールド層、第２面上で前記シールド層と電気的に接続する第２フレキシブルプリント回路基板、第１フレキシブルプリント回路基板は第１端子を有し、第２フレキシブルプリント回路基板は第２端子を有し、第１フレキシブルプリント回路基板と第２フレキシブルプリント回路基板は平面視で第１端子と第２端子は少なくとも一部が互いに重なるように基板の同じ一辺に沿って横並びに配置され、第１端子と前記第２端子は電気的に接続する。

本発明の実施形態の一つは、表示装置である。この表示装置は、表示パネル、表示パネルの上の検出装置、および表示パネルと検出装置との間に位置する接着層を有し、検出装置はシールド層を有し、検出装置は第１フレキシブルプリント回路基板と電気的に接続され、シールド層は第２フレキシブルプリント回路基板と電気的に接続され、第１フレキシブルプリント回路基板と第２フレキシブルプリント回路基板は電気的に接続される。

本発明の実施形態の一つは、センサ機能付き表示装置である。この表示装置は、表示パネルと、表示パネルを制御する表示制御回路と、検出装置と、検出装置が有するセンサ基板及びセンサ基板を制御するセンサ制御回路と、を備え、検出装置は検出電極及びシールド層を備え、表示パネルの表示面に対向して検出電極が設けられると共に、表示面と検出電極との間にシールド層が設けられ、表示制御回路とセンサ制御回路とは互いに電気的に接続されて同期して駆動し、表示制御回路およびセンサ制御回路は、表示パネルが表示を実行する表示期間において、検出電極及びシールド層を定電位に維持し、検出電極を駆動するセンサ期間において、表示パネルは表示の書き込みを停止し、シールド層は検出電極と同相に振られる。

本発明の一実施形態に係る検出装置の模式的上面図。 本発明の一実施形態に係る検出装置の模式的上面図。 本発明の一実施形態に係る検出装置の模式的断面図。 本発明の一実施形態に係る検出装置の模式的断面図。 本発明の一実施形態に係る検出装置の模式的断面図。 本発明の一実施形態に係る検出装置の模式的下面図。 本発明の一実施形態に係る検出装置の模式的上面図。 本発明の一実施形態に係る検出装置の模式的下面図。 本発明の一実施形態に係る検出装置の模式的断面図。 本発明の一実施形態に係る検出装置の模式的下面図。 本発明の一実施形態に係る検出装置の模式的下面図。 本発明の一実施形態に係る検出装置の模式的下面図。 本発明の一実施形態に係る検出装置の模式的断面図。 本発明の一実施形態に係る検出装置の模式的上面図。 本発明の一実施形態に係る検出装置の模式的断面図。 本発明の一実施形態に係る検出装置の模式的断面図。 本発明の一実施形態に係る検出装置の模式的断面図。 本発明の一実施形態に係る表示装置の動作例を示すタイミングチャート。

以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。

本明細書と請求項において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。

本明細書および請求項において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。

＜第１実施形態＞
１．全体構成
本実施形態では、一実施形態に係る検出装置１００の構造を記述する。図１に示すように、検出装置１００は、センサ基板１０２、センサ基板１０２の第１面上に複数の検出電極１０４、複数の検出電極１０４のそれぞれと接続されるセンサ配線１０６、複数の検出電極１０４とセンサ配線１０６を介して電気的に接続するフレキシブルプリント回路基板（ＦＰＣ基板：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ ｂｏａｒｄ）１０８、センサ基板１０２の第２面上に設けられるシールド層１２８、該シールド層１２８と電気的に接続するＦＰＣ基板１１０を有する。センサ基板１０２の第２面は、複数の検出電極１０４を有する第１面と反対の面である。

センサ基板１０２は、センサ領域１０５と、センサ領域１０５領域の外側の額縁領域１１３とを有する。センサ領域１０５には、複数の検出電極１０４が配置され、額縁領域１１３には、複数の検出電極１０４と電気的に接続するＦＰＣ基板１０８（第１ＦＰＣ基板１０８）とシールド層１２８に接続するＦＰＣ基板１１０（第２ＦＰＣ基板１１０）が配置される。

第１ＦＰＣ基板１０８と第２ＦＰＣ基板１１０は、基板１０２の一辺に沿って横並びに配置される。すなわち、図１に示すようにＸ軸方向及びＹ軸方向が規定される場合、第２ＦＰＣ基板１１０Ａ、および第１ＦＰＣ基板１０８は、基板１０２の一辺のＸ軸方向に並び配置される。図１に示すように、さらに第２ＦＰＣ基板１１０ＢがＸ軸方向に並び配置された場合、第２ＦＰＣ基板１１０Ａ、第１ＦＰＣ基板１０８、および第２ＦＰＣ基板１１０Ｂを、例えば、第１ＦＰＣ基板、第２ＦＰＣ基板、第３ＦＰＣ基板と順序付けて呼んでもよい。

上述した第１ＦＰＣ基板１０８、第２ＦＰＣ基板１１０Ａおよび第２ＦＰＣ基板１１０Ｂの横並びの配置において、第１ＦＰＣ基板１０８の第１端部は第２ＦＰＣ基板１１０Ａの端部と重なる第１重畳部１０８－１を有し、第１ＦＰＣ基板１０８の第２端部（第１端部とは反対側の端部）は第２ＦＰＣ基板１１０Ｂの端部と重なる第２重畳部１０８－２を有する。上述した重なりにより、第１重畳部１０８－１と第２重畳部１０８－２とそれぞれ重なる第２ＦＰＣ基板１１０Ａの端部と第２ＦＰＣ基板１１０Ｂの端部は、図１のような平面視において、互いに重ならない。

第１ＦＰＣ基板１０８は、複数の端子１４６および複数の配線１３９を有する。複数の配線１３９のうち配線１３９－１は、第１ＦＰＣ基板１０８における第２ＦＰＣ基板１１０Ａ側および／または１０８Ｂ側に配置される。配線１３９－１は、後述する第１ＦＰＣ基板１０８と第２ＦＰＣ基板１１０Ａおよび／または１１０Ｂとの電気的な接続に用いられる。図１では、便宜上第１ＦＰＣ基板１０８の第２ＦＰＣ基板１１０Ｂ側の配線１３９－１について記載をしていないが、第２ＦＰＣ基板１１０Ｂ側にも配線１３９－１を設けることができる。また、複数の配線１３９のうち配線１３９－２は、端子１４６を介してセンサ配線１０６と電気的に接続する。

第２ＦＰＣ基板１１０Ａおよび１１０Ｂは、端子１３６を有し、第２ＦＰＣ基板１１０Ａおよび１１０Ｂは、端子１３６を介してシールド層１２８と電気的に接続する。また、第２ＦＰＣ基板１１０Ａおよび１１０Ｂは、端子１３６を介して第１ＦＰＣ基板１０８とも電気的に接続する。このとき、端子１３６と配線１３９－１が電気的に接続する。

第１重畳部１０８－１において、上述したように第２ＦＰＣ基板１１０Ａと第１ＦＰＣ基板１０８とは電気的に接続され、また、第２重畳部１０８－２において、第２ＦＰＣ基板１１０Ｂと第１ＦＰＣ基板１０８とは電気的に接続される。図１では詳細に示されないが、第１ＦＰＣ基板１０８の第１重畳部１０８－１及び第２重畳部１０８－２には個別の配線が配設されている。第２ＦＰＣ基板１１０Ａ及び第２ＦＰＣ基板１１０Ｂはシールド層１２８と電気的に接続されているので、シールド層１２８へは、第１ＦＰＣ基板１０８及び第２ＦＰＣ基板１１０Ａ、１１０Ｂを経由して所定の電位を印加することが可能となっている。第１ＦＰＣ基板１０８は接続部１１２に図示しない端子を有し、また、第２ＦＰＣ基板１１０Ａも接続部１１２に図示しない端子を有する。それらの端子は、互いに重なり、また電気的に接続する。第２ＦＰＣ基板１１０Ｂと第１ＦＰＣ基板１０８の電気的な接続は、接続部１１２と同様の構造を有することができる。

シールド層１２８は、センサ領域１０５の全面と重なるように配置することができる。このとき、シールド層１２８は、センサ基板１０２の額縁領域１１３全てに設けなくてもよい。額縁領域１１３は、センサ基板１０２上に複数の検出電極１０４が配置されたセンサ領域１０５を囲む領域である。このとき、複数の検出電極１０４は、図１に示すように、Ｘ軸方向及びＹ軸方向に配置することができる。額縁領域１１３は、センサ基板１０２端と複数の検出電極１０４が配置されたセンサ領域１０５との間の領域としてもよい。シールド層１２８は、少なくともセンサ基板１０２と同じ辺の数を有し、例えば、センサ基板１０２が四角形である場合、シールド層１２８は４辺を有することができる。なお、シールド層１２８をセンサ基板１０２の第２面の全面に亘って設け、センサ領域１０５のみならず額縁領域１１３の全てに対向する構成も採用可能である。

複数の検出電極１０４は、各検出電極１０４に少なくとも一つのセンサ配線１０６が電気的に接続している。図１では、センサ基板１０２の上に一列に並ぶ検出電極１０４とそれらと電気的に接続するセンサ配線１０６の形状の一例を示す。図１に示す検出装置１００は自己容量方式のセンサを有し、上述したように複数の検出電極１０４が個別にセンサ配線１０６と接続される構造を有する。図１に示すように、Ｘ軸方向及びＹ軸方向に配列する検出電極１０４に対し、センサ配線１０６はＹ軸方向に延伸するように配設される。複数の検出電極１０４のＹ軸方向の配列間に、複数のセンサ配線１０６が配設される。複数のセンサ配線１０６は、Ｙ軸方向に配列する複数の検出電極１０４のそれぞれに対して１本ずつ接続されるように配線される。

ガード配線１０９は、図１に示すように、額縁領域１１３に設けることができる。ガード配線１０９は、センサ領域１０５を囲むように配置することができる。ガード配線１０９は、第１ＦＰＣ基板１０８と電気的に接続することができる。なお、当該ガード配線１０９は、図１では一対の配線１３９－１の端子１４６間の領域を除いてセンサ領域１０５の四周を包囲しているが、当該領域を含めて四周を完全に包囲する構成も採用可能である。また、ガード配線１０９が途中で途切れている構成も作用可能である。

図１では省略されているが、検出装置１００は、センサ基板１０２の第１面にカバー基板１１４を有する。カバー基板１１４は、後述する図３Ａ及びＢにおいて二点鎖線で示すように、検出電極１０４上面を覆う。カバー基板１１４は、センサ基板１０２の上の検出電極１０４、およびセンサ配線１０６等の構造物を保護する。カバー基板１１４は、検出電極１０４が設けられるセンサ領域１０５を覆うように設けられていることが好ましく、さらに額縁領域１１３を覆うように設けられていることが好ましい。

検出装置１００は、図１に示すように、さらに検出回路基板１１６を有する。検出回路基板１１６は、第１ＦＰＣ基板１０８と電気的に接続される。検出回路基板１１６は、外部回路、例えば、センサ制御回路に接続される。検出回路基板１１６には、電源回路１１８、検出器１２０、演算素子１２２、インターフェイス１２４などが配置されている。電源回路１１８は、外部回路から供給される電源電圧をパルス状の交流電圧に変換し、この交流電圧を、端子１２６とセンサ配線１０６を介して、各検出電極１０４に供給する。検出器１２０はアナログフロントエンド（ＡＦＥ：Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）とも呼ばれ、検出電極１０４の容量の変化を電位変動として検出し、この電位変動をデジタル化して検出信号に変換する。演算素子１２２には検出器１２０によって生成された検出信号が入力され、この検出信号に基づき、演算素子１２２によって入力手段の位置を表す座標が生成される。検出器１２０と演算素子１２２は、一つの集積回路（ＩＣ）チップとして構成してもよい。インターフェイス１２４は外部回路との接続に用いられ、ユニバーサル・シリアル・バス（ＵＳＢ）やシリアル・ペリフェラル・インタフェース（ＳＰＩ）などの規格に基づいて構成される。

検出回路基板１１６は、第２ＦＰＣ基板１１０と、電気的に接続することができる。検出回路基板１１６は、後述するが、第２ＦＰＣ基板１１０を介して、シールド層１２８に基準電位（ＧＮＤ）などの固定電位（一定電位）、または、検出電極１０４に与えられる信号と同相の信号（後述するアクティブシールド）を与えることができる。

２．周辺構造
２－１．周辺構造－１
図２は、図１で示す鎖線で囲む接続部１１２の上面の模式図を示す。

第１ＦＰＣ基板１０８は、複数の配線１３９を有し、例えば、図２に示すように配線１３９－１、配線１３９－２を有することができる。さらに、第１ＦＰＣ基板１０８は、センサ配線１０６と電気的に接続する箇所に端子１４６を有する。端子１４６は、複数のセンサ配線１０６に対応して設けることができ、複数の配線１３９は端子１４６を介してセンサ配線１０６と電気的に接続する。複数の配線１３９は、保護膜１４８に覆われ、端子１４６と電気的に接続する箇所は露出している。端子１４６は、複数の配線１３９の保護膜１４８から露出している箇所であってもよく、端子１４６とセンサ配線１０６の電気的な接続に導電接着剤等を用いてもよい。

第１ＦＰＣ基板１０８は、上述したように、配線１３９－１の端部と端子１３６の電気的な接続を介して第２ＦＰＣ基板１１０Ａと電気的に接続する。また、複数の配線１３９のうちの配線１３９－１は、ガード配線１０９と電気的に接続される。これらの電気的な接続により、ガード配線１０９とシールド層１２８は電気的に接続される。また、ガード配線１０９に供給される信号または電圧電位と同信号または同電圧電位は、これらの電気的な接続により、シールド層１２８に供給することができる。さらに、これらの電気的な接続により、ガード配線１０９とシールド層１２８に供給される信号または電圧電位の供給元となる端子を共通化することができ、接続端子を削減することができる。このような電気的な接続を有する配線１３９－１は、第２ＦＰＣ基板１１０のセンサ基板１０２に設けられる数に合わせて、複数設けることができ、例えば、複数の配線１３９のうち第２ＦＰＣ基板１１０Ｂ側にも設けることができる。

第２ＦＰＣ基板１１０Ａは、図２に示すように、シールド層１２８と電気的に接続する箇所に端子１３６を有する。端子１３６は、図２に示すように、スリット構造を有し、これにより、第２ＦＰＣ基板１１０Ａとシールド層１２８との密着性が向上する。また、端子１３６は、保護膜１３８に覆われ、シールド層１２８と接続する箇所は露出している。第２ＦＰＣ基板１１０Ａは、上述したように、第１重畳部１０８－１における配線１３９－１の端部と端子１３６の電気的な接続を介して、第１ＦＰＣ基板１０８と電気的に接続する。後述するが、この電気的な接続に、スルーホール１３２が用いられる。また、スルーホール１３２は、図２に示す第１重畳部１０８－１内に収まるとよい。さらに、第２ＦＰＣ基板１１０は、図示しないマーカーを有してよい。図示しないマーカーは、第２ＦＰＣ基板１１０の第１ＦＰＣ１０８または／およびセンサ基板１０２との配置を決めるときなどに使用することができる。

２－２．断面構造－１
図３Ａは、図１で示すＡ１－Ａ２間に対応する断面の模式図を示す。図３Ｂは、図１で示すＡ３－Ａ２間に対応する断面の模式図を示す。

検出電極１０４は、図３Ａ及び３Ｂに示すように、センサ基板１０２の上に設けられ、検出電極１０４が設けられたセンサ基板１０２の面（第１面）と反対のセンサ基板１０２の面（第２面）にシールド層１２８が設けられる。なお、検出装置１００は、検出電極１０４が設けられるセンサ基板１０２の第１面の側が利用者の手前側に配置されるので、第１面の側を上面、第２面の側を下面と呼ぶこともできる。

センサ基板１０２の第２面に設けられるシールド層１２８は、透明導電膜を用いることができる。例えば、導電性を有するインジウム－スズ酸化物（ＩＴＯ）やインジウム－亜鉛酸化物（ＩＺＯ）などの透光性酸化物を用いることができる。シールド層１２８は、単層構造を有してもよく、積層構造を有してもよい。検出装置１００は、表示パネルの上面に設置されて従来のタッチセンサに代わる非接触式のセンサとして使用される。このとき検出電極１０４およびシールド層１２８が透明導電膜で形成されていることにより、表示パネルの視認性を損なわないようにすることができる。シールド層１２８は検出電極１０４に比べて大面積に設けられるが、透明導電膜は比較的抵抗が高いため後述されるように金属膜によって低抵抗化が図られていてもよい。このとき金属膜は、額縁領域１１３に設けられることが好ましく、センサ領域１０５に設ける場合には細線パターンにして視認性に影響が出ないようにされていることが好ましい。金属は、例えば、モリブデン、アルミニウムの金属（０価の金属）が挙げられる。さらに、シールド層１２８は、いずれも透光性と導電性を有する層であればよく、透明導電層と呼ぶことができる。シールド層１２８は、後述する保護膜１３０によって覆われる。

センサ基板１０２の第１面に設けられる検出電極１０４とセンサ基板１０２の第２面に設けられるシールド層１２８の距離を、０．３ｍｍ以上１０ｍｍ以下と設けることができる。この距離をセンサ基板１０２の厚みとしてもよい。センサ基板１０２の第１面に設けられる検出電極１０４とセンサ基板１０２の第２面に設けられるシールド層１２８の距離を０．３ｍｍ以上とすることで、検出電極１０４とシールド層１２８との間の寄生容量が適切に低減される。この点、検出電極１０４～シールド層１２８間の距離を０．３ｍｍ以上とすることは最も好ましいが、検出電極１０４、シールド層１２８に印可される電位やセンサ基板１０２の規格等を考慮すると、当該距離を０．２５ｍｍ以上とすることもでき、また０．２ｍｍ以上とすることも可能である。また、センサ基板１０２の第１面に設けられる検出電極１０４とセンサ基板１０２の第２面に設けられるシールド層１２８の距離が長すぎると外観において視覚的に影響を及ぼしたり重量に影響を及ぼしたりする可能性があり、また、センサ基板１０２の厚さが徒に大きくなって検出電極１０４に対してシールド層１２８の電界遮蔽性を十分に効かすことができない虞がある。かかる点を考慮すると、センサ基板１０２の第１面に設けられる検出電極１０４とセンサ基板１０２の第２面に設けられるシールド層の距離は１０ｍｍ以下であるとよい。視覚的な影響は、例えば、見栄えが悪くなる、検出装置１００が厚くなる等が挙げられる。また、視覚的な影響は、光反射の問題等も挙げられる。

センサ基板１０２の第１面に設けられる検出電極１０４は、可視光を透過する導電性酸化物などを用いることができ、例えば、ＩＴＯやＩＺＯなどを用いることができる。検出電極１０４は、単層構造を有してもよく、積層構造を有してもよい。

センサ基板１０２の第１面に設けられ、検出電極１０４と電気的に接続するセンサ配線１０６は、検出電極１０４と同一の組成を有することができる。検出電極１０４とセンサ配線１０６が同一の組成を有することで、検出電極１０４とセンサ配線１０６の抵抗の増大を防ぐことができる。また、図３Ａ及び３Ｂに示すように、検出電極１０４とセンサ配線１０６を同一の層に設けることができる。この場合、検出電極１０４とセンサ配線１０６とが同時に同一の工程で形成される。

センサ配線１０６と検出電極１０４上には、保護膜１３０が設けられる。保護膜１３０は単層または積層構造を有し、ケイ素含有無機化合物やエポキシ樹脂やアクリル樹脂、シリコーン樹脂などの樹脂を含む膜で構成される。図３Ａ及び３Ｂでは、単層の保護膜１３０が例示されている。樹脂を含む保護膜１３０は、平坦化膜としても機能する。さらに、保護膜１３０は、検出電極１０４を覆うことで検出電極１０４の腐食防止膜としても機能する。また、センサ配線１０６の一方端部には端子部が形成されており、当該端子部は保護膜１３０から露出する。そして、当該露出している端子部が導電接着剤等を介して第１ＦＰＣ基板１０８に接続される。保護膜１３０の上には、図示しない可視光を透過する接着層を介してカバー基板１１４が固定される。接着層は、例えば、光学用粘着剤（Ｏｐｔｉｃａｌ Ｃｌｅａｒ ｐｒｅｓｓｕｒｅｓｅｎｓｉｔｉｖｅ Ａｄｈｅｓｉｖｅ：ＯＣＡ）などを用いることができる。

センサ基板１０２とカバー基板１１４は、可視光を透過する材料で構成してもよい。可視光を透過する材料は、例えば、ガラスや石英、ポリイミドやポリアミド、ポリカーボネートなどの高分子材料などで構成される。

第１ＦＰＣ基板１０８は、図３Ｂに示すように、カバー基板１１４とセンサ基板１０２との間に配置される。また、第１ＦＰＣ基板１０８は、保護膜１３０と隣り合って配置することができる。第１ＦＰＣ基板１０８は、上述したように、ガード配線１０９の保護膜１３０から部分的に露出している箇所と電気的に接続することができる。このとき、第１ＦＰＣ基板１０８が有する配線１３９－１を介して、第１ＦＰＣ基板１０８はガード配線１０９と電気的に接続することができる。

第２ＦＰＣ基板１１０Ａにおいては、シールド層１２８と電気的に接続する面と第１ＦＰＣ基板１０８と電気的に接続する面とが同じ面となる。例えば、図３Ａに示すように、シールド層１２８はセンサ基板１０２の第２面に配置され、配線１３９－１は第１ＦＰＣ基板１０８の第２面に配置される。第２ＦＰＣ基板１１０Ａの端子１３６は、第２ＦＰＣ基板１１０Ａの上面に配置され、配線１３９－１および端子１３６と第２ＦＰＣ基板１１０Ａの第１面にて電気的に接続する。また、第１ＦＰＣ基板１０８においては、センサ配線１０６と電気的に接続する面と第２ＦＰＣ基板１１０と電気的に接続する面とが同じ面となる。例えば、図３Ｂに示すように、センサ配線１０６はセンサ基板１０２の上面に配置され、図３Ａに示すように、第２ＦＰＣ基板１１０Ａの端子１３６は、第２ＦＰＣ基板１１０Ａの上面に配置される。第１ＦＰＣ基板１０８の配線１３９は、第１ＦＰＣ基板１０８の下面に配置され、端子１３６およびセンサ配線１０６と第１ＦＰＣ基板１０８の下面にて電気的に接続する。

第２ＦＰＣ基板１１０Ａは、上述したように第１ＦＰＣ基板１０８と第１重畳部１０８－１における端子１３６を介して電気的に接続することができる。このとき、第１重畳部１０８－１における端子１３６が有するスルーホール１３２に導電部材を充填することで、シールド層１２８に電気的に接続する第２ＦＰＣ基板１１０Ａは、第１ＦＰＣ基板１０８の端子と電気的に接続することができる。第１ＦＰＣ基板１０８の端子として、配線１３９－１の端部を用いることができる。ここでスルーホール１３２を充填する導電部材１３４は、例えば、鉛とスズなどを含む合金や、スズと銀などを含む合金などの合金が挙げられる。

第１ＦＰＣ基板１０８は、図３Ｂに示すように、カバー基板１１４とセンサ基板１０２との間に配置される。また、第１ＦＰＣ基板１０８は、断面視において保護膜１３０と隣り合って配置することができる。第１ＦＰＣ基板１０８は、上述したように、ガード配線１０９の保護膜１３０から部分的に露出している箇所と電気的に接続することができる。このとき、第１ＦＰＣ基板１０８が有する配線１３９－１を介して、第１ＦＰＣ基板１０８はガード配線１０９と電気的に接続することができる。

２－３．断面構造－２
図４は、図２で示す鎖線Ｂ１－Ｂ２に沿った断面の模式図を示す。第２ＦＰＣ基板１１０Ａは、端子１３６を有し、端子１３６は第１ＦＰＣ基板１０８の有するスルーホール１３２を介して第１ＦＰＣ基板１０８と接続する。スルーホール１３２には導電部材１３４が充填され、よって、上述したように、第２ＦＰＣ基板１１０Ａは、第１ＦＰＣ基板１０８と電気的に接続する。スルーホール１３２は、第１重畳部１０８－１に収まるように設けられる。さらに、スルーホール１３２の周壁及び上下開口縁を覆うように、導体１４０は、設けられている。導体１４０は、導電部材１３４が当該スルーホール１３２に充填されることにより、第１ＦＰＣ基板１０８の配線１３９－１に電気的に接続される。また、導体１４０は、端子１３６と直接および電気的に接続し、端子１３６と配線１３９－１との電気的接続をさらに補うことができる。特に、第２ＦＰＣ基板１１０が端子１３６と第１ＦＰＣ基板１０８との間に設けられたとき、端子１３６と配線１３９－１との電気的接続をさらに補うことができる。

検出装置１００は、接触式センサ、または非接触式センサを含む。接触式センサは、人の指又は手、若しくはタッチペンなどの入力用デバイスが直接センサに接触し、接触した位置を特定することができる。非接触式センサは、人の指や手がまたはタッチペンなどの入力用治具が直接センサに接触せずに、センサの近傍に位置することで、その位置を特定することができる。検出装置１００が非接触式センサを含む場合、ホバーセンサを含むことができる。
３．シールドＦＰＣ基板の変形例

以下の説明では、便宜上、検出装置１００の第２ＦＰＣ基板１１０が配置されている箇所をシールド層の下部、その反対側を上部とする。センサ基板１０２や表示パネルが主に四つの辺で構成される四角形と見做すことができる場合、四つの辺それぞれを一辺と呼ぶ。

３－１．変形例１
検出装置１００では、図５に示すように、シールド層１２８に対し複数の第２ＦＰＣ基板１１０を設けてもよい。シールド層１２８は、上述したように、センサ領域１０５およびセンサ基板１０２全面に亘って配置されている。当該構成に限らず、シールド層１２８をセンサ基板１０２外側に部分的に配置しない構成も採用可能である。図５に示すように、複数の第２ＦＰＣ基板１１０は、シールド層１２８の一辺に沿って備えることができる。図５では、第２ＦＰＣ基板１１０を三つ備えた例を示したが、三つ以上第２ＦＰＣ基板１１０を備えてもよい。第２ＦＰＣ基板１１０を複数設けることで、シールド層１２８と第２ＦＰＣ基板１１０の接続抵抗を減少することができる。

３－２．変形例２
検出装置１００では、図６に示すように、第２ＦＰＣ基板１１０が有する端子１３６の幅は、第１ＦＰＣ１０８が有する端子１４６の幅より広い。第２ＦＰＣ基板１１０Ａの端子１３６のスリットの幅は、第１のＦＰＣ基板の複数の端子１４６間の幅より狭い。当該端子１３６のスリットの幅が狭いことで、シールド層１２８と端子１３６との接触面積が広くなり、シールド層１２８と第２ＦＰＣ基板１１０との接触抵抗は減少する。

４．シールド層の変形例
４－１．シールド層の変形例１
検出装置１００は、積層した複数のシールド層１２８を設けることができ、例えば、図７に示すように、シールド層１２８－１とシールド層１２８－２とを部分的に積層して設けることができる。シールド層１２８－１は、図７に示すように、センサ基板１０２の第２面側に配置される。このとき、上述したように、積層した複数のシールド層１２８は、センサ基板１０２の額縁領域１１３全てに設けなくてもよい。積層した複数のシールド層１２８のうちシールド層１２８－１は、少なくとも４辺を有することができ、そのうちの一辺に第２ＦＰＣ基板１１０が電気的に接続する。シールド層１２８は、上述した、可視光を透過する導電性酸化物や金属を含むことができる。特に、シールド層１２８－１に導電性酸化物を用い、シールド層１２８－２に金属を用いる場合、シールド層１２８－１がシールド層１２８－２を覆う構造とするとよい。このような構造とすることで、金属を用いるシールド層１２８－２の腐食を防ぐことができる。また、さらにシールド層１２８－１を覆うように、図示されない保護膜が設けられていてもよい。このとき、保護膜は、窒化ケイ素や酸化ケイ素などの絶縁膜を用いることができる。

シールド層１２８－２は、図７に示すように、シールド層１２８－１の一辺に沿って帯状に設けられる。このとき、シールド層１２８－２は、シールド層１２８－１の最外周よりも内側に配置される。また、シールド層１２８－１は、第２ＦＰＣ１１０の幅の長さより長く、または、複数の第２ＦＰＣ基板１１０を配置できる長さを有し、センサ基板１０２の第２面側を全面に亘って覆う。シールド層１２８－２が上述の如くメタル層である場合、シールド層１２８－１は、当該シールド層１２８－２を完全に覆う。これにより、メタル層たるシールド層１２８－２は露出しない。

このように、シールド層１２８－２が長く第２ＦＰＣ基板１１０が配置される側に設けることで、第２ＦＰＣ基板１１０の配置する数を減らすことができ、さらに、シールド層１２８－１全体を低抵抗化することができる。特に、表示パネルに検出装置１００を搭載し、その表示パネルにＦＦＳ方式等の液晶を用いた場合、シールド層１２８は帯電防止層としても機能するが、表示パネルからのノイズも遮断することができる。

図８は、図７で示すＤ１－Ｄ２間の断面の模式図である。シールド層１２８－１は、上述したようにセンサ領域１０５に設けられ、図８に示すように、さらにシールド層１２８－２と第２ＦＰＣ基板１１０との間に設けられる。さらに、シールド層１２８－１を覆うように保護膜１４９が設けられる。第２ＦＰＣ基板１１０は、シールド層１２８－２を覆うように、または、シールド層１２８－２と重畳するように設けられ、シールド層１２８－１を介してシールド層１２８－２と電気的に接続する。これより、シールド層１２８－２は、シールド層１２８－１の補助電極として機能することができ、シールド層１２８－１の低抵抗化を図ることができる。また、シールド層１２８－２上のシールド層１２８－１と保護膜１４９に図示しない開口領域を形成し、第２ＦＰＣ基板１１０をシールド層１２８－２と直接電気的に接続してもよい。このとき、開口領域に導電部材等の導電性を有する材料を充填してもよい。

シールド層１２８は、図８に示すように、保護膜１４９に覆われる。保護膜１４９は、シールド層１２８－１およびシールド層１２８－２の端部を覆うことができる。保護膜１４９は、第２ＦＰＣ基板１１０とシールド層１２８との間に設けられ、シールド層１２８が積層構造を有するときは、シールド層１２８－１と第２ＦＰＣ基板１１０との間に設けられる。さらに、保護膜１４９は、第２ＦＰＣ基板１１０とシールド層１２８－２との間に開口領域１５０を有し、当該開口領域を介して第２ＦＰＣ基板１１０の端子１３６がシールド層１２８に接続される。また、開口領域１５０に導電部材等の導電性を有する材料１５１を充填することができ、第２ＦＰＣ基板１１０は、導電性を有する材料１５１を介してシールド層１２８－１と電気的に接続することができる。

検出装置１００が大型化された場合、センサ領域１０５やシールド層１２８－１も大型化された検出装置１００に合わせた面積を有することになる。このとき、上述したように、シールド層１２８－２を配置することで、シールド層１２８全体の低抵抗化が図られる。

４－２．シールド層の変形例２
検出装置１００は、積層したシールド層１２８－１とシールド層１２８－２を有する。シールド層１２８－１は、上述したようにセンサ領域１０５に設けられる。シールド層１２８－２は、図９に示すように、センサ領域１０５の外周を囲むように設ける。シールド層１２８－２は、枠状に形成されており、枠内の領域はセンサ領域１０５以上に広い。シールド層１２８－２は、センサ基板１０２の額縁領域１１３に設けられる。これにより、第２ＦＰＣ基板１１０から遠い位置にあるシールド層１２８－１にも遅滞なくシールド電位を供給することができ、当該領域であっても検出電極１０４と同期してシールド電位を振ることができ、検出電極２０４との間での容量発生を抑制することができる。さらに、検出装置１００を表示パネルに搭載させた場合、メタル層を有するシールド層１２８－２は額縁領域に配置されるため、表示パネルの視認性を妨ぐことなく、シールド層１２８の低抵抗化が可能となる。

４－３．シールド層の変形例３
検出装置１００は、積層したシールド層１２８－１とシールド層１２８－２を有する。図１０に示すように、センサ領域１０５の外周を囲むようにシールド層１２８－２を設け、さらに、センサ領域１０５にシールド層１２８－２の複数の補助配線１７０を有する。図１５では、第２ＦＰＣ基板２１０がシールド層１２８－２の下部に電気的に接続した場合、補助配線１７０はセンサ領域１０５上の横方向に設けられる。また、各補助配線１７０は、センサ領域１０５の横方向に延在し、縦方向に並んで形成される。

検出電極１０４が金属細線等によってメッシュ状に形成される場合、補助配線１７０も同様の金属細線等によってメッシュ状に形成し、これらの上下位置を一致させる（互いに重畳させる）。検出装置１００が表示パネルに搭載された場合、この上下位置の一致により、検出装置１００の透過性の低下が抑制される。このとき、メッシュ状の検出電極１０４と補助配線１７０にモアレが発生しないように、補助配線１７０を配置、または、補助配線１７０の数を調整する。

さらに、検出装置１００が表示パネルに搭載された場合、補助配線１７０は、表示パネルが有する隣り合った画素、例えば、第１画素と第２画素との間に配置することができる。隣り合った画素と画素の間に補助配線１７０を配置することで、表示パネルの映像を阻害することなく視認することができる。補助配線１７０の数は、画素と補助配線１７０にモアレが発生させないように、調整される。

補助配線１７０は、シールド層１２８－２と同様の材料を用いることができ、また、補助配線１７０は、シールド層１２８－２と同一工程にて形成することができる。

４－４．シールド層の変形例４
検出装置１００は、図１１に示すように、センサ領域１０５全体に設けるシールド層１２８－１を有さず、シールド層１２８－２を有する。ここでは、シールド層１２８－２は、上述したメタル層と同じ構成を有する。したがって、シールド層１２８－２をメタル層１２８－２と呼ぶことができる。メタル層１２８－２は、センサ領域１０５の外周を囲むように設けられる。メタル層１２８－２は、センサ領域１０５以上に広い開口を有することができる。メタル層１２８－２は、複数の補助配線１７０を有する。複数の補助配線１７０は、上述したように、横方向または縦方向、または両方向に配置することができる。補助配線１７０は、隣り合った補助配線１７０に電界が生じる間隔で配置することができる。これにより、センサ領域１０５全面にシールド層１２８を配置することなく、また、シールド層１２８を積層することなく、大型化した検出装置１００に用いることができる。

ここで、上述したように、シールド層１２８が積層構造を有さず、シールド層１２８－２のメタル層のみで形成される場合、シールド層１２８－２を覆うように保護膜１４９が形成される。また、保護膜１４９は、シールド層１２８－２および補助配線１７０を覆うように設けられる。シールド層１２８－２および補助配線１７０が保護膜１４９に覆われることにより、シールド層１２８－２および補助配線１７０の腐食を防ぐことができる。

５．表示装置
図１２は、図１に示す検出装置１００を表示パネル１５６上に搭載した場合のＡ１－Ａ２間の断面の模式図を示す。図１２に示すように、検出装置１００を表示パネル１５６上に搭載し、表示装置とすることができる。検出装置１００と表示パネル１５６は、接着層１５４を検出装置１００と表示パネル１５６との間に設け、固定されている。表示パネル１５６は、液晶表示パネルや有機ＥＬなどの自発光型の表示パネル、或いは電気泳動型の表示パネルを用いることができる。接着層１５４は、上述したカバー基板１１４を固定する際に用いた接着層と同様の接着層を用いることができる。接着層１５４は、例えば額縁領域１１３のみに設けられることで同層に図示しないエアーギャップを有することができる。

検出装置１００では、センサ基板１０２の第１面に検出電極１０４が配置され、センサ基板１０２の第２面にシールド層１２８が配置され、検出電極１０４とシールド層１２８との距離が適切に保たれ、かつ簡便な構成を有する。さらに、センサ基板１０２の第１面に取り付けられる第１ＦＰＣ基板１０８とセンサ基板１０２の第２面に取り付けられる第２ＦＰＣ基板１１０は、センサ基板１０２の一辺に沿って横並びに配置され、それぞれのＦＰＣ基板の電気的な接続が容易且つ精密に制御される。また、このような第１ＦＰＣ基板１０８と第２ＦＰＣ基板１１０のような配置により、第１ＦＰＣ基板１０８と第２ＦＰＣ基板１１０のセンサ基板１０２に対するアライメントおよび互いのアライメントが容易になる。さらに、このような配置により、第１ＦＰＣ基板１０８と第２ＦＰＣ基板１１０のセンサ基板１０２への接着（圧着）によるコンタクトを強固にすることができる。

さらに、本実施形態によれば、検出装置１００にシールド層１２８が設けられることで検出感度の向上を図ることができる。シールド層１２８を、検出電極１０４が設けられるセンサ基板１０２の裏面に設けることで低コスト化を図ることができる。シールド層１２８を第２ＦＰＣ基板１１０を使って第１ＦＰＣ基板１０８に接続することで信頼性の向上を図ることができる。

＜第２実施形態＞
本実施形態では、本発明の実施形態の一つに係る表示装置２００の構造を記述する。第１実施形態と同一、類似する構成については説明を割愛することがある。

１．全体構成
表示装置２００と第１実施形態の検出装置１００との異なる点の一つは、検出装置２０１が表示パネル２５６上に設けられる点である。さらに、表示装置２００と第１実施形態の検出装置１００との異なる点の一つは、シールド層２２８の位置である。具体的には、第１実施形態の検出装置１００は、センサ基板１０２の第２面にシールド層１２８が設けられ、一方、表示装置２００は、検出装置２０１と表示パネル２５６の間にシールド層２２８、または表示パネル２５６にシールド層２２８が設けられる。

図１３には、表示パネル２５６（図１４ＡおよびＢ参照）の表示領域２５８が点線で示されている。表示領域２５８は、検出装置２０１の複数の検出電極２０４を囲む領域であるセンサ領域２０５に備えることができる。表示領域２５８は、複数の検出電極２０４が重畳するように設けられる。表示領域２５８は、センサ基板２０２の額縁領域２１３よりセンサ基板２０２の中心に向かって設けることができる。シールド層２２８（図１４ＡおよびＢ参照）は、少なくとも表示領域２５８の全面と対向する位置に設けられている。シールド層２２８の外縁は、額縁領域２１３に対向する位置に設けられるかセンサ基板２０２の端縁と一致する位置に設けられる。

２．周辺構造
２－１．断面構造‐１
図１４Ａは、図１３で示すＣ１－Ｃ２間の断面の模式図である。図１４Ｂは、図１３で示すＣ３－Ｃ２間の断面の模式図である。

図１４Ａおよび１４Ｂに示すように、表示パネル２５６は、表示面２５６－１と表示面と反対側の裏面を有する。表示パネル２５６の表示面は、検出装置２０１の検出電極２０４と対向して配置される。また、表示パネル２５６の表示面と検出電極２０４との間にシールド層２２８が配置される。この配置に従い、表示パネル２５６と検出装置２０１の間に接着層２５４を設け、互いを固定する。シールド層２２８は、表示パネル２５６の上に設けられ、接着層２５４はシールド層２２８と検出装置２０１の間に設けられる。かかる構成においても、シールド層２２８と検出電極２０４との距離は、０．２ｍｍ～１０ｍｍとすることができ、より好ましくは、０．２５ｍｍ～１０ｍｍ、さらに好ましくは０．３ｍｍ～１０ｍｍとすることができる。

シールド層２２８は、表示パネル２５６上に設けられ、第２ＦＰＣ基板２１０Ａはシールド層２２８の上に設けられる。第２ＦＰＣ２１０Ａに設けられる端子２３６は、シールド層２２８と直接または電気的に接続される。第２ＦＰＣ基板２１０Ａは、シールド層２２８とセンサ基板２０２の間に設けられる。図１４Ａに示すように、シールド層２２８は、第２ＦＰＣ基板２１０Ａが有するスルーホール２３２に導電部材２３４を充填することで、配線２３９－１を介して第１ＦＰＣ基板２０８の端子２３６と電気的に接続することができる。これにより、第２ＦＰＣ基板２１０の第１面はシールド層２２８と電気的に接続し、シールド層２２８の第２面は第１ＦＰＣ基板２０８と電気的に接続することができる。

シールド層２２８が、上述した積層構造を有し、そのうちの一層が上述したメタル層である場合、または上述した積層構造を有さずメタル層だけの場合、メタル層のシールド層２２８は対向基板２６４上に設けられるため、メタル層のシールド層２２８と対向基板２６４の間に、図示しない保護膜を設けることができる。保護膜は、単層または積層構造を有し、ケイ素含有無機化合物やエポキシ樹脂やアクリル樹脂、シリコーン樹脂などの樹脂を含む膜で構成される。

表示パネル２５６が液晶表示パネルである場合、図１５に示すように、表示パネル２５６は、表示制御回路２６１と電気的に接続する第３ＦＰＣ基板２５９を有する。表示制御回路２６１から第３ＦＰＣ基板２５９を介して表示パネル２５６を駆動するための信号が、表示パネル２５６に送られる。このとき、検出装置２０１と表示パネル２５６との間にシールド層２２８を設けているため、表示パネル２５６からのノイズを遮断することができる。

また、表示パネル２５６が液晶表示パネルである場合、シールド層２２８と接着層２５４の間に偏光板２６０を有する。さらに、表示パネル２５６は、トランジスタを含むＴＦＴ基板２６２と、カラーフィルターを含む対向基板２６４と、これら基板間に設けられる図示されない液晶層と、及び対向基板２６４に対向して設けられる偏光板２６０とを備えている。このとき、シールド層２２８は、偏光板２６０と対向基板２６４との間に設けられる。シールド層２２８は、対向基板２６４の上面に形成される。この構成に限らず、対向基板２６４とシールド層２２８の間には１又は複数の別の層が介在しても構わない。なお、液晶表示パネルにおいては、カラーフィルターをＴＦＴ基板側に設ける構成も採用可能である。

ここで、図１５に示すように、表示制御回路２６１は、検出回路基板２１６と電気的に接続することができる。例えば、第４ＦＰＣ基板２６３等の接続手段を介して、表示制御回路２６１は、上述したセンサ制御回路と電気的に接続する検出回路基板２１６と電気的に接続することができる。この電気的な接続により、後述する表示装置２００の駆動方法において、各画素に表示データを書き込む期間（リフレッシュ期間）とセンサの検出期間を分離させる駆動方法を用いることができる。

さらに、表示パネル２５６は、上述したように、液晶表示パネルや有機電界発光表示パネルを用いることができる。特に液晶表示パネルを表示パネルに用い、対向基板側に共通電極と設けないＦＦＳ方式等のＩＰＳ方式の液晶を用いた場合、シールド層２２８は帯電防止層として機能することができる。

３．駆動方法
次に、表示パネル２５６を有する表示装置の駆動方法の一例を記述する。

図１６は、表示装置２００の駆動方法を示すタイミングチャートである。図１６に示すように、表示データ書き込み期間Ｐｗと検出期間Ｐｄとが交互に実行され、それぞれ異なる期間に実行される。表示書き込み期間Ｐｗには、表示パネル２５６に表示動作を行う信号が供給される。検出期間Ｐｄには、検出装置２０１に検出動作や位置検出動作等の信号（以下、検出信号と称する）が供給される。さらに、検出期間Ｐｄには、シールド層２２８に検出信号と同相の信号、或いは検出信号と同じ信号が供給される。つまり、検出期間Ｐｄに検出装置２０１に与えられる信号とシールド層２２８に与えられる信号は、同期する。

より具体的には、始めに、表示書き込み期間Ｐｗに表示データの書き込みが実行される。表示パネル２５６の表示制御回路２６１は、ゲート線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３に対応する表示パネル２５６の各画素に、信号線Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３を介して画素信号を供給する。表示パネル２５６のドライバは、表示書き込み期間Ｐｗ１において、ゲート線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３に各画素のスイッチ動作を実行させる駆動信号を供給する。また、表示パネル２５６のドライバは、検出装置２０１の検出器にＳｅｎｓｏｒＶＤとＳｅｎｓｏｒＥｎａｂｌｅを出力する。検出装置２０１は、これらＳｅｎｓｏｒＶＤとＳｅｎｓｏｒＥｎａｂｌｅの信号のタイミングを受けて、検出期間Ｐｄに検出動作を行う。シールド層２２８に供給される信号は、上述したように、検出期間Ｐｄに検出装置２０１に与えられる信号と同期している。このようにシールド層２２８に供給される電位が固定電位でなく所定の周期で電位変動させ、シールド層２２８の電位を変動させる構成をＡｃｔｉｖｅ ｓｈｉｅｌｄ（上述したアクティブシールド）と称する。なお、Ａｃｔｉｖｅ ｓｈｉｅｌｄ方式を採用せずに、シールド層に固定電位を与える構成も採用可能である。

図１６に示す如く、表示装置２００の駆動方法は、表示パネル２５６の表示書き込み期間Ｐｗと検出装置２０１の検出期間Ｐｄが異なり、また、検出装置２０１の検出期間Ｐｄにシールド層２２８に供給される信号が検出装置２０１の駆動信号と同期する。前後する表示書込み期間Ｐｗの間に設けられる検出期間Ｐｄは、表示装置２００における所謂ブランキング期間であり、表示パネル２５６の各画素の画素スイッチはすべてオフとなって各画素の表示が動かない状態となっている。このように、表示装置２００の駆動において、表示書き込み期間（リフレッシュ期間）と検出期間は分離されているため、シールド層２２８の駆動により発生する電界は、表示パネル２５６の表示に対する影響が小さい。さらに、表示装置２００は、表示パネル２５６と検出装置２０１がそれらの間に位置する接着層２５４とシールド層２２８により離れているため、さらに表示装置２００の駆動による検出装置２０１への影響が小さい。このため、本実施形態を適用することで、検出装置２０１の検出感度や精度が高く、表示パネル２５６の表示に乱れが少なく、さらに信頼性の高い表示装置２００が提供される。

表示装置２００では、表示パネル２５６と検出装置２０１との間に接着層２５４を有し、さらに接着層２５４と表示パネル２５６との間にシールド層２２８が位置し、表示パネル２５６と検出装置２０１の距離が離れ、検出装置２０１の検出感度や精度が高くなる。さらに、シールド層２２８を対向基板２６４上に設けることで、帯電防止層の機能を兼ねる。このため、本実施形態を適用することで、検出装置２０１の検出感度や精度が高く、表示装置２００の製造工程を削減でき、コストが低く、さらに信頼性の高い表示装置２００が提供される。

１００：検出装置、１０２：基板、１０２：センサ基板、１０４：検出電極、１０５：センサ領域、１０６：センサ配線、１０８：ＦＰＣ基板、１０８：第１ＦＰＣ基板、１０８－１：第１重畳部、１０８－２：第２重畳部、１０９：ガード配線、１１０：ＦＰＣ基板、１１０：第２ＦＰＣ基板、１１０Ａ：第２ＦＰＣ基板、１１０Ｂ：第２ＦＰＣ基板、１１２：接続部、１１３：額縁領域、１１４：カバー基板、１１６：検出回路基板、１１８：電源回路、１２０：検出器、１２２：演算素子、１２４：インターフェイス、１２６：端子、１２８：シールド層、１２８－１：シールド層、１２８－２：シールド層、１２８－２：メタル層、１３０：保護膜、１３２：スルーホール、１３４：導電部材、１３６：端子、１３８：保護膜、１３９：配線、１３９－１：配線、１３９－２：配線、１４０：導体、１４２：端子、１４６：端子、１４８：保護膜、１４９：保護膜、１５０：開口領域、１５１：材料、１５２：接着層、１５４：接着層、１５６：表示パネル、１７０：補助配線、２００：表示装置、２０１：検出装置、２０２：センサ基板、２０４：検出電極、２０５：センサ領域、２０８：第１ＦＰＣ基板、２１０：第２ＦＰＣ基板、２１０Ａ：第２ＦＰＣ基板、２１２：接続部、２１３：額縁領域、２１４：カバー基板、２１６：検出回路基板、２１８：電源回路、２２０：検出器、２２２：演算素子、２２４：インターフェイス、２２６：端子、２２８：シールド層、２２８－１：シールド層、２２８－２：メタル層、２３０：保護膜、２３２：スルーホール、２３４：導電部材、２３６：端子、２３９－１：配線、２３９－２：配線、２５４：接着層、２５６：表示パネル、２５６－１：表示面、２５８：表示領域、２５９：第３ＦＰＣ基板、２６０：偏光板、２６１：表示制御回路、２６２：ＴＦＴ基板、２６３：第４ＦＰＣ基板、２６４：対向基板、２７０：補助配線

Claims (12)

1. 基板、
   前記基板の第１面上の検出電極、
   前記検出電極と電気的に接続する第１フレキシブルプリント回路基板、
   前記基板の第１面と反対の第２面上のシールド層、
   前記第２面上で前記シールド層と電気的に接続する第２フレキシブルプリント回路基板、を有し、
   前記第１フレキシブルプリント回路基板は前記基板から外側に延びる第１辺の側に第１端子を有し、
   前記第２フレキシブルプリント回路基板は前記基板から外側に延びる第２辺の側に第２端子を有し、
   前記第１フレキシブルプリント回路基板と前記第２フレキシブルプリント回路基板は平面視で前記第１端子と前記第２端子の少なくとも一部が重なるように前記基板の同じ一辺に沿って横並びに配置され、
   前記第１端子と前記第２端子は電気的に接続されている、
   検出装置。
2. 前記第２面上で前記シールド層と電気的に接続する複数の第２フレキシブルプリント回路基板を有し、
   前記複数の第２フレキシブルプリント回路基板は前記第１フレキシブルプリント回路基板と電気的に接続されている、
   請求項１に記載の検出装置。
3. 前記第１フレキシブルプリント回路基板は第１配線を有し、
   前記第２フレキシブルプリント回路基板は第２配線を有し、
   前記第２配線の幅は前記第１配線の幅より広く、
   前記第１フレキシブルプリント回路基板は前記第１配線を介して前記検出電極と電気的に接続され、
   前記第２フレキシブルプリント回路基板は第２配線を介して前記シールド層と電気的に接続されている、
   請求項１に記載の検出装置。
4. 前記第２端子はスルーホールを有し、
   前記第２端子は前記第２フレキシブルプリント回路基板の両面に導電体を有し、
   記第１端子と前記第２端子は前記スルーホールの導電部材の充填により電気的に接続されている、
   請求項１に記載の検出装置。
5. 前記シールド層は透明導電層を有する、
   請求項１に記載の検出装置。
6. 前記シールド層はメタル層を有する、
   請求項１に記載の検出装置。
7. 表示パネル、
   請求項１に記載の検出装置、および
   前記表示パネルと前記検出装置との間に位置する接着層を有する、
   表示装置。
8. 表示パネル、
   前記表示パネルの上の検出装置、および
   前記表示パネルと前記検出装置との間に位置する接着層を有し、
   前記検出装置はシールド層を有し
   前記検出装置は第１フレキシブルプリント回路基板と電気的に接続され、
   前記シールド層は第２フレキシブルプリント回路基板と電気的に接続され、
   前記第１フレキシブルプリント回路基板と前記第２フレキシブルプリント回路基板は電気的に接続される、
   表示装置。
9. 前記シールド層はメタル層を有する、
   請求項８に記載の表示装置。
10. 前記シールド層は透明導電層を有し、
    前記メタル層は開口を有し、
    前記開口の領域は前記表示パネルの表示領域以上に広く、
    前記開口の領域は前記透明導電層の端の内側に位置する、
    請求項９に記載の表示装置。
11. 前記検出装置は第１検出電極と第２検出電極を有し、
    前記メタル層は前記表示パネルの表示領域を交差し隣り合った画素の間に位置する複数の補助配線を有する、
    請求項１０に記載の表示装置。
12. 表示パネルと、
    前記表示パネルを制御する表示制御回路と、
    検出装置と、
    前記検出装置が有するセンサ基板及び前記センサ基板を制御するセンサ制御回路と、を備え、
    前記検出装置は検出電極及びシールド層を備え、
    前記表示パネルの表示面に対向して前記検出電極が設けられると共に、前記表示面と前記検出電極との間に前記シールド層が設けられ、
    前記表示制御回路と前記センサ制御回路とは互いに電気的に接続されて同期して駆動し、
    前記表示制御回路および前記センサ制御回路は、前記表示パネルが表示を実行する表示期間において、前記検出電極及び前記シールド層を定電位に維持し、
    前記検出電極を駆動するセンサ期間において、前記表示パネルは表示の書き込みを停止し、
    前記シールド層は前記検出電極と同相に振られる、
    センサ機能付き表示装置。
    

Images