[go: up one dir, main page]

JP2022191043A - デバイスの製造方法 - Google Patents

デバイスの製造方法 Download PDF

Info

Publication number
JP2022191043A
JP2022191043A JP2021099660A JP2021099660A JP2022191043A JP 2022191043 A JP2022191043 A JP 2022191043A JP 2021099660 A JP2021099660 A JP 2021099660A JP 2021099660 A JP2021099660 A JP 2021099660A JP 2022191043 A JP2022191043 A JP 2022191043A
Authority
JP
Japan
Prior art keywords
layer
laser beam
wafer
dividing
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021099660A
Other languages
English (en)
Inventor
克彦 鈴木
Katsuhiko Suzuki
逸人 木内
Itsuto Kiuchi
健太郎 小田中
Kentaro Odanaka
信康 北原
Nobuyasu Kitahara
大悟 下房
Daigo Shimofusa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2021099660A priority Critical patent/JP2022191043A/ja
Priority to KR1020220068597A priority patent/KR20220168156A/ko
Priority to CN202210644521.5A priority patent/CN115483155A/zh
Priority to TW111121647A priority patent/TW202314817A/zh
Priority to US17/806,832 priority patent/US20220399235A1/en
Publication of JP2022191043A publication Critical patent/JP2022191043A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18—Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】デバイス層のみからなるデバイスを製造する新規なプロセスを実現することができるデバイスの製造方法を提供すること。【解決手段】デバイスの製造方法は、基材と、基材上に積層されたレーザビーム吸収層と、レーザビーム吸収層の上面で交差する複数の分割予定ラインで区画された領域にデバイスが形成されたデバイス層を備えたウェーハを準備するウェーハ準備ステップ１００１と、分割予定ラインに沿って少なくともデバイス層を個々のデバイスに分割する分割溝を形成するデバイス層分割ステップ１００２と、デバイス層分割ステップ１００２を実施した後、レーザビーム吸収層で吸収される波長のレーザビームを基材側から照射し、デバイスを基材上からリフトオフするリフトオフステップ１００４と、を備える。【選択図】図３

Description

本発明は、デバイスの製造方法に関する。
電子機器の薄型化に伴い、デバイスも１００μｍ以下に薄化することが求められ、例えば、ウェーハのデバイスに対応した領域のみを薄化して外周部は厚いまま残存させることでハンドリング時の破損を防止する技術が広く採用されている（例えば、特許文献１参照）。
特開２０２１－５６２１号公報
ところで、ウェーハにはシリコン等の基材上にＳｉＯ２からなるＢＯＸ層（Buried Oxide Layer）と呼ばれる絶縁層が形成され、その上にデバイスを構成する再配線層を含むデバイス層を形成する所謂ＳＯＩ（Silicon on Insulator）ウェーハがある。
近年、このＳＯＩウェーハのシリコン等の基材を完全に除去してデバイス層のみからなるデバイスとすることでデバイスの更なる薄化を実現したいという要望がある。
本発明の目的は、デバイス層のみからなるデバイスを製造する新規なプロセスを実現することができるデバイスの製造方法を提供することである。
上述した課題を解決し、目的を達成するために、本発明のデバイスの製造方法は、デバイスの製造方法であって、基材と、該基材上に積層されたレーザビーム吸収層と、該レーザビーム吸収層の上面で交差する複数の分割予定ラインで区画された領域にデバイスが形成されたデバイス層を備えたウェーハを準備するウェーハ準備ステップと、該分割予定ラインに沿って少なくとも該デバイス層を個々のデバイスに分割する分割溝を形成するデバイス層分割ステップと、該デバイス層分割ステップを実施した後、該レーザビーム吸収層で吸収される波長のレーザビームを該基材側から照射し、該デバイスを該基材上からリフトオフするリフトオフステップと、を備えたことを特徴とする。
前記デバイスの製造方法において、該リフトオフステップを実施する前に該デバイス層表面に移設用部材を配設する移設用部材配設ステップと、を備えても良い。
本発明は、デバイス層のみからなるデバイスを製造する新規なプロセスを実現することができるという効果を奏する。
図１は、実施形態１に係るデバイスの製造方法の加工対象のウェーハの斜視図である。 図２は、図１に示されたウェーハの断面図である。 図３は、実施形態１に係るデバイスの製造方法の流れを示すフローチャートである。 図４は、図３に示されたデバイスの製造方法のデバイス層分割ステップを模式的に示す斜視図である。 図５は、図３に示されたデバイスの製造方法のデバイス層分割ステップ後のウェーハを模式的に示す断面図である。 図６は、図３に示されたデバイスの製造方法の移設用部材配設ステップ後のウェーハを模式的に示す断面図である。 図７は、図３に示されたデバイスの製造方法のリフトオフステップにおいてレーザビームを照射する状態を模式的に示す断面図である。 図８は、図３に示されたデバイスの製造方法のリフトオフステップのレーザビームの集光点の軌跡を示す平面図である。 図９は、図３に示されたデバイスの製造方法のリフトオフステップにおいて基材を除去する状態を模式的に示す断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態１〕
本発明の実施形態１に係るデバイスの製造方法を図面に基づいて説明する。図１は、実施形態１に係るデバイスの製造方法の加工対象のウェーハの斜視図である。図２は、図１に示されたウェーハの断面図である。図３は、実施形態１に係るデバイスの製造方法の流れを示すフローチャートである。
実施形態１に係るデバイスの製造方法は、図１に示されたウェーハ１の加工方法である。実施形態１に係るデバイスの製造方法の加工対象のウェーハ１は、図１及び図２に示すように、基材２と、基材２上に積層されたレーザビーム吸収層３と、レーザビーム吸収層３の上面３１に設けられたデバイス層４とを備えた円板状の半導体ウェーハ等のウェーハである。
実施形態１において、基材２は、シリコンにより構成され、円板状に形成されている。レーザビーム吸収層３は、樹脂により構成され、実施形態１では、ポリイミドにより構成されている。レーザビーム吸収層３は、基材２の表面２１の全面に亘って基材２上に積層されている。
デバイス層４は、図１に示すように、交差する複数の分割予定ライン５で区画された領域にデバイス６が形成されている。デバイス６は、例えば、ＩＣ（Integrated Circuit）、又はＬＳＩ（Large Scale Integration）等の集積回路、パワーデバイス、又はＭＥＭＳ（Micro Electro Mechanical Systems）である。
デバイス層４は、図２に示すように、レーザビーム吸収層３の上面３１上に形成された絶縁層７と、絶縁層７上に形成されたシリコン層８と、シリコン層８上に形成された再配線層９とを含む。絶縁層７は、ＳｉＯ２からなるＢＯＸ層（Buried Oxide Layer）と呼ばれるものである。シリコン層８は、シリコンにより構成されている。再配線層９は、デバイス６を構成するものである。
このように、実施形態１では、ウェーハ１は、レーザビーム吸収層３の上面３１上にデバイス層４を形成する所謂ＳＯＩ（Silicon on Insulator）ウェーハである。実施形態１では、ウェーハ１は、基材２及びレーザビーム吸収層３が除去され、分割予定ライン５に沿って個々のデバイス６に分割される。実施形態１では、個々に分割されるデバイス６は、デバイス層４のみで構成され、厚みが１０μｍ程度である。
前述したウェーハ１は、例えば、基材２上にレーザビーム吸収層３と絶縁層７とが順に積層されたシリコンウェーハと、シリコン層８となる基材上に再配線層９が積層されたシリコンウェーハとが貼り合わされることで製造される。また、ウェーハ１は、例えば、基材２上にレーザビーム吸収層３が積層されたシリコンウェーハと、シリコン層８となる基材の一方の面上に絶縁層７が積層され他方の面上に再配線層９が積層されたシリコンウェーハとが貼り合わされることで製造される。
実施形態１に係るデバイスの製造方法は、ウェーハ１の基材２及びレーザビーム吸収層３を除去し、分割予定ライン５に沿って分割して、個々のデバイス６を製造する方法である。デバイスの製造方法は、図３に示すように、ウェーハ準備ステップ１００１と、デバイス層分割ステップ１００２と、移設用部材配設ステップ１００３と、リフトオフステップ１００４と、デバイスピックアップステップ１００５とを備える。
（ウェーハ準備ステップ）
ウェーハ準備ステップ１００１は、前述した構成のウェーハを準備するステップである。ウェーハ準備ステップ１００１では、前述した構成のウェーハ１を準備する。
（デバイス層分割ステップ）
図４は、図３に示されたデバイスの製造方法のデバイス層分割ステップを模式的に示す斜視図である。図５は、図３に示されたデバイスの製造方法のデバイス層分割ステップ後のウェーハを模式的に示す断面図である。実施形態１において、デバイス層分割ステップ１００２は、分割予定ライン５に沿って少なくともデバイス層４を個々のデバイス６に分割する分割溝１０を形成するステップである。
実施形態１において、デバイス層分割ステップ１００２では、周知のマウンタが、図４に示すように、ウェーハ１の基材２の表面２１の裏側の裏面２２にウェーハ１よりも大径な円板状のテープ１１を貼着するとともに、テープ１１の外周縁に内径がウェーハ１の外径よりも大きな環状のフレーム１２を貼着して、ウェーハ１を環状のフレーム１２の内側の開口内に支持する。
実施形態１において、デバイス層分割ステップ１００２では、レーザ加工装置５０が、チャックテーブル５１の保持面５２にテープ１１を介してウェーハ１の基材２の裏面２２側を吸引保持する。実施形態１において、デバイス層分割ステップ１００２では、レーザ加工装置５０が、レーザビーム５３の集光点５４をデバイス層４に設定し、チャックテーブル５１をレーザビーム照射ユニット５５に対して分割予定ライン５に沿って相対的に移動させながらレーザビーム照射ユニット５５からウェーハ１に対して吸収性を有する波長のレーザビーム５３をウェーハ１の分割予定ライン５に照射して、ウェーハ１にアブレーション加工を施す。
実施形態１において、デバイス層分割ステップ１００２では、レーザ加工装置５０が、ウェーハ１の分割予定ライン５にアブレーション加工を施して、デバイス層４を個々のデバイス６毎に分割する分割溝１０を形成する。実施形態１において、デバイス層分割ステップ１００２では、レーザ加工装置５０は、図５に示すように、ウェーハ１の全ての分割予定ライン５に分割溝１０を形成する。なお、実施形態１では、分割溝１０は、デバイス層４とレーザビーム吸収層３とをデバイス６毎に分割している。
なお、実施形態１において、デバイス層分割ステップ１００２では、レーザ加工装置５０が、ウェーハ１の分割予定ライン５にアブレーション加工を施して分割溝１０を形成したが、本発明では、デバイス層分割ステップ１００２において、切削装置が、ウェーハ１のデバイス層４の分割予定ライン５に切削ブレードを切り込ませて分割溝１０を形成しても良い。また、本発明では、デバイス層分割ステップ１００２において、ウェーハ１のデバイス層４の分割予定ライン５にウェットエッチングやドライエッチング等のエッチングを施して分割溝１０を形成しても良い。
（移設用部材配設ステップ）
図６は、図３に示されたデバイスの製造方法の移設用部材配設ステップ後のウェーハを模式的に示す断面図である。移設用部材配設ステップ１００３は、リフトオフステップ１００４を実施する前にデバイス層４の表面４１に移設用部材１３を配設するステップである。
実施形態１において、移設用部材配設ステップ１００３では、ウェーハ１のデバイス層４の表面４１に外的刺激が付与されることにより接着力が低下する接着剤１４が塗布され、図６に示すように、接着剤１４に移設用部材１３が貼着されて、デバイス層４の表面２１に移設用部材１３が配設されるとともに、テープ１１が裏面３２から剥離される。なお、実施形態１において、外的刺激が付与されることは、例えば、紫外線が照射されること又は加熱されることである。
実施形態１では、移設用部材１３は、硬質な材質で構成され、ウェーハ１と同径の円板状に形成されている。実施形態１では、移設用部材１３は、ガラスにより構成されている。
また、本発明では、移設用部材１３は、デバイス層４の表面４１に液状樹脂（ディスコ社製、ResiFlat（登録商標））が塗布され、液状樹脂が硬化して形成されても良い。また、本発明では、移設用部材１３は、基材と糊層とからなる表面保護テープでも良く、金属、セラミクス、シリコン等の硬質な材料で構成された円板状のプレートを接着剤１４を介してデバイス層４の表面４１に配設してもよい。
（リフトオフステップ）
図７は、図３に示されたデバイスの製造方法のリフトオフステップにおいてレーザビームを照射する状態を模式的に示す断面図である。図８は、図３に示されたデバイスの製造方法のリフトオフステップのレーザビームの集光点の軌跡を示す平面図である。図９は、図３に示されたデバイスの製造方法のリフトオフステップにおいて基材を除去する状態を模式的に示す断面図である。
リフトオフステップ１００４は、デバイス層分割ステップ１００２を実施した後、レーザビーム吸収層３で吸収される波長のレーザビーム７３を基材２側から照射し、デバイス６を基材２上からリフトオフするステップである。実施形態１において、リフトオフステップ１００４では、レーザ加工装置７０が、吸引路７６に設けられた開閉弁７７を開き、吸引源７８によりチャックテーブル７１の保持面７２を吸引して、チャックテーブル７１の保持面７２に移設用部材１３を介して、ウェーハ１のデバイス層４の表面４１側を吸引保持する。
実施形態１において、リフトオフステップ１００４では、レーザ加工装置７０が集光点７４をチャックテーブル７１に保持したウェーハ１のレーザビーム吸収層３に設定して、図７に示すように、レーザビーム照射ユニット７５から基材２に対して透過性を有しレーザビーム吸収層３で吸収される波長のパルス状のレーザビーム７３をウェーハ１の基材２側からレーザビーム吸収層３に照射する。
リフトオフステップ１００４では、レーザ加工装置７０が、図８に示すように、最初に集光点７４をウェーハ１即ちレーザビーム吸収層３の最外縁に位置付け、集光点７４が最外縁から周方向に移動しながら徐々に中心に向かうスパイラル状の軌跡７９上を移動するように、レーザビーム７３の集光点７４とチャックテーブル７１とを相対的に移動させながらパルス状のレーザビーム７３を照射する。
パルス状のレーザビーム７３は、基材２に対しては透過性を有しレーザビーム吸収層３に対しては吸収性を有する波長を有する。これにより、リフトオフステップ１００４では、レーザビーム７３が照射されたレーザビーム吸収層３が破壊され、ガスを発生する。実施形態１において、リフトオフステップ１００４では、図９に示すように、基材２をウェーハ１のデバイス層４の表面４１の裏側の裏面４２即ち絶縁層７から剥離して、デバイス層４即ちデバイス６から基材２を除去する。なお、実施形態１では、レーザビーム７３の波長は、１０６４ｎｍである。
（デバイスピックアップステップ）
デバイスピックアップステップ１００５は、リフトオフステップ１００４を実施した後、移設用部材１３から個片化されたデバイス６をピックアップするステップである。
実施形態１において、デバイスピックアップステップ１００５では、接着剤１４に外的刺激を付与して、接着剤１４の接着力を低下させる。実施形態１において、デバイスピックアップステップ１００５では、接着剤１４の接着力を低下させた後、図示しないピッカーがデバイス６を吸引保持するなどして、移設用部材１３からデバイス６を一つずつピックアップする。
なお、本発明において、デバイスピックアップステップ１００５では、デバイス層４の裏面側にテープ等を貼着して、デバイス６を転写してからピックアップしても良い。また、本発明において、デバイスピックアップステップ１００５では、移設用部材１３をデバイス６毎に分割して、個片化された移設用部材１３とともにデバイス６をピックアップしても良い。
以上、説明した実施形態１に係るデバイスの製造方法は、ウェーハ準備ステップ１００１において基材２と基材２上に積層されたレーザビーム吸収層３とレーザビーム吸収層３の上面３１に交差するに交差する複数の分割予定ライン５で区画された領域にデバイス６が形成されたデバイス層４を備えたウェーハ１を準備し、デバイス層分割ステップ１００２においてデバイス層４を分割した後、リフトオフステップ１００４においてレーザビーム吸収層３で吸収される波長のレーザビーム７３を基材２側から照射することでレーザビーム７３をレーザビーム吸収層３で吸収させて基材２をデバイス層４の裏面４２から除去する。リフトオフステップ１００４後には、ウェーハ１は、デバイス層４のみからなる個々のデバイス６に個片化されることとなる。その結果、実施形態１に係るデバイスの製造方法は、デバイス層４のみからなるデバイス６を製造する新規なプロセスを実現することができるという効果を奏する。
なお、本発明は、上記実施形態等に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
１ ウェーハ
２ 基材
３ レーザビーム吸収層
４ デバイス層
５ 分割予定ライン
６ デバイス
１０ 分割溝
１３ 移設用部材
３１ 上面
４１ 表面
７３ レーザビーム
１００１ ウェーハ準備ステップ
１００２ デバイス層分割ステップ
１００３ 移設用部材配設ステップ
１００４ リフトオフステップ
１００５ デバイスピックアップステップ

Claims (2)

  1. デバイスの製造方法であって、
    基材と、該基材上に積層されたレーザビーム吸収層と、該レーザビーム吸収層の上面で交差する複数の分割予定ラインで区画された領域にデバイスが形成されたデバイス層を備えたウェーハを準備するウェーハ準備ステップと、
    該分割予定ラインに沿って少なくとも該デバイス層を個々のデバイスに分割する分割溝を形成するデバイス層分割ステップと、
    該デバイス層分割ステップを実施した後、該レーザビーム吸収層で吸収される波長のレーザビームを該基材側から照射し、該デバイスを該基材上からリフトオフするリフトオフステップと、を備えたデバイスの製造方法。
  2. 該リフトオフステップを実施する前に該デバイス層表面に移設用部材を配設する移設用部材配設ステップと、を備えた請求項１に記載のデバイスの製造方法。
JP2021099660A 2021-06-15 2021-06-15 デバイスの製造方法 Pending JP2022191043A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021099660A JP2022191043A (ja) 2021-06-15 2021-06-15 デバイスの製造方法
KR1020220068597A KR20220168156A (ko) 2021-06-15 2022-06-07 디바이스 칩의 제조 방법
CN202210644521.5A CN115483155A (zh) 2021-06-15 2022-06-09 器件芯片的制造方法
TW111121647A TW202314817A (zh) 2021-06-15 2022-06-10 元件晶片的製造方法
US17/806,832 US20220399235A1 (en) 2021-06-15 2022-06-14 Manufacturing method for device chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021099660A JP2022191043A (ja) 2021-06-15 2021-06-15 デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2022191043A true JP2022191043A (ja) 2022-12-27

Family

ID=84390559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021099660A Pending JP2022191043A (ja) 2021-06-15 2021-06-15 デバイスの製造方法

Country Status (5)

Country Link
US (1) US20220399235A1 (ja)
JP (1) JP2022191043A (ja)
KR (1) KR20220168156A (ja)
CN (1) CN115483155A (ja)
TW (1) TW202314817A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165858A (ja) * 2005-12-09 2007-06-28 Samsung Electro Mech Co Ltd 垂直構造の窒化物半導体素子の製造方法
JP2007534164A (ja) * 2004-03-29 2007-11-22 ジェイピー・サーセル・アソシエイツ・インコーポレーテッド 材料層の分離方法
JP2012129457A (ja) * 2010-12-17 2012-07-05 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP2019075480A (ja) * 2017-10-17 2019-05-16 株式会社ディスコ リフトオフ方法
JP2020035829A (ja) * 2018-08-28 2020-03-05 株式会社ディスコ 光デバイスウェーハの加工方法
JP2020186157A (ja) * 2019-05-17 2020-11-19 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123835A (ja) * 2007-11-13 2009-06-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP4793468B2 (ja) * 2009-03-31 2011-10-12 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2010283084A (ja) * 2009-06-03 2010-12-16 Disco Abrasive Syst Ltd ウエーハの加工方法
US8679280B2 (en) * 2010-05-27 2014-03-25 International Business Machines Corporation Laser ablation of adhesive for integrated circuit fabrication
JP6349175B2 (ja) * 2014-07-14 2018-06-27 株式会社ディスコ リフトオフ方法及び超音波ホーン
US10326040B1 (en) * 2018-02-22 2019-06-18 Facebook Technologies, Llc Washable mold for conformable layer formation on semiconductor devices
JP2021005621A (ja) 2019-06-26 2021-01-14 株式会社ディスコ ウエーハの加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534164A (ja) * 2004-03-29 2007-11-22 ジェイピー・サーセル・アソシエイツ・インコーポレーテッド 材料層の分離方法
JP2007165858A (ja) * 2005-12-09 2007-06-28 Samsung Electro Mech Co Ltd 垂直構造の窒化物半導体素子の製造方法
JP2012129457A (ja) * 2010-12-17 2012-07-05 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP2019075480A (ja) * 2017-10-17 2019-05-16 株式会社ディスコ リフトオフ方法
JP2020035829A (ja) * 2018-08-28 2020-03-05 株式会社ディスコ 光デバイスウェーハの加工方法
JP2020186157A (ja) * 2019-05-17 2020-11-19 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体の製造方法

Also Published As

Publication number Publication date
US20220399235A1 (en) 2022-12-15
CN115483155A (zh) 2022-12-16
KR20220168156A (ko) 2022-12-22
TW202314817A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
JP6189700B2 (ja) ウエーハの加工方法
CN106992150A (zh) 晶片的加工方法
TWI703625B (zh) 晶圓的加工方法
JP2011181822A (ja) 半導体装置の製造方法
CN111710646B (zh) 一种多晶圆划片方法及半导体结构
TW201935549A (zh) 晶圓之加工方法
JP6385727B2 (ja) 貼り合わせウェーハ形成方法
JP2005167024A (ja) 半導体装置及びその製造方法
JP2020027888A (ja) キャリア板の除去方法
JP6298720B2 (ja) 積層デバイスの製造方法
CN110197794B (zh) 剥离方法
JPWO2020174529A1 (ja) 半導体素子の製造方法
JP4768963B2 (ja) ウェハの転写方法
JP2022191043A (ja) デバイスの製造方法
JP7171138B2 (ja) デバイスチップの製造方法
JP7262903B2 (ja) キャリア板の除去方法
JP7262904B2 (ja) キャリア板の除去方法
JP2022191941A (ja) デバイスの製造方法
JP6318016B2 (ja) 積層デバイスの製造方法
JP7132710B2 (ja) ウェーハの加工方法
US20230142902A1 (en) Trim free wafer bonding methods and devices
JP2024031485A (ja) デバイスチップの製造方法
JP2024058321A (ja) ウエーハの加工方法
JP2024090695A (ja) ウエーハの加工方法
JP2024101316A (ja) 被加工物の処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250612