JP2022165287A - 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム - Google Patents
基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム Download PDFInfo
- Publication number
- JP2022165287A JP2022165287A JP2021070590A JP2021070590A JP2022165287A JP 2022165287 A JP2022165287 A JP 2022165287A JP 2021070590 A JP2021070590 A JP 2021070590A JP 2021070590 A JP2021070590 A JP 2021070590A JP 2022165287 A JP2022165287 A JP 2022165287A
- Authority
- JP
- Japan
- Prior art keywords
- film
- recess
- precursor
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
- H10D62/118—Nanostructure semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
- C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
- C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
(a)上面および側面が第1元素を含む第1材料により構成され、底面が前記第1元素とは異なる第2元素を含む第2材料により構成された凹部が表面に設けられた基板に対して、前駆物質を供給することで、前記凹部の前記第1材料の表面に前記前駆物質を構成する分子の分子構造の少なくとも一部を吸着させて、前記第1材料の表面に成膜抑制層を形成する工程と、
(b)前記第1材料の表面に前記成膜抑制層が形成された前記基板に対して、成膜物質を供給することで、前記凹部の前記第2材料の表面上に膜を成長させる工程と、
を行う技術が提供される。
以下、本開示の一態様について、主に、図1~図4、図5(a)~図5(d)を参照しつつ説明する。なお、以下の説明において用いられる図面は、いずれも模式的なものであり、図面に示される、各要素の寸法の関係、各要素の比率等は、現実のものとは必ずしも一致していない。また、複数の図面の相互間においても、各要素の寸法の関係、各要素の比率等は必ずしも一致していない。
図1に示すように、処理炉202は温度調整器(加熱部)としてのヒータ207を有する。ヒータ207は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ207は、ガスを熱で活性化(励起)させる活性化機構(励起部)としても機能する。
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ200の表面に設けられた凹部内を埋め込むように、凹部内に膜を形成する処理シーケンス例について、主に、図4、図5(a)~図5(d)を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ121により制御される。
上面および側面が第1元素を含む第1材料により構成され、底面が第1元素とは異なる第2元素を含む第2材料により構成された凹部が表面に設けられたウエハ200に対して、前駆物質を供給することで、凹部の第1材料の表面に前駆物質を構成する分子の分子構造の少なくとも一部を吸着させて、第1材料の表面に成膜抑制層を形成するステップAと、
第1材料の表面に成膜抑制層が形成されたウエハ200に対して、成膜物質を供給することで、凹部の第2材料の表面上に膜を成長させるステップBと、を有する。
ウエハ200に対して成膜物質として原料を供給するステップB1と、
ウエハ200に対して成膜物質として反応体として酸化剤を供給するステップB2と、
を非同時に行うサイクルを所定回数行う。これにより、凹部の底面を起点として膜を成長させ、凹部内に膜をボトムアップ成長させて、凹部内を膜により埋め込む。
複数枚のウエハ200がボート217に装填(ウエハチャージ)されると、シャッタ開閉機構115sによりシャッタ219sが移動させられて、マニホールド209の下端開口が開放される(シャッタオープン)。その後、図1に示すように、複数枚のウエハ200を支持したボート217は、ボートエレベータ115によって持ち上げられて処理室201内へ搬入(ボートロード)される。この状態で、シールキャップ219は、Oリング220bを介してマニホールド209の下端をシールした状態となる。
処理室201内、すなわち、ウエハ200が存在する空間が所望の圧力(真空度)となるように、真空ポンプ246によって真空排気(減圧排気)される。この際、処理室201内の圧力は圧力センサ245で測定され、この測定された圧力情報に基づきAPCバルブ244がフィードバック制御される。また、処理室201内のウエハ200が所望の処理温度となるように、ヒータ207によって加熱される。この際、処理室201内が所望の温度分布となるように、温度センサ263が検出した温度情報に基づきヒータ207への通電具合がフィードバック制御される。また、回転機構267によるウエハ200の回転を開始する。処理室201内の排気、ウエハ200の加熱および回転は、いずれも、少なくともウエハ200に対する処理が終了するまでの間は継続して行われる。
その後、ウエハ200に対してエッチング剤を供給する。
処理温度:室温(25℃)~200℃、好ましくは50~150℃
処理圧力:10~13332Pa、20~1333Pa
エッチング剤供給流量:0.5~5slm、好ましくは0.5~2slm
エッチング剤供給時間:1~120分、好ましくは1~60分
不活性ガス供給流量(ガス供給管毎):0~20slm
が例示される。
処理温度:室温(25℃)~500℃
処理圧力:1~30Pa
不活性ガス供給流量(ガス供給管毎):0.5~20slm
不活性ガス供給時間:1~120秒、好ましくは1~60秒
が例示される。
その後、ウエハ200に対して、反応物質として酸化剤(酸化ガス)を供給する。
処理温度:室温(25℃)~500℃、好ましくは室温~300℃
処理圧力:1~101325Pa、好ましくは1~13332Pa
酸化剤供給流量:0.1~10slm、好ましくは0.5~5slm
酸化剤供給時間:1~120分、好ましくは1~60分
触媒供給流量:0~10000sccm
不活性ガス供給流量(ガス供給管毎):0~20slm
が例示される。
第1材料(Si)の表面にOH終端を形成した後、上述のように処理室201内のパージを行う。このパージと並行してウエハ200を加熱し、アニールを行う。なお、上述のように、ウエハ200の加熱は、少なくともウエハ200に対する処理が終了するまでの間は継続して行われることから、酸化剤や触媒の供給を停止すると、アニールが開始されることとなる。
処理温度:100~500℃、好ましくは100~300℃
処理圧力:1~13332Pa、好ましくは1~1333Pa
不活性ガス供給流量(ガス供給管毎):0~20slm
アニール時間:1~120分、好ましくは1~60分
が例示される。
その後、ウエハ200に対して、前駆物質を供給する。
処理温度:室温(25℃)~500℃、好ましくは室温~250℃
処理圧力:5~1000Pa
前駆物質供給流量:1~3000sccm、好ましくは1~500sccm
前駆物質供給時間:1秒~120分、好ましくは30秒~60分
不活性ガス供給流量(ガス供給管毎):0~20slm
が例示される。
式1中、R1はXに直接結合する第1官能基を表し、R2はXに直接結合する第2官能基又はH原子を表し、Xは、C原子、Si原子、Ge原子、及び4価の金属原子からなる群より選択される4価の原子を表し、n1は1又は2を表し、m1は2又は3を表す。
その後、次のステップB1,B2を順次実行する。なお、これらのステップでは、ヒータ207の出力を調整し、ウエハ200の温度を、ステップAにおけるウエハ200の温度以下とした状態、好ましくは、ステップAにおけるウエハ200の温度よりも低くした状態を維持する。
このステップでは、処理室201内のウエハ200、すなわち、第1材料(Si)の表面に、選択的に、成膜抑制層を形成した後のウエハ200に対して、成膜物質として、原料(原料ガス)および触媒(触媒ガス)を供給する。
処理温度:室温(25℃)~120℃、好ましくは室温~90℃
処理圧力:133~1333Pa
原料供給流量:1~2000sccm
触媒供給流量:1~2000sccm
不活性ガス供給流量(ガス供給管毎):0~20000sccm
各ガス供給時間:1~60秒
が例示される。
ステップB1が終了した後、処理室201内のウエハ200、すなわち、第2材料(SiGe)の表面に、選択的に、第1層を形成した後のウエハ200に対して、成膜物質として、酸化剤(酸化ガス)および触媒(触媒ガス)を供給する。
処理温度:室温(25℃)~120℃、好ましくは室温~100℃
処理圧力:133~1333Pa
酸化剤供給流量:1~2000sccm
触媒供給流量:1~2000sccm
不活性ガス供給流量(ガス供給管毎):0~20000sccm
各ガス供給時間:1~60秒
が例示される。
上述のステップB1,B2を非同時に、すなわち、同期させることなく行うサイクルを所定回数(n回、nは1以上の整数)行うことにより、図5(b)に示すように、ウエハ200の表面における凹部の第1材料(Si)および第2材料(SiGe)のうち第2材料(SiGe)の表面に、選択的に(優先的に)、膜を成長させることができる。例えば、上述の原料、酸化剤、触媒を用いる場合、第2材料(SiGe)の表面に、膜として、SiOC膜またはSiO膜を、選択的に、成長させることができる。上述のサイクルは、複数回繰り返すことが好ましい。すなわち、1サイクルあたりに形成される第2層の厚さを所望の膜厚よりも薄くし、第2層を積層することで形成される膜の膜厚が所望の膜厚になるまで、上述のサイクルを複数回繰り返すことが好ましい。
成膜処理が終了した後、ウエハ200を加熱し、熱処理を行うことで、凹部内を埋め込むように形成された膜に対して、ポストトリートメント(PT)を行う。このとき、処理室201内の温度、すなわち、凹部内を埋め込むように膜が形成された後のウエハ200の温度を、ステップAやステップBにおけるウエハ200の温度以上とするように、好ましくは、ステップAやステップBにおけるウエハ200の温度よりも高くするように、ヒータ207の出力を調整する。PTを行うことにより、凹部内を埋め込むように形成された膜に含まれる不純物の除去や、欠陥の修復を行うことができる。また、PTにより、図5(d)に示すように、第1材料(Si)の表面、すなわち、凹部の上面や、凹部の側面と膜(SiOC)との界面における成膜抑制層の残基や残渣を脱離させることができる。なお、このステップを、処理室201内へ不活性ガスを供給した状態で行ってもよく、酸化剤(酸化ガス)等の反応性物質を供給した状態で行ってもよい。酸化剤等の反応性物質を供給する場合、凹部の上面や、凹部の側面と膜との界面における成膜抑制層の残基や残渣を脱離させる効果を高めることが可能となる。この場合の不活性ガスや酸化剤(酸化ガス)等の反応性物質をアシスト物質とも称する。
処理温度:120~1000℃、好ましくは400~700℃
処理圧力:1~120000Pa
処理時間:1~18000秒
アシスト物質供給流量:0~50slm
が例示される。
成膜処理が終了し、PTが完了した後、ノズル249a~249cのそれぞれからパージガスとしての不活性ガスを処理室201内へ供給し、排気口231aより排気する。これにより、処理室201内がパージされ、処理室201内に残留するガスや反応副生成物等が処理室201内から除去される(アフターパージ)。その後、処理室201内の雰囲気が不活性ガスに置換され(不活性ガス置換)、処理室201内の圧力が常圧に復帰される(大気圧復帰)。
その後、ボートエレベータ115によりシールキャップ219が下降され、マニホールド209の下端が開口される。そして、処理済のウエハ200が、ボート217に支持された状態でマニホールド209の下端から反応管203の外部に搬出(ボートアンロード)される。ボートアンロードの後は、シャッタ219sが移動させられ、マニホールド209の下端開口がOリング220cを介してシャッタ219sによりシールされる(シャッタクローズ)。処理済のウエハ200は、反応管203の外部に搬出された後、ボート217より取り出される(ウエハディスチャージ)。
本態様によれば、以下に示す1つ又は複数の効果が得られる。
本態様における基板処理シーケンスは、以下に示す変形例のように変更することができる。これらの変形例は、任意に組み合わせることができる。特に説明がない限り、各変形例の各ステップにおける処理手順、処理条件は、上述の基板処理シーケンスの各ステップにおける処理手順、処理条件と同様とすることができる。
以下に示す処理シーケンスのように、ウエハ200の表面状態によっては、ステップE(自然酸化膜除去)を省略するようにしてもよい。例えば、ウエハ200の表面に、図5(a)における第2材料(SiGe)と第1材料(Si)とが交互に積層されてなる積層構造を形成した後、ウエハ200の表面を、大気暴露しない場合や、大気暴露量が少ない場合や、大気暴露時間が短い場合等においては、第1材料の表面や第2材料の表面が適正な表面状態にある場合がある。このような場合は、ステップEを省略することができ、処理シーケンスを、ステップC(酸化)から開始することが可能となる。本変形例においても、上述の態様と同様の効果が得られる。また、ステップEを省略することで、トータルでの処理時間を短縮させることができ、生産性を向上させることが可能となる。
以下に示す処理シーケンスのように、ウエハ200の表面状態によっては、ステップE(自然酸化膜除去)およびステップC(酸化)を省略するようにしてもよい。例えば、ウエハ200の表面における第1材料(Si)と第2材料(SiGe)との表面に酸化膜が均一に形成されている場合は、ステップE,Cを省略することができ、処理シーケンスを、ステップD(ANL)から開始することが可能となる。本変形例においても、上述の態様と同様の効果が得られる。また、ステップE,Cを省略することで、トータルでの処理時間を短縮させることができ、生産性を向上させることが可能となる。
以下に示す処理シーケンスのように、ウエハ200の表面状態によっては、ステップE(自然酸化膜除去)、ステップC(酸化)、およびステップD(ANL)を省略するようにしてもよい。例えば、ウエハ200の表面における第1材料と第2材料との表面に酸化膜が均一に形成されている場合であって、ステップA(成膜抑制層形成)において、ウエハ200を、例えば100℃以上の温度となるように加熱する場合は、ステップAにおいて、第1材料の表面に形成されたSiO膜等の酸化膜を残留(維持)させつつ、第2材料の表面に形成されたGeO等の酸化物を昇華させて除去することができる。すなわち、ステップAにおいて、第1材料の表面に形成されたOH終端を残留(維持)させつつ、第2材料の表面に形成されたOH終端を除去することができる。この場合、ステップE,C,Dを省略することができ、処理シーケンスを、ステップAから開始することが可能となる。本変形例においても、上述の態様と同様の効果が得られる。また、ステップE,C,Dを省略することで、トータルでの処理時間を短縮させることができ、生産性を向上させることが可能となる。
以下に示す処理シーケンスのように、ステップB1では、ウエハ200に対して触媒を供給することなく、原料を単独で供給するようにしてもよい。また、ステップB2では、ウエハ200に対して触媒を供給することなく、酸化剤を単独で供給するようにしてもよい。ウエハ200に対して原料と触媒とを供給することで、低温下において、原料を構成する分子の分子構造の少なくとも一部の第2材料の表面への化学吸着を促進させることができる。また、ウエハ200に対して酸化剤と触媒とを供給することで、低温下において酸化レートを高めることができる。しかしながら、原料を構成する分子の分子構造の少なくとも一部の第2材料の表面への化学吸着や、酸化レートを、温度によって調整する場合等においては、触媒の供給を省略することができる。本変形例においても、上述の態様と同様の効果が得られる。
エッチング剤→酸化剤→ANL→前駆物質→(原料+触媒→酸化剤)×n→PT
エッチング剤→酸化剤→ANL→前駆物質→(原料→酸化剤)×n→PT
以下に示す処理シーケンスのように、ステップF(PT)を省略するようにしてもよい。例えば、凹部内を埋め込むように形成された膜に含まれる不純物等の量が許容範囲内である場合は、ステップFを省略することができる。また、凹部の上面や、凹部の側面と膜との界面への成膜抑制層等の残留が許容される場合や、凹部の上面や、凹部の側面と膜との界面における成膜抑制層の残基や残渣等の量が許容範囲内である場合も、ステップFを省略することができる。また、凹部の上面や、凹部の側面と膜との界面における成膜抑制層等が成膜処理の各ステップにおける反応により除去される場合は、ステップFを省略することができる。本変形例においても、上述の態様と同様の効果が得られる。また、ステップFを省略することで、トータルでの処理時間を短縮させることができ、生産性を向上させることが可能となる。
以上、本開示の態様を具体的に説明した。しかしながら、本開示は上述の態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
Claims (20)
- (a)上面および側面が第1元素を含む第1材料により構成され、底面が前記第1元素とは異なる第2元素を含む第2材料により構成された凹部が表面に設けられた基板に対して、前駆物質を供給することで、前記凹部の前記第1材料の表面に前記前駆物質を構成する分子の分子構造の少なくとも一部を吸着させて、前記第1材料の表面に成膜抑制層を形成する工程と、
(b)前記第1材料の表面に前記成膜抑制層が形成された前記基板に対して、成膜物質を供給することで、前記凹部の前記第2材料の表面上に膜を成長させる工程と、
を有する半導体装置の製造方法。 - (a)を行う前の前記第1材料の表面には水酸基終端が形成されている請求項1に記載の半導体装置の製造方法。
- (a)を行う前の前記第1材料の表面における水酸基終端の量は、(a)を行う前の前記第2材料の表面における水酸基終端の量よりも多い請求項2に記載の半導体装置の製造方法。
- (a)を行う前の前記第2材料の表面には水酸基終端が形成されていない請求項2に記載の半導体装置の製造方法。
- (c)(a)を行う前に、前記第1材料の表面に水酸基終端を形成する工程を、さらに有する請求項1~4のいずれか1項に記載の半導体装置の製造方法。
- (c)では、前記基板に対して反応物質を供給し、前記第1材料の表面を酸化させて前記第1材料の表面に水酸基終端を形成する請求項5に記載の半導体装置の製造方法。
- (c)では、前記第2材料の表面に水酸基終端が形成され、
(d)(c)を行った後、(a)を行う前に、前記第2材料の表面に形成された水酸基終端を除去する工程を、さらに有する請求項5または6に記載の半導体装置の製造方法。 - (c)では、前記第2材料の表面が酸化されて前記第2材料の表面に水酸基終端が形成され、
(d)では、前記基板を加熱し、前記第2材料の表面に形成された酸化物を昇華させることで、前記第2材料の表面に形成された水酸基終端を除去する請求項7に記載の半導体装置の製造方法。 - (c)では、前記第1材料の表面に形成された水酸基終端を残留させつつ、前記第2材料の表面に形成された水酸基終端を除去する請求項7または8に記載の半導体装置の製造方法。
- (e)(c)を行う前に、前記第1材料および前記第2材料の表面における自然酸化膜を除去する工程を、さらに有する請求項5~9のいずれか1項に記載の半導体装置の製造方法。
- (b)では、前記凹部の前記第2材料の表面上に膜を成長させることで、前記凹部内に前記膜をボトムアップ成長させて、前記凹部内を前記膜により埋め込む請求項1~10のいずれか1項に記載の半導体装置の製造方法。
- (b)では、
(b1)前記基板に対して前記成膜物質として原料を供給する工程と、
(b2)前記基板に対して前記成膜物質として反応体を供給する工程と、
を非同時に行うサイクルを所定回数行う請求項1~11のいずれか1項に記載の半導体装置の製造方法。 - (b1)および(b2)のうち少なくもともいずれかでは、前記基板に対して前記成膜物質として、さらに、触媒を供給する請求項12に記載の半導体装置の製造方法。
- 前記第2材料は、さらに、前記第1元素を含む請求項1~13のいずれか1項に記載の半導体装置の製造方法。
- 前記第1元素はシリコンであり、前記第2元素はゲルマニウムである請求項1~14のいずれか1項に記載の半導体装置の製造方法。
- 前記第1材料はシリコンであり、前記第2材料はシリコンゲルマニウムである請求項1~15のいずれか1項に記載の半導体装置の製造方法。
- (b)では、前記膜として、シリコン、酸素、および炭素を含む膜を成長させる請求項1~16のいずれか1項に記載の半導体装置の製造方法。
- (a)上面および側面が第1元素を含む第1材料により構成され、底面が前記第1元素とは異なる第2元素を含む第2材料により構成された凹部が表面に設けられた基板に対して、前駆物質を供給することで、前記凹部の前記第1材料の表面に前記前駆物質を構成する分子の分子構造の少なくとも一部を吸着させて、前記第1材料の表面に成膜抑制層を形成する工程と、
(b)前記第1材料の表面に前記成膜抑制層が形成された前記基板に対して、成膜物質を供給することで、前記凹部の前記第2材料の表面上に膜を成長させる工程と、
を有する基板処理方法。 - 基板が処理される処理室と、
前記処理室内へ前駆物質を供給する前駆物質供給系と、
前記処理室内へ成膜物質を供給する成膜物質供給系と、
前記処理室内において、
(a)上面および側面が第1元素を含む第1材料により構成され、底面が前記第1元素とは異なる第2元素を含む第2材料により構成された凹部が表面に設けられた基板に対して、前記前駆物質を供給することで、前記凹部の前記第1材料の表面に前記前駆物質を構成する分子の分子構造の少なくとも一部を吸着させて、前記第1材料の表面に成膜抑制層を形成する処理と、
(b)前記第1材料の表面に前記成膜抑制層が形成された前記基板に対して、前記成膜物質を供給することで、前記凹部の前記第2材料の表面上に膜を成長させる処理と、を行わせるように、前記前駆物質供給系および前記成膜物質供給系を制御することが可能なよう構成される制御部と、
を有する基板処理装置。 - (a)上面および側面が第1元素を含む第1材料により構成され、底面が前記第1元素とは異なる第2元素を含む第2材料により構成された凹部が表面に設けられた基板に対して、前駆物質を供給することで、前記凹部の前記第1材料の表面に前記前駆物質を構成する分子の分子構造の少なくとも一部を吸着させて、前記第1材料の表面に成膜抑制層を形成する手順と、
(b)前記第1材料の表面に前記成膜抑制層が形成された前記基板に対して、成膜物質を供給することで、前記凹部の前記第2材料の表面上に膜を成長させる手順と、
をコンピュータによって基板処理装置に実行させるプログラム。
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021070590A JP7305700B2 (ja) | 2021-04-19 | 2021-04-19 | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
TW112138194A TW202417671A (zh) | 2021-04-19 | 2022-01-27 | 處理方法、半導體裝置之製造方法、處理裝置及程式 |
TW111103484A TWI821885B (zh) | 2021-04-19 | 2022-01-27 | 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 |
CN202210132429.0A CN115224102A (zh) | 2021-04-19 | 2022-02-14 | 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质 |
EP22162524.7A EP4080548A1 (en) | 2021-04-19 | 2022-03-16 | Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and program |
EP25159603.7A EP4538414A3 (en) | 2021-04-19 | 2022-03-16 | Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and program |
US17/697,533 US11626280B2 (en) | 2021-04-19 | 2022-03-17 | Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium |
KR1020220033116A KR102753914B1 (ko) | 2021-04-19 | 2022-03-17 | 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 |
US18/081,277 US11935742B2 (en) | 2021-04-19 | 2022-12-14 | Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium |
JP2023105614A JP7640620B2 (ja) | 2021-04-19 | 2023-06-28 | 処理方法、半導体装置の製造方法、処理装置、およびプログラム |
US18/422,641 US12283478B2 (en) | 2021-04-19 | 2024-01-25 | Processing method, method of manufacturing semiconductor device, processing apparatus, and recording medium |
KR1020250002699A KR20250011989A (ko) | 2021-04-19 | 2025-01-08 | 처리 방법, 반도체 장치의 제조 방법, 처리 장치 및 프로그램 |
JP2025025825A JP2025076518A (ja) | 2021-04-19 | 2025-02-20 | 処理方法、半導体装置の製造方法、処理装置、およびプログラム |
US19/095,859 US20250226204A1 (en) | 2021-04-19 | 2025-03-31 | Processing method, method of manufacturing semiconductor device, processing apparatus, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021070590A JP7305700B2 (ja) | 2021-04-19 | 2021-04-19 | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023105614A Division JP7640620B2 (ja) | 2021-04-19 | 2023-06-28 | 処理方法、半導体装置の製造方法、処理装置、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022165287A true JP2022165287A (ja) | 2022-10-31 |
JP7305700B2 JP7305700B2 (ja) | 2023-07-10 |
Family
ID=81326236
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021070590A Active JP7305700B2 (ja) | 2021-04-19 | 2021-04-19 | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
JP2023105614A Active JP7640620B2 (ja) | 2021-04-19 | 2023-06-28 | 処理方法、半導体装置の製造方法、処理装置、およびプログラム |
JP2025025825A Pending JP2025076518A (ja) | 2021-04-19 | 2025-02-20 | 処理方法、半導体装置の製造方法、処理装置、およびプログラム |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023105614A Active JP7640620B2 (ja) | 2021-04-19 | 2023-06-28 | 処理方法、半導体装置の製造方法、処理装置、およびプログラム |
JP2025025825A Pending JP2025076518A (ja) | 2021-04-19 | 2025-02-20 | 処理方法、半導体装置の製造方法、処理装置、およびプログラム |
Country Status (6)
Country | Link |
---|---|
US (4) | US11626280B2 (ja) |
EP (2) | EP4538414A3 (ja) |
JP (3) | JP7305700B2 (ja) |
KR (2) | KR102753914B1 (ja) |
CN (1) | CN115224102A (ja) |
TW (2) | TW202417671A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7305700B2 (ja) * | 2021-04-19 | 2023-07-10 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
JP7374961B2 (ja) * | 2021-07-27 | 2023-11-07 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160163725A1 (en) * | 2014-12-04 | 2016-06-09 | SanDisk Technologies, Inc. | Selective floating gate semiconductor material deposition in a three-dimensional memory structure |
WO2017199570A1 (ja) * | 2016-05-20 | 2017-11-23 | 株式会社日立国際電気 | クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム |
US20180166270A1 (en) * | 2016-12-09 | 2018-06-14 | Wonik Ips Co., Ltd. | Method of depositing a thin film |
JP2019500756A (ja) * | 2016-01-05 | 2019-01-10 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 半導体アプリケーション用の水平ゲートオールアラウンドデバイスのためのナノワイヤ製造方法 |
JP2019121777A (ja) * | 2017-12-28 | 2019-07-22 | 東京応化工業株式会社 | 表面処理方法、表面処理剤、及び基板上に領域選択的に製膜する方法 |
JP2019192793A (ja) * | 2018-04-25 | 2019-10-31 | 東京エレクトロン株式会社 | 成膜装置、及び成膜方法 |
JP2020056104A (ja) * | 2018-10-02 | 2020-04-09 | エーエスエム アイピー ホールディング ビー.ブイ. | 選択的パッシベーションおよび選択的堆積 |
JP2020515082A (ja) * | 2017-01-24 | 2020-05-21 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 誘電体膜の選択的堆積のための方法及び装置 |
JP2020534683A (ja) * | 2017-09-19 | 2020-11-26 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 酸化ケイ素上における誘電体の選択的堆積のための方法 |
JP2022500867A (ja) * | 2018-09-17 | 2022-01-04 | アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated | 誘電体材料の堆積方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6391785B1 (en) | 1999-08-24 | 2002-05-21 | Interuniversitair Microelektronica Centrum (Imec) | Method for bottomless deposition of barrier layers in integrated circuit metallization schemes |
US7625820B1 (en) | 2006-06-21 | 2009-12-01 | Novellus Systems, Inc. | Method of selective coverage of high aspect ratio structures with a conformal film |
JP6155063B2 (ja) | 2013-03-19 | 2017-06-28 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及びプログラム |
JP6100854B2 (ja) | 2014-11-19 | 2017-03-22 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム |
JP6436887B2 (ja) | 2015-09-30 | 2018-12-12 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム |
WO2017083469A1 (en) * | 2015-11-13 | 2017-05-18 | Applied Materials, Inc. | Techniques for filling a structure using selective surface modification |
US10378105B2 (en) | 2016-05-31 | 2019-08-13 | Tokyo Electron Limited | Selective deposition with surface treatment |
TWI850084B (zh) * | 2017-06-14 | 2024-07-21 | 美商應用材料股份有限公司 | 用於達成無缺陷自組裝單層的晶圓處理設備 |
US10269571B2 (en) * | 2017-07-12 | 2019-04-23 | Applied Materials, Inc. | Methods for fabricating nanowire for semiconductor applications |
US10651291B2 (en) * | 2017-08-18 | 2020-05-12 | Globalfoundries Inc. | Inner spacer formation in a nanosheet field-effect transistor |
JP6752976B2 (ja) | 2017-08-22 | 2020-09-09 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
US10553679B2 (en) * | 2017-12-07 | 2020-02-04 | International Business Machines Corporation | Formation of self-limited inner spacer for gate-all-around nanosheet FET |
US10535733B2 (en) * | 2018-01-11 | 2020-01-14 | International Business Machines Corporation | Method of forming a nanosheet transistor |
JP2019204815A (ja) * | 2018-05-21 | 2019-11-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
US10593695B1 (en) * | 2018-10-17 | 2020-03-17 | Micron Technology, Inc. | Integrated assemblies having charge-trapping material arranged in vertically-spaced segments, and methods of forming integrated assemblies |
US10832907B2 (en) * | 2019-02-15 | 2020-11-10 | International Business Machines Corporation | Gate-all-around field-effect transistor devices having source/drain extension contacts to channel layers for reduced parasitic resistance |
JP6960953B2 (ja) * | 2019-03-20 | 2021-11-05 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム |
JP7023905B2 (ja) * | 2019-08-30 | 2022-02-22 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム |
JP2021040060A (ja) | 2019-09-04 | 2021-03-11 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理システム、およびプログラム |
JP2021052034A (ja) | 2019-09-20 | 2021-04-01 | 東京エレクトロン株式会社 | 金属酸化物膜の形成方法及び成膜装置 |
JP7305700B2 (ja) * | 2021-04-19 | 2023-07-10 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
-
2021
- 2021-04-19 JP JP2021070590A patent/JP7305700B2/ja active Active
-
2022
- 2022-01-27 TW TW112138194A patent/TW202417671A/zh unknown
- 2022-01-27 TW TW111103484A patent/TWI821885B/zh active
- 2022-02-14 CN CN202210132429.0A patent/CN115224102A/zh active Pending
- 2022-03-16 EP EP25159603.7A patent/EP4538414A3/en active Pending
- 2022-03-16 EP EP22162524.7A patent/EP4080548A1/en active Pending
- 2022-03-17 KR KR1020220033116A patent/KR102753914B1/ko active Active
- 2022-03-17 US US17/697,533 patent/US11626280B2/en active Active
- 2022-12-14 US US18/081,277 patent/US11935742B2/en active Active
-
2023
- 2023-06-28 JP JP2023105614A patent/JP7640620B2/ja active Active
-
2024
- 2024-01-25 US US18/422,641 patent/US12283478B2/en active Active
-
2025
- 2025-01-08 KR KR1020250002699A patent/KR20250011989A/ko active Pending
- 2025-02-20 JP JP2025025825A patent/JP2025076518A/ja active Pending
- 2025-03-31 US US19/095,859 patent/US20250226204A1/en active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160163725A1 (en) * | 2014-12-04 | 2016-06-09 | SanDisk Technologies, Inc. | Selective floating gate semiconductor material deposition in a three-dimensional memory structure |
JP2019500756A (ja) * | 2016-01-05 | 2019-01-10 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 半導体アプリケーション用の水平ゲートオールアラウンドデバイスのためのナノワイヤ製造方法 |
WO2017199570A1 (ja) * | 2016-05-20 | 2017-11-23 | 株式会社日立国際電気 | クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム |
JP2020188279A (ja) * | 2016-05-20 | 2020-11-19 | 株式会社Kokusai Electric | クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム |
US20180166270A1 (en) * | 2016-12-09 | 2018-06-14 | Wonik Ips Co., Ltd. | Method of depositing a thin film |
JP2020515082A (ja) * | 2017-01-24 | 2020-05-21 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 誘電体膜の選択的堆積のための方法及び装置 |
JP2020534683A (ja) * | 2017-09-19 | 2020-11-26 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 酸化ケイ素上における誘電体の選択的堆積のための方法 |
JP2019121777A (ja) * | 2017-12-28 | 2019-07-22 | 東京応化工業株式会社 | 表面処理方法、表面処理剤、及び基板上に領域選択的に製膜する方法 |
JP2019192793A (ja) * | 2018-04-25 | 2019-10-31 | 東京エレクトロン株式会社 | 成膜装置、及び成膜方法 |
JP2022500867A (ja) * | 2018-09-17 | 2022-01-04 | アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated | 誘電体材料の堆積方法 |
JP2020056104A (ja) * | 2018-10-02 | 2020-04-09 | エーエスエム アイピー ホールディング ビー.ブイ. | 選択的パッシベーションおよび選択的堆積 |
Also Published As
Publication number | Publication date |
---|---|
TWI821885B (zh) | 2023-11-11 |
EP4538414A2 (en) | 2025-04-16 |
JP7305700B2 (ja) | 2023-07-10 |
JP2023123717A (ja) | 2023-09-05 |
US20250226204A1 (en) | 2025-07-10 |
US20240170280A1 (en) | 2024-05-23 |
JP2025076518A (ja) | 2025-05-15 |
US11626280B2 (en) | 2023-04-11 |
JP7640620B2 (ja) | 2025-03-05 |
KR20220144311A (ko) | 2022-10-26 |
US20230123702A1 (en) | 2023-04-20 |
KR102753914B1 (ko) | 2025-01-14 |
CN115224102A (zh) | 2022-10-21 |
US11935742B2 (en) | 2024-03-19 |
EP4080548A1 (en) | 2022-10-26 |
EP4538414A3 (en) | 2025-07-02 |
KR20250011989A (ko) | 2025-01-22 |
US20220336213A1 (en) | 2022-10-20 |
TW202417671A (zh) | 2024-05-01 |
TW202242180A (zh) | 2022-11-01 |
US12283478B2 (en) | 2025-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7561896B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
JP7204718B2 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム | |
US20230183864A1 (en) | Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
JP7640620B2 (ja) | 処理方法、半導体装置の製造方法、処理装置、およびプログラム | |
JP7374961B2 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム | |
JP7688716B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
JP7654610B2 (ja) | 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置 | |
JP7664203B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
KR20240043091A (ko) | 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램 | |
JP2023085081A (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
JP7329021B2 (ja) | 半導体装置の製造方法、基板処理方法、基板処理システム、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7305700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |