[go: up one dir, main page]

JP2022156629A - Thermoelectric module and method for manufacturing thermoelectric module - Google Patents

Thermoelectric module and method for manufacturing thermoelectric module Download PDF

Info

Publication number
JP2022156629A
JP2022156629A JP2021060427A JP2021060427A JP2022156629A JP 2022156629 A JP2022156629 A JP 2022156629A JP 2021060427 A JP2021060427 A JP 2021060427A JP 2021060427 A JP2021060427 A JP 2021060427A JP 2022156629 A JP2022156629 A JP 2022156629A
Authority
JP
Japan
Prior art keywords
layer
multilayer film
thermoelectric
tin
thermoelectric module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021060427A
Other languages
Japanese (ja)
Inventor
秀斗 建部
Hideto Kempe
彰成 的場
Akinari MATOBA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ishikawa Prefecture
Hakusan Inc
Original Assignee
Ishikawa Prefecture
Hakusan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ishikawa Prefecture, Hakusan Inc filed Critical Ishikawa Prefecture
Priority to JP2021060427A priority Critical patent/JP2022156629A/en
Publication of JP2022156629A publication Critical patent/JP2022156629A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

To provide a thermoelectric module that can suppress the heating temperature of a diffusion treatment.SOLUTION: A thermoelectric module 1 includes a thermoelectric element, an electrode, and a multilayer film having conductivity disposed between the thermoelectric element and the electrode. The multilayer film includes a platinum layer mainly containing platinum, a tin layer mainly containing tin, a nickel layer mainly containing nickel, a palladium layer mainly containing palladium, and a gold layer mainly containing gold. The multilayer film is formed on the surface of the thermoelectric element by sputtering, and the thermoelectric element on which the multilayer film is formed is subjected to a diffusion treatment at a temperature of 150°C or more and 230°C or less.SELECTED DRAWING: Figure 2

Description

本発明は、熱電モジュール、及び、熱電モジュール製造方法に関する。 The present invention relates to a thermoelectric module and a thermoelectric module manufacturing method.

例えば、特許文献1にはP型またはN型の熱電素子と、前記P型またはN型の熱電素子と接合される電極と、前記P型またはN型の熱電素子と前記電極との間に設けられた中間層とを備えた熱電モジュールであって、前記中間層は、前記電極上に形成されたチタン層またはチタン合金層と、前記チタン層またはチタン合金層と前記熱電素子との間に設けられたアルミニウム層またはアルミニウム合金層とを備えたことを特徴とする熱電モジュールが開示されている。 For example, Patent Document 1 discloses a P-type or N-type thermoelectric element, an electrode joined to the P-type or N-type thermoelectric element, and a thermoelectric element provided between the P-type or N-type thermoelectric element and the electrode. and an intermediate layer formed on the electrode, wherein the intermediate layer is provided between the titanium layer or titanium alloy layer formed on the electrode and the titanium layer or titanium alloy layer and the thermoelectric element. A thermoelectric module is disclosed, characterized in that it comprises an aluminum or aluminum alloy layer coated with a

また、特許文献2には、一対の基板と、前記一対の基板の対向する面に形成された板状電極と、前記板状電極の間に接合された熱電素子と、前記熱電素子を外部の回路と電気的に接続するためのポスト電極またはリード線である外部配線部と、金属粒子を含むペーストの焼結体であるとともに前記板状電極と前記外部配線部とを接合する接合層と、を備え、前記接合層の界面には、接合対象との接合強度を向上させる接合強度向上層が形成されている、熱電モジュールが開示されている。 Further, Patent Document 2 describes a pair of substrates, plate-like electrodes formed on the surfaces of the pair of substrates facing each other, a thermoelectric element joined between the plate-like electrodes, and an external thermoelectric element. an external wiring portion that is a post electrode or a lead wire for electrically connecting to a circuit; a bonding layer that is a sintered body of paste containing metal particles and that bonds the plate-like electrode and the external wiring portion; and a bonding strength improving layer is formed on the interface of the bonding layer to improve the bonding strength with an object to be bonded.

特開2006-49736号公報JP-A-2006-49736 特開2015-18986号公報JP 2015-18986 A

本発明は、拡散処理の加熱温度を抑えることができる熱電モジュールを提供することを目的とする。 An object of the present invention is to provide a thermoelectric module capable of suppressing the heating temperature of diffusion treatment.

本発明に係る熱電モジュールは、熱電素子と、電極と、前記熱電素子と前記電極の間に配置され、導電性を有する多層膜とを有し、前記多層膜は、白金を主とする白金層と、錫を主とする錫層とを含む。 A thermoelectric module according to the present invention includes a thermoelectric element, an electrode, and a conductive multilayer film disposed between the thermoelectric element and the electrode, wherein the multilayer film is a platinum layer containing platinum as a main component. and a tin layer mainly composed of tin.

好適には、前記多層膜は、前記錫層の片面又は両面に積層した、金を主とする金層をさらに含む。 Preferably, the multilayer film further comprises a gold layer mainly composed of gold laminated on one or both sides of the tin layer.

好適には、前記熱電素子は、マグネシウムを含む熱電材料で構成されており、
前記錫層は、前記白金層より前記電極側に位置している。
Preferably, the thermoelectric element is made of a thermoelectric material containing magnesium,
The tin layer is positioned closer to the electrode than the platinum layer.

好適には、前記白金層及び前記錫層と、前記電極との間に、パラジウムを主とするパラジウム層と、前記錫層及び前記パラジウム層の間に、ニッケルを主とするニッケル層とをさらに含む。 Preferably, a palladium layer mainly containing palladium is further provided between the platinum layer and the tin layer and the electrodes, and a nickel layer mainly containing nickel is further provided between the tin layer and the palladium layer. include.

好適には、前記白金層は、前記熱電素子に積層しており、厚さ50nm以上200nm以下である。 Preferably, the platinum layer is stacked on the thermoelectric element and has a thickness of 50 nm or more and 200 nm or less.

好適には、前記錫層は、厚さ10nm以上500nm以下である。 Preferably, the tin layer has a thickness of 10 nm or more and 500 nm or less.

好適には、前記熱電素子は、多孔質な熱電材料で構成されており、前記ニッケル層は、厚さ200nm以上2000nm以下である。 Preferably, the thermoelectric element is made of a porous thermoelectric material, and the nickel layer has a thickness of 200 nm or more and 2000 nm or less.

好適には、前記多層膜は、はんだ層を介して前記電極と接合されており、前記多層膜は、前記パラジウム層と前記はんだ層の間に、金を主とする金層をさらに含む。 Preferably, the multilayer film is joined to the electrode via a solder layer, and the multilayer film further includes a gold layer mainly composed of gold between the palladium layer and the solder layer.

好適には、前記多層膜は、前記白金層、前記錫層、前記ニッケル層、前記パラジウム層、及び、前記金層のみからなる。 Preferably, the multilayer film consists of only the platinum layer, the tin layer, the nickel layer, the palladium layer and the gold layer.

また、本発明に係る熱電モジュール製造方法は、スパッタリングにより、熱電素子の表面に多層膜を形成する多層膜形成ステップと、前記多層膜を形成された前記熱電素子を、150℃以上230℃以下の温度で加熱する加熱ステップとを有し、前記多層膜形成ステップは、白金を主とする白金層と、錫を主とする錫層とを形成するステップを含む。 Further, a thermoelectric module manufacturing method according to the present invention includes a multilayer film forming step of forming a multilayer film on a surface of a thermoelectric element by sputtering; a heating step of heating at a temperature, wherein the multilayer film forming step includes forming a platinum layer mainly containing platinum and a tin layer mainly containing tin.

好適には、前記多層膜形成ステップは、パラジウムを主とするパラジウム層を形成するステップをさらに含み、加熱された前記多層膜と電極とを、はんだで接合する接合ステップとをさらに有する。 Preferably, the multilayer film forming step further includes a step of forming a palladium layer mainly containing palladium, and further includes a bonding step of soldering the heated multilayer film and the electrode.

本発明によれば、拡散処理の加熱温度を抑えることができる。 According to the present invention, the heating temperature for diffusion treatment can be suppressed.

本実施形態における熱電モジュール1の構成を例示する断面図である。1 is a cross-sectional view illustrating the configuration of a thermoelectric module 1 according to this embodiment; FIG. 多層膜20の構成を詳細に例示する図である。3 is a diagram illustrating in detail the configuration of a multilayer film 20; FIG. 本実施形態における熱電モジュール1の製造方法(S10)を説明するフローチャートである。4 is a flow chart illustrating a method (S10) for manufacturing the thermoelectric module 1 in this embodiment. 多層膜20の断面におけるSEM画像を例示する図である。4 is a diagram illustrating an SEM image of a cross section of the multilayer film 20; FIG. 多層膜20の断面における元素のマッピング分析を例示する図である。FIG. 4 is a diagram illustrating elemental mapping analysis in a cross section of the multilayer film 20; 実施例1及び実施例2における熱電モジュール1の接合試験結果を例示する図である。FIG. 3 is a diagram illustrating the results of a bonding test of thermoelectric modules 1 in Examples 1 and 2; 本実施形態における熱電モジュール1の変形例を例示する図である。It is a figure which illustrates the modification of the thermoelectric module 1 in this embodiment.

まず、本発明がなされた背景を説明する。
熱電変換モジュール(以下熱電モジュールと称呼する場合もある)は、熱電変換素子(以下熱電素子と称呼する場合もある)を直列に接続した集合体である。熱電素子を直列に接続する際には、熱電素子及び電極をはんだで接合することが多い。熱電素子及び電極をはんだで接合する場合、熱電素子に直接はんだを接触させて接合することが難しいことから、熱電素子の表面にメッキ等の表面処理を行って多層膜を形成し、接合しやすくしていた。
しかし、マグネシウムを含む多孔質の熱電材料において、メッキ処理を施したところ、熱電材料が劣化してしまい表面処理を行うことが困難であった。また、メッキ以外の方法として、熱電素子と電極との間に、アルミニウム箔、チタン、又はチタン基合金を挟んで加圧加熱し一体化させる方法、または、スパッタリングで拡散防止層を成膜した熱電素子と電極との間に、銅ボールを含む導電性粒子を含むペーストを挟んで加熱する方法がある。前述したいずれの方法でも、熱電素子と電極とを接合する接合部構造を形成する過程において、熱電素子に対して300~700℃程度の熱が加わるため材料が劣化し、機能低下や変質する懸念があった。また、表面処理を行い熱電素子及び電極を接合したとしても、材料表面に酸化被膜が形成されやすい熱電材料(例えば、MgGe系,MgSiGe系,MgSn系,MgB系,MgSb3系,MgAgSb系などのマグネシウム系材料)では、接合抵抗が高くなってしまう懸念があった。
そこで、上記事情を一着眼点にして本発明の実施形態を創作するに至った。本発明の実施形態によれば、拡散処理の加熱温度を300℃以下と比較的低温で行うことができ、かつ、接合抵抗の低減を実現することができる。
First, the background of the present invention will be described.
A thermoelectric conversion module (hereinafter also referred to as a thermoelectric module) is an assembly in which thermoelectric conversion elements (hereinafter also referred to as thermoelectric elements) are connected in series. When connecting thermoelectric elements in series, the thermoelectric elements and electrodes are often soldered together. When soldering a thermoelectric element and an electrode, it is difficult to directly contact the thermoelectric element with solder. Was.
However, when a magnesium-containing porous thermoelectric material is plated, the thermoelectric material deteriorates, making surface treatment difficult. In addition, as a method other than plating, an aluminum foil, titanium, or titanium-based alloy is sandwiched between the thermoelectric element and the electrode and pressurized and heated to integrate it, or a thermoelectric device in which a diffusion prevention layer is formed by sputtering There is a method in which a paste containing conductive particles including copper balls is sandwiched between the element and the electrode and heated. In any of the above-mentioned methods, in the process of forming the joint structure that joins the thermoelectric element and the electrode, heat of about 300 to 700 ° C is applied to the thermoelectric element, so the material deteriorates, and there is a concern that the function may deteriorate or deteriorate. was there. In addition, even if the thermoelectric element and the electrode are joined by surface treatment, thermoelectric materials (for example, Mg 2 Ge system, MgSiGe system, Mg 2 Sn system, MgB 2 system, Mg 2 Sb 3 -based, magnesium-based materials such as MgAgSb-based), there is a concern that the junction resistance will increase.
Therefore, the embodiment of the present invention has been created with the above circumstances as a point of focus. According to the embodiment of the present invention, the heating temperature of the diffusion treatment can be set to a relatively low temperature of 300° C. or less, and the junction resistance can be reduced.

以下、このような本発明の実施形態を図面を参照して説明する。
図1及び図2を参照し、本実施形態における熱電モジュール1の構成を説明する。
図1は、本実施形態における熱電モジュール1の構成を例示する断面図である。
図1に例示するように、熱電モジュール1は、熱電素子10と、多層膜20、電極30と、基板40と、はんだ層50とを有する。電極20及び熱電素子30は、多層膜40を介して電気的に接続している。
Hereinafter, such embodiments of the present invention will be described with reference to the drawings.
The configuration of a thermoelectric module 1 according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG.
FIG. 1 is a cross-sectional view illustrating the configuration of a thermoelectric module 1 according to this embodiment.
As illustrated in FIG. 1, the thermoelectric module 1 has a thermoelectric element 10, a multilayer film 20, electrodes 30, a substrate 40, and a solder layer 50. The electrodes 20 and the thermoelectric elements 30 are electrically connected via the multilayer film 40 .

熱電素子10は、熱及び電気エネルギーを相互に変換する材料で構成した素子である。熱電素子10は、多孔質な熱電材料で構成される。熱電素子10を構成する熱電材料には、例えば、シリサイド系の熱電材料が挙げられる。シリサイド系の熱電材料とは、具体的にはマグネシウムシリサイド(MgSi)系の熱電材料であり、より具体的にはMgSiSn合金、又は、MgSi合金を主成分とする熱電材料(いわゆる、多孔質マグネシウムシリサイド系熱電材料)である。すなわち、熱電素子10は、マグネシウムを含む熱電材料で構成される。この熱電材料は、MgSiとMgOとで構成された母相と、母相中に形成された空孔と、空孔の壁面に付着した、シリコンを主成分とするシリコン層とを含む。母相は、MgSiSn合金において、化学組成が互いに異なる2つのSiリッチ相(第1Siリッチ相及び第2Siリッチ相と呼称する)を有する。第1Snリッチ相は、第2Siリッチ相よりSnの組成比率が高く、第2Siリッチ相は、第1Snリッチ相よりSiの組成比率が高い。また、熱電材料は、熱電材料の重量に対して1.0wt%以上20.0wt%以下のMgOを含有する。さらに、熱電材料を構成するシリコン層は、アモルファスSi、またはアモルファスSiと微結晶のSiとにより構成される。また、熱電素子10の空孔率は5%以上50%以下である。また、熱電素子10は、MgGe系,MgSiGe系,MgSn系,MgB系,MgIn4系,MgSb3系,MgAgSb系などのマグネシウム系熱電材料でもよい。 The thermoelectric element 10 is an element made of a material that mutually converts heat and electric energy. The thermoelectric element 10 is composed of a porous thermoelectric material. The thermoelectric material forming the thermoelectric element 10 includes, for example, a silicide-based thermoelectric material. A silicide-based thermoelectric material is specifically a magnesium silicide (Mg 2 Si)-based thermoelectric material, and more specifically a thermoelectric material mainly composed of an MgSiSn alloy or an Mg 2 Si alloy (so-called porous magnesium silicide-based thermoelectric material). That is, the thermoelectric element 10 is made of a thermoelectric material containing magnesium. This thermoelectric material includes a matrix composed of Mg 2 Si and MgO, holes formed in the matrix, and a silicon layer containing silicon as a main component attached to the walls of the holes. The parent phase has two Si-rich phases (referred to as a first Si-rich phase and a second Si-rich phase) having different chemical compositions in the MgSiSn alloy. The first Sn-rich phase has a higher Sn composition ratio than the second Si-rich phase, and the second Si-rich phase has a higher Si composition ratio than the first Sn-rich phase. Also, the thermoelectric material contains 1.0 wt % or more and 20.0 wt % or less of MgO with respect to the weight of the thermoelectric material. Further, the silicon layer constituting the thermoelectric material is composed of amorphous Si, or amorphous Si and microcrystalline Si. Moreover, the porosity of the thermoelectric element 10 is 5% or more and 50% or less. Also, the thermoelectric element 10 may be a magnesium - based thermoelectric material such as Mg2Ge , MgSiGe , Mg2Sn , MgB2, MgIn2O4 , Mg2Sb3 , and MgAgSb.

多層膜20は、熱電素子10と電極30との間に配置され、導電性を有する薄膜である。多層膜20は、はんだ層50を介して電極30と接合している。多層膜20は、多層膜20Aと、多層膜20Bとを有する。多層膜20A及び多層膜20Bは、実質的に略同様の構成であり、多層膜20A及び多層膜20Bを特に区別する必要がない場合は、単に多層膜20と称呼することもある。なお、多層膜20の詳細は後述する。 The multilayer film 20 is a conductive thin film disposed between the thermoelectric element 10 and the electrode 30 . The multilayer film 20 is joined to the electrode 30 via the solder layer 50 . The multilayer film 20 has a multilayer film 20A and a multilayer film 20B. The multilayer film 20A and the multilayer film 20B have substantially the same configuration, and may be simply referred to as the multilayer film 20 when there is no particular need to distinguish between the multilayer film 20A and the multilayer film 20B. Details of the multilayer film 20 will be described later.

電極30は、導電性のある金属の薄板である。電極30は、例えば、アルマイト、ステンレス、ニッケル鉄合金、銅・ニッケル合金、リン青銅、銅・鉄系合金、銅、白金、金、銀電極等の材料により形成することができる。なお、本実施形態の電極30は、銅の薄板である。電極30は、基板40とはんだ層50との間に位置している。なお、電極30は、ハンダ付性をよくするためにメッキ処理を施してもよい。 The electrode 30 is a thin plate of conductive metal. The electrodes 30 can be made of materials such as alumite, stainless steel, nickel-iron alloys, copper-nickel alloys, phosphor bronze, copper-iron alloys, copper, platinum, gold, and silver electrodes, for example. In addition, the electrode 30 of this embodiment is a copper thin plate. Electrode 30 is located between substrate 40 and solder layer 50 . The electrodes 30 may be plated for better solderability.

基板40は、一方の面に絶縁膜を設けた平板である。なお、基板40の一方の面に設けられた絶縁膜は、電極30と基板40とが電気的に非接続とする膜である。基板40は、金属、絶縁性のセラミックス、金属と合成樹脂等の絶縁物の複合体、又は、合成樹脂を基材として製作することができ、熱伝導率が高い材料を用いることが好ましい。具体的には、金属製基材を用いて基板40を製作する場合、アルミニウム、銅、又は、これらを含む合金から製作することができる。また、絶縁性のセラミックス製基材を用いて基板40を製作する場合、アルミナまたは窒化アルミニウムから製作することができる。また、金属と合成樹脂等絶縁物の複合体を用いて基板40を製作する場合、銅及びアルミニウムの基材に絶縁性の樹脂を薄膜で塗布したものから製作することができる。
また、合成樹脂製基材を用いて基板40を製作する場合、ガラスエポキシ樹脂等から製作することができる。
The substrate 40 is a flat plate having an insulating film on one surface. The insulating film provided on one surface of the substrate 40 is a film that electrically disconnects the electrodes 30 and the substrate 40 . The substrate 40 can be manufactured using metal, insulating ceramics, a composite of insulating material such as metal and synthetic resin, or synthetic resin as a base material, and it is preferable to use a material with high thermal conductivity. Specifically, when the substrate 40 is manufactured using a metal base material, it can be manufactured from aluminum, copper, or an alloy containing these. Also, when the substrate 40 is manufactured using an insulating ceramic substrate, it can be manufactured from alumina or aluminum nitride. Further, when the substrate 40 is manufactured using a composite of metal and insulating material such as synthetic resin, it can be manufactured from a base material of copper or aluminum coated with a thin film of insulating resin.
Moreover, when manufacturing the board|substrate 40 using a base material made from a synthetic resin, it can manufacture from glass epoxy resin.

はんだ層50は、多層膜20と電極30との間に位置し、多層膜20と電極30とを接合する、導電性のある接合材料で構成された層である。すなわち、はんだ層50は、多層膜20と電極30とを接合する接合材料で構成された接合層である。はんだ層50の形成に用いるはんだには、例えば、Pb-Sn系、Sn-Ag-Cu系、Sn-Cu系、Sn-Sb系、又は、Sn-Bi系を用いることができる。なお、本例ではSn-Ag-Cu系の無鉛はんだ(鉛フリーはんだ)を用いた。なお、接合材料には、はんだ以外にも、例えば導電性接着材、又は、ろう材を用いることができる。 The solder layer 50 is located between the multilayer film 20 and the electrode 30 and is a layer made of a conductive bonding material that bonds the multilayer film 20 and the electrode 30 . That is, the solder layer 50 is a bonding layer made of a bonding material that bonds the multilayer film 20 and the electrode 30 . For the solder used to form the solder layer 50, for example, Pb--Sn-based, Sn--Ag--Cu-based, Sn--Cu-based, Sn--Sb-based, or Sn--Bi-based solder can be used. In this example, Sn--Ag--Cu based lead-free solder (lead-free solder) was used. In addition to solder, for example, a conductive adhesive or brazing material can be used as the bonding material.

図2は、多層膜20の構成を詳細に例示する図である。
図2に例示するように、多層膜20は、白金層200と、錫層201と、ニッケル層202と、パラジウム層204と、金層206とを含み、熱電素子10から基板40の方向において、白金層200、錫層201、ニッケル層202、パラジウム層204、及び金層206の順に積層している。なお、本例の多層膜20は、白金層200、錫層201、ニッケル層202、パラジウム層204、及び金層206のみからなり、
白金層200及び錫層201は接着層22に、ニッケル層202、パラジウム層204、及び金層206は拡散防止層24に大別できる。
FIG. 2 is a diagram illustrating in detail the configuration of the multilayer film 20. As shown in FIG.
As illustrated in FIG. 2, the multilayer film 20 includes a platinum layer 200, a tin layer 201, a nickel layer 202, a palladium layer 204, and a gold layer 206, and in the direction from the thermoelectric element 10 to the substrate 40: A platinum layer 200, a tin layer 201, a nickel layer 202, a palladium layer 204, and a gold layer 206 are laminated in this order. Note that the multilayer film 20 of this example consists of only the platinum layer 200, the tin layer 201, the nickel layer 202, the palladium layer 204, and the gold layer 206,
The platinum layer 200 and the tin layer 201 can be roughly divided into the adhesive layer 22 , and the nickel layer 202 , the palladium layer 204 and the gold layer 206 into the diffusion prevention layer 24 .

白金層200は、白金を主とする白金層である。白金層200は、熱電素子10の表面に成膜され、熱電素子10の表面をコーティングし酸化被膜の形成を防止する。白金層200は、50nm以上200nm以下の厚みであり、望ましくは100nm以上200nm以下である。なお、本例の白金層200は、100nmの厚みである。
また、白金層200の形成方法は、スパッタリング、真空蒸着、イオンビーム蒸着、レーザー成膜、溶射、メッキ、スプレーコーティング等の手法を用いて形成する。本例ではスパッタリングを用いた。
The platinum layer 200 is a platinum layer mainly containing platinum. A platinum layer 200 is deposited on the surface of the thermoelectric element 10 to coat the surface of the thermoelectric element 10 and prevent the formation of an oxide layer. The platinum layer 200 has a thickness of 50 nm or more and 200 nm or less, preferably 100 nm or more and 200 nm or less. Note that the platinum layer 200 in this example has a thickness of 100 nm.
The platinum layer 200 is formed using a method such as sputtering, vacuum deposition, ion beam deposition, laser film formation, thermal spraying, plating, or spray coating. Sputtering was used in this example.

錫層201は、錫を主とする錫層である。錫層201は、白金層200とニッケル層202との間に位置している。錫層201は、熱電素子10の表面を覆い硬化させると共に、材料表面の酸化物を還元させるよう作用する。錫層201は、10nm以上500nm以下の厚みであり、望ましくは300nm以上500nm以下である。なお、本例の錫層201は、400nmの厚みである。
また、錫層201の形成方法は、スパッタリング、真空蒸着、イオンビーム蒸着、レーザー成膜、溶射、メッキ、スプレーコーティング等の手法を用いて形成する。本例ではスパッタリングを用いた。
The tin layer 201 is a tin layer mainly containing tin. Tin layer 201 is located between platinum layer 200 and nickel layer 202 . The tin layer 201 covers and hardens the surface of the thermoelectric element 10 and acts to reduce oxides on the surface of the material. The tin layer 201 has a thickness of 10 nm or more and 500 nm or less, preferably 300 nm or more and 500 nm or less. Note that the tin layer 201 in this example has a thickness of 400 nm.
In addition, the tin layer 201 is formed using methods such as sputtering, vacuum deposition, ion beam deposition, laser film formation, thermal spraying, plating, and spray coating. Sputtering was used in this example.

ニッケル層202は、ニッケルを主とするニッケル層である。ニッケル層202は、錫層201と後述するパラジウム層204との間に位置している。ニッケル層202は、熱電素子10の表面を覆うことで、熱電素子10から発生する熱電素子10の構成元素であるマグネシウムの拡散を防止する。ニッケル層202は、200nm以上2000nm以下の厚みであり、望ましくは500nm以上1000nm以下の厚みである。なお、ニッケル層202は、500nmの厚みである。ニッケル層202の厚みが200nm以上の場合でも、マグネシウムの拡散を防止できるが、500nm程度であると拡散の防止効果が大きい。また、ニッケル層202の厚みが2000nmより厚い場合では、ニッケル部分の抵抗が大きくなり、1000nm以下であると抵抗値を小さくできる。よって、ニッケル層202の厚みが500nm以上1000nm以下であることが望ましい。
また、ニッケル層202の形成方法は、スパッタリング、真空蒸着、イオンビーム蒸着、レーザー成膜、溶射、メッキ、スプレーコーティング等の手法を用いて形成する。本例ではスパッタリングを用いた。
The nickel layer 202 is a nickel layer mainly containing nickel. The nickel layer 202 is located between the tin layer 201 and the palladium layer 204 described later. By covering the surface of the thermoelectric element 10 , the nickel layer 202 prevents diffusion of magnesium, which is a constituent element of the thermoelectric element 10 , generated from the thermoelectric element 10 . The nickel layer 202 has a thickness of 200 nm or more and 2000 nm or less, preferably 500 nm or more and 1000 nm or less. Note that the nickel layer 202 has a thickness of 500 nm. Although the diffusion of magnesium can be prevented even when the thickness of the nickel layer 202 is 200 nm or more, the diffusion prevention effect is large when the thickness is about 500 nm. Also, when the thickness of the nickel layer 202 is thicker than 2000 nm, the resistance of the nickel portion increases, and when the thickness is 1000 nm or less, the resistance value can be reduced. Therefore, it is desirable that the thickness of the nickel layer 202 is 500 nm or more and 1000 nm or less.
Also, the nickel layer 202 is formed using a technique such as sputtering, vacuum deposition, ion beam deposition, laser film formation, thermal spraying, plating, or spray coating. Sputtering was used in this example.

パラジウム層204は、パラジウムを主とするパラジウム層である。パラジウム層204は、ニッケル層202と金層206との間に位置しており、ニッケル層202及びはんだ層50のはじき防止として作用する。パラジウム層204は、50nm以上500nm以下の厚みであり、望ましくは100nm以上200nm以下の厚みである。なお、本例は100nmの厚みである。パラジウム層204の厚みが50nmより薄い場合では、ニッケル層202の拡散を抑制することができない。また、パラジウム層204の厚みが500nmより厚い場合では、パラジウム層204の抵抗が高くなる。よって、パラジウム層204の厚みが50nm以上500nm以下であることが望ましい。
また、パラジウム層204の形成方法は、スパッタリング、真空蒸着、イオンビーム蒸着、レーザー成膜、溶射、メッキ、スプレーコーティング等の手法を用いて形成する。本例ではスパッタリングを用いた。
The palladium layer 204 is a palladium layer mainly containing palladium. The palladium layer 204 is located between the nickel layer 202 and the gold layer 206 and acts as an anti-repellent for the nickel layer 202 and the solder layer 50 . The palladium layer 204 has a thickness of 50 nm or more and 500 nm or less, preferably 100 nm or more and 200 nm or less. In this example, the thickness is 100 nm. If the thickness of the palladium layer 204 is less than 50 nm, diffusion of the nickel layer 202 cannot be suppressed. Moreover, when the thickness of the palladium layer 204 is thicker than 500 nm, the resistance of the palladium layer 204 increases. Therefore, it is desirable that the thickness of the palladium layer 204 is 50 nm or more and 500 nm or less.
Also, the palladium layer 204 is formed using a technique such as sputtering, vacuum deposition, ion beam deposition, laser film formation, thermal spraying, plating, or spray coating. Sputtering was used in this example.

金層206は、金を主とする金層である。金層206は、パラジウム層204とはんだ層50の間に位置している。金層206は、パラジウム層204の酸化防止として作用する。金層206は、50nm以上500nm以下の厚みであり、望ましくは50nm以上200nm以下である。なお、本例の金層206は、100nmの厚みである。金層206の厚みが50nmより薄い場合では、パラジウム層204の表面を被覆することができない。また、金層206の厚みが500nmより厚い場合では、抵抗が高くなってしまい、金層206の厚みが200nm以下では金の抵抗はほぼ無視できる。よって、金層206の厚みが200nm以下であることが望ましい。
また、金層206の形成方法は、スパッタリング、真空蒸着、イオンビーム蒸着、レーザー成膜、溶射、メッキ、スプレーコーティング等の手法を用いて形成する。本例ではスパッタリングを用いた。
このように、多層膜20は、パラジウム層204を含む薄膜となっている。
The gold layer 206 is a gold layer mainly containing gold. Gold layer 206 is located between palladium layer 204 and solder layer 50 . Gold layer 206 acts as an antioxidant for palladium layer 204 . The gold layer 206 has a thickness of 50 nm or more and 500 nm or less, preferably 50 nm or more and 200 nm or less. Note that the gold layer 206 in this example has a thickness of 100 nm. If the thickness of the gold layer 206 is less than 50 nm, the surface of the palladium layer 204 cannot be covered. Further, when the thickness of the gold layer 206 is thicker than 500 nm, the resistance becomes high. Therefore, it is desirable that the thickness of the gold layer 206 is 200 nm or less.
Also, the gold layer 206 is formed using methods such as sputtering, vacuum deposition, ion beam deposition, laser film formation, thermal spraying, plating, and spray coating. Sputtering was used in this example.
Thus, the multilayer film 20 is a thin film including the palladium layer 204 .

次に、図3を参照し、本実施形態における熱電モジュール1の製造方法を説明する。
図3は、本実施形態における熱電モジュール1の製造方法(S10)を説明するフローチャートである。
図3に例示するように、ステップ100(S100)において、まず、製作者は、酸洗浄、逆スパッタリング、又は研磨等のいずれかの手法で、熱電素子10表面の酸化物を除去する。本例では研磨により酸化物を除去する。熱電素子10と後に成膜する白金層200との間に酸化マグネシウム等の薄膜が存在すると抵抗が高くなるため除去する。
次に、製作者は、スパッタリング装置により、スパッタリング現象を用いて、熱電素子10の表面に多層膜20を形成する。具体的には、製作者は、白金を主とする金属を用いて、100nmの厚みとなるように、白金を主とする白金の薄膜を熱電素子10の表面に形成する(いわゆる白金層200の形成)。次に、製作者は、白金層200の形成後に、400nmの厚みとなるように、錫を主とする錫の薄膜を白金層200に重ねて形成する(いわゆる錫層201の形成)。次に、錫層201の形成後に、500nmの厚みとなるように、ニッケルを主とするニッケルの薄膜を錫層201に重ねて形成する(いわゆるニッケル層202の形成)。次に、製作者は、ニッケル層202の形成後に、100nmの厚みとなるように、パラジウムを主とするパラジウムの薄膜をニッケル層202に重ねて形成する(いわゆるパラジウム層204の形成)。次に、製作者は、パラジウム層204の形成後に、100nmの厚みとなるように、金を主とする金の薄膜をパラジウム層204に重ねて形成する(いわゆる金層206の形成)。このように、製作者は、熱電素子10の表面に5層構造の多層膜20を形成する。
Next, a method for manufacturing the thermoelectric module 1 according to this embodiment will be described with reference to FIG.
FIG. 3 is a flow chart illustrating the method (S10) for manufacturing the thermoelectric module 1 according to this embodiment.
As illustrated in FIG. 3, in step 100 (S100), first, the manufacturer removes oxides on the surface of the thermoelectric element 10 by any method such as acid cleaning, reverse sputtering, or polishing. In this example, the oxide is removed by polishing. If there is a thin film of magnesium oxide or the like between the thermoelectric element 10 and the platinum layer 200 to be formed later, the resistance will increase, so it is removed.
Next, the manufacturer forms the multilayer film 20 on the surface of the thermoelectric element 10 using a sputtering phenomenon using a sputtering device. Specifically, the manufacturer forms a thin film of platinum, which is mainly composed of platinum, on the surface of the thermoelectric element 10 so as to have a thickness of 100 nm using a metal mainly composed of platinum (so-called platinum layer 200). formation). Next, after forming the platinum layer 200, the manufacturer forms a thin film of tin, mainly tin, on the platinum layer 200 so as to have a thickness of 400 nm (formation of a so-called tin layer 201). Next, after the formation of the tin layer 201, a nickel thin film mainly composed of nickel is formed over the tin layer 201 so as to have a thickness of 500 nm (formation of a so-called nickel layer 202). Next, after forming the nickel layer 202, the manufacturer forms a thin film of palladium, mainly palladium, on the nickel layer 202 to a thickness of 100 nm (formation of a so-called palladium layer 204). Next, after forming the palladium layer 204, the manufacturer forms a gold thin film, mainly composed of gold, on the palladium layer 204 so as to have a thickness of 100 nm (formation of a so-called gold layer 206). Thus, the manufacturer forms the multilayer film 20 having a five-layer structure on the surface of the thermoelectric element 10 .

ステップ101(S101)において、製作者は、熱電素子10の表面に多層膜20を形成した後に、不活性雰囲気熱処理による拡散処理を行う。熱処理の温度は150℃以上230℃以下であり、本例では200℃である。熱処理の温度が150℃以下だと金属層間の拡散が起きない。また、熱処理の温度が230℃以上では熱電素子10と電極が接合しない。よって、熱処理の温度は150℃以上230℃以下が望ましい。錫融点付近の温度で熱処理を行うことにより、白金層200及び錫層201はPt-Sn合金化し、かつ、高純度な錫による熱電素子10表面の酸化物に対する還元効果がある。すなわち、熱電素子10の表面に酸化被膜が形成されないため、接合抵抗を低減できる。
なお、本例では、S101において、不活性雰囲気熱処理で拡散処理を行う場合を例示したが、これに限定するものではなく、ラピットサーマルアニリングにより代替し拡散処理を行ってもよい。また、多層膜20の成膜(S100)後に熱処理(S101)を行う場合を説明するが、多層膜20の成膜と同時に熱処理を実施してもよい。
In step 101 (S101), the manufacturer forms the multilayer film 20 on the surface of the thermoelectric element 10, and then performs diffusion treatment by heat treatment in an inert atmosphere. The heat treatment temperature is 150° C. or higher and 230° C. or lower, and is 200° C. in this example. If the heat treatment temperature is 150° C. or less, diffusion between metal layers does not occur. Also, if the temperature of the heat treatment is 230° C. or higher, the thermoelectric elements 10 and the electrodes are not joined. Therefore, the heat treatment temperature is preferably 150° C. or higher and 230° C. or lower. By performing heat treatment at a temperature near the melting point of tin, the platinum layer 200 and the tin layer 201 are alloyed with Pt--Sn, and high-purity tin has a reducing effect on oxides on the surface of the thermoelectric element 10 . That is, since no oxide film is formed on the surface of the thermoelectric element 10, the junction resistance can be reduced.
In this example, the case where the diffusion treatment is performed by the heat treatment in an inert atmosphere in S101 is illustrated, but the diffusion treatment may be performed by rapid thermal annealing instead. Moreover, although the case where the heat treatment (S101) is performed after the deposition of the multilayer film 20 (S100) will be described, the heat treatment may be performed simultaneously with the deposition of the multilayer film 20. FIG.

ステップ102(S102)において、製作者は、熱電素子10に形成した多層膜20と、既定の大きさに形成した電極30とをはんだで接合する。すなわち、多層膜20と電極30との間にはんだ層50を形成する。 In step 102 (S102), the manufacturer solders the multilayer film 20 formed on the thermoelectric element 10 and the electrode 30 formed in a predetermined size. That is, a solder layer 50 is formed between the multilayer film 20 and the electrode 30 .

ステップ104(S104)において、製作者は、一対の基板40で、多層膜20を形成した熱電素子10及び電極30を挟むように、基板40と電極30とを接着剤で接着する。そして、製作者は、封止材で2つの基板40の間を封止する。
このように、製作者は、熱電モジュール1を製造することができる。
In step 104 (S104), the manufacturer bonds the substrate 40 and the electrode 30 with an adhesive so that the thermoelectric element 10 and the electrode 30 with the multilayer film 20 formed thereon are sandwiched between the pair of substrates 40 . Then, the manufacturer seals between the two substrates 40 with a sealing material.
Thus, the manufacturer can manufacture the thermoelectric module 1.

以上説明したように、本実施形態における熱電モジュール1によれば、マグネシウム系の多孔質熱電材料で構成した熱電素子10に、白金層200及び錫層201を含む多層膜20を形成することにより、拡散処理の加熱処理温度を300℃以下と比較的低温で行うことができ、かつ、接合抵抗の低減を実現することができる。
なお、上記実施形態では、拡散しやすい元素を含む熱電素子10に、接着層22及び拡散防止層24を含む多層膜20を成膜する場合を説明したが、これに限定するものではなく、拡散しやすい元素を含まない熱電素子10であれば、白金層200及び錫層201(接着層22)のみの多層膜20を成膜してもよい。
As described above, according to the thermoelectric module 1 of the present embodiment, by forming the multilayer film 20 including the platinum layer 200 and the tin layer 201 on the thermoelectric element 10 made of a magnesium-based porous thermoelectric material, The heat treatment temperature of the diffusion treatment can be performed at a relatively low temperature of 300° C. or lower, and reduction in junction resistance can be realized.
In the above embodiment, the case where the multilayer film 20 including the adhesion layer 22 and the diffusion prevention layer 24 is formed on the thermoelectric element 10 containing an element that is easily diffused has been described. If the thermoelectric element 10 does not contain an element that easily dissolves, the multi-layer film 20 of only the platinum layer 200 and the tin layer 201 (adhesion layer 22) may be formed.

(多層膜20の層構造の検証)
図4は、多層膜20の断面におけるSEM画像を例示する図である。
図5は、多層膜20の断面における元素のマッピング分析を例示する図である。
上記製造方法により製造した本実施形態の熱電モジュール1における多層膜20の断面を、走査電子顕微鏡(SEM)で撮影すると共に、エネルギー分散型X線分析装置(EDX分析装置)で元素分布を分析した。
その結果、図4及び図5に例示するように、多層膜20は、白金層200と、錫層201と、ニッケル層202と、パラジウム層204と、金層206との5層構造であることを確認することができた。
(Verification of Layer Structure of Multilayer Film 20)
FIG. 4 is a diagram illustrating an SEM image of a cross section of the multilayer film 20. As shown in FIG.
FIG. 5 is a diagram illustrating elemental mapping analysis in a cross section of the multilayer film 20. As shown in FIG.
The cross section of the multilayer film 20 in the thermoelectric module 1 of the present embodiment manufactured by the above manufacturing method was photographed with a scanning electron microscope (SEM), and the element distribution was analyzed with an energy dispersive X-ray analyzer (EDX analyzer). .
As a result, as illustrated in FIGS. 4 and 5, the multilayer film 20 has a five-layer structure of a platinum layer 200, a tin layer 201, a nickel layer 202, a palladium layer 204, and a gold layer 206. was able to confirm.

次に、実施例1及び実施例2における熱電モジュール1の接合試験をそれぞれ行った。以下その詳細を説明する。
図6は、実施例1及び実施例2における熱電モジュール1の接合試験結果を例示する図である。図6(A)は、実施例1における熱電モジュール1の接合試験結果を例示する図であり、図6(B)は、実施例2における熱電モジュール1の接合試験結果を例示する図である。
[実施例1]
(実験内容)
MgSiSn系およびMnSiγ系熱電素子 (□1.4-2.0×t1.6-5.0) に対して、スパッタリングによって、Pt/Sn(膜厚: 100 nm/400 nm) 多層膜の成膜をそれぞれ行う。そして、不活性雰囲気下、200℃又は350℃でそれぞれ10分間熱処理を行った。
具体的には、図6(A)に例示するように、(試験A)は、n型MgSiSnの熱電材料、Pt/Snの多層膜、350℃での熱処理温度を行った。
(試験B)は、n型MgSiSnの熱電材料、Pt/Snの多層膜、200℃での熱処理温度を行った。
(試験C)は、p型MgSiSn(1)の熱電材料、Pt/Snの多層膜、200℃での熱処理温度を行った。
(試験D)は、p型MnSiγの熱電材料、Pt/Snの多層膜、350℃での熱処理温度を行った。
(試験E)は、p型MnSiγの熱電材料、Pt/Snの多層膜、200℃での熱処理温度を行った。
そして、基板に接合された銅電極に、鉛フリーはんだ(Sn-Ag-Cu)を膜厚50μmでスクリーン印刷し、鉛フリーはんだをスクリーン印刷された銅電極と、熱電素子に形成した多層膜とをはんだ付けにより接合した。
Next, bonding tests of the thermoelectric modules 1 in Examples 1 and 2 were conducted. The details are described below.
FIG. 6 is a diagram illustrating the results of the bonding test of the thermoelectric modules 1 in Examples 1 and 2. FIG. 6A is a diagram illustrating the bonding test result of the thermoelectric module 1 in Example 1, and FIG. 6B is a diagram illustrating the bonding test result of the thermoelectric module 1 in Example 2. FIG.
[Example 1]
(Experiment content)
A Pt/Sn (thickness: 100 nm/400 nm) multilayer film was formed by sputtering on MgSiSn-based and MnSi γ -based thermoelectric elements (□1.4-2.0×t1.6-5.0). each membrane. Then, heat treatment was performed at 200° C. or 350° C. for 10 minutes in an inert atmosphere.
Specifically, as illustrated in FIG. 6A, in (Test A), a thermoelectric material of n-type MgSiSn, a multilayer film of Pt/Sn, and a heat treatment temperature of 350° C. were performed.
In (Test B), a thermoelectric material of n-type MgSiSn, a multilayer film of Pt/Sn, and a heat treatment temperature of 200°C were performed.
In (Test C), a p-type MgSiSn (1) thermoelectric material, a Pt/Sn multilayer film, and a heat treatment temperature of 200°C were performed.
In (Test D), a p-type MnSi γ thermoelectric material, a Pt/Sn multilayer film, and a heat treatment temperature of 350° C. were performed.
In (Test E), a p-type MnSi γ thermoelectric material, a Pt/Sn multilayer film, and a heat treatment temperature of 200° C. were performed.
Then, lead-free solder (Sn--Ag--Cu) is screen-printed to a thickness of 50 μm on the copper electrode joined to the substrate, and the copper electrode screen-printed with lead-free solder and the multilayer film formed on the thermoelectric element. were joined by soldering.

(実験結果)
その結果、図6(A)に例示したように、試験A~Eにおいて、銅電極と、熱電素子に形成した多層膜とをはんだ付けにより接合したことを確認した。
(Experimental result)
As a result, as illustrated in FIG. 6A, it was confirmed that the copper electrodes and the multilayer films formed on the thermoelectric elements were joined by soldering in Tests A to E.

[実施例2]
(実験内容)
MgSiSn系およびMnSiγ系熱電素子 (□1.4-2.0×t1.6-5.0) に対して、スパッタリングによって、Pt/Sn/Ni/Pd/Au(膜厚: 100nm/400nm/500nm/100nm/100nm)多層膜の成膜をそれぞれ行う。そして、不活性雰囲気下、200℃又は350℃でそれぞれ10分間熱処理を行った。
具体的には、図6(B)に例示するように、(試験A)は、n型MgSiSnの熱電材料、Pt/Sn/Ni/Pd/Auの多層膜、350℃での熱処理温度を行った。
(試験B)は、n型MgSiSnの熱電材料、Pt/Sn/Ni/Pd/Auの多層膜、200℃での熱処理温度を行った。
(試験C)は、p型MgSiSn(1)の熱電材料、Pt/Snの多層膜、200℃での熱処理温度を行った。
(試験D)は、p型MgSiSn(2)の熱電材料、Pt/Sn/Ni/Pd/Auの多層膜、350℃での熱処理温度を行った。
(試験E)は、p型MgSiSn(3)の熱電材料、Pt/Sn/Ni/Pd/Auの多層膜、200℃での熱処理温度を行った。
(試験F)は、p型MnSiγの熱電材料、Pt/Sn/Ni/Pd/Auの多層膜、350℃での熱処理温度を行った。
(試験G)は、p型MnSiγの熱電材料、Pt/Sn/Ni/Pd/Auの多層膜、200℃での熱処理温度を行った。
そして、基板に接合された銅電極に、鉛フリーはんだ(Sn-Ag-Cu)を膜厚50μmでスクリーン印刷し、鉛フリーはんだをスクリーン印刷された銅電極と、熱電素子に形成した多層膜とをはんだ付けにより接合した。
[Example 2]
(Experiment content)
Pt/ Sn /Ni/Pd/Au (film thickness: 100 nm/400 nm/ 500 nm/100 nm/100 nm) multilayer films are formed. Then, heat treatment was performed at 200° C. or 350° C. for 10 minutes in an inert atmosphere.
Specifically, as exemplified in FIG. 6B, (Test A) is an n-type MgSiSn thermoelectric material, a Pt/Sn/Ni/Pd/Au multilayer film, and a heat treatment temperature of 350°C. rice field.
In (Test B), a thermoelectric material of n-type MgSiSn, a multilayer film of Pt/Sn/Ni/Pd/Au, and a heat treatment temperature of 200°C were performed.
In (Test C), a p-type MgSiSn (1) thermoelectric material, a Pt/Sn multilayer film, and a heat treatment temperature of 200°C were performed.
In (Test D), a thermoelectric material of p-type MgSiSn(2), a multilayer film of Pt/Sn/Ni/Pd/Au, and a heat treatment temperature of 350°C were performed.
In (Test E), a thermoelectric material of p-type MgSiSn (3), a multilayer film of Pt/Sn/Ni/Pd/Au, and a heat treatment temperature of 200°C were performed.
In (Test F), a p-type MnSi γ thermoelectric material, a Pt/Sn/Ni/Pd/Au multilayer film, and a heat treatment temperature of 350° C. were performed.
In (Test G), a p-type MnSi γ thermoelectric material, a Pt/Sn/Ni/Pd/Au multilayer film, and a heat treatment temperature of 200° C. were performed.
Then, lead-free solder (Sn--Ag--Cu) is screen-printed to a thickness of 50 μm on the copper electrode joined to the substrate, and the copper electrode screen-printed with lead-free solder and the multilayer film formed on the thermoelectric element. were joined by soldering.

(実験結果)
その結果、図6(B)に例示したように、試験A~Gにおいて、銅電極と、熱電素子に形成した多層膜とをはんだ付けにより接合したことを確認した。
以上より、PtとSnによって熱電素子10の表面の酸化被膜の形成が抑制され、かつ、不活性雰囲気熱処理による拡散処理によって接合できたと考えらえる。
(Experimental result)
As a result, as illustrated in FIG. 6B, it was confirmed that the copper electrodes and the multilayer films formed on the thermoelectric elements were joined by soldering in Tests A to G.
From the above, it is considered that the formation of an oxide film on the surface of the thermoelectric element 10 was suppressed by Pt and Sn, and the bonding was achieved by the diffusion treatment by the inert atmosphere heat treatment.

次に、上記実施形態における変形例を説明する。なお、変形例では、上記実施形態と実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略する。
[変形例]
図7は、本実施形態における熱電モジュール1の変形例を例示する図である。図7(A)及び図7(B)は、錫層201の片面に金層210を積層した多層膜20を含む熱電モジュール1を例示する図であり、図7(C)は、錫層201の両面に金層210を積層した多層膜20を含む熱電モジュール1を例示する図である。
図7に例示するように、本例の多層膜20は、白金層200、錫層201、ニッケル層202、パラジウム層204、及び金層206に加えて、金層210をさらに有する。
金層210は、錫層201の片面又は両面に積層した、金を主とする金層である。図7(A)に例示した金層210は、錫層201及びニッケル層202の間に位置し、図7(B)に例示した金層210は、白金層200及び錫層201の間に位置している。すなわち、金層210は、錫層201の片面に積層している。また、図7(C)に例示した金層210は、金層210A及び金層210Bを含み、金層210Aは錫層201及びニッケル層202の間に位置し、金層210Bは、白金層200及び錫層201の間に位置している。すなわち、金層210は、錫層201の両面に積層している。金層210は、錫層201の表面を金錫合金化することでコーティングし、熱処理時に錫層201に穴が開かないよう、熱処理に対する耐性を向上させる。
このように、本例の熱電モジュール1によれば、錫層201の片側又は両側に金層210を積層することにより、拡散処理の加熱処理温度を300℃以下と比較的低温で行うことが可能となる。
Next, a modification of the above embodiment will be described. In addition, in the modified example, elements having substantially the same functions and configurations as those of the above-described embodiment are denoted by the same reference numerals, thereby omitting redundant description.
[Modification]
FIG. 7 is a diagram illustrating a modification of the thermoelectric module 1 according to this embodiment. 7A and 7B are diagrams illustrating a thermoelectric module 1 including a multilayer film 20 in which a gold layer 210 is laminated on one side of a tin layer 201, and FIG. 1 is a diagram illustrating a thermoelectric module 1 including a multilayer film 20 in which gold layers 210 are laminated on both surfaces of the thermoelectric module 1. FIG.
As illustrated in FIG. 7 , the multilayer film 20 of this example further has a gold layer 210 in addition to the platinum layer 200 , the tin layer 201 , the nickel layer 202 , the palladium layer 204 and the gold layer 206 .
The gold layer 210 is a gold layer mainly composed of gold laminated on one side or both sides of the tin layer 201 . The gold layer 210 illustrated in FIG. 7A is positioned between the tin layer 201 and the nickel layer 202, and the gold layer 210 illustrated in FIG. 7B is positioned between the platinum layer 200 and the tin layer 201. is doing. That is, the gold layer 210 is laminated on one side of the tin layer 201 . Further, the gold layer 210 illustrated in FIG. 7C includes a gold layer 210A and a gold layer 210B, the gold layer 210A is located between the tin layer 201 and the nickel layer 202, and the gold layer 210B and the tin layer 201 . That is, the gold layer 210 is laminated on both sides of the tin layer 201 . The gold layer 210 coats the surface of the tin layer 201 by alloying it with gold and tin, and improves the resistance to heat treatment so that the tin layer 201 is not perforated during heat treatment.
Thus, according to the thermoelectric module 1 of this example, by laminating the gold layer 210 on one side or both sides of the tin layer 201, it is possible to perform the heat treatment temperature of the diffusion treatment at a relatively low temperature of 300° C. or less. becomes.

1…熱電モジュール
10…熱電素子
20…多層膜
22…接着層
200…白金層
201…錫層
24…拡散防止層
202…ニッケル層
204…パラジウム層
206…金層
30…電極
40…基板
50…はんだ層
210…金層
DESCRIPTION OF SYMBOLS 1... Thermoelectric module 10... Thermoelectric element 20... Multilayer film 22... Adhesive layer 200... Platinum layer 201... Tin layer 24... Diffusion prevention layer 202... Nickel layer 204... Palladium layer 206... Gold layer 30... Electrode 40... Substrate 50... Solder Layer 210... gold layer

Claims (11)

熱電素子と、
電極と、
前記熱電素子と前記電極の間に配置され、導電性を有する多層膜と
を有し、
前記多層膜は、白金を主とする白金層と、錫を主とする錫層とを含む
熱電モジュール。
a thermoelectric element;
an electrode;
a conductive multilayer film disposed between the thermoelectric element and the electrode,
The thermoelectric module, wherein the multilayer film includes a platinum layer mainly containing platinum and a tin layer mainly containing tin.
前記多層膜は、前記錫層の片面又は両面に積層した、金を主とする金層をさらに含む
請求項1に記載の熱電モジュール。
2. The thermoelectric module according to claim 1, wherein the multilayer film further includes a gold layer mainly composed of gold laminated on one side or both sides of the tin layer.
前記熱電素子は、マグネシウムを含む熱電材料で構成されており、
前記錫層は、前記白金層より前記電極側に位置している
請求項2に記載の熱電モジュール。
The thermoelectric element is made of a thermoelectric material containing magnesium,
The thermoelectric module according to claim 2, wherein the tin layer is positioned closer to the electrode than the platinum layer.
前記白金層及び前記錫層と、前記電極との間に、パラジウムを主とするパラジウム層と、
前記錫層及び前記パラジウム層の間に、ニッケルを主とするニッケル層と
をさらに含む
請求項3に記載の熱電モジュール。
a palladium layer mainly composed of palladium between the platinum layer and the tin layer and the electrode;
The thermoelectric module according to claim 3, further comprising a nickel layer mainly containing nickel between the tin layer and the palladium layer.
前記白金層は、前記熱電素子に積層しており、厚さ50nm以上200nm以下である
請求項4に記載の熱電モジュール。
The thermoelectric module according to claim 4, wherein the platinum layer is stacked on the thermoelectric element and has a thickness of 50 nm or more and 200 nm or less.
前記錫層は、厚さ10nm以上500nm以下である
請求項5に記載の熱電モジュール。
The thermoelectric module according to claim 5, wherein the tin layer has a thickness of 10 nm or more and 500 nm or less.
前記熱電素子は、多孔質な熱電材料で構成されており、
前記ニッケル層は、厚さ200nm以上2000nm以下である
請求項6に記載の熱電モジュール。
The thermoelectric element is made of a porous thermoelectric material,
The thermoelectric module according to claim 6, wherein the nickel layer has a thickness of 200 nm or more and 2000 nm or less.
前記多層膜は、はんだ層を介して前記電極と接合されており、
前記多層膜は、前記パラジウム層と前記はんだ層の間に、金を主とする金層をさらに含む
請求項7に記載の熱電モジュール。
The multilayer film is joined to the electrode via a solder layer,
8. The thermoelectric module according to claim 7, wherein the multilayer film further includes a gold layer mainly containing gold between the palladium layer and the solder layer.
前記多層膜は、前記白金層、前記錫層、前記ニッケル層、前記パラジウム層、及び、前記金層のみからなる
請求項8に記載の熱電モジュール。
9. The thermoelectric module according to claim 8, wherein the multilayer film is composed only of the platinum layer, the tin layer, the nickel layer, the palladium layer, and the gold layer.
スパッタリングにより、熱電素子の表面に多層膜を形成する多層膜形成ステップと、
前記多層膜を形成された前記熱電素子を、150℃以上230℃以下の温度で加熱する加熱ステップと
を有し、
前記多層膜形成ステップは、白金を主とする白金層と、錫を主とする錫層とを形成するステップを含む
熱電モジュール製造方法。
a multilayer film forming step of forming a multilayer film on the surface of the thermoelectric element by sputtering;
a heating step of heating the thermoelectric element on which the multilayer film is formed at a temperature of 150° C. or more and 230° C. or less;
The thermoelectric module manufacturing method, wherein the multilayer film forming step includes forming a platinum layer mainly containing platinum and a tin layer mainly containing tin.
前記多層膜形成ステップは、パラジウムを主とするパラジウム層を形成するステップをさらに含み、
加熱された前記多層膜と電極とを、はんだで接合する接合ステップと
をさらに有する
請求項10に記載の熱電モジュール製造方法。
The multilayer film forming step further includes forming a palladium layer mainly composed of palladium,
11. The method of manufacturing a thermoelectric module according to claim 10, further comprising a joining step of joining the heated multilayer film and the electrodes with solder.
JP2021060427A 2021-03-31 2021-03-31 Thermoelectric module and method for manufacturing thermoelectric module Pending JP2022156629A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021060427A JP2022156629A (en) 2021-03-31 2021-03-31 Thermoelectric module and method for manufacturing thermoelectric module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021060427A JP2022156629A (en) 2021-03-31 2021-03-31 Thermoelectric module and method for manufacturing thermoelectric module

Publications (1)

Publication Number Publication Date
JP2022156629A true JP2022156629A (en) 2022-10-14

Family

ID=83559324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021060427A Pending JP2022156629A (en) 2021-03-31 2021-03-31 Thermoelectric module and method for manufacturing thermoelectric module

Country Status (1)

Country Link
JP (1) JP2022156629A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7562115B2 (en) 2023-03-13 2024-10-07 株式会社テックスイージー Manufacturing method of thermoelectric conversion module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7562115B2 (en) 2023-03-13 2024-10-07 株式会社テックスイージー Manufacturing method of thermoelectric conversion module

Similar Documents

Publication Publication Date Title
EP0070435B1 (en) Semiconductor device comprising a semiconductor substrate bonded to a mounting means
TWI523724B (en) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
JP6432466B2 (en) Bonded body, power module substrate with heat sink, heat sink, method for manufacturing bonded body, method for manufacturing power module substrate with heat sink, and method for manufacturing heat sink
US20110067908A1 (en) Method for producing a printed circuit board and use and printed circuit board
CN109755208B (en) Bonding material, semiconductor device and manufacturing method thereof
JP6432465B2 (en) Bonded body, power module substrate with heat sink, heat sink, method for manufacturing bonded body, method for manufacturing power module substrate with heat sink, and method for manufacturing heat sink
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
KR20160042901A (en) Thermoelectric power generation module
JP2014177031A (en) Conjugate, substrate for power module, and substrate for power module with heat sink
JP4136845B2 (en) Manufacturing method of semiconductor module
JPH0936186A (en) Power semiconductor module and mounting method thereof
JP5725061B2 (en) Power module substrate and power module substrate with heat sink
JP2018160560A (en) Thermoelectric conversion module and manufacturing method thereof
JP4344560B2 (en) Semiconductor chip and semiconductor device using the same
US10868230B2 (en) Thermoelectric conversion module and manufacturing method thereof
JP2022156629A (en) Thermoelectric module and method for manufacturing thermoelectric module
JP5004792B2 (en) Cu-Mo substrate and manufacturing method thereof
JP2005032834A (en) Joining method of semiconductor chip and substrate
JP6432208B2 (en) Method for manufacturing power module substrate, and method for manufacturing power module substrate with heat sink
JP5494559B2 (en) Semiconductor device and manufacturing method thereof
JP4917375B2 (en) Power semiconductor module manufacturing method
JP6850988B2 (en) Thermoelectric conversion module
JP7274749B2 (en) Thermoelectric conversion module and thermoelectric conversion module manufacturing method
JP2016042528A (en) Bonded body, power module substrate, power module substrate with heat sink, bonded body manufacturing method, power module substrate manufacturing method, and heat module power module substrate manufacturing method
CN112951786A (en) Solder material, layer structure and forming method thereof, chip package and forming method thereof, chip arrangement and forming method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241025