JP2022138107A - Method for manufacturing laminated coil component - Google Patents
Method for manufacturing laminated coil component Download PDFInfo
- Publication number
- JP2022138107A JP2022138107A JP2021209055A JP2021209055A JP2022138107A JP 2022138107 A JP2022138107 A JP 2022138107A JP 2021209055 A JP2021209055 A JP 2021209055A JP 2021209055 A JP2021209055 A JP 2021209055A JP 2022138107 A JP2022138107 A JP 2022138107A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- electrode
- coil
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
Description
本発明は、積層コイル部品の製造方法に関する。 The present invention relates to a method of manufacturing a laminated coil component.
従来の積層コイル部品の製造方法として、たとえば、特許文献1に記載された方法が知られている。特許文献1に記載の積層コイル部品の製造方法は、絶縁層に内包されたコイル体と当該コイル体の両端に接続され絶縁層から露出した1対の外部電極とを含むチップを複数有した積層体を形成するための積層工程を含み、積層工程は、導体ペーストを用い、フォトリソグラフィ法によって、コイル体用の導体パターンを絶縁層上に形成すると共に外部電極用の外部電極パターンを当該絶縁層の辺部上に形成する第一過程と、絶縁ペーストを用い、フォトリソグラフィ法によって、導体パターンを覗くビアホール及び外部電極パターンと連続する切り欠き部を有した絶縁層を当該導体パターンと外部電極パターンとの上に形成する第二過程とを有している。 As a conventional method for manufacturing a laminated coil component, for example, the method described in Patent Document 1 is known. A method for manufacturing a laminated coil component described in Patent Document 1 is a lamination having a plurality of chips each including a coil body enclosed in an insulating layer and a pair of external electrodes connected to both ends of the coil body and exposed from the insulating layer. In the lamination step, a conductor paste is used to form a conductor pattern for the coil body on the insulating layer and an external electrode pattern for the external electrode is formed on the insulating layer by photolithography. A first step of forming on the side part of and using an insulating paste, by a photolithography method, an insulating layer having a notch part continuous with the via hole and the external electrode pattern that looks into the conductor pattern is formed on the conductor pattern and the external electrode pattern and a second step of forming on the
積層コイル部品では、小型化や特性向上が望まれている。積層コイル部品において小型化や特性向上を図るためには、隣接する導体パターンの間の絶縁体層の厚みを小さくする必要がある。従来の積層コイル部品の製造方法では、導体パターンの周囲に設けられる絶縁体層と、導体パターンの間の絶縁体層とが同時に形成される。この方法では、導体パターンの間の絶縁体層の厚みを小さくすることができない。 Miniaturization and improved characteristics are desired for laminated coil components. In order to reduce the size and improve the characteristics of laminated coil components, it is necessary to reduce the thickness of the insulating layer between adjacent conductor patterns. In the conventional method of manufacturing a laminated coil component, an insulator layer provided around the conductor patterns and an insulator layer between the conductor patterns are formed at the same time. This method cannot reduce the thickness of the insulating layer between the conductor patterns.
本発明の一側面は、導体間の絶縁体層の薄層化を図ることができる積層コイル部品の製造方法を提供することを目的とする。 An object of one aspect of the present invention is to provide a method of manufacturing a laminated coil component that can reduce the thickness of an insulator layer between conductors.
本発明の一側面に係る積層コイル部品の製造方法は、複数の絶縁体層が積層されて形成されている素体と、素体内に配置されており、複数の導体及び対応する導体同士を接続するビア導体を含んで構成されているコイルと、を備えた積層コイル部品の製造方法であって、複数の絶縁体層を、感光性絶縁体ペーストを用いてフォトリソグラフィ法によって形成し、複数の導体及びビア導体を、感光性導電ペーストを用いてフォトリソグラフィ法によって形成し、第一導体を形成する工程と、第一導体の周囲に設けられる第一絶縁体層であって、第一導体の上面と平坦となるように第一絶縁体層を形成する工程と、第一導体及び第一絶縁体層上に、第一導体の一部を露出させるビアホールが設けられた第二絶縁体層を形成する工程と、第二絶縁体層上に、ビアホールを介して第一導体と接続される第二導体を形成する工程と、を含む。 A method for manufacturing a laminated coil component according to one aspect of the present invention includes an element body formed by laminating a plurality of insulating layers, a plurality of conductors arranged in the element body, and the corresponding conductors connected to each other. and a coil configured to include via conductors, wherein a plurality of insulator layers are formed by a photolithographic method using a photosensitive insulator paste, and a plurality of A step of forming conductors and via conductors by photolithography using a photosensitive conductive paste to form a first conductor; forming a first insulator layer so as to be flat with the upper surface; and forming a second insulator layer on the first conductor and the first insulator layer, the second insulator layer having a via hole exposing a portion of the first conductor. and forming a second conductor on the second insulator layer that is connected to the first conductor through the via hole.
本発明の一側面に係る積層コイル部品の製造方法では、第一導体の上面と平坦となるように第一絶縁体層を形成し、第一導体及び第一絶縁体層上にビアホールが設けられた第二絶縁体層を形成する。すなわち、第一導体の厚みと第一絶縁体層の厚みとが同等となるように形成し、平坦な第一導体及び第一絶縁体層の上面に第二絶縁体層を形成する。このように、積層コイル部品の製造方法では、第一導体と第一絶縁体層との高さを合わせた後に第二絶縁体層を形成するため、第二絶縁体層の厚みの調整を適切に行うことができる。そのため、第二絶縁体層の厚みを小さくすることができる。したがって、積層コイル部品の製造方法では、導体間の絶縁体層の薄層化を図ることができる。 In the method for manufacturing a laminated coil component according to one aspect of the present invention, the first insulator layer is formed so as to be flat with the upper surface of the first conductor, and via holes are provided on the first conductor and the first insulator layer. forming a second insulator layer; That is, the thickness of the first conductor and the thickness of the first insulator layer are formed to be equal, and the second insulator layer is formed on the planar upper surfaces of the first conductor and the first insulator layer. As described above, in the method for manufacturing a laminated coil component, since the second insulator layer is formed after the heights of the first conductor and the first insulator layer are adjusted, the thickness of the second insulator layer is adjusted appropriately. can be done. Therefore, the thickness of the second insulator layer can be reduced. Therefore, in the method for manufacturing a laminated coil component, it is possible to reduce the thickness of the insulating layer between the conductors.
一実施形態においては、第一絶縁体層を形成する工程では、第一導体を含む領域の全域に感光性絶縁体ペーストを塗布した後、第一導体上の感光性絶縁体ペーストを除去してもよい。この方法では、第一導体の上面と平坦となるように第一絶縁体層を形成することができる。 In one embodiment, in the step of forming the first insulator layer, the photosensitive insulator paste is applied to the entire area including the first conductor, and then the photosensitive insulator paste on the first conductor is removed. good too. In this method, the first insulator layer can be formed so as to be flush with the top surface of the first conductor.
一実施形態においては、第二導体を形成する工程では、ビアホールに感光性導電ペーストを充填して、第二導体とビア導体とを同時に形成してもよい。この方法では、第二導体とビア導体とを同時に形成できるため、製造工程の効率化を図ることができる。 In one embodiment, in the step of forming the second conductor, the via hole may be filled with a photosensitive conductive paste to simultaneously form the second conductor and the via conductor. With this method, the second conductor and the via conductor can be formed at the same time, so the efficiency of the manufacturing process can be improved.
一実施形態においては、第一絶縁体層を形成する工程では、第一導体上に塗布される感光性導電ペーストの厚みよりも、第一導体の周囲に塗布される感光性導電ペーストの厚みを大きくしてもよい。この方法では、第一導体上の感光性導電ペーストを平滑化し易いため、コイルの磁路長の調整を行い易くなる。 In one embodiment, in the step of forming the first insulator layer, the thickness of the photosensitive conductive paste applied around the first conductor is greater than the thickness of the photosensitive conductive paste applied on the first conductor. You can make it bigger. In this method, since the photosensitive conductive paste on the first conductor is easily smoothed, it becomes easier to adjust the magnetic path length of the coil.
本発明の一側面によれば、導体間の絶縁体層の薄層化を図ることができる。 According to one aspect of the present invention, it is possible to reduce the thickness of the insulator layer between the conductors.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。 Preferred embodiments of the present invention will now be described in detail with reference to the accompanying drawings. In the description of the drawings, the same or corresponding elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
図1及び図2を参照して、一実施形態に係る積層コイル部品を説明する。図1は、一実施形態に係る積層コイル部品の斜視図である。図2は、積層コイル部品の断面構成を示す図である。図1及び図2に示されるように、積層コイル部品1は、素体2と、第一端子電極3及び第二端子電極4と、コイル5と、を備えている。
A laminated coil component according to an embodiment will be described with reference to FIGS. 1 and 2. FIG. FIG. 1 is a perspective view of a laminated coil component according to one embodiment. FIG. 2 is a diagram showing a cross-sectional configuration of a laminated coil component. As shown in FIGS. 1 and 2 , the laminated coil component 1 includes an
素体2は、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。素体2は、外面として、端面2a,2bと、主面2c,2dと、側面2e,2fと、を有している。端面2a,2bは、互いに対向している。主面2c,2dは、互いに対向している。側面2e,2fは、互いに対向している。以下では、主面2c,2dの対向方向を第一方向D1、端面2a,2bの対向方向を第二方向D2、及び、側面2e,2fの対向方向を第三方向D3とする。第一方向D1、第二方向D2、及び第三方向D3は互いに略直交している。
The
端面2a,2bは、主面2c,2dを連結するように第一方向D1に延在している。端面2a,2bは、側面2e,2fを連結するように第三方向D3にも延在している。主面2c,2dは、端面2a,2bを連結するように第二方向D2に延在している。主面2c,2dは、側面2e,2fを連結するように第三方向D3にも延在している。側面2e,2fは、主面2c,2dを連結するように第一方向D1に延在している。側面2e,2fは、端面2a,2bを連結するように第二方向D2にも延在している。
The
主面2dは、実装面であり、たとえば積層コイル部品1を図示しない他の電子機器(たとえば、回路基材、又は積層電子部品)に実装する際、他の電子機器と対向する面である。端面2a,2bは、実装面(すなわち主面2d)から連続する面である。
本実施形態では、素体2の第二方向D2における長さは、素体2の第三方向D3における長さ及び素体2の第一方向D1における長さよりも長い。素体2の第三方向D3における長さと素体2の第一方向D1における長さとは、たとえば互いに同等である。すなわち、本実施形態では、端面2a,2bは正方形状を呈し、主面2c,2d及び側面2e,2fは、長方形状を呈している。素体2の第二方向D2における長さは、素体2の第三方向D3における長さ、及び素体2の第一方向D1における長さと同等であってもよいし、これらの長さよりも短くてもよい。素体2の第三方向D3における長さ及び素体2の第一方向D1における長さは、互いに異なっていてもよい。
In this embodiment, the length of the
なお、本実施形態で「同等」とは、等しいことに加えて、予め設定した範囲での微差又は製造誤差などを含んだ値を同等としてもよい。たとえば、複数の値が、当該複数の値の平均値の±5%の範囲内に含まれているのであれば、当該複数の値は同等であると規定する。 In this embodiment, "equal" may mean equal to a value including a slight difference or a manufacturing error within a preset range. For example, multiple values are defined as equivalent if they fall within ±5% of the mean of the multiple values.
素体2の外面には、第一凹部7及び第二凹部8が設けられている。具体的には、第一凹部7は、端面2aに設けられ、端面2bに向かって窪んでいる。第二凹部8は、端面2bに設けられ、端面2aに向かって窪んでいる。
A
素体2は、たとえば誘電体材料(アルミナ、マグネシア、スピネル、シリカ、フォルステライト、ステアタイト、エンスタタイト、ディオプサイド、コージェライト、ストロンチウム長石、及び、ケイ酸亜鉛のいずれか1種類以上)により構成されている。素体2は、フェライト(例えば、Ni-Cu-Zn系フェライト、Ni-Cu-Zn-Mg系フェライト、Cu-Zn系フェライト)で形成されていてもよい。
The
第一端子電極3は、素体2の端面2a側に配置されている。第二端子電極4は、素体2の端面2b側に配置されている。第一端子電極3及び第二端子電極4は、第二方向D2で互いに離間している。第一端子電極3は、第一凹部7内に配置されている。第二端子電極4は、第二凹部8内に配置されている。第一端子電極3は、端面2a及び主面2dにわたって配置されている。第二端子電極4は、端面2b及び主面2dにわたって配置されている。本実施形態では、第一端子電極3の表面は、端面2a及び主面2dのそれぞれと略面一である。第二端子電極4の表面は、端面2b及び主面2dのそれぞれと略面一である。第一端子電極3及び第二端子電極4は、導電材料(たとえば、Ag及び/又はPd)により構成されている。
The first
第一端子電極3は、第三方向D3から見て、L字状を呈している。第一端子電極3は、複数の電極部分3a,3bを有している。電極部分3aと電極部分3bとは、素体2の稜線部において接続されており、互いに電気的に接続されている。本実施形態では、電極部分3aと電極部分3bとは、一体的に形成されている。電極部分3aは、第一方向D1に沿って延在している。電極部分3aは、第二方向D2から見て、長方形状を呈している。電極部分3bは、第二方向D2に沿って延在している。電極部分3bは、第一方向D1から見て、長方形状を呈している。各電極部分3a,3bは、第三方向D3に沿って延在している。
The first
第一端子電極3は、複数の第一電極層20,21,22,23,24,25,26(図5(d)参照)が、第一方向D1において積層されてなる。つまり、第一電極層20~26の積層方向は、第一方向D1である。実際の第一端子電極3では、複数の第一電極層20~26は、その層間の境界が視認できない程度に一体化されている。
The first
第二端子電極4は、第三方向D3から見て、L字状を呈している。第二端子電極4は、複数の電極部分4a,4bを有している。電極部分4aと電極部分4bとは、素体2の稜線部において接続されており、互いに電気的に接続されている。本実施形態では、電極部分4aと電極部分4bとは、一体的に形成されている。電極部分4aは、第一方向D1に沿って延在している。電極部分4aは、第二方向D2から見て、長方形状を呈している。電極部分4bは、第二方向D2に沿って延在している。電極部分4bは、第一方向D1から見て、長方形状を呈している。各電極部分4a,4bは、第三方向D3に沿って延在している。
The second
第二端子電極4は、複数の第二電極層30,31,32,33,34,35,36(図5(d)参照)が、第一方向D1において積層されてなる。つまり、第二電極層30~36の積層方向は、第一方向D1である。実際の第二端子電極4では、複数の第二電極層30~36は、その層間の境界が視認できない程度に一体化されている。
The second
第一端子電極3及び第二端子電極4には、電解めっき又は無電解めっきが施されることにより、たとえばNi、Sn、Auなどを含むめっき層(不図示)が設けられてもよい。めっき層は、たとえばNiを含み第一端子電極3及び第二端子電極4を覆うNiめっき膜と、Auを含み、Niめっき膜を覆うAuめっき膜と、を有していてもよい。
The first
コイル5は、素体2内に配置されている。コイル5の一端は、接続導体48(図3(a)参照)によって第一端子電極3に接続されている。コイル5の他端は、接続導体49(図5(b)参照)によって第二端子電極4に接続されている。図2に示されるように、コイル5は、複数のコイル導体40,41,42,43,44,45,46、及び、ビア導体70を含んで構成されている。複数のコイル導体40~46は、互いに接続されてコイル5を構成している。コイル5のコイル軸は、第一方向D1に沿って設けられている。コイル導体40~46は、第一方向D1から見て、少なくとも一部が互いに重なるように配置されている。コイル導体40~46及びビア導体70は、端面2a,2b、主面2c,2d及び側面2e,2fから離間して配置されている。コイル5は、導電材料(たとえば、Ag及び/又はPd)により構成されている。
The coil 5 is arranged inside the
続いて、積層コイル部品1の製造方法の一例について、図3、図4及び図5を参照して説明する。図3(a)~図3(f)、図4(a)~図4(f)及び図5(a)~図5(d)では、製造工程における平面図及び/又は断面図を示している。本実施形態では、積層コイル部品1を、フォトリソグラフィ法を用いて製造する。本実施形態の「フォトリソグラフィ法」とは、感光性材料を含む加工対象の層を露光及び現像することにより、所望のパターンに加工するものであればよく、マスクの種類などに限定されない。 Next, an example of a method for manufacturing the laminated coil component 1 will be described with reference to FIGS. 3, 4 and 5. FIG. 3(a) to 3(f), 4(a) to 4(f) and 5(a) to 5(d) show plan views and/or cross-sectional views in the manufacturing process. there is In this embodiment, the laminated coil component 1 is manufactured using a photolithography method. The “photolithography method” of the present embodiment is not limited to the type of mask and the like, as long as it processes a desired pattern by exposing and developing a layer to be processed containing a photosensitive material.
図3(a)に示されるように、最初に、基材B(たとえばPETフィルム)上に誘電体材料を塗布することにより、誘電体層10を形成する。続いて、誘電体層10上に、第一電極層20、第二電極層30、コイル導体(第一導体)40及び接続導体48を形成する。第一電極層20、第二電極層30、コイル導体40及び接続導体48は、フォトリソグラフィ法を用いて形成する。具体的には、誘電体層10上に感光性銀ペースト(感光性導電ペースト)を塗布する。続いて、第一電極層20、第二電極層30、コイル導体40及び接続導体48のパターンを有するマスク(たとえば、Crマスク)を介して感光性銀ペーストに紫外線を照射して露光させると共に現像液で現像して、第一電極層20、第二電極層30、コイル導体40及び接続導体48を形成する。第一電極層20とコイル導体40とは、接続導体48によって電気的に接続されている。以下、第一電極層21~26、第二電極層31~36、コイル導体41~46及び接続導体49を、上述のフォトリソグラフィ法と同様の方法で形成する。
As shown in FIG. 3(a), first, a
次に、図3(b)に示されるように、誘電体層(第一絶縁体層)50を形成する。誘電体層50は、第一電極層20、第二電極層30及びコイル導体40の周囲に形成される。誘電体層50は、フォトリソグラフィ法を用いて形成する。具体的には、誘電体層10、第一電極層20、第二電極層30、コイル導体40及び接続導体48上に感光性誘電体ペーストを塗布する。すなわち、感光性誘電体ペーストを、第一電極層20、第二電極層30、コイル導体40及び接続導体48の全域が覆われるように塗布する。このとき、第一電極層20、第二電極層30、コイル導体40及び接続導体48上に塗布される感光性誘電体ペーストの厚みは、その他の領域に塗布される感光性誘電体ペーストの厚みよりも小さい。つまり、第一電極層20、第二電極層30、コイル導体40及び接続導体48以外の領域に塗布される感光性誘電体ペーストの厚みは、第一電極層20、第二電極層30、コイル導体40及び接続導体48上の感光性誘電体ペーストの厚みよりも大きい。
Next, as shown in FIG. 3B, a dielectric layer (first insulator layer) 50 is formed. A
続いて、第一電極層20、第二電極層30、コイル導体40及び接続導体48のパターンを有するマスクを介して樹脂ペーストに紫外線を照射して露光させると共に現像液で現像して、誘電体層50を形成する。誘電体層50は、コイル導体40(第一電極層20、第二電極層30)の上面40aと平坦となるように形成される。すなわち、誘電体層50の厚みとコイル導体40の厚みとが同等となるように、誘電体層50を形成する。以下、誘電体層51~56を、上述のフォトリソグラフィ法と同様の方法で形成する。
Subsequently, through a mask having a pattern of the
本実施形態で「平坦」とは、コイル導体40の上面と誘電体層50の上面との高さ位置が等しいことに加えて、予め設定した範囲での微差又は製造誤差などを含んでいてもよい。たとえば、コイル導体40の高さ(第一方向D1における誘電体層10から上面40aまでの距離)の平均値に対して、±2~3umの範囲を含んでいてもよい。なお、コイル導体40の厚みと誘電体層50の厚みとが異なる場合、コイル導体40の厚みよりも誘電体層50の厚みが大きい方が好ましい。
In the present embodiment, "flat" means that the upper surface of the
次に、図3(c)に示されるように、誘電体層(第二絶縁体層)60を形成する。誘電体層60の厚みは、誘電体層50の厚みよりも小さい。誘電体層60は、フォトリソグラフィ法を用いて形成する。具体的には、第一電極層20、第二電極層30、コイル導体40、接続導体48及び誘電体層50上に、感光性誘電体ペーストを塗布する。続いて、第一電極層20、第二電極層30及びコイル導体40の一部を露光させるマスクを介して感光性誘電体ペーストに紫外線を照射して露光すると共に現像液で現像して、誘電体層60を形成する。誘電体層60は、第一電極層20、第二電極層30及びコイル導体40の一部を露出させる。誘電体層60には、ビアホールBHが設けられる。以下、誘電体層61~65を、上述のフォトリソグラフィ法と同様の方法で形成する。
Next, as shown in FIG. 3C, a dielectric layer (second insulator layer) 60 is formed. The thickness of
次に、図3(d)に示されるように、第一電極層21、第二電極層31及びコイル導体(第二導体)41を形成する。具体的には、第一電極層20、第二電極層30及び誘電体層50上に、感光性銀ペーストを塗布する。これにより、感光性銀ペーストは、誘電体層60のビアホールBHに充填される。そのため、コイル導体41とビア導体70とが同時に形成される。第一電極層21は、第一電極層20上に形成される。第一電極層21は、第一電極層20と電気的に接続される。第二電極層31は、第二電極層30上に形成される。第二電極層31は、第二電極層32と電気的に接続される。コイル導体41は、ビア導体70を介して、コイル導体40と電気的に接続される。次に、図3(e)に示されるように、誘電体層51を形成する。誘電体層51は、誘電体層60上に形成される。次に、図3(f)に示されるように、誘電体層61を形成する。誘電体層61は、第一電極層21、第二電極層31及びコイル導体41の一部を露出させる。誘電体層61には、ビアホールBHが設けられる。
Next, as shown in FIG. 3D, a
次に、図4(a)に示されるように、第一電極層22、第二電極層32及びコイル導体42を形成する。具体的には、第一電極層21、第二電極層31及び誘電体層51上に、感光性銀ペーストを塗布する。これにより、感光性銀ペーストは、誘電体層61のビアホールBHに充填される。第一電極層22は、第一電極層21上に形成される。第一電極層22は、第一電極層21と電気的に接続される。第二電極層32は、第二電極層31上に形成される。第二電極層32は、第二電極層31と電気的に接続される。コイル導体42は、ビア導体70を介して、コイル導体41と電気的に接続される。次に、図4(b)に示されるように、誘電体層52を形成する。誘電体層52は、誘電体層61上に形成される。次に、図4(c)に示されるように、誘電体層62を形成する。誘電体層62は、第一電極層22、第二電極層32及びコイル導体42の一部を露出させる。誘電体層62には、ビアホールBHが設けられる。
Next, as shown in FIG. 4A, the
次に、図4(d)に示されるように、第一電極層23、第二電極層33及びコイル導体43を形成する。具体的には、第一電極層22、第二電極層32及び誘電体層52上に、感光性銀ペーストを塗布する。これにより、感光性銀ペーストは、誘電体層62のビアホールBHに充填される。第一電極層23は、第一電極層22上に形成される。第一電極層23は、第一電極層22と電気的に接続される。第二電極層33は、第二電極層32上に形成される。第二電極層33は、第二電極層32と電気的に接続される。コイル導体43は、ビア導体70を介して、コイル導体42と電気的に接続される。次に、図4(e)に示されるように、誘電体層53を形成する。誘電体層53は、誘電体層62上に形成される。次に、図4(f)に示されるように、誘電体層63を形成する。誘電体層63は、第一電極層23、第二電極層33及びコイル導体43の一部を露出させる。誘電体層63には、ビアホールBHが設けられる。
Next, as shown in FIG. 4D, the
次に、図5(a)に示されるように、第一電極層24及び第一電極層25を形成する。第一電極層24は、第一電極層23上に形成される。第一電極層25は、第一電極層24上に形成される。また、第二電極層34及び第二電極層35を形成する。第二電極層34は、第二電極層33上に形成される。第二電極層35は、第二電極層34上に形成される。
Next, as shown in FIG. 5A, a
また、コイル導体44及びコイル導体45を形成する。コイル導体44は、ビア導体70を介して、コイル導体43と電気的に接続される。コイル導体45は、ビア導体70を介して、コイル導体44と電気的に接続される。
Also, a
また、誘電体層54及び誘電体層55を形成する。誘電体層54は、誘電体層63上に形成される。誘電体層55は、誘電体層64上に形成される。また、誘電体層64及び誘電体層65を形成する。誘電体層64は、誘電体層54上に形成される。誘電体層65は、誘電体層55上に形成される。誘電体層64及び誘電体層65のそれぞれには、ビアホールBHが設けられる。
Also, a
次に、図5(b)に示されるように、第一電極層26、第二電極層36、コイル導体46及び接続導体49を形成する。第一電極層26は、第一電極層25上に形成される。第二電極層36は、第二電極層35上に形成される。コイル導体46は、ビア導体70を介して、コイル導体45と電気的に接続される。第二電極層36とコイル導体46とは、接続導体49によって電気的に接続されている。
Next, as shown in FIG. 5B, the
次に、図5(c)に示されるように、誘電体層56を形成する。誘電体層56は、誘電体層65上に形成される。次に、図5(d)に示されるように、誘電体層11を形成する。誘電体層11は、第一電極層26、第二電極層36及び誘電体層56上に形成される。最後に、積層体に熱処理を施して焼成する。以上により、積層コイル部品1が得られる。必要に応じて、熱処理後に第一端子電極3及び第二端子電極4に電解めっき又は無電解めっきを施し、めっき層を設けてもよい。
Next, as shown in FIG. 5(c), a
以上説明したように、本実施形態に係る積層コイル部品1では、コイル導体40~45の上面と平坦となるように誘電体層50~55を形成し、コイル導体40~45及び誘電体層50~55上にビアホールBHが設けられた誘電体層60~65を形成する。すなわち、コイル導体40~45の厚みと誘電体層50~55の厚みとが同等となるように形成し、平坦なコイル導体40~45及び誘電体層50~55の上面に誘電体層60~65を形成する。このように、積層コイル部品1の製造方法では、コイル導体40~45と誘電体層50~55との高さを合わせた後に誘電体層60~65を形成するため、誘電体層60~65の厚みの調整を適切に行うことができる。そのため、誘電体層60~65の厚みを小さくすることができる。したがって、積層コイル部品1の製造方法では、導体間の誘電体層60~65の薄層化を図ることができる。
As described above, in the laminated coil component 1 according to the present embodiment, the
本実施形態に係る積層コイル部品1の製造方法では、誘電体層50~56を形成する工程では、コイル導体40~46を含む領域の全域に感光性誘電体ペーストを塗布した後、コイル導体40~46上の感光性誘電体ペーストを除去する。この方法では、コイル導体40~46の上面と平坦となるように誘電体層50~56を形成することができる。
In the method of manufacturing the laminated coil component 1 according to the present embodiment, in the step of forming the
本実施形態に係る積層コイル部品1の製造方法では、コイル導体41,43,45を形成する工程では、ビアホールBHに感光性導電ペーストを充填して、コイル導体41,43,45とビア導体70とを同時に形成する。この方法では、コイル導体41,43,45とビア導体70とを同時に形成できるため、製造工程の効率化を図ることができる。
In the method of manufacturing the laminated coil component 1 according to the present embodiment, in the step of forming the
本実施形態に係る積層コイル部品1の製造方法では、誘電体層50~56を形成する工程では、コイル導体40~46上に塗布される感光性導電ペーストの厚みよりも、コイル導体40~46の周囲に塗布される感光性導電ペーストの厚みを大きくする。この方法では、コイル導体40~46上の感光性導電ペーストを平滑化し易いため、コイル5の磁路長の調整を行い易くなる。
In the method of manufacturing the laminated coil component 1 according to the present embodiment, in the step of forming the dielectric layers 50-56, the thickness of the coil conductors 40-46 is greater than the thickness of the photosensitive conductive paste applied on the coil conductors 40-46. increase the thickness of the photosensitive conductive paste applied around the In this method, since the photosensitive conductive paste on the
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 Although the embodiments of the present invention have been described above, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention.
上記実施形態では、コイル5がコイル導体40~46を有している形態を一例に説明した。しかし、コイル導体の数は上述した値に限られない。
In the above embodiment, the coil 5 has the
上記実施形態では、第一端子電極3及び第二端子電極4が、第三方向D3から見てL字形状を呈する形態を一例に説明した。しかし、第一端子電極3及び第二端子電極4の形状はこれに限定されず、例えば、直方体形状(第二方向D2から見て矩形状)などであってもよい。
In the above embodiment, the first
上記実施形態では、コイル導体41,43,45を形成する工程では、ビアホールBHに感光性導電ペーストを充填して、コイル導体41,43,45とビア導体70とを同時に形成する形態を一例に説明した。しかし、コイル導体41,43,45を形成するタイミングと、ビア導体70を形成するタイミングとが異なっていてもよい。
In the above embodiment, in the step of forming the
上記実施形態では、誘電体層50~56を形成する工程では、コイル導体40~46上に塗布される感光性導電ペーストの厚みよりも、コイル導体40~46の周囲に塗布される感光性導電ペーストの厚みを大きくする形態を一例に説明した。しかし、コイル導体40~46上に塗布される感光性導電ペーストの厚みと、コイル導体40~46の周囲に塗布される感光性導電ペーストの厚みとは、同等であってもよい。 In the above embodiment, in the step of forming the dielectric layers 50-56, the thickness of the photosensitive conductive paste applied around the coil conductors 40-46 is greater than the thickness of the photosensitive conductive paste applied on the coil conductors 40-46. A form in which the thickness of the paste is increased has been described as an example. However, the thickness of the photosensitive conductive paste applied on the coil conductors 40-46 and the thickness of the photosensitive conductive paste applied around the coil conductors 40-46 may be the same.
上記実施形態では、素体2が誘電体材料で形成されている形態を一例に説明した。しかし、素体2は、フェライトで形成されていてもよい。この構成では、素体2を形成する絶縁体層(上記実施形態の誘電体層50~56,60~65に相当する層)を、感光性フェライトペースト(感光性絶縁体ペースト)を用いて形成することができる。
In the above-described embodiment, an example in which the
1…積層コイル部品、2…素体、5…コイル、40~46…コイル導体(第一導体、第二導体)、40a…上面、50~56…誘電体層(第一絶縁体層)、60~65…誘電体層(第二絶縁体層)、70…ビア導体、BH…ビアホール。 DESCRIPTION OF SYMBOLS 1... Laminated coil component, 2... Element body, 5... Coil, 40 to 46... Coil conductor (first conductor, second conductor), 40a... Upper surface, 50 to 56... Dielectric layer (first insulator layer), 60 to 65... dielectric layer (second insulator layer), 70... via conductor, BH... via hole.
Claims (4)
前記素体内に配置されており、複数の導体及び対応する前記導体同士を接続するビア導体を含んで構成されているコイルと、を備えた積層コイル部品の製造方法であって、
複数の前記絶縁体層を、感光性絶縁体ペーストを用いてフォトリソグラフィ法によって形成し、
複数の前記導体及び前記ビア導体を、感光性導電ペーストを用いてフォトリソグラフィ法によって形成し、
第一導体を形成する工程と、
前記第一導体の周囲に設けられる第一絶縁体層であって、前記第一導体の上面と平坦となるように前記第一絶縁体層を形成する工程と、
前記第一導体及び前記第一絶縁体層上に、前記第一導体の一部を露出させるビアホールが設けられた第二絶縁体層を形成する工程と、
前記第二絶縁体層上に、前記ビアホールを介して前記第一導体と接続される第二導体を形成する工程と、を含む、積層コイル部品の製造方法。 an element formed by laminating a plurality of insulator layers;
a coil arranged in the element body and configured to include a plurality of conductors and via conductors connecting the corresponding conductors, the method for manufacturing a laminated coil component,
forming a plurality of the insulator layers by photolithography using a photosensitive insulator paste;
forming a plurality of the conductors and the via conductors by a photolithographic method using a photosensitive conductive paste;
forming a first conductor;
forming a first insulator layer around the first conductor so as to be flat with the upper surface of the first conductor;
forming, on the first conductor and the first insulator layer, a second insulator layer provided with a via hole exposing a portion of the first conductor;
forming a second conductor on the second insulator layer to be connected to the first conductor through the via hole.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/686,599 US20220293339A1 (en) | 2021-03-09 | 2022-03-04 | Method for manufacturing multilayer coil component |
CN202210213070.XA CN115116737A (en) | 2021-03-09 | 2022-03-04 | Manufacturing method of laminated coil component |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021037457 | 2021-03-09 | ||
JP2021037457 | 2021-03-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022138107A true JP2022138107A (en) | 2022-09-22 |
Family
ID=83319853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021209055A Pending JP2022138107A (en) | 2021-03-09 | 2021-12-23 | Method for manufacturing laminated coil component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022138107A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019438A (en) * | 2005-07-11 | 2007-01-25 | Murata Mfg Co Ltd | Chip inductor |
-
2021
- 2021-12-23 JP JP2021209055A patent/JP2022138107A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019438A (en) * | 2005-07-11 | 2007-01-25 | Murata Mfg Co Ltd | Chip inductor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112951541B (en) | Electronic component | |
CN107871583B (en) | Inductance element and manufacturing method thereof | |
JP4844045B2 (en) | Electronic component and manufacturing method thereof | |
US7508292B2 (en) | Coil component | |
CN109698063B (en) | Laminated coil component and method for manufacturing same | |
CN112447391B (en) | Method for manufacturing laminated coil component and laminated coil component | |
CN112242234B (en) | Laminated coil components | |
CN111477435A (en) | Laminated coil component | |
CN108695051B (en) | Electronic component | |
US11139112B2 (en) | Electronic component | |
JP7234552B2 (en) | Laminated coil parts | |
CN113363062B (en) | Laminated coil component | |
CN115116737A (en) | Manufacturing method of laminated coil component | |
JP2022138107A (en) | Method for manufacturing laminated coil component | |
CN112466653B (en) | Method for manufacturing electronic component | |
CN114446573B (en) | Laminated coil component and mounting structure of laminated coil component | |
JP2007180428A (en) | Electronic component and method for manufacturing the same | |
JP2022137791A (en) | Method for manufacturing laminated coil component | |
JP2022150913A (en) | LAMINATED COIL COMPONENT MANUFACTURING METHOD AND LAMINATED COIL COMPONENT | |
US20240186056A1 (en) | Coil component and manufacturing method therefor | |
JP2004319691A (en) | Method for forming sheet having different materials used for multilayer wiring board formation, and sheet having the same | |
JP2022119450A (en) | Laminated coil parts |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250626 |