JP2022101252A - Bias circuit - Google Patents
Bias circuit Download PDFInfo
- Publication number
- JP2022101252A JP2022101252A JP2020215713A JP2020215713A JP2022101252A JP 2022101252 A JP2022101252 A JP 2022101252A JP 2020215713 A JP2020215713 A JP 2020215713A JP 2020215713 A JP2020215713 A JP 2020215713A JP 2022101252 A JP2022101252 A JP 2022101252A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- signal
- line
- connection point
- open stub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 37
- 239000003990 capacitor Substances 0.000 claims abstract description 35
- 238000010586 diagram Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Waveguide Connection Structure (AREA)
- Microwave Amplifiers (AREA)
Abstract
【課題】バイアス回路を小さくする。
【解決手段】バイアス回路Ｓは、入力端ＩＮと出力端ＯＵＴとを接続する信号線１に接続された、入力信号の波長λの８分の１の線路長を有する伝送線路２と、信号線１と伝送線路２とが接続された接続点３を挟んで伝送線路２の反対側に配置され、接続点３に接続された入力信号の波長の１２分の１の線路長を有するオープンスタブ４と、オープンスタブ４に並列に接続されたインピーダンス整合用コンデンサ５と、伝送線路２の２つの先端のうちの接続点３と接続されていない方の先端に接続された第１バイパスコンデンサ６と、オープンスタブ４の２つの先端のうちの接続点と接続されていない方の先端に接続された第２バイパスコンデンサ７と、伝送線路２の接続点３と接続されていない方の先端、又はオープンスタブ４の接続点３と接続されていない方の先端のいずれか一方に接続された電源８と、を有する。
【選択図】図１
PROBLEM TO BE SOLVED: To reduce a bias circuit.
A bias circuit S includes a transmission line 2 connected to a signal line 1 connecting an input end IN and an output end OUT and having a line length of 1/8 of a wavelength λ of an input signal, and a signal line. An open stub 4 that is arranged on the opposite side of the transmission line 2 with the connection point 3 to which 1 and the transmission line 2 are connected and has a line length of 1/12 of the wavelength of the input signal connected to the connection point 3. An impedance matching capacitor 5 connected in parallel to the open stub 4, and a first bypass capacitor 6 connected to the tip of the two ends of the transmission line 2 that is not connected to the connection point 3. The second bypass capacitor 7 connected to the tip of the two tips of the open stub 4 that is not connected to the connection point, and the tip that is not connected to the connection point 3 of the transmission line 2, or the open stub. It has a power supply 8 connected to one of the connection points 3 of 4 and one of the tips that are not connected.
[Selection diagram] Fig. 1
Description
本発明は、電子部品を動作させるために電気回路に電圧又は電流を加えるバイアス回路に関する。 The present invention relates to a bias circuit that applies voltage or current to an electrical circuit to operate an electronic component.
特許文献１には、入力端と出力端との間に接続されたコンデンサと、出力端との間に、信号の波長の４分の１の長さを有した一方の伝送線路と他方の伝送線路とから構成された先端短絡結合線路を接続するバイアス回路が開示されている。 In Patent Document 1, one transmission line having a length of one quarter of the wavelength of a signal and the other transmission between a capacitor connected between an input end and an output end and an output end. A bias circuit for connecting a tip short-circuit coupled line composed of a line and a line is disclosed.
しかしながら、上記の技術では、入力端に入力される信号の波長の４分の１の長さの伝送線路を必要とするため、信号の波長の４分の１の長さよりもバイアス回路を小さくすることができなかった。 However, since the above technique requires a transmission line having a length of one-fourth of the wavelength of the signal input to the input end, the bias circuit is made smaller than the length of one-fourth of the wavelength of the signal. I couldn't.
そこで、本発明はこれらの点に鑑みてなされたものであり、バイアス回路を小さくすることを目的とする。 Therefore, the present invention has been made in view of these points, and an object thereof is to reduce the bias circuit.
本発明の第１の態様においては、入力端と出力端とを接続する信号線に接続された、前記入力端に入力される信号の波長の８分の１の線路長を有する伝送線路と、前記信号線と前記伝送線路とが接続された接続点を挟んで前記伝送線路の反対側に配置され、前記接続点に接続された前記信号の波長の１２分の１の線路長を有するオープンスタブと、前記オープンスタブに並列に接続されたインピーダンス整合用コンデンサと、前記伝送線路の２つの先端のうちの前記接続点と接続されていない方の先端に接続された第１バイパスコンデンサと、前記オープンスタブの２つの先端のうちの前記接続点と接続されていない方の先端に接続された第２バイパスコンデンサと、前記伝送線路の前記接続点と接続されていない方の先端、又は前記オープンスタブの前記接続点と接続されていない方の先端のいずれか一方に接続された電源と、を有するバイアス回路を提供する。 In the first aspect of the present invention, a transmission line connected to a signal line connecting the input end and the output end and having a line length of 1/8 of the wavelength of the signal input to the input end, and a transmission line. An open stub that is arranged on the opposite side of the transmission line with the connection point where the signal line and the transmission line are connected and has a line length of 1/12 of the wavelength of the signal connected to the connection point. An impedance matching capacitor connected in parallel to the open stub, a first bypass capacitor connected to the tip of the two ends of the transmission line that is not connected to the connection point, and the open. A second bypass capacitor connected to the tip of the two tips of the stub that is not connected to the connection point, and the tip of the transmission line that is not connected to the connection point, or the open stub. Provided is a bias circuit having a power supply connected to one of the ends not connected to the connection point.
本発明によれば、バイアス回路を小さくできるという効果を奏する。 According to the present invention, there is an effect that the bias circuit can be reduced.
図１は、本実施形態に係るバイアス回路Ｓの構成を示す図である。バイアス回路Ｓは、アンプＡと、伝送線路２と、オープンスタブ４と、インピーダンス整合用コンデンサ５と、第１バイパスコンデンサ６と、第２バイパスコンデンサ７と、電源８と、を有する。
FIG. 1 is a diagram showing a configuration of a bias circuit S according to the present embodiment. The bias circuit S includes an amplifier A, a
アンプＡは、入力端ＩＮと出力端ＯＵＴとを接続する信号線１に接続されている。具体的には、アンプＡは、入力端ＩＮとアンプＡの入力端とが接続され、アンプＡの出力端と出力端ＯＵＴとが接続されている。アンプＡは、入力端ＩＮに入力される信号（以下、入力信号と言う）を増幅する増幅回路である。アンプＡは、入力信号を増幅した信号を出力する。 The amplifier A is connected to the signal line 1 that connects the input end IN and the output end OUT. Specifically, in the amplifier A, the input end IN and the input end of the amplifier A are connected, and the output end of the amplifier A and the output end OUT are connected. The amplifier A is an amplifier circuit that amplifies a signal input to the input terminal IN (hereinafter referred to as an input signal). The amplifier A outputs a signal obtained by amplifying the input signal.
伝送線路２は、アンプＡと出力端ＯＵＴとを接続する信号線１に接続されている。伝送線路２は、入力信号の波長λの８分の１の線路長を有する。例えば、入力信号の周波数ｆが１ＧＨｚである場合、信号の波長λは約３００ミリメートルであり、伝送線路２の線路長は約３７．５ミリメートルである。伝送線路２の２つの先端のうちの接続点３と接続されていない方の先端は、第１バイパスコンデンサ６に接続されている。
The
第１バイパスコンデンサ６は、入力信号の周波数ｆと異なる周波数の信号成分をグランドに流すためのコンデンサである。第１バイパスコンデンサ６の２つの先端のうちの伝送線路２と接続されていない方の先端はグランドに接続されている。第１バイパスコンデンサ６のインピーダンスは、入力信号の周波数ｆの成分を出力端ＯＵＴに流し、周波数ｆと異なる周波数の信号成分をグランドに流すように設定される。具体的には、第１バイパスコンデンサ６のインピーダンスは、周波数ｆの信号に対して高インピーダンスになり、周波数ｆと異なる周波数の信号に対して低インピーダンスになるように設定される。
The first bypass capacitor 6 is a capacitor for passing a signal component having a frequency different from the frequency f of the input signal to the ground. The tip of the two tips of the first bypass capacitor 6 that is not connected to the
オープンスタブ４は、信号線１と伝送線路２とが接続された接続点３を挟んで伝送線路２の反対側に配置され、接続点３に接続されたオープンスタブである。オープンスタブ４は、入力信号の波長λの１２分の１の線路長を有する。オープンスタブ４の線路長は、入力信号の周波数ｆが１ＧＨｚである場合、約２５ミリメートルである。オープンスタブ４の２つの先端のうちの接続点３と接続されていない方の先端は、第２バイパスコンデンサ７に接続されている。
The open stub 4 is an open stub that is arranged on the opposite side of the
第２バイパスコンデンサ７は、入力信号の周波数ｆと異なる周波数の信号成分をグランドに流すためのコンデンサである。第２バイパスコンデンサ７の２つの先端のうちのオープンスタブ４と接続されていない方の先端は、グランドに接続されている。第２バイパスコンデンサ７は、第１バイパスコンデンサ６と同様に、入力信号の周波数ｆの成分を出力端ＯＵＴに流し、周波数ｆと異なる周波数の信号成分をグランドに流すように設定される。具体的には、第２バイパスコンデンサ７は、周波数ｆの信号に対して高インピーダンスになり、周波数ｆと異なる周波数の信号に対して低インピーダンスになるように設定される。 The second bypass capacitor 7 is a capacitor for passing a signal component having a frequency different from the frequency f of the input signal to the ground. The tip of the two tips of the second bypass capacitor 7 that is not connected to the open stub 4 is connected to the ground. Similar to the first bypass capacitor 6, the second bypass capacitor 7 is set so that the component of the frequency f of the input signal flows to the output terminal OUT and the signal component of the frequency different from the frequency f flows to the ground. Specifically, the second bypass capacitor 7 is set so as to have a high impedance with respect to a signal having a frequency f and a low impedance with respect to a signal having a frequency different from the frequency f.
インピーダンス整合用コンデンサ５は、オープンスタブ４に並列に、信号線１に接続されたコンデンサである。インピーダンス整合用コンデンサ５の２つの先端のうちの信号線１と接続されていない方の先端は、グランドに接続されている。インピーダンス整合用コンデンサ５は、入力端ＩＮ側のインピーダンスと、出力端ＯＵＴ側のインピーダンスとを同じにするためのコンデンサである。インピーダンス整合用コンデンサ５の容量Ｃは、下記式（１）から式（５）を用いて算出される。
Ｚ１＝Ｚ×ｓｉｎ（３６０／１２）…（１）
Ｚ２＝Ｚ×ｓｉｎ（３６０／８）…（２）
Ｃ１＝｛（１／Ｚ１）×ｃｏｓ（３６０／１２）｝／ω…（３）
Ｃ２＝｛（１／Ｚ２）×ｃｏｓ（３６０／８）｝／ω…（４）
Ｃ＝Ｃ１＋Ｃ２…（５）
なお、Ｚは、伝送線路２の特性インピーダンスであり、適宜設定すればよい。また、ω＝２πｆである。
The impedance matching capacitor 5 is a capacitor connected to the signal line 1 in parallel with the open stub 4. The tip of the two tips of the impedance matching capacitor 5 that is not connected to the signal line 1 is connected to the ground. The impedance matching capacitor 5 is a capacitor for making the impedance on the IN side of the input end and the impedance on the OUT side of the output end the same. The capacitance C of the impedance matching capacitor 5 is calculated using the following equations (1) to (5).
Z1 = Z × sin (360/12) ... (1)
Z2 = Z × sin (360/8) ... (2)
C1 = {(1 / Z1) x cos (360/12)} / ω ... (3)
C2 = {(1 / Z2) x cos (360/8)} / ω ... (4)
C = C1 + C2 ... (5)
Note that Z is the characteristic impedance of the
電源８は、直流電圧を生じる電源である。電源８の一端は、伝送線路２の、接続点３と接続されていない方の先端に接続され、他端は、グランドに接続されている。なお、電源８は、伝送線路２ではなく、オープンスタブ４の接続点３と接続されていない方の先端に接続されてもよい。
The power source 8 is a power source that generates a DC voltage. One end of the power supply 8 is connected to the tip of the
図２は、信号のゲインの周波数特性を模式的に示す図である。図２の横軸は周波数を示し、縦軸は信号のゲインを示す。 FIG. 2 is a diagram schematically showing the frequency characteristics of the gain of the signal. The horizontal axis of FIG. 2 shows the frequency, and the vertical axis shows the gain of the signal.
実線Ｒは、本実施形態に係るバイアス回路Ｓを通過した信号のゲインの周波数特性を模式的に示すグラフである。実線Ｒは、入力信号の周波数ｆである１ＧＨｚにおいて０ｄＢのゲインを示している。また、実線Ｒは、１ＧＨｚ以外の周波数のゲインが、１ＧＨｚにおけるゲインよりも小さい。特に、実線Ｒは、１ＧＨｚの奇数倍の周波数（以下、奇数倍の高調波と言う）である３ＧＨｚにおいて、ゲインが低下している。このように、本実施形態に係るバイアス回路Ｓは、入力信号の周波数ｆと異なる周波数の信号を減衰させることができ、特に奇数倍の高調波のゲインを小さくできる。 The solid line R is a graph schematically showing the frequency characteristics of the gain of the signal passing through the bias circuit S according to the present embodiment. The solid line R shows a gain of 0 dB at 1 GHz, which is the frequency f of the input signal. Further, in the solid line R, the gain of a frequency other than 1 GHz is smaller than the gain at 1 GHz. In particular, the solid line R has a reduced gain at 3 GHz, which is an odd multiple frequency of 1 GHz (hereinafter referred to as an odd multiple harmonic). As described above, the bias circuit S according to the present embodiment can attenuate a signal having a frequency different from the frequency f of the input signal, and can particularly reduce the gain of harmonics having an odd multiple.
破線Ｌは、特許文献１のように入力信号の波長の４分の１の波長の伝送線路を用いた比較例のバイアス回路を通過した信号のゲインの周波数特性を模式的に示すグラフである。破線Ｌは、入力信号の周波数ｆである１ＧＨｚにおいて０ｄＢのゲインを示しているが、１ＧＨｚ以外の周波数においても１ＧＨｚと同等のゲインとなっている周波数がある。例えば、破線Ｌにおいては、奇数倍の高調波である３ＧＨｚにおいてゲインが０ｄＢとなっており、奇数倍の高調波のゲインを小さくできていない。 The broken line L is a graph schematically showing the frequency characteristic of the gain of the signal passing through the bias circuit of the comparative example using the transmission line having the wavelength of 1/4 of the wavelength of the input signal as in Patent Document 1. The broken line L indicates a gain of 0 dB at 1 GHz, which is the frequency f of the input signal, but there is a frequency having a gain equivalent to 1 GHz even at frequencies other than 1 GHz. For example, in the broken line L, the gain is 0 dB at 3 GHz, which is an odd-numbered harmonic, and the gain of the odd-numbered harmonic cannot be reduced.
［バイアス回路Ｓによる効果］
このように、本実施形態に係るバイアス回路Ｓにおいては、入力信号の波長の８分の１の線路長を有する伝送線路２と、伝送線路２の反対側に配置され、入力信号の波長の１２分の１の線路長を有するオープンスタブ４とを有することにより、伝送線路２の長さを入力信号の波長の４分の１よりも短くすることができる。したがって、本実施形態に係るバイアス回路Ｓの大きさを、入力信号の波長の４分の１の長さよりも小さくできる。
[Effect of bias circuit S]
As described above, in the bias circuit S according to the present embodiment, the
また、本実施形態に係るバイアス回路Ｓにおいては、入力信号の周波数ｆと異なる周波数の信号を減衰できる。特に、入力信号の周波数ｆの奇数倍の高調波の信号を減衰させることができる。 Further, in the bias circuit S according to the present embodiment, a signal having a frequency different from the frequency f of the input signal can be attenuated. In particular, it is possible to attenuate a signal having a harmonic of an odd multiple of the frequency f of the input signal.
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の全部又は一部は、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を併せ持つ。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments, and various modifications and changes can be made within the scope of the gist thereof. be. For example, all or part of the device can be functionally or physically distributed / integrated in any unit. Also included in the embodiments of the present invention are new embodiments resulting from any combination of the plurality of embodiments. The effect of the new embodiment produced by the combination has the effect of the original embodiment together.
ＩＮ 入力端
ＯＵＴ 出力端
Ａ アンプ
１ 信号線
２ 伝送線路
３ 接続点
４ オープンスタブ
５ インピーダンス整合用コンデンサ
６ 第１バイパスコンデンサ
７ 第２バイパスコンデンサ
８ 電源
IN Input end OUT Output end A Amplifier 1
Claims (1)
前記信号線と前記伝送線路とが接続された接続点を挟んで前記伝送線路の反対側に配置され、前記接続点に接続された前記信号の波長の１２分の１の線路長を有するオープンスタブと、
前記オープンスタブに並列に接続されたインピーダンス整合用コンデンサと、
前記伝送線路の２つの先端のうちの前記接続点と接続されていない方の先端に接続された第１バイパスコンデンサと、
前記オープンスタブの２つの先端のうちの前記接続点と接続されていない方の先端に接続された第２バイパスコンデンサと、
前記伝送線路の前記接続点と接続されていない方の先端、又は前記オープンスタブの前記接続点と接続されていない方の先端のいずれか一方に接続された電源と、
を有するバイアス回路。 A transmission line connected to a signal line connecting the input end and the output end and having a line length of 1/8 of the wavelength of the signal input to the input end, and a transmission line.
An open stub that is arranged on the opposite side of the transmission line with a connection point connecting the signal line and the transmission line connected to each other and has a line length that is one-twelfth of the wavelength of the signal connected to the connection point. When,
An impedance matching capacitor connected in parallel to the open stub,
A first bypass capacitor connected to the tip of the two ends of the transmission line that is not connected to the connection point,
A second bypass capacitor connected to the tip of the two tips of the open stub that is not connected to the connection point,
A power supply connected to either the tip of the transmission line that is not connected to the connection point or the tip of the open stub that is not connected to the connection point.
Bias circuit with.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020215713A JP2022101252A (en) | 2020-12-24 | 2020-12-24 | Bias circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020215713A JP2022101252A (en) | 2020-12-24 | 2020-12-24 | Bias circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022101252A true JP2022101252A (en) | 2022-07-06 |
Family
ID=82270995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020215713A Pending JP2022101252A (en) | 2020-12-24 | 2020-12-24 | Bias circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2022101252A (en) |
-
2020
- 2020-12-24 JP JP2020215713A patent/JP2022101252A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6047769B2 (en) | mixer circuit | |
| US20220190787A1 (en) | Preamplifying circuit | |
| JP2022101252A (en) | Bias circuit | |
| JP2022104195A (en) | Bias circuit | |
| JP2005341447A (en) | High frequency power amplifier | |
| CN111819788B (en) | Amplifier | |
| JP6332097B2 (en) | Power amplifier | |
| JP5241599B2 (en) | Harmonic termination circuit | |
| JP4142000B2 (en) | Integrated power amplification structure | |
| JP6452315B2 (en) | amplifier | |
| RU2732966C1 (en) | Wideband modification of high-frequency key power amplifier | |
| JP3224509B2 (en) | Microwave multiplier | |
| JP6189880B2 (en) | High frequency semiconductor amplifier | |
| JP5419812B2 (en) | High-frequency multistage active circuit | |
| JP6523108B2 (en) | High frequency semiconductor amplifier | |
| JP2015103957A (en) | Impedance matching circuit and high-frequency amplifier | |
| US3482179A (en) | Broadband stable power multiplier | |
| JP4305618B2 (en) | Negative resistance circuit and active filter | |
| JP6678827B2 (en) | High frequency amplifier | |
| TW201919351A (en) | Carrier aggregation circuit | |
| JP2019149770A (en) | Limiter circuit | |
| JP3519245B2 (en) | High frequency suppression circuit | |
| KR20230026200A (en) | Harmonic trap circuit using shunt stub and class-f power amplifier including the same | |
| JP6785680B2 (en) | amplifier | |
| KR100333340B1 (en) | RF Active Filter using active inverters with feedback circuits |