JP2022094151A - Switching element drive circuit - Google Patents
Switching element drive circuit Download PDFInfo
- Publication number
- JP2022094151A JP2022094151A JP2020207007A JP2020207007A JP2022094151A JP 2022094151 A JP2022094151 A JP 2022094151A JP 2020207007 A JP2020207007 A JP 2020207007A JP 2020207007 A JP2020207007 A JP 2020207007A JP 2022094151 A JP2022094151 A JP 2022094151A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- threshold
- input
- output terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、スイッチング素子のゲートを駆動するスイッチング素子駆動回路に関する。 The present invention relates to a switching element drive circuit that drives the gate of the switching element.
IGBT(絶縁ゲートバイポーラトランジスタ)、MOSFET(金属酸化物半導体電界効果トランジスタ) などのスイッチング素子のゲートを駆動するゲート信号の電流値を制御することにより、スイッチング素子のスイッチング直後に発生するスイッチングサージ(サージ電圧またはサージ電流)を適正な範囲に収めるアクティブゲートコントロール(以下「AGC」と略記)が考案されている。 By controlling the current value of the gate signal that drives the gate of switching elements such as IGBTs (Insulated Gate Bipolar Transistors) and MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), switching surges (surges) that occur immediately after switching of switching elements An active gate control (hereinafter abbreviated as "AGC") has been devised to keep the voltage (voltage or surge current) within an appropriate range.
しかしながら、負荷の急変や異常動作時、また部品の経年変化等によりスイッチング特性が変化した場合には、スイッチングサージのピーク(以下、「サージピーク」と称する)がスイッチング素子の耐圧を超えてしまうおそれがあった。 However, if the switching characteristics change due to sudden changes in load, abnormal operation, or changes over time in parts, the peak of switching surge (hereinafter referred to as "surge peak") may exceed the withstand voltage of the switching element. was there.
下記非特許文献1には、1回目のスイッチングサイクルでサージピークをピークホールドして検出し、所望のサージ電圧となるように2回目以降のスイッチングサイクルで誤差補正することにより、スイッチングサージを一定に制御可能なゲート駆動回路が提案されている。 In Non-Patent Document 1 below, the surge peak is peak-held and detected in the first switching cycle, and the error is corrected in the second and subsequent switching cycles so that the desired surge voltage is obtained, thereby making the switching surge constant. A controllable gate drive circuit has been proposed.
しかしながら、非特許文献1に係る発明は、サージピーク検出のために、ピーク保持の機能やA/D変換機能が必要になりコストが増加するという問題があった。また、非特許文献1に係る発明は、検出波形の処理をスイッチングサイクル毎に実施するため、制御部の処理負荷が増加する問題があった。 However, the invention according to Non-Patent Document 1 has a problem that a peak holding function and an A / D conversion function are required for surge peak detection, and the cost increases. Further, the invention according to Non-Patent Document 1 has a problem that the processing load of the control unit increases because the processing of the detected waveform is performed every switching cycle.
本発明は上記課題に鑑みて創作されたものであり、検出機能の簡素化と制御の処理負荷軽減を実現するスイッチング素子駆動回路を得ることを目的とする。 The present invention has been created in view of the above problems, and an object of the present invention is to obtain a switching element drive circuit that realizes simplification of a detection function and reduction of a control processing load.
上記目的を達成するために本発明に係るスイッチング素子駆動回路は、制御端子及び入出力端子を備え、前記制御端子に入力される電気信号に応じて前記入出力端子間がスイッチングされるスイッチング素子が異なるスイッチングサイクルでスイッチングされた際の入出力端子間電圧を検出する入出力端子間電圧検出部と、前記異なるスイッチングサイクルでスイッチングされた前記スイッチング素子の素子電流を検出する電流検出部と、前記入出力端子間電圧と前記スイッチングサイクルに応じて切り替えられる閾値電圧とを比較した結果である電圧比較結果、及び前記素子電流と前記スイッチングサイクルに応じて切り替えられる閾値電流とを比較した結果である電流比較結果を出力する信号処理部と、第1のスイッチングサイクルでの電圧比較結果と前記第1のスイッチングサイクルと異なる第2のスイッチングサイクルでの電圧比較結果とが異なる場合に、第1のスイッチングサイクルでの閾値電圧と第2のスイッチングサイクルでの閾値電圧との中間値を前記入出力端子間電圧のサージピークとし、第1のスイッチングサイクルでの電流比較結果と第2のスイッチングサイクルでの電流比較結果とが異なる場合に、第1のスイッチングサイクルでの閾値電流と第2のスイッチングサイクルでの閾値電流との中間値を前記素子電流のサージピークとし、前記入出力端子間電圧のサージピークが電圧規定値よりも大きい場合、及び前記素子電流のサージピークが電流規定値よりも大きい場合のいずれかの場合に前記電気信号の電流値を小さくし、前記入出力端子間電圧のサージピークが前記電圧規定値よりも小さく、かつ前記素子電流のサージピークが前記電流規定値よりも小さい場合に前記電気信号の電流値を大きくする制御を行う制御部と、を含んでいる。 In order to achieve the above object, the switching element drive circuit according to the present invention includes a control terminal and an input / output terminal, and a switching element in which the input / output terminals are switched according to an electric signal input to the control terminal is provided. The input / output terminal voltage detection unit that detects the input / output terminal voltage when switching in different switching cycles, the current detection unit that detects the element current of the switching element switched in the different switching cycles, and the input. A voltage comparison result that is the result of comparing the voltage between the output terminals and the threshold voltage that can be switched according to the switching cycle, and a current comparison that is the result of comparing the element current and the threshold current that can be switched according to the switching cycle. When the signal processing unit that outputs the result and the voltage comparison result in the first switching cycle and the voltage comparison result in the second switching cycle different from the first switching cycle are different, in the first switching cycle. The intermediate value between the threshold voltage and the threshold voltage in the second switching cycle is set as the surge peak of the voltage between the input / output terminals, and the current comparison result in the first switching cycle and the current comparison result in the second switching cycle. When is different, the intermediate value between the threshold current in the first switching cycle and the threshold current in the second switching cycle is defined as the surge peak of the element current, and the surge peak of the voltage between the input / output terminals is defined as the voltage. The current value of the electric signal is reduced when it is larger than the value or when the surge peak of the element current is larger than the specified current value, and the surge peak of the voltage between the input / output terminals is the specified voltage. It includes a control unit that controls to increase the current value of the electric signal when the surge peak of the element current is smaller than the value and the surge peak of the element current is smaller than the current specified value.
この様に構成することで、電圧のサージピーク及び電流のサージピークの算出に係る複数の時間情報を各々異なるタイミングでのスイッチングの際に検出でき、閾値を用いた制御端子電圧等の変化の検出に係るスイッチング素子駆動回路の制御の処理負荷を軽減することができる。 With this configuration, a plurality of time information related to the calculation of the voltage surge peak and the current surge peak can be detected at the time of switching at different timings, and the change of the control terminal voltage etc. using the threshold value can be detected. It is possible to reduce the processing load of the control of the switching element drive circuit according to the above.
また、電圧等と閾値とを比較する簡素な手法によりサージピークを検出するので、検出機能の簡素化が図れる。 Further, since the surge peak is detected by a simple method of comparing the voltage and the like with the threshold value, the detection function can be simplified.
以下、本実施形態を図面に基づいて説明する。図1は、本実施形態に係るスイッチング素子駆動回路を備えたインバータ10の一例を示したブロック図である。インバータ10は、例えば車載のバッテリである直流電源80から供給される直流電圧を、例えばU相、V相およびW相の三相交流電圧に変換してモータ12へと出力する三相インバータである。
Hereinafter, this embodiment will be described with reference to the drawings. FIG. 1 is a block diagram showing an example of an
図1に示したように、本実施形態に係るインバータ10は、MOSFET等のスイッチング素子42U、42V、42W、44U、44V、44Wを備え、モータ12のステータのコイルに供給する電力を、スイッチング素子42U、42V、42W、44U、44V、44Wをオンオフさせるスイッチングによって生成する。例えば、スイッチング素子42U、44UはU相のコイルに、スイッチング素子42V、44VはV相のコイルに、スイッチング素子42W、44WはW相のコイルに、各々供給する電力のスイッチングを行う。
As shown in FIG. 1, the
スイッチング素子42U、42V、42Wの各々のドレインは、直流電源80の正極(+)に接続されており、スイッチング素子42U、42V、42Wの各々のソースは、スイッチング素子44U、44V、44Wの各々のドレインに接続されている。また、スイッチング素子44U、44V、44Wの各々のソースは、直流電源80の負極(-)に接続されている。
The drains of the
スイッチング素子42Uのソースとスイッチング素子44Uのドレインとが接続されるノード46Uはモータ12のU相コイルに接続されている。一例として、スイッチング素子42Uがオンになると共にスイッチング素子44Uがオフになると、ノード46Uを介してモータ12のU相コイルに直流電源80の電力が供給される。同時に、一例として、スイッチング素子42Wがオフになると共にスイッチング素子44Wがオンになると、U相コイルに流れた電流がモータ12のコイルの中性点を経由してW相コイルを流れる。当該電流はスイッチング素子42Wのソースとスイッチング素子44Wのドレインとが接続されるノード46Wとスイッチング素子44Wを介して直流電源80の負極(-)に流れる。U相コイルとW相コイルとが通電されることにより、U相コイルとW相コイルとに磁界が生じる。
The
スイッチング素子42Vのソースとスイッチング素子44Vのドレインとが接続されるノード46Vはモータ12のV相コイルに接続されている。一例として、スイッチング素子42Vがオンになると共にスイッチング素子44Vがオフになると、ノード46Vを介してモータ12のV相コイルに直流電源80の電力が供給される。同時に、一例として、スイッチング素子42Uがオフになると共にスイッチング素子44Uがオンになると、V相コイルに流れた電流がモータ12のコイルの中性点を経由してU相コイルを流れる。当該電流はノード46Uとスイッチング素子44Uを介して直流電源80の負極(-)に流れる。V相コイルとU相コイルとが通電されることにより、V相コイルとU相コイルとに磁界が生じる。
The
また、一例として、スイッチング素子42Wがオンになると共にスイッチング素子44Wがオフになると、ノード46Wを介してモータ12のW相コイルに直流電源80の電力が供給される。同時に、一例として、スイッチング素子42Vがオフになると共にスイッチング素子44Vがオンになると、W相コイルに流れた電流がモータ12のコイルの中性点を経由してV相コイルを流れる。当該電流はノード46Vとスイッチング素子44Vを介して直流電源80の負極(-)に流れる。W相コイルとV相コイルとが通電されることにより、W相コイルとV相コイルとに磁界が生じる。
Further, as an example, when the switching
上述のように、スイッチング素子42U、42V、42W、44U、44V、44W(以下、「スイッチング素子42U~44W」と略記)のスイッチングにより、モータ12のコイルに磁界が発生する相を切り替えることにより、モータ12のコイルには永久磁石等で構成されたロータ(回転子)を回転させるいわゆる回転磁界が発生する。実際のモータの回転制御では、スイッチング素子42U~44Wの各々を小刻みにオンオフさせるPWM(パルス幅変調)制御により、三相交流の電圧を生成してモータ12の各相のコイルに印加する。
As described above, by switching the phase in which a magnetic field is generated in the coil of the
上述のように、n型MOSFETは、ゲートに正電圧のゲート信号が入力されることによりオンとなる。図1に示したように、本実施形態では、スイッチング素子42U~44Wの各々には、ゲート信号の電流値を制御するゲートドライバ20U、20V、20W、22U、22V、22W(以下、「ゲートドライバ20U~22W」と略記)が各々接続されている。ゲートドライバ20U~22Wの各々は、可変抵抗器によりゲート信号の電流値(以下、「ゲート電流」と称する)を調整してスイッチング素子42U~44Wの各々のゲートに入力する。
As described above, the n-type MOSFET is turned on by inputting a positive voltage gate signal to the gate. As shown in FIG. 1, in the present embodiment, each of the switching
図2は、スイッチング素子44Uのゲートに設けられたゲートドライバ22Uの構成の一例を示したブロック図である。上述のように、ゲートドライバ20U~22Wは、スイッチング素子42U~44Wの各々に設けられているが、代表例としてゲートドライバ22Uを説明し、その他のゲートドライバについては説明を省略する。
FIG. 2 is a block diagram showing an example of the configuration of the
図2に示したように、ゲートドライバ22Uは、スイッチング素子44Uの入出力端子の電圧である入出力端子間電圧(ドレインソース間電圧Vds)を時間情報に対応付けて検出する入出力端子間電圧検出部24Uと、スイッチング素子44Uの素子電流(ドレイン電流Id)を時間情報に対応付けて検出する素子電流検出部26Uと、入出力端子間電圧検出部24U及び素子電流検出部26Uの各々の検出信号を、後述する制御部30Uで処理可能な形式の信号に変換する検出処理部28Uと、検出処理部28Uの出力に基づきスイッチング素子44Uのゲートに入力するゲート信号の制御演算を行う制御部30Uと、ゲート駆動能力を変化させる操作部32Uと、を備えている。入出力端子間電圧検出部24U及び素子電流検出部26Uの各々は、例えば、制御部30Uの制御クロックを用いて時間情報を検出する。
As shown in FIG. 2, the
素子電流検出部26Uは、一例として、シャント抵抗の両端部の電位差に基づいて電流値を検出してもよいし、スイッチング素子44Uのソースと接地領域との間の通電によって生じる誘導電流に基づいて電流値を算出してもよい。
As an example, the element
検出処理部28Uは、例えば、入出力端子間電圧検出部24U及び素子電流検出部26Uの各々の検出信号がアナログ信号である場合、制御部30Uで処理可能なデジタル信号に変換する一種のA/Dコンバータを含む回路である。
For example, when the detection signals of the input / output terminal
操作部32Uは、制御部30Uからの制御により抵抗値を変化させてスイッチング素子44Uのゲートに入力するゲート信号の電流値を変化させる可変抵抗器である。操作部32Uは、スイッチング素子44Uのゲートに入力する正電圧のゲート信号の電流値を変化させる可変抵抗器32UOと、スイッチング素子44Uのゲートに入力する負電圧のゲート信号の電流値を変化させる可変抵抗器32UFとを含む。
The
操作部32Uには、上位の制御装置からアンプ34U及び反転回路の一種である相補型MOS36Uを介してゲート信号が入力される。上位の制御装置から入力されたゲート信号は、アンプで増幅された後、相補型MOS36Uで正負が反転される。上位の制御装置から入力されるゲート信号の正負の態様によっては、相補型MOS36Uを省略してもよい。
A gate signal is input to the
図3は、制御部30Uの具体的な構成の一例を示すブロック図である。制御部30Uは、一種のコンピュータであり、CPU(Central Processing Unit)30UB、ROM(Read Only Memory)30UA、RAM(Random Access Memory)30UC、及び入出力ポート30UDを備える。
FIG. 3 is a block diagram showing an example of a specific configuration of the
制御部30Uでは、CPU30UB、ROM30UA、RAM30UC、及び入出力ポート30UDがアドレスバス、データバス、及び制御バス等の各種バスを介して互いに接続されている。入出力ポート30UDには、各種の入出力機器として、検出処理部28U、及び操作部32U等が各々接続されている。
In the
ROM30UAには、最適なゲート抵抗を算出する演算プログラム及び算出したゲート抵抗に基づいて操作部32Uを操作するための指令を生成する制御指令プログラム等がインストールされている。本実施形態では、CPU30UBが演算プログラムを実行することにより、最適なゲート抵抗を算出する。また、CPU30UBは、制御指令プログラムにより、操作部32Uを操作するための指令を生成する。RAM30UCは、データを一時的に記憶する記憶部であり、例えば、検出処理部28Uから入力されたデータ等が保持される。
A calculation program for calculating the optimum gate resistance, a control command program for generating a command for operating the
次に、制御部30UのCPU30UBが演算プログラム及び制御指令プログラムを実行することで実現される各種機能について説明する。CPU30UBが演算プログラム及び制御指令プログラムを実行することで、CPU30UBは、図3に示すように、最適なゲート抵抗を算出する演算部300A及び操作部32Uを操作するための指令を生成する制御指令部300Bとして機能する。
Next, various functions realized by the CPU 30UB of the
図4は、検出処理部28Uが備える比較機能部280を中心とした回路の一例を示したブロック図である。比較機能部280は、反転有力端子(-)が可変コンデンサCV1を介して接地され、非反転入力端子(+)がコンデンサC1とコンデンサC2とで構成された分圧回路280Dに接続されたコンパレータ280Cを含んで構成されている。
FIG. 4 is a block diagram showing an example of a circuit centered on the
分圧回路280DのコンデンサC1の一端には、入出力端子間電圧検出部24Uが検出した入出力端子間電圧(ドレインソース間電圧Vds)が入力される。入出力端子間電圧は、コンデンサC1、C2のインピーダンスに応じて分圧されて、コンパレータ280Cの非反転入力端子(+)に入力される。
The input / output terminal voltage (drain / source voltage V ds ) detected by the input / output terminal
コンパレータ280Cは、非反転入力端子(+)に入力された入出力端子間電圧に係る電圧値と、反転入力端子(-)に入力される電圧値とを比較する。反転入力端子(-)への入力値が後述する閾値であり、当該閾値は、可変コンデンサCV1により変更可能に構成されている。
The
コンパレータ280Cは、非反転入力端子(+)の入力値が、反転入力端子(-)の入力値以上となった場合にON反応である「1」を出力し、非反転入力端子(+)の入力値が、反転入力端子(-)の入力値未満となった場合にOFF反応である「0」を出力するデジタル変換機能を有している。
The
コンパレータ280Cの出力値は、制御部30Uが備える演算部300Aに入力される。演算部300Aは、コンパレータ280Cの出力値と所望のサージ電圧指令Vsrg*とに基づいて最適なゲート抵抗を算出し、制御指令部300Bは、算出されたゲート抵抗に基づいて操作部32Uを操作するための指令を生成する。演算部300Aにおける最適なゲート抵抗の算出においては、例えば、スイッチング素子44Uのスイッチングサージを検出することを要するが、スイッチングサージの検出の具体的な手法については後述する。また、後述するスイッチングサージの検出の手法によっては、複数の異なる閾値を同時に適用してスイッチングサージを検出する場合があるが、かかる場合は、同時に適用する閾値の数に応じて図4に示した比較機能部280を実装する。
The output value of the
また、図4では、入出力端子間電圧検出部24Uが検出した入出力端子間電圧に基づいて、スイッチングサージのうちサージ電圧を検出する場合を説明した。素子電流検出部26Uが検出した素子電流(ドレイン電流Id)に基づいてスイッチングサージのうちサージ電流を検出する場合は、素子電流に対応して変化する電圧値をコンパレータ280Cで閾値と比較する。素子電流に対応して変化する電圧値は、例えば素子電流検出部26Uがシャント抵抗を用いている場合、当該シャント抵抗の両端子の電位差を適宜増幅した電圧値である。
Further, in FIG. 4, a case where the surge voltage among the switching surges is detected based on the voltage between the input / output terminals detected by the
以下、サージピーク検出の具体的な手法について説明する。本実施形態では、以下に述べる検出手法を適宜使い分けることにより、サージピークを検出する。 Hereinafter, a specific method for detecting a surge peak will be described. In the present embodiment, the surge peak is detected by appropriately using the detection methods described below.
図5(A)は、サージ電圧検出の説明図であり、図5(B)は、サージ電流検出の説明図である。サージ電圧及びサージ電流は、コンパレータ280Cにおいて、入出力端子間電圧検出部24U及び素子電流検出部26Uの各々検出値を所定の閾値と比較することによって各々検出する。
FIG. 5A is an explanatory diagram of surge voltage detection, and FIG. 5B is an explanatory diagram of surge current detection. The surge voltage and surge current are detected in the
図5(A)に示したように、サージ電圧Vsurgeは、Nサイクル目でゲート信号がオフになってから、入出力端子間電圧検出部24Uで検出した入出力端子間電圧が第1閾値電圧Vth1以上となり、かつ(N+1)サイクル目に再びゲート信号がオフになってから、入出力端子間電圧検出部24Uで検出した入出力端子間電圧が第1閾値電圧Vth1よりも大きな第2閾値電圧Vth2未満となった場合に検出される。具体的には、下記の式(1)に示したように、第1閾値電圧Vth1と第2閾値電圧Vth2との中間値として算出される。サージ電圧Vsurgeを第1閾値電圧Vth1と第2閾値電圧Vth2との中間値として算出する、比較的簡素な手法でサージピークを検出できるので、サージ電圧Vsurgeを検出するコストを抑えることができる。また、演算負荷も軽いので、アクティブゲート制御の検出から操作までの処理負荷を軽減することができる。
As shown in FIG. 5A, in the surge voltage V surge , the voltage between input / output terminals detected by the
そして、算出したサージ電圧Vsurgeに基づいてスイッチング素子42U~44Wのゲート電流を操作する。一例として、サージ電圧Vsurgeが所定の規定値よりも大きな場合は、ゲート電流を低下させ、サージ電圧Vsurgeが所定の電圧規定値よりも小さな場合は、ゲート電流を大きくする。所定の電圧規定値は、例えば、スイッチング素子42U~44Wの安全動作領域に基づいて決定された電圧の上限値であるサージ上限と直流電源80の電圧(+B電圧)との中心値である。
Then, the gate current of the switching
図5(B)に示したように、サージ電流に対応した電圧Vsurge_Idは、Nサイクル目でゲート信号がオンになってから、素子電流検出部26Uで検出した素子電流に対応した電圧が第1閾値電圧Vth1_Id以上となり、かつ(N+1)サイクル目に再びゲート信号がオンになってから、素子電流検出部26Uで検出した素子電流に対応した電圧が第1閾値電圧Vth1_Idよりも大きな第2閾値電圧Vth2_Id未満となった場合に検出される。具体的には、下記の式(1)に示したように、第1閾値電圧Vth1_Idと第2閾値電圧Vth2_Idとの中間値として算出される。サージ電流の値は、サージ電圧Vsurge_Idからオームの法則に基づいて算出することができる。そして、算出したサージ電圧Vsurge_Idに基づいてスイッチング素子42U~44Wのゲート電流を操作する。一例として、サージ電圧Vsurge_Idが所定の規定値よりも大きな場合は、ゲート電流を低下させ、サージ電圧Vsurge_Idが所定の電流対応規定値よりも小さな場合は、ゲート電流を大きくする。所定の電流対応規定値は、例えば、スイッチング素子42U~44Wの安全動作領域に基づいて決定された電流の上限値に対応した電圧とスイッチング素子42U~44Wの負荷電流に対応した電圧との中間値である。また、入出力端子間電圧のサージ電圧Vsurgeが電圧規定値よりも大きい場合、及び素子電流に対応したサージ電圧Vsurge_Idが電流対応規定値よりも大きい場合のいずれかの場合にゲート信号の電流値を小さくし、入出力端子間電圧のサージ電圧Vsurgeが電圧規定値よりも小さく、かつ素子電流のサージ電圧Vsurge_Idが電流対応規定値よりも小さい場合にゲート信号の電流値を大きくしてもよい。
As shown in FIG. 5B, the voltage V surge_Id corresponding to the surge current is the voltage corresponding to the element current detected by the element
図6(A)は、2つの異なる閾値で検出したサージ波形の一例を示した説明図であり、図6(B)は、2つの異なる閾値で検出したサージ波形の相似性に基づいてサージピークを算出する場合の説明図である。 FIG. 6A is an explanatory diagram showing an example of surge waveforms detected at two different threshold values, and FIG. 6B is a surge peak based on the similarity of surge waveforms detected at two different threshold values. It is explanatory drawing in the case of calculating.
図6(A)に示したように、Nサイクル目のスイッチングにおけるサージ幅t1と、(N+1)サイクル目のスイッチングにおけるサージ幅t2との比率からサージ電圧のピーク値を導出する。閾値電圧をVth1からVth1とは異なるVth2に変化させた際に、閾値電圧Vth1、Vth2よりスイッチング素子42U~44Wの入出力端子間電圧(ドレインソース間電圧Vds)が大きい区間は互いに相似する三角形400、402となる。その結果、2つの三角形400、402の相似の関係から、サージ電圧を導出することができる。
As shown in FIG. 6A, the peak value of the surge voltage is derived from the ratio of the surge width t 1 in the switching of the Nth cycle and the surge width t 2 in the switching of the (N + 1) th cycle. A section where the voltage between input / output terminals (drain source voltage V ds ) of the switching
三角形400と三角形402との相似比は、サージ幅t1とサージ幅t2との比である。サージ幅t1は、Nサイクル目のスイッチングにおいて入出力端子間電圧検出部24Uが検出した入出力端子間電圧が、閾値電圧Vth1以上となってから閾値電圧Vth1以下になるまでの時間である。サージ幅t2は、(N+1)サイクル目のスイッチングにおいて入出力端子間電圧検出部24Uが検出した入出力端子間電圧が、閾値電圧Vth2以上となってから閾値電圧Vth2以下になるまでの時間である。
The similarity ratio between the
図6(B)に示したように、三角形400の高さはサージ電圧Vsurgeと閾値電圧Vth1との差分であり、三角形402の高さはサージ電圧Vsurgeと閾値電圧Vth2との差分である。そして、2つの三角形400、402の相似の関係からサージ電圧Vsurgeを算出する下記の式(3)が導かれる。このように、三角形400、402の相似の関係からサージ電圧Vsurgeを算出することにより、サージ電圧のピーク値を推定できる。また、電圧と時間と検出が2回のスイッチングで可能なので、検出時間の短縮を図ることができる。
As shown in FIG. 6B, the height of the
Vsurge-Vth1:Vsurge-Vth2=t1:t2
Vsurge=(Vth1 * t2 - Vth2 * t1 )/(t2 - t1) …(3)
V surge -V th1 : V surge -V th2 = t 1 : t 2
V surge = (V th1 * t 2 - V th2 * t 1 ) / (t 2 - t 1 )… (3)
図6(A)及び図6(B)では、サージ電圧Vsurgeを算出する場合を示したが、サージ電流Isurgeに対応したサージ電圧Vsurge_Idを算出する場合も手順は同様である。具体的にサージ電圧Vsurge_Idは、素子電流(ドレイン電流Id)に対応して変化する電圧値を、第1閾値電圧Vth1_Id及び第2閾値電圧Vth2_Idと比較した結果に基づき、下記の式(4)により算出される。式(4)中のサージ幅t1は、Nサイクル目のスイッチングにおいて素子電流検出部26Uで検出した素子電流に対応した電圧が、閾値電圧Vth1_Id以上となってから閾値電圧Vth1_Id以下になるまでの時間である。サージ幅t2は、(N+1)サイクル目のスイッチングにおいて素子電流検出部26Uで検出した素子電流に対応した電圧が、閾値電圧Vth2_Id以上となってから閾値電圧Vth2_Id以下になるまでの時間である。
6 (A) and 6 (B) show the case of calculating the surge voltage V surge , but the procedure is the same when calculating the surge voltage V surge_Id corresponding to the surge current I surge . Specifically, the surge voltage V surge_Id is the following formula based on the result of comparing the voltage value that changes according to the element current (drain current Id) with the first threshold voltage V th1_Id and the second threshold voltage V th2_Id . Calculated according to (4). The surge width t 1 in the equation (4) becomes the threshold voltage V th1_Id or less after the voltage corresponding to the element current detected by the element
Vsurge_Id=(Vth1_Id * t2 - Vth2_Id * t1 )/(t2 - t1) …(4) V surge_Id = (V th1_Id * t 2 - V th2_Id * t 1 ) / (t 2 - t 1 )… (4)
図7(A)は、測定対象である入出力端子間電圧を4点で検出する場合の概略図であり、図7(B)は、検出した4点に含まれる2点を通る直線と検出した4点に含まれる他の2点を通る直線との交点からサージ電圧Vsurgeを算出するための説明図である。 FIG. 7A is a schematic diagram when the voltage between input / output terminals to be measured is detected at four points, and FIG. 7B is a straight line passing through two points included in the detected four points. It is explanatory drawing for calculating a surge voltage V surge from the intersection with the straight line passing through the other 2 points included in 4 points.
図7(A)に示したように、1サイクル目のスイッチングで閾値電圧Vth1以上の入出力端子間電圧であるVds1、Vds2を各々検出すると共に、Vds1を検出した時間t1及びVds2を検出した時間t2の各々を検出する。そして、2サイクル目のスイッチングで入出力端子間電圧がサージ電圧Vsurge以下となってから閾値電圧Vth1に達するまでの間の電圧であるVds3、Vds4を各々検出すると共に、Vds3を検出した時間t3及びVds3を検出した時間t4の各々を検出する。2サイクル目のスイッチングで入出力端子間電圧がサージ電圧Vsurge以下となってから閾値電圧Vth1に達するまでの間は、例えば、入出力端子間電圧検出部24Uで検出した入出力端子間電圧の時間微分が負の値を示し、かつ、入出力端子間電圧検出部24Uで検出した入出力端子間電圧が閾値電圧Vth1以上の場合である。
As shown in FIG. 7A, V ds1 and V ds2 , which are voltages between input / output terminals having a threshold voltage V th1 or more, are detected in the switching of the first cycle, and the time t 1 and the time t 1 at which V ds 1 is detected are detected. Each of the time t 2 when
図7(B)は、横軸に時間、縦軸に電圧を想定した直交座標系において、電圧Vds1及び時間t1を示す点と、電圧Vds2及び時間t2を示す点とを通る直線(1)と、電圧Vds3及び時間t3を示す点と、電圧Vds4及び時間t4を示す点とを通る直線(2)との交点からサージ電圧Vsurgeを導出する。
FIG. 7B is a straight line passing through a point showing voltage V ds 1 and time t 1 and a point
図7(B)に示したように、直交座標の原点に相当する位置を閾値電圧0、時間0とすると、直線(1)は下記の式(5)で表される。
As shown in FIG. 7B, assuming that the position corresponding to the origin of the orthogonal coordinates is the
同様に、直線(2)は下記の式(6)で表される。直線(2)の式を定義するには、直線(2)と直線Vth1とが交差する時間t5を別途想定する。時間t5は、入出力端子間電圧検出部24Uが検出した電圧が閾値電圧Vth1と一致した時間を記録することにより検出する。
Similarly, the straight line (2) is represented by the following equation (6). In order to define the equation of the straight line (2), the time t 5 at which the straight line (2) and the straight line V th1 intersect is separately assumed. The time t 5 is detected by recording the time when the voltage detected by the
そして、直線(1)と直線(2)との交点のy座標がサージ電圧Vsurgeとなる。直線(1)と直線(2)との交点の、x座標は下記の式(7)で、y座標は下記の式(8)で各々表される。このように、サージ電圧を2本の直線の交点として算出することにより、サージ電圧のピーク値を推定できる。また、電圧と時間と検出が2回のスイッチングで可能なので、検出時間の短縮を図ることができる。 Then, the y coordinate of the intersection of the straight line (1) and the straight line (2) becomes the surge voltage V surge . The x-coordinate of the intersection of the straight line (1) and the straight line (2) is expressed by the following equation (7), and the y-coordinate is expressed by the following equation (8). In this way, the peak value of the surge voltage can be estimated by calculating the surge voltage as the intersection of two straight lines. Further, since the voltage, time and detection can be performed by switching twice, the detection time can be shortened.
図7(A)及び図7(B)では、サージ電圧Vsurgeを算出する場合を示したが、サージ電流Isurgeに対応したサージ電圧Vsurge_Idを算出する場合も手順は同様である。具体的にサージ電圧Vsurge_Idは、素子電流(ドレイン電流Id)に対応して変化する電圧値を、閾値電圧Vth1_Idと比較した結果に基づき、交叉する2本の直線の方程式を導出し、2本の直線の交点を算出する。 7 (A) and 7 (B) show the case of calculating the surge voltage V surge , but the procedure is the same when calculating the surge voltage V surge_Id corresponding to the surge current I surge . Specifically, the surge voltage V surge_Id derives the equations of two intersecting straight lines based on the result of comparing the voltage value that changes according to the element current (drain current Id) with the threshold voltage V th1_Id . Calculate the intersection of two straight lines.
図8(A)は、1回目のスイッチングでスイッチング素子42U~44Wの入出力端子間電圧が閾値電圧の初期値以上の場合、1回目のスイッチングに後続するスイッチングで閾値電圧を初期値から一定値ずつ段階的に上げていってサージ電圧の検出を行う場合の説明図であり、図8(B)は、1回目のスイッチングでスイッチング素子42U~44Wの入出力端子間電圧が閾値電圧の初期値未満の場合、1回目のスイッチングに後続するスイッチングで閾値電圧を初期値から一定値ずつ段階的に下げていってサージ電圧の検出を行う場合の説明図である。
FIG. 8A shows that when the voltage between the input / output terminals of the switching
図8(A)では、1回目のスイッチングでVds波形として示した入出力端子間電圧が初期値である第1閾値電圧Vth1以上なので、2回目のスイッチングでは第1閾値電圧Vth1よりも大きな第2閾値電圧Vth2と入出力端子間電圧とを比較している。そして、図8(A)の下段の比較結果がON反応を示したように、入出力端子間電圧は第2閾値電圧Vth2以上なので、3回目のスイッチングでは第2閾値電圧Vth2よりも大きな第3閾値電圧Vth3と入出力端子間電圧とを比較している。3回目のスイッチングでの比較結果がOFF反応となり、入出力端子間電圧が第3閾値電圧Vth3未満になったことを確認できたことにより、サージ検出と判定する。サージ電圧Vsurgeは、下記の式(9)に示したように、第2閾値電圧Vth2と第3閾値電圧Vth3との中間値として算出される。 In FIG. 8A, since the voltage between the input / output terminals shown as the V ds waveform in the first switching is equal to or higher than the first threshold voltage V th1 which is the initial value, the voltage is higher than the first threshold voltage V th1 in the second switching. The large second threshold voltage V th2 is compared with the voltage between the input / output terminals. As the comparison result in the lower part of FIG. 8A shows an ON reaction, the voltage between the input / output terminals is the second threshold voltage V th2 or more, so that it is larger than the second threshold voltage V th2 in the third switching. The third threshold voltage V th3 and the voltage between the input / output terminals are compared. Since the comparison result in the third switching is an OFF reaction and it can be confirmed that the voltage between the input / output terminals is less than the third threshold voltage V th3 , it is determined that the surge is detected. The surge voltage V surge is calculated as an intermediate value between the second threshold voltage V th2 and the third threshold voltage V th3 as shown in the following equation (9).
Vsurge=(Vth2+Vth3)/2 …(9) V surge = (V th2 + V th3 ) / 2… (9)
図8(B)では、1回目のスイッチングでVds波形として示した入出力端子間電圧が初期値である第1閾値電圧Vth1未満なので、2回目のスイッチングでは第1閾値電圧Vth1よりも小さな第2閾値電圧Vth2と入出力端子間電圧とを比較している。そして、図8(B)の下段の比較結果がOFF反応を示したように、入出力端子間電圧は第2閾値電圧Vth2未満なので、3回目のスイッチングでは第2閾値電圧Vth2よりも小さな第3閾値電圧Vth3と入出力端子間電圧とを比較している。3回目のスイッチングでの比較結果がONN反応となり、入出力端子間電圧が第3閾値電圧Vth3以上になったことを確認できたことにより、サージ検出と判定する。図8(B)の場合も、サージ電圧Vsurgeは、上記の式(9)に示したように、第2閾値電圧Vth2と第3閾値電圧Vth3との中間値として算出される。 In FIG. 8B, since the voltage between the input / output terminals shown as the V ds waveform in the first switching is less than the first threshold voltage V th1 which is the initial value, it is higher than the first threshold voltage V th1 in the second switching. The small second threshold voltage V th2 is compared with the voltage between the input / output terminals. As the comparison result in the lower part of FIG. 8B shows an OFF reaction, the voltage between the input / output terminals is less than the second threshold voltage V th2 , so that it is smaller than the second threshold voltage V th2 in the third switching. The third threshold voltage V th3 and the voltage between the input / output terminals are compared. The comparison result in the third switching is an ONN reaction, and it is confirmed that the voltage between the input / output terminals is equal to or higher than the third threshold voltage V th3 , so that it is determined to be surge detection. Also in the case of FIG. 8B, the surge voltage V surge is calculated as an intermediate value between the second threshold voltage V th2 and the third threshold voltage V th3 as shown in the above equation (9).
このように、複数の異なる閾値電圧Vthと比較した結果に基づき、ON反応した閾値電圧VthとOFF反応した閾値電圧Vthとの中間値としてサージ電圧Vsurgeを算出することにより、スイッチング素子42U~44Wの許容耐圧超えを防止できると共に、駆動能力が高い場合のサージ電圧を迅速に検出することができる。 In this way, the surge voltage V surge is calculated as an intermediate value between the ON-reacted threshold voltage V th and the OFF-reacted threshold voltage V th based on the results of comparison with a plurality of different threshold voltages V th . It is possible to prevent the allowable withstand voltage of 42U to 44W from being exceeded, and to quickly detect the surge voltage when the drive capacity is high.
図8(A)、図8(B)では、サージ電圧Vsurgeを算出する場合を示したが、サージ電流Isurgeに対応したサージ電圧Vsurge_Idを算出する場合も手順は同様である。具体的にサージ電圧Vsurge_Idは、素子電流(ドレイン電流Id)に対応して変化する電圧値を、複数の異なる閾値電圧Vth_Idと比較した結果に基づき、ON反応した閾値電圧Vth_IdとOFF反応した閾値電圧Vth_Idとの中間値として算出する。 8 (A) and 8 (B) show the case of calculating the surge voltage V surge , but the procedure is the same when calculating the surge voltage V surge_Id corresponding to the surge current I surge . Specifically, the surge voltage V surge_Id is an ON-reacted threshold voltage V th_Id and OFF based on the result of comparing a voltage value that changes according to the element current (drain current Id) with a plurality of different threshold voltages V th_Id . Calculated as an intermediate value with the reacted threshold voltage V th_Id .
図9(A)は、図8(A)に示した場合において、閾値電圧Vthの初期値をスイッチング素子42U~44Wのサージ上限と直流電源80の電圧との中心値とすることの説明図であり、図9(B)は、図8(B)に示した場合において、閾値電圧Vthの初期値をスイッチング素子42U~44Wのサージ上限と直流電源80の電圧との中心値とすることの説明図である。
FIG. 9A is an explanatory diagram showing that the initial value of the threshold voltage V th is the center value of the surge upper limit of the switching
サージ上限は、スイッチング素子42U~44Wの安全動作領域に基づいて決定された電圧の上限値である。図9(A)、図9(B)に各々示したように、閾値電圧Vthを、段階的に大きくする場合でも、段階的に小さくする場合でも、閾値電圧Vthの初期値をスイッチング素子42U~44Wのサージ上限と直流電源80の電圧との中心値とすることは有効である。また、閾値電圧Vthの初期値をサージ上限と直流電源80の電圧との中心値に設定する事で、検出時間の短縮を図ることができる。
The surge upper limit is a voltage upper limit determined based on the safe operating region of the switching
図9(A)及び図9(B)では、閾値電圧Vthの初期値を算出する場合を示したが、スイッチング素子42U~44Wの素子電流に対応した閾値電圧Vth_Idを算出する場合も手順は同様である。具体的には、スイッチング素子42U~44Wの安全動作領域に基づいて決定された電流の上限値に対応した電圧とスイッチング素子42U~44Wの負荷電流に対応した電圧との中間値を初期値とする。
9 (A) and 9 (B) show the case of calculating the initial value of the threshold voltage V th , but the procedure also shows the case of calculating the threshold voltage V th_Id corresponding to the element current of the switching
図10は、図8(B)に示した場合において、閾値電圧Vthの初期値を前回検出値とする場合の説明図である。具体的には、入出力端子間電圧検出部24Uが検出した入出力端子間電圧が段階的に大きくした閾値電圧Vth以下となった際の閾値電圧Vth、及び入出力端子間電圧検出部24Uが検出した入出力端子間電圧が段階的に小さくした閾値電圧Vth以上となった際の閾値電圧Vthのいずれかである。
FIG. 10 is an explanatory diagram when the initial value of the threshold voltage V th is set as the previously detected value in the case shown in FIG. 8 (B). Specifically, the threshold voltage V th when the voltage between the input / output terminals detected by the
前回検出値を閾値電圧Vthの初期値とすることにより、閾値電圧Vth決定の時間を短縮でき、サージ電圧Vsurgeを迅速に検出できる。 By setting the previously detected value as the initial value of the threshold voltage V th , the time for determining the threshold voltage V th can be shortened, and the surge voltage V surge can be detected quickly.
同様に、スイッチング素子42U~44Wの素子電流に対応した閾値電圧Vth_Idの初期値も、素子電流検出部26Uが検出した素子電流に対応した電圧が段階的に大きくした閾値電圧Vth_Id以下となった際の閾値電圧Vth_Id、及び素子電流検出部26Uが検出した素子電流に対応した電圧が段階的に小さくした閾値電圧Vth_Id以上となった際の閾値電圧Vth_Idのいずれかとすることにより、サージ電圧Vsurge_Idを迅速に検出することができる。
Similarly, the initial value of the threshold voltage V th_Id corresponding to the element currents of the switching
図11は、図8(A)に示した場合において、閾値電圧Vthの初期値を前回導出したサージ電圧(サージピーク)とする場合の説明図である。前回検出したサージ電圧Vsurgeを閾値電圧Vthの初期値とすることにより、閾値電圧Vth決定の時間を短縮でき、サージ電圧Vsurgeを迅速に検出できる。 FIG. 11 is an explanatory diagram when the initial value of the threshold voltage V th is the surge voltage (surge peak) derived last time in the case shown in FIG. 8 (A). By setting the surge voltage V surge detected last time as the initial value of the threshold voltage V th , the time for determining the threshold voltage V th can be shortened, and the surge voltage V surge can be detected quickly.
同様に、スイッチング素子42U~44Wの素子電流に対応した閾値電圧Vth_Idの初期値も、前回検出したサージ電圧Vsurge_Idとすることにより、サージ電圧Vsurge_Idを迅速に検出することができる。
Similarly, the surge voltage V surge_Id can be quickly detected by setting the initial value of the threshold voltage V th_Id corresponding to the element current of the switching
図12(A)は、1回目のスイッチングで比較結果がON反応の場合、閾値電圧Vthを増加させ、2回目以降のスイッチングで比較結果が前回値と異なった場合、閾値電圧Vthを減少させ、再度検出を行う場合の説明図であり、図12(B)は、1回目のスイッチングで比較結果がOFF反応の場合、閾値電圧Vthを減少させ、2回目以降のスイッチングで比較結果が前回値と異なった場合、閾値電圧Vthを増加させ、再度検出を行う場合の説明図である。 FIG. 12A shows that the threshold voltage V th is increased when the comparison result is ON reaction in the first switching, and the threshold voltage V th is decreased when the comparison result is different from the previous value in the second and subsequent switchings. It is an explanatory diagram in the case of performing detection again, and FIG. 12B shows that when the comparison result is an OFF reaction in the first switching, the threshold voltage V th is reduced and the comparison result is obtained in the second and subsequent switchings. It is explanatory drawing in the case of increasing the threshold voltage V th and performing detection again when it is different from the previous value.
図12(A)の場合、具体的には、1回目のスイッチングにおいて入出力端子間電圧検出部24Uが検出した入出力端子間電圧が初期値である第1閾値電圧Vth1以上の場合、閾値電圧を初期値である第1閾値電圧Vth1から十分に大きくした後、1回目のスイッチングに後続するスイッチングにおいて入出力端子間電圧検出部24Uが検出した入出力端子間電圧が閾値電圧以上となるまで、段階的に閾値電圧を小さくする。
In the case of FIG. 12A, specifically, when the voltage between the input / output terminals detected by the input / output terminal
図12(B)の場合、具体的には、1回目のスイッチングにおいて入出力端子間電圧検出部24Uが検出した入出力端子間電圧が初期値である第1閾値電圧Vth1以下の場合、閾値電圧Vthを初期値である第1閾値電圧Vth1から十分に小さくした後、1回目のスイッチングに後続するスイッチングにおいて入出力端子間電圧検出部24Uが検出した入出力端子間電圧が閾値電圧Vth以下となるまで、段階的に閾値電圧Vthを大きくする。
In the case of FIG. 12B, specifically, when the voltage between the input / output terminals detected by the input / output terminal
そして、図12(A)の場合、入出力端子間電圧検出部24Uが検出した入出力端子間電圧が段階的に小さくした閾値電圧Vth以上となった際の閾値電圧Vthと、当該閾値電圧Vthよりも一段階大きい閾値電圧Vthとの中間値を入出力端子間電圧のサージ電圧とする。同様に、図12(B)の場合、入出力端子間電圧検出部24Uが検出した入出力端子間電圧が段階的に大きくした閾値電圧Vth以下になった際の閾値電圧Vthと、当該閾値電圧Vthよりも一段階小さい閾値電圧Vthとの中間値を入出力端子間電圧のサージ電圧とする。
Then, in the case of FIG. 12A, the threshold voltage V th when the voltage between the input / output terminals detected by the
図12(A)及び図12(B)に示したように、入出力端子間電圧と閾値電圧Vthとの比較結果に基づいて、閾値電圧Vthを増減させることにより、スイッチング素子42U~44Wの駆動能力が低い場合のサージ電圧を高精度に算出することができる。
As shown in FIGS. 12A and 12B, the switching
図12(A)及び図12(B)では、入出力端子間電圧と閾値電圧Vthとの比較結果に基づいて、閾値電圧Vthを増減させたが、素子電流に対応した電圧とVth_Idとの比較結果に基づいて、閾値電圧Vth_Idを増減させる場合も同様の手順で行えるので、詳細な説明は省略する。 In FIGS. 12A and 12B, the threshold voltage V th is increased or decreased based on the comparison result between the input / output terminal voltage and the threshold voltage V th , but the voltage corresponding to the element current and V th_Id Since the same procedure can be used to increase or decrease the threshold voltage V th_Id based on the comparison result with the above, detailed description thereof will be omitted.
図13は、1回目のスイッチングでの初期値である閾値電圧Vth1と入出力端子間電圧との比較結果がON反応の場合は、後続するスイッチングでの閾値を、スイッチング素子42U~44Wのサージ上限と初期値との差分の1/2である閾値加算幅を加算して閾値電圧Vth1を変更する場合の説明図である。
FIG. 13 shows that when the comparison result between the threshold voltage V th1 which is the initial value in the first switching and the voltage between the input / output terminals is an ON reaction, the threshold value in the subsequent switching is set to the surge of the switching
図13では、1回目のスイッチングに後続するスイッチングにおいて入出力端子間電圧検出部24Uが検出した入出力端子間電圧が変更後の閾値電圧Vth2以上の場合は、後続するスイッチングにおいて前回のスイッチングにおける閾値電圧Vth2に前回の閾値加算幅の1/2の値を加算して、入出力端子間電圧検出部24Uが検出した入出力端子間電圧が閾値電圧Vth以下となるまで段階的に閾値電圧Vthを大きくする。
In FIG. 13, when the voltage between the input / output terminals detected by the input / output terminal
そして、入出力端子間電圧検出部24Uが検出した入出力端子間電圧が段階的に大きくした閾値電圧Vth以下になった際の閾値電圧Vth(図13では閾値電圧Vth3)と、当該閾値電圧Vthよりも一段階小さい閾値電圧Vth(図13では閾値電圧Vth2)との中間値を入出力端子間電圧のサージ電圧とする。さらに、入出力端子間電圧検出部24Uが検出した入出力端子間電圧が段階的に大きくした閾値電圧Vth以下になった際の閾値電圧Vth(図13では閾値電圧Vth3)に前回の閾値加算幅の1/2の値を減算して得た新たな閾値電圧Vth(図13では閾値電圧Vth4)と入出力端子間電圧との比較結果がON反応の場合は、新たな閾値電圧Vthと、当該閾値電圧Vthよりも一段階大きい閾値電圧Vth(図13では閾値電圧Vth3)との中間値をより高精度な入出力端子間電圧のサージ電圧とする。
Then, the threshold voltage V th (threshold voltage V th3 in FIG. 13) when the voltage between the input / output terminals detected by the input / output terminal
同様に、1回目のスイッチングに後続するスイッチングにおいて入出力端子間電圧検出部24Uが検出した入出力端子間電圧が変更後の閾値電圧Vth以下の場合は、後続するスイッチングにおいて前回のスイッチングにおける閾値電圧Vthに前回の閾値減算幅の1/2の値を減算して、入出力端子間電圧検出部24Uが検出した入出力端子間電圧が閾値電圧Vth以上となるまで段階的に閾値電圧Vthを小さくする。
Similarly, if the voltage between the input / output terminals detected by the input / output terminal
そして、入出力端子間電圧検出部24Uが検出した入出力端子間電圧が段階的に小さくした閾値電圧Vth以上になった際の閾値電圧Vthと、当該閾値電圧Vthよりも一段階大きい閾値電圧Vthとの中間値を入出力端子間電圧のサージ電圧とする。さらに、入出力端子間電圧検出部24Uが検出した入出力端子間電圧が段階的に小さくした閾値電圧Vth以下になった際の閾値電圧Vthに前回の閾値加算幅の1/2の値を加算して得た新たな閾値電圧Vthと入出力端子間電圧との比較結果がON反応の場合は、新たな閾値電圧Vthと、当該閾値電圧Vthよりも一段階大きな閾値電圧Vthとの中間値をより高精度な入出力端子間電圧のサージ電圧とする。
Then, the threshold voltage V th when the voltage between the input / output terminals detected by the input / output terminal
図13の場合、閾値電圧Vthの初期値は、スイッチング素子42U~44Wのサージ上限と直流電源80の電圧との中心値である。そして、初期値から閾値電圧Vthを比較結果に基づいて段階的に増減させることにより、サージ電圧を高精度で検出することができる。
In the case of FIG. 13, the initial value of the threshold voltage V th is the center value of the surge upper limit of the switching
図14は、図13に示した場合において、閾値電圧Vthの初期値を前回検出値とする場合の説明図である。具体的には、入出力端子間電圧検出部24Uが検出した入出力端子間電圧が段階的に大きくした閾値電圧Vth以下となった際の閾値電圧Vth(図14では閾値電圧Vth3)、及び当該閾値電圧Vth(図14では閾値電圧Vth3)を段階的に小さくした閾値電圧Vth以上となった際の閾値電圧Vth(図14では閾値電圧Vth4)のいずれかである。
FIG. 14 is an explanatory diagram when the initial value of the threshold voltage V th is set as the previously detected value in the case shown in FIG. Specifically, the threshold voltage V th when the voltage between the input / output terminals detected by the input / output terminal
前回検出値を閾値電圧Vthの初期値とすることにより、閾値電圧Vth決定の時間を短縮でき、サージ電圧Vsurgeを迅速に検出できる。 By setting the previously detected value as the initial value of the threshold voltage V th , the time for determining the threshold voltage V th can be shortened, and the surge voltage V surge can be detected quickly.
図15は、図13に示した場合において、閾値電圧Vthの初期値を前回導出したサージ電圧とする場合の説明図である。前回検出したサージ電圧Vsurgeを閾値電圧Vthの初期値とすることにより、閾値電圧Vth決定の時間を短縮でき、サージ電圧Vsurgeを迅速に検出できる。 FIG. 15 is an explanatory diagram in the case shown in FIG. 13 in the case where the initial value of the threshold voltage V th is the surge voltage derived last time. By setting the surge voltage V surge detected last time as the initial value of the threshold voltage V th , the time for determining the threshold voltage V th can be shortened, and the surge voltage V surge can be detected quickly.
図16(A)及び図16(B)は、スイッチングサイクル毎に、ゲート信号がOFFからON、ONからOFFに切換ったタイミングで、2種類の各々異なる閾値電圧Vthを切換える場合の説明図である。 16 (A) and 16 (B) are explanatory views in the case where two types of different threshold voltages V th are switched at the timing when the gate signal is switched from OFF to ON and ON to OFF in each switching cycle. Is.
図16(A)及び図16(B)では、Nサイクル目において、Vds波形として示した入出力端子間電圧を第1閾値の初期値及び第2閾値の初期値の各々で比較する。入出力端子間電圧が第1閾値の初期値以上で、かつ第2閾値の初期値以下の場合に、(N+1)サイクル目において、第1閾値を初期値から大きくし、かつ第2閾値を初期値から小さくする。 In FIGS. 16A and 16B, the voltage between the input / output terminals shown as the V ds waveform is compared at each of the initial value of the first threshold value and the initial value of the second threshold value in the Nth cycle. When the voltage between the input / output terminals is equal to or greater than the initial value of the first threshold value and equal to or less than the initial value of the second threshold value, the first threshold value is increased from the initial value and the second threshold value is initially set in the (N + 1) th cycle. Decrease from the value.
図16(A)では、(N+1)サイクル目で入出力端子間電圧が第1閾値及び第2閾値以上になっている。かかる場合は、第2閾値の初期値Vth1と初期値Vth1を小さくした第2閾値の変更値Vth2との中間値をサージ電圧Vsurgeとする。 In FIG. 16A, the voltage between the input / output terminals is equal to or higher than the first threshold value and the second threshold value in the (N + 1) th cycle. In such a case, the surge voltage V surge is an intermediate value between the initial value V th1 of the second threshold value and the changed value V th2 of the second threshold value obtained by reducing the initial value V th1 .
図16(B)では、(N+1)サイクル目で入出力端子間電圧が第1閾値及び第2閾値以下になっている。かかる場合は、第1閾値の初期値Vth1と初期値Vth1を小さくした第1閾値の変更値Vth2との中間値をサージ電圧Vsurgeとする。 In FIG. 16B, the voltage between the input / output terminals is equal to or lower than the first threshold value and the second threshold value in the (N + 1) th cycle. In such a case, the surge voltage V surge is an intermediate value between the initial value V th1 of the first threshold value and the changed value V th2 of the first threshold value obtained by reducing the initial value V th1 .
そして、算出したサージ電圧Vsurgeに基づいてスイッチング素子42U~44Wのゲート電流を操作する。一例として、サージ電圧Vsurgeが大きな場合は、ゲート電流を低下させ、サージ電圧Vsurgeが小さな場合は、ゲート電流を大きくする。
Then, the gate current of the switching
図16(A)及び図16(B)では、複数閾値を用いる事で、サージ電圧Vsurgeの検出精度の向上、及び検出時間の短縮が可能となる。 In FIGS. 16A and 16B, by using a plurality of threshold values, it is possible to improve the detection accuracy of the surge voltage V surge and shorten the detection time.
図16(A)及び図16(B)では、サージ電圧Vsurgeを算出する場合を示したが、サージ電流Isurgeに対応したサージ電圧Vsurge_Idを算出する場合も手順は同様である。具体的にサージ電圧Vsurge_Idは、素子電流(ドレイン電流Id)に対応して変化する電圧値を、2つの異なる閾値電圧Vth_Idと比較した結果に基づき、ON反応した閾値電圧Vth_IdとOFF反応した閾値電圧Vth_Idとの中間値として算出する。 16 (A) and 16 (B) show a case where the surge voltage V surge is calculated, but the procedure is the same when calculating the surge voltage V surge_Id corresponding to the surge current I surge . Specifically, the surge voltage V surge_Id is an ON-reacted threshold voltage V th_Id and OFF based on the result of comparing a voltage value that changes according to the element current (drain current Id) with two different threshold voltages V th_Id . Calculated as an intermediate value with the reacted threshold voltage V th_Id .
図17は、図16(A)と同様にVds波形として示した入出力端子間電圧を第1閾値の初期値及び第2閾値の初期値の各々で比較し、入出力端子間電圧が第1閾値の初期値以上で、かつ第2閾値の初期値以下の場合に、後続するスイッチングにおいて、第1閾値を初期値から段階的に大きくし、かつ第2閾値を初期値から段階的に小さくすることの説明図である。 FIG. 17 compares the voltage between the input / output terminals shown as the V ds waveform as in FIG. 16A with the initial value of the first threshold value and the initial value of the second threshold value, and the voltage between the input / output terminals is the first. When the value is equal to or more than the initial value of one threshold and is equal to or less than the initial value of the second threshold, the first threshold is gradually increased from the initial value and the second threshold is gradually decreased from the initial value in the subsequent switching. It is explanatory drawing of what to do.
第1閾値及び第2閾値の各々を、図16(A)の場合よりも小幅に変化させることにより、サージ電圧Vsurgeの検出精度の向上を図ることができる。 By changing each of the first threshold value and the second threshold value to a smaller width than in the case of FIG. 16A, it is possible to improve the detection accuracy of the surge voltage V surge .
図18は、図16(A)、図16(B)及び図17における初期値の決定の説明図である。図18では、第1閾値の初期値Vth1は、直流電源80の電圧であり、第2閾値の初期値Vth1は、スイッチング素子42U~44Wの安全動作領域に基づいて決定された電圧の上限値であるサージ上限である。
FIG. 18 is an explanatory diagram of determination of initial values in FIGS. 16 (A), 16 (B) and 17. In FIG. 18, the initial value V th1 of the first threshold value is the voltage of the
図18では、サージ電圧Vsurgeを算出する場合の第1閾値及び第2閾値の各々の初期値の決定について説明しているが、素子電流に対応した電圧のサージ電圧Vsurge_Idの算出に係る第1閾値及び第2閾値の各々の初期値の決定も同様に可能である。かかる場合に、第1閾値の初期値は、スイッチング素子42U~44Wの負荷電流に対応した電圧であり、第2閾値の初期値は、スイッチング素子42U~44Wの安全動作領域に基づいて決定された電流の上限値に対応した電圧である。
FIG. 18 describes the determination of the initial values of the first threshold and the second threshold when calculating the surge voltage V surge , but the first related to the calculation of the surge voltage V surge_Id of the voltage corresponding to the element current. It is also possible to determine the initial values of the first threshold and the second threshold in the same manner. In such a case, the initial value of the first threshold value is the voltage corresponding to the load current of the switching
図19は、スイッチングサイクル毎に、ゲート信号がOFFからON、ONからOFFに切換ったタイミングで、複数の各々異なる閾値電圧Vthを切換える場合の説明図である。 FIG. 19 is an explanatory diagram in the case where a plurality of different threshold voltages V th are switched at the timing when the gate signal is switched from OFF to ON and ON to OFF in each switching cycle.
図19では、入出力端子間電圧検出部24Uが検出した入出力端子間電圧を、一例として第1閾値、第2閾値及び第3閾値の3種類の閾値電圧の初期値の各々で比較する。入出力端子間電圧検出部24Uが検出した入出力端子間電圧が、3種類の閾値電圧の各々の初期値以上の場合に、後続するスイッチングにおいて、3種類の閾値電圧の各々を段階的に各々の初期値から大きくしていく。
In FIG. 19, the input / output terminal voltage detected by the input / output terminal
入出力端子間電圧検出部24Uが検出した入出力端子間電圧が、段階的に大きくした3種類の閾値電圧のいずれかの閾値電圧以下となった際に、該いずれかの閾値電圧と、該いずれかの閾値電圧よりも一段階小さい閾値電圧との中間値を入出力端子間電圧のサージ電圧Vsurgeとする。
When the voltage between input / output terminals detected by the
図19では、最初のスイッチングにおいて、入出力端子間電圧検出部24Uが検出した入出力端子間電圧は、第1閾値、第2閾値及び第3閾値の各々の初期値以上なので、後続するスイッチングにおいて、各々大きくした第1閾値、第2閾値及び第3閾値の各々と入出力端子間電圧を比較している。その結果、入出力端子間電圧が、第1閾値以上かつ第2閾値以下となったので、サージ電圧Vsurgeを当該第1閾値と当該第2閾値との中間値とする。
In FIG. 19, since the input / output terminal voltage detected by the input / output terminal
図19に示したように、複数閾値を用いることで、サージ電圧Vsurgeの検出精度の向上、及び検出時間の短縮を図ることができる。 As shown in FIG. 19, by using a plurality of threshold values, it is possible to improve the detection accuracy of the surge voltage V surge and shorten the detection time.
図19では、サージ電圧Vsurgeを算出する場合について説明しているが、素子電流に対応した電圧のサージ電圧Vsurge_Idを算出する場合も同様である。かかる場合は、スイッチング素子42U~44Wの素子電流に対応した電圧を、3種類の閾値で比較した結果に基づいてサージ電圧Vsurge_Idを算出する。
Although FIG. 19 describes the case of calculating the surge voltage V surge , the same applies to the case of calculating the surge voltage V surge_Id of the voltage corresponding to the element current. In such a case, the surge voltage V surge_Id is calculated based on the result of comparing the voltages corresponding to the element currents of the switching
図20は、図19に示した場合の3種類の閾値の設定の態様を示した説明図である。図20では、3種類の閾値の各々の初期値は分解能幅が一定となるように等差で設定され、3種類の閾値の各々は、同一の所定値で段階的に大きくされる。 FIG. 20 is an explanatory diagram showing an mode of setting three types of threshold values in the case shown in FIG. In FIG. 20, the initial values of each of the three types of threshold values are set with equal differences so that the resolution width is constant, and each of the three types of threshold values is gradually increased by the same predetermined value.
図21は、図19に示した場合の3種類の閾値の設定の他の態様を示した説明図である。図21では、3種類の閾値の各々の初期値は、スイッチング素子42U~44Wの安全動作領域に基づいて決定された電圧の上限値であるサージ上限と、直流電源80の電圧との間を均等に分割するように設定される。
FIG. 21 is an explanatory diagram showing another aspect of setting the three types of threshold values as shown in FIG. In FIG. 21, the initial value of each of the three types of threshold values is equal between the surge upper limit, which is the upper limit value of the voltage determined based on the safe operation region of the switching
1回目のスイッチングにおいて、入出力端子間電圧検出部24Uが検出した入出力端子間電圧を3種類の閾値の初期値の各々で比較し、入出力端子間電圧検出部24Uが検出した入出力端子間電圧より小さい初期値の最大値と、当該最大値よりも一段階大きな初期値との間の範囲を均等に分割するように初期値と同数の閾値電圧を再設定する。当該最大値が初期値の最大値であれば当該最大値とサージ上限との間の範囲を、均等に分割するように初期値と同数の閾値電圧を再設定する。
In the first switching, the input / output terminal voltage detected by the input / output terminal
そして、入出力端子間電圧検出部24Uが検出した入出力端子間電圧が、再設定した複数の閾値電圧のいずれかの閾値電圧以下となった際に、当該いずれかの閾値電圧と、当該いずれかの閾値電圧よりも一段階小さい閾値電圧との中間値を入出力端子間電圧のサージ電圧Vsurgeとする。又は、入出力端子間電圧検出部24Uが検出した入出力端子間電圧が、再設定した複数の閾値電圧のいずれよりも大きな場合は、再設定した複数の閾値電圧の最大値とサージ上限との中間値を入出力端子間電圧のサージ電圧Vsurgeとする。
Then, when the voltage between the input / output terminals detected by the
このように、複数の閾値を用いることにより、サージ電圧Vsurgeの検出時間を短縮すると共に、複数の閾値の間隔を段階的に狭めることにより、サージ電圧Vsurgeの検出精度を向上できる。 As described above, by using the plurality of threshold values, the detection time of the surge voltage V surge can be shortened, and the interval between the plurality of threshold values can be gradually narrowed to improve the detection accuracy of the surge voltage V surge .
図21では、サージ電圧Vsurgeを算出する場合について説明しているが、素子電流に対応した電圧のサージ電圧Vsurge_Idを算出する場合も同様である。かかる場合は、スイッチング素子42U~44Wの素子電流に対応した電圧を、間隔を段階的に狭めた3種類の閾値で比較した結果に基づいてサージ電圧Vsurge_Idを算出する。
Although FIG. 21 describes the case of calculating the surge voltage V surge , the same applies to the case of calculating the surge voltage V surge_Id of the voltage corresponding to the element current. In such a case, the surge voltage V surge_Id is calculated based on the result of comparing the voltages corresponding to the element currents of the switching
図22は、モータ相電流が略同じ場合に、スイッチング素子42U~44Wの入出力端子間電圧を第1閾値電圧Vth1、及び第2閾値電圧Vth2と各々比較する場合の説明図である。前述のように、実際のモータの回転制御では、スイッチング素子42U~44Wの各々を小刻みにオンオフさせるPWM制御により、三相交流の電圧を生成してモータ12の各相のコイルに印加するので、モータ12に供給されるモータ相電流は、図22中段に示したように略正弦波状に変化する。モータ相電流が異なる場合、入出力端子間電圧の波形であるVds波形も異なってくる。モータ相電流が高いタイミングでのVds波形は、図22の上段に示したように急峻となりやすい。また、モータ相電流が低いタイミングでのVds波形は、図22の下段に示したように、モータ相電流が高いタイミングでのVds波形よりも緩やかになりやすい。
FIG. 22 is an explanatory diagram in the case where the voltage between the input / output terminals of the switching
図22に示したように、モータ相電流が異なるタイミングでは、各々のVds波形に差異が生じる。本変形例では、電気角周期毎に出現するモータ相電流が略同じとなるタイミングで第1閾値電圧Vth1による検出と第1閾値電圧Vth1よりも高い第2閾値電圧Vth2による検出とを行ってサージ電圧Vsurgeを算出する。モータ相電流が略同じとなるタイミングではVds波形がほぼ同じになるので、サージ電圧Vsurgeを精度よく算出でき、その結果、高精度なゲート電流の制御が可能となる。モータ相電流が略同じとなるタイミングは、一例として、制御部30Uの制御クロックをカウントして、電気角周期内の同じタイミングとして検出する。
As shown in FIG. 22, when the motor phase currents are different, the V ds waveforms are different. In this modification, the detection by the first threshold voltage V th1 and the detection by the second threshold voltage V th2 higher than the first threshold voltage V th1 are performed at the timing when the motor phase currents appearing in each electric angle cycle are substantially the same. The surge voltage V surge is calculated. Since the V ds waveforms are almost the same at the timing when the motor phase currents are substantially the same, the surge voltage V surge can be calculated accurately, and as a result, the gate current can be controlled with high accuracy. As an example, the timing at which the motor phase currents are substantially the same is detected as the same timing within the electrical angular cycle by counting the control clock of the
また、モータ相電流が略同じとなるタイミングを、電気角周期毎に検出して第1閾値電圧Vth1による検出と第2閾値電圧Vth2による検出とを行うことにより、ゲートドライバ20U~22Wの負荷を低減することができる。
Further, by detecting the timing at which the motor phase currents are substantially the same for each electric angle cycle and performing detection by the first threshold voltage V th1 and detection by the second threshold voltage V th2 , the
図22では、サージ電圧Vsurgeを算出した場合を示したが、スイッチング素子42U~44Wの素子電流に対応したサージ電圧Vsurge_Idを算出する場合も同様の手順で算出することができる。
Although FIG. 22 shows the case where the surge voltage V surge is calculated, the surge voltage V surge_Id corresponding to the element currents of the switching
図23は、同一電気角周期中でモータ相電流が略同じ場合に、スイッチング素子42U~44Wの入出力端子間電圧を第1閾値電圧Vth1、及び第2閾値電圧Vth2と各々比較する場合の説明図である。略正弦波状に変化するモータ相電流は、極大値又は極小値でない限り、同一の電気角周期内で同一の値が2回出現する。本変形例では、同一の電気角周期内で2回出現するモータ相電流が略同じタイミングで第1閾値電圧Vth1による検出と第1閾値電圧Vth1と異なる第2閾値電圧Vth2による検出とを行ってサージ電圧Vsurgeを算出する。前述のように、モータ相電流が略同じとなるタイミングではVds波形がほぼ同じになるので、サージ電圧Vsurgeを精度よく算出でき、その結果、高精度なゲート電流の制御が可能となる。
FIG. 23 shows a case where the voltage between the input / output terminals of the switching
同一電気角周期内でモータ相電流が略同じとなるタイミングは、一例として、電気角周期内で制御部30Uの制御クロックをカウントして検出する。
As an example, the timing at which the motor phase currents are substantially the same within the same electric angle cycle is detected by counting the control clock of the
また、同一電気角周期内でモータ相電流が略同じとなるタイミングは、PWM制御でのスイッチング素子42U~44Wのスイッチング周期よりも長いので、単位時間当たりの低閾値検出及び高閾値検出の頻度を抑制でき、その結果、ゲートドライバ20U~22Wの負荷を低減することができる。
Further, since the timing at which the motor phase currents are substantially the same within the same electric angle cycle is longer than the switching cycle of the switching
図23では、サージ電圧Vsurgeを算出した場合を示したが、スイッチング素子42U~44Wの素子電流に対応したサージ電圧Vsurge_Idを算出する場合も同様の手順で算出することができる。
Although FIG. 23 shows the case where the surge voltage V surge is calculated, the surge voltage V surge_Id corresponding to the element currents of the switching
図24は、電圧と閾値電圧とを比較する検出区間と、比較結果からサージ電圧Vsurge又はサージ電圧Vsurge_Idを算出する制御演算区間との間に間引き区間を設けた場合の説明図である。本実施形態では、基本的には、スイッチング素子42U~44WのPWM制御でのスイッチング毎に、入出力端子間電圧又は素子電流に対応した電圧と閾値電圧とを比較するサージ検出、サージ電圧Vsurge又はサージ電圧Vsurge_Idを算出する制御演算、及びゲート電流の操作を行うが、かかる動作ではゲートドライバ20U~22Wの負荷が問題となる。
FIG. 24 is an explanatory diagram in the case where a thinning section is provided between the detection section for comparing the voltage and the threshold voltage and the control calculation section for calculating the surge voltage V surge or the surge voltage V surge_Id from the comparison result. In the present embodiment, basically, for each switching of the switching
図24に示した場合では、サージ検出を行わない間引き区間を設け、当該間引き区間に後続してサージ電圧Vsurge又はサージ電圧Vsurge_Idを算出する制御演算を行う。間引き区間は、例えば制御部30Uが入出力端子間電圧検出部24U及び素子電流検出部26Uの各々に対して動作停止信号を出力することにより行われる。サージ電圧Vsurge又はサージ電圧Vsurge_Idの算出後は、間引き区間を経てゲート電流の操作を行う。そして、操作後は、再びサージ検出を行う。間引き区間は少なくとも1回のスイッチングを含む区間であり、複数回のスイッチングに及んでもよい。
In the case shown in FIG. 24, a thinning section in which surge detection is not performed is provided, and a control operation for calculating the surge voltage V surge or the surge voltage V surge_Id is performed following the thinning section. The thinning section is performed, for example, by the
図25は、電圧と閾値電圧とを比較する検出区間と比較結果からサージ電圧Vsurge又はサージ電圧Vsurge_Idを算出する制御演算区間との間、及び制御演算区間とゲート電流を操作する操作区間との間の各々に間引き区間を設けた場合の説明図である。 FIG. 25 shows a detection section for comparing the voltage and the threshold voltage, a control calculation section for calculating the surge voltage V surge or the surge voltage V surge_Id from the comparison result, and a control calculation section and an operation section for operating the gate current. It is explanatory drawing in the case where the thinning section is provided in each of the space.
図26は、ゲート電流の制御後、間引き区間を設けた場合の説明図である。図26に示したように、ゲート電流の操作後、少なくとも1回のスイッチングの間、検出、演算、及び操作を行わない間引き区間を設ける。 FIG. 26 is an explanatory diagram when a thinning section is provided after controlling the gate current. As shown in FIG. 26, a thinning section is provided in which detection, calculation, and operation are not performed during at least one switching after the operation of the gate current.
図24、図25、及び図26に示したように、サージ検出、演算、及び操作を行わない間引き区間を設けることにより、ゲートドライバ20U~22Wの負荷を低減することができる。
As shown in FIGS. 24, 25, and 26, the load on the
図27は、間引き区間がモータ相電流に応じて設定される場合の説明図である。図27に示したように、モータ12に供給されるモータ相電流は略正弦波状に変化する。モータ相電流が大きな場合、ゲートドライバ20U~22Wの負荷も相応に大きくなる。従って、モータ相電流が大きな場合は、サージ検出区間と制御演算区間との間、及び制御演算区間と操作区間との間の各々に間引き区間を設ける。また、モータ相電流が小さい場合は、間引き区間を設けない、モータ相電流が中程度の場合は、サージ検出区間と制御演算区間との間、及び制御演算区間と操作区間との間のいずれかに間引き区間を設ける。
FIG. 27 is an explanatory diagram when the thinning section is set according to the motor phase current. As shown in FIG. 27, the motor phase current supplied to the
AGCは、モータ相電流が低電流の場合に効果が顕著になると考えられるので、ゲートドライバ20U~22Wの負荷が小さくなるモータ相電流が低電流の場合に積極的にサージ検出、演算、及び操作を行うことが推奨される。同時に、モータ相電流が高電流の場合にサージ検出、演算、及び操作を抑制することにより、ゲートドライバ20U~22Wの負荷を低減することができる。
Since the effect of AGC is considered to be remarkable when the motor phase current is low, the load of the
以上説明したように、本実施形態によれば、検出機能の簡素化と制御の処理負荷軽減を実現するスイッチング素子駆動回路を得ることができる。 As described above, according to the present embodiment, it is possible to obtain a switching element drive circuit that realizes simplification of the detection function and reduction of the processing load of control.
本実施形態では、ゲート信号がオフになってからオンになり、再びオフになる直前まで又はゲート信号がオンになってからオフになり、再びオンになる直前までを1単位のサイクルとする。そして、スイッチング素子の電圧と比較する閾値をスイッチングサイクル毎に切換え、前回の判定結果と異なれば、前回と今回の閾値の間にサージピーク有りと判定する。このように、1のサイクルで第1の閾値による検出区間とし、当該検出区間に後続するサイクルを第1の閾値と異なる第2の閾値による検出区間とすることにより、閾値を用いた制御端子電圧等の変化の検出に係るゲートドライバ20U~22Wの負荷を抑制することができる。
In the present embodiment, one unit cycle is from when the gate signal is turned off to when it is turned on and immediately before it is turned off again or until when the gate signal is turned on and then turned off and immediately before it is turned on again. Then, the threshold value to be compared with the voltage of the switching element is switched for each switching cycle, and if it is different from the previous determination result, it is determined that there is a surge peak between the previous threshold value and the current threshold value. In this way, one cycle is set as the detection section by the first threshold value, and the cycle following the detection section is set as the detection section by the second threshold value different from the first threshold value, so that the control terminal voltage using the threshold value is used. It is possible to suppress the load of the
サージピークの検出では、2つの異なる閾値を用いてもよいし、3以上の異なる閾値を用いてもよい。3つ以上の複数の閾値を用いることにより、サージピークを精密に検出することが可能となる。 Two different thresholds may be used in the detection of the surge peak, or three or more different thresholds may be used. By using a plurality of threshold values of three or more, it is possible to accurately detect the surge peak.
本実施形態では、図4に示したように、コンパレータ280Cによりスイッチング素子のスイッチングに係る電圧と閾値とを比較する簡素な構成を採用しているので、検出機能の簡素化が図れる。
In the present embodiment, as shown in FIG. 4, since a simple configuration in which the voltage related to the switching of the switching element and the threshold value are compared by the
算出したサージピークに基づいてゲート電流を制御することにより、スイッチング素子のサージ上限を超えるようなサージピークの発生を抑制することができる。 By controlling the gate current based on the calculated surge peak, it is possible to suppress the occurrence of a surge peak that exceeds the surge upper limit of the switching element.
また、サージ検出、演算、及び操作を行わない間引き区間を適宜設けることにより、ゲートドライバ20U~22Wの負荷を低減することができる。
Further, the load on the
本実施形態では、閾値比較に電圧比較を行うコンパレータ280Cを採用したので、素子電流に対応した電圧を、閾値電圧Vsurge_Idで比較してサージ電圧Vsurge_Idを算出したが、電流値を比較することが可能な回路構成を採用して、素子電流を閾値電流Ithと比較してサージ電流Isurgeを算出してもよい。
In this embodiment, since the
10 インバータ、12 モータ、22U ゲートドライバ、24U 入出力端子間電圧検出部、26U 素子電流検出部、28U 検出処理部、30U 制御部、32U 操作部、32UF、32UO 可変抵抗器、44U スイッチング素子、80 直流電源、280 比較機能部、280C コンパレータ、300A 演算部、300B 制御指令部、400、402 三角形、Id ドレイン電流、Vds1、Vds2、Vds3、Vds4 電圧、Vds ドレインソース間電圧、Vsurge サージ電圧、Vth、Vth1、Vth2、Vth3、Vth4、Vth_Id、Vth1_Id、Vth2_Id、 閾値電圧、t1、t2、t3、t4、t5 時間 10 Inverter, 12 motor, 22U gate driver, 24U input / output terminal voltage detection unit, 26U element current detection unit, 28U detection processing unit, 30U control unit, 32U operation unit, 32UF, 32UO variable resistor, 44U switching element, 80 DC power supply, 280 comparison function unit, 280C comparator, 300A arithmetic unit, 300B control command unit, 400, 402 triangle, Id drain current, V ds1, V ds2 , V ds3 , V ds4 voltage, V ds drain source voltage, V surge surge voltage, V th , V th1 , V th2 , V th3 , V th4 , V th_Id , V th1_Id , V th2_Id , threshold voltage, t 1 , t 2 , t 3 , t 4 , t 5 hours
Claims (35)
前記異なるスイッチングサイクルでスイッチングされた前記スイッチング素子(44U)の素子電流を検出する電流検出部(26U)と、
前記入出力端子間電圧と前記スイッチングサイクルに応じて切り替えられる閾値電圧とを比較した結果である電圧比較結果、及び前記素子電流と前記スイッチングサイクルに応じて切り替えられる閾値電流とを比較した結果である電流比較結果を出力する信号処理部(28U)と、
第1のスイッチングサイクルでの電圧比較結果と前記第1のスイッチングサイクルと異なる第2のスイッチングサイクルでの電圧比較結果とが異なる場合に、第1のスイッチングサイクルでの閾値電圧と第2のスイッチングサイクルでの閾値電圧との中間値を前記入出力端子間電圧のサージピークとし、第1のスイッチングサイクルでの電流比較結果と第2のスイッチングサイクルでの電流比較結果とが異なる場合に、第1のスイッチングサイクルでの閾値電流と第2のスイッチングサイクルでの閾値電流との中間値を前記素子電流のサージピークとし、前記入出力端子間電圧のサージピークが電圧規定値よりも大きい場合、及び前記素子電流のサージピークが電流規定値よりも大きい場合のいずれかの場合に前記電気信号の電流値を小さくし、前記入出力端子間電圧のサージピークが前記電圧規定値よりも小さく、かつ前記素子電流のサージピークが前記電流規定値よりも小さい場合に前記電気信号の電流値を大きくする制御を行う制御部(30U)と、
を含むスイッチング素子駆動回路。 A voltage between input / output terminals when a switching element (44U) having a control terminal and an input / output terminal and switched between the input / output terminals according to an electric signal input to the control terminal is switched in a different switching cycle. Input / output terminal voltage detector (24U) to detect
A current detection unit (26U) that detects the element current of the switching element (44U) switched in the different switching cycles, and
It is the result of comparing the voltage between the input / output terminals and the threshold voltage switched according to the switching cycle, and the result of comparing the element current with the threshold current switched according to the switching cycle. A signal processing unit (28U) that outputs the current comparison result, and
When the voltage comparison result in the first switching cycle and the voltage comparison result in the second switching cycle different from the first switching cycle are different, the threshold current in the first switching cycle and the second switching cycle When the current comparison result in the first switching cycle and the current comparison result in the second switching cycle are different from each other, the intermediate value with the threshold voltage in is set as the surge peak of the voltage between the input / output terminals. The intermediate value between the threshold current in the switching cycle and the threshold current in the second switching cycle is set as the surge peak of the element current, and when the surge peak of the voltage between the input / output terminals is larger than the specified voltage value, and the element. The current value of the electric signal is reduced in any case where the surge peak of the current is larger than the specified current value, the surge peak of the voltage between the input / output terminals is smaller than the specified voltage value, and the element current. A control unit (30U) that controls to increase the current value of the electric signal when the surge peak of the current is smaller than the specified current value.
Switching element drive circuit including.
前記制御部(30U)は、前記信号処理部(28U)の出力結果が、前記第1のスイッチングサイクルにおいて前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が前記第1閾値電圧以上で、かつ前記第2のスイッチングサイクルにおいて前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が前記第2閾値電圧以下の場合に、前記第1閾値電圧と前記第2閾値電圧との中間値を前記入出力端子間の電圧のサージピークとする請求項1に記載のスイッチング素子駆動回路。 The threshold voltage includes a first threshold voltage and a second threshold voltage larger than the first threshold voltage.
In the control unit (30U), the output result of the signal processing unit (28U) is the input / output terminal voltage detected by the input / output terminal voltage detection unit (24U) in the first switching cycle. When the voltage between the input / output terminals is equal to or higher than the threshold voltage and the voltage between the input / output terminals detected by the input / output terminal voltage detection unit (24U) in the second switching cycle is equal to or lower than the second threshold voltage, the first threshold voltage and the said. The switching element drive circuit according to claim 1, wherein an intermediate value with the second threshold voltage is set as a surge peak of the voltage between the input / output terminals.
前記制御部(30U)は、前記信号処理部(28U)の出力結果が、前記第1のスイッチングサイクルにおいて前記電流検出部(26U)が検出した素子電流が前記第1閾値電流以上で、かつ前記第2のスイッチングサイクルにおいて前記電流検出部(26U)が検出した素子電流が前記第2閾値電流以下の場合に、前記第1閾値電流と前記第2閾値電流との中間値を前記素子電流のサージピークとする請求項1に記載のスイッチング素子駆動回路。 The threshold current includes a first threshold current and a second threshold current larger than the first threshold current.
In the control unit (30U), the output result of the signal processing unit (28U) is that the element current detected by the current detection unit (26U) in the first switching cycle is equal to or higher than the first threshold current. When the element current detected by the current detection unit (26U) in the second switching cycle is equal to or less than the second threshold current, the intermediate value between the first threshold current and the second threshold current is set as the surge of the element current. The switching element drive circuit according to claim 1, wherein the peak is used.
前記信号処理部(28U)は、前記第1のスイッチングサイクルにおいて前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が、前記第1閾値電圧以上となってから前記第1閾値電圧以下になるまでの第1時間と、前記第2のスイッチングサイクルにおいて前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が、前記第2閾値電圧以上となってから前記第2閾値電圧以下になるまでの第2時間とを検出し、
前記制御部(30U)は、前記入出力端子間の電圧のサージピークと前記第1閾値電圧との差分と、前記入出力端子間の電圧のサージピークと前記第2閾値電圧との差分との比が、前記第1時間と前記第2時間との比に等しいことに基づいて前記入出力端子間電圧のサージピークを導出する請求項1に記載のスイッチング素子駆動回路。 The threshold voltage includes a first threshold voltage and a second threshold voltage larger than the first threshold voltage.
The signal processing unit (28U) is the first after the voltage between the input / output terminals detected by the voltage detection unit (24U) between the input / output terminals in the first switching cycle becomes equal to or higher than the first threshold voltage. After the first time until the voltage becomes equal to or lower than the threshold voltage and the voltage between the input / output terminals detected by the input / output terminal voltage detection unit (24U) in the second switching cycle becomes equal to or higher than the second threshold voltage. The second time until the voltage becomes equal to or lower than the second threshold voltage is detected.
The control unit (30U) has a difference between the surge peak of the voltage between the input / output terminals and the first threshold voltage, and a difference between the surge peak of the voltage between the input / output terminals and the second threshold voltage. The switching element drive circuit according to claim 1, wherein the surge peak of the voltage between the input / output terminals is derived based on the ratio equal to the ratio of the first time and the second time.
前記信号処理部(28U)は、前記第1のスイッチングサイクルにおいて前記電流検出部(26U)が検出した素子電流が、前記第1閾値電流以上にとなってから前記第1閾値電流以下になるまでの第1時間と、前記第2のスイッチングサイクルにおいて前記電流検出部(26U)が検出した素子電流が、前記第2閾値電流以上となってから前記第2閾値電流以下になるまでの第2時間とを検出し、
前記制御部(30U)は、前記素子電流のサージピークと前記第1閾値電流との差分と、前記素子電流のサージピークと前記第2閾値電流との差分との比が、前記第1時間と前記第2時間との比に等しいことに基づいて前記素子電流のサージピークを導出する請求項1に記載のスイッチング素子駆動回路。 The threshold current includes a first threshold current and a second threshold current larger than the first threshold current.
The signal processing unit (28U) has the element current detected by the current detection unit (26U) in the first switching cycle from the time when the element current becomes equal to or more than the first threshold current to the time when the element current becomes equal to or less than the first threshold current. 1st time and the 2nd time from when the element current detected by the current detection unit (26U) in the 2nd switching cycle becomes equal to or more than the 2nd threshold current to becomes equal to or less than the 2nd threshold current. And detect,
In the control unit (30U), the ratio of the difference between the surge peak of the element current and the first threshold current and the difference between the surge peak of the element current and the second threshold current is the first time. The switching element drive circuit according to claim 1, wherein a surge peak of the element current is derived based on the ratio equal to the second time.
前記制御部(30U)は、横軸に時間、縦軸に電圧を想定した直交座標系において、前記第1電圧及び前記第1電圧の検出時間を示す点と、前記第2電圧及び前記第2電圧の検出時間を示す点とを通る直線と、前記第3電圧及び前記第3電圧の検出時間を示す点と、前記第4電圧及び前記第4電圧の検出時間を示す点とを通る直線との交点から前記入出力端子間電圧のサージピークを導出する請求項1に記載のスイッチング素子駆動回路。 The signal processing unit (28U) has a different first unit from the time when the voltage between the input / output terminals detected by the input / output terminal voltage detection unit (24U) becomes equal to or higher than the threshold voltage until the surge peak is reached. The voltage and the second voltage are extracted in association with each detection time, and the voltage between the input / output terminals detected by the input / output terminal voltage detection unit (24U) becomes the threshold voltage after the surge peak or less. Different third and fourth voltages until they are reached are extracted in association with each detection time.
The control unit (30U) indicates a point indicating the detection time of the first voltage and the first voltage in an orthogonal coordinate system assuming time on the horizontal axis and voltage on the vertical axis, and the second voltage and the second voltage. A straight line passing through a point indicating the voltage detection time, a straight line passing through the point indicating the detection time of the third voltage and the third voltage, and a point indicating the detection time of the fourth voltage and the fourth voltage. The switching element drive circuit according to claim 1, wherein a surge peak of the voltage between input / output terminals is derived from the intersection of the above.
前記制御部(30U)は、横軸に時間、縦軸に電流を想定した直交座標系において、前記第1電流及び前記第1電流の検出時間を示す点と、前記第2電流及び前記第2電流の検出時間を示す点とを通る直線と、前記第3電流及び前記第3電流の検出時間を示す点と、前記第4電流及び前記第4電流の検出時間を示す点とを通る直線との交点から前記素子電流のサージピークを導出する請求項1に記載のスイッチング素子駆動回路。 The signal processing unit (28U) has different first currents and first currents from the time when the element current detected by the current detection unit (26U) becomes equal to or higher than the threshold current until the surge peak of the element current is reached. The two currents are extracted in association with each detection time, and the element current detected by the current detection unit (26U) is different from the time when the element current is equal to or less than the surge peak of the element current until the threshold current is reached. The third current and the fourth current are extracted in association with each detection time.
The control unit (30U) indicates a point indicating the detection time of the first current and the first current in an orthogonal coordinate system assuming time on the horizontal axis and current on the vertical axis, and the second current and the second current. A straight line passing through a point indicating the current detection time, a straight line passing through the point indicating the detection time of the third current and the third current, and a point indicating the detection time of the fourth current and the fourth current. The switching element drive circuit according to claim 1, wherein a surge peak of the element current is derived from the intersection of the above.
前記制御部(30U)は、前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が段階的に大きくした閾値電圧以下となった際の閾値電圧と、該閾値電圧よりも一段階小さい閾値電圧との中間値を前記入出力端子間電圧のサージピークとし、前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が段階的に小さくした閾値電圧以上となった際の閾値電圧と、該閾値電圧よりも一段階大きい閾値電圧との中間値を前記入出力端子間電圧のサージピークとする請求項1に記載のスイッチング素子駆動回路。 When the voltage between input / output terminals detected by the voltage detection unit (24U) between input / output terminals in the first switching cycle is equal to or higher than the initial value of the threshold voltage, the signal processing unit (28U) performs the first switching. In the switching cycle following the cycle, the threshold voltage is gradually increased from the initial value until the voltage between the input / output terminals detected by the input / output terminal voltage detection unit (24U) becomes equal to or lower than the threshold voltage, and the switching element is used. When the voltage between input / output terminals detected by the voltage detection unit (24U) between input / output terminals in the first switching cycle of (44U) is equal to or less than the initial value of the threshold voltage, the voltage following the first switching cycle is followed. The threshold voltage is gradually reduced from the initial value until the voltage between the input / output terminals detected by the input / output terminal voltage detection unit (24U) becomes equal to or higher than the threshold voltage in the switching cycle.
The control unit (30U) has a threshold voltage when the voltage between the input / output terminals detected by the input / output terminal voltage detection unit (24U) becomes equal to or less than the threshold voltage gradually increased, and the threshold voltage is higher than the threshold voltage. The intermediate value with the threshold voltage one step smaller is set as the surge peak of the voltage between the input / output terminals, and the voltage between the input / output terminals detected by the voltage detection unit (24U) between the input / output terminals is equal to or higher than the threshold voltage gradually reduced. The switching element drive circuit according to claim 1, wherein an intermediate value between the threshold voltage at the time of failure and a threshold voltage one step larger than the threshold voltage is set as a surge peak of the voltage between the input / output terminals.
前記制御部(30U)は、前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が段階的に小さくした閾値電圧以上となった際の閾値電圧と、該閾値電圧よりも一段階大きい閾値電圧との中間値を前記入出力端子間電圧のサージピークとし、前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が段階的に大きくした閾値電圧以下とになった際の閾値電圧と、該閾値電圧よりも一段階小さい閾値電圧との中間値を前記入出力端子間電圧のサージピークとする請求項1に記載のスイッチング素子駆動回路。 When the input / output terminal voltage detected by the input / output terminal voltage detection unit (24U) in the first switching cycle is equal to or higher than the initial value of the threshold voltage, the signal processing unit (28U) sets the threshold voltage to the initial value. After sufficiently increasing the value from the value, the voltage between the input / output terminals detected by the input / output terminal voltage detection unit (24U) in the switching cycle following the first switching cycle becomes equal to or higher than the threshold voltage in stages. When the threshold voltage is reduced and the voltage between the input / output terminals detected by the voltage detection unit (24U) between the input / output terminals in the first switching cycle of the switching element (44U) is equal to or less than the initial value of the threshold voltage, the threshold voltage is set. After the voltage is sufficiently reduced from the initial value, until the voltage between the input / output terminals detected by the input / output terminal voltage detection unit (24U) becomes equal to or less than the threshold voltage in the switching cycle following the first switching cycle. , Gradually increase the threshold voltage,
The control unit (30U) has a threshold voltage when the voltage between the input / output terminals detected by the input / output terminal voltage detection unit (24U) becomes equal to or higher than the threshold voltage gradually reduced, and the threshold voltage is higher than the threshold voltage. The intermediate value with the threshold voltage one step higher is set as the surge peak of the voltage between the input / output terminals, and the voltage between the input / output terminals detected by the voltage detection unit (24U) between the input / output terminals is equal to or less than the threshold voltage gradually increased. The switching element drive circuit according to claim 1, wherein an intermediate value between the threshold voltage at the time of becoming the threshold voltage and the threshold voltage one step smaller than the threshold voltage is set as the surge peak of the voltage between the input / output terminals.
前記制御部(30U)は、前記電流検出部(26U)が検出した素子電流が段階的に大きくした閾値電流以下となった際の閾値電流と、該閾値電流よりも一段階小さい閾値電流との中間値を前記素子電流のサージピークとし、前記電流検出部(26U)が検出した素子電流が段階的に小さくした閾値電流以上となった際の閾値電流と、該閾値電流よりも一段階大きい閾値電流との中間値を前記素子電流のサージピークとする請求項1に記載のスイッチング素子駆動回路。 When the element current detected by the current detection unit (26U) in the first switching cycle is equal to or greater than the initial value of the threshold current, the signal processing unit (28U) is in the switching cycle following the first switching cycle. The threshold current is gradually increased from the initial value until the element current detected by the current detection unit (26U) becomes equal to or less than the threshold current, and the current detection is performed in the first switching cycle of the switching element (44U). When the element current detected by the unit (26U) is equal to or less than the initial value of the threshold current, the element current detected by the current detection unit (26U) becomes equal to or greater than the threshold current in the switching cycle following the first switching cycle. The threshold current is gradually reduced from the initial value until
The control unit (30U) has a threshold current when the element current detected by the current detection unit (26U) becomes equal to or less than the gradually increased threshold current, and a threshold current one step smaller than the threshold current. The intermediate value is set as the surge peak of the element current, and the threshold current when the element current detected by the current detection unit (26U) becomes equal to or greater than the threshold current gradually reduced and the threshold one step larger than the threshold current. The switching element drive circuit according to claim 1, wherein an intermediate value with the current is set as a surge peak of the element current.
前記制御部(30U)は、前記電流検出部(26U)が検出した素子電流が段階的に小さくした閾値電流以上となった際の閾値電流と、該閾値電流よりも一段階大きい閾値電流との中間値を前記素子電流のサージピークとし、前記電流検出部(26U)が検出した素子電流が段階的に大きくした閾値電流以下となった際の閾値電流と、該閾値電流よりも一段階小さい閾値電流との中間値を前記素子電流のサージピークとする請求項1に記載のスイッチング素子駆動回路。 When the element current detected by the current detection unit (26U) in the first switching cycle is equal to or greater than the initial value of the threshold current, the signal processing unit (28U) sufficiently increases the threshold current from the initial value. The threshold current of the switching element (44U) is gradually reduced until the element current detected by the current detection unit (26U) becomes equal to or higher than the threshold current in the switching cycle following the first switching cycle. When the element current detected by the current detection unit (26U) in the first switching cycle is equal to or less than the initial value of the threshold current, the threshold current is sufficiently reduced from the initial value, and then the first switching cycle is followed. The threshold current is gradually increased until the element current detected by the current detection unit (26U) in the switching cycle becomes equal to or less than the threshold current.
The control unit (30U) has a threshold current when the element current detected by the current detection unit (26U) becomes equal to or higher than the threshold current gradually reduced, and a threshold current one step larger than the threshold current. The intermediate value is set as the surge peak of the element current, and the threshold current when the element current detected by the current detection unit (26U) becomes equal to or less than the gradually increased threshold current and the threshold one step smaller than the threshold current. The switching element drive circuit according to claim 1, wherein an intermediate value with the current is set as a surge peak of the element current.
前記信号処理部(28U)は、前記入出力端子間電圧検出部(24U)が検出した前記入出力端子間電圧を前記第1閾値電圧の初期値及び前記第2閾値電圧の初期値の各々で比較し、前記第1のスイッチングサイクルにおいて、前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が、前記第1閾値電圧の初期値以上で、かつ前記第2閾値電圧の初期値以下の場合に、前記第1のスイッチングサイクルに後続するスイッチングサイクルにおいて、段階的に前記第1閾値電圧を前記初期値から大きくし、かつ前記第2閾値電圧を段階的に小さくし、
前記制御部(30U)は、前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が段階的に大きくした第1閾値電圧以下となった際の第1閾値電圧と、該第1閾値電圧よりも一段階小さい第1閾値電圧との中間値を前記入出力端子間電圧のサージピークとし、前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が段階的に小さくした第2閾値電圧以上となった際の第2閾値電圧と、該第2閾値電圧よりも一段階大きい第2閾値電圧との中間値を前記入出力端子間電圧のサージピークとする請求項1に記載のスイッチング素子駆動回路。 The threshold voltage includes a first threshold voltage and a second threshold voltage larger than the first threshold voltage.
The signal processing unit (28U) uses the voltage between the input / output terminals detected by the voltage detection unit (24U) between the input / output terminals as the initial value of the first threshold voltage and the initial value of the second threshold voltage. By comparison, in the first switching cycle, the voltage between the input / output terminals detected by the voltage detection unit (24U) between the input / output terminals is equal to or higher than the initial value of the first threshold voltage and is of the second threshold voltage. When it is equal to or less than the initial value, in the switching cycle following the first switching cycle, the first threshold voltage is gradually increased from the initial value and the second threshold voltage is gradually decreased.
The control unit (30U) includes a first threshold voltage when the voltage between the input / output terminals detected by the input / output terminal voltage detection unit (24U) becomes equal to or lower than the first threshold voltage gradually increased. The intermediate value with the first threshold voltage, which is one step smaller than the first threshold voltage, is set as the surge peak of the input / output terminal voltage, and the input / output terminal voltage detected by the input / output terminal voltage detection unit (24U) is the step. The intermediate value between the second threshold voltage when the voltage becomes smaller than the second threshold voltage and the second threshold voltage one step larger than the second threshold voltage is defined as the surge peak of the voltage between the input / output terminals. The switching element drive circuit according to claim 1.
前記信号処理部(28U)は、前記電流検出部(26U)が検出した前記素子電流を前記第1閾値電流の初期値及び前記第2閾値電流の初期値の各々で比較し、前記第1のスイッチングサイクルにおいて、前記電流検出部(26U)が検出した素子電流が、前記第1閾値電流の初期値以上で、かつ前記第2閾値電流の初期値以下の場合に、前記第1のスイッチングサイクルに後続するスイッチングサイクルにおいて、段階的に前記第1閾値電流を前記初期値から大きくし、かつ前記第2閾値電流を段階的に小さくし、
前記制御部(30U)は、前記電流検出部(26U)が検出した素子電流が段階的に大きくした第1閾値電流以下となった際の第1閾値電流と、該第1閾値電流よりも一段階小さい第1閾値電流との中間値を前記素子電流のサージピークとし、前記電流検出部(26U)が検出した素子電流が段階的に小さくした第2閾値電流以上となった際の第2閾値電流と、該第2閾値電流よりも一段階大きい第2閾値電流との中間値を前記素子電流のサージピークとする請求項1に記載のスイッチング素子駆動回路。 The threshold current includes a first threshold current and a second threshold current larger than the first threshold current.
The signal processing unit (28U) compares the element current detected by the current detection unit (26U) with each of the initial value of the first threshold current and the initial value of the second threshold current, and the first In the switching cycle, when the element current detected by the current detection unit (26U) is equal to or greater than the initial value of the first threshold current and equal to or less than the initial value of the second threshold current, the first switching cycle is performed. In the subsequent switching cycle, the first threshold current is gradually increased from the initial value, and the second threshold current is gradually decreased.
The control unit (30U) is one with a first threshold current when the element current detected by the current detection unit (26U) becomes equal to or less than the first threshold current gradually increased, and one with respect to the first threshold current. The intermediate value with the first threshold current that is step smaller is set as the surge peak of the element current, and the second threshold when the element current detected by the current detection unit (26U) becomes equal to or greater than the second threshold current that is stepwise reduced. The switching element drive circuit according to claim 1, wherein an intermediate value between the current and a second threshold current one step larger than the second threshold current is a surge peak of the element current.
前記信号処理部(28U)は、前記入出力端子間電圧検出部(24U)が検出した前記入出力端子間電圧を前記複数の閾値電圧の初期値の各々で比較し、前記第1のスイッチングサイクルにおいて、前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が、前記複数の閾値電圧の各々の初期値以上の場合に、前記第1のスイッチングサイクルに後続するスイッチングサイクルにおいて、前記複数の閾値電圧の各々を段階的に各々の初期値から大きくし、
前記制御部(30U)は、前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が、段階的に大きくした前記複数の閾値電圧のいずれかの閾値電圧以下となった際に、該いずれかの閾値電圧と、該いずれかの閾値電圧よりも一段階小さい閾値電圧との中間値を前記入出力端子間電圧のサージピークとする請求項1に記載のスイッチング素子駆動回路。 The threshold voltage includes a plurality of different threshold voltages.
The signal processing unit (28U) compares the voltage between the input / output terminals detected by the voltage detection unit (24U) between the input / output terminals with each of the initial values of the plurality of threshold voltages, and the first switching cycle. In the switching cycle following the first switching cycle, when the voltage between the input / output terminals detected by the voltage detection unit (24U) between the input / output terminals is equal to or higher than the initial value of each of the plurality of threshold voltages. , Each of the plurality of threshold voltages is gradually increased from the initial value of each.
When the voltage between the input / output terminals detected by the voltage detection unit (24U) between the input / output terminals becomes equal to or less than the threshold voltage of any of the plurality of threshold voltages gradually increased by the control unit (30U). The switching element drive circuit according to claim 1, wherein an intermediate value between the threshold voltage and the threshold voltage one step smaller than the threshold voltage is set as the surge peak of the voltage between the input / output terminals.
前記信号処理部(28U)は、前記複数の閾値電圧の各々を、同一の所定値で段階的に大きくする請求項24に記載のスイッチング素子駆動回路。 Each of the initial values of the plurality of threshold voltages is set by an arithmetic progression.
The switching element drive circuit according to claim 24, wherein the signal processing unit (28U) increases each of the plurality of threshold voltages stepwise at the same predetermined value.
前記信号処理部(28U)は、前記電流検出部(26U)が検出した前記素子電流を前記複数の閾値電流の初期値の各々で比較し、前記第1のスイッチングサイクルにおいて、前記電流検出部(26U)が検出した素子電流が、前記複数の閾値電流の各々の初期値以上の場合に、前記第1のスイッチングサイクルに後続するスイッチングサイクルにおいて、前記複数の閾値電流の各々を段階的に各々の初期値から大きくし、
前記制御部(30U)は、前記電流検出部(26U)が検出した素子電流が、段階的に大きくした前記複数の閾値電流のいずれかの閾値電流以下となった際に、該いずれかの閾値電流と、該いずれかの閾値電流よりも一段階小さい閾値電流との中間値を前記素子電流のサージピークとする請求項1に記載のスイッチング素子駆動回路。 The threshold current includes a plurality of different threshold currents.
The signal processing unit (28U) compares the element current detected by the current detection unit (26U) with each of the initial values of the plurality of threshold currents, and in the first switching cycle, the current detection unit ( When the element current detected by 26U) is equal to or higher than the initial value of each of the plurality of threshold currents, in the switching cycle following the first switching cycle, each of the plurality of threshold currents is stepped by each. Increase from the initial value,
When the element current detected by the current detection unit (26U) becomes equal to or less than the threshold current of any of the plurality of threshold currents gradually increased, the control unit (30U) has one of the threshold currents. The switching element drive circuit according to claim 1, wherein an intermediate value between the current and a threshold current one step smaller than any of the threshold currents is set as a surge peak of the element current.
前記信号処理部(28U)は、前記複数の閾値電流の各々を、同一の所定値で段階的に大きくする請求項26に記載のスイッチング素子駆動回路。 Each of the initial values of the plurality of threshold currents is set by arithmetic progression.
The switching element drive circuit according to claim 26, wherein the signal processing unit (28U) increases each of the plurality of threshold currents step by step with the same predetermined value.
前記複数の閾値電圧の初期値は、前記スイッチング素子(44U)の安全動作領域に基づいて決定された電圧の上限値と前記スイッチング素子(44U)の入出力端子に接続された直流電源の電圧との間を均等に分割するように設定され、
前記信号処理部(28U)は、前記第1のスイッチングサイクルにおいて、前記入出力端子間電圧検出部(24U)が検出した前記入出力端子間電圧を前記複数の閾値電圧の初期値の各々で比較し、前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧より小さい初期値の最大値と、該最大値よりも一段階大きな初期値との間の範囲、又は該最大値が前記初期値の最大値であれば該最大値と前記上限値との間の範囲を、各々均等に分割するように前記初期値と同数の閾値電圧を再設定し、
前記制御部(30U)は、前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が、再設定した複数の閾値電圧のいずれかの閾値電圧以下となった際に、該いずれかの閾値電圧と、該いずれかの閾値電圧よりも一段階小さい閾値電圧との中間値を前記入出力端子間電圧のサージピークとし、前記入出力端子間電圧検出部(24U)が検出した入出力端子間電圧が、再設定した複数の閾値電圧のいずれよりも大きな場合は、再設定した複数の閾値電圧の最大値と前記上限値との中間値を前記入出力端子間電圧のサージピークとする請求項1に記載のスイッチング素子駆動回路。 The threshold voltage includes a plurality of different threshold voltages.
The initial values of the plurality of threshold voltages are the upper limit value of the voltage determined based on the safe operating region of the switching element (44U) and the voltage of the DC power supply connected to the input / output terminal of the switching element (44U). Set to divide evenly between
The signal processing unit (28U) compares the voltage between the input / output terminals detected by the voltage detection unit (24U) between the input / output terminals in the first switching cycle with each of the initial values of the plurality of threshold voltages. Then, the range between the maximum value of the initial value smaller than the input / output terminal voltage detected by the input / output terminal voltage detection unit (24U) and the initial value one step larger than the maximum value, or the maximum value. If is the maximum value of the initial value, the same number of threshold voltages as the initial value is reset so as to divide the range between the maximum value and the upper limit value evenly.
When the voltage between input / output terminals detected by the voltage detection unit (24U) between input / output terminals becomes equal to or less than the threshold voltage of any of the plurality of reset threshold voltages, the control unit (30U) said. The intermediate value between any of the threshold voltages and the threshold voltage one step smaller than the threshold voltage was set as the surge peak of the voltage between the input / output terminals, and was detected by the voltage detection unit (24U) between the input / output terminals. When the voltage between the input / output terminals is larger than any of the plurality of reset threshold voltages, the surge peak of the voltage between the input / output terminals is set to an intermediate value between the maximum value of the plurality of reset threshold voltages and the upper limit value. The switching element drive circuit according to claim 1.
前記複数の閾値電流の初期値は、前記スイッチング素子(44U)の安全動作領域に基づいて決定された電流の上限値と前記スイッチング素子(44U)の負荷電流との間を均等に分割するように設定され、
前記信号処理部(28U)は、前記第1のスイッチングサイクルにおいて、前記電流検出部(26U)が検出した前記素子電流を前記複数の閾値電流の初期値の各々で比較し、前記電流検出部(26U)が検出した素子電流より小さい初期値の最大値と、該最大値よりも一段階大きな初期値との間の範囲、又は該最大値が前記初期値の最大値であれば該最大値と前記上限値との間の範囲を、各々均等に分割するように前記初期値と同数の閾値電流を再設定し、
前記制御部(30U)は、前記電流検出部(26U)が検出した素子電流が、再設定した複数の閾値電流のいずれかの閾値電流以下となった際に、該いずれかの閾値電流と、該いずれかの閾値電流よりも一段階小さい閾値電流との中間値を前記素子電流のサージピークとし、前記電流検出部(26U)が検出した素子電流が、再設定した複数の閾値電流のいずれよりも大きな場合は、再設定した複数の閾値電流の最大値と前記上限値との中間値を前記素子電流のサージピークとする請求項1に記載のスイッチング素子駆動回路。 The threshold current includes a plurality of different threshold currents.
The initial value of the plurality of threshold currents is such that the upper limit value of the current determined based on the safe operating region of the switching element (44U) and the load current of the switching element (44U) are evenly divided. Set,
The signal processing unit (28U) compares the element current detected by the current detection unit (26U) with each of the initial values of the plurality of threshold currents in the first switching cycle, and the current detection unit (28U) The range between the maximum value of the initial value smaller than the element current detected by 26U) and the initial value one step larger than the maximum value, or if the maximum value is the maximum value of the initial value, the maximum value The same number of threshold currents as the initial value is reset so that the range between the upper limit value and the upper limit value is divided evenly.
The control unit (30U) determines that the element current detected by the current detection unit (26U) is equal to or less than the threshold current of any of the plurality of reset threshold currents. An intermediate value with a threshold current one step smaller than any of the threshold currents is set as a surge peak of the element current, and the element current detected by the current detection unit (26U) is higher than any of the plurality of reset threshold currents. The switching element drive circuit according to claim 1, wherein the surge peak of the element current is an intermediate value between the maximum value of the plurality of resettled currents and the upper limit value that have been reset.
The switching element drive circuit according to any one of claims 32 to 34, wherein the thinning section is set according to a current supplied from the switching element (44U) to a power load.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020207007A JP2022094151A (en) | 2020-12-14 | 2020-12-14 | Switching element drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020207007A JP2022094151A (en) | 2020-12-14 | 2020-12-14 | Switching element drive circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022094151A true JP2022094151A (en) | 2022-06-24 |
Family
ID=82081403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020207007A Pending JP2022094151A (en) | 2020-12-14 | 2020-12-14 | Switching element drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022094151A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017135956A (en) * | 2016-01-29 | 2017-08-03 | アイシン精機株式会社 | Driving device for switching element |
US20170294907A1 (en) * | 2016-04-06 | 2017-10-12 | Power Integrations Switzerland Gmbh | Soft shutdown modular circuitry for power semiconductor switches |
JP2020036418A (en) * | 2018-08-28 | 2020-03-05 | 株式会社デンソー | Switch driving device |
JP2020048294A (en) * | 2018-09-18 | 2020-03-26 | 株式会社デンソー | Switch drive circuit |
-
2020
- 2020-12-14 JP JP2020207007A patent/JP2022094151A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017135956A (en) * | 2016-01-29 | 2017-08-03 | アイシン精機株式会社 | Driving device for switching element |
US20170294907A1 (en) * | 2016-04-06 | 2017-10-12 | Power Integrations Switzerland Gmbh | Soft shutdown modular circuitry for power semiconductor switches |
JP2020036418A (en) * | 2018-08-28 | 2020-03-05 | 株式会社デンソー | Switch driving device |
JP2020048294A (en) * | 2018-09-18 | 2020-03-26 | 株式会社デンソー | Switch drive circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8878477B2 (en) | Electric motor driving apparatus having failure detection circuit, and failure detection method for the electric motor driving apparatus having failure detection circuit | |
US9966893B2 (en) | Single-shunt current sensing for multi-phase motor | |
EP2066022A2 (en) | Controller of Multi-Phase Electric Motor | |
JP6277288B2 (en) | Monitoring device and monitoring method, and control device and control method including the same | |
JP2018107880A (en) | Power converter control device | |
CN108633323B (en) | Power conversion device and rotating electric machine drive device | |
JP2016042776A (en) | Rotating electrical machine control device | |
JP7077982B2 (en) | Motor control device and electric power steering device equipped with it | |
JP6950734B2 (en) | Current detector | |
JP5790390B2 (en) | AC motor control device and control method | |
JP3900358B2 (en) | Electric vehicle control device | |
JP5665153B2 (en) | Motor speed control apparatus and method | |
JP2009124782A (en) | Multiphase electric motor controller | |
JP2022094151A (en) | Switching element drive circuit | |
JP6885378B2 (en) | Switch drive circuit | |
JP2018148689A (en) | Power converter control device | |
CN106936343A (en) | Motor control system and method thereof | |
JP2016158464A (en) | Brushless motor drive control device and drive control method | |
JP2023051225A (en) | Control device of rotary electric machine and control method of rotary electric machine | |
JP7643616B2 (en) | Switching element drive circuit | |
CN109565255B (en) | Power conversion device | |
JP2021069138A (en) | Power converter control method and power converter control device | |
JP7345564B2 (en) | Power conversion device and its current detection method | |
JP2012075230A (en) | Drive control apparatus for brushless motor | |
JP4284585B2 (en) | Control method of voltage source inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20250204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250501 |