[go: up one dir, main page]

JP2022055771A - Power supply ic and internal circuit block monitoring device therefor - Google Patents

Power supply ic and internal circuit block monitoring device therefor Download PDF

Info

Publication number
JP2022055771A
JP2022055771A JP2020163384A JP2020163384A JP2022055771A JP 2022055771 A JP2022055771 A JP 2022055771A JP 2020163384 A JP2020163384 A JP 2020163384A JP 2020163384 A JP2020163384 A JP 2020163384A JP 2022055771 A JP2022055771 A JP 2022055771A
Authority
JP
Japan
Prior art keywords
circuit
monitoring
internal
voltage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020163384A
Other languages
Japanese (ja)
Inventor
裕史 橋本
Yasushi Hashimoto
仁 古谷
Hitoshi Furuya
直哉 板坂
Naoya Itasaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nisshinbo Micro Devices Inc
Original Assignee
Nisshinbo Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nisshinbo Micro Devices Inc filed Critical Nisshinbo Micro Devices Inc
Priority to JP2020163384A priority Critical patent/JP2022055771A/en
Publication of JP2022055771A publication Critical patent/JP2022055771A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】テストパッド等を増やさずに複数または多数の内部回路ブロックが正常であるか否かを効率よく適確に判別できるようにする。【解決手段】電源ＩＣ１０は、監視系の内部回路ブロックの一つとして内部回路ブロック監視ユニット５０を備えている。この内部回路ブロック監視ユニット５０は、内部電源回路３２、基準電圧回路３４、基準電流回路３６、発振回路４０およびＰＷＭ変換回路４２の特性または動作を監視し、すべての監視結果を纏めて１個の統合監視フラグ信号FLGを出力する。【選択図】 図１An object of the present invention is to efficiently and accurately determine whether or not a plurality or a large number of internal circuit blocks are normal without increasing the number of test pads or the like. A power supply IC (10) includes an internal circuit block monitoring unit (50) as one of internal circuit blocks of a monitoring system. This internal circuit block monitoring unit 50 monitors the characteristics or operations of the internal power supply circuit 32, the reference voltage circuit 34, the reference current circuit 36, the oscillation circuit 40 and the PWM conversion circuit 42, and integrates all the monitoring results into one unit. Outputs integrated monitoring flag signal FLG. [Selection diagram] Fig. 1

Description

本発明は、入力電圧を所要の出力電圧に変換して外部の回路に電力を供給する電源ＩＣに係り、特に電源ＩＣに含まれる複数の内部回路ブロックについてそれらの特性または動作を監視することができる電源ＩＣ及びその内部回路ブロック監視装置に関する。 The present invention relates to a power supply IC that converts an input voltage into a required output voltage to supply power to an external circuit, and in particular, can monitor the characteristics or operations of a plurality of internal circuit blocks contained in the power supply IC. It relates to a possible power supply IC and its internal circuit block monitoring device.

電子部品としての電源ＩＣは、入力電圧を所要の出力電圧に変換するための電子回路が半導体チップ上に集積回路（ＩＣ）として構築され、複数個の端子（ピンまたはリード）を有するＩＣパッケージとして市場に出回っている。 A power supply IC as an electronic component is an IC package in which an electronic circuit for converting an input voltage into a required output voltage is constructed as an integrated circuit (IC) on a semiconductor chip and has a plurality of terminals (pins or leads). It is on the market.

一般に、電源ＩＣの内部は機能別に複数の内部回路ブロックに分割されている。たとえば、スイッチングレギュレータは、スイッチング素子を駆動するドライバ回路、このドライバ回路にスイッチング制御信号を供給するスイッチング制御回路、このスイッチング制御回路に周波数信号を供給する発振回路、各部に基準電圧を供給する基準電圧回路、各部に定電流を供給する基準電流回路、各部に内部電源電圧を供給する内部電源回路等の各種内部回路ブロックを含んでいる。 Generally, the inside of the power supply IC is divided into a plurality of internal circuit blocks according to functions. For example, a switching regulator is a driver circuit that drives a switching element, a switching control circuit that supplies a switching control signal to this driver circuit, an oscillation circuit that supplies a frequency signal to this switching control circuit, and a reference voltage that supplies a reference voltage to each part. It includes various internal circuit blocks such as a circuit, a reference current circuit that supplies a constant current to each part, and an internal power supply circuit that supplies an internal power supply voltage to each part.

このような電源ＩＣにおいては、内部電源回路より各部に供給される内部電源電圧が動作電圧範囲より低くなると、各部が誤動作または異常動作を起こすおそれがある。そこで、電源ＩＣの多くは、内部電源電圧の低下による誤動作や異常動作を防止するためのＵＶＬＯ（Under Voltage Lock Out）回路を備えている。ＵＶＬＯ回路は、内部電源電圧が所定の閾値電圧を下回ると、すべての内部回路ブロックをシャットダウンさせ、内部電源電圧が閾値電圧を上回るとすべての内部回路ブロックを動作開始または復帰させる。 In such a power supply IC, if the internal power supply voltage supplied to each part from the internal power supply circuit becomes lower than the operating voltage range, each part may malfunction or malfunction. Therefore, many power supply ICs are provided with a UVLO (Under Voltage Lock Out) circuit for preventing malfunction or abnormal operation due to a decrease in the internal power supply voltage. The UVLO circuit shuts down all internal circuit blocks when the internal power supply voltage falls below a predetermined threshold voltage, and starts or restores all internal circuit blocks when the internal power supply voltage exceeds the threshold voltage.

特開２０１７－１０６８１１号公報Japanese Unexamined Patent Publication No. 2017-106811

上記のように、この種のＵＶＬＯ回路は、内部電源回路からの内部電源電圧と基準電圧回路からの基準電圧（閾値電圧）とをコンパレータにより比較してその二値レベル（Ｈレベル／Ｌレベル）の出力を判定出力としている。たとえば、内部電源電圧および基準電圧をコンパレータの非反転入力端子(+)および反転入力端子(-)にそれぞれ入力し、コンパレータの出力がＨレベルからＬレベルに変わった時に、各部をシャットダウンさせるようにしている。しかしながら、基準電圧回路より与えられる基準電圧（閾値電圧）が何らかの原因で設定値（たとえば２．７０Ｖ）より低い値（たとえば２．６５Ｖ）まで下がった場合には、内部電源電圧が設定閾値電圧（２．７０Ｖ）より低くなっても、たとえば２．６６Ｖまで低下しても、ＵＶＬＯ回路は正常であると誤判断してしまう。 As described above, in this type of UVLO circuit, the internal power supply voltage from the internal power supply circuit and the reference voltage (threshold voltage) from the reference voltage circuit are compared by a comparator and their binary levels (H level / L level) are compared. The output of is used as the judgment output. For example, the internal power supply voltage and reference voltage are input to the non-inverting input terminal (+) and inverting input terminal (-) of the comparator, respectively, and each part is shut down when the output of the comparator changes from H level to L level. ing. However, if the reference voltage (threshold voltage) given by the reference voltage circuit drops to a value lower than the set value (for example, 2.70V) (for example, 2.65V) for some reason, the internal power supply voltage becomes the set threshold voltage (for example, 2.65V). Even if it becomes lower than 2.70V), for example, even if it drops to 2.66V, the UVLO circuit is erroneously determined to be normal.

このように、電源ＩＣにおいては、内部電源回路より出力される内部電源電圧が正常でない場合に限らず、基準電圧回路より出力される基準電圧が正常でない場合にも、その基準電圧を用いる内部回路ブロック（たとえばＵＶＬＯ回路）が誤動作または異常動作を起こす危険性がある。他にも、たとえば基準電流回路より出力される定電流が正常でないときは、それをバイアス電流に用いる内部回路ブロックが誤動作または異常動作を起こす危険性がある。そのような危険性は、電源ＩＣに含まれる内部回路ブロックの数だけ存在する。 As described above, in the power supply IC, not only when the internal power supply voltage output from the internal power supply circuit is not normal, but also when the reference voltage output from the reference voltage circuit is not normal, the internal circuit using the reference voltage is used. There is a risk that the block (eg UVLO circuit) will malfunction or malfunction. In addition, for example, when the constant current output from the reference current circuit is not normal, there is a risk that the internal circuit block that uses it for the bias current may malfunction or malfunction. There are as many such dangers as there are internal circuit blocks contained in the power supply IC.

上記のような問題に対しては、内部回路ブロック毎にテストパッドやテストピン（以下、「テストパッド等」と称する。）を設け、各内部回路ブロックの動作についてその出力値をテストパッド等を介して直接測定して、各内部回路ブロックが正常か否かを判別する方法も考えられる。しかしながら、この方法によると、多数のテストパッド等が必要となり、電源ＩＣのチップ面積およびパッケージ面積が著しく増大し、製造コストにも大きく影響する。 For the above problems, test pads and test pins (hereinafter referred to as "test pads, etc.") are provided for each internal circuit block, and the output value of each internal circuit block is used as a test pad, etc. for the operation of each internal circuit block. A method of directly measuring through the circuit to determine whether or not each internal circuit block is normal is also conceivable. However, according to this method, a large number of test pads and the like are required, the chip area and the package area of the power supply IC are remarkably increased, and the manufacturing cost is greatly affected.

本発明は、上記従来技術の課題を解決するものであり、テストパッド等を増やさずに複数の内部回路ブロックが正常であるか否かを効率よく適確に判別ないし認識できるようにした電源ＩＣおよび内部回路ブロック監視装置を提供する。 The present invention solves the above-mentioned problems of the prior art, and is a power supply IC capable of efficiently and accurately determining and recognizing whether or not a plurality of internal circuit blocks are normal without increasing the number of test pads and the like. And an internal circuit block monitoring device.

本発明の電源ＩＣは、入力電圧を所要の出力電圧に変換するために、各々の機能に応じた所定の内部電圧または内部電流を発生する複数の内部回路ブロックを含む電源ＩＣであって、前記内部回路ブロックの全部または二個以上を監視対象とし、監視対象の前記内部回路ブロックよりそれぞれ出力される前記内部電圧または前記内部電流が正常か否かを判定する複数の監視回路と、前記複数の監視回路よりそれぞれ得られる複数の判定出力を纏めた統合監視フラグ信号を出力する監視フラグ出力回路とを有する。 The power supply IC of the present invention is a power supply IC including a plurality of internal circuit blocks that generate a predetermined internal voltage or internal current according to each function in order to convert an input voltage into a required output voltage. A plurality of monitoring circuits for monitoring all or two or more of the internal circuit blocks and determining whether or not the internal voltage or the internal current output from the internal circuit blocks to be monitored are normal, and the plurality of monitoring circuits. It has a monitoring flag output circuit that outputs an integrated monitoring flag signal that summarizes a plurality of determination outputs obtained from each monitoring circuit.

また、本発明の内部回路ブロック監視装置は、入力電圧を所要の出力電圧に変換するために、各々の機能に応じた所定の内部電圧または内部電流を発生する複数の内部回路ブロックを含む電源ＩＣの内部回路ブロック監視装置において、前記内部回路ブロックの全部または二個以上の特性または動作を監視するための内部回路ブロック監視装置であって、監視対象の前記内部回路ブロックよりそれぞれ出力される前記内部電圧または前記内部電流が正常か否かを判定する複数の監視回路と、前記複数の監視回路よりそれぞれ得られる複数の判定出力を纏めた統合監視フラグ信号を出力する監視フラグ出力回路と、前記統合監視フラグ信号を入力し、内部回路ブロックの動作状態を判定する判定回路と、を有する。 Further, the internal circuit block monitoring device of the present invention is a power supply IC including a plurality of internal circuit blocks that generate a predetermined internal voltage or internal current according to each function in order to convert an input voltage into a required output voltage. Internal circuit block monitoring device for monitoring all or two or more characteristics or operations of the internal circuit block, which is output from the internal circuit block to be monitored. A plurality of monitoring circuits for determining whether or not the voltage or the internal current is normal, an integrated monitoring flag output circuit for outputting an integrated monitoring flag signal summarizing a plurality of determination outputs obtained from each of the plurality of monitoring circuits, and the integrated monitoring flag output circuit. It has a determination circuit for inputting a monitoring flag signal and determining the operating state of the internal circuit block.

上記の装置構成においては、電源ＩＣに含まれる複数内部回路ブロックが正常に動作しているか否かをそれぞれ個別に監視し、それらの監視結果を統合監視フラグ信号に纏めて外部に出力するので、電源ＩＣの内部の状態を効率よく適確に判別ないし識別することができる。また、各監視対象の内部回路ブロックについその出力値を直接測定するためのテストパッド等を設ける必要もない。 In the above device configuration, whether or not the multiple internal circuit blocks included in the power supply IC are operating normally is individually monitored, and the monitoring results are collected in an integrated monitoring flag signal and output to the outside. The internal state of the power supply IC can be efficiently and accurately discriminated or identified. Further, it is not necessary to provide a test pad or the like for directly measuring the output value of each internal circuit block to be monitored.

本発明の好適な一態様においては、監視フラグ出力回路に符号化回路を備え、監視対象の内部回路ブロックの全部が正常であるか否かを知らせ、かつ正常でない内部回路ブロックがあればそれを特定して知らせる複数ビットの統合監視フラグ信号を出力する。 In a preferred embodiment of the present invention, the monitoring flag output circuit is provided with a coding circuit to notify whether all the internal circuit blocks to be monitored are normal or not, and if there is an internal circuit block that is not normal, it is notified. Outputs a multi-bit integrated monitoring flag signal that identifies and informs.

別の好適な一態様においては、監視フラグ出力回路にシリアル／パラレル変換回路を備え、監視対象の内部回路ブロックの全部が正常であるか否かを知らせ、かつ正常でない内部回路ブロックがあればそれを特定して知らせる複数ビットの統合監視フラグ信号を１個の監視フラグ出力端子を介して出力する。 In another preferred embodiment, the monitoring flag output circuit is provided with a serial / parallel conversion circuit to indicate whether all of the internal circuit blocks to be monitored are normal, and if there is an internal circuit block that is not normal. A multi-bit integrated monitoring flag signal is output via one monitoring flag output terminal.

本発明の電源ＩＣおよびその内部回路ブロック監視装置によれば、上記のような構成を有することにより、テストパッドを増やさずに複数の内部回路ブロックが正常であるか否かを効率よく適確に判別ないし認識することが可能であり、電源ＩＣの信頼性および安全性を向上させることができる。 According to the power supply IC of the present invention and the internal circuit block monitoring device thereof, by having the above configuration, it is possible to efficiently and accurately determine whether or not a plurality of internal circuit blocks are normal without increasing the number of test pads. It can be discriminated or recognized, and the reliability and safety of the power supply IC can be improved.

本発明の一実施形態における電源ＩＣおよびその内部回路ブロック監視装置を含む電子回路システムの構成を示す図である。It is a figure which shows the structure of the electronic circuit system which includes the power supply IC and the internal circuit block monitoring apparatus thereof in one Embodiment of this invention. 図１の電源ＩＣに内蔵される内部回路ブロック監視ユニットの構成を示すブロック図である。It is a block diagram which shows the structure of the internal circuit block monitoring unit built in the power supply IC of FIG. 図２の内部電源電圧監視回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the internal power supply voltage monitoring circuit of FIG. 図２の基準電圧監視回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the reference voltage monitoring circuit of FIG. 図２の基準電流監視回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the reference current monitoring circuit of FIG. 図２の周波数信号監視回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the frequency signal monitoring circuit of FIG. 図２のＰＷＭ信号監視回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the PWM signal monitoring circuit of FIG. 第２の実施形態における内部回路ブロック監視ユニットの構成を示すブロック図である。It is a block diagram which shows the structure of the internal circuit block monitoring unit in 2nd Embodiment. 第３の実施形態における内部回路ブロック監視ユニットの構成を示すブロック図である。It is a block diagram which shows the structure of the internal circuit block monitoring unit in 3rd Embodiment.

以下、添付図を参照して本発明の好適な実施形態を説明する。
［電源ＩＣ及び電子回路システムの全体構成］ Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
[Overall configuration of power supply IC and electronic circuit system]

図１に、本発明の一実施形態における電源ＩＣおよびこの電源ＩＣの内部回路ブロック監視装置を含む電子回路システムの全体構成を示す。 FIG. 1 shows an overall configuration of an electronic circuit system including a power supply IC according to an embodiment of the present invention and an internal circuit block monitoring device of the power supply IC.

この電源ＩＣ１０は、直流の入力電圧を所要の直流の出力電圧に変換して外部の回路に電力を供給するＤＣ-ＤＣコンバータとして構成されている。より詳しくは、電源ＩＣ１０は、同期整流型スイッチングレギュレータ１２のコントローラを構成し、電源１４より直流の電圧ＶＩＮを入力し、負荷ＩＣ１６に対して入力電圧ＶＩＮより低い直流の出力電圧ＶＯＵＴを供給する。 The power supply IC 10 is configured as a DC-DC converter that converts a DC input voltage into a required DC output voltage and supplies power to an external circuit. More specifically, the power supply IC 10 constitutes a controller of the synchronous rectification type switching regulator 12, inputs a DC voltage V IN from the power supply 14, and outputs a DC output voltage V OUT lower than the input voltage V IN to the load IC 16. Supply.

負荷ＩＣ１６は電源ＩＣ１０より供給される電力を用いて動作する任意のＩＣであり、たとえばマイコン、ロジックＩＣ、演算ＩＣ等であってよい。電源ＩＣ１０および負荷ＩＣ１６は、システムコントローラ１７に接続されている。これらの電源ＩＣ１０，負荷ＩＣ１６，システムコントローラ１７は、それぞれ個別のＩＣパッケージとして提供され、当該電子回路システムの回路基板上で組み合わされる。電源１４は、電源ＩＣ１０等と同じ回路基板上に搭載される別のＤＣ-ＤＣコンバータでもよいが、ＡＣ-ＤＣコンバータあるいはバッテリであってもよい。 The load IC 16 is an arbitrary IC that operates using the electric power supplied from the power supply IC 10, and may be, for example, a microcomputer, a logic IC, an arithmetic IC, or the like. The power supply IC 10 and the load IC 16 are connected to the system controller 17. These power supply IC 10, load IC 16, and system controller 17 are provided as individual IC packages, and are combined on the circuit board of the electronic circuit system. The power supply 14 may be another DC-DC converter mounted on the same circuit board as the power supply IC 10, or may be an AC-DC converter or a battery.

電源ＩＣ１０のパッケージには、全部で８個の端子、すなわちＧＮＤ端子（制御用グランド端子）、ＶＤＤ端子（制御用電源入力端子）、ＰＶＩＮ端子（電圧変換用電源入力端子）、ＬＸ端子（スイッチング出力端子）、ＰＧＮＤ端子（パワーグランド端子）、ＯＫ-ＦＬＧ端子（監視フラグ出力端子）、ＰＧ端子（パワーグッド端子）およびＦＢ端子（フィードバック端子）が設けられている。 The package of the power supply IC10 has a total of eight terminals, that is, a GND terminal (control ground terminal), a VDD terminal (control power input terminal), a PVIN terminal (voltage conversion power input terminal), and an LX terminal (switching output). Terminal), PGND terminal (power ground terminal), OK-FLG terminal (monitoring flag output terminal), PG terminal (power good terminal) and FB terminal (feedback terminal) are provided.

ここで、ＬＸ端子（スイッチング出力端子）は、チョークコイル１８を介して負荷ＩＣ１６の電圧入力端子ＩＮに接続される。チョークコイル１８の出力端とグランド電位端子との間には、抵抗２０および出力コンデンサ２２からなる平滑回路と、２つの抵抗２４，２６からなる電圧検出回路２８とが接続される。スイッチングレギュレータ１２が動作している時は、電圧検出回路２８の抵抗２４，２６間のノードＮＭに出力電圧（チョークコイル１８の出力端の電圧）ＶＯＵＴに比例する分圧電圧ＶＦＢが得られる。この分圧電圧ＶＦＢがフィードバック信号として電源ＩＣ１０のＦＢ端子（以下、「フィードバック端子ＦＢ」と称する。）に入力される。 Here, the LX terminal (switching output terminal) is connected to the voltage input terminal IN of the load IC 16 via the choke coil 18. A smoothing circuit composed of a resistor 20 and an output capacitor 22 and a voltage detection circuit 28 composed of two resistors 24 and 26 are connected between the output end of the choke coil 18 and the ground potential terminal. When the switching regulator 12 is operating, a voltage dividing voltage V FB proportional to the output voltage (voltage at the output end of the choke coil 18) V OUT is obtained at the node NM between the resistors 24 and 26 of the voltage detection circuit 28. Be done. This voltage dividing voltage V FB is input as a feedback signal to the FB terminal of the power supply IC 10 (hereinafter, referred to as “feedback terminal FB”).

ＯＫ-ＦＬＧ端子（以下、「監視フラグ出力端子ＯＫ-ＦＬＧ」と称する。）は、この実施形態の内部回路ブロック監視ユニット５０より出力される統合監視フラグ信号FLGを外部の回路に与えるための端子である。図示の電子回路システムでは、監視フラグ出力端子ＯＫ-ＦＬＧがシステムコントローラ１７の対応する入力ポートに接続されている。ＰＧ端子（以下、「パワーグッド端子ＰＧ」と称する。）は、負荷ＩＣ１６のイネーブル端子ＥＮに接続されるとともに、プルアップ抵抗３０を介して電源電圧ＶＣＣの端子に接続されている。 The OK-FLG terminal (hereinafter referred to as "monitoring flag output terminal OK-FLG") is a terminal for giving an integrated monitoring flag signal FLG output from the internal circuit block monitoring unit 50 of this embodiment to an external circuit. Is. In the illustrated electronic circuit system, the monitoring flag output terminal OK-FLG is connected to the corresponding input port of the system controller 17. The PG terminal (hereinafter referred to as “power good terminal PG”) is connected to the enable terminal EN of the load IC 16 and is also connected to the terminal of the power supply voltage VCC via the pull-up resistor 30.

電源ＩＣ１０には、電源系・制御系・駆動系の内部回路ブロックとして、内部電源回路３２、基準電圧回路３４、基準電流回路３６、誤差増幅器３８、発振回路４０、ＰＷＭ変換回路４２およびドライバ回路４４が設けられるとともに、監視系の内部回路ブロックとして、ＵＶＬＯ回路４６、パワーグッド回路４８および内部回路ブロック監視ユニット５０が設けられている。 The power supply IC 10 has an internal power supply circuit 32, a reference voltage circuit 34, a reference current circuit 36, an error amplifier 38, an oscillation circuit 40, a PWM conversion circuit 42, and a driver circuit 44 as internal circuit blocks of the power supply system, control system, and drive system. As an internal circuit block of the monitoring system, a UVLO circuit 46, a power good circuit 48, and an internal circuit block monitoring unit 50 are provided.

内部電源回路３２は、たとえばリニアレギュレータからなり、電源１４からＶＤＤ端子を介して供給される電圧ＶＩＮを入力して、動作電圧に用いる安定した内部電源電圧ＶＲＥＧを生成する。この内部電源電圧ＶＲＥＧは、電源ＩＣ１０内の全ての内部回路ブロックに供給される。また、内部電源電圧ＶＲＥＧは、内部回路ブロック監視ユニット５０に対しては、動作電圧用の電源電圧として与えられるだけでなく、抵抗５２，５４からなる抵抗分圧回路５５を介して被監視電圧・電流の一つとしても与えられる。 The internal power supply circuit 32 is composed of, for example, a linear regulator, and inputs a voltage VIN supplied from the power supply 14 via the VDD terminal to generate a stable internal power supply voltage V REG used for the operating voltage. This internal power supply voltage V REG is supplied to all internal circuit blocks in the power supply IC 10. Further, the internal power supply voltage VREG is not only given to the internal circuit block monitoring unit 50 as a power supply voltage for the operating voltage, but also is a monitored voltage via a resistance voltage dividing circuit 55 composed of resistors 52 and 54.・ It is also given as one of the currents.

基準電圧回路３４は、たとえば三端子レギュレータまたはシャントレギュレータからなり、内部電源回路３２からの内部電源電圧ＶＲＥＧを入力し、内部電源電圧ＶＲＥＧが正常範囲内で変動しても一定の基準電圧ＶＲＥＦを生成する。この基準電圧ＶＲＥＦは、これを用いる内部回路ブロックたとえば誤差増幅器３８、発振回路４０およびＵＶＬＯ回路４６に供給される。さらに、この基準電圧ＶＲＥＦは、被監視電圧・電流の一つとして内部回路ブロック監視ユニット５０にも与えられる。 The reference voltage circuit 34 is composed of, for example, a three-terminal regulator or a shunt regulator, inputs an internal power supply voltage V REG from the internal power supply circuit 32, and has a constant reference voltage V even if the internal power supply voltage V REG fluctuates within the normal range. Generate a REF . This reference voltage V REF is supplied to an internal circuit block using the reference voltage V REF, for example, an error amplifier 38, an oscillation circuit 40, and a UVLO circuit 46. Further, this reference voltage V REF is also given to the internal circuit block monitoring unit 50 as one of the monitored voltages and currents.

基準電流回路３６は、たとえばトランジスタまたはダイオード等で構成される定電流源であり、電源電圧ＶＲＥＧが正常範囲内で変動しても一定の電流または基準電流ＩＲＥＦを生成する。この基準電流ＩＲＥＦは、これを必要とする各部に供給され、たとえば誤差増幅器３８ではこれをバイアス電流に用いる。 The reference current circuit 36 is a constant current source composed of, for example, a transistor or a diode, and generates a constant current or a reference current I REF even if the power supply voltage V REG fluctuates within a normal range. This reference current I REF is supplied to each part that requires it, and is used for the bias current in the error amplifier 38, for example.

基準電流回路３６内には、基準電流ＩＲＥＦからこれと同じ電流量またはこれに比例した電流量を有するコピーの基準電流ＩＲＥＦＯを生成するカレントミラー回路が含まれている。このコピーの基準電流ＩＲＥＦＯが、被監視電圧・電流の一つとして内部回路ブロック監視ユニット５０に与えられる。 The reference current circuit 36 includes a current mirror circuit that generates a copy reference current I REFO having the same current amount or a current amount proportional thereto from the reference current I REF . The reference current I REFO of this copy is given to the internal circuit block monitoring unit 50 as one of the monitored voltages and currents.

誤差増幅器３８は、演算増幅器からなり、電圧検出回路２８からフィードバック端子ＦＢを介して入力されるフィードバック信号ＶＦＢを基準電圧回路３４からの基準電圧ＶＲＥＦと比較して、その比較誤差をアナログ信号で出力する。 The error amplifier 38 is composed of an operational amplifier, compares the feedback signal V FB input from the voltage detection circuit 28 via the feedback terminal FB with the reference voltage V REF from the reference voltage circuit 34, and compares the comparison error with the reference voltage V REF. Output with.

発振回路４０は、内部電源電圧ＶＲＥＧと基準電圧ＶＲＥＦを用いて鋸波または三角波等のランプ信号ＶＯＳＣを一定の周波数で発振出力する周波数信号発生回路であり、生成したランプ信号ＶＯＳＣをＰＷＭ変換回路４２に供給する。さらに、このランプ信号ＶＯＳＣは、被監視電圧・電流の一つとして内部回路ブロック監視ユニット５０にも与えられる。 The oscillation circuit 40 is a frequency signal generation circuit that oscillates and outputs a lamp signal V OSC such as a saw wave or a triangular wave at a constant frequency using an internal power supply voltage V REG and a reference voltage V REF , and generates a lamp signal V OSC . It is supplied to the PWM conversion circuit 42. Further, this lamp signal V OSC is also given to the internal circuit block monitoring unit 50 as one of the monitored voltages and currents.

ＰＷＭ変換回路４２は、たとえばコンパレータからなり、誤差増幅器３８の出力をランプ信号ＶＯＳＣと比較してその比較結果の出力（二値レベルのパルス）をＰＷＭ信号ＶＰＷＭとする。ドライバ回路４４は、ＰＷＭ変換回路４２からのＰＷＭ信号ＶＰＷＭにしたがってＰ型ＭＯＳＦＥＴ５６およびＮ型ＭＯＳＦＥＴ５８を一定の周期で相補的にオン・オフ駆動する。Ｐ型ＭＯＳＦＥＴ５６がオンし、Ｎ型ＭＯＳＦＥＴ５８がオフしている半サイクルでは、電源１４よりＰＶＩＮ端子、Ｐ型ＭＯＳＦＥＴ５６およびＬＸ端子を介してチョークコイル１８に電流が流れ、電磁エネルギーが蓄積される。次に、Ｐ型ＭＯＳＦＥＴ５６がオフし、Ｎ型ＭＯＳＦＥＴ５８がオンする半サイクルでは、チョークコイル１８に電流を保つ向きの誘導起電力が発生してＮ型ＭＯＳＦＥＴ５８およびチョークコイル１８に電流が流れ、負荷ＩＣ１６に電磁エネルギーが放出される。 The PWM conversion circuit 42 is composed of, for example, a comparator, compares the output of the error amplifier 38 with the lamp signal V OSC , and sets the output of the comparison result (binary level pulse) as the PWM signal V PWM . The driver circuit 44 complementarily drives the P-type MOSFET 56 and the N-type MOSFET 58 on and off in a fixed cycle according to the PWM signal V PWM from the PWM conversion circuit 42. In a half cycle in which the P-type MOSFET 56 is turned on and the N-type MOSFET 58 is turned off, a current flows from the power supply 14 to the choke coil 18 via the PVIN terminal, the P-type MOSFET 56 and the LX terminal, and electromagnetic energy is stored. Next, in a half cycle in which the P-type MOSFET 56 is turned off and the N-type MOSFET 58 is turned on, an induced electromotive force in the direction of holding the current is generated in the choke coil 18, a current flows in the N-type MOSFET 58 and the choke coil 18, and the load IC 16 Electromagnetic energy is emitted to the coil.

ＵＶＬＯ回路４６は、内部電源電圧ＶＲＥＧの低下による誤動作や異常動作を防止するための保護回路である。また、ＵＶＬＯ回路４６は、起動時に内部電源電圧ＶＲＥＧが正常範囲に立ち上がるまで電源ＩＣ１０内の各部をディセーブル状態に保つイネーブル回路の役目もする。 The UVLO circuit 46 is a protection circuit for preventing malfunction or abnormal operation due to a decrease in the internal power supply voltage VREG . The UVLO circuit 46 also serves as an enable circuit that keeps each part in the power supply IC 10 in a disabled state until the internal power supply voltage VREG rises to the normal range at startup.

ＵＶＬＯ回路４６は、コンパレータ６０を有している。内部電源回路３２より出力される内部電源電圧ＶＲＥＧは、抵抗５２，５４からなる抵抗分圧回路５５により分圧内部電源電圧ＶＡに変換（分圧）される。この分圧内部電源電圧ＶＡが、コンパレータ６０の非反転入力端子(+)に入力される。コンパレータ６０の反転入力端子(-)には、基準電圧回路３４からの基準電圧ＶＲＥＦが入力される。 The UVLO circuit 46 has a comparator 60. The internal power supply voltage V REG output from the internal power supply circuit 32 is converted (divided) into a voltage divided internal power supply voltage VA by the resistance voltage dividing circuit 55 composed of resistors 52 and 54. This voltage dividing internal power supply voltage VA is input to the non-inverting input terminal (+) of the comparator 60. The reference voltage V REF from the reference voltage circuit 34 is input to the inverting input terminal (-) of the comparator 60.

分圧内部電源電圧ＶＡが基準電圧ＶＲＥＦより高いときは、コンパレータ６０の出力ＶＵＶＬＯがＨレベルに保たれる。しかし、分圧内部電源電圧ＶＡが基準電圧ＶＲＥＦより低くなると、コンパレータ６０の出力ＶＵＶＬＯがＬレベルになる。ＵＶＬＯ回路４６の出力ＶＵＶＬＯは、図示省略しているが、直接または間接的に電源系・制御系・駆動系の全部または主要な内部回路ブロックに与えられる。ＵＶＬＯ回路４６の出力ＶＵＶＬＯがＬレベルになると、電源系・制御系・駆動系の内部回路ブロックはすべてシャットダウン（動作停止）するようになっている。 When the voltage divider internal power supply voltage VA is higher than the reference voltage V REF , the output V UV LO of the comparator 60 is maintained at the H level. However, when the voltage dividing internal power supply voltage VA becomes lower than the reference voltage V REF , the output V UV LO of the comparator 60 becomes the L level. Although not shown, the output V UVLO of the UVLO circuit 46 is directly or indirectly given to all or the main internal circuit blocks of the power supply system, the control system, and the drive system. When the output V UVLO of the UVLO circuit 46 reaches the L level, all the internal circuit blocks of the power supply system, the control system, and the drive system are shut down (operation stopped).

ＵＶＬＯ回路４６の出力は、監視系のパワーグッド回路４８および内部回路ブロック監視ユニット５０には与えられない。したがって、ＵＶＬＯ回路４６が電源系・制御系・駆動系の内部回路ブロックをシャットダウンさせても、パワーグッド回路４８と内部回路ブロック監視ユニット５０はシャットダウンしないようになっている。なお、コンパレータ６０にヒステリシスコンパレータを用いることで、ＵＶＬＯ回路４６にヒステリシス特性を持たせることも可能である。 The output of the UVLO circuit 46 is not given to the power good circuit 48 of the monitoring system and the internal circuit block monitoring unit 50. Therefore, even if the UVLO circuit 46 shuts down the internal circuit blocks of the power supply system, control system, and drive system, the power good circuit 48 and the internal circuit block monitoring unit 50 are not shut down. By using a hysteresis comparator for the comparator 60, it is possible to give the UVLO circuit 46 a hysteresis characteristic.

パワーグッド回路４８は、電源ＩＣ１０の出力電圧またはスイッチングレギュレータ１２の出力電圧ＶＯＵＴを監視対象とし、この出力電圧ＶＯＵＴが正常か否かを外部の負荷ＩＣ１６に知らせるためのものである。 The power good circuit 48 monitors the output voltage of the power supply IC 10 or the output voltage V OUT of the switching regulator 12, and informs the external load IC 16 whether or not the output voltage V OUT is normal.

パワーグッド回路４８は、フィードバック端子ＦＢを介してフィードバック信号ＶＦＢを入力し、このフィードバック信号ＶＦＢに基づいてスイッチングレギュレータ１２の出力電圧ＶＯＵＴを監視し、たとえば、出力電圧ＶＯＵＴが所定の正常範囲に入っている時は、パワーグッド端子ＰＧの電圧またはパワーグッド出力ＶＰＧをハイインピーダンス状態にする。この時、パワーグッド出力ＶＰＧは、プルアップ抵抗３０を介して電源電圧ＶＣＣつまりＨレベルに吊り上げられる。出力電圧ＶＯＵＴが正常範囲から外れている時は、パワーグッド回路４８は、パワーグッド出力ＶＰＧをＬレベルにする。 The power good circuit 48 inputs the feedback signal V FB via the feedback terminal FB, monitors the output voltage V OUT of the switching regulator 12 based on the feedback signal V FB , and for example, the output voltage V OUT is a predetermined normal. When it is within the range, the voltage of the power good terminal PG or the power good output V PG is set to the high impedance state. At this time, the power good output V PG is lifted to the power supply voltage V CC , that is, the H level via the pull-up resistor 30. When the output voltage V OUT is out of the normal range, the power good circuit 48 sets the power good output V PG to the L level.

負荷ＩＣ１６は、イネーブル端子ＥＮに入力するパワーグッド出力ＶＰＧの論理レベルを識別し、それが非アクティブなＬレベルである間はディセーブル状態を保ち、アクティブなＨレベルになるとイネーブル状態になる。 The load IC 16 identifies the logical level of the power good output VPG input to the enable terminal EN, keeps the disabled state while it is the inactive L level, and becomes the enabled state when it becomes the active H level.

このように、パワーグッド回路４８は、その監視対象が電源ＩＣ１０の出力側の電圧であり、電源ＩＣ１０の内部回路ブロックの特性または動作を監視する内部回路ブロック監視ユニット５０とは、役割および機能を異にしている。 As described above, in the power good circuit 48, the monitoring target is the voltage on the output side of the power supply IC 10, and the internal circuit block monitoring unit 50 that monitors the characteristics or operation of the internal circuit block of the power supply IC 10 has a role and a function. It's different.

システムコントローラ１７は、当該電子回路システムに組み込まれている電源ＩＣ１０、負荷ＩＣ１６その他のＩＣ（図示せず）を統括制御し、外部のシステムまたは装置ともデータをやり取りする。システムコントローラ１７は、内部回路ブロック監視ユニット５０より出力される統合監視フラグ信号FLGを受け取って、内部回路ブロックの動作が正常状態か異常状態かを判定し、この判定結果に基づきシステム内の統括制御・管理・故障診断等を行う。
［内部回路ブロック監視ユニットの構成及び作用］ The system controller 17 collectively controls the power supply IC10, the load IC16, and other ICs (not shown) incorporated in the electronic circuit system, and exchanges data with an external system or device. The system controller 17 receives the integrated monitoring flag signal FLG output from the internal circuit block monitoring unit 50, determines whether the operation of the internal circuit block is in a normal state or an abnormal state, and performs integrated control in the system based on this determination result.・ Perform management and failure diagnosis.
[Configuration and operation of internal circuit block monitoring unit]

この実施形態における電源ＩＣ１０は、上記のように、監視系の内部回路ブロックの一つとして内部回路ブロック監視ユニット５０を備えている。この内部回路ブロック監視ユニット５０は、電源ＩＣ１０内の主要な内部回路ブロックである内部電源回路３２、基準電圧回路３４、基準電流回路３６、発振回路４０およびＰＷＭ変換回路４２の特性または動作を監視し、すべての監視結果を纏めて１個の統合監視フラグ信号FLGを監視フラグ出力端子ＯＫ－ＦＬＧから出力する構成となっている。 As described above, the power supply IC 10 in this embodiment includes the internal circuit block monitoring unit 50 as one of the internal circuit blocks of the monitoring system. The internal circuit block monitoring unit 50 monitors the characteristics or operations of the internal power supply circuit 32, the reference voltage circuit 34, the reference current circuit 36, the oscillation circuit 40, and the PWM conversion circuit 42, which are the main internal circuit blocks in the power supply IC 10. , All the monitoring results are put together and one integrated monitoring flag signal FLG is output from the monitoring flag output terminal OK-FLG.

図２に、内部回路ブロック監視ユニット５０の構成を示す。内部回路ブロック監視ユニット５０は、内部電源電圧監視回路６２、基準電圧監視回路６４、基準電流監視回路６６、周波数信号監視回路６８、ＰＷＭ信号監視回路７０およびＡＮＤ回路７２，７４，７６，７８を有している。 FIG. 2 shows the configuration of the internal circuit block monitoring unit 50. The internal circuit block monitoring unit 50 includes an internal power supply voltage monitoring circuit 62, a reference voltage monitoring circuit 64, a reference current monitoring circuit 66, a frequency signal monitoring circuit 68, a PWM signal monitoring circuit 70, and an AND circuit 72, 74, 76, 78. are doing.

内部電源電圧監視回路６２は、抵抗分圧回路５５より内部電源電圧ＶＲＥＧに比例する分圧内部電源電圧ＶＡを入力し、二値レベル（Ｈレベル／Ｌレベル）の判定出力REG-OKを発生する。基準電圧監視回路６４は、基準電圧回路３４より基準電圧ＶＲＥＦを入力し、二値レベルの判定出力VREF-OKを発生する。基準電流監視回路６６は、基準電流回路３６よりコピー基準電流ＩＲＥＦＯを入力し、二値レベルの判定出力IREF-OKを発生する。周波数信号監視回路６８は、発振回路４０よりランプ信号ＶＯＳＣを入力し、二値レベルの判定出力OSC-OKを発生する。ＰＷＭ信号監視回路７０は、ＰＷＭ変換回路４２よりＰＷＭ信号ＶＰＷＭを入力し、二値レベルの判定出力PWM-OKを発生する。 The internal power supply voltage monitoring circuit 62 inputs a voltage divider internal power supply voltage VA proportional to the internal power supply voltage V REG from the resistance voltage divider circuit 55, and outputs a binary level (H level / L level) judgment output REG-OK. Occur. The reference voltage monitoring circuit 64 inputs the reference voltage V REF from the reference voltage circuit 34, and generates a binary level determination output VREF-OK. The reference current monitoring circuit 66 inputs the copy reference current I REFO from the reference current circuit 36, and generates a binary level determination output IREF-OK. The frequency signal monitoring circuit 68 inputs the lamp signal V OSC from the oscillation circuit 40, and generates a binary level determination output OSC-OK. The PWM signal monitoring circuit 70 inputs the PWM signal V PWM from the PWM conversion circuit 42, and generates a binary level determination output PWM-OK.

図３に、内部電源電圧監視回路６２の回路構成を示す。内部電源電圧監視回路６２は、基準電圧回路８０およびコンパレータ８２を有している。基準電圧回路８０は、たとえば三端子レギュレータまたはシャントレギュレータからなり、内部電源回路３２からの内部電源電圧ＶＲＥＧを入力し、電源電圧ＶＲＥＧが正常範囲内で変動しても一定の電圧または判定基準電圧Ｖｒｅｆ１を生成する。この判定基準電圧Ｖｒｅｆ１は、コンパレータ８２の反転入力端子(-)に入力される。コンパレータ８２の非反転入力端子(+)には、抵抗分圧回路５５からの分圧内部電源電圧ＶＡが入力される。 FIG. 3 shows the circuit configuration of the internal power supply voltage monitoring circuit 62. The internal power supply voltage monitoring circuit 62 has a reference voltage circuit 80 and a comparator 82. The reference voltage circuit 80 is composed of, for example, a three-terminal regulator or a shunt regulator, inputs an internal power supply voltage V REG from the internal power supply circuit 32, and has a constant voltage or a determination standard even if the power supply voltage V REG fluctuates within the normal range. Generate a voltage V ref1 . This determination reference voltage V ref1 is input to the inverting input terminal (-) of the comparator 82. The voltage divider internal power supply voltage VA from the resistance voltage divider circuit 55 is input to the non-inverting input terminal (+) of the comparator 82.

コンパレータ８２は、内部電源回路３２からの内部電源電圧ＶＲＥＧの下で動作し、分圧内部電源電圧ＶＡが判定基準電圧Ｖｒｅｆ１より高いときはその出力つまり判定出力REG-OKをＨレベル（“正常”の判定）とし、分圧内部電源電圧ＶＡが判定基準電圧Ｖｒｅｆ１より低くなると判定出力REG-OKをＬレベル（“異常”の判定）とする。 The comparator 82 operates under the internal power supply voltage V REG from the internal power supply circuit 32, and when the divided internal power supply voltage VA is higher than the judgment reference voltage V ref 1, its output, that is, the judgment output REG-OK is set to H level ( (Judgment of "normal"), and when the voltage division internal power supply voltage VA becomes lower than the judgment reference voltage V ref 1, the judgment output REG-OK is set to L level (judgment of "abnormal").

このように、内部電源電圧監視回路６２は、ＵＶＬＯ回路４６で用いる基準電圧ＶＲＥＦから独立した判定基準電圧Ｖｒｅｆ１を用いて、内部電源電圧ＶＲＥＧが正常であるか否かを監視する。これにより、内部電源電圧ＶＲＥＧの設定値に対して判定基準電圧（Ｖｒｅｆ１の換算値）を基準電圧ＶＲＥＦよりも近い値に設定することで、動作マージンが小さくなるまで内部電源電圧ＶＲＥＧが低下したときに、ＵＶＬＯ回路４６がそれを看過しても、内部電源電圧監視回路６２の方で“異常”（Ｌレベル）の判定出力REG-OKを出すことができる。 As described above, the internal power supply voltage monitoring circuit 62 monitors whether or not the internal power supply voltage V REG is normal by using the determination reference voltage V ref1 independent of the reference voltage V REF used in the UVLO circuit 46. As a result, by setting the judgment reference voltage (converted value of V ref1 ) to a value closer to the reference voltage V REF with respect to the set value of the internal power supply voltage V REG , the internal power supply voltage V REG is set until the operating margin becomes small. Even if the UVLO circuit 46 overlooks it when the voltage drops, the internal power supply voltage monitoring circuit 62 can output a determination output REG-OK of "abnormality" (L level).

また、基準電圧回路３４より出力される基準電圧ＶＲＥＦが何らかの原因（基準電圧回路３４やその他の内部回路ブロックで正常な動作電圧や正常な動作電流でない状態等）で低くなった場合には、内部電源電圧ＶＲＥＧが設定閾値より低下しても、ＵＶＬＯ回路４６が正常であると誤判断することがある。そのような場合でも、内部電源電圧監視回路６２は、基準電圧回路８０が判定基準電圧Ｖｒｅｆ１を安定に維持している限り、内部電源電圧ＶＲＥＧの設定閾値以下の低下を見逃さずに“異常”（Ｌレベル）の判定出力REG-OKを出すことができる。 If the reference voltage V REF output from the reference voltage circuit 34 becomes low for some reason (normal operating voltage or abnormal operating current in the reference voltage circuit 34 or other internal circuit blocks, etc.), Even if the internal power supply voltage V REG drops below the set threshold value, the UVLO circuit 46 may be erroneously determined to be normal. Even in such a case, the internal power supply voltage monitoring circuit 62 does not overlook a decrease below the set threshold value of the internal power supply voltage V REG as long as the reference voltage circuit 80 maintains the determination reference voltage V ref1 stably. "(L level) judgment output REG-OK can be output.

図４に、基準電圧監視回路６４の回路構成を示す。基準電圧監視回路６４は、抵抗８４、ダイオード８６およびコンパレータ８８を有している。抵抗８４およびダイオード８６は、内部電源回路３２の出力端子とグランド電位端子との間でノードＮＢを介して直列に接続されている。ノードＮＢには、電源電圧ＶＲＥＧが正常範囲内で変動しても一定の電圧つまり判定基準電圧Ｖｒｅｆ２が得られる。この判定基準電圧Ｖｒｅｆ２は、コンパレータ８８の反転入力端子(-)に入力される。ダイオード８６はツェナーダイオードであってもよい。一方、基準電圧回路３４からの基準電圧ＶＲＥＦは、コンパレータ８８の非反転入力端子(+)に入力される。 FIG. 4 shows the circuit configuration of the reference voltage monitoring circuit 64. The reference voltage monitoring circuit 64 has a resistor 84, a diode 86 and a comparator 88. The resistor 84 and the diode 86 are connected in series between the output terminal of the internal power supply circuit 32 and the ground potential terminal via the node NB . A constant voltage, that is, a determination reference voltage V ref2 is obtained at the node NB even if the power supply voltage V REG fluctuates within the normal range. This determination reference voltage V ref2 is input to the inverting input terminal (-) of the comparator 88. The diode 86 may be a Zener diode. On the other hand, the reference voltage V REF from the reference voltage circuit 34 is input to the non-inverting input terminal (+) of the comparator 88.

コンパレータ８８は、内部電源電圧ＶＲＥＧの下で動作し、基準電圧ＶＲＥＦが判定基準電圧Ｖｒｅｆ２より高いときはその出力つまり判定出力VREF-OKをＨレベル（“正常”の判定）とし、基準電圧ＶＲＥＦが判定基準電圧Ｖｒｅｆ２より低くなると判定出力VREF-OKをＬレベル（“異常”の判定）とする。 The comparator 88 operates under the internal power supply voltage V REG , and when the reference voltage V REF is higher than the judgment reference voltage V ref 2, its output, that is, the judgment output VREF-OK is set to H level (judgment of “normal”) and is a reference. When the voltage V REF becomes lower than the judgment reference voltage V ref2 , the judgment output VREF-OK is set to the L level (judgment of "abnormality").

このように、基準電圧監視回路６４によれば、何らかの原因で基準電圧回路３４の出力する基準電圧ＶＲＥＦが判定基準電圧Ｖｒｅｆ２より低くなったときは、その異常状態を示すＬレベルの判定出力VREF-OKが得られる。 As described above, according to the reference voltage monitoring circuit 64, when the reference voltage V REF output by the reference voltage circuit 34 becomes lower than the determination reference voltage V ref2 for some reason, the L level determination output indicating the abnormal state is output. VREF-OK is obtained.

図５に、基準電流監視回路６６の回路構成を示す。基準電流監視回路６６は、基準電圧回路９０、抵抗９２およびコンパレータ９４を有している。基準電圧回路９０は、たとえば三端子レギュレータまたはシャントレギュレータからなり、内部電源回路３２からの内部電源電圧ＶＲＥＧを入力し、電源電圧ＶＲＥＧが正常範囲内で変動しても一定の電圧または判定基準電圧Ｖｒｅｆ３を生成する。この判定基準電圧Ｖｒｅｆ３は、コンパレータ９４の反転入力端子(-)に入力される。一方、基準電流回路３６からのコピーの基準電流ＩＲＥＦＯが抵抗９２を介してグランド電位端子に流れ、抵抗９２の正極側の端にはＶＲＥＦＯ＝Ｒ９２×ＩＲＥＦＯで表される電圧降下または基準電流センス電圧ＶＲＥＦＯが得られる。ここで、Ｒ９２は抵抗９２の抵抗値である。基準電流センス電圧ＶＲＥＦＯは、コンパレータ９４の非反転入力端子(+)に入力される。 FIG. 5 shows the circuit configuration of the reference current monitoring circuit 66. The reference current monitoring circuit 66 has a reference voltage circuit 90, a resistor 92, and a comparator 94. The reference voltage circuit 90 is composed of, for example, a three-terminal regulator or a shunt regulator, inputs an internal power supply voltage V REG from the internal power supply circuit 32, and has a constant voltage or a determination standard even if the power supply voltage V REG fluctuates within the normal range. Generate a voltage V ref3 . This determination reference voltage V ref 3 is input to the inverting input terminal (-) of the comparator 94. On the other hand, the reference current I REFO of the copy from the reference current circuit 36 flows to the ground potential terminal via the resistor 92, and the voltage drop represented by V REFO = R 92 × I REFO at the positive end of the resistor 92 or The reference current sense voltage V REFO is obtained. Here, R 92 is the resistance value of the resistor 92. The reference current sense voltage V REFO is input to the non-inverting input terminal (+) of the comparator 94.

コンパレータ９４は、内部電源電圧ＶＲＥＧの下で動作し、基準電流センス電圧ＶＲＥＦＯが判定基準電圧Ｖｒｅｆ３より高いときはその出力つまり判定出力IREＦ-OKをＨレベル（“正常”の判定）とし、基準電流センス電圧ＶＲＥＦＯが判定基準電圧Ｖｒｅｆ３より低くなると判定出力IREF-OKをＬレベル（“異常”の判定）とする。 The comparator 94 operates under the internal power supply voltage V REG , and when the reference current sense voltage V REFO is higher than the judgment reference voltage V ref 3 , its output, that is, the judgment output IREF-OK is set to H level (determination of "normal"). When the reference current sense voltage V REFO becomes lower than the determination reference voltage V ref3 , the determination output IREF-OK is set to the L level (determination of "abnormality").

このように、基準電流監視回路６６によれば、何らかの原因で基準電流回路３６の出力する基準電流ＩＲＥＦが判定基準値（Ｖｒｅｆ３の換算値）より減少したときは、その異常状態を示すＬレベルの判定出力IREF-OKが得られる。 As described above, according to the reference current monitoring circuit 66, when the reference current I REF output by the reference current circuit 36 decreases from the determination reference value (converted value of V ref 3) for some reason, L indicating the abnormal state. Level judgment output IREF-OK is obtained.

図６に、周波数信号監視回路６８の回路構成を示す。周波数信号監視回路６８は、基準電圧回路９６、定電流源９８、コンデンサ１００、ＮＭＯＳトランジスタ１０２およびコンパレータ１０４を有している。基準電圧回路９６は、たとえば三端子レギュレータまたはシャントレギュレータからなり、内部電源回路３２からの内部電源電圧ＶＲＥＧを入力し、電源電圧ＶＲＥＧが正常範囲内で変動しても一定の電圧または判定基準電圧Ｖｒｅｆ４を生成する。この判定基準電圧Ｖｒｅｆ４は、コンパレータ１０４の非反転入力端子(+)に入力される。 FIG. 6 shows the circuit configuration of the frequency signal monitoring circuit 68. The frequency signal monitoring circuit 68 includes a reference voltage circuit 96, a constant current source 98, a capacitor 100, an IGMP transistor 102, and a comparator 104. The reference voltage circuit 96 is composed of, for example, a three-terminal regulator or a shunt regulator, inputs an internal power supply voltage V REG from the internal power supply circuit 32, and has a constant voltage or a determination standard even if the power supply voltage V REG fluctuates within the normal range. Generate a voltage V ref4 . This determination reference voltage V ref 4 is input to the non-inverting input terminal (+) of the comparator 104.

一方、定電流源９８およびコンデンサ１００は、内部電源回路３２の出力端子とグランド電位端子との間でノードＮＣを介して直列に接続されている。ＮＭＯＳトランジスタ１０２は、ドレインがノードＮＣに接続され、ソースがグランド電位端子に接続され、ゲートに発振回路４０からのランプ信号ＶＯＳＣを入力する。定電流源９８は、たとえばトランジスタまたはダイオード等で構成され、電源電圧ＶＲＥＧが正常範囲内で変動しても一定の定電流または基準電流Ｉｒｅｆ４を生成する。 On the other hand, the constant current source 98 and the capacitor 100 are connected in series between the output terminal of the internal power supply circuit 32 and the ground potential terminal via the node NC . In the NOTE transistor 102, the drain is connected to the node NC, the source is connected to the ground potential terminal, and the lamp signal VOSC from the oscillation circuit 40 is input to the gate. The constant current source 98 is composed of, for example, a transistor or a diode, and generates a constant constant current or reference current I ref 4 even if the power supply voltage VREG fluctuates within a normal range.

ランプ信号ＶＯＳＣの各サイクルの中で、ランプ信号ＶＯＳＣの電圧レベルがＮＭＯＳトランジスタ１０２の閾値電圧ＶＴＨ１０２を上回っている間はＮＭＯＳトランジスタ１０２がオンして、ノードＮＣの電圧ＶＮＣはグランドレベルにクランプされる。しかし、ランプ信号ＶＯＳＣの電圧レベルが閾値電圧ＶＴＨ１０２を下回ると、ＮＭＯＳトランジスタ１０２がオフし、コンデンサ１００が定電流源９８からの定電流Ｉｒｅｆ４によって充電され、ノードＮＣの電圧ＶＮＣがリニアに上昇する。こうして、ノードＮＣにはランプ信号ＶＯＳＣと同じ周波数を有する間欠的な鋸波のランプ電圧ＶＮＣが得られる。この間欠的なランプ電圧ＶＮＣは、コンパレータ１０４の反転入力端子(-)に入力される。 During each cycle of the ramp signal V OSC , while the voltage level of the ramp signal V OSC exceeds the threshold voltage VTH 102 of the nanotube transistor 102, the nanotube transistor 102 is turned on and the voltage V NC of the node NC is grounded. Clamped to the level. However, when the voltage level of the lamp signal V OSC falls below the threshold voltage V TH 102, the normo transistor 102 is turned off, the capacitor 100 is charged by the constant current I ref 4 from the constant current source 98, and the voltage V NC of the node NC becomes. It rises linearly. In this way, an intermittent sawtooth wave ramp voltage VNC having the same frequency as the ramp signal VOSC is obtained at the node NC . This intermittent lamp voltage VNC is input to the inverting input terminal (-) of the comparator 104.

コンパレータ１０４は、内部電源電圧ＶＲＥＧの下で動作し、ノードＮＣ上の間欠的ランプ電圧ＶＮＣが判定基準電圧Ｖｒｅｆ４を超えない限り（ランプ信号ＶＯＳＣの周波数および波形が正常である限り）、その出力つまり判定出力OSC-OKをＨレベル（“正常”の判定）に保つ。しかし、間欠的ランプ電圧ＶＮＣが判定基準電圧Ｖｒｅｆ４を超えると（ランプ信号ＶＯＳＣの周波数または波形が異常に増大すると）、判定出力OSC-OKをＬレベル（“異常”の判定）とする。 The comparator 104 operates under the internal power supply voltage V REG , as long as the intermittent lamp voltage V NC on the node NC does not exceed the determination reference voltage V ref 4 (as long as the frequency and waveform of the lamp signal V OSC are normal). ), That output, that is, the judgment output OSC-OK is kept at H level (judgment of "normal"). However, when the intermittent lamp voltage V NC exceeds the judgment reference voltage V ref 4 (when the frequency or waveform of the lamp signal V OSC increases abnormally), the judgment output OSC-OK is set to L level (judgment of "abnormal"). ..

このように、周波数信号監視回路６８によれば、何らかの原因で発振回路４０の出力するランプ信号ＶＯＳＣの周波数または波形が異常に増大したときは、その異常状態を示すＬレベルの判定出力OSC-OKが得られる。 As described above, according to the frequency signal monitoring circuit 68, when the frequency or waveform of the lamp signal V OSC output by the oscillation circuit 40 abnormally increases for some reason, the L-level determination output OSC-indicating the abnormal state is used. You get OK.

図７に、ＰＷＭ信号監視回路７０の回路構成を示す。ＰＷＭ信号監視回路７０は、周波数信号監視回路６８と同様の回路構成であり、基準電圧回路１０６、定電流源１０８、コンデンサ１１０、ＮＭＯＳトランジスタ１１２およびコンパレータ１１４を有している。ただし、ＮＭＯＳトランジスタ１１２のゲートには、ＰＷＭ変換回路４２からのＰＷＭ信号ＶＰＷＭが入力される。したがって、ノードＮＤには、各サイクルの中で、ＰＷＭ信号ＶＰＷＭがＨレベルの期間中はグランドレベルを保ち、ＰＷＭ信号ＶＰＷＭがＬレベルの期間中はリニアに上昇する間欠的な鋸波のランプ電圧ＶＮＤが得られる。この間欠的なランプ電圧ＶＮＤの間欠期間はＰＷＭ信号ＶＰＷＭのデューティ比に反比例する。 FIG. 7 shows the circuit configuration of the PWM signal monitoring circuit 70. The PWM signal monitoring circuit 70 has the same circuit configuration as the frequency signal monitoring circuit 68, and includes a reference voltage circuit 106, a constant current source 108, a capacitor 110, an MFP transistor 112, and a comparator 114. However, the PWM signal V PWM from the PWM conversion circuit 42 is input to the gate of the HCl transistor 112. Therefore, in each cycle, the node ND keeps the ground level during the period when the PWM signal V PWM is H level, and the intermittent sawtooth wave which rises linearly during the period when the PWM signal V PWM is L level. The lamp voltage VND of is obtained. The intermittent period of this intermittent lamp voltage V ND is inversely proportional to the duty ratio of the PWM signal V PWM .

コンパレータ１１４は、定電流源１０８とコンデンサ１１０との間のノードＮＤに生成される間欠的ランプ電圧ＶＮＤが基準電圧回路１０６からの判定基準電圧Ｖｒｅｆ５を超えない限り、その出力つまり判定出力PWM-OKをＨレベル（“正常”の判定）に保つ、しかし、間欠的ランプ電圧ＶＮＤが判定基準電圧Ｖｒｅｆ５を超えると、判定出力PWM-OKをＬレベル（“異常”の判定）とする。 The comparator 114 has an output, that is, a determination output, unless the intermittent lamp voltage VND generated in the node ND between the constant current source 108 and the capacitor 110 exceeds the determination reference voltage V ref 5 from the reference voltage circuit 106. Keep PWM-OK at H level (judgment of "normal"), but when the intermittent lamp voltage VND exceeds the judgment reference voltage Vref5 , the judgment output PWM-OK is set to L level (judgment of "abnormal"). do.

このように、ＰＷＭ信号監視回路７０によれば、何らかの原因でＰＷＭ変換回路４２の出力するＰＷＭ信号ＶＰＷＭのデューティ比が異常に上昇したときに、その異常状態を示すＬレベルの判定出力PWM-OKが得られる。 As described above, according to the PWM signal monitoring circuit 70, when the duty ratio of the PWM signal V PWM output by the PWM conversion circuit 42 rises abnormally for some reason, the L level determination output PWM- indicating the abnormal state is shown. You get OK.

再び図２において、内部電源電圧監視回路６２の判定出力REG-OKおよび基準電圧監視回路６４の判定出力VREF-OKは、ＡＮＤ回路７２の両入力端子にそれぞれ入力される。ＡＮＤ回路７２の出力は、最終段のＡＮＤ回路７４の一方の入力端子に入力される。基準電流監視回路６６の判定出力IREF-OKは、ＡＮＤ回路７６の一方の入力端子に入力される。周波数信号監視回路６８の判定出力OSC-OKおよびＰＷＭ信号監視回路７０の判定出力PWM-OKは、ＡＮＤ回路７８の両入力端子にそれぞれ入力される。ＡＮＤ回路７８の出力はＡＮＤ回路７６の他方の入力端子に入力され、ＡＮＤ回路７６の出力は最終段ＡＮＤ回路７４の他方の入力端子に入力される。最終段ＡＮＤ回路７４の出力端子は、監視フラグ出力端子ＯＫ-ＦＬＧに接続されている。 Again, in FIG. 2, the determination output REG-OK of the internal power supply voltage monitoring circuit 62 and the determination output VREF-OK of the reference voltage monitoring circuit 64 are input to both input terminals of the AND circuit 72, respectively. The output of the AND circuit 72 is input to one input terminal of the AND circuit 74 in the final stage. The determination output IREF-OK of the reference current monitoring circuit 66 is input to one input terminal of the AND circuit 76. The determination output OSC-OK of the frequency signal monitoring circuit 68 and the determination output PWM-OK of the PWM signal monitoring circuit 70 are input to both input terminals of the AND circuit 78, respectively. The output of the AND circuit 78 is input to the other input terminal of the AND circuit 76, and the output of the AND circuit 76 is input to the other input terminal of the final stage AND circuit 74. The output terminal of the final stage AND circuit 74 is connected to the monitoring flag output terminal OK-FLG.

かかる構成により、内部電源電圧監視回路６２の判定出力REG-OKないしＰＷＭ信号監視回路７０の判定出力PWM-OKの全部がＨレベル（“正常”の判定）であるときは、最終段ＡＮＤ回路７４の出力つまり統合監視フラグ信号FLGがＨレベル（論理値“１”）になる。統合監視フラグ信号FLGがＨレベル（論理値“１”）であるときは、これを監視フラグ出力端子ＯＫ-ＦＬＧを介して受け取る外部のシステムコントローラ１７は、電源ＩＣ１０の内部が正常状態であると判断する。 With this configuration, when all of the judgment output REG-OK of the internal power supply voltage monitoring circuit 62 or the judgment output PWM-OK of the PWM signal monitoring circuit 70 is H level (determination of "normal"), the final stage AND circuit 74 Output, that is, the integrated monitoring flag signal FLG becomes H level (logical value "1"). When the integrated monitoring flag signal FLG is H level (logical value "1"), the external system controller 17 that receives this via the monitoring flag output terminal OK-FLG determines that the inside of the power supply IC 10 is in a normal state. to decide.

しかし、判定出力REG-OK～PWM-OKのいずれか１つ、あるいはすべてがＬレベル（“異常”の判定）であるときは、最終段ＡＮＤ回路７４の出力がＬレベル（論理値“０”）になる。統合監視フラグ信号FLGがＬレベル（論理値“０”）になると、システムコントローラ１７は、電源ＩＣ１０の内部が異常状態になったと判断する。 However, when any one or all of the judgment outputs REG-OK to PWM-OK are L level (determination of "abnormality"), the output of the final stage AND circuit 74 is L level (logical value "0"). )become. When the integrated monitoring flag signal FLG reaches the L level (logical value “0”), the system controller 17 determines that the inside of the power supply IC 10 has become an abnormal state.

このように、システムコントローラ１７は、電源ＩＣ１０の監視フラグ出力端子ＯＫ-ＦＬＧより統合監視フラグ信号FLGを受け取ってその論理値を識別することにより、電源ＩＣ１０の内部の状態を常時監視ないし認識することができる。産業機器や車載機器等に搭載される電子回路システムでは、相当多数のＩＣを組み込んでおり、システムの安全性と信頼性を保証するために、故障時にはその原因元のＩＣを特定できる診断機能を求められている。この実施形態によれば、主要な内部回路ブロックが正常であるか否かを外部に通知するフラグ情報または統合監視フラグ信号FLGが電源ＩＣ１０よりリアルタイムでシステムコントローラ１７に提供されることにより、この種の電子回路システムの信頼性を確保し、ひいてはこの電子回路システムを搭載する装置の信頼性および安全性を高めることができる。 In this way, the system controller 17 constantly monitors or recognizes the internal state of the power supply IC 10 by receiving the integrated monitoring flag signal FLG from the monitoring flag output terminal OK-FLG of the power supply IC 10 and identifying its logical value. Can be done. Electronic circuit systems installed in industrial equipment and in-vehicle equipment incorporate a considerable number of ICs, and in order to guarantee the safety and reliability of the system, a diagnostic function that can identify the IC that caused the failure is provided. It has been demanded. According to this embodiment, the power supply IC 10 provides the system controller 17 with flag information or an integrated monitoring flag signal FLG for notifying the outside whether or not the main internal circuit block is normal. The reliability of the electronic circuit system can be ensured, and the reliability and safety of the device on which the electronic circuit system is mounted can be improved.

なお、電源ＩＣ１０を出荷前の良品判別テストにかけるときは、監視フラグ出力端子ＯＫ-ＦＬＧに試験装置のプローブを接続する。試験装置は、電源ＩＣ１０が正常に動作するか否かについて、監視フラグ出力端子ＯＫ-ＦＬＧより受け取る統合監視フラグ信号FLGに基づいて簡単かつ的確に検査をすることができる。 When the power supply IC 10 is subjected to a non-defective product discrimination test before shipment, the probe of the test device is connected to the monitoring flag output terminal OK-FLG. The test device can easily and accurately inspect whether or not the power supply IC 10 operates normally based on the integrated monitoring flag signal FLG received from the monitoring flag output terminal OK-FLG.

また、この実施形態における内部回路ブロック監視ユニット５０は、電源ＩＣ１０内の多数の内部回路ブロック（内部電源回路３２、基準電圧回路３４、基準電流回路３６、発振回路４０およびＰＷＭ変換回路４２）の特性または動作に関するそれぞれの監視結果を纏めて１ビットの統合監視フラグ信号FLGを１個の監視フラグ出力端子ＯＫ－ＦＬＧより外部に出力するようにしている。これにより、各監視対象の内部回路ブロックについその出力値を直接測定するためのテストパッド等を設ける必要がなく、電源ＩＣ１０のチップ面積およびパッケージサイズを増大させることはない。 Further, the internal circuit block monitoring unit 50 in this embodiment has the characteristics of a large number of internal circuit blocks (internal power supply circuit 32, reference voltage circuit 34, reference current circuit 36, oscillation circuit 40, and PWM conversion circuit 42) in the power supply IC 10. Alternatively, the 1-bit integrated monitoring flag signal FLG is output to the outside from one monitoring flag output terminal OK-FLG by collecting the monitoring results related to the operation. As a result, it is not necessary to provide a test pad or the like for directly measuring the output value of each internal circuit block to be monitored, and the chip area and package size of the power supply IC 10 are not increased.

なお、この実施形態の内部回路ブロック監視ユニット５０では、基準電圧回路３４より出力される基準電圧ＶＲＥＦが何らかの原因でその設定値より下がると、内部電源電圧監視回路６２および基準電圧監視回路６４の双方がその異常事態に応動してそれぞれの判定出力REG-OK，PWM-OKを同時にＬレベル（“異常”の判定）にする。つまり、内部電源電圧監視回路６２の監視機能と基準電圧監視回路６４の監視機能とが一部重複するが、この重複的監視機能には大きな利点がある。すなわち、内部電源電圧監視回路６２と基準電圧監視回路６４はそれぞれ個別に判定基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２を生成するので、両判定基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２の一方が低下しても他方が正常である限り、統合監視フラグ信号FLGは正確なフラグ情報を外部に提供することができる。 In the internal circuit block monitoring unit 50 of this embodiment, if the reference voltage V REF output from the reference voltage circuit 34 falls below the set value for some reason, the internal power supply voltage monitoring circuit 62 and the reference voltage monitoring circuit 64 Both sides respond to the abnormal situation and set their respective judgment outputs REG-OK and PWM-OK to L level (judgment of "abnormal") at the same time. That is, the monitoring function of the internal power supply voltage monitoring circuit 62 and the monitoring function of the reference voltage monitoring circuit 64 partially overlap, and this overlapping monitoring function has a great advantage. That is, since the internal power supply voltage monitoring circuit 62 and the reference voltage monitoring circuit 64 individually generate the determination reference voltages V ref1 and V ref2 , even if one of the determination reference voltages V ref1 and V ref2 drops, the other is normal. As long as the integrated monitoring flag signal FLG is, accurate flag information can be provided to the outside.

このように、この実施形態においては、電源ＩＣ１０内で監視対象とする内部回路ブロックの数が多いほど、本発明の効果が顕著になる。
［他の実施形態又は変形例］ As described above, in this embodiment, the larger the number of internal circuit blocks to be monitored in the power supply IC 10, the more remarkable the effect of the present invention becomes.
[Other embodiments or modifications]

以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものではない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。 Although the preferred embodiments of the present invention have been described above, the above-described embodiments do not limit the present invention. Those skilled in the art can make various modifications and changes in specific embodiments without departing from the technical idea and scope of the present invention.

たとえば、上記の実施形態では、内部回路ブロック監視ユニット５０より得られる統合監視フラグ信号FLGを専ら電源ＩＣ１０の外部に出力するようにした。しかし、この統合監視フラグ信号FLGをＵＶＬＯ回路４６の出力ＶＵＶＬＯと共通のＯＲ回路（図示せず）を介して電源ＩＣ１０内の電力系・制御系・駆動系の内部回路ブロックに与えることも可能である。これにより、電源ＩＣ１０内の主要な内部回路ブロックのどこかで異常状態が生じたときは、そのことを監視フラグ出力端子ＯＫ-ＦＬＧから外部に通知するだけでなく、電源ＩＣ１０の主要な内部回路ブロックをすべてシャットダウンさせることが可能であり、電源ＩＣ１０の信頼性を向上させることができる。 For example, in the above embodiment, the integrated monitoring flag signal FLG obtained from the internal circuit block monitoring unit 50 is exclusively output to the outside of the power supply IC 10. However, it is also possible to give this integrated monitoring flag signal FLG to the internal circuit blocks of the power system, control system, and drive system in the power supply IC 10 via an OR circuit (not shown) common to the output V UVLO of the UVLO circuit 46. Is. As a result, when an abnormal state occurs somewhere in the main internal circuit block in the power supply IC 10, not only the monitoring flag output terminal OK-FLG notifies the outside, but also the main internal circuit of the power supply IC 10 is notified. It is possible to shut down all the blocks, and the reliability of the power supply IC 10 can be improved.

また、上述した実施形態における内部回路ブロック監視ユニット５０は１ビットの統合監視フラグ信号FLGを出力する構成であった。しかしながら、本発明によればより多くのフラグ情報を有する複数ビットの統合監視フラグ信号FLGを出力する構成も可能である。 Further, the internal circuit block monitoring unit 50 in the above-described embodiment is configured to output a 1-bit integrated monitoring flag signal FLG. However, according to the present invention, it is possible to output a multi-bit integrated monitoring flag signal FLG having more flag information.

たとえば、図８に示す内部回路ブロック監視ユニット５０Φは、監視回路６２，６４，６６‥‥の判定出力REG-OK，VREF-OK，IREF-OK，‥‥をエンコーダ（符号化回路）１２０に入力し、エンコーダ１２０より符号化信号つまり複数ビット（ａ０，ａ１ ，ａ２）の統合監視フラグ信号FLGΦを出力させるようにしている。 For example, the internal circuit block monitoring unit 50Φ shown in FIG. 8 inputs the determination outputs REG-OK, VREF-OK, IREF-OK, ... Of the monitoring circuits 62, 64, 66 ... to the encoder (encoding circuit) 120. Then, the encoder 120 outputs a coded signal, that is, an integrated monitoring flag signal FLGΦ of a plurality of bits (a 0 , a 1 , a 2 ).

この場合、監視対象の内部回路ブロックの全部が正常であるときは、統合監視フラグ信号FLGΦに含まれるビット情報はすべて“１”である。すなわち、（ａ０，ａ１ ，ａ２）＝（１，１，１）である。しかし、監視対象の内部回路ブロックのいずれか１つが正常でなくなると、統合監視フラグ信号FLGΦに“０”のビットが含まれることとなり（それによって監視対象の内部回路ブロックの全部が正常でないことを知らせ）、“０”と“１”の組み合わせパターンによって異常個所の内部回路ブロックが特定される。 In this case, when all of the internal circuit blocks to be monitored are normal, all the bit information included in the integrated monitoring flag signal FLGΦ is “1”. That is, (a 0 , a 1 , a 2 ) = (1, 1, 1). However, if any one of the internal circuit blocks to be monitored becomes abnormal, the integrated monitoring flag signal FLGΦ will contain a bit of "0" (thus that all the internal circuit blocks to be monitored are not normal. Notice), the combination pattern of "0" and "1" identifies the internal circuit block at the abnormal location.

このように、この実施形態の内部回路ブロック監視ユニット５０Φによれば、エンコーダ１２０を備えることにより、監視対象の内部回路ブロックの全部が正常であるか否かを知らせ、かつ正常でない内部回路ブロックがあればそれを特定して知らせるフラグ情報を必要最小限のビット数で統合監視フラグ信号FLGΦに持たせることができる。このことにより、電源ＩＣ１０より統合監視フラグ信号FLGΦを受け取るシステムコンローラや試験装置等は、より詳細かつ高度な故障診断またはテスト診断を行うことができる。 As described above, according to the internal circuit block monitoring unit 50Φ of this embodiment, by providing the encoder 120, it is notified whether or not all the internal circuit blocks to be monitored are normal, and the internal circuit block that is not normal is displayed. If there is, the integrated monitoring flag signal FLGΦ can have the flag information that identifies and informs it with the minimum number of bits required. As a result, the system controller, the test device, and the like that receive the integrated monitoring flag signal FLGΦ from the power supply IC 10 can perform more detailed and advanced failure diagnosis or test diagnosis.

図９に示す内部回路ブロック監視ユニット５０＃は、監視回路６２，６４，６６‥‥の判定出力REG-OK，VREF-OK，IREF-OK，‥‥をパラレル／シリアル変換回路１２２に入力し、パラレル／シリアル変換回路１２２より判定出力REG-OK，VREF-OK，IREF-OK，‥‥の情報内容を有するシリアルデータの統合監視フラグ信号FLG＃（ｂ０，ｂ１ ，ｂ２‥‥）を出力させるようにしている。 The internal circuit block monitoring unit 50 # shown in FIG. 9 inputs the determination outputs REG-OK, VREF-OK, IREF-OK, ... Of the monitoring circuits 62, 64, 66 ... to the parallel / serial conversion circuit 122. Judgment output from the parallel / serial conversion circuit 122 REG-OK, VREF-OK, IREF-OK, ..... The integrated monitoring flag signal FLG # (b 0 , b 1 , b 2 ...) of the serial data having the information content is output. I am trying to output it.

この場合、パラレル／シリアル変換回路１２２は、内蔵するメモリに判定出力REG-OK，VREF-OK，IREF-OK，‥‥の論理値を記憶し、イネーブル信号Enableがアクティブになった時にクロックCKに応動して統合監視フラグ信号FLG＃（ｂ０，ｂ１ ，ｂ２‥‥）を１ビットずつシリアルデータとして出力する。各ビットが各判定出力REG-OK，VREF-OK，IREF-OK，‥‥の論理値に対応しているので、統合監視フラグ信号FLG＃を受け取る外部の回路たとえばシステムコンローラ１７あるいは試験装置は、監視対象の内部回路ブロックの全部が正常であるか否かを知ることができるとともに、正常でない内部回路ブロックがあればそれがどれであるかを知ることもできる。 In this case, the parallel / serial conversion circuit 122 stores the logical values of the judgment outputs REG-OK, VREF-OK, IREF-OK, ... In the built-in memory, and sets the clock CK when the enable signal Enable is activated. In response, the integrated monitoring flag signal FLG # (b 0 , b 1 , b 2 ...) is output bit by bit as serial data. Since each bit corresponds to the logical value of each judgment output REG-OK, VREF-OK, IREF-OK, ..., the external circuit that receives the integrated monitoring flag signal FLG #, for example, the system controller 17 or the test device It is possible to know whether or not all of the internal circuit blocks to be monitored are normal, and if there is an internal circuit block that is not normal, it is also possible to know which one is.

なお、電源ＩＣ１０内にクロックCKを発生する専用のクロック回路（図示せず）を設けてもよいが、発振回路４０に既に内蔵されているクロック回路を利用してもよい。イネーブル信号Enableは、システムコンローラ１７等の外部から与えられてよい。また、図示省略するが、上記エンコーダ１２０とパラレル／シリアル変換回路１２２とを組み合わせ、エンコーダ１２０より出力される符号化されたパラレルデータの統合監視フラグ信号FLGΦをパラレル／シリアル変換回路１２２によりシリアルデータの統合監視フラグ信号FLG＃に変換して監視フラグ出力端子ＯＫ－ＦＬＧより外部に出力することも可能である。 A dedicated clock circuit (not shown) for generating the clock CK may be provided in the power supply IC 10, but a clock circuit already built in the oscillation circuit 40 may be used. The enable signal Enable may be given from the outside such as the system controller 17. Further, although not shown, the encoder 120 and the parallel / serial conversion circuit 122 are combined, and the integrated monitoring flag signal FLGΦ of the encoded parallel data output from the encoder 120 is transmitted by the parallel / serial conversion circuit 122 to the serial data. It is also possible to convert to the integrated monitoring flag signal FLG # and output it to the outside from the monitoring flag output terminal OK-FLG.

このように、この内部回路ブロック監視ユニット５０＃によれば、パラレル／シリアル変換回路１２２を備えることにより、監視対象の内部回路ブロックの全部が正常であるか否かを知らせ、かつ正常でない内部回路ブロックがあればそれを特定して知らせる複数ビットの統合監視フラグ信号FLG＃を１ビットの統合監視フラグ信号FLGと同様に１個の監視フラグ出力端子ＯＫ－ＦＬＧを介して外部に出力することができる。 As described above, according to the internal circuit block monitoring unit 50 #, by providing the parallel / serial conversion circuit 122, it is notified whether or not all the internal circuit blocks to be monitored are normal, and the internal circuit is not normal. If there is a block, the multi-bit integrated monitoring flag signal FLG # that identifies and notifies it can be output to the outside via one monitoring flag output terminal OK-FLG in the same way as the 1-bit integrated monitoring flag signal FLG. can.

上述した実施形態では、電源ＩＣ１０に含まれる内部回路ブロックのうち、内部電源回路３２、基準電圧回路３４、基準電流回路３６、発振回路４０およびＰＷＭ変換回路４２を内部回路ブロック監視ユニット５０（５０Φ，５０＃）の監視対象とした。しかし、残りの誤差増幅器３８およびドライバ回路４４も監視対象に加えることは勿論可能である。あるいは、監視対象を電源ＩＣ１０の全体に与える影響の大きいものだけに絞ることも可能であり、たとえば内部電源回路３２と基準電圧回路３４の２つだけを監視対象とすることも可能である。 In the above-described embodiment, among the internal circuit blocks included in the power supply IC 10, the internal power supply circuit 32, the reference voltage circuit 34, the reference current circuit 36, the oscillation circuit 40, and the PWM conversion circuit 42 are included in the internal circuit block monitoring unit 50 (50Φ, It was targeted for monitoring in 50 #). However, it is of course possible to add the remaining error amplifier 38 and driver circuit 44 to the monitoring target. Alternatively, it is possible to narrow down the monitoring target to only those having a large influence on the entire power supply IC 10, and for example, it is also possible to monitor only two of the internal power supply circuit 32 and the reference voltage circuit 34.

上述した実施形態における電源ＩＣ１０の構成は一例であり、本発明は半導体回路装置として提供される任意のＤＣ-ＤＣコンバータ、スイッチング電源、ＡＣ-ＤＣコンバータ等に適用可能である。 The configuration of the power supply IC 10 in the above-described embodiment is an example, and the present invention can be applied to any DC-DC converter, switching power supply, AC-DC converter, etc. provided as a semiconductor circuit device.

１０ 電源ＩＣ
１６ 負荷ＩＣ
１７ システムコントローラ
３２ 内部電源回路
３４ 基準電圧回路
３６ 基準電流回路
４０ 発振回路
４２ ＰＷＭ変換回路
４６ ＵＶＬＯ回路
５０ 内部回路ブロック監視ユニット
６２ 内部電源電圧監視回路
６４ 基準電圧監視回路
６６ 基準電流監視回路
６８ 周波数信号監視回路
７０ ＰＷＭ信号監視回路
７２，７４，７６，７８ ＡＮＤ回路
１２０ エンコーダ
１２２ シリアル／パラレル変換回路 10 Power supply IC
16 Load IC
17 System controller 32 Internal power supply circuit 34 Reference voltage circuit 36 Reference current circuit 40 Oscillation circuit 42 PWM conversion circuit 46 UVLO circuit 50 Internal circuit block monitoring unit 62 Internal power supply voltage monitoring circuit 64 Reference voltage monitoring circuit 66 Reference current monitoring circuit 68 Frequency signal Monitoring circuit 70 PWM signal monitoring circuit 72,74,76,78 AND circuit 120 Encoder 122 Serial / parallel conversion circuit

Claims (7)

入力電圧を所要の出力電圧に変換するために、各々の機能に応じた所定の内部電圧または内部電流を発生する複数の内部回路ブロックを含む電源ＩＣであって、
前記内部回路ブロックの全部または二個以上を監視対象とし、監視対象の前記内部回路ブロックよりそれぞれ出力される前記内部電圧または前記内部電流が正常か否かを判定する複数の監視回路と、
前記複数の監視回路よりそれぞれ得られる複数の判定出力を纏めた統合監視フラグ信号を出力する監視フラグ出力回路と、
を有する電源ＩＣ。 A power supply IC that includes a plurality of internal circuit blocks that generate a predetermined internal voltage or internal current according to each function in order to convert an input voltage to a required output voltage.
A plurality of monitoring circuits for monitoring all or two or more of the internal circuit blocks and determining whether or not the internal voltage or the internal current output from the internal circuit blocks to be monitored is normal.
A monitoring flag output circuit that outputs an integrated monitoring flag signal that summarizes a plurality of judgment outputs obtained from each of the plurality of monitoring circuits, and a monitoring flag output circuit.
Power supply IC. 前記監視回路の一つは、
第１の監視用基準電圧を発生する第１の監視用基準電圧発生回路と、
監視対象の前記内部回路ブロックの一つより出力される前記内部電圧を前記第１の監視用基準電圧と比較してその比較結果を二値の論理レベルで前記判定出力を出力する第１のコンパレータと、
を有する、請求項１に記載の電源ＩＣ。 One of the monitoring circuits is
The first monitoring reference voltage generation circuit that generates the first monitoring reference voltage,
A first comparator that compares the internal voltage output from one of the internal circuit blocks to be monitored with the first monitoring reference voltage and outputs the judgment output at a binary logic level. When,
The power supply IC according to claim 1. 前記監視回路の一つは、
第２の監視用基準電圧を発生する第２の監視用基準電圧発生回路と、
監視対象の前記内部回路ブロックの一つより出力される前記内部電流を電圧に変換する電流－電圧変換回路と、
前記電流－電圧変換回路の出力電圧を前記第２の監視用基準電圧と比較してその比較結果を二値の論理レベルで前記判定出力を出力する第２のコンパレータと、
を有する、請求項１または請求項２に記載の電源ＩＣ。 One of the monitoring circuits is
A second monitoring reference voltage generation circuit that generates a second monitoring reference voltage,
A current-voltage conversion circuit that converts the internal current output from one of the internal circuit blocks to be monitored into a voltage, and
A second comparator that compares the output voltage of the current-voltage conversion circuit with the second monitoring reference voltage and outputs the comparison result at a binary logic level, and a second comparator that outputs the determination output.
The power supply IC according to claim 1 or 2. 前記監視フラグ出力回路は、少なくとも２個の前記監視回路から出力される前記判定出力が入力する１個のＡＮＤ回路を有し、監視対象の前記内部回路ブロックの全部が正常であるか否かを知らせる１ビットの前記統合監視フラグ信号を出力する、請求項１～３のいずれか一項に記載の電源ＩＣ。 The monitoring flag output circuit has one AND circuit input by the determination output output from at least two monitoring circuits, and determines whether or not all of the internal circuit blocks to be monitored are normal. The power supply IC according to any one of claims 1 to 3, which outputs the 1-bit integrated monitoring flag signal to be notified. 前記監視フラグ出力回路は、符号化回路を有し、監視対象の前記内部回路ブロックの全部が正常であるか否かを知らせ、かつ正常でない前記内部回路ブロックがあればそれを特定して知らせる複数ビットの前記統合監視フラグ信号を外部に出力する、請求項１～３のいずれか一項に記載の電源ＩＣ。 The monitoring flag output circuit has a coding circuit, notifies whether or not all of the internal circuit blocks to be monitored are normal, and identifies and notifies if there is an abnormal internal circuit block. The power supply IC according to any one of claims 1 to 3, which outputs the integrated monitoring flag signal of the bit to the outside. 前記監視フラグ出力回路は、パラレル／シリアル変換回路を有し、監視対象の前記内部回路ブロックの全部が正常であるか否かを知らせ、かつ正常でない前記内部回路ブロックがあればそれを特定して知らせる複数ビットの前記統合監視フラグ信号をシリアルデータとして外部に出力する、請求項１～３のいずれか一項に記載の電源ＩＣ。 The monitoring flag output circuit has a parallel / serial conversion circuit, informs whether or not all of the internal circuit blocks to be monitored are normal, and identifies any abnormal internal circuit blocks, if any. The power supply IC according to any one of claims 1 to 3, which outputs the plurality of bits of the integrated monitoring flag signal to be notified to the outside as serial data. 入力電圧を所要の出力電圧に変換するために、各々の機能に応じた所定の内部電圧または内部電流を発生する複数の内部回路ブロックを含む電源ＩＣの内部回路ブロック監視装置において、
前記内部回路ブロックの全部または二個以上の特性または動作を監視するための内部回路ブロック監視装置であって、
監視対象の前記内部回路ブロックよりそれぞれ出力される前記内部電圧または前記内部電流が正常か否かを判定する複数の監視回路と、
前記複数の監視回路よりそれぞれ得られる複数の判定出力を纏めた統合監視フラグ信号を出力する監視フラグ出力回路と、
前記複合監視フラグ信号を入力し、前記内部回路ブロックの動作状態を判定する判定回路と、
を有する内部回路ブロック監視装置。 In an internal circuit block monitoring device of a power supply IC including a plurality of internal circuit blocks that generate a predetermined internal voltage or internal current according to each function in order to convert an input voltage to a required output voltage.
An internal circuit block monitoring device for monitoring the characteristics or operation of all or two or more of the internal circuit blocks.
A plurality of monitoring circuits for determining whether or not the internal voltage or the internal current output from the internal circuit block to be monitored is normal, and
A monitoring flag output circuit that outputs an integrated monitoring flag signal that summarizes a plurality of judgment outputs obtained from each of the plurality of monitoring circuits, and a monitoring flag output circuit.
A determination circuit that inputs the compound monitoring flag signal and determines the operating state of the internal circuit block, and
Internal circuit block monitoring device with.
JP2020163384A 2020-09-29 2020-09-29 Power supply ic and internal circuit block monitoring device therefor Pending JP2022055771A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020163384A JP2022055771A (en) 2020-09-29 2020-09-29 Power supply ic and internal circuit block monitoring device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020163384A JP2022055771A (en) 2020-09-29 2020-09-29 Power supply ic and internal circuit block monitoring device therefor

Publications (1)

Publication Number Publication Date
JP2022055771A true JP2022055771A (en) 2022-04-08

Family

ID=80998989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020163384A Pending JP2022055771A (en) 2020-09-29 2020-09-29 Power supply ic and internal circuit block monitoring device therefor

Country Status (1)

Country Link
JP (1) JP2022055771A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024135130A1 (en) * 2022-12-23 2024-06-27 ローム株式会社 Power-supply control device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119776A (en) * 1987-11-04 1989-05-11 Mitsubishi Electric Corp Self-diagnosing circuit
JPH10267983A (en) * 1997-03-27 1998-10-09 Kayaba Ind Co Ltd Solenoid valve abnormality judgment device
JP2006187148A (en) * 2004-12-28 2006-07-13 Omron Corp Inverter
JP2008111786A (en) * 2006-10-31 2008-05-15 Denso Corp Sensor circuit equipped with abnormality detection circuit for performing self-diagnosis
JP2011203002A (en) * 2010-03-24 2011-10-13 Nec Corp Semiconductor device and method of inspecting the same
JP2019037079A (en) * 2017-08-18 2019-03-07 ローム株式会社 Overcurrent protection circuit
JP2019110521A (en) * 2017-12-15 2019-07-04 ローム株式会社 Switch device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119776A (en) * 1987-11-04 1989-05-11 Mitsubishi Electric Corp Self-diagnosing circuit
JPH10267983A (en) * 1997-03-27 1998-10-09 Kayaba Ind Co Ltd Solenoid valve abnormality judgment device
JP2006187148A (en) * 2004-12-28 2006-07-13 Omron Corp Inverter
JP2008111786A (en) * 2006-10-31 2008-05-15 Denso Corp Sensor circuit equipped with abnormality detection circuit for performing self-diagnosis
JP2011203002A (en) * 2010-03-24 2011-10-13 Nec Corp Semiconductor device and method of inspecting the same
JP2019037079A (en) * 2017-08-18 2019-03-07 ローム株式会社 Overcurrent protection circuit
JP2019110521A (en) * 2017-12-15 2019-07-04 ローム株式会社 Switch device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024135130A1 (en) * 2022-12-23 2024-06-27 ローム株式会社 Power-supply control device

Similar Documents

Publication Publication Date Title
US7301312B2 (en) Switching power supply unit for generating an output voltage stepped up from an input voltage
JP4732182B2 (en) Battery voltage monitoring device
US11652400B2 (en) Protection circuit with a cut-off switch for power systems
CN103460588B (en) The control device of power inverter
US7969703B2 (en) Overcurrent protection circuit and voltage regulator incorporating same
CN109240410B (en) Voltage regulator system and power stage and controller thereof
JP2009219176A (en) Backup power circuit for electronic circuit
CN111693759A (en) Voltage detector
US20090323231A1 (en) Semiconductor device
JP2022055771A (en) Power supply ic and internal circuit block monitoring device therefor
US20070188155A1 (en) Semiconductor integrated circuit device and switching power source device using the same
US11092624B2 (en) Voltage monitoring circuit with adjustable thresholds
US7116239B2 (en) Current sense components failure detection in a multi-phase power system
US8823280B2 (en) LED driving circuit
CN110069093B (en) Power supply control device
JP2007082364A (en) Electronic circuit having booster circuit, and electric device with it
WO2021166389A1 (en) Semiconductor integrated circuit for power supply, and power supply system
US6987378B1 (en) Over-voltage protection circuit and method therefor
US20250208174A1 (en) Voltage monitoring circuit and voltage monitoring method
JP7530783B2 (en) Power Good Circuit
US12009808B2 (en) Semiconductor device
JP4148243B2 (en) Abnormality detection circuit
US20040145372A1 (en) Ground fault detection circuit detecting whether a switching regulator's power output node is grounded
JP6856859B2 (en) Deterioration detection device and deterioration detection method for power supply
JP2000341935A (en) Power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240827