[go: up one dir, main page]

JP2021190501A - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP2021190501A
JP2021190501A JP2020092311A JP2020092311A JP2021190501A JP 2021190501 A JP2021190501 A JP 2021190501A JP 2020092311 A JP2020092311 A JP 2020092311A JP 2020092311 A JP2020092311 A JP 2020092311A JP 2021190501 A JP2021190501 A JP 2021190501A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor layer
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020092311A
Other languages
English (en)
Inventor
稔 阿久津
Minoru Akutsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2020092311A priority Critical patent/JP2021190501A/ja
Priority to CN202110457837.9A priority patent/CN113745321A/zh
Priority to TW110116918A priority patent/TW202211473A/zh
Priority to US17/328,956 priority patent/US20210376136A1/en
Publication of JP2021190501A publication Critical patent/JP2021190501A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】二次元電子ガスに対するソース電極およびドレイン電極のオーミック接触抵抗を低減することができる窒化物半導体装置を提供する。【解決手段】窒化物半導体装置１は、電子走行層を構成する第１窒化物半導体層４と、第１窒化物半導体層４上に形成され、電子供給層を構成する第２窒化物半導体層５と、第２窒化物半導体層５上に形成され、第２窒化物半導体層よりもバンドギャップが大きい窒化物半導体からなるエッチングストップ層６と、エッチングストップ層６上に形成されたゲート部２０と、エッチングストップ層上に、ゲート部を挟んで対向配置されたソース電極１１およびドレイン電極１２とを含む。ソース電極１１およびドレイン電極１２の下端部は、エッチングストップ層６を厚さ方向に貫通して、第２窒化物半導体層５の厚さ中間部まで入り込んでいる。【選択図】図１

Description

この発明は、III族窒化物半導体（以下単に「窒化物半導体」という場合がある。）からなる窒化物半導体装置に関する。
III族窒化物半導体とは、III-Ｖ族半導体においてＶ族元素として窒素を用いた半導体である。窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）が代表例である。一般には、ＡｌｘＩｎｙＧａ１−x−yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。
このような窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor;高電子移動度トランジスタ）が提案されている。このようなＨＥＭＴは、例えば、ＧａＮからなる電子走行層と、この電子走行層上にエピタキシャル成長されたＡｌＧａＮからなる電子供給層とを含む。電子供給層に接するように一対のソース電極およびドレイン電極が形成され、それらの間にゲート電極が配置される。
ＧａＮとＡｌＧａＮとの格子不整合に起因する分極のために、電子走行層内において、電子走行層と電子供給層との界面から数Åだけ内方の位置に、二次元電子ガスが形成される。この二次元電子ガスをチャネルとして、ソース・ドレイン間が接続される。ゲート電極に制御電圧を印加することで、二次元電子ガスを遮断すると、ソース・ドレイン間が遮断される。ゲート電極に制御電圧を印加していない状態では、ソース・ドレイン間が導通するので、ノーマリーオン型のデバイスとなる。
窒化物半導体を用いたデバイスは、高耐圧、高温動作、大電流密度、高速スイッチングおよび低オン抵抗といった特徴を有するため、パワーデバイスへの応用が例えば特許文献１において提案されている。
特許文献１は、ＡｌＧａＮ電子供給層にリッジ形状のｐ型ＧａＮゲート層(窒化物半導体ゲート層)を積層し、その上にゲート電極を配置し、前記ｐ型ＧａＮゲート層から広がる空乏層によってチャネルを消失させることで、ノーマリーオフを達成する構成を開示している。
特許文献２には、電子走行層（ＧａＮチャネル層）と、電子走行層上に形成された電子供給層（ＡｌＧａＮバリア層）と、オーミック電極（ソース電極およびドレイン電極）とを備えた窒化物半導体装置が開示されている。オーミック電極の下端は、電子供給層を貫通して電子走行層の厚さ中間部に達している。オーミック電極は、電子供給層内の二次元電子ガスを貫通している。
特許文献２に記載の半導体装置では、オーミック電極の下端の下方には、二次元電子ガスは発生しない。また、特許文献２に記載の半導体装置では、オーミック電極は、その側面における二次元電子ガスと接触している箇所のみにおいて、二次元電子ガスに電気的に接続される。
特開２０１７−７３５０６号公報 特開２０１１−１２９７６９号公報
本発明の目的は、二次元電子ガスに対するソース電極およびドレイン電極のオーミック接触抵抗を低減することができる窒化物半導体装置およびその製造方法を提供することにある。
本発明の一実施形態は、電子走行層を構成する第１窒化物半導体層と、前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、前記第２窒化物半導体層上に形成され、前記第２窒化物半導体層よりもバンドギャップが大きい窒化物半導体からなるエッチングストップ層と、前記エッチングストップ層上に形成されたゲート部と、前記エッチングストップ層上に、前記ゲート部を挟んで対向配置されたソース電極およびドレイン電極とを含み、前記ゲート部は、前記第２窒化物半導体層上に形成され、アクセプタ型不純物を含むリッジ形状の第３窒化物半導体層と、前記第３窒化物半導体層上に形成されたゲート電極とを含み、前記ソース電極および前記ドレイン電極の下端部は、前記エッチングストップ層を厚さ方向に貫通して、前記第２窒化物半導体層の厚さ中間部まで入り込んでいる、窒化物半導体装置を提供する。
この構成では、二次元電子ガスに対するソース電極およびドレイン電極のオーミック接触抵抗を低減することができる。
本発明の一実施形態では、前記ソース電極および前記ドレイン電極の下端と前記第２窒化物半導体層の下面との距離は、前記第２窒化物半導体層の膜厚の１／５以上１／２以下である。
本発明の一実施形態は、電子走行層を構成する第１窒化物半導体層と、前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、前記第２窒化物半導体層上に形成され、前記第２窒化物半導体層よりもバンドギャップが大きい窒化物半導体からなるエッチングストップ層と、前記エッチングストップ層上に形成されたゲート部と、前記エッチングストップ層上に、前記ゲート部を挟んで対向配置されたソース電極およびドレイン電極とを含み、前記ゲート部は、前記第２窒化物半導体層上に形成され、アクセプタ型不純物を含むリッジ形状の第３窒化物半導体層と、前記第３窒化物半導体層上に形成されたゲート電極とを含み、前記ソース電極および前記ドレイン電極の下端部は、前記エッチングストップ層を厚さ方向に貫通して、前記第２窒化物半導体層の上面に接触している、窒化物半導体装置を提供する。
この構成では、二次元電子ガスに対するソース電極およびドレイン電極のオーミック接触抵抗を低減することができる。
本発明の一実施形態では、前記エッチングストップ層の膜厚が、０．５ｎｍ以上２ｎｍ以下である。
本発明の一実施形態では、前記エッチングストップ層および前記第２窒化物半導体層がＡｌを含んでおり、前記エッチングストップ層のＡｌ組成が、前記第２窒化物半導体層のＡｌ組成よりも大きい。
本発明の一実施形態では、前記エッチングストップ層のＡｌ組成が８０％以上である。
本発明の一実施形態では、前記第２窒化物半導体層の前記エッチングストップ層のＡｌ組成が２５％以下である。
本発明の一実施形態では、前記エッチングストップ層のＡｌ組成と前記第２窒化物半導体層のＡｌ組成との差が、５０％以上である。
本発明の一実施形態では、前記エッチングストップ層がＡｌＧａＮ層またはＡｌＮ層からなる。
本発明の一実施形態は、電子走行層を構成する第１窒化物半導体層と、前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、前記第２窒化物半導体層上に形成されたゲート部と、前記第２窒化物半導体層上に、前記ゲート部を挟んで対向配置されたソース電極およびドレイン電極とを含み、前記ゲート部は、前記第２窒化物半導体層上に形成され、アクセプタ型不純物を含むリッジ形状の第３窒化物半導体層と、前記第３窒化物半導体層上に形成されたゲート電極とを含み、前記ソース電極および前記ドレイン電極の下端部は、前記第２窒化物半導体層の上面から前記第２窒化物半導体層の厚さ中間部まで入り込んでいる、窒化物半導体装置を提供する。
この構成では、二次元電子ガスに対するソース電極およびドレイン電極のオーミック接触抵抗を低減することができる。
本発明の一実施形態では、前記ソース電極および前記ドレイン電極の下端と前記第２窒化物半導体層の下面との距離は、前記第２窒化物半導体層の膜厚の１／５以上１／２以下である。
本発明の一実施形態では、前記第３窒化物半導体層の膜厚が、１１０ｎｍ以上である。
本発明の一実施形態では、前記第１窒化物半導体層がＧａＮ層からなり、前記第２窒化物半導体層がＡｌＧａＮ層からなり、前記第３窒化物半導体層がＡｌＧａＮ層からなる。
本発明の一実施形態では、前記アクセプタ不純物がＭｇまたはＺｎである。
本発明の一実施形態は、基板上に、電子走行層を構成する第１窒化物半導体層と、電子供給層を構成する第２窒化物半導体層と、エッチングストップ層と、アクセプタ型不純物を含む窒化物半導体からなる半導体ゲート材料膜とを、その順に形成する工程と、前記半導体ゲート材料膜上に、ゲート電極膜を形成する工程と、前記ゲート電極膜を選択的にエッチングすることにより、ゲート電極を半導体ゲート材料膜上に形成する工程と、半導体ゲート材料膜を選択的にエッチングすることにより、前記ゲート電極が上面に形成された半導体ゲート層を前記エッチングストップ層上に形成する工程と、前記エッチングストップ層上に、前記第２窒化物半導体層上面の露出面と、前記半導体ゲート層および前記ゲート電極の露出面とを覆うように、パッシベーション膜を形成する工程と、前記パッシベーション膜および前記エッチングストップ層を厚さ方向に貫通して、前記第２窒化物半導体層の厚さ中間部に達するソースコンタクトホールおよびドレインコンタクトホールを、前記パッシベーション膜、前記エッチングストップ層および第２窒化物半導体層からなる積層膜に形成するコンタクトホール形成工程と、前記ソースコンタクトホールおよびドレインコンタクトホールをそれぞれ貫通して前記第２窒化物半導体層に接触するソース電極およびドレイン電極を形成する工程を含む、窒化物半導体装置の製造方法を提供する。
本発明の一実施形態では、前記コンタクトホール形成工程は、フッ素系ガスを用いたドライエッチングによって、前記パッシベーション膜を貫通する第１孔を形成する工程と、塩素系ガスを用いたドライエッチングによって、前記第１孔に連通し、前記エッチングストップ層を貫通して前記第２窒化物半導体層の厚さ中間部に達する第２孔を形成する工程とを含む。
本発明の一実施形態は、基板上に、電子走行層を構成する第１窒化物半導体層と、電子供給層を構成する第２窒化物半導体層と、エッチングストップ層と、アクセプタ型不純物を含む窒化物半導体からなる半導体ゲート材料膜とを、その順に形成する工程と、前記半導体ゲート材料膜上に、ゲート電極膜を形成する工程と、前記ゲート電極膜を選択的にエッチングすることにより、ゲート電極を半導体ゲート材料膜上に形成する工程と、半導体ゲート材料膜を選択的にエッチングすることにより、前記ゲート電極が上面に形成された半導体ゲート層を前記エッチングストップ層上に形成する工程と、前記第２窒化物半導体層上に、前記第２窒化物半導体層上面の露出面と、前記半導体ゲート層および前記ゲート電極の露出面とを覆うように、パッシベーション膜を形成する工程と、前記パッシベーション膜および前記エッチングストップ層を厚さ方向に貫通して、前記第２窒化物半導体層の上面に達するソースコンタクトホールおよびドレインコンタクトホールを、前記パッシベーション膜および前記エッチングストップ層からなる積層膜に形成するコンタクトホール形成工程と、前記ソースコンタクトホールおよびドレインコンタクトホールをそれぞれ貫通して前記第２窒化物半導体層の上面に接触するソース電極およびドレイン電極を形成する工程を含む、窒化物半導体装置の製造方法を提供する。
本発明の一実施形態では、前記コンタクトホール形成工程は、フッ素系ガスを用いたドライエッチングによって、前記パッシベーション膜を貫通する第１孔を形成する工程と、酸素を含むガスのドライ処理によって、前記エッチングストップ層における前記第１孔に臨む領域を酸化させる工程と、酸化された領域をウエットエッチングによって除去することにより、前記第１孔に連通し、前記エッチングストップ層を貫通して、前記第２窒化物半導体層の上面に達する第２孔を形成する工程とを含む。
本発明の一実施形態は、基板上に、電子走行層を構成する第１窒化物半導体層と、電子供給層を構成する第２窒化物半導体層と、アクセプタ型不純物を含む窒化物半導体からなる半導体ゲート材料膜とを、その順に形成する工程と、前記半導体ゲート材料膜上に、ゲート電極膜を形成する工程と、前記ゲート電極膜を選択的にエッチングすることにより、ゲート電極を半導体ゲート材料膜上に形成する工程と、半導体ゲート材料膜を選択的にエッチングすることにより、前記ゲート電極が上面に形成された半導体ゲート層を前記第２窒化物半導体層上に形成する工程と、前記第２窒化物半導体層上に、前記第２窒化物半導体層上面の露出面と、前記半導体ゲート層および前記ゲート電極の露出面とを覆うように、パッシベーション膜を形成する工程と、前記パッシベーション膜を厚さ方向に貫通して、前記第２窒化物半導体層の厚さ中間部に達するソースコンタクトホールおよびドレインコンタクトホールを、前記パッシベーション膜および第２窒化物半導体層からなる積層膜に形成するコンタクトホール形成工程と、前記ソースコンタクトホールおよびドレインコンタクトホールをそれぞれ貫通して前記第２窒化物半導体層に接触するソース電極およびドレイン電極を形成する工程を含む、窒化物半導体装置の製造方法を提供する。
本発明の一実施形態では、前記コンタクトホール形成工程は、フッ素系ガスを用いたドライエッチングによって、前記パッシベーション膜を貫通する第１孔を形成する工程と、塩素系ガスを用いたドライエッチングによって、前記第１孔に連通し、前記第２窒化物半導体層の厚さ中間部に達する第２孔を形成する工程とを含む。
図１は、この発明の第１実施形態に係る窒化物半導体装置の構成を説明するための断面図である。 図２Ａは、図１の窒化物半導体装置の製造工程の一例を示す断面図である。 図２Ｂは、図２Ａの次の工程を示す断面図である。 図２Ｃは、図２Ｂの次の工程を示す断面図である。 図２Ｄは、図２Ｃの次の工程を示す断面図である。 図２Ｅは、図２Ｄの次の工程を示す断面図である。 図２Ｆは、図２Ｅの次の工程を示す断面図である。 図２Ｇは、図２Ｆの次の工程を示す断面図である。 図２Ｈは、図２Ｇの次の工程を示す断面図である。 図２Ｉは、図２Ｈの次の工程を示す断面図である。 図２Ｊは、図２Ｉの次の工程を示す断面図である。 図２Ｋは、図２Ｊの次の工程を示す断面図である。 図３は、この発明の第２実施形態に係る窒化物半導体装置の構成を説明するための断面図である。 図４Ａは、図３の窒化物半導体装置の製造工程の一例を示す断面図である。 図４Ｂは、図４Ａの次の工程を示す断面図である。 図４Ｃは、図４Ｂの次の工程を示す断面図である。 図４Ｄは、図４Ｃの次の工程を示す断面図である。 図５は、この発明の第３実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
窒化物半導体装置１は、基板２と、基板２の表面に形成されたバッファ層３と、バッファ層３上にエピタキシャル成長された第１窒化物半導体層４と、第１窒化物半導体層４上にエピタキシャル成長された第２窒化物半導体層５とを含む。さらに、窒化物半導体装置１は、第２窒化物半導体層５上にエピタキシャル成長されたエッチングストップ層６と、エッチングストップ層６上に形成されたゲート部２０とを含む。
さらに、この窒化物半導体装置１は、エッチングストップ層６およびゲート部２０を覆うパッシベーション膜７と、パッシベーション膜７上に形成されたバリアメタル膜８とを含む。さらに、この窒化物半導体装置１は、第２窒化物半導体層５とエッチングストップ層６とパッシベーション膜７とバリアメタル膜８との積層膜に形成されたソースコンタクトホール９およびドレインコンタクトホール１０を通って第２窒化物半導体層５に接触するソース電極１１およびドレイン電極１２を含む。ソース電極１１およびドレイン電極１２は、間隔を開けて配置されている。ソース電極１１は、ゲート部２０を覆うように形成されている。
基板２は、例えば、低抵抗のシリコン基板であってもよい。低抵抗のシリコン基板は、例えば、０．００１Ωｍｍ〜０．５Ωｍｍ（より具体的には０．０１Ωｍｍ〜０．１Ωｍｍ程度）の電気抵抗率を有したｐ型基板でもよい。また、基板２は、低抵抗のシリコン基板の他、低抵抗のＳｉＣ基板、低抵抗のＧａＮ基板等であってもよい。基板２の厚さは、半導体プロセス中においては、例えば６５０μｍ程度であり、チップ化する前段階において、３００μｍ以下程度に研削される。基板２は、ソース電極１１に電気的に接続されている。
バッファ層３は、この実施形態では、複数の窒化物半導体膜を積層した多層バッファ層から構成されている。この実施形態では、バッファ層３は、基板２の表面に接するＡｌＮ膜からなる第１バッファ層（図示略）と、この第１バッファ層の表面（基板２とは反対側の表面）に積層されたＡｌＮ／ＡｌＧａＮ超格子層からなる第２バッファ層（図示略）とから構成されている。第１バッファ層の膜厚は、１００ｎｍ〜５００ｎｍ程度である。第２バッファ層の膜厚は、５００ｎｍ〜２μｍ程度である。バッファ層３は、例えば、ＡｌＧａＮの単膜若しくは複合膜またはＡｌＧａＮ／ＧａＮ超格子膜から構成されていてもよい。
第１窒化物半導体層４は、電子走行層を構成している。この実施形態では、第１窒化物半導体層４は、ＧａＮ層からなり、その厚さは０．５μｍ〜２μｍ程度である。また、第１窒化物半導体層４を流れるリーク電流を抑制する目的で、表面領域以外には半絶縁性にするための不純物が導入されていてもよい。その場合、不純物の濃度は、４×１０１６ｃｍ−３以上であることが好ましい。また、不純物は、例えばＣまたはＦｅである。
第２窒化物半導体層５は、電子供給層を構成している。第２窒化物半導体層５は、第１窒化物半導体層４よりもバンドギャップの大きい窒化物半導体からなっている。具体的には、第２窒化物半導体層５は、第１窒化物半導体層４よりもＡｌ組成の高い窒化物半導体からなっている。窒化物半導体においては、Ａｌ組成が高いほどバッドギャップは大きくなる。この実施形態では、第２窒化物半導体層５は、ＡｌｘＧａ１−ｘＮ層（０＜ｘ≦１）からなる。第２窒化物半導体層５のＡｌ組成は、２５％以下であることが好ましい。つまり、ｘは、０．２５以下であることが好ましい。具体的には、ｘは、０．１〜０．２５が好ましく、０．１〜０．１５がより好ましい。第２窒化物半導体層５の厚さは、８ｎｍ〜２０ｎｍが好ましい。
このように第１窒化物半導体層（電子走行層）４と第２窒化物半導体層（電子供給層）５とは、バンドギャップ（Ａｌ組成）の異なる窒化物半導体からなっており、それらの間には格子不整合が生じている。そして、第１窒化物半導体層４および第２窒化物半導体層５の自発分極と、それらの間の格子不整合に起因するピエゾ分極とによって、第１窒化物半導体層４と第２窒化物半導体層５との界面における第１窒化物半導体層４の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、第１窒化物半導体層４内には、第１窒化物半導体層４と第２窒化物半導体層５との界面に近い位置（例えば界面から数Å程度の距離）に、二次元電子ガス（２ＤＥＧ）１３が広がっている。
エッチングストップ層６は、エッチングにより後述するリッジ形状の第３窒化物半導体層２１を形成する際に、第２窒化物半導体層５の表面が削られるのを抑制するために設けられた層である。エッチングストップ層６は、第２窒化物半導体層５よりもバンドギャップの大きい窒化物半導体からなっている。具体的には、エッチングストップ層６は、第２窒化物半導体層５よりもＡｌ組成の高い窒化物半導体からなっている。
この実施形態では、エッチングストップ層６は、ＡｌｚＧａ１−ｚＮ層（０＜ｚ≦１，ｚ＞ｘ）からなる。エッチングストップ層６を、エッチングストップ層として機能させるためには、エッチングストップ層６のＡｌ組成は、第２窒化物半導体層５のＡｌ組成よりも大きいことが好ましい。つまり、ｚはｘよりも大きいことが好ましい。エッチングストップ層６のＡｌ組成は、８０％以上であることが好ましい。つまり、ｚは、０．８以上であることが好ましい。また、エッチングストップ層６のＡｌ組成と、それよりもＡｌ組成の低い第２窒化物半導体層５のＡｌ組成との差が５０％以上であることが好ましい。なお、エッチングストップ層６は、ＡｌＮ層から構成されてもよい。
エッチングストップ層６の厚さは、０．５ｎｍ以上２ｎｍ以下であることが好ましい。０．５以上が好ましい理由は、エッチングストップ層６がエッチングストップ層としての機能を発揮するためには、０．５ｎｍ以上の厚さが必要であるからである。２ｎｍ以下であることが好ましい理由は、エッチングストップ層６の厚さが２ｎｍを超えると、エッチングストップ層６の影響により、第１窒化物半導体層４内に発生する二次元電子ガス１３の密度が高くなって、しきい値電圧が低下するおそれがあるためである。
ゲート部２０は、エッチングストップ層６上にエピタキシャル成長されたリッジ形状の第３窒化物半導体層（半導体ゲート層）２１と、第３窒化物半導体層２１上に形成されたゲート電極２２とを含む。ゲート部２０は、ソースコンタクトホール９とドレインコンタクトホール１０との間において、ソースコンタクトホール９寄りに偏って配置されている。
第３窒化物半導体層２１は、アクセプタ型不純物がドーピングされた窒化物半導体からなる。より具体的には、第３窒化物半導体層２１は、アクセプタ型不純物がドーピングされたＡｌｙＧａ１−ｙＮ（０≦ｙ＜１，ｙ＜ｘ）層からなる。この実施形態では、第３窒化物半導体層２１は、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）からなっている。この実施形態では、第３窒化物半導体層２１の横断面は、矩形状である。
第３窒化物半導体層２１は、ゲート部２０の直下の領域において、第１窒化物半導体層４（電子走行層）と第２窒化物半導体層５（電子供給層）とで形成される界面の伝導帯を変化させ、ゲート電圧を印加しない状態において、ゲート部２０の直下の領域に二次元電子ガス１３が発生しないようにするために設けられている。
この実施形態では、アクセプタ型不純物は、Ｍｇ（マグネシウム）である。アクセプタ型不純物は、Ｚｎ（亜鉛）等のＭｇ以外のアクセプタ型不純物であってもよい。
第３窒化物半導体層２１の膜厚は、６０ｎｍ〜２００ｎｍ程度である。第３窒化物半導体層２１の膜厚は、１００ｎｍよりも大きいことが好ましく、１１０ｎｍ以上であることがより好ましい。第３窒化物半導体層２１の膜厚は、１１０ｎｍ以上１５０ｎｍ以下であることがより好ましい。第３窒化物半導体層２１の膜厚が１１０ｎｍ以上１５０ｎｍ以下であれば、正方向のゲート最大定格電圧を高めることができるからである。この実施形態では、第３窒化物半導体層２１の膜厚は、１２０ｎｍ程度である。
ゲート電極２２の横断面は、矩形状である。ゲート電極２２の幅は、第３窒化物半導体層２１の幅よりも狭い。ゲート電極２２は、第３窒化物半導体層２１の上面の幅中間部上に形成されている。したがって、ゲート電極２２の上面と、第３窒化物半導体層２１の一側部の上面との間に段差が形成されているとともに、ゲート電極２２の上面と、第３窒化物半導体層２１の他側部の上面との間に段差が形成されている。また、平面視において、ゲート電極２２の両側縁は、第３窒化物半導体層２１の対応する側縁よりも内方に後退している。
この実施形態では、ゲート電極２２は、第３窒化物半導体層２１の上面にショットキー接触している。ゲート電極２２は、ＴｉＮからなる。ゲート電極２２の膜厚は、６０ｎｍ〜２００ｎｍ程度である。ゲート電極２２は、Ｔｉ膜、ＴｉＮ膜およびＴｉＷ膜のうちのいずれか１つの単膜またはそれらの２以上の任意の組み合わせからなる複合膜から構成されてもよい。
パッシベーション膜７は、エッチングストップ層６の表面（コンタクトホール９，１０が臨んでいる領域を除く）およびゲート部２０の側面および表面を覆っている。パッシベーション膜７の膜厚は、５０ｎｍ〜２００ｎｍ程度である。この実施形態では、パッシベーション膜７は、ＳｉＮ膜からなる。パッシベーション膜７は、ＳｉＮ膜、ＳｉＯ２膜、ＳｉＯＮ膜、Ａｌ２Ｏ３膜、ＡｌＮ膜、およびＡｌＯＮ膜のうちのいずれか１つの単膜またはそれらの２以上の任意の組み合わせからなる複合膜から構成されてもよい。
パッシベーション膜７上には、バリアメタル膜８が選択的に形成されている。この実施形態では、バリアメタル膜８は、ＴｉＮ膜からなり、その厚さは５０ｎｍ程度である。バリアメタル膜８は、ソース電極１１およびドレイン電極１２を構成する金属材料がパッシベーション膜７内に拡散するのを防止するために設けられている。
ソースコンタクトホール９は、バリアメタル膜とパッシベーション膜７との積層膜を厚さ方向に貫通する第１部分９ａと、第１部分９ａと連通しかつエッチングストップ層６を貫通して第２窒化物半導体層５の厚さ中間部まで延びた第２部分９ｂとからなる。
ソースコンタクトホール９に、ソース電極１１のオーミック接触側端部（ソース電極１１の下端部）が埋め込まれている。したがって、ソース電極１１のオーミック接触側端部は、バリアメタル膜８とパッシベーション膜７とエッチングストップ層６との積層膜を厚さ方向に貫通し、第２窒化物半導体層５の厚さ中間部に入り込んでいる。つまり、ソース電極１１のオーミック接触側端部の下端は、第２窒化物半導体層５の厚さ中間部に達している。
同様に、ドレインコンタクトホール１０は、バリアメタル膜８とパッシベーション膜７との積層膜を厚さ方向に貫通する第１部分１０ａと、第１部分１０ａと連通しかつエッチングストップ層６を貫通して第２窒化物半導体層５の厚さ中間部まで延びた第２部分１０ｂとからなる。
第１部分９ａ，１０ａのうち、パッシベーション膜７を貫通している部分が、第１実施形態に対応する本発明の「第１孔」に相当し、第２部分９ｂ，１０ｂが第１実施形態に対応する本発明の「第２孔」に相当する。
ドレインコンタクトホール１０に、ドレイン電極１２のオーミック接触側端部（ドレイン電極１２の下端部）が埋め込まれている。したがって、ドレイン電極１２のオーミック接触側端部は、バリアメタル膜８とパッシベーション膜７とエッチングストップ層６との積層膜を厚さ方向に貫通し、第２窒化物半導体層５の厚さ中間部に入り込んでいる。つまり、ドレイン電極１２のオーミック接触側端部の下端は、第２窒化物半導体層５の厚さ中間部に達している。
ソースコンタクトホール９およびドレインコンタクトホール１０の第２部分９ｂ，１０ｂの底面の深さ位置は、ほぼ等しい。第２部分９ｂ，１０ｂの底面（ソース電極１１およびドレイン電極１２の下端）と第２窒化物半導体層５の下面との間隔ｄは、第２窒化物半導体層５の膜厚ｔの１／５以上１／２以下であることが好ましい。
ｄがｔの１／５未満であると、ソース電極１１およびドレイン電極１２の下端の下方に二次元電子ガス１３が発生しにくくなるからである。一方、ｄがｔの１／２よりも大きいと、二次元電子ガス１３に対するソース電極１１およびドレイン電極１２のオーミック接触抵抗が大きくなるからである。この実施形態では、ｄは、ｔの１／４程度である。例えば、ｔが８ｎｍ〜２０ｎｍであれば、ｄは２ｎｍ〜５ｎｍ程度となる。
ソース電極１１およびドレイン電極１２は、例えば、第２窒化物半導体層５に接触する第１金属層（オーミックメタル層）と、第１金属層に積層された第２金属層（主電極メタル層）と、第２金属層に積層された第３金属層（密着層）と、第３金属層に積層された第４金属層（バリアメタル層）とからなる。第１金属層は、例えば、厚さが１０ｎｍ〜２０ｎｍ程度のＴｉ層である。第２金属層は、例えば、厚さが１００ｎｍ〜３００ｎｍ程度のＡｌ層である。第３金属層は、例えば、厚さが１０ｎｍ〜２０ｎｍ程度のＴｉ層である。第４金属層は、例えば、厚さが１０ｎｍ〜５０ｎｍ程度のＴｉＮ層である。
この窒化物半導体装置１では、第１窒化物半導体層４（電子走行層）上にバンドギャップ（Ａｌ組成）の異なる第２窒化物半導体層５（電子供給層）が形成されてヘテロ接合が形成されている。これにより、第１窒化物半導体層４と第２窒化物半導体層５との界面付近の第１窒化物半導体層４内に二次元電子ガス１３が形成され、この二次元電子ガス１３をチャネルとして利用したＨＥＭＴが形成されている。ゲート電極２２は、第３窒化物半導体層２１およびエッチングストップ層６を挟んで、第２窒化物半導体層５に対向している。
ゲート電極２２の下方においては、ｐ型ＧａＮ層からなる第３窒化物半導体層２１に含まれるイオン化アクセプタによって、第１窒化物半導体層４および第２窒化物半導体層５のエネルギーレベルが引き上げられる。このため、第１窒化物半導体層４と第２窒化物半導体層５との間のヘテロ接合界面における伝導帯のエネルギーレベルはフェルミ準位よりも大きくなる。したがって、ゲート電極２２（ゲート部２０）の直下では、第１窒化物半導体層４および第２窒化物半導体層５の自発分極ならびにそれらの格子不整合によるピエゾ分極に起因する二次元電子ガス１３が形成されない。
よって、ゲート電極２２にバイアスを印加していないとき（ゼロバイアス時）には、二次元電子ガス１３によるチャネルはゲート電極２２の直下で遮断されている。こうして、ノーマリーオフ型のＨＥＭＴが実現されている。ゲート電極２２に適切なオン電圧（例えば５Ｖ）を印加すると、ゲート電極２２の直下の第１窒化物半導体層４内にチャネルが誘起され、ゲート電極２２の両側の二次元電子ガス１３が接続される。これにより、ソース−ドレイン間が導通する。
使用に際しては、たとえば、ソース電極１１とドレイン電極１２との間に、ドレイン電極１２側が正となる所定の電圧（例えば５０Ｖ〜１００Ｖ）が印加される。その状態で、ゲート電極２２に対して、ソース電極１１を基準電位（０Ｖ）として、オフ電圧（０Ｖ）またはオン電圧（５Ｖ）が印加される。
図２Ａ〜図２Ｋは、前述の窒化物半導体装置１の製造工程の一例を説明するための断面図であり、製造工程における複数の段階における断面構造が示されている。
まず、図２Ａに示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって、基板２上に、バッファ層３、第１窒化物半導体層（電子走行層）４および第２窒化物半導体層（電子供給層）５およびエッチングストップ層６がエピタキシャル成長される。さらに、ＭＯＣＶＤ法によって、エッチングストップ層６上に、第３窒化物半導体層２１の材料膜である第３半導体材料膜７１がエピタキシャル成長される。
次に、図２Ｂに示すように、例えばスパッタ法によって、露出した表面全体を覆うように、ゲート電極２２の材料膜であるゲート電極膜７２が形成される。そして、ゲート電極膜７２上に、第１のＳｉＯ２膜７３が形成される。
次に、図２Ｃに示すように、例えばドライエッチングによって、ゲート電極膜７２表面におけるゲート電極作成予定領域上の第１のＳｉＯ２膜７３を残して、第１のＳｉＯ２膜７３が選択的に除去される。そして、第１のＳｉＯ２膜７３をマスクとしたドライエッチングにより、ゲート電極膜７２がパターニングされる。これにより、ゲート電極２２が形成される。
次に、図２Ｄに示すように、例えばプラズマ化学的蒸着法（ＰＥＣＶＤ法）によって、露出した表面全体を覆うように第２のＳｉＯ２膜７４が形成される。
次に、図２Ｅに示すように、例えばドライエッチングにより、第２のＳｉＯ２膜７４がエッチバックされることにより、ゲート電極２２および第１のＳｉＯ２膜７３の側面を覆う第２のＳｉＯ２膜７４が形成される。
次に、図２Ｆに示すように、第１のＳｉＯ２膜７３および第２のＳｉＯ２膜７４をマスクとしたドライエッチングにより、第３半導体材料膜７１がパターニングされる。これにより、リッジ形状の第３窒化物半導体層２１が得られる。これにより、リッジ形状の第３窒化物半導体層２１と、第３窒化物半導体層２１の上面の幅中間部上に形成されたゲート電極２２とからなるゲート部２０が得られる。
次に、図２Ｇに示すように、ウエットエッチングにより、第１のＳｉＯ２膜７３および第２のＳｉＯ２膜７４が除去される。この後、露出した表面全体を覆うように、パッシベーション膜７が形成される。パッシベーション膜７は例えばＳｉＮからなる。
次に、図２Ｈに示すように、パッシベーション膜７の表面に、バリアメタル膜８が形成される。バリアメタル膜８は、例えばＴｉＮからなる。
次に、図２Ｉおよび図２Ｊに示すように、第２窒化物半導体層５とエッチングストップ層６とパッシベーション膜７とバリアメタル膜８との積層膜に、ソースコンタクトホール９およびドレインコンタクトホール１０が形成される。ソースコンタクトホール９およびドレインコンタクトホール１０は、バリアメタル膜８、パッシベーション膜７およびエッチングストップ層６を貫通し、第２窒化物半導体層５の厚さ中間部まで入り込んでいる。
このコンタクトホール形成工程においては、まず、図２Ｉに示すように、例えばフッ素（Ｆ）系ガスを用いたドライエッチングによって、パッシベーション膜７とバリアメタル膜８との積層膜に、当該積層膜を厚さ方向に貫通する第１部分９ａ，１０ａが形成される。
次に、図２Ｊに示すように、例えば塩素（Ｃｌ）系ガスを用いたドライエッチングによって、第２窒化物半導体層５とエッチングストップ層６との積層膜に、第１部分９ａ，１０ａに連通しかつエッチングストップ層６を貫通して第２窒化物半導体層５の厚さ中間部に達する第２部分９ｂ，１０ｂが形成される。これにより、第１部分９ａおよび第２部分９ｂからなるソースコンタクトホール９と、第１部分１０ａおよび第２部分１０ｂからなるドレインコンタクトホール１０とが形成される。
次に、図２Ｋに示すように、露出した表面全体を覆うようにソース・ドレイン電極膜７５が形成される。
最後に、フォトリソグラフィおよびエッチングによってソース・ドレイン電極膜７５およびバリアメタル膜８がパターニングされることにより、第２窒化物半導体層５に接触するソース電極１１およびドレイン電極１２が形成される。こうして、図１に示すような構造の窒化物半導体装置１が得られる。
図１に示される第１実施形態に係る窒化物半導体装置１では、第３窒化物半導体層２１の膜厚が１００ｎｍよりも大きくされているので、正方向のゲート最大定格電圧を高めることができる。
また、第１実施形態に係る窒化物半導体装置１では、第２窒化物半導体層５上にエッチングストップ層６が形成されているので、エッチングによってリッジ形状の第３半導体材料膜７１がパターニングされる際（図２Ｆ参照）に第２窒化物半導体層５の表面が削れられるのを抑制できる。特に、第１実施形態に係る窒化物半導体装置１では、第３窒化物半導体層２１の膜厚が比較的厚く、エッチングストップ層６が形成されてない場合には、第３半導体材料膜７１のパターニングの際の第２窒化物半導体層５の削れ量が大きくなると予想されるため、特に有効である。
一方、第２窒化物半導体層５上にＡｌ組成が比較的大きいエッチングストップ層６が形成されると、その高いバリア障壁の影響によって、二次元電子ガス１３に対するソース電極１１およびドレイン電極１２のオーミック接触抵抗が大きくなることが懸念される。言い換えれば、オン抵抗が大きくなることが懸念される。
第１実施形態に係る窒化物半導体装置１では、ソース電極１１およびドレイン電極１２は、エッチングストップ層６を貫通して第２窒化物半導体層５の厚さ中間部に入り込んでいる。これにより、ソース電極１１およびドレイン電極１２の下端が、エッチングストップ層６の表面（上面）に接触している構成に比べて、二次元電子ガス１３に対するソース電極１１およびドレイン電極１２のオーミック接触抵抗を低減することができる。これにより、オン抵抗が大きくなるのを抑制できる。
図３は、この発明の第２実施形態に係る窒化物半導体装置１Ａの構成を説明するための断面図である。図３において、前述の図１の各部に対応する部分には、図１と同じ符号を付して示す。
第２実施形態に係る窒化物半導体装置１Ａでは、ソースコンタクトホール９およびドレインコンタクトホール１０が、第２窒化物半導体層５の内部に入り込んでいない点において、第１実施形態に係る窒化物半導体装置１と異なっている。それに伴って、ソース電極１１およびドレイン電極１２のオーミック接触側端部の下端位置が、第１実施形態に係る窒化物半導体装置１と異なっている。その他の点は、第１実施形態に係る窒化物半導体装置１と同じである。
第２実施形態に係る窒化物半導体装置１Ａでは、ソースコンタクトホール９は、バリアメタル膜８とパッシベーション膜７との積層膜を厚さ方向に貫通する第１部分９ａと、第１部分９ａと連通しかつエッチングストップ層６を貫通して第２窒化物半導体層５の表面に達する第２部分９ｂとからなる。
ソースコンタクトホール９に、ソース電極１１のオーミック接触側端部が埋め込まれている。したがって、ソース電極１１のオーミック接触側端部は、バリアメタル膜８とパッシベーション膜７とエッチングストップ層６との積層膜を厚さ方向に貫通して、第２窒化物半導体層５の表面に接触している。
同様に、ドレインコンタクトホール１０は、バリアメタル膜８とパッシベーション膜７との積層膜を厚さ方向に貫通する第１部分１０ａと、第１部分１０ａと連通しかつエッチングストップ層６を貫通して第２窒化物半導体層５の表面に達する第２部分１０ｂとからなる。
第１部分９ａ，１０ａのうち、パッシベーション膜７を貫通している部分が、第２実施形態に対応する本発明の「第１孔」に相当し、第２部分９ｂ，１０ｂが第２実施形態に対応する本発明の「第２孔」に相当する。
ドレインコンタクトホール１０に、ドレイン電極１２のオーミック接触側端部が埋め込まれている。したがって、ドレイン電極１２のオーミック接触側端部は、バリアメタル膜８とパッシベーション膜７とエッチングストップ層６との積層膜を厚さ方向に貫通して、第２窒化物半導体層５の表面に接触している。
以下、図４Ａ〜図４Ｄ等を参照して、第２実施形態に係る窒化物半導体装置１Ａの製造工程について説明する。
まず、前述の図２Ａ〜図２Ｈに示される工程が行われる。図２Ｈの工程において、パッシベーション膜７の表面に、バリアメタル膜８が形成されると、図４Ａ〜図４Ｃに示すように、エッチングストップ層６とパッシベーション膜７とバリアメタル膜８との積層膜に、ソースコンタクトホール９およびドレインコンタクトホール１０が形成される。ソースコンタクトホール９およびドレインコンタクトホール１０は、バリアメタル膜８、パッシベーション膜７およびエッチングストップ層６を貫通して、第２窒化物半導体層５の表面に達している。
このコンタクトホール形成工程においては、まず、図４Ａに示すように、例えばフッ素（Ｆ）系ガスを用いたドライエッチングによって、パッシベーション膜７とバリアメタル膜８との積層膜に、当該積層膜を厚さ方向に貫通する第１部分９ａ，１０ａが形成される。
次に、図４Ｂに示すように、酸素を含むガスを用いたドライ処理によって、エッチングストップ層における、第１部分９ａ，１０ａに臨む領域（第１部分９ａ，１０ａの下方領域）が酸化される。酸化された領域を、図４Ｂにドットのハッチングで示す。
この後、図４Ｃに示すように、酸化された領域をウエットエッチングによって除去することにより、第１部分９ａ，１０ａに連通しかつ第２窒化物半導体層５の表面に達する第２部分９ｂ，１０ｂが形成される。これにより、第１部分９ａおよび第２部分９ｂからなるソースコンタクトホール９と、第１部分１０ａおよび第２部分１０ｂからなるドレインコンタクトホール１０とが形成される。
次に、図４Ｄに示すように、露出した表面全体を覆うようにソース・ドレイン電極膜７５が形成される。
最後に、フォトリソグラフィおよびエッチングによってソース・ドレイン電極膜７５およびバリアメタル膜８がパターニングされることにより、第２窒化物半導体層５にオーミック接触するソース電極１１およびドレイン電極１２が形成される。こうして、図３に示すような構造の窒化物半導体装置１Ａが得られる。
図３に示される第２実施形態に係る窒化物半導体装置１Ａでは、第３窒化物半導体層２１の膜厚が１００ｎｍよりも大きくされているので、正方向のゲート最大定格電圧を高めることができる。
また、第２実施形態に係る窒化物半導体装置１Ａでは、第２窒化物半導体層５上にエッチングストップ層６が形成されているので、エッチングによってリッジ形状の第３半導体材料膜７１がパターニングされる際（図２Ｆ参照）に第２窒化物半導体層５の表面が削れられるのを抑制できる。特に、第２実施形態に係る窒化物半導体装置１Ａでは、第３窒化物半導体層２１の膜厚が比較的厚く、エッチングストップ層６が形成されてない場合には、第３半導体材料膜７１のパターニングの際の第２窒化物半導体層５の削れ量が大きくなると予想されるため、特に有効である。
一方、第２窒化物半導体層５上にＡｌ組成が比較的大きいエッチングストップ層６が形成されると、その高いバリア障壁の影響によって、二次元電子ガス１３に対するソース電極１１およびドレイン電極１２のオーミック接触抵抗が大きくなることが懸念される。言い換えれば、オン抵抗が大きくなることが懸念される。
第２実施形態に係る窒化物半導体装置１Ａでは、ソース電極１１およびドレイン電極１２は、エッチングストップ層６を貫通して第２窒化物半導体層５の表面に接触している。これにより、ソース電極１１およびドレイン電極１２の下端が、エッチングストップ層６の表面（上面）に接触している構成に比べて、二次元電子ガス１３に対するソース電極１１およびドレイン電極１２のオーミック接触抵抗を低減することができる。これにより、オン抵抗が大きくなるのを抑制できる。
図５は、この発明の第３実施形態に係る窒化物半導体装置１Ｂの構成を説明するための断面図である。図５において、前述の図１の各部に対応する部分には、図１と同じ符号を付して示す。
第３実施形態に係る窒化物半導体装置１Ｂでは、エッチングストップ層６が設けられてない点において、第１実施形態に係る窒化物半導体装置１と異なっている。それに伴って、ソースコンタクトホール９およびドレインコンタクトホール１０ならびにソース電極１１およびドレイン電極１２のオーミック接触側端部の形態が、第１実施形態に係る窒化物半導体装置１と異なっている。その他の点は、第１実施形態に係る窒化物半導体装置１と同じである。
第３実施形態に係る窒化物半導体装置１Ｂでは、ソースコンタクトホール９は、バリアメタル膜８とパッシベーション膜７との積層膜を厚さ方向に貫通する第１部分９ａと、第１部分９ａと連通しかつ第２窒化物半導体層５の表面から第２窒化物半導体層５の厚さ中間部まで延びた第２部分９ｂとからなる。
ソースコンタクトホール９に、ソース電極１１のオーミック接触側端部が埋め込まれている。したがって、ソース電極１１のオーミック接触側端部は、バリアメタル膜８とパッシベーション膜７との積層膜を厚さ方向に貫通して、第２窒化物半導体層５の厚さ中間部に入り込んでいる。つまり、ソース電極１１のオーミック接触側端部の下端は、第２窒化物半導体層５の厚さ中間部に達している。
同様に、ドレインコンタクトホール１０は、バリアメタル膜８とパッシベーション膜７との積層膜を厚さ方向に貫通する第１部分１０ａと、第１部分１０ａと連通しかつ第２窒化物半導体層５の表面から第２窒化物半導体層５の表面に達する第２部分１０ｂとからなる。
第１部分９ａ，１０ａのうち、パッシベーション膜７を貫通している部分が、第３実施形態に対応する本発明の「第１孔」に相当し、第２部分９ｂ，１０ｂが第３実施形態に対応する本発明の「第２孔」に相当する。
ドレインコンタクトホール１０に、ドレイン電極１２のオーミック接触側端部が埋め込まれている。したがって、ドレイン電極１２のオーミック接触側端部は、バリアメタル膜８とパッシベーション膜７との積層膜を厚さ方向に貫通し、第２窒化物半導体層５の厚さ中間部に入り込んでいる。つまり、ドレイン電極１２のオーミック接触側端部の下端は、第２窒化物半導体層５の厚さ中間部に達している。
なお、第２部分９ｂ，１０ｂの底面（ソース電極１１およびドレイン電極１２の下端）と第２窒化物半導体層５の下面との間隔ｄが、第２窒化物半導体層５の膜厚ｔの１／５以上１／２以下であることが好ましいことは、第１実施形態と同様である。
第３実施形態に係る窒化物半導体装置１Ｂの製造方法は、第２窒化物半導体層５上にエッチングストップ層６が形成されない点を除いて、第１実施形態に係る窒化物半導体装置１の製造方法と同様である。したがって、第３実施形態に係る窒化物半導体装置１Ｂの製造方法を示す工程図は、図２Ａ〜図２Ｋからエッチングストップ層６が削除された図となる。
図５に示される第３実施形態に係る窒化物半導体装置１Ｂでは、第３窒化物半導体層２１の膜厚が１００ｎｍよりも大きくされているので、正方向のゲート最大定格電圧を高めることができる。
第３実施形態に係る窒化物半導体装置１Ｂでは、ソース電極１１およびドレイン電極１２は、第２窒化物半導体層５の表面から第２窒化物半導体層５の厚さ中間部に入り込んでいる。これにより、ソース電極１１およびドレイン電極１２の下端が、第２窒化物半導体層５の表面に接触している構成に比べて、二次元電子ガス１３に対するソース電極１１およびドレイン電極１２のオーミック接触抵抗を低減することができる。これにより、オン抵抗が大きくなるのを抑制できる。
以上、この発明の第１〜第３実施形態について説明したが、この発明は、さらに他の実施形態で実施することもできる。前述の実施形態では、パッシベーション膜７上にバリアタル膜８が形成されているが、パッシベーション膜７上にバリアタル膜８が形成されていなくてもよい。
前述の実施形態では、基板２の材料例としてシリコン等を例示したが、ほかにも、サファイア基板、ＱＳＴ基板などの任意の基板材料を適用できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１，１Ａ，１Ｂ 窒化物半導体装置
２ 基板
３ バッファ層
４ 第１窒化物半導体層
５ 第２窒化物半導体層
６ エッチングストップ層
７ パッシベーション膜
８ バリアタル膜
９ ソースコンタクトホール
９ａ 第１部分
９ｂ 第２部分
１０ ドレインコンタクトホール
１０ａ 第１部分
１０ｂ 第２部分
１１ ソース電極
１２ ドレイン電極
１３ 二次元電子ガス（２ＤＥＧ）
２０ ゲート部
２１ 第３窒化物半導体層
２２ ゲート電極
７１ 第３半導体材料膜
７２ ゲート電極膜
７３ 第１のＳｉＯ２膜
７４ 第２のＳｉＯ２膜
７５ ソース・ドレイン電極膜

Claims (20)

  1. 電子走行層を構成する第１窒化物半導体層と、
    前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、
    前記第２窒化物半導体層上に形成され、前記第２窒化物半導体層よりもバンドギャップが大きい窒化物半導体からなるエッチングストップ層と、
    前記エッチングストップ層上に形成されたゲート部と、
    前記エッチングストップ層上に、前記ゲート部を挟んで対向配置されたソース電極およびドレイン電極とを含み、
    前記ゲート部は、
    前記第２窒化物半導体層上に形成され、アクセプタ型不純物を含むリッジ形状の第３窒化物半導体層と、
    前記第３窒化物半導体層上に形成されたゲート電極とを含み、
    前記ソース電極および前記ドレイン電極の下端部は、前記エッチングストップ層を厚さ方向に貫通して、前記第２窒化物半導体層の厚さ中間部まで入り込んでいる、窒化物半導体装置。
  2. 前記ソース電極および前記ドレイン電極の下端と前記第２窒化物半導体層の下面との距離は、前記第２窒化物半導体層の膜厚の１／５以上１／２以下である、請求項１に記載の窒化物半導体装置。
  3. 電子走行層を構成する第１窒化物半導体層と、
    前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、
    前記第２窒化物半導体層上に形成され、前記第２窒化物半導体層よりもバンドギャップが大きい窒化物半導体からなるエッチングストップ層と、
    前記エッチングストップ層上に形成されたゲート部と、
    前記エッチングストップ層上に、前記ゲート部を挟んで対向配置されたソース電極およびドレイン電極とを含み、
    前記ゲート部は、
    前記第２窒化物半導体層上に形成され、アクセプタ型不純物を含むリッジ形状の第３窒化物半導体層と、
    前記第３窒化物半導体層上に形成されたゲート電極とを含み、
    前記ソース電極および前記ドレイン電極の下端部は、前記エッチングストップ層を厚さ方向に貫通して、前記第２窒化物半導体層の上面に接触している、窒化物半導体装置。
  4. 前記エッチングストップ層の膜厚が、０．５ｎｍ以上２ｎｍ以下である、請求項１〜３のいずれか一項に記載の窒化物半導体装置。
  5. 前記エッチングストップ層および前記第２窒化物半導体層がＡｌを含んでおり、
    前記エッチングストップ層のＡｌ組成が、前記第２窒化物半導体層のＡｌ組成よりも大きい、請求項１〜４のいずれか一項に記載の窒化物半導体装置。
  6. 前記エッチングストップ層のＡｌ組成が８０％以上である、請求項５に記載の窒化物半導体装置。
  7. 前記第２窒化物半導体層の前記エッチングストップ層のＡｌ組成が２５％以下である、請求項６に記載の窒化物半導体装置。
  8. 前記エッチングストップ層のＡｌ組成と前記第２窒化物半導体層のＡｌ組成との差が、５０％以上である、請求項５に記載の窒化物半導体装置。
  9. 前記エッチングストップ層がＡｌＧａＮ層またはＡｌＮ層からなる、請求項１〜８のいずれか一項に記載の窒化物半導体装置。
  10. 電子走行層を構成する第１窒化物半導体層と、
    前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、
    前記第２窒化物半導体層上に形成されたゲート部と、
    前記第２窒化物半導体層上に、前記ゲート部を挟んで対向配置されたソース電極およびドレイン電極とを含み、
    前記ゲート部は、
    前記第２窒化物半導体層上に形成され、アクセプタ型不純物を含むリッジ形状の第３窒化物半導体層と、
    前記第３窒化物半導体層上に形成されたゲート電極とを含み、
    前記ソース電極および前記ドレイン電極の下端部は、前記第２窒化物半導体層の上面から前記第２窒化物半導体層の厚さ中間部まで入り込んでいる、窒化物半導体装置。
  11. 前記ソース電極および前記ドレイン電極の下端と前記第２窒化物半導体層の下面との距離は、前記第２窒化物半導体層の膜厚の１／５以上１／２以下である、請求項１０に記載の窒化物半導体装置。
  12. 前記第３窒化物半導体層の膜厚が、１１０ｎｍ以上である、請求項１〜１１のいずれか一項に記載の窒化物半導体装置。
  13. 前記第１窒化物半導体層がＧａＮ層からなり、
    前記第２窒化物半導体層がＡｌＧａＮ層からなり、
    前記第３窒化物半導体層がＡｌＧａＮ層からなる、請求項１〜１２のいずれか一項に記載の窒化物半導体装置。
  14. 前記アクセプタ不純物がＭｇまたはＺｎである、請求項１〜１３のいずれか一項に記載の窒化物半導体装置。
  15. 基板上に、電子走行層を構成する第１窒化物半導体層と、電子供給層を構成する第２窒化物半導体層と、エッチングストップ層と、アクセプタ型不純物を含む窒化物半導体からなる半導体ゲート材料膜とを、その順に形成する工程と、
    前記半導体ゲート材料膜上に、ゲート電極膜を形成する工程と、
    前記ゲート電極膜を選択的にエッチングすることにより、ゲート電極を半導体ゲート材料膜上に形成する工程と、
    半導体ゲート材料膜を選択的にエッチングすることにより、前記ゲート電極が上面に形成された半導体ゲート層を前記エッチングストップ層上に形成する工程と、
    前記エッチングストップ層上に、前記第２窒化物半導体層上面の露出面と、前記半導体ゲート層および前記ゲート電極の露出面とを覆うように、パッシベーション膜を形成する工程と、
    前記パッシベーション膜および前記エッチングストップ層を厚さ方向に貫通して、前記第２窒化物半導体層の厚さ中間部に達するソースコンタクトホールおよびドレインコンタクトホールを、前記パッシベーション膜、前記エッチングストップ層および第２窒化物半導体層からなる積層膜に形成するコンタクトホール形成工程と、
    前記ソースコンタクトホールおよびドレインコンタクトホールをそれぞれ貫通して前記第２窒化物半導体層に接触するソース電極およびドレイン電極を形成する工程を含む、窒化物半導体装置の製造方法。
  16. 前記コンタクトホール形成工程は、
    フッ素系ガスを用いたドライエッチングによって、前記パッシベーション膜を貫通する第１孔を形成する工程と、
    塩素系ガスを用いたドライエッチングによって、前記第１孔に連通し、前記エッチングストップ層を貫通して前記第２窒化物半導体層の厚さ中間部に達する第２孔を形成する工程とを含む、請求項１５に記載の窒化物半導体装置の製造方法。
  17. 基板上に、電子走行層を構成する第１窒化物半導体層と、電子供給層を構成する第２窒化物半導体層と、エッチングストップ層と、アクセプタ型不純物を含む窒化物半導体からなる半導体ゲート材料膜とを、その順に形成する工程と、
    前記半導体ゲート材料膜上に、ゲート電極膜を形成する工程と、
    前記ゲート電極膜を選択的にエッチングすることにより、ゲート電極を半導体ゲート材料膜上に形成する工程と、
    半導体ゲート材料膜を選択的にエッチングすることにより、前記ゲート電極が上面に形成された半導体ゲート層を前記エッチングストップ層上に形成する工程と、
    前記第２窒化物半導体層上に、前記第２窒化物半導体層上面の露出面と、前記半導体ゲート層および前記ゲート電極の露出面とを覆うように、パッシベーション膜を形成する工程と、
    前記パッシベーション膜および前記エッチングストップ層を厚さ方向に貫通して、前記第２窒化物半導体層の上面に達するソースコンタクトホールおよびドレインコンタクトホールを、前記パッシベーション膜および前記エッチングストップ層からなる積層膜に形成するコンタクトホール形成工程と、
    前記ソースコンタクトホールおよびドレインコンタクトホールをそれぞれ貫通して前記第２窒化物半導体層の上面に接触するソース電極およびドレイン電極を形成する工程を含む、窒化物半導体装置の製造方法。
  18. 前記コンタクトホール形成工程は、
    フッ素系ガスを用いたドライエッチングによって、前記パッシベーション膜を貫通する第１孔を形成する工程と、
    酸素を含むガスのドライ処理によって、前記エッチングストップ層における前記第１孔に臨む領域を酸化させる工程と、
    酸化された領域をウエットエッチングによって除去することにより、前記第１孔に連通し、前記エッチングストップ層を貫通して、前記第２窒化物半導体層の上面に達する第２孔を形成する工程とを含む、請求項１７に記載の窒化物半導体装置の製造方法。
  19. 基板上に、電子走行層を構成する第１窒化物半導体層と、電子供給層を構成する第２窒化物半導体層と、アクセプタ型不純物を含む窒化物半導体からなる半導体ゲート材料膜とを、その順に形成する工程と、
    前記半導体ゲート材料膜上に、ゲート電極膜を形成する工程と、
    前記ゲート電極膜を選択的にエッチングすることにより、ゲート電極を半導体ゲート材料膜上に形成する工程と、
    半導体ゲート材料膜を選択的にエッチングすることにより、前記ゲート電極が上面に形成された半導体ゲート層を前記第２窒化物半導体層上に形成する工程と、
    前記第２窒化物半導体層上に、前記第２窒化物半導体層上面の露出面と、前記半導体ゲート層および前記ゲート電極の露出面とを覆うように、パッシベーション膜を形成する工程と、
    前記パッシベーション膜を厚さ方向に貫通して、前記第２窒化物半導体層の厚さ中間部に達するソースコンタクトホールおよびドレインコンタクトホールを、前記パッシベーション膜および第２窒化物半導体層からなる積層膜に形成するコンタクトホール形成工程と、
    前記ソースコンタクトホールおよびドレインコンタクトホールをそれぞれ貫通して前記第２窒化物半導体層に接触するソース電極およびドレイン電極を形成する工程を含む、窒化物半導体装置の製造方法。
  20. 前記コンタクトホール形成工程は、
    フッ素系ガスを用いたドライエッチングによって、前記パッシベーション膜を貫通する第１孔を形成する工程と、
    塩素系ガスを用いたドライエッチングによって、前記第１孔に連通し、前記第２窒化物半導体層の厚さ中間部に達する第２孔を形成する工程とを含む、請求項１９に記載の窒化物半導体装置の製造方法。
JP2020092311A 2020-05-27 2020-05-27 窒化物半導体装置 Pending JP2021190501A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020092311A JP2021190501A (ja) 2020-05-27 2020-05-27 窒化物半導体装置
CN202110457837.9A CN113745321A (zh) 2020-05-27 2021-04-27 氮化物半导体装置
TW110116918A TW202211473A (zh) 2020-05-27 2021-05-11 氮化物半導體裝置及其製造方法
US17/328,956 US20210376136A1 (en) 2020-05-27 2021-05-24 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020092311A JP2021190501A (ja) 2020-05-27 2020-05-27 窒化物半導体装置

Publications (1)

Publication Number Publication Date
JP2021190501A true JP2021190501A (ja) 2021-12-13

Family

ID=78705574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020092311A Pending JP2021190501A (ja) 2020-05-27 2020-05-27 窒化物半導体装置

Country Status (4)

Country Link
US (1) US20210376136A1 (ja)
JP (1) JP2021190501A (ja)
CN (1) CN113745321A (ja)
TW (1) TW202211473A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023219046A1 (ja) * 2022-05-12 2023-11-16 ローム株式会社 窒化物半導体装置
JP2024109073A (ja) * 2023-01-31 2024-08-13 財團法人工業技術研究院 半導体部品
CN119325270A (zh) * 2024-12-18 2025-01-17 西安电子科技大学广州研究院 绝缘栅mis hemt器件、制备方法、芯片及电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021149599A1 (ja) * 2020-01-24 2021-07-29 ローム株式会社 窒化物半導体装置の製造方法および窒化物半導体装置
US11978790B2 (en) * 2020-12-01 2024-05-07 Texas Instruments Incorporated Normally-on gallium nitride based transistor with p-type gate
CN114207840B (zh) * 2021-11-09 2024-01-09 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法
CN117882196A (zh) * 2022-01-11 2024-04-12 英诺赛科(苏州)半导体有限公司 半导体装置及其制造方法
TWI832491B (zh) * 2022-10-14 2024-02-11 力晶積成電子製造股份有限公司 半導體結構及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
JP6767741B2 (ja) * 2015-10-08 2020-10-14 ローム株式会社 窒化物半導体装置およびその製造方法
KR102630424B1 (ko) * 2017-06-15 2024-01-29 이피션트 파워 컨버젼 코퍼레이션 GaN 스페이서 두께의 향상된 균일성을 위한 선택적 및 비선택적 에칭 층을 갖는 인핸스먼트-모드 GaN 트랜지스터
CN109585545B (zh) * 2019-01-15 2020-11-06 中山大学 一种增强型半导体器件及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023219046A1 (ja) * 2022-05-12 2023-11-16 ローム株式会社 窒化物半導体装置
JP2024109073A (ja) * 2023-01-31 2024-08-13 財團法人工業技術研究院 半導体部品
JP7689214B2 (ja) 2023-01-31 2025-06-05 財團法人工業技術研究院 半導体部品
CN119325270A (zh) * 2024-12-18 2025-01-17 西安电子科技大学广州研究院 绝缘栅mis hemt器件、制备方法、芯片及电子设备

Also Published As

Publication number Publication date
TW202211473A (zh) 2022-03-16
US20210376136A1 (en) 2021-12-02
CN113745321A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
JP7175727B2 (ja) 窒化物半導体装置
JP2021190501A (ja) 窒化物半導体装置
KR100859060B1 (ko) 반도체장치 및 그 제조방법
JP7513595B2 (ja) 窒化物半導体装置およびその製造方法
JP7317936B2 (ja) 窒化物半導体装置
JP7426786B2 (ja) 窒化物半導体装置
JP7369725B2 (ja) 窒化物半導体装置
JP7224300B2 (ja) 半導体装置
TW202228287A (zh) 氮化物半導體裝置及其製造方法
JP7300840B2 (ja) 窒化物半導体装置の製造方法
WO2013073127A1 (ja) 半導体装置及びその製造方法
US20150303292A1 (en) Nitride semiconductor device
JP7398885B2 (ja) 窒化物半導体装置およびその製造方法
JP5827529B2 (ja) 窒化物半導体装置およびその製造方法
US20250142863A1 (en) Method for manufacturing nitride semiconductor device and nitride semiconductor device
JP7513601B2 (ja) 窒化物半導体装置およびその製造方法
JP2022084364A (ja) 窒化物半導体装置およびその製造方法
JP2021009952A (ja) 窒化物半導体装置およびその製造方法
JP2023019807A (ja) 窒化物半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240229

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20250109