[go: up one dir, main page]

JP2021177509A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2021177509A
JP2021177509A JP2020082006A JP2020082006A JP2021177509A JP 2021177509 A JP2021177509 A JP 2021177509A JP 2020082006 A JP2020082006 A JP 2020082006A JP 2020082006 A JP2020082006 A JP 2020082006A JP 2021177509 A JP2021177509 A JP 2021177509A
Authority
JP
Japan
Prior art keywords
diamond
semiconductor device
layer
semiconductor
laminated structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020082006A
Other languages
Japanese (ja)
Other versions
JP7571390B2 (en
Inventor
潤也 矢板
Junya Yaita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2020082006A priority Critical patent/JP7571390B2/en
Publication of JP2021177509A publication Critical patent/JP2021177509A/en
Application granted granted Critical
Publication of JP7571390B2 publication Critical patent/JP7571390B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

To provide a semiconductor device in which heat radiation is efficiently performed.SOLUTION: A semiconductor device comprises: a semiconductor laminate structure; and a diamond layer that is formed on the semiconductor laminate structure, that has a first surface at a side of the semiconductor laminate structure and a second surface being opposite to the first surface, and that is composed of a plurality of diamond crystal particles. A number density of the plurality of diamond crystal particles on the first surface is higher than a number density on the second surface, and an average particle diameter of the plurality of diamond crystal particles on the first surface is less than or equal to 1 μm.SELECTED DRAWING: Figure 1

Description

本開示は、半導体装置に関する。 The present disclosure relates to semiconductor devices.

窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有しており、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるGaNのバンドギャップは3.4eVであり、Siのバンドギャップ(1.1eV)及びGaAsのバンドギャップ(1.4eV)よりも大きく、高い破壊電界強度を有する。そのため、GaN等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に、高電子移動度トランジスタ(high electron mobility transistor:HEMT)についての報告が数多くなされている。 Nitride semiconductors have features such as high saturated electron velocity and wide bandgap, and their application to high withstand voltage and high output semiconductor devices is being studied. For example, the bandgap of GaN, which is a nitride semiconductor, is 3.4 eV, which is larger than the bandgap of Si (1.1 eV) and the bandgap of GaAs (1.4 eV), and has a high fracture electric field strength. Therefore, nitride semiconductors such as GaN are extremely promising as materials for semiconductor devices for power sources that obtain high voltage operation and high output. As a semiconductor device using a nitride semiconductor, many reports have been made on field effect transistors, particularly high electron mobility transistors (HEMTs).

このような窒化物半導体を用いたHEMTでは、高電圧が印加され、大電流が流れるため発熱が大きいことから、効率よく放熱することが求められている。例えば、化学気相成長(Chemical Vapor Deposition:CVD)法を用いてダイヤモンド層を堆積する技術が知られている。具体的には、レーザダイオード等の発熱量の大きい半導体デバイスや、ガリウムナイトライド(GaN)等の窒化物半導体を用いた半導体デバイスが設けられた基板の裏面に、CVD法を用いて合成したダイヤモンドを接合する技術が知られている(例えば、特許文献1)。また、同様の半導体デバイスが設けられた基板の表面に、TiCやAlC等の絶縁膜を成膜した後、ダイヤモンド層を積層する技術が知られている(例えば、特許文献2)。 In HEMTs using such nitride semiconductors, a high voltage is applied and a large current flows, so that heat generation is large, so that efficient heat dissipation is required. For example, a technique for depositing a diamond layer using a chemical vapor deposition (CVD) method is known. Specifically, diamond synthesized by the CVD method on the back surface of a substrate provided with a semiconductor device having a large calorific value such as a laser diode or a semiconductor device using a nitride semiconductor such as gallium nitride (GaN). There is a known technique for joining a diode (for example, Patent Document 1). Further, there is known a technique of forming an insulating film such as TiC or AlC on the surface of a substrate provided with a similar semiconductor device and then laminating a diamond layer (for example, Patent Document 2).

特表2016−539510号公報Special Table 2016-359510 特開2007−157829号公報JP-A-2007-157829

Diamond Relat. Mater. 10, 744 (2001)Diamond Relat. Mater. 10, 744 (2001) Appl. Phys. Lett. 111, 041901 (2017)Appl. Phys. Lett. 111, 041901 (2017)

ところで、特許文献1に記載されているように、基板の裏面にダイヤモンドを設けても、効率のよい放熱がなされず、また、特許文献2に記載されているように、基板の表面に絶縁膜を形成し、絶縁膜の上にダイヤモンド層を形成した場合では、絶縁膜において熱伝導が阻害され、効率のよい放熱がなされない。 By the way, as described in Patent Document 1, even if diamond is provided on the back surface of the substrate, efficient heat dissipation is not performed, and as described in Patent Document 2, an insulating film is provided on the surface of the substrate. When the diamond layer is formed on the insulating film, heat conduction is hindered in the insulating film and efficient heat dissipation is not performed.

このため、効率よく放熱のなされる半導体装置が求められている。 Therefore, there is a demand for a semiconductor device that can efficiently dissipate heat.

本実施形態の一観点によれば、半導体積層構造と、前記半導体積層構造の上に形成され、前記半導体積層構造側の第1面と、前記第1面とは反対側の第2面とを有し、複数のダイヤモンド結晶粒から構成されたダイヤモンド層と、を有し、前記複数のダイヤモンド結晶粒の、前記第1面での個数密度は、前記第2面での個数密度よりも高く、前記複数のダイヤモンド結晶粒の前記第1面での平均粒径は、1μm以下である半導体装置が提供される。 According to one aspect of the present embodiment, the semiconductor laminated structure, the first surface formed on the semiconductor laminated structure and on the semiconductor laminated structure side, and the second surface on the side opposite to the first surface are formed. It has a diamond layer composed of a plurality of diamond crystal grains, and the number density of the plurality of diamond crystal grains on the first surface is higher than the number density on the second surface. A semiconductor device is provided in which the average particle size of the plurality of diamond crystal grains on the first surface is 1 μm or less.

本開示によれば、効率のよい放熱をすることができる。 According to the present disclosure, efficient heat dissipation can be achieved.

第1実施形態に係る半導体装置の構造図である。It is a structural drawing of the semiconductor device which concerns on 1st Embodiment. 第1実施形態に係る半導体装置の製造方法の工程図(1)である。It is a process drawing (1) of the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第1実施形態に係る半導体装置の製造方法の工程図(2)である。It is a process drawing (2) of the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第1実施形態に係る半導体装置の製造方法の工程図(3)である。It is a process drawing (3) of the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第1実施形態に係る半導体装置の製造方法の工程図(4)である。It is a process drawing (4) of the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 半導体装置におけるシート抵抗の説明図である。It is explanatory drawing of sheet resistance in a semiconductor device. シート抵抗の測定に用いた半導体装置の構造図(1)である。It is a structural drawing (1) of the semiconductor device used for measuring the sheet resistance. シート抵抗の測定に用いた半導体装置の構造図(2)である。It is a structural drawing (2) of the semiconductor device used for measuring the sheet resistance. ダイヤモンド層の断面のSEM像である。It is an SEM image of the cross section of a diamond layer. ダイヤモンド層の上面のSEM像である。It is an SEM image of the upper surface of the diamond layer. 結晶成長の初期の上面のSEM像である。It is an SEM image of the upper surface in the early stage of crystal growth. 第2実施形態に係る半導体装置の構造図である。It is a structural drawing of the semiconductor device which concerns on 2nd Embodiment. 第3実施形態に係る半導体装置の構造図である。It is a structural drawing of the semiconductor device which concerns on 3rd Embodiment. 第4実施形態に係るディスクリートパッケージを示す図である。It is a figure which shows the discrete package which concerns on 4th Embodiment. 第5実施形態に係るPFC回路を示す結線図である。It is a wiring diagram which shows the PFC circuit which concerns on 5th Embodiment. 第6実施形態に係る電源装置を示す結線図である。It is a wiring diagram which shows the power supply device which concerns on 6th Embodiment. 第7実施形態に係る増幅器を示す結線図である。It is a wiring diagram which shows the amplifier which concerns on 7th Embodiment.

以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。 Hereinafter, embodiments of the present disclosure will be specifically described with reference to the accompanying drawings. In the present specification and the drawings, components having substantially the same functional configuration may be designated by the same reference numerals to omit duplicate explanations.

(第1実施形態)
ところで、ダイヤモンドは、高い熱伝導率を有する材料の1つである。高い熱伝導率を有するダイヤモンド層を、半導体デバイス等の発熱体を含む基板に設けることで、基板で発生する熱を、ダイヤモンド層を通じて放熱することが考えられている。しかし、GaN等の窒化物半導体を用いた半導体デバイスが設けられた基板の表面にCVD法により、ダイヤモンド層を成膜する場合、ダイヤモンド層を成膜する際に用いる水素ガスにより、GaN等の窒化物半導体よりGaが脱離し、窒化物半導体にダメージを与え、半導体装置として特性が変化してしまい、良好な特性を得ることができなくなる。
(First Embodiment)
By the way, diamond is one of the materials having high thermal conductivity. It is considered that the heat generated in the substrate is dissipated through the diamond layer by providing the diamond layer having high thermal conductivity on the substrate including the heating element such as a semiconductor device. However, when a diamond layer is formed on the surface of a substrate provided with a semiconductor device using a nitride semiconductor such as GaN by the CVD method, the hydrogen gas used when forming the diamond layer is used to nitride the GaN or the like. Ga is desorbed from the physical semiconductor, damages the nitride semiconductor, and the characteristics of the semiconductor device change, making it impossible to obtain good characteristics.

このため、窒化物半導体の上に保護膜として絶縁膜を成膜し、成膜された絶縁膜の上に、ダイヤモンド層を成膜することが考えられるが、ダイヤモンド層を成膜する際に、窒化物半導体にダメージを与えないようにするためには、ある程度の厚さの絶縁膜が必要となる。しかしながら、絶縁膜はダイヤモンドに比べて熱伝導率が低いため、放熱が効率よくなされない。なお、ダイヤモンド層による放熱を効率よく行うため、絶縁膜を薄くした場合には、絶縁膜もダイヤモンド積層時に用いる水素ガスによってエッチングされ、窒化物半導体がダメージを受け、半導体装置において、良好な特性を得ることができなくない。 Therefore, it is conceivable to form an insulating film as a protective film on the nitride semiconductor and to form a diamond layer on the formed insulating film. In order not to damage the nitride semiconductor, an insulating film having a certain thickness is required. However, since the insulating film has a lower thermal conductivity than diamond, heat dissipation is not efficient. In order to efficiently dissipate heat from the diamond layer, when the insulating film is thinned, the insulating film is also etched by the hydrogen gas used when laminating diamonds, and the nitride semiconductor is damaged, resulting in good characteristics in the semiconductor device. You can't get it.

〔半導体装置〕
次に、第1実施形態に係る半導体装置について、図1に基づき説明する。第1実施形態に係る半導体装置100は、基板10の上に、核形成層11、バッファ層12、電子走行層21、電子供給層22等の窒化物半導体層が、有機金属気相成長(metal organic vapor phase epitaxy:MOVPE)法により形成されている。核形成層11、バッファ層12、電子走行層21及び電子供給層22等の窒化物半導体層が窒化物の半導体積層構造20に含まれる。本実施形態においては、窒化物半導体層をMOCVD法により形成する場合について説明するが、電子線エピタキシー(molecular beam epitaxy:MBE)法により成膜してもよい。
[Semiconductor device]
Next, the semiconductor device according to the first embodiment will be described with reference to FIG. In the semiconductor device 100 according to the first embodiment, a nitride semiconductor layer such as a nucleation layer 11, a buffer layer 12, an electron traveling layer 21, and an electron supply layer 22 is formed on a substrate 10 by metalorganic vapor phase growth (metal). It is formed by the organic vapor phase epitaxy (MOVPE) method. Nitride semiconductor layers such as the nucleation layer 11, the buffer layer 12, the electron traveling layer 21, and the electron supply layer 22 are included in the nitride semiconductor laminated structure 20. In the present embodiment, the case where the nitride semiconductor layer is formed by the MOCVD method will be described, but the film may be formed by the molecular beam epitaxy (MBE) method.

電子走行層21において、電子走行層21と電子供給層22との界面近傍には、2DEG21aが生成される。また、電子供給層22の上には、ゲート電極31、ソース電極32、ドレイン電極33が形成されている。なお、電子供給層22の上に、不図示のキャップ層を形成し、キャップ層の上に、ゲート電極31、ソース電極32、ドレイン電極33形成してもよい。 In the electron traveling layer 21, 2DEG21a is generated in the vicinity of the interface between the electron traveling layer 21 and the electron supply layer 22. Further, a gate electrode 31, a source electrode 32, and a drain electrode 33 are formed on the electron supply layer 22. A cap layer (not shown) may be formed on the electron supply layer 22, and a gate electrode 31, a source electrode 32, and a drain electrode 33 may be formed on the cap layer.

基板10には、シリコンカーバイド(SiC)、サファイア(Al)、シリコン(Si)、GaN、酸化亜鉛(ZnO)等が用いられる。核形成層11は、例えば、膜厚が160nmのAlNにより形成されており、バッファ層は、例えば、成膜に伴いAlの組成比を徐々に変化させた膜厚が500nmのAlGaNにより形成されている。 Silicon carbide (SiC), sapphire (Al 2 O 3 ), silicon (Si), GaN, zinc oxide (ZnO) and the like are used for the substrate 10. The nucleation layer 11 is formed of, for example, AlN having a film thickness of 160 nm, and the buffer layer is formed of, for example, AlGaN having a film thickness of 500 nm in which the composition ratio of Al is gradually changed with the film formation. There is.

電子走行層21は、膜厚が約1μmのi−GaNにより形成されている。電子供給層22は、膜厚が約20nmのAl0.2Ga0.8Nにより形成されている。電子供給層22は、InAlNや、InAlGaNにより形成してもよい。 The electron traveling layer 21 is formed of i-GaN having a film thickness of about 1 μm. The electron supply layer 22 is formed of Al 0.2 Ga 0.8 N having a film thickness of about 20 nm. The electron supply layer 22 may be formed of InAlN or InAlGaN.

半導体積層構造20の上にダイヤモンド層50が形成されている。ダイヤモンド層50は、半導体積層構造20側の第1面50Aと、第1面50Aとは反対側の第2面50Bとを有し、複数のダイヤモンド結晶粒51から構成されている。ダイヤモンド層50の厚さは、例えば1μm以上である。 The diamond layer 50 is formed on the semiconductor laminated structure 20. The diamond layer 50 has a first surface 50A on the semiconductor laminated structure 20 side and a second surface 50B on the side opposite to the first surface 50A, and is composed of a plurality of diamond crystal grains 51. The thickness of the diamond layer 50 is, for example, 1 μm or more.

複数のダイヤモンド結晶粒51は、第1ダイヤモンド結晶粒61と、第2ダイヤモンド結晶粒62とを含む。第1ダイヤモンド結晶粒61は、第1面50Aの一部を構成する第3面61Aと、第2面50Bの一部を構成する第4面61Bと、を備える。第2ダイヤモンド結晶粒62は、第1ダイヤモンド結晶粒61よりも高さが小さく、第1面50Aの一部を構成する面62Aを備えるが、第2面50Bの一部を構成する面を備えない。複数のダイヤモンド結晶粒51に、第2ダイヤモンド結晶粒62の上に位置し、第1ダイヤモンド結晶粒61よりも高さが小さく、第1面50Aの一部を構成する面も第2面50Bの一部を構成する面も備えない他のダイヤモンド結晶粒が含まれてもよい。 The plurality of diamond crystal grains 51 include a first diamond crystal grain 61 and a second diamond crystal grain 62. The first diamond crystal grain 61 includes a third surface 61A forming a part of the first surface 50A and a fourth surface 61B forming a part of the second surface 50B. The second diamond crystal grain 62 has a height smaller than that of the first diamond crystal grain 61 and includes a surface 62A forming a part of the first surface 50A, but includes a surface forming a part of the second surface 50B. No. The plurality of diamond crystal grains 51 are located above the second diamond crystal grain 62, are smaller in height than the first diamond crystal grain 61, and the surface forming a part of the first surface 50A is also the second surface 50B. Other diamond grains that also do not have a partially forming surface may be included.

複数のダイヤモンド結晶粒51の、第1面50Aでの個数密度は、第2面50Bでの個数密度よりも高い。例えば、複数のダイヤモンド結晶粒51の第1面50Aでの個数密度は1×10cm−2以上であり、複数のダイヤモンド結晶粒51の第2面50Bでの個数密度は1×10cm−2未満である。複数のダイヤモンド結晶粒51の第1面50Aでの個数密度は、例えば1×10cm−2以上1×1012cm−2以下であってもよい。 The number density of the plurality of diamond crystal grains 51 on the first surface 50A is higher than the number density on the second surface 50B. For example, the number density of the plurality of diamond crystal grains 51 on the first surface 50A is 1 × 10 8 cm- 2 or more, and the number density of the plurality of diamond crystal grains 51 on the second surface 50B is 1 × 10 8 cm-2. Less than -2. The number density of the plurality of diamond crystal grains 51 on the first surface 50A may be, for example, 1 × 10 8 cm -2 or more and 1 × 10 12 cm -2 or less.

複数のダイヤモンド結晶粒51の第1面50Aでの平均粒径は、1μm以下である。複数のダイヤモンド結晶粒51の第1面50Aでの平均粒径は、例えば5nm以上1μm以下であってもよい。複数のダイヤモンド結晶粒51の第1面50Aでの平均粒径は、好ましくは5nm以上100nm以下であり、より好ましくは5nm以上20nm以下である。 The average particle size of the plurality of diamond crystal grains 51 on the first surface 50A is 1 μm or less. The average particle size of the plurality of diamond crystal grains 51 on the first surface 50A may be, for example, 5 nm or more and 1 μm or less. The average particle size of the plurality of diamond crystal grains 51 on the first surface 50A is preferably 5 nm or more and 100 nm or less, and more preferably 5 nm or more and 20 nm or less.

複数のダイヤモンド結晶粒51の第2面50Bでの平均粒径は、1μm超である。 The average particle size of the plurality of diamond crystal grains 51 on the second surface 50B is more than 1 μm.

第1実施形態に係る半導体装置100では、半導体積層構造20に直接接触するようにダイヤモンド層50が設けられているため、半導体装置100の動作時に2DEG21aを含むチャネルにおいて生じた熱を効率よく放熱することができる。 In the semiconductor device 100 according to the first embodiment, since the diamond layer 50 is provided so as to be in direct contact with the semiconductor laminated structure 20, the heat generated in the channel including the 2DEG21a during the operation of the semiconductor device 100 is efficiently dissipated. be able to.

なお、平均粒径が5nm程度の平均粒径の小さなダイヤモンドにより形成されたダイヤモンド層の熱伝導率は、10W/m・K程度である。これに対し、平均粒径が1μmを超える平均粒径の大きなダイヤモンドにより形成されたダイヤモンド層の熱伝導率は、2000W/m・K程度である。このため、複数の第2ダイヤモンド結晶粒62は薄い層状に設けられていることが好ましい。例えば、製造方法の説明は後述するが、複数の第2ダイヤモンド結晶粒62は、第1ダイヤモンド結晶粒61を形成する際に、半導体積層構造20にダメージを与えない範囲で、できるだけ薄い層状に形成されていることが好ましい。 The thermal conductivity of the diamond layer formed of diamond having a small average particle size of about 5 nm is about 10 W / m · K. On the other hand, the thermal conductivity of the diamond layer formed of diamond having a large average particle size of more than 1 μm is about 2000 W / m · K. Therefore, it is preferable that the plurality of second diamond crystal grains 62 are provided in a thin layer. For example, although a description of the manufacturing method will be described later, the plurality of second diamond crystal grains 62 are formed in as thin a layer as possible within a range that does not damage the semiconductor laminated structure 20 when forming the first diamond crystal grains 61. It is preferable that it is.

平均粒径の小さなダイヤモンド結晶粒は、平均粒径の大きなダイヤモンド結晶粒よりも、低温で形成することができ、また、場合によってはラジカルな水素等に晒されることなく形成することが可能である。このため、半導体積層構造20の上に平均粒径の小さな複数のダイヤモンド結晶粒を設けておき、これらダイヤモンド結晶粒の一部から平均粒径の大きなダイヤモンド結晶粒を成長させることにより、半導体積層構造20にダメージを与えることなく、ダイヤモンド層50を形成することができる。これにより、ダイヤモンド層50を形成する際の半導体装置100の特性の低下を抑制することができる。 Diamond crystals having a small average particle size can be formed at a lower temperature than diamond crystals having a large average particle size, and in some cases, they can be formed without being exposed to radical hydrogen or the like. .. Therefore, a plurality of diamond crystal grains having a small average particle size are provided on the semiconductor laminated structure 20, and diamond crystal grains having a large average particle size are grown from some of these diamond crystal grains to form a semiconductor laminated structure. The diamond layer 50 can be formed without damaging 20. As a result, deterioration of the characteristics of the semiconductor device 100 when forming the diamond layer 50 can be suppressed.

〔半導体装置の製造方法〕
次に、第1実施形態に係る半導体装置100の製造方法について説明する。
[Manufacturing method of semiconductor devices]
Next, a method of manufacturing the semiconductor device 100 according to the first embodiment will be described.

最初に、図2に示されるように、例えばMOVPE法又は分子線エピタキシー(molecular beam epitaxy:MBE)法等の結晶成長法により、基板10の上に、核形成層11、バッファ層12、電子走行層21、電子供給層22等を含む半導体積層構造20を形成する。核形成層11、バッファ層12、電子走行層21、電子供給層22等の半導体積層構造20をMOVPE法により成膜する際には、原料ガスとして、トリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。形成する窒化物半導体層の組成に応じて、Al源であるトリメチルアルミニウムガス、Ga源であるトリメチルガリウムガスの供給の有無及び流量を調整して成膜を行う。なお、供給されるアンモニアガスの流量は、100ccm〜10LMである。また、半導体積層構造20を形成する際のチャンバ内の圧力は約7kPa(50Torr)〜約40kPa(300Torr)であり、成膜温度は1000℃〜1200℃である。なお、電子供給層22をInAlGaNにより形成する場合には、チャンバ内の圧力は、約7kPa(50Torr)〜約27kPa(200Torr)であり、成膜温度は650℃〜800℃である。Inを含む半導体層の成長の際には、トリメチルインジウムガスを用いることができる。 First, as shown in FIG. 2, the nucleation layer 11, the buffer layer 12, and the electron traveling on the substrate 10 by a crystal growth method such as the MOVPE method or the molecular beam epitaxy (MBE) method. The semiconductor laminated structure 20 including the layer 21, the electron supply layer 22, and the like is formed. When the semiconductor laminated structure 20 such as the nucleation layer 11, the buffer layer 12, the electron traveling layer 21, and the electron supply layer 22 is formed by the MOVPE method, trimethylaluminum gas, trimethylgallium gas, and ammonia gas are used as raw material gases. Use a mixed gas of. Depending on the composition of the nitride semiconductor layer to be formed, the presence or absence of supply of trimethylaluminum gas as an Al source and trimethylgallium gas as a Ga source and the flow rate are adjusted to form a film. The flow rate of the supplied ammonia gas is 100 ccm to 10 LM. The pressure in the chamber when forming the semiconductor laminated structure 20 is about 7 kPa (50 Torr) to about 40 kPa (300 Torr), and the film formation temperature is 1000 ° C to 1200 ° C. When the electron supply layer 22 is formed of InAlGaN, the pressure in the chamber is about 7 kPa (50 Torr) to about 27 kPa (200 Torr), and the film formation temperature is 650 ° C to 800 ° C. Trimethylindium gas can be used when growing the semiconductor layer containing In.

次に、図3に示されるように、半導体積層構造20の上に、ゲート電極31、ソース電極32及びドレイン電極33を形成する。 Next, as shown in FIG. 3, a gate electrode 31, a source electrode 32, and a drain electrode 33 are formed on the semiconductor laminated structure 20.

次に、図4に示されるように、半導体積層構造20、ゲート電極31、ソース電極32及びドレイン電極33の上に、複数のナノダイヤモンド粒子71からなるダイヤモンド層70を形成する。ナノダイヤモンド粒子71はダイヤモンド粒子の一例である。具体的には、半導体積層構造20等の上に、複数のナノダイヤモンド粒子71を付着させることによりダイヤモンド層70を形成する。例えば、複数のナノダイヤモンド粒子71が分散している水溶液等に、電子供給層22等が形成されたものを浸すことにより、半導体積層構造20等の上に付着させることによりダイヤモンド層70を形成する。例えば、ナノダイヤモンド粒子71の平均粒径は5nm以上1μm以下であり、ダイヤモンド層70の半導体積層構造20側の面におけるナノダイヤモンド粒子71の個数密度は、1×10cm−2〜1×1012cm−2である。ダイヤモンド層70を形成する他の方法として、バイアス促進核形成(bias enhanced nucleation:BEN)法が挙げられる。ただし、上記のように水溶液等に分散しているナノダイヤモンド粒子71を半導体積層構造20等の表面に付着させる方法の方が、半導体積層構造20へのダメージが少ないため、好ましい。 Next, as shown in FIG. 4, a diamond layer 70 composed of a plurality of nanodiamond particles 71 is formed on the semiconductor laminated structure 20, the gate electrode 31, the source electrode 32, and the drain electrode 33. The nanodiamond particles 71 are an example of diamond particles. Specifically, the diamond layer 70 is formed by adhering a plurality of nanodiamond particles 71 on the semiconductor laminated structure 20 or the like. For example, the diamond layer 70 is formed by immersing an electron supply layer 22 or the like in an aqueous solution or the like in which a plurality of nanodiamond particles 71 are dispersed so as to adhere to the semiconductor laminated structure 20 or the like. .. For example, the average particle size of the nanodiamond particles 71 is 5 nm or more and 1 μm or less, and the number density of the nanodiamond particles 71 on the surface of the diamond layer 70 on the semiconductor laminated structure 20 side is 1 × 10 8 cm -2 to 1 × 10. It is 12 cm- 2 . Another method for forming the diamond layer 70 includes a bias enhanced nucleation (BEN) method. However, the method of adhering the nanodiamond particles 71 dispersed in the aqueous solution or the like to the surface of the semiconductor laminated structure 20 or the like as described above is preferable because the damage to the semiconductor laminated structure 20 is small.

次に、図5に示されるように、CVD法によりナノダイヤモンド粒子71を成長核として、ダイヤモンドの結晶粒を成長させることにより、複数のダイヤモンド結晶粒51から構成されるダイヤモンド層50を形成する。原料ガスとしては、メタンガス及び水素ガスの混合ガスを用いる。成長条件等によっては、CVDチャンバ内に酸素ガス又は窒素ガス等を供給してもよい。水素ガスに対するメタンガスの割合は0.05体積%〜10体積%程度とする。成長圧力は0.5kPa〜100kPa程度、成長温度は350℃〜1200℃程度とする。結晶成長は異方性を有しており、ダイヤモンド層50の形成途中では、一部のダイヤモンド結晶粒同士が接触して、それらの間に位置するダイヤモンド結晶粒の成長が妨げられるようになる。そして、他のダイヤモンド結晶粒に妨げられることなく成長できたダイヤモンド結晶粒が第1ダイヤモンド結晶粒61となり、第1ダイヤモンド結晶粒61に成長を妨げられたダイヤモンド結晶粒が第2ダイヤモンド結晶粒62となる。上記のように、複数のダイヤモンド結晶粒51に、第2ダイヤモンド結晶粒62の上に位置し、第1ダイヤモンド結晶粒61よりも高さが小さく、第1面50Aの一部を構成する面も第2面50Bの一部を構成する面も備えない他のダイヤモンド結晶粒が含まれてもよい。 Next, as shown in FIG. 5, a diamond layer 50 composed of a plurality of diamond crystal grains 51 is formed by growing diamond crystal grains using the nanodiamond particles 71 as growth nuclei by a CVD method. As the raw material gas, a mixed gas of methane gas and hydrogen gas is used. Depending on the growth conditions and the like, oxygen gas, nitrogen gas or the like may be supplied into the CVD chamber. The ratio of methane gas to hydrogen gas shall be about 0.05% by volume to 10% by volume. The growth pressure is about 0.5 kPa to 100 kPa, and the growth temperature is about 350 ° C. to 1200 ° C. The crystal growth has anisotropy, and during the formation of the diamond layer 50, some of the diamond crystal grains come into contact with each other, and the growth of the diamond crystal grains located between them is hindered. Then, the diamond crystal grains that could grow without being hindered by other diamond crystal grains became the first diamond crystal grain 61, and the diamond crystal grains whose growth was hindered by the first diamond crystal grain 61 became the second diamond crystal grain 62. Become. As described above, the plurality of diamond crystal grains 51 are located above the second diamond crystal grain 62, are smaller in height than the first diamond crystal grain 61, and also form a part of the first surface 50A. Other diamond crystal grains that do not have a surface forming a part of the second surface 50B may be included.

このようにして、第1実施形態に係る半導体装置100を製造することができる。 In this way, the semiconductor device 100 according to the first embodiment can be manufactured.

ところで、半導体積層構造20の上のナノダイヤモンドの密度が低い場合、ナノダイヤモンドを核として結晶成長する間に、ダイヤモンドの結晶成長に用いられる水素ガスによって、長時間、半導体積層構造20の表面が水素ガスに晒されてしまう。このため、本実施形態においては、半導体積層構造20の上に、1×10cm−2〜1×1012cm−2の高個数密度のナノダイヤモンド粒子71から構成されるダイヤモンド層70を形成し、半導体積層構造20の表面を略覆う。これにより、半導体積層構造20が水素ガスに晒されることを防ぐことができ、半導体積層構造20のダメージを防ぎ、製造される半導体装置100の特性の低下を抑制することができる。なお、図4では、説明の便宜上、ナノダイヤモンド粒子71の間に隙間が存在するが、平均粒径が5nm以上1μm以下のナノダイヤモンド粒子71が1×10cm−2〜1×1012cm−2の個数密度で設けられると、隣り合うナノダイヤモンド粒子71同士は接触するようになる。また、半導体積層構造20の積層方向で重なり合うナノダイヤモンド粒子71があってもよい。 By the way, when the density of nanodiamonds on the semiconductor laminated structure 20 is low, the surface of the semiconductor laminated structure 20 is hydrogenated for a long time due to hydrogen gas used for crystal growth of diamonds while the nanodiamonds are used as nuclei for crystal growth. You will be exposed to gas. Therefore, in the present embodiment, a diamond layer 70 composed of nanodiamond particles 71 having a high number density of 1 × 10 8 cm- 2 to 1 × 10 12 cm- 2 is formed on the semiconductor laminated structure 20. The surface of the semiconductor laminated structure 20 is substantially covered. As a result, it is possible to prevent the semiconductor laminated structure 20 from being exposed to hydrogen gas, prevent damage to the semiconductor laminated structure 20, and suppress deterioration of the characteristics of the manufactured semiconductor device 100. In FIG. 4, for convenience of explanation, there are gaps between the nanodiamond particles 71, but the nanodiamond particles 71 having an average particle size of 5 nm or more and 1 μm or less are 1 × 10 8 cm -2 to 1 × 10 12 cm. When provided with a number density of -2, adjacent nanodiamond particles 71 come into contact with each other. Further, there may be nanodiamond particles 71 that overlap in the stacking direction of the semiconductor laminated structure 20.

図6は、各々の半導体装置におけるシート抵抗を示す。半導体装置6Aは、図7に示されるように半導体積層構造20等の上にダイヤモンド層が形成されていない半導体装置である。半導体装置6Bは、図1に示されるように、第1実施形態に係る半導体装置100であり、ダイヤモンド層50が形成された半導体装置である。半導体装置6Cは、図8に示されるように、第1ダイヤモンド結晶粒61と同等の大きな複数のダイヤモンド結晶粒81から構成されたダイヤモンド層950が形成された半導体装置である。この半導体装置6Cでは、平均粒径が小さいナノダイヤモンド粒子を設けることなく、CVD法によりダイヤモンド結晶粒81を半導体積層構造20上に成長させ、ダイヤモンド層950を形成してある。 FIG. 6 shows the sheet resistance of each semiconductor device. As shown in FIG. 7, the semiconductor device 6A is a semiconductor device in which a diamond layer is not formed on the semiconductor laminated structure 20 or the like. As shown in FIG. 1, the semiconductor device 6B is the semiconductor device 100 according to the first embodiment, and is a semiconductor device on which the diamond layer 50 is formed. As shown in FIG. 8, the semiconductor device 6C is a semiconductor device in which a diamond layer 950 composed of a plurality of large diamond crystal grains 81 equivalent to the first diamond crystal grains 61 is formed. In this semiconductor device 6C, diamond crystal grains 81 are grown on the semiconductor laminated structure 20 by a CVD method without providing nanodiamond particles having a small average particle size to form a diamond layer 950.

図6に示されるように、半導体装置6Bに示される第1実施形態に係る半導体装置100においては、半導体積層構造20におけるシート抵抗は、半導体装置6Aと同程度であり、シート抵抗の増加が抑制されている。このことから、第1実施形態に係る半導体装置100では、ダイヤモンド層50が形成されていても、ダイヤモンド層50の形成に伴うダメージが半導体積層構造20に生じていないことが確認できる。 As shown in FIG. 6, in the semiconductor device 100 according to the first embodiment shown in the semiconductor device 6B, the sheet resistance in the semiconductor laminated structure 20 is about the same as that of the semiconductor device 6A, and the increase in the sheet resistance is suppressed. Has been done. From this, it can be confirmed that in the semiconductor device 100 according to the first embodiment, even if the diamond layer 50 is formed, the semiconductor laminated structure 20 is not damaged due to the formation of the diamond layer 50.

半導体装置6Cでは、シート抵抗が著しく大きくなっている。これは、ダイヤモンド層950を形成する際に、半導体積層構造20が、長時間水素ガスに晒され、半導体積層構造20がGaの脱離等のダメージを受けるためである。シート抵抗の増加はオン抵抗の増加につながる。 In the semiconductor device 6C, the sheet resistance is remarkably increased. This is because, when the diamond layer 950 is formed, the semiconductor laminated structure 20 is exposed to hydrogen gas for a long time, and the semiconductor laminated structure 20 is damaged such as desorption of Ga. An increase in sheet resistance leads to an increase in on-resistance.

図9は、窒化物半導体層の上に形成された、第1ダイヤモンド結晶粒61及び第2ダイヤモンド結晶粒62を含むダイヤモンド層50の断面走査型電子顕微鏡(scanning electron microscope:SEM)像であり、図10は、図9中の矢印で示すダイヤモンド層50を上面から見たSEM像である。図9及び図10に示されるダイヤモンド層50の形成では、ダイヤモンド層70を形成した後、約7時間の結晶成長を行った。このダイヤモンド層50の厚さは約2.5μmである。図9及び図10に示されるように、ダイヤモンド層50を構成する複数のダイヤモンド結晶粒51の第2面50Bでの平均粒径は、1μm超であることが確認される。 FIG. 9 is a cross-sectional scanning electron microscope (SEM) image of the diamond layer 50 including the first diamond crystal grain 61 and the second diamond crystal grain 62 formed on the nitride semiconductor layer. FIG. 10 is an SEM image of the diamond layer 50 indicated by the arrow in FIG. 9 as viewed from above. In the formation of the diamond layer 50 shown in FIGS. 9 and 10, crystal growth was carried out for about 7 hours after the diamond layer 70 was formed. The thickness of the diamond layer 50 is about 2.5 μm. As shown in FIGS. 9 and 10, it is confirmed that the average particle size of the plurality of diamond crystal grains 51 constituting the diamond layer 50 on the second surface 50B is more than 1 μm.

図11は、ダイヤモンド層70を形成した後、約10分間、ダイヤモンドを結晶成長させた時点でのダイヤモンド層の断面SEM像である。ダイヤモンド層70を構成しているナノダイヤモンド粒子71は、平均粒径が10nm程度であり、SEMでは確認することはできないが、10分間結晶成長させることによりダイヤモンドの結晶粒が大きくなり、SEMにより確認可能となる。図11に示されるように、この状態のダイヤモンドの結晶粒は小さく、その平均粒径は50nm〜100nm程度であるが、長時間結晶成長させることにより、図10に示されるような平均粒径が1μm超のダイヤモンド結晶粒が得られる。 FIG. 11 is a cross-sectional SEM image of the diamond layer at the time when the diamond is crystal-grown for about 10 minutes after the diamond layer 70 is formed. The nanodiamond particles 71 constituting the diamond layer 70 have an average particle size of about 10 nm and cannot be confirmed by SEM. However, the diamond crystal grains become larger by crystal growth for 10 minutes and are confirmed by SEM. It will be possible. As shown in FIG. 11, the crystal grains of diamond in this state are small, and the average particle size thereof is about 50 nm to 100 nm. However, by growing the crystals for a long time, the average particle size as shown in FIG. 10 can be obtained. Diamond crystal grains over 1 μm can be obtained.

(第2実施形態)
次に、第2実施形態に係る半導体装置について説明する。第2実施形態に係る半導体装置200では、図12に示されるように、半導体積層構造20の上に絶縁膜140が形成され、絶縁膜140の上にダイヤモンド層50が形成されている。絶縁膜140の厚さは、例えば0.5nm以上10nm以下である。熱伝導の観点からは、絶縁膜140はない方が好ましい。その一方で、ダイヤモンドの結晶成長の際に、半導体積層構造20が受けるダメージをより一層抑制するために、半導体積層構造20の上に絶縁膜140を成膜し、絶縁膜140の上にダイヤモンド層50を形成してもよい。
(Second Embodiment)
Next, the semiconductor device according to the second embodiment will be described. In the semiconductor device 200 according to the second embodiment, as shown in FIG. 12, the insulating film 140 is formed on the semiconductor laminated structure 20, and the diamond layer 50 is formed on the insulating film 140. The thickness of the insulating film 140 is, for example, 0.5 nm or more and 10 nm or less. From the viewpoint of heat conduction, it is preferable that the insulating film 140 is not provided. On the other hand, in order to further suppress the damage to the semiconductor laminated structure 20 during the crystal growth of diamond, an insulating film 140 is formed on the semiconductor laminated structure 20 and a diamond layer is formed on the insulating film 140. 50 may be formed.

絶縁膜140の材料としては、SiN(窒化シリコン)、SiO(酸化シリコン)、AlN(窒化アルムニウム)、Al(酸化アルミニウム)、HfO(酸化ハフニウム)等が挙げられる。 Examples of the material of the insulating film 140 include SiN (silicon nitride), SiO 2 (silicon oxide), AlN ( aluminium nitride), Al 2 O 3 (aluminum oxide), HfO 2 (hafnium oxide) and the like.

他の構成は、第1実施形態と同様である。 Other configurations are the same as in the first embodiment.

(第3実施形態)
次に、第3実施形態に係る半導体装置について説明する。第3実施形態に係る半導体装置300では、図13に示されるように、基板10の一方の面10aに形成された半導体積層構造20の上にダイヤモンド層50が形成され、他方の面10bに裏面ダイヤモンド層250が形成されている。これにより、より高い放熱効果を得ることができる。裏面ダイヤモンド層250は第2ダイヤモンド層の一例である。
(Third Embodiment)
Next, the semiconductor device according to the third embodiment will be described. In the semiconductor device 300 according to the third embodiment, as shown in FIG. 13, a diamond layer 50 is formed on the semiconductor laminated structure 20 formed on one surface 10a of the substrate 10, and the back surface 10b is formed on the back surface. The diamond layer 250 is formed. Thereby, a higher heat dissipation effect can be obtained. The back surface diamond layer 250 is an example of the second diamond layer.

基板10の裏面となる他方の面10bに形成される裏面ダイヤモンド層250は、多結晶であっても単結晶であってもよい。裏面ダイヤモンド層250は、ダイヤモンド層50と同様に、成長核の形成と結晶成長とにより形成してもよい。裏面ダイヤモンド層250として、単結晶ダイヤモンド又は多結晶ダイヤモンドを面10bに接合してもよい。裏面ダイヤモンド層250の厚さは、好ましくは1μm以上であり、より好ましくは2.5μmである。 The back surface diamond layer 250 formed on the other surface 10b, which is the back surface of the substrate 10, may be polycrystalline or single crystal. The back surface diamond layer 250 may be formed by the formation of growth nuclei and crystal growth, similarly to the diamond layer 50. As the back surface diamond layer 250, a single crystal diamond or a polycrystalline diamond may be bonded to the surface 10b. The thickness of the back surface diamond layer 250 is preferably 1 μm or more, more preferably 2.5 μm.

他の構成は、第1実施形態と同様である。 Other configurations are the same as in the first embodiment.

(第4実施形態)
次に、第4実施形態について説明する。第4実施形態は、HEMTのディスクリートパッケージに関する。図14は、第4実施形態に係るディスクリートパッケージを示す図である。
(Fourth Embodiment)
Next, the fourth embodiment will be described. A fourth embodiment relates to a discrete package of HEMTs. FIG. 14 is a diagram showing a discrete package according to the fourth embodiment.

第4実施形態では、図14に示すように、第1〜第3実施形態のいずれかと同様の構造を備えた半導体装置1210の裏面がはんだ等のダイアタッチ剤1234を用いてランド(ダイパッド)1233に固定されている。また、ドレイン電極108が接続されたドレインパッド1226dに、Alワイヤ等のワイヤ1235dが接続され、ワイヤ1235dの他端が、ランド1233と一体化しているドレインリード1232dに接続されている。ソース電極107に接続されたソースパッド1226sにAlワイヤ等のワイヤ1235sが接続され、ワイヤ1235sの他端がランド1233から独立したソースリード1232sに接続されている。ゲート電極109に接続されたゲートパッド1226gにAlワイヤ等のワイヤ1235gが接続され、ワイヤ1235gの他端がランド1233から独立したゲートリード1232gに接続されている。そして、ゲートリード1232gの一部、ドレインリード1232dの一部及びソースリード1232sの一部が突出するようにして、ランド1233及び半導体装置1210等がモールド樹脂1231によりパッケージングされている。 In the fourth embodiment, as shown in FIG. 14, the back surface of the semiconductor device 1210 having the same structure as that of any one of the first to third embodiments is a land (die pad) 1233 using a die-attaching agent 1234 such as solder. It is fixed to. Further, a wire 1235d such as an Al wire is connected to the drain pad 1226d to which the drain electrode 108 is connected, and the other end of the wire 1235d is connected to the drain lead 1232d integrated with the land 1233. A wire 1235s such as an Al wire is connected to the source pad 1226s connected to the source electrode 107, and the other end of the wire 1235s is connected to a source lead 1232s independent of the land 1233. A wire 1235 g such as an Al wire is connected to a gate pad 1226 g connected to the gate electrode 109, and the other end of the wire 1235 g is connected to a gate lead 1232 g independent of the land 1233. Then, the land 1233, the semiconductor device 1210, and the like are packaged with the mold resin 1231 so that a part of the gate lead 1232g, a part of the drain lead 1232d, and a part of the source lead 1232s project.

このようなディスクリートパッケージは、例えば、次のようにして製造することができる。まず、半導体装置1210をはんだ等のダイアタッチ剤1234を用いてリードフレームのランド1233に固定する。次いで、ワイヤ1235g、1235d及び1235sを用いたボンディングにより、ゲートパッド1226gをリードフレームのゲートリード1232gに接続し、ドレインパッド1226dをリードフレームのドレインリード1232dに接続し、ソースパッド1226sをリードフレームのソースリード1232sに接続する。その後、トランスファーモールド法にてモールド樹脂1231を用いた封止を行う。続いて、リードフレームを切り離す。 Such a discrete package can be manufactured, for example, as follows. First, the semiconductor device 1210 is fixed to the land 1233 of the lead frame using a die attachant 1234 such as solder. Next, the gate pad 1226g is connected to the gate lead 1232g of the lead frame, the drain pad 1226d is connected to the drain lead 1232d of the lead frame, and the source pad 1226s is connected to the source of the lead frame by bonding using the wires 1235g, 1235d and 1235s. Connect to lead 1232s. Then, sealing is performed using the mold resin 1231 by the transfer molding method. Then, the lead frame is separated.

(第5実施形態)
次に、第5実施形態について説明する。第5実施形態は、HEMTを備えたPFC(Power Factor Correction)回路に関する。図15は、第5実施形態に係るPFC回路を示す結線図である。
(Fifth Embodiment)
Next, the fifth embodiment will be described. A fifth embodiment relates to a PFC (Power Factor Correction) circuit including HEMT. FIG. 15 is a wiring diagram showing the PFC circuit according to the fifth embodiment.

PFC回路1250には、スイッチ素子(トランジスタ)1251、ダイオード1252、チョークコイル1253、コンデンサ1254及び1255、ダイオードブリッジ1256、並びに交流電源(AC)1257が設けられている。そして、スイッチ素子1251のドレイン電極と、ダイオード1252のアノード端子及びチョークコイル1253の一端子とが接続されている。スイッチ素子1251のソース電極と、コンデンサ1254の一端子及びコンデンサ1255の一端子とが接続されている。コンデンサ1254の他端子とチョークコイル1253の他端子とが接続されている。コンデンサ1255の他端子とダイオード1252のカソード端子とが接続されている。また、スイッチ素子1251のゲート電極にはゲートドライバが接続されている。コンデンサ1254の両端子間には、ダイオードブリッジ1256を介してAC1257が接続される。コンデンサ1255の両端子間には、直流電源(DC)が接続される。そして、本実施形態では、スイッチ素子1251に、第1〜第3実施形態のいずれかと同様の構造を備えた半導体装置が用いられている。 The PFC circuit 1250 is provided with a switch element (transistor) 1251, a diode 1252, a choke coil 1253, capacitors 1254 and 1255, a diode bridge 1256, and an alternating current power supply (AC) 1257. Then, the drain electrode of the switch element 1251 and the anode terminal of the diode 1252 and one terminal of the choke coil 1253 are connected. The source electrode of the switch element 1251 is connected to one terminal of the capacitor 1254 and one terminal of the capacitor 1255. The other terminal of the capacitor 1254 and the other terminal of the choke coil 1253 are connected. The other terminal of the capacitor 1255 and the cathode terminal of the diode 1252 are connected. A gate driver is connected to the gate electrode of the switch element 1251. AC1257 is connected between both terminals of the capacitor 1254 via a diode bridge 1256. A direct current (DC) is connected between both terminals of the capacitor 1255. Then, in the present embodiment, the switch element 1251 uses a semiconductor device having the same structure as that of any of the first to third embodiments.

PFC回路1250の製造に際しては、例えば、はんだ等を用いて、スイッチ素子1251をダイオード1252及びチョークコイル1253等に接続する。 In manufacturing the PFC circuit 1250, for example, the switch element 1251 is connected to the diode 1252, the choke coil 1253, etc. by using solder or the like.

(第6実施形態)
次に、第6実施形態について説明する。第6実施形態は、サーバ電源に好適な、HEMTを備えた電源装置に関する。図16は、第6実施形態に係る電源装置を示す結線図である。
(Sixth Embodiment)
Next, the sixth embodiment will be described. A sixth embodiment relates to a power supply device including a HEMT, which is suitable for a server power supply. FIG. 16 is a wiring diagram showing a power supply device according to a sixth embodiment.

電源装置には、高圧の一次側回路1261及び低圧の二次側回路1262、並びに一次側回路1261と二次側回路1262との間に配設されるトランス1263が設けられている。 The power supply device is provided with a high-voltage primary circuit 1261 and a low-voltage secondary circuit 1262, and a transformer 1263 disposed between the primary circuit 1261 and the secondary circuit 1262.

一次側回路1261には、第5実施形態に係るPFC回路1250、及びPFC回路1250のコンデンサ1255の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路1260が設けられている。フルブリッジインバータ回路1260には、複数(ここでは4つ)のスイッチ素子1264a、1264b、1264c及び1264dが設けられている。 The primary side circuit 1261 is provided with an inverter circuit connected between both terminals of the PFC circuit 1250 and the capacitor 1255 of the PFC circuit 1250 according to the fifth embodiment, for example, a full bridge inverter circuit 1260. The full-bridge inverter circuit 1260 is provided with a plurality of (four in this case) switch elements 1264a, 1264b, 1264c, and 1264d.

二次側回路1262には、複数(ここでは3つ)のスイッチ素子1265a、1265b及び1265cが設けられている。 The secondary circuit 1262 is provided with a plurality of (three in this case) switch elements 1265a, 1265b, and 1265c.

本実施形態では、一次側回路1261を構成するPFC回路1250のスイッチ素子1251、並びにフルブリッジインバータ回路1260のスイッチ素子1264a、1264b、1264c及び1264dに、第1〜第3実施形態のいずれかと同様の構造を備えた半導体装置が用いられている。一方、二次側回路1262のスイッチ素子1265a、1265b及び1265cには、シリコンを用いた通常のMIS型FET(電界効果トランジスタ)が用いられている。 In the present embodiment, the switch element 1251 of the PFC circuit 1250 constituting the primary side circuit 1261 and the switch elements 1264a, 1264b, 1264c and 1264d of the full bridge inverter circuit 1260 are the same as those of any of the first to third embodiments. A semiconductor device having a structure is used. On the other hand, ordinary MIS type FETs (field effect transistors) using silicon are used for the switch elements 1265a, 1265b and 1265c of the secondary side circuit 1262.

(第7実施形態)
次に、第7実施形態について説明する。第7実施形態は、HEMTを備えた増幅器に関する。図17は、第7実施形態に係る増幅器を示す結線図である。
(7th Embodiment)
Next, the seventh embodiment will be described. A seventh embodiment relates to an amplifier with a HEMT. FIG. 17 is a wiring diagram showing the amplifier according to the seventh embodiment.

増幅器には、ディジタル・プレディストーション回路1271、ミキサー1272a及び1272b、並びにパワーアンプ1273が設けられている。 The amplifier is provided with a digital predistortion circuit 1271, mixers 1272a and 1272b, and a power amplifier 1273.

ディジタル・プレディストーション回路1271は、入力信号の非線形歪みを補償する。ミキサー1272aは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ1273は、第1〜第3実施形態のいずれかと同様の構造を備えた半導体装置を備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー1272bで交流信号とミキシングしてディジタル・プレディストーション回路1271に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。 The digital predistortion circuit 1271 compensates for the non-linear distortion of the input signal. The mixer 1272a mixes the input signal and the AC signal in which the non-linear distortion is compensated. The power amplifier 1273 includes a semiconductor device having a structure similar to that of any one of the first to third embodiments, and amplifies an AC signal and a mixed input signal. In the present embodiment, for example, the output side signal can be mixed with the AC signal by the mixer 1272b and sent to the digital predistortion circuit 1271 by switching the switch. This amplifier can be used as a high frequency amplifier and a high output amplifier. The high frequency amplifier can be used, for example, in a transmitter / receiver for a mobile phone base station, a radar device, and a microwave generator.

以上、好ましい実施形態等について詳説したが、上述した実施形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態等に種々の変形及び置換を加えることができる。 Although the preferred embodiments and the like have been described in detail above, they are not limited to the above-described embodiments and the like, and various modifications and substitutions are made to the above-mentioned embodiments and the like without departing from the scope of claims. Can be added.

以下、本開示の諸態様を付記としてまとめて記載する。 Hereinafter, various aspects of the present disclosure will be described together as an appendix.

(付記1)
半導体積層構造と、
前記半導体積層構造の上に形成され、前記半導体積層構造側の第1面と、前記第1面とは反対側の第2面とを有し、複数のダイヤモンド結晶粒から構成されたダイヤモンド層と、
を有し、
前記複数のダイヤモンド結晶粒の、前記第1面での個数密度は、前記第2面での個数密度よりも高く、
前記複数のダイヤモンド結晶粒の前記第1面での平均粒径は、1μm以下であることを特徴とする半導体装置。
(付記2)
前記複数のダイヤモンド結晶粒の前記第1面での個数密度は、1×10cm−2以上あることを特徴とする付記1に記載の半導体装置。
(付記3)
前記複数のダイヤモンド結晶粒の前記第1面での平均粒径は、5nm以上100nm以下であることを特徴とする付記1又は2に記載の半導体装置。
(付記4)
前記複数のダイヤモンド結晶粒の前記第1面での平均粒径は、5nm以上20nm以下であることを特徴とする付記1乃至3のいずれか1項に記載の半導体装置。
(付記5)
前記ダイヤモンド層の厚さは、1μm以上であることを特徴とする付記1乃至4のいずれか1項に記載の半導体装置。
(付記6)
一方の面に前記半導体積層構造が形成された基板と、
前記基板の他方の面に接触する第2ダイヤモンド層と、
を有することを特徴とする付記1乃至5のいずれか1項に記載の半導体装置。
(付記7)
前記半導体積層構造と前記ダイヤモンド層との間に形成された絶縁膜を有することを特徴とする付記1乃至6のいずれか1項に記載の半導体装置。
(付記8)
前記絶縁膜の厚さは、0.5nm以上10nm以下であることを特徴とする付記7に記載の半導体装置。
(付記9)
前記半導体積層構造は、
窒化物半導体により形成された電子走行層と、
前記電子走行層の上に、窒化物半導体により形成された電子供給層と、
を有し、
前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極を有することを特徴とする付記1乃至8のいずれか1項に記載の半導体装置。
(付記10)
半導体積層構造の上に、前記半導体積層構造側の第1面と、前記第1面とは反対側の第2面とを有し、複数のダイヤモンド結晶粒から構成されたダイヤモンド層を形成する工程を有し、
前記ダイヤモンド層を形成する工程は、
前記半導体積層構造の上に、平均粒径が1μm以下の複数のダイヤモンド粒子を設ける工程と、
前記複数のダイヤモンド粒子の一部を成長核として結晶成長させる工程と、
を有することを特徴とする半導体装置の製造方法。
(付記11)
付記1乃至9のいずれか1項に記載の半導体装置を有することを特徴とする増幅器。
(付記12)
付記1乃至9のいずれか1項に記載の半導体装置を有することを特徴とする電源装置。
(Appendix 1)
Semiconductor laminated structure and
A diamond layer formed on the semiconductor laminated structure, having a first surface on the semiconductor laminated structure side and a second surface on the side opposite to the first surface, and composed of a plurality of diamond crystal grains. ,
Have,
The number density of the plurality of diamond crystal grains on the first surface is higher than the number density on the second surface.
A semiconductor device characterized in that the average particle size of the plurality of diamond crystal grains on the first surface is 1 μm or less.
(Appendix 2)
The semiconductor device according to Appendix 1, wherein the number density of the plurality of diamond crystal grains on the first surface is 1 × 10 8 cm- 2 or more.
(Appendix 3)
The semiconductor device according to Appendix 1 or 2, wherein the average particle size of the plurality of diamond crystal grains on the first surface is 5 nm or more and 100 nm or less.
(Appendix 4)
The semiconductor device according to any one of Supplementary note 1 to 3, wherein the average particle size of the plurality of diamond crystal grains on the first surface is 5 nm or more and 20 nm or less.
(Appendix 5)
The semiconductor device according to any one of Supplementary note 1 to 4, wherein the thickness of the diamond layer is 1 μm or more.
(Appendix 6)
A substrate having the semiconductor laminated structure formed on one surface,
A second diamond layer in contact with the other surface of the substrate,
The semiconductor device according to any one of Supplementary note 1 to 5, wherein the semiconductor device has.
(Appendix 7)
The semiconductor device according to any one of Supplementary note 1 to 6, further comprising an insulating film formed between the semiconductor laminated structure and the diamond layer.
(Appendix 8)
The semiconductor device according to Appendix 7, wherein the thickness of the insulating film is 0.5 nm or more and 10 nm or less.
(Appendix 9)
The semiconductor laminated structure is
An electron traveling layer formed of a nitride semiconductor and
An electron supply layer formed of a nitride semiconductor on the electron traveling layer,
Have,
The semiconductor device according to any one of Supplementary note 1 to 8, further comprising a gate electrode, a source electrode, and a drain electrode formed on the electron supply layer.
(Appendix 10)
A step of forming a diamond layer composed of a plurality of diamond crystal grains having a first surface on the semiconductor laminated structure side and a second surface on the side opposite to the first surface on the semiconductor laminated structure. Have,
The step of forming the diamond layer is
A step of providing a plurality of diamond particles having an average particle size of 1 μm or less on the semiconductor laminated structure, and
A step of crystal growth using a part of the plurality of diamond particles as growth nuclei,
A method for manufacturing a semiconductor device.
(Appendix 11)
An amplifier comprising the semiconductor device according to any one of Supplementary notes 1 to 9.
(Appendix 12)
A power supply device comprising the semiconductor device according to any one of Supplementary notes 1 to 9.

10:基板
20:半導体積層構造
50:ダイヤモンド層
50A:第1面
50B:第2面
51:ダイヤモンド結晶粒
61:第1ダイヤモンド結晶粒
61A:第3面
61B:第4面
62:第2ダイヤモンド結晶粒
62A:面
70:ダイヤモンド層
71:ナノダイヤモンド粒子
81:ダイヤモンド結晶粒
100、200、300:半導体装置
140:絶縁膜
250:裏面ダイヤモンド層
10: Substrate 20: Semiconductor laminated structure 50: Diamond layer 50A: First surface 50B: Second surface 51: Diamond crystal grains 61: First diamond crystal grains 61A: Third surface 61B: Fourth surface 62: Second diamond crystal Grain 62A: Surface 70: Diamond layer 71: Nano diamond particle 81: Diamond crystal grain 100, 200, 300: Semiconductor device 140: Insulation film 250: Back surface diamond layer

Claims (5)

半導体積層構造と、
前記半導体積層構造の上に形成され、前記半導体積層構造側の第1面と、前記第1面とは反対側の第2面とを有し、複数のダイヤモンド結晶粒から構成されたダイヤモンド層と、
を有し、
前記複数のダイヤモンド結晶粒の、前記第1面での個数密度は、前記第2面での個数密度よりも高く、
前記複数のダイヤモンド結晶粒の前記第1面での平均粒径は、1μm以下であることを特徴とする半導体装置。
Semiconductor laminated structure and
A diamond layer formed on the semiconductor laminated structure, having a first surface on the semiconductor laminated structure side and a second surface on the side opposite to the first surface, and composed of a plurality of diamond crystal grains. ,
Have,
The number density of the plurality of diamond crystal grains on the first surface is higher than the number density on the second surface.
A semiconductor device characterized in that the average particle size of the plurality of diamond crystal grains on the first surface is 1 μm or less.
前記複数のダイヤモンド結晶粒の前記第1面での個数密度は、1×10cm−2以上あることを特徴とする請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein the number density of the plurality of diamond crystal grains on the first surface is 1 × 10 8 cm- 2 or more. 一方の面に前記半導体積層構造が形成された基板と、
前記基板の他方の面に接触する第2ダイヤモンド層と、
を有することを特徴とする請求項1又は2に記載の半導体装置。
A substrate having the semiconductor laminated structure formed on one surface,
A second diamond layer in contact with the other surface of the substrate,
The semiconductor device according to claim 1 or 2, wherein the semiconductor device has.
前記半導体積層構造と前記ダイヤモンド層との間に形成された絶縁膜を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, further comprising an insulating film formed between the semiconductor laminated structure and the diamond layer. 前記半導体積層構造は、
窒化物半導体により形成された電子走行層と、
前記電子走行層の上に、窒化物半導体により形成された電子供給層と、
を有し、
前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極を有することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
The semiconductor laminated structure is
An electron traveling layer formed of a nitride semiconductor and
An electron supply layer formed of a nitride semiconductor on the electron traveling layer,
Have,
The semiconductor device according to any one of claims 1 to 4, further comprising a gate electrode, a source electrode, and a drain electrode formed on the electron supply layer.
JP2020082006A 2020-05-07 2020-05-07 Semiconductor Device Active JP7571390B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020082006A JP7571390B2 (en) 2020-05-07 2020-05-07 Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020082006A JP7571390B2 (en) 2020-05-07 2020-05-07 Semiconductor Device

Publications (2)

Publication Number Publication Date
JP2021177509A true JP2021177509A (en) 2021-11-11
JP7571390B2 JP7571390B2 (en) 2024-10-23

Family

ID=78409575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020082006A Active JP7571390B2 (en) 2020-05-07 2020-05-07 Semiconductor Device

Country Status (1)

Country Link
JP (1) JP7571390B2 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05148089A (en) * 1991-12-03 1993-06-15 Sumitomo Electric Ind Ltd Diamond film for cutting tool
JPH05339730A (en) * 1992-06-04 1993-12-21 Fujitsu Ltd Forming method of diamond coating film
JPH1081586A (en) * 1996-09-03 1998-03-31 Sumitomo Electric Ind Ltd Gas phase synthetic diamond and method for producing the same
JP2007157829A (en) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd Semiconductor device
JP2016096318A (en) * 2014-11-17 2016-05-26 株式会社東芝 Semiconductor device
JP2018049868A (en) * 2016-09-20 2018-03-29 住友電気工業株式会社 Semiconductor laminated structure and semiconductor device
JP2019019044A (en) * 2017-07-21 2019-02-07 株式会社Sumco Production method of diamond laminated silicon wafer, and diamond laminated silicon wafer
JP2019071339A (en) * 2017-10-06 2019-05-09 富士通株式会社 Semiconductor device and method for manufacturing semiconductor device
WO2019130546A1 (en) * 2017-12-28 2019-07-04 三菱電機株式会社 Nitride semiconductor device and method for producing same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05148089A (en) * 1991-12-03 1993-06-15 Sumitomo Electric Ind Ltd Diamond film for cutting tool
JPH05339730A (en) * 1992-06-04 1993-12-21 Fujitsu Ltd Forming method of diamond coating film
JPH1081586A (en) * 1996-09-03 1998-03-31 Sumitomo Electric Ind Ltd Gas phase synthetic diamond and method for producing the same
JP2007157829A (en) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd Semiconductor device
JP2016096318A (en) * 2014-11-17 2016-05-26 株式会社東芝 Semiconductor device
JP2018049868A (en) * 2016-09-20 2018-03-29 住友電気工業株式会社 Semiconductor laminated structure and semiconductor device
JP2019019044A (en) * 2017-07-21 2019-02-07 株式会社Sumco Production method of diamond laminated silicon wafer, and diamond laminated silicon wafer
JP2019071339A (en) * 2017-10-06 2019-05-09 富士通株式会社 Semiconductor device and method for manufacturing semiconductor device
WO2019130546A1 (en) * 2017-12-28 2019-07-04 三菱電機株式会社 Nitride semiconductor device and method for producing same

Also Published As

Publication number Publication date
JP7571390B2 (en) 2024-10-23

Similar Documents

Publication Publication Date Title
CN103715245B (en) Semiconductor device
CN103035698B (en) Semiconductor device
CN103715246B (en) Semiconductor device
US8962409B2 (en) Semiconductor device and fabrication method
US8878248B2 (en) Semiconductor device and fabrication method
TWI485850B (en) Compound semiconductor device and method of manufacturing same
US20130257539A1 (en) Compound semiconductor device and method for manufacturing the same
JP7019942B2 (en) Compound semiconductor substrate and its manufacturing method, compound semiconductor device and its manufacturing method, power supply device, high output amplifier
CN103715242A (en) Semiconductor apparatus
US10964805B2 (en) Compound semiconductor device
JP2015070064A (en) Semiconductor device and manufacturing method of semiconductor device
JP6930229B2 (en) Manufacturing method of semiconductor devices
JP7099255B2 (en) Compound semiconductor equipment, high frequency amplifier and power supply equipment
JP2016207818A (en) Compound semiconductor device and method of manufacturing the same
JP6819318B2 (en) Manufacturing methods for semiconductor devices, semiconductor integrated circuits, and semiconductor devices
JP7594176B2 (en) Semiconductor device, manufacturing method thereof, and electronic device
US11923447B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic device
US20130076442A1 (en) Compound semiconductor device and method of manufacturing the same
JP2017168862A (en) Semiconductor device
JP7571390B2 (en) Semiconductor Device
JP7714997B2 (en) Semiconductor device, power supply device and amplifier using the same, and method for manufacturing the semiconductor device
JP2021145049A (en) Semiconductor device
WO2024171609A1 (en) Semiconductor device, semiconductor device manufacturing method, and electronic device
JP2025150277A (en) Semiconductor Devices
JP2022016951A (en) Semiconductor device

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20200602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240923

R150 Certificate of patent or registration of utility model

Ref document number: 7571390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150