JP2021174733A - Circuit board module, connection system, and circuit board - Google Patents
Circuit board module, connection system, and circuit board Download PDFInfo
- Publication number
- JP2021174733A JP2021174733A JP2020079592A JP2020079592A JP2021174733A JP 2021174733 A JP2021174733 A JP 2021174733A JP 2020079592 A JP2020079592 A JP 2020079592A JP 2020079592 A JP2020079592 A JP 2020079592A JP 2021174733 A JP2021174733 A JP 2021174733A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electrically connected
- substrate
- line
- footprint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
【課題】信号伝送用の第1端子における通信品質を改善させる。【解決手段】基板モジュール(第1基板モジュールM1)は、第1端子4Tと、第2端子4Pと、基板150と、を備える。第1端子4Tは、信号を伝送する。第2端子4Pは、電力を伝送する又は第1端子4Tが伝送する信号よりも低周波の信号を伝送する。基板150は、グランドパターンGND3と、第2線路126と、容量部(拡大部127)と、を有する。第2線路126は、第2端子4Pに電気的に接続されている。容量部は、グランドパターンGND3の電位との間で静電容量を形成する。容量部は、第2線路126に電気的に接続されている。【選択図】図2The present invention improves communication quality at a first terminal for signal transmission. A board module (first board module M1) includes a first terminal 4T, a second terminal 4P, and a board 150. The first terminal 4T transmits a signal. The second terminal 4P transmits power or a signal having a lower frequency than the signal transmitted by the first terminal 4T. The substrate 150 includes a ground pattern GND3, a second line 126, and a capacitive section (enlarged section 127). The second line 126 is electrically connected to the second terminal 4P. The capacitor portion forms a capacitance with the potential of the ground pattern GND3. The capacitor section is electrically connected to the second line 126. [Selection diagram] Figure 2
Description
本開示は一般に基板モジュール、接続システム及び基板に関し、より詳細には、信号伝送用の端子を備える基板モジュール、この基板モジュールを備える接続システム、及び、この基板モジュールに用いられる基板に関する。 The present disclosure generally relates to a board module, a connection system and a board, and more particularly to a board module including a terminal for signal transmission, a connection system including the board module, and a board used for the board module.
特許文献1には、コネクタ及びコネクタを覆うシールドカバーが記載されている。コネクタは、第1の回路基板に装着されたソケットと第2の回路基板に装着されたヘッダとを嵌合することで、第1の回路基板と第2の回路基板とを電気的に接続する。シールドカバーは、第1の回路基板および第2の回路基板のいずれか一方の回路基板に形成された係合部に係合する。コネクタは、一方向に配列された複数のコンタクトを備えている。
しかしながら、特許文献1に記載されたようなコネクタでは、複数のコンタクト(第1端子及び第2端子)間でノイズの伝搬が起きることがあり、これにより、通信品質が劣化する可能性があった。
However, in a connector as described in
本開示は、信号伝送用の第1端子における通信品質を改善させることができる基板モジュール、接続システム及び基板を提供することを目的とする。 It is an object of the present disclosure to provide a substrate module, a connection system and a substrate capable of improving the communication quality at the first terminal for signal transmission.
本開示の一態様に係る基板モジュールは、第1端子と、第2端子と、基板と、を備える。前記第1端子は、信号を伝送する。前記第2端子は、電力を伝送する又は前記第1端子が伝送する信号よりも低周波の信号を伝送する。前記基板は、前記第1端子及び前記第2端子に電気的に接続されている。前記基板は、第1フットプリントと、第2フットプリントと、グランドパターンと、第1ビアと、第2ビアと、第1ビアパッドと、第2ビアパッドと、第1線路と、第2線路と、容量部と、を有する。前記第1フットプリントは、前記第1端子に電気的に接続されている。前記第2フットプリントは、前記第2端子に電気的に接続されている。前記第1ビアは、前記第1フットプリントに電気的に接続されている。前記第2ビアは、前記第2フットプリントに電気的に接続されている。前記第1ビアパッドは、前記第1ビアを介して前記第1フットプリントに電気的に接続されている。前記第2ビアパッドは、前記第2ビアを介して前記第2フットプリントに電気的に接続されている。前記第1線路は、前記第1ビアパッドに電気的に接続されている。前記第2線路は、前記グランドパターンと電位が異なる。前記第2線路は、前記第2ビアパッドに電気的に接続されている。前記容量部は、前記グランドパターンの電位との間で静電容量を形成する。前記容量部は、前記第2線路に電気的に接続されている。 The substrate module according to one aspect of the present disclosure includes a first terminal, a second terminal, and a substrate. The first terminal transmits a signal. The second terminal transmits power or transmits a signal having a lower frequency than the signal transmitted by the first terminal. The substrate is electrically connected to the first terminal and the second terminal. The substrate has a first footprint, a second footprint, a ground pattern, a first via, a second via, a first via pad, a second via pad, a first line, a second line, and the like. It has a capacitance part and. The first footprint is electrically connected to the first terminal. The second footprint is electrically connected to the second terminal. The first via is electrically connected to the first footprint. The second via is electrically connected to the second footprint. The first via pad is electrically connected to the first footprint via the first via. The second via pad is electrically connected to the second footprint via the second via. The first line is electrically connected to the first via pad. The potential of the second line is different from that of the ground pattern. The second line is electrically connected to the second via pad. The capacitance portion forms a capacitance with the potential of the ground pattern. The capacitance section is electrically connected to the second line.
本開示の一態様に係る接続システムは、前記基板モジュールと、相手側基板モジュールと、を備える。前記相手側基板モジュールは、相手側第1端子と、相手側第2端子と、相手側基板と、を備える。前記相手側第1端子は、前記基板モジュールの前記第1端子に電気的に接続される。前記相手側第1端子は、信号を伝送する。前記相手側第2端子は、前記基板モジュールの前記第2端子に電気的に接続される。前記相手側第2端子は、電力を伝送する又は前記相手側第1端子が伝送する信号よりも低周波の信号を伝送する。前記相手側基板は、前記相手側第1端子及び前記相手側第2端子に電気的に接続されている。 The connection system according to one aspect of the present disclosure includes the board module and the mating board module. The mating board module includes a mating side first terminal, a mating side second terminal, and a mating side board. The mating first terminal is electrically connected to the first terminal of the board module. The other-side first terminal transmits a signal. The mating second terminal is electrically connected to the second terminal of the board module. The other-side second terminal transmits power or transmits a signal having a lower frequency than the signal transmitted by the other-side first terminal. The mating board is electrically connected to the mating first terminal and the mating second terminal.
本開示の一態様に係る基板は、前記基板モジュールに、前記基板として用いられる。 The substrate according to one aspect of the present disclosure is used in the substrate module as the substrate.
本開示は、信号伝送用の第1端子における通信品質を改善させることができるという利点がある。 The present disclosure has an advantage that the communication quality in the first terminal for signal transmission can be improved.
(実施形態1)
(1)概要
以下、実施形態1に係る基板モジュール、接続システム及び基板について、図面を用いて説明する。ただし、下記の実施形態は、本開示の様々な実施形態の1つに過ぎない。下記の実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。また、下記の実施形態において説明する各図は、模式的な図であり、図中の各構成要素の大きさ及び厚さそれぞれの比が必ずしも実際の寸法比を反映しているとは限らない。
(Embodiment 1)
(1) Outline Hereinafter, the substrate module, the connection system, and the substrate according to the first embodiment will be described with reference to the drawings. However, the following embodiments are only one of the various embodiments of the present disclosure. The following embodiments can be variously modified according to the design and the like as long as the object of the present disclosure can be achieved. Further, each figure described in the following embodiment is a schematic view, and the ratio of the size and the thickness of each component in the figure does not necessarily reflect the actual dimensional ratio. ..
図1に示すように、接続システム100は、第1基板モジュールM1と、第2基板モジュールM2と、を備える。第1基板モジュールM1は、第1コネクタ(ソケットS1)と、第1基板(基板150)と、を備える。第2基板モジュールM2は、第2コネクタ(ヘッダH1)と、第2基板(基板550)と、を備える。以下の説明では、第1コネクタを「ソケットS1」とも称し、第2コネクタを「ヘッダH1」とも称す。ソケットS1は、基板150に取り付けられている。ソケットS1は、複数の端子4として、複数(図1では2つ)の第1端子4Tと、複数(図1では6つ)の第2端子4Pと、を有する。ヘッダH1は、基板550に取り付けられている。ヘッダH1は、複数の端子8として、複数(図1では2つ)の第1端子8Tと、複数(図1では6つ)の第2端子8Pと、を有する。ソケットS1は、ヘッダH1に接続される(図15参照)。このとき、ソケットS1の各第1端子4Tが、ヘッダH1の各第1端子8Tに電気的に接続され、ソケットS1の各第2端子4Pが、ヘッダH1の各第2端子8Pに電気的に接続される。ソケットS1から見て、ヘッダH1は、ソケットS1に接続される「相手側コネクタ」である。逆に、ヘッダH1から見て、ソケットS1は、ヘッダH1に接続される「相手側コネクタ」である。すなわち、接続システム100は、コネクタ(ソケットS1又はヘッダH1)と、相手側コネクタと、を備える。また、第1基板モジュールM1から見て、第2基板モジュールM2は、第1基板モジュールM1に接続される「相手側基板モジュール」である。逆に、第2基板モジュールM2から見て、第1基板モジュールM1は、第2基板モジュールM2に接続される「相手側基板モジュール」である。すなわち、接続システム100は、基板モジュール(第1基板モジュールM1又は第2基板モジュールM2)と、相手側基板モジュールと、を備える。
As shown in FIG. 1, the
以下では、第1基板モジュールM1及び第2基板モジュールM2のうち、第1基板モジュールM1を基板モジュールとし、第2基板モジュールM2を相手側基板モジュールとして説明する。図1、図2に示すように、本実施形態の基板モジュール(第1基板モジュールM1)は、第1端子4Tと、第2端子4Pと、基板150と、を備える。第1端子4Tは、信号を伝送する。第2端子4Pは、電力を伝送する又は第1端子4Tが伝送する信号よりも低周波の信号を伝送する。基板150は、第1端子4T及び第2端子4Pに電気的に接続されている。基板150は、第1フットプリント113と、第2フットプリント123と、グランドパターンGND3と、第1ビア114と、第2ビア124と、第1ビアパッド115と、第2ビアパッド125と、第1線路116と、第2線路126と、容量部(拡大部127)と、を有する。第1フットプリント113は、第1端子4Tに電気的に接続されている。具体的には、第1フットプリント113は、半田等を介して第1端子4Tに電気的に接続されている。第2フットプリント123は、第2端子4Pに電気的に接続されている。具体的には、第2フットプリント123は、半田等を介して第2端子4Pに電気的に接続されている。第1ビア114は、第1フットプリント113に電気的に接続されている。具体的には、第1ビア114は、基板150上に形成されたパターン等を介して第1フットプリント113に電気的に接続されている。第2ビア124は、第2フットプリント123に電気的に接続されている。具体的には、第2ビア124は、基板150上に形成されたパターン等を介して第2フットプリント123に電気的に接続されている。第1ビアパッド115は、第1ビア114を介して第1フットプリント113に電気的に接続されている。第2ビアパッド125は、第2ビア124を介して第2フットプリント123に電気的に接続されている。第1線路116は、第1ビアパッド115に電気的に接続されている。第2線路126は、グランドパターンGND3と電位が異なる。第2線路126は、第2ビアパッド125に電気的に接続されている。容量部(拡大部127)は、グランドパターンGND3の電位との間で静電容量を形成する。容量部(拡大部127)は、第2線路126に電気的に接続されている。
Hereinafter, among the first board module M1 and the second board module M2, the first board module M1 will be referred to as a board module, and the second board module M2 will be described as a mating board module. As shown in FIGS. 1 and 2, the substrate module (first substrate module M1) of the present embodiment includes a
上記の構成によれば、容量部(拡大部127)とグランドパターンGND3の電位との間に静電容量が形成される。そのため、容量部(拡大部127)が無い場合と比較して、第2端子4Pと相手側モジュールの第2端子8Pを接続したときに発生する共振を抑制し、1つの第1端子4Tとその他の第1端子4Tとの間のクロストークによる通信品質の劣化を低減できる。さらに、第1端子4Tから第2端子4Pへのクロストークを低減することによる第1端子4Tの通信品質の劣化の低減と同時に、第2端子4Pから第2線路126へ漏出するノイズ量低減による、電磁ノイズ放射の低減も可能となる。容量部(拡大部127)は、例えば、第2線路126等の配線長に起因する共振を低減させる。
According to the above configuration, a capacitance is formed between the capacitance portion (enlarged portion 127) and the potential of the ground pattern GND3. Therefore, as compared with the case where there is no capacitance part (enlarged part 127), the resonance generated when the
第2基板モジュールM2は、第1基板モジュールM1が備える構成と同様の構成を備えている。つまり、図1、図7に示すように、相手側基板モジュール(第2基板モジュールM2)は、相手側第1端子8Tと、相手側第2端子8Pと、相手側基板550と、を備える。相手側第1端子8Tは、基板モジュールの第1端子4Tに電気的に接続される。相手側第1端子8Tは、信号を伝送する。相手側第2端子8Pは、基板モジュールの第2端子4Pに電気的に接続される。相手側第2端子8Pは、電力を伝送する又は相手側第1端子8Tが伝送する信号よりも低周波の信号を伝送する。相手側基板550は、相手側第1端子8T及び相手側第2端子8Pに電気的に接続されている。
The second substrate module M2 has the same configuration as that of the first substrate module M1. That is, as shown in FIGS. 1 and 7, the mating board module (second board module M2) includes a mating side first terminal 8T, a mating side
さらに、相手側基板モジュール(第2基板モジュールM2)の相手側基板550は、相手側第1フットプリント513と、相手側第2フットプリント523と、相手側グランドパターンGND3と、相手側第1ビア514と、相手側第2ビア524と、相手側第1ビアパッド515と、相手側第2ビアパッド525と、相手側第1線路516と、相手側第2線路526と、相手側容量部(拡大部527)と、を有する。相手側第1フットプリント513は、相手側第1端子8Tに電気的に接続されている。具体的には、相手側第1フットプリント513は、半田等を介して相手側第1端子8Tに電気的に接続されている。相手側第2フットプリント523は、相手側第2端子8Pに電気的に接続されている。具体的には、相手側第2フットプリント523は、半田等を介して相手側第2端子8Pに電気的に接続されている。相手側第1ビア514は、相手側第1フットプリント513に電気的に接続されている。具体的には、相手側第1ビア514は、相手側基板550上に形成されたパターン等を介して相手側第1フットプリント513に電気的に接続されている。相手側第2ビア524は、相手側第2フットプリント523に電気的に接続されている。具体的には、相手側第2ビア524は、相手側基板550上に形成されたパターン等を介して相手側第2フットプリント523に電気的に接続されている。相手側第1ビアパッド515は、相手側第1ビア514を介して相手側第1フットプリント513に電気的に接続されている。相手側第2ビアパッド525は、相手側第2ビア524を介して相手側第2フットプリント523に電気的に接続されている。相手側第1線路516は、相手側第1ビアパッド515に電気的に接続されている。相手側第2線路526は、相手側グランドパターンGND3と電位が異なる。相手側第2線路526は、相手側第2ビアパッド525に電気的に接続されている。相手側容量部(拡大部527)は、相手側グランドパターンGND3の電位との間で静電容量を形成する。相手側容量部(拡大部527)は、相手側第2線路526に電気的に接続されている。
Further, the
すなわち、基板モジュールと相手側基板モジュールとの両方に容量部が設けられている。そのため、基板モジュールと相手側基板モジュールとのうち一方のみに容量部が設けられている場合と比較して、第2端子4P、8Pにおいて共振が起きる可能性を低減できる。
That is, capacitance portions are provided on both the substrate module and the mating substrate module. Therefore, the possibility of resonance at the
第1基板モジュールM1の容量部は、拡大部127を含む。本実施形態の容量部は、拡大部127のみからなる。拡大部127は、基板150の厚さ方向においてグランドパターンGND3の少なくとも一部と重なる。拡大部127は、第2線路126に電気的に接続されている。拡大部127は、導電性を有する。
The capacitance portion of the first substrate module M1 includes an
第2基板モジュールM2の相手側容量部は、拡大部527を含む。本実施形態の相手側容量部は、拡大部527のみからなる。拡大部527は、相手側基板550の厚さ方向において相手側グランドパターンGND3の少なくとも一部と重なる。拡大部527は、相手側第2線路526に電気的に接続されている。拡大部527は、導電性を有する。
The mating capacity portion of the second substrate module M2 includes an
基板150(又は550)は、基板モジュール(第1基板モジュールM1又は第2基板モジュールM2)に用いられる。基板150及び550はそれぞれ、ソケットS1又はヘッダH1とは独立して提供されてもよいし、ソケットS1及びヘッダH1のうち少なくとも一方と共に提供されてもよい。
The substrate 150 (or 550) is used for a substrate module (first substrate module M1 or second substrate module M2). The
なお、図1等の各図では、基板150、550の各々のうち一部の面積を占める領域のみを図示しており、実際の基板150、550はより大きい面積を有する。
In each drawing such as FIG. 1, only a region occupying a part of each of the
(2)詳細
以下、本実施形態に係る基板モジュール(第1基板モジュールM1及び第2基板モジュールM2)について、図1〜図16を参照して詳細に説明する。
(2) Details Hereinafter, the substrate modules (first substrate module M1 and second substrate module M2) according to the present embodiment will be described in detail with reference to FIGS. 1 to 16.
以下、特に断りがない限り、ソケットS1及びヘッダH1が互いに接続又は分離される方向を上下方向(「第1方向」ともいう)とし、ソケットS1から見てヘッダH1側を上方として説明する。また、上下方向と直交する方向であってソケットS1のハウジング2の長手方向を前後方向(「第2方向」ともいう)として説明する。また、上下方向及び前後方向の両方と直交する方向、すなわちハウジング2の短手方向を左右方向(「第3方向」ともいう)として説明する。つまり、図3等において、「上」、「下」、「前」、「後」、「左」、「右」の矢印で示す通りに上、下、前、後、左、右の各方向を規定する。ただし、これらの方向はソケットS1及びヘッダH1の使用方向を規定する趣旨ではない。また、図面中の各方向を示す矢印は説明のために表記しているに過ぎず、実体を伴わない。
Hereinafter, unless otherwise specified, the direction in which the socket S1 and the header H1 are connected or separated from each other is defined as the vertical direction (also referred to as the “first direction”), and the header H1 side as viewed from the socket S1 will be described as upward. Further, a direction orthogonal to the vertical direction and a longitudinal direction of the
コネクタ及び相手側コネクタは、第1方向において少なくとも一方が他方に向かって移動することで互いに接続される。本実施形態では、ソケットS1がヘッダH1の下に配置され、ソケットS1が上に移動することと、ヘッダH1が下に移動することと、のうち少なくとも一方が行われることで、ソケットS1とヘッダH1とが互いに接続される。そのため、「コネクタ及び相手側コネクタの非接続状態から接続状態への移行に際して相手側コネクタ側」とは、ソケットS1をコネクタとする場合は上側を意味し、ヘッダH1をコネクタとする場合は下側を意味する。 The connector and the mating connector are connected to each other by moving at least one toward the other in the first direction. In the present embodiment, the socket S1 is arranged below the header H1, and the socket S1 and the header are moved by at least one of the movement of the socket S1 up and the movement of the header H1 down. H1 and H1 are connected to each other. Therefore, "the other side connector side when shifting from the non-connected state of the connector and the other side connector to the connected state" means the upper side when the socket S1 is used as a connector, and the lower side when the header H1 is used as a connector. Means.
本実施形態のソケットS1及びヘッダH1はそれぞれ、例えばプリント配線板又はフレキシブルプリント配線板等の基板150又は550(図13参照)に取り付けられる。ソケットS1及びヘッダH1は、例えばスマートフォン等の携帯端末に搭載されている複数の基板の間を電気的に接続するために用いられる。もちろん、ソケットS1及びヘッダH1の用途を限定する趣旨ではなく、ソケットS1及びヘッダH1は、携帯端末以外の例えばカメラモジュール等の電子機器に用いられてもよい。また、ソケットS1及びヘッダH1の用途は、複数の基板の間を電気的に接続する用途に限られず、例えば基板とディスプレイとの間や、基板とバッテリとの間など、複数の部品の間を電気的に接続する用途であればよい。
The socket S1 and the header H1 of the present embodiment are attached to a
基板150、550にはそれぞれ、複数の回路部品(例えば、キャパシタ、インダクタ、抵抗及びIC等)が実装されている。基板150、550をソケットS1及びヘッダH1を介して電気的に接続し、複数の回路部品を用いた回路を形成することができる。
A plurality of circuit components (for example, capacitors, inductors, resistors, ICs, etc.) are mounted on the
(2.1)第1基板モジュールの基板
第1基板モジュールM1の基板150の平面視形状は、長方形状である。なお、基板150の平面視形状は、他の形状でもよく、例えば、L字状であってもよい。
(2.1) Board of First Board Module The plan view shape of the
基板150は、3層以上の層を有する積層基板である。図2に示すように、基板150は、基材160を有する。基材160は、第1基材161、第2基材162及び第3基材163を含む。第1基材161、第2基材162及び第3基材163は、上下方向に重なっている。第2基材162は、第1基材161と第3基材163との間に挟まれている。第1基材161は、ソケットS1に接している。
The
基板150は、少なくとも第1層LA1と、第2層LA2と、第3層LA3と、を含む。第1層LA1は、第1基材161の上面である。第2層LA2は、第2基材162の上面である。第3層LA3は、第3基材163の上面である。第1層LA1、第2層LA2及び第3層LA3は、上下方向に重なっている。第1層LA1、第2層LA2及び第3層LA3のうち、第1層LA1が最もソケットS1に近く、第2層LA2が2番目にソケットS1に近く、第3層LA3が最もソケットS1から遠い。第1層LA1は、ソケットS1に接している。
The
基板150は、複数の導体を更に有する。複数の導体は、例えば、銅箔又は半田である。複数の導体は、基材160の表面及び内部に設けられている。基板150は、複数の導体の少なくとも一部として、複数の導体180、2つの第1フットプリント113、6つの第2フットプリント123、複数のグランドパターンGND1〜GND3、2つの第1ビア114及び6つ(図2では1つのみを図示)の第2ビア124を有する。さらに、基板150は、複数の導体の少なくとも一部として、2つの第1ビアパッド115、6つ(図2では1つのみを図示)の第2ビアパッド125、2つの第1線路116、6つ(図2では1つのみを図示)の第2線路126及び6つ(図2では1つのみを図示)の拡大部127を有する。
The
図4では、導体180、第1フットプリント113及び第2フットプリント123が設けられる領域を2点鎖線により図示している。導体180は、静電シールド(後述の外側シールド1及び2つの内側シールド3)をグランドパターンGND1に電気的に接続している。具体的には、静電シールドは、導体180の一部を構成する半田等を介してグランドパターンGND1に電気的に接続されている。第1フットプリント113は、第1端子4Tに電気的に接続されている。具体的には、第1フットプリント113は、半田等を介して第1端子4Tに電気的に接続されている。第2フットプリント123は、第2端子4Pに電気的に接続されている。具体的には、第2フットプリント123は、半田等を介して第2端子4Pに電気的に接続されている。
In FIG. 4, the region where the
グランドパターンは、第1層LA1と、第2層LA2と、第3層LA3と、にそれぞれ設けられている。本明細書では、第1層LA1のグランドパターンをGND1、第2層LA2のグランドパターンをGND2、第3層LA3のグランドパターンをGND3と称す。グランドパターンGND3は、第3層LA3の略全面に設けられている。グランドパターンGND1〜GND3は、複数のビアを介して互いに電気的に接続されている。 The ground pattern is provided on the first layer LA1, the second layer LA2, and the third layer LA3, respectively. In the present specification, the ground pattern of the first layer LA1 is referred to as GND1, the ground pattern of the second layer LA2 is referred to as GND2, and the ground pattern of the third layer LA3 is referred to as GND3. The ground pattern GND3 is provided on substantially the entire surface of the third layer LA3. The ground patterns GND1 to GND3 are electrically connected to each other via a plurality of vias.
第1層LA1は、複数の導体180、2つの第1フットプリント113、6つの第2フットプリント123及びグランドパターンGND1を有する。
The first layer LA1 has a plurality of
2つの第1端子4Tは、基板150の長手方向において互いに距離をあけて配置されている。2つの第1端子4Tに対応して、これに電気的に接続された2つの第1フットプリント113が設けられている。2つの第1フットプリント113は、基板150の長手方向において互いに距離をあけて配置されている。2つの第1フットプリント113に対応して、これに電気的に接続された2つの第1ビア114が設けられている。
The two
2つの第1端子4Tの各々は、対応する第1フットプリント113、第1ビア114及び第1ビアパッド115を介して、第1線路116に電気的に接続されている。
Each of the two
各第1ビア114は、第1層LA1と第2層LA2とに亘って設けられている。第2層LA2は、2つの第1ビアパッド115と、2つの第1線路116と、を有する。各第1ビア114は、対応する第1フットプリント113と第1ビアパッド115とを電気的に接続している。各第1ビアパッド115は、対応する第1線路116に電気的に接続されている。各第1線路116は、基板150の短手方向に沿って第1ビアパッド115から引き出されている。各第1線路116は、第1基板モジュールM1の外部の回路に電気的に接続される。
Each first via 114 is provided over the first layer LA1 and the second layer LA2. The second layer LA2 has two first via
基板150の厚さ方向から見て、6つの第2端子4Pは、2つの第1端子4Tの間に配置されている。より詳細には、6つの第2端子4Pは、基板150の長手方向において2つの第1端子4Tの間に配置されている。6つの第2端子4Pに対応して、これに電気的に接続された6つの第2フットプリント123が設けられている。6つの第2フットプリント123は、基板150の長手方向において2つの第1フットプリント113の間の位置に配置されている。6つの第2フットプリント123に対応して、これに電気的に接続された6つの第2ビア124が設けられている。
Seen from the thickness direction of the
ただし、図2では、6つの第2ビア124のうち1つのみを図示している。また、同様に、図2では、6つの第2ビア124とそれぞれ一対一で対応する6つの第2ビアパッド125、6つの第2線路126及び6つの拡大部127のうち、1つの第2ビアパッド125、1つの第2線路126及び1つの拡大部127のみを図示している。残りの5つの第2ビアパッド125、5つの第2線路126及び5つの拡大部127は、例えば、第2層LA2に設けられている。図2に図示しない5つの拡大部127の各々は、例えば、図2に図示された拡大部127よりも小さい寸法であって、第2層LA2のうち他の導体が形成されていない領域に形成される。
However, FIG. 2 illustrates only one of the six
各第2端子4Pは、対応する第2フットプリント123、第2ビア124及び第2ビアパッド125を介して、第2線路126及び拡大部127に電気的に接続されている。つまり、第1基板モジュールM1は、第2端子4Pを複数備え、複数の第2端子4Pのうち少なくとも1つは、拡大部127に電気的に接続されている。
Each
なお、複数の第2端子4Pのうち一部の第2端子4Pは、グランドパターンGND1、GND2又はGND3に電気的に接続されていてもよい。つまり、一部の第2端子4Pは、グランド端子であってもよい。グランド端子に対応する第2ビア124、第2ビアパッド125、第2線路126及び拡大部127は必須ではない。よって、基板150は、第2ビア124、第2ビアパッド125、第2線路126及び拡大部127をそれぞれ少なくとも1つ備えていればよい。また、グランド端子ではない複数の第2端子4Pのうち全てに対して、対応する拡大部127が存在することは必須ではない。グランド端子ではない複数の第2端子4Pのうち一部の第2端子4Pは、対応する拡大部127に電気的に接続され、残りの第2端子4Pに対しては、対応する拡大部127が無くてもよい。このように、基板150のレイアウトの制約等の理由から、一部の第2端子4Pに対応する拡大部127のみを設けることがある。
Of the plurality of
各第2ビア124は、第1層LA1と第2層LA2とに亘って設けられている。第2層LA2は、6つの第2ビアパッド125と、6つの第2線路126と、6つの拡大部127と、を有する。各第2ビア124は、対応する第2フットプリント123と第2ビアパッド125とを電気的に接続している。各第2ビアパッド125は、対応する第2線路126及び拡大部127に電気的に接続されている。拡大部127と第2ビアパッド125とは、基板150における同じ層(第2層LA2)においてつながっている。各第2線路126は、第1基板モジュールM1の外部の回路に電気的に接続される。
Each second via 124 is provided over the first layer LA1 and the second layer LA2. The second layer LA2 has six second via
6つの第2ビアパッド125のうち少なくとも1つから第2線路126が引き出されている向きは、各第1ビアパッド115から第1線路116が引き出されている向きと同じである。すなわち、基板150の厚さ方向から見て、第1ビアパッド115から第1線路116が引き出されている所定の向き(矢印A1の向き)に沿って、第2ビアパッド125から第2線路126が引き出されている。拡大部127の大部分は、第2ビア124及び第2ビアパッド125から見て第2線路126が引き出されている側とは反対側に設けられている。具体的には、拡大部127のうち、第2ビア124に対して所定の向きと反対側の領域の面積は、拡大部127のうち、第2ビア124に対して所定の向きと同じ側の領域(図2の矢印A1の基端よりも矢印A1の先端寄りの領域)の面積よりも大きい。
The direction in which the
また、拡大部127の面積と、この拡大部127に対応する第2ビアパッド125の面積との和は、この拡大部127に対応する(1つの)第2フットプリント123の面積よりも大きい。このように、拡大部127の面積と第2ビアパッド125の面積との和が比較的大きいので、これらとグランドパターンGND3とにより形成される静電容量を比較的大きくでき、第2端子4Pの共振を抑制する効果を向上させることができる。
Further, the sum of the area of the
拡大部127の面積と、この拡大部127に対応する第2ビアパッド125の面積との和は、この拡大部127に対応する第2フットプリント123の面積の、10倍以上であることが望ましい。より望ましくは、10倍以上100倍以下、又は、10倍以上数百倍以下である。
It is desirable that the sum of the area of the
また、拡大部127の面積と、この拡大部127に対応する第2ビアパッド125の面積との和は、各第1フットプリント113の面積の、10倍以上であることが望ましい。より望ましくは、10倍以上100倍以下、又は、10倍以上数百倍以下である。
Further, it is desirable that the sum of the area of the
基板150の厚さ方向において、拡大部127は、第3層LA3のグランドパターンGND3の少なくとも一部と重なっている。つまり、拡大部127は、拡大部127が設けられた層(第2層LA2)の隣の層(第3層LA3)のグランドパターンGND3の少なくとも一部と重なっている。拡大部127は、グランドパターンGND3との間に静電容量を形成する。これにより、拡大部127が無い場合と比較して、各第2端子4Pにおいて共振が起きる可能性を低減できる。
In the thickness direction of the
また、基板150の厚さ方向において、第1ビアパッド115は、第3層LA3のグランドパターンGND3の少なくとも一部と重なっている。第1ビアパッド115は、グランドパターンGND3との間に静電容量を形成する。拡大部127及び第2ビアパッド125からなる第1電極部とグランドパターンGND3からなる第2電極部との間の静電容量は、第1ビアパッド115とグランドパターンGND3との間の静電容量よりも大きい。このように、静電容量が比較的大きいため、第2端子4Pの共振を抑制する効果を向上させることができる。
Further, in the thickness direction of the
なお、グランドパターンGND3のうち、基板150の厚さ方向において第1ビアパッド115と重なる部分が欠けていてもよい。これにより、第1端子4Tを通る信号の反射を減らすことができる。
In addition, in the ground pattern GND3, the portion overlapping with the first via
なお、拡大部127は、第1層LA1のグランドパターンGND1の少なくとも一部と重なっていてもよい。このように、拡大部127は、グランドパターンGND1との間に静電容量を形成してもよい。つまり、基板150は、第1グランドパターン(グランドパターンGND3)とは別に、第2グランドパターン(グランドパターンGND1)を更に有していてもよい。拡大部127は、基板150の厚さ方向において第2グランドパターンの少なくとも一部と重なっていてもよい。拡大部127は、基板150における第1グランドパターンが設けられた層(第3層LA3)と第2グランドパターンが設けられた層(第1層LA1)との間の層(第2層LA2)に設けられていてもよい。
The
第1層LA1は、複数の導体180により囲まれた3つの領域R1〜R3を有する。各領域R1〜R3は、長方形状である。領域R1〜R3は、基板150の長手方向に並んでいる。領域R1には、2つの第1フットプリント113のうち一方と、これに電気的に接続された第1ビア114とが設けられている。領域R3には、2つの第1フットプリント113のうち他方と、これに電気的に接続された第1ビア114とが設けられている。領域R1と領域R3との間の領域R2には、6つの第2フットプリント123と、6つの第2ビア124とが設けられている。6つの拡大部127のうち少なくとも1つは、上下方向において領域R2の一部と重なっている。
The first layer LA1 has three regions R1 to R3 surrounded by a plurality of
拡大部127は、基板150の厚さ方向において、対応する第2フットプリント123の少なくとも一部に重なっている。また、拡大部127は、基板150の厚さ方向において、対応する第2端子4Pの少なくとも一部に重なっている。このように、拡大部127が第2フットプリント123及び第2端子4Pに対して比較的近い位置に設けられているため、第2端子4Pの共振を抑制する効果を向上させることができる。
The
また、拡大部127は、基板150の厚さ方向において各第1ビアパッド115及び各第1線路116と重ならない位置に設けられている。これにより、拡大部127から第1端子4T側の電路(第1線路116等)にノイズが放射される可能性を低減させ、第1端子4Tにおける通信品質を改善させることができる。
Further, the
(2.2)第2基板モジュールの基板
以下、第2基板モジュールM2の基板550について説明する。ただし、第2基板モジュールM2の基板550の構成は、第1基板モジュールM1の基板150の構成と同様なので、適宜説明を省略する。
(2.2) Substrate of Second Substrate Module Hereinafter, the
図1、図7に示すように、基板550は、基材560を有する。基材560は、第1基材561、第2基材562及び第3基材563を含む。第2基板モジュールM2の基材560、第1基材561、第2基材562及び第3基材563は、第1基板モジュールM1の基材160、第1基材161、第2基材162及び第3基材163に相当する。第1基材561は、ヘッダH1に接している。
As shown in FIGS. 1 and 7, the
また、基板550は、基板150と同様に、少なくとも第1層LA1と、第2層LA2と、第3層LA3と、を含む。第1層LA1は、第1基材561の下面である。第2層LA2は、第2基材562の下面である。第3層LA3は、第3基材563の下面である。第1層LA1は、ヘッダH1に接している。
Further, the
基板550は、複数の導体を更に有する。より詳細には、基板550は、第1基板モジュールM1の複数の導体に相当する構成として、複数の導体580、2つの第1フットプリント513、6つの第2フットプリント523、複数のグランドパターンGND1〜GND3、2つの第1ビア514及び6つ(図7では1つのみを図示)の第2ビア524を有する。さらに、基板550は、第1基板モジュールM1の複数の導体に相当する構成として、2つの第1ビアパッド515、6つ(図7では1つのみを図示)の第2ビアパッド525、2つの第1線路516、6つ(図7では1つのみを図示)の第2線路526及び6つ(図7では1つのみを図示)の拡大部527を有する。
The
第2基板モジュールM2でも第1基板モジュールM1と同様に、拡大部527が設けられているので、第2基板モジュールM2の第2端子8Pにおいて共振が起きる可能性を低減できる。また、図15に示すように、第2端子8Pは第1基板モジュールM1の第2端子4Pに電気的に接続される。そのため、第1基板モジュールM1の拡大部127は、第2基板モジュールM2の第2端子8Pにおける共振の抑制にも寄与する。また、第2基板モジュールM2の拡大部527は、第1基板モジュールM1の第2端子4Pにおける共振の抑制にも寄与する。
Similar to the first substrate module M1, the second substrate module M2 is also provided with the
なお、本実施形態の接続システム100において、静電シールド(後述の外側シールド1、外側シールド5及び2つの内側シールド3、2つの内側シールド7)もノイズレベルの低減に寄与している。
In the
(3)ソケット及びヘッダ
(3.1)ソケットの構成
次に、本実施形態に係るソケットS1の構成について説明する。
(3) Socket and Header (3.1) Socket Configuration Next, the configuration of the socket S1 according to the present embodiment will be described.
ソケットS1は、ソケットS1の中心を通り上下方向に沿った軸を対象軸として2回対称である。図3に示すように、ソケットS1は、外側シールド1と、ハウジング2と、複数(2つ)の内側シールド3と、複数(8つ)の端子4と、を備えている。外側シールド1及び複数の内側シールド3の各々は、静電シールドである。外側シールド1は、複数の端子4を囲んでいる。すなわち、外側シールド1は、複数の端子4の外側に配置されている。複数の内側シールド3は、外側シールド1の内側に配置されている。また、複数の内側シールド3は、ハウジング2の内側に配置されている。
The socket S1 is twice symmetrical with respect to an axis passing through the center of the socket S1 and along the vertical direction as a target axis. As shown in FIG. 3, the socket S1 includes an
ソケットS1には、基板150(図14参照)が機械的にかつ電気的に接続される。本実施形態では、基板150は積層基板であるが、基板150は両面基板であってもよい。基板150は、基材160(図14参照)と、導体170、180と、第1フットプリント113及び第2フットプリント123(図2、図14参照)と、を有している。基材160は、例えば、半導体基材又はガラス基材である。導体170は、基材160の表面に設けられる銅箔等のパターンである。導体170は、例えば、基材160のうちソケットS1が接続される側の表面の略全面に設けられる。導体170は、例えば、グランドパターンGND1(図2参照)と、第1フットプリント113につながった導体と、第2フットプリント123につながった導体と、を含む。導体180、第1フットプリント113及び第2フットプリント123は、例えば、半田である。導体180、第1フットプリント113及び第2フットプリント123は、導体170の所定の領域(ランド)に設けられる。導体170は、導体180(半田)を介して外側シールド1及び複数の内側シールド3に電気的に接続される。導体170は、第1フットプリント113及び第2フットプリント123(半田)を介して複数の端子4に電気的に接続される。外側シールド1及び複数の内側シールド3は、例えば、基板150に設けられたグランドパターンに電気的に接続される。図4では、導体180、第1フットプリント113及び第2フットプリント123(半田)が設けられる領域を2点鎖線により図示している。
A substrate 150 (see FIG. 14) is mechanically and electrically connected to the socket S1. In the present embodiment, the
(3.1.1)ソケットのハウジング
ハウジング2は、樹脂成形体である。ハウジング2は、電気絶縁性を有している。図3〜図5に示すように、ハウジング2は、底壁21と、周壁22と、を有している。底壁21は、平面視において、左右方向よりも前後方向に長い長方形状に形成されている。周壁22は、底壁21の厚さ方向の一面(上面)の外周部の全周から、上方に突出している。ハウジング2は、上下方向に扁平な直方体状であって、上下方向の両面のうちヘッダH1との対向面となる上面の中央部に、周壁22にて囲まれた凹部24(図5参照)を有する。
(3.1.1) Socket housing The
周壁22の形状は、筒状である。周壁22は、複数の端子4を囲んでいる。周壁22は、周壁22の周方向の全周に亘って連続している。言い換えると、周壁22は、周壁22の周方向の全周に亘って切れ目の無いように形成されている。図3に示すように、周壁22は、2つの第1周壁221と、2つの第2周壁222と、を含んでいる。2つの第1周壁221は、周壁22のうちそれぞれ前後方向に略平行に延びる部分であって、凹部24を介して左右方向に対向する。2つの第2周壁222は、周壁22のうちそれぞれ左右方向に略平行に延びる部分であって、凹部24を介して前後方向に対向する。2つの第2周壁222は、それぞれ2つの第1周壁221の端部同士を連結する。すなわち、ハウジング2は、断面四角の角筒状の周壁22の一方の開口面(下面)を底壁21で閉塞した形状を有する。
The shape of the
図5に示すように、ハウジング2は、第1壁部25、第2壁部26及び第3壁部27を更に有している。第1壁部25、第2壁部26及び第3壁部27は、底壁21から上方に突出している。第1壁部25、第2壁部26及び第3壁部27は、凹部24に配置されている。すなわち、第1壁部25、第2壁部26及び第3壁部27は、周壁22に囲まれている。第1壁部25、第2壁部26及び第3壁部27の形状はそれぞれ、直方体状である。上下方向から見て、第1壁部25、第2壁部26及び第3壁部27の各々は、左右方向よりも前後方向に長い。すなわち、第1壁部25、第2壁部26及び第3壁部27の各々は、第3方向(左右方向)に沿った方向に厚さを有する壁部である。第1壁部25、第2壁部26及び第3壁部27は、この順で左から右へ並んでいる。
As shown in FIG. 5, the
複数の壁部(第1壁部25、第2壁部26及び第3壁部27)の各々は、複数(2つ)の収容部28を有している。複数の収容部28の各々には、内側シールド3の延長部32が収容されている。複数の収容部28の各々は、壁部に設けられた貫通孔である。収容部28は、壁部を上下方向に貫通している。収容部28は、底壁21をも上下方向に貫通している。また、上下方向から見て、第1壁部25及び第3壁部27に設けられた収容部28は、第1壁部25(第3壁部27)の側面(左右方向と交差する面)から窪んだ凹部である。
Each of the plurality of wall portions (
また、複数の壁部(第1壁部25、第2壁部26及び第3壁部27)の各々は、複数の端子保持部29を有している。複数の端子保持部29の各々は、端子4を保持している。複数の端子保持部29の各々は、壁部に設けられた貫通孔である。壁部は、端子保持部29において上下方向に貫通している。また、上下方向から見て、端子保持部29は、壁部の側面(左右方向と交差する面)から窪んだ凹部である。複数の端子保持部29は、2つ1組で対応しており、互いに対応する2つの端子保持部29は、左右方向に並んでいる。そして、底壁21のうち互いに対応する2つの端子保持部29の間の部位は、端子4が挿入される貫通孔211となっている。
Further, each of the plurality of wall portions (
複数の端子4は、ハウジング2に圧入によって固定されている。つまり、複数の端子4は、ハウジング2に対して一方向に(上向きに)押し込まれることにより、ハウジング2に保持されている。本実施形態では、8つの端子4がハウジング2に固定されている。8つの端子4は、2列に並んでいる。すなわち、8つの端子4のうち、4つの端子4が第1列を構成し、残りの4つの端子4が、第2列を構成する。各列の4つの端子4は、前後方向に並んでいる。第1列を構成する4つの端子4の各々は、第1壁部25の端子保持部29及び第2壁部26の端子保持部29に保持されている。第2列を構成する4つの端子4の各々は、第2壁部26の端子保持部29及び第3壁部27の端子保持部29に保持されている。つまり、各端子4は、2つの壁部の間に配置され、2つの壁部により両側から支持されている。
The plurality of
図4に示すように、底壁21は、複数の切欠き212を有している。複数の切欠き212は、上下方向から見て端子4の基板接続部45(後述する)と対向する位置に設けられている。また、底壁21は、複数(2つ)の収容溝213を有している。各収容溝213は、底壁21の下面に設けられた溝である。収容溝213は、前後方向よりも左右方向に長い。収容溝213は、内側シールド3の基部31を収容する。
As shown in FIG. 4, the
周壁22は、複数(4つ)の挿入部223を有している。複数(4つ)の挿入部223は、2つの第1周壁221及び2つの第2周壁222の各々の側面(内面)から窪んだ凹部である。後述するように、複数(4つ)の挿入部223にはそれぞれ、外側シールド1の一部であるシールド突起14が挿入される。
The
(3.1.2)ソケットの外側シールド
外側シールド1は、複数の端子4及び複数の内側シールド3を囲んでいる。外側シールド1は、主材料、又は、表面を構成するめっき等の材料として、金属を含んでいる。ここでは、一例として、外側シールド1は、金属を主材料として形成されている。図3、図6に示すように、外側シールド1は、筒状部10と、複数(4つ)のシールド突起14と、を有している。筒状部10は、外周壁11と、天壁12と、内周壁13と、を含んでいる。
(3.1.2) Outer Shield of Socket The
外周壁11は、断面四角の角筒状の形状を有する。外周壁11は、2つの第1外周壁111と、2つの第2外周壁112と、を含んでいる。2つの第1外周壁111は、外周壁11のうちそれぞれ前後方向に略平行に延びる部分であって、左右方向に対向する。2つの第2外周壁112は、外周壁11のうちそれぞれ左右方向に略平行に延びる部分であって、前後方向に対向する。2つの第2外周壁112は、それぞれ2つの第1外周壁111の端部同士を連結する。第1外周壁111及び第2外周壁112の各々の下端部(下面)は、前後左右方向を含む平面と平行であり、かつ略同一平面内に形成されている。
The outer
天壁12の形状は、上下方向から見て矩形枠状である。天壁12は、外周壁11の上端につながっており、上下方向から見て外周壁11の内側に向かって延びている。
The shape of the
内周壁13は、外周壁11の内側に設けられている。内周壁13は、断面四角の角筒状の形状を有する。外周壁11の上端と、内周壁13の上端とが、天壁12により連結されている。
The inner
内周壁13は、2つの第1内周壁131と、2つの第2内周壁132と、を含んでいる。2つの第1内周壁131は、内周壁13のうちそれぞれ前後方向に略平行に延びる部分であって、左右方向に対向する。2つの第2内周壁132は、内周壁13のうちそれぞれ左右方向に略平行に延びる部分であって、前後方向に対向する。2つの第2内周壁132は、それぞれ2つの第1内周壁131の端部同士を連結する。
The inner
外周壁11、天壁12及び内周壁13により、第1方向(上下方向)の両端が開口した筒状部10が構成されている。外周壁11の外周面は、筒状部10の外周面101に相当する。内周壁13の内周面は、筒状部10の内周面103に相当する。また、外側シールド1は、先端面102を有する。先端面102は、第1方向における筒状部10の両端のうち、コネクタ(ここでは、ソケットS1)及び相手側コネクタ(ここでは、ヘッダH1)の非接続状態から接続状態への移行に際して相手側コネクタ側となる一端(上端)に設けられている。先端面102は、筒状部10の内縁に沿って環状に設けられている。ここでは、天壁12の上面が先端面102に相当する。また、先端面102の内縁が、筒状部10の上端における筒状部10の内縁に相当する。
The outer
先端面102と外周面101との境界部分b1は、前後方向から見て円弧状の面である(図12参照)。また、先端面102と内周面103との境界部分b2は、前後方向から見て円弧状の面である(図12参照)。なお、ここでは、先端面102を、筒状部10の外面のうち、上下方向に対してなす鋭角が0度以上45度未満である領域として定義する。また、上記鋭角が45度以上である外側の面を外周面101と定義し、上記鋭角が45度以上である内側の面を内周面103と定義する。境界部分b1は、筒状部10の周方向の全周に亘って、先端面102の一部と外周面101の一部とを含むとする。境界部分b2は、筒状部10の周方向の全周に亘って、先端面102の一部と内周面103の一部とを含むとする。
The boundary portion b1 between the
複数(4つ)のシールド突起14は、2つの第1内周壁131及び2つの第2内周壁132の各々に1つずつ対応して設けられている。各シールド突起14は、対応する第1内周壁131又は第2内周壁132から、下向きに突出している。複数(4つ)のシールド突起14は、ハウジング2に設けられた複数(4つ)の挿入部223(図4参照)と一対一で対応している。各シールド突起14は、対応する挿入部223に挿入される。
A plurality of (four)
外側シールド1は、ハウジング2にインサート成形されている。より詳細には、外側シールド1の外周壁11と内周壁13との間に、ハウジング2の周壁22が入り込むように、外側シールド1がハウジング2にインサート成形される。
The
外側シールド1の面は、その全体が継ぎ目無く形成されている。外側シールド1は、例えば、絞り加工により形成され、これにより、外側シールド1の面の全体が継ぎ目無く形成される。本実施形態では、外側シールド1の面のうち、少なくとも外周面101及び内周面103が、筒状部10の周方向の全体に亘ってシームレスである(すなわち、継ぎ目及び切れ目が無い)。本実施形態では、さらに、先端面102が、筒状部10の周方向の全体に亘ってシームレスである。
The entire surface of the
例えば、外周面101に着目すると、図6に示すように、外周面101は、2つの第1外周壁111の各々の外表面1110と、2つの第2外周壁112の各々の外表面1120と、を含んでいる。外表面1110及び外表面1120の各々がシームレスである。さらに、法線方向が互いに異なる2面である外表面1110及び外表面1120が、シームレスにつながっている。このようにして、外周面101が、筒状部10の周方向の全体に亘ってシームレスとなっている。
For example, focusing on the outer
また、内周面103に着目すると、図6に示すように、内周面103は、2つの第1内周壁131の各々の外表面1310と、2つの第2内周壁132の各々の外表面1320と、を含んでいる。外表面1310及び外表面1320の各々がシームレスである。さらに、法線方向が互いに異なる2面である外表面1310及び外表面1320が、シームレスにつながっている。このようにして、内周面103が、筒状部10の周方向の全体に亘ってシームレスとなっている。
Focusing on the inner
また、先端面102と外周面101との境界部分b1及び先端面102と内周面103との境界部分b2のうち少なくとも一方(本実施形態では、両方)は、筒状部10の周方向の全周に亘ってシームレスである。
Further, at least one of the boundary portion b1 between the
例えば、図6の紙面右上(外側シールド1のコーナー部分)では、第1外周壁111の外表面1110と、第2外周壁112の外表面1120と、先端面102とが、シームレスにつながっている。つまり、法線方向が互いに異なる3面である外表面1110、外表面1120及び先端面102が、シームレスにつながっている。また、図6の紙面右では、法線方向が互いに異なる2面である外表面1110及び先端面102が、シームレスにつながっている。さらに、図6の紙面上では、法線方向が互いに異なる2面である外表面1120及び先端面102が、シームレスにつながっている。このようにして、境界部分b1が、筒状部10の周方向の全体に亘ってシームレスとなっている。
For example, at the upper right of the paper surface (corner portion of the outer shield 1) of FIG. 6, the
また、例えば、図6の紙面左下(外側シールド1のコーナー部分)では、第1内周壁131の外表面1310と、第2内周壁132の外表面1320と、先端面102とが、シームレスにつながっている。つまり、法線方向が互いに異なる3面である外表面1310、外表面1320及び先端面102が、シームレスにつながっている。また、図6の紙面左では、法線方向が互いに異なる2面である外表面1310及び先端面102が、シームレスにつながっている。さらに、図6の紙面下では、法線方向が互いに異なる2面である外表面1320及び先端面102が、シームレスにつながっている。このようにして、境界部分b2が、筒状部10の周方向の全体に亘ってシームレスとなっている。
Further, for example, at the lower left of the paper surface (corner portion of the outer shield 1) of FIG. 6, the
(3.1.3)ソケットの内側シールド
本実施形態では、2つの内側シールド3の形状は同じである。内側シールド3は、主材料、又は、表面を構成するめっき等の材料として、金属を含んでいる。ここでは、一例として、内側シールド3は、金属を主材料として形成されている。図3、図12に示すように、内側シールド3は、基部31と、複数(3つ)の延長部32(2つの第1延長部33及び1つの第2延長部34)と、を有している。
(3.1.3) Inner Shield of Socket In this embodiment, the shapes of the two
基部31は、第3方向(左右方向)に沿った方向に長さを有する。基部31の形状は、板状である。基部31の厚さ方向(前後方向)から見て、基部31は、上下方向よりも左右方向に長い。基部31は、ハウジング2の底壁21に設けられた収容溝213に収容されている。
The
図12に示すように、複数の延長部32は、基部31から上向きに突出している。つまり、複数の延長部32は、第1方向(上下方向)に沿って、コネクタ(ここでは、ソケットS1)及び相手側コネクタ(ここでは、ヘッダH1)の非接続状態から接続状態への移行に際して相手側コネクタ側となる向きに、第1方向(上下方向)に沿って突出している。各延長部32の形状は、板状である。各延長部32の厚さ方向(前後方向)から見て、各延長部32は、左右方向よりも上下方向に長い。なお、各延長部32の厚さ方向は、左右方向であってもよい。
As shown in FIG. 12, the plurality of
第1延長部33は、延長部本体331と、当接部332と、を含む。延長部本体331は、基部31から突出した部位である。当接部332は、相手側コネクタ(ヘッダH1)の内側シールド7に接触する部位である。当接部332は、延長部本体331から突出している。当接部332は、第1延長部33(延長部本体331)のうち、第1延長部33の長さ方向に沿った面(ここでは、左面又は右面)に設けられている。すなわち、当接部332は、延長部本体331から左右方向に突出している。
The
2つの第1延長部33の各々の当接部332は、左右方向において互いに対向している。各当接部332は、ヘッダH1の内側シールド7の当接部720に接触する(図13参照)。これにより、2つの内側シールド3がそれぞれ、ヘッダH1の2つの内側シールド7のうち対応する内側シールド7に電気的に接続される。具体的には、内側シールド7の2つの延長部72が、内側シールド3の2つの第1延長部33の間に挿入される。このとき、2つの延長部72及び2つの第1延長部33の弾性により、2つの延長部72が2つの第1延長部33に押し付けられる。
The
第2延長部34は、延長部本体341と、複数(2つ)の保持突起342と、を含む。延長部本体341は、基部31から突出した部位である。2つの保持突起342は、延長部本体341から突出している。2つの保持突起342は、延長部本体341の左端及び右端に設けられている。すなわち、2つの保持突起342のうち一方は、延長部本体341から左向きに突出しており、他方は、延長部本体341から右向きに突出している。
The
ソケットS1は、2つの内側シールド3の各々に3つの延長部32を有している。つまり、ソケットS1は、計6つの延長部32を有している。ハウジング2に設けられた6つの収容部28(図5参照)は、6つの延長部32と一対一で対応している。各延長部32は、対応する収容部28に収容される。より詳細には、第1壁部25及び第3壁部27が有する収容部28にはそれぞれ、第1延長部33が収容され、第2壁部26が有する収容部28には、第2延長部34が収容される。第2延長部34において、2つの保持突起342を含んだ左右方向の幅は、収容部28の左右方向の幅よりも僅かに大きい。内側シールド3は、ハウジング2に圧入によって固定されている。つまり、内側シールド3は、ハウジング2に対して一方向に(上向きに)押し込まれることにより、ハウジング2に保持されている。内側シールド3は、2つの保持突起342が収容部28の内面に挟まれた状態で、ハウジング2に保持されている。
Socket S1 has three
ここで、シールド保持部(収容部28)における2つの第1延長部33の各々の収容スペースは、2つの第1延長部33の各々よりも大きい。つまり、2つの第1延長部33の各々と収容部28の内面との間の位置合わせには、遊びが持たせられている。内側シールド3をハウジング2に保持する機能は、少なくとも第2延長部34により実現される。つまり、少なくとも第2延長部34が収容部28に圧入されることで、内側シールド3がハウジング2に保持される。要するに、複数の延長部32は、相手側コネクタ(ここでは、ヘッダH1)の内側シールド7に接触する当接部332を含む第1延長部33と、シールド保持部(収容部28)に保持されている第2延長部34と、を含む。ただし、第2延長部34も、相手側コネクタ(ここでは、ヘッダH1)の内側シールド7に接触する当接部を含んでいてもよい。
Here, the accommodation space of each of the two
図12に示すように、内側シールド3の基部31は、ソケットS1の下端に位置している。内側シールド3は、外側シールド1に囲まれている。内側シールド3は、外側シールド1に対向している2つの先端領域r1を含む。2つの先端領域r1は、基部31の長さ方向の両端(左端及び右端)に設けられている。
As shown in FIG. 12, the
ここで、外側シールド1は、第1端e1と、第2端e2と、を有する。第1端e1は、コネクタ(ここでは、ソケットS1)及び相手側コネクタ(ここでは、ヘッダH1)の非接続状態から接続状態への移行に際して相手側コネクタ側となる端(上端)である。第2端e2は、第1端e1とは反対側の端(下端)である。なお、ここでは、第2端e2は、筒状部10の周方向の全周に亘る領域とする。外側シールド1は、第2端e2を含む領域において2つの先端領域r1に対向している。
Here, the
外側シールド1は、第2端e2を含む領域において2つの先端領域r1のうち少なくとも一方に対して空隙g1を挟んで対向している。図12に示すように、外側シールド1には、基板150の導体170、180が電気的に接続される。また、導体170、180は、外側シールド1の第2端e2を内側シールド3の2つの先端領域r1にそれぞれ架け渡すように設けられる。つまり、外側シールド1は、導体170、180を介して、内側シールド3に電気的に接続される。一方で、基板150が存在しない状態において、外側シールド1は、空隙g1を介して2つの先端領域r1のうち少なくとも一方(本実施形態では、両方)に対して電気的に絶縁されている。空隙g1における外側シールド1と2つの先端領域r1のうち少なくとも一方との間の最短距離L1は、0.01mm以上0.1mm以下である。
The
内側シールド3は、第1端e3と、第2端e4と、を有する。第1端e3は、コネクタ(ここでは、ソケットS1)及び相手側コネクタ(ここでは、ヘッダH1)の非接続状態から接続状態への移行に際して相手側コネクタ側となる端(上端)である。第2端e4は、第1端e3とは反対側の端(下端)である。内側シールド3は、第2端e4に、基板150に電気的に接続される接続面310(下面)を有する。接続面310は、平面状であり、かつ、2つの先端領域r1間に亘って連続している。より詳細には、接続面310は、2つの先端領域r1間を結ぶ長方形状の平面である。
The
(3.1.4)ソケットの端子
(3.1.4.1)配置
図4、図5に示すように、複数(8つ)の端子4は、複数(2つ)の第1端子4T(高周波端子)と、複数(6つ)の第2端子4P(低周波端子)と、を含む。各端子4は、ハウジング2の底壁21の貫通孔211に挿入され、端子保持部29に保持されている。
(3.1.4) Socket Terminals (3.1.4.1) Arrangement As shown in FIGS. 4 and 5, the plurality (8)
2つの第1端子4Tは、少なくとも1つの内側シールド3を挟んで両側に配置されている。言い換えると、2つの第1端子4Tの間には、少なくとも1つの内側シールド3が配置されている。これにより、2つの第1端子4T間でノイズの伝搬が起きる可能性を低減できる。
The two
より詳細には、2つの第1端子4Tは、少なくとも1つの内側シールド3に対して、第2方向(前後方向)において両側、すなわち、内側シールド3の前側及び後側に配置されている。図4において、2つの内側シールド3のうち一方に着目すると、内側シールド3の前方に1つの第1端子4Tが配置されており、内側シールド3の後方に残りの1つの第1端子4Tが配置されている。また、2つの第1端子4Tの間には、2つの内側シールド3が配置されている。また、内側シールド3の長さ方向(左右方向)は、2つの第1端子4Tが並んでいる方向(略前後方向)に対して交差する方向である。
More specifically, the two
6つの第2端子4Pは、2つの内側シールド3の間に配置されている。すなわち、2つの第1端子4Tのうち一方が配置されたスペースと6つの第2端子4Pが配置されたスペースとが、2つの内側シールド3のうち一方により隔てられている。さらに、2つの第1端子4Tのうち他方が配置されたスペースと6つの第2端子4Pが配置されたスペースとが、2つの内側シールド3のうち他方により隔てられている。6つの第2端子4Pは、前後方向に3つずつ、2列に並んでいる。
The six
各列の3つの第2端子4Pは、前後方向において等ピッチで配置されている。また、各列の末端の第2端子4Pの前方又は後方には、第1端子4Tが配置されている。第2端子4Pと第1端子4Tとの間のピッチは、3つの第2端子4Pのピッチの整数倍(本実施形態では、2倍)である。このような配置により、6つの第2端子4P及び2つの第1端子4Tを一括してハウジング2に組み込む工程を容易に実現できる。
The three
本実施形態では、第2端子4Pと第1端子4Tとの間のピッチは、3つの第2端子4Pのピッチよりも長い。これにより、第2端子4Pと第1端子4Tとの間に内側シールド3の配置されるスペースを確保できる。
In this embodiment, the pitch between the
2つの第1端子4Tの間には、複数の第2端子4Pが配置されたスペースが設けられているため、2つの第1端子4T間の距離を確保できる。これにより、2つの第1端子4T間でノイズの伝搬が起きる可能性を更に低減できる。また、2つの第1端子4Tは、ハウジング2の周壁22の内側において、対角の位置に配置されている。これにより、2つの第1端子4T間の距離をより長くできる。
Since a space in which a plurality of
2つの第1端子4Tは、基板150上に導体170でパターン形成された信号線に電気的に接続される。6つの第2端子4Pのうち少なくとも1つは、基板150上に導体170でパターン形成された電源線に電気的に接続される。2つの第1端子4Tでは、6つの第2端子4Pと比較して、周波数の高い信号が伝送される。2つの第1端子4Tで伝送される信号の周波数は、例えば、5〜50GHz程度である。
The two
また、6つの第2端子4Pのうち少なくとも1つは、内側シールド3に電気的に接続されてもよい。これにより、6つの第2端子4Pのうち少なくとも1つは、内側シールド3と同電位となる。具体的には、6つの第2端子4Pのうち少なくとも1つの電位及び内側シールド3の電位は、グランド電位となる。6つの第2端子4Pのうち少なくとも1つは、例えば、基板150の導体170、180を介して、内側シールド3に電気的に接続されてもよい。なお、6つの第2端子4Pのうち少なくとも1つが、基板150によらずに内側シールド3に電気的に接続されていてもよい。
Further, at least one of the six
(3.1.4.2)形状
各端子4の形状は、互いに同じである。各端子4は、例えば、金属板に打抜き加工及び曲げ加工等をすることにより形成されている。図14に示すように、各端子4は、(第1)接点部41と、基部42と、連結部43と、突出部44と、基板接続部45と、(第2)接点部46と、を有している。
(3.14.2) Shape The shape of each terminal 4 is the same as that of each other. Each
基板接続部45は、例えば、基板150の第1フットプリント113及び第2フットプリント123(半田)に電気的に接続される。すなわち、半田付け等の接合手段にて基板接続部45が基板150に接合される。これにより、基板150と端子4とは、電気的かつ機械的に接続される。また、図4に示すように、第1方向(上下方向)から見て、基板接続部45は、外側シールド1に囲まれている。さらに、上下方向と直交する1つの平面上に、基板接続部45の少なくとも一部及び外側シールド1の少なくとも一部が存在する。
The
連結部43は、下方に開放されたU字状に形成されている。連結部43は、基部42の上端部と、接点部41の上端部とを連結している。基部42の下端部は、基板接続部45につながっている。
The connecting
突出部44は、上方に開放されたU字状に形成されている。突出部44は、接点部41の下端部と、接点部46とを連結している。第1接点部である接点部41と、第2接点部である接点部46とは左右方向において互いに対向する。本実施形態では、端子4のうち、少なくとも連結部43及び突出部44が弾性を有する。
The
端子4がハウジング2に保持された状態において、上から見て、接点部41及び接点部46の少なくとも一部が露出する。接点部41及び接点部46は、ヘッダH1(相手側コネクタ)の複数の端子8(相手側端子)のうち対応する端子8に接触して、端子8に電気的に接続される(図15参照)。具体的には、端子8の接点部81及び接点部84が、接点部41及び接点部46の間に挿入される。このとき、突出部44の弾性により、接点部41及び接点部46が端子8に押し付けられる。
With the
端子4は、力覚部47を更に有している。力覚部47は、端子4と端子8(相手側端子)との接触時にクリック感を生じる。力覚部47は、接点部41から突出した突起である。端子8が有する力覚部85(突起)が、力覚部47を乗り越えたとき、クリック感が生じる。具体的には、力覚部85が下向きに移動して力覚部47を乗り越えることにより、端子4と端子8との間に作用する力の大きさが減少するので、端子4と端子8とを接続する作業者は、当該力の大きさの減少をクリック感として知覚する。作業者は、クリック感を知覚したことをもって、ソケットS1とヘッダH1との接続の進捗を知ることができる。なお、ソケットS1とヘッダH1との接続及びそれに伴う端子4と端子8との接続は、人の手によりなされることに限定されず、機械によりなされてもよい。
The
端子4と端子8との接続時には、接点部46は、端子8の窪み840に挿入される。端子4と端子8とが接続している状態から、非接続の状態へ移行するに際しては、力覚部85が上向きに移動して力覚部47を乗り越え、かつ、接点部46が窪み840から脱出することが可能な一定以上の力を要する。このように、力覚部85及び力覚部47の組、並びに、接点部46及び窪み840の組はそれぞれ、ソケットS1とヘッダH1との接続状態を維持可能なロック機構を構成する。
When the
図5に示すように、内側シールド3の当接部332と、複数の端子4のうち少なくとも1つの端子4の接点部41とは、第2方向(前後方向)に並んでいる。
As shown in FIG. 5, the
(3.1.5)ソケット側の基板
ソケットS1は、基板150の導体180、第1フットプリント113及び第2フットプリント123(半田)に電気的に接続される。図4では、ソケットS1の下面のうち、導体180、第1フットプリント113及び第2フットプリント123が設けられる領域を2点鎖線により図示している。導体180の一部は、外側シールド1の下面に、外側シールド1の周方向に沿って設けられる。ここでは、外側シールド1の下面には、外側シールド1の周方向において間隔をあけて存在する複数の領域にそれぞれ、導体180が設けられる。ただし、外側シールド1の下面には、外側シールド1の周方向の全周に亘って連続して導体180が設けられてもよい。つまり、外側シールド1は、その周方向の全周に亘って連続して導体180に接触していてもよい。
(3.1.5) Substrate on the socket side Socket S1 is electrically connected to the
また、導体180の一部は、外側シールド1と各内側シールド3とを架け渡すように設けられる。さらに、導体180の一部は、各内側シールド3の下面に、内側シールド3の長さ方向に沿って設けられる。ここでは、各内側シールド3の下面には、内側シールド3の長さ方向において間隔をあけて存在する複数(3つ)の領域にそれぞれ、導体180が設けられる。ただし、各内側シールド3の下面には、内側シールド3の長さ方向の全体に亘って連続して導体180が設けられてもよい。つまり、内側シールド3は、その長さ方向の全体に亘って連続して導体180に接触していてもよい。
Further, a part of the
導体180の一部は、このように外側シールド1及び各内側シールド3に電気的に接続され、かつ、基板150の導体170のうち、グランド電位の導体170に電気的に接続されている。すなわち、外側シールド1及び各内側シールド3の電位が、グランド電位となる。基材160のうちソケットS1が接続される側の表面の大部分が、グランド電位の導体170により占められることが好ましい。つまり、基板150に、いわゆるグランドプレーンが設けられることが好ましい。これにより、シールド効果を高められる。
A part of the
また、第1フットプリント113及び第2フットプリント123は、端子4の基板接続部45に電気的に接続される。端子4は、基板150の導体170(配線パターン)を介して、適宜の回路等に電気的に接続される。例えば、複数の第1端子4Tは、信号を処理する回路に電気的に接続される。また、例えば、複数の第2端子4Pのうち少なくとも一部の第2端子4Pは、第1端子4Tで伝送する信号よりも低い周波数の信号を伝送する配線、若しくは、電源回路又はグランドパターンに電気的に接続される。
Further, the
(3.1.6)ソケットの電気的閉ループ
図16に、外側シールド1、複数(2つ)の内側シールド3及び複数(8つ)の端子4の、下から見た配置を、模式的に示す。
(3.1.6) Electrically Closed Loop of Socket In FIG. 16, the arrangement of the
ソケットS1では、少なくとも、次に記載する複数(3つ)の電気的閉ループLO1、LO2、LO3が形成されている。電気的閉ループLO1、LO2、LO3の各々は、外側シールド1と、2つの内側シールド3と、仮想的な経路W7、W8、W9、W10と、のうち、少なくとも外側シールド1と1又は2つの内側シールド3とを含む。つまり、電気的閉ループLO1、LO2、LO3の各々は、外側シールド1の中で完結した経路と、1つの内側シールド3の中又は2つの内側シールド3の各々の中で完結した経路と、を必ず含み、任意で、仮想的な経路W7、W8、W9、W10のうち少なくとも1つを含む。2つの仮想的な経路W7、W8(又はW9、W10)は、外側シールド1と内側シールド3の2つの先端領域r1とをそれぞれ最短距離L1で結ぶ。電気的閉ループLO1、LO2、LO3の各々は、少なくとも1つの端子4を囲む。電気的閉ループLO1、LO2、LO3の各々は、他の電気的閉ループを囲まない。他の電気的閉ループは、外側シールド1と、2つの内側シールド3と、仮想的な経路W7、W8、W9、W10と、のうち、少なくとも外側シールド1と1又は2つの内側シールド3とを含む。電気的閉ループLO1は、電気的閉ループLO2、LO3を囲まず、電気的閉ループLO2は、電気的閉ループLO1、LO3を囲まず、電気的閉ループLO3は、電気的閉ループLO1、LO2を囲まない。
In the socket S1, at least a plurality (three) electrically closed loops LO1, LO2, and LO3 described below are formed. Each of the electrically closed loops LO1, LO2, LO3 is at least one or two insides of the
本開示において、ある電気的閉ループ(以下、第1の閉ループと称す)が他の電気的閉ループ(以下、第2の閉ループと称す)を囲むと言うとき、第1の閉ループの一部と第2の閉ループの一部とが重なっていてもよい。 In the present disclosure, when it is said that one electrically closed loop (hereinafter referred to as a first closed loop) surrounds another electrically closed loop (hereinafter referred to as a second closed loop), a part of the first closed loop and a second closed loop are used. It may overlap with a part of the closed loop of.
電気的閉ループLO1、LO2、LO3の中で最長のループ長は、端子4に流れる伝送信号の最大周波数に対応する波長よりも短い。これにより、伝送信号の共振が起きる可能性を低減できる。ここで、上記最大周波数は、より詳細には、第1端子4Tに流れる伝送信号の最大周波数である。つまり、本実施形態では、第1端子4Tの仕様に応じて、上記最大周波数が決定される。
The longest loop length among the electrically closed loops LO1, LO2, and LO3 is shorter than the wavelength corresponding to the maximum frequency of the transmission signal flowing through the
なお、上下方向と直交する平面(図16の紙面と平行な平面)内に限らなければ、ソケットS1には、電気的閉ループLO1、LO2、LO3以外の電気的閉ループも形成されるが、いずれも電気的閉ループLO1、LO2、LO3と比較してループ長が短いので、ここでは取り上げない。 Unless it is limited to a plane orthogonal to the vertical direction (a plane parallel to the paper surface of FIG. 16), an electrically closed loop other than the electrically closed loops LO1, LO2, and LO3 is also formed in the socket S1, but all of them are formed. Since the loop length is shorter than that of the electrically closed loops LO1, LO2, and LO3, it is not discussed here.
次に、電気的閉ループLO1、LO2、LO3を構成する経路W1〜W10について説明する。 Next, the paths W1 to W10 constituting the electrically closed loops LO1, LO2, and LO3 will be described.
ソケットS1には、2つの内側シールド3が前後に並んで配置される。外側シールド1の左側面には、前側の内側シールド3の左側の先端領域r1と対向する領域r2と、後側の内側シールド3の左側の先端領域r1と対向する領域r3と、が存在する。外側シールド1の右側面には、前側の内側シールド3の右側の先端領域r1と対向する領域r4と、後側の内側シールド3の右側の先端領域r1と対向する領域r5と、が存在する。
Two
経路W1は、外側シールド1の前側領域に含まれ、外側シールド1に沿って領域r4、r2を結ぶ。経路W2は、外側シールド1の左側面に沿って、領域r2、r3を結ぶ。
The path W1 is included in the front region of the
経路W3は、外側シールド1の後側領域に含まれ、外側シールド1に沿って領域r3、r5を結ぶ。経路W4は、外側シールド1の右側面に沿って、領域r5、r4を結ぶ。
The path W3 is included in the rear region of the
経路W5は、上側の内側シールド3の2つの先端領域r1を結ぶ。経路W6は、下側の内側シールド3の2つの先端領域r1を結ぶ。
The path W5 connects the two tip regions r1 of the upper
経路W7は、外側シールド1の領域r2と前側の内側シールド3の左側の先端領域r1とを最短距離L1で結ぶ。経路W8は、外側シールド1の領域r4と前側の内側シールド3の右側の先端領域r1とを最短距離L1で結ぶ。
The path W7 connects the region r2 of the
経路W9は、外側シールド1の領域r3と後側の内側シールド3の左側の先端領域r1とを最短距離L1で結ぶ。経路W10は、外側シールド1の領域r5と後側の内側シールド3の右側の先端領域r1とを最短距離L1で結ぶ。
The path W9 connects the region r3 of the
電気的閉ループLO1は、経路W1、W7、W5、W8により形成される。電気的閉ループLO2は、経路W2、W9、W6、W10、W4、W8、W5、W7により形成される。電気的閉ループLO3は、経路W3、W10、W6、W9により形成される。 The electrically closed loop LO1 is formed by paths W1, W7, W5, W8. The electrically closed loop LO2 is formed by paths W2, W9, W6, W10, W4, W8, W5, W7. The electrically closed loop LO3 is formed by paths W3, W10, W6, W9.
上述の通り、本開示において、ある電気的閉ループ(第1の閉ループ)が他の電気的閉ループ(第2の閉ループ)を囲むと言うとき、第1の閉ループの一部と第2の閉ループの一部とが重なっていてもよい。例えば、図16において、経路W4、W1、W2、W9、W6、W10により形成される第1の閉ループと、第2の閉ループとしての電気的閉ループLO1とは、経路W1において重なっており、かつ、第1の閉ループは第2の閉ループを囲んでいる。 As described above, in the present disclosure, when one electrically closed loop (first closed loop) is said to surround another electrically closed loop (second closed loop), a part of the first closed loop and one of the second closed loops. The parts may overlap. For example, in FIG. 16, the first closed loop formed by the paths W4, W1, W2, W9, W6, and W10 and the electrically closed loop LO1 as the second closed loop overlap in the path W1 and The first closed loop surrounds the second closed loop.
本実施形態では、電気的閉ループLO2のループ長が、電気的閉ループLO1、LO2、LO3の中で最長のループ長である。上記最長のループ長の一例は、6〜7[mm]程度である。 In the present embodiment, the loop length of the electrically closed loop LO2 is the longest loop length among the electrically closed loops LO1, LO2, and LO3. An example of the longest loop length is about 6 to 7 [mm].
仮に、端子4に流れる伝送信号の最大周波数fMAXを10GHz(1010Hz)とすると、上記最大周波数fMAXに対応する波長λは、λ=3×108/fMAX=0.03[m]=30[mm]である。上記最長のループ長が、6〜7[mm]の場合、上記最長のループ長は、上記最大周波数fMAXに対応する波長λよりも短いという条件を満たす。
Assuming that the maximum frequency f MAX of the transmission signal flowing in the
また、外側シールド1は、内側シールド3に依らずに、端子4を囲む電気的閉ループLO4を構成する。電気的閉ループLO4は、経路W1、W2、W3、W4により形成される。つまり、外側シールド1のうち、周方向において連続した筒状部10(図6参照)が、電気的閉ループLO4を構成する。電気的閉ループLO4は、電気的閉ループLO1、LO2、LO3を囲んでいる。
Further, the
ここで、外側シールド1は、筒状部10の周方向に隙間が無いように形成されているため、単体で電気的閉ループLO4を構成する。ただし、外側シールド1は、基板150の導体170及び/又は180と共に電気的閉ループLO4を構成してもよい。つまり、外側シールド1に隙間が形成されている場合に、隙間の両端を結ぶ経路が、導体170及び/又は180により形成され、電気的閉ループLO4がこの経路を含んでいてもよい。ここで、導体170及び/又は180はソケットS1の構成に含まれていなくてよい。
Here, since the
(3.2)ヘッダの構成
次に、本実施形態に係るヘッダH1の構成について説明する。ヘッダH1の構成のうち、ソケットS1の構成と同様である構成については、適宜説明を省略する。
(3.2) Header Configuration Next, the configuration of the header H1 according to the present embodiment will be described. Of the configurations of the header H1, the same configurations as those of the socket S1 will be omitted as appropriate.
ヘッダH1は、ヘッダH1の中心を通り上下方向に沿った軸を対象軸として2回対称である。図8に示すように、ヘッダH1は、外側シールド5と、ハウジング6と、複数(2つ)の内側シールド7と、複数(8つ)の端子8と、を備えている。外側シールド5及び複数の内側シールド7の各々は、静電シールドである。外側シールド5は、複数の端子8を囲んでいる。すなわち、外側シールド5は、複数の端子8の外側に配置されている。複数の内側シールド7は、外側シールド5の内側に配置されている。また、複数の内側シールド7は、ハウジング6の内側に配置されている。
The header H1 is twice symmetrical with respect to an axis passing through the center of the header H1 and along the vertical direction as a target axis. As shown in FIG. 8, the header H1 includes an
ヘッダH1には、基板550(図12参照)が機械的にかつ電気的に接続される。基板550は、ソケットS1に接続される基板150の基材160及び導体170、180、第1フットプリント113及び第2フットプリント123と同様の構成として、基材560(図14参照)、導体570、580、第1フットプリント513及び第2フットプリント523(図7、図14参照)を有している。導体570は、例えば、基材560のうちヘッダH1が接続される側の表面の略全面に設けられる。また、図9では、導体580、第1フットプリント513及び第2フットプリント523(半田)が設けられる領域を2点鎖線により図示している。
A substrate 550 (see FIG. 12) is mechanically and electrically connected to the header H1. The
(3.2.1)ヘッダのハウジング
ハウジング6は、樹脂成形体である。ハウジング6は、電気絶縁性を有している。ハウジング6は、底壁61と、周壁62と、を有している。底壁61は、平面視において、左右方向よりも前後方向に長い長方形状に形成されている。周壁62は、底壁61の厚さ方向の一面(下面)の外周部から、下方に突出している。ハウジング6の左側面及び右側面は、底壁61及び周壁62を上下方向に貫通する複数(図8では、左側面に2つ、右側面に2つ)の切欠き601を有している。複数の切欠き601は、上下方向から見て端子8の基板接続部83と対向する位置に設けられている(図9参照)。
(3.2.1) Header housing The
図10に示すように、ハウジング6は、2つの壁部65を更に有している。各壁部65は、底壁61から下方に突出している。壁部65の形状は、下面が円筒側面状に湾曲した直方体状である(図13参照)。壁部65の前端及び後端は、周壁62につながっている。上下方向から見て、壁部65は、左右方向よりも前後方向に長い。すなわち、壁部65は、第3方向(左右方向)に沿った方向に厚さを有する。2つの壁部65は、左右に並んでいる。
As shown in FIG. 10, the
各壁部65は、複数(2つ)の収容部68を有している。複数の収容部68の各々には、内側シールド7の延長部72が収容されている。複数の収容部68の各々は、壁部65に設けられた貫通孔である。収容部68は、壁部65を上下方向に貫通している。収容部68は、底壁61をも上下方向に貫通している。また、上下方向から見て、壁部65に設けられた収容部68は、壁部65の側面(左右方向と交差する面)から窪んだ凹部である。
Each
また、各壁部65は、複数(4つ)の端子保持部69を有している。1つの端子保持部69につき、1つの端子8が保持されている。複数の端子保持部69の各々は、壁部65に設けられた窪みである。
Further, each
複数の端子8は、ハウジング6にインサート成形されている。本実施形態では、8つの端子8がハウジング6に固定されている。ヘッダH1の8つの端子8は、ソケットS1の8つの端子4と一対一で対応する。各端子8は、対応する端子4と接続される位置に配置されている。
The plurality of
図8、図9に示すように、底壁61は、複数(2つ)の収容溝613を有している。各収容溝613は、底壁61の上面に設けられた溝である。収容溝613は、前後方向よりも左右方向に長い。収容溝613は、内側シールド7の基部71を収容する。
As shown in FIGS. 8 and 9, the
図10に示すように、周壁62は、複数(2つ)の挿入部623を有している。複数(2つ)の挿入部623はそれぞれ、周壁62の底面(下面)に設けられた凹部である。後述するように、複数(2つ)の挿入部623にはそれぞれ、外側シールド5の一部であるシールド突起54が挿入される。
As shown in FIG. 10, the
(3.2.2)ヘッダの外側シールド
外側シールド5は、複数の端子8及び複数の内側シールド7を囲んでいる。外側シールド5は、主材料、又は、表面を構成するめっき等の材料として、金属を含んでいる。ここでは、一例として、外側シールド5は、金属を主材料として形成されている。図8、図11に示すように、外側シールド5は、外周壁51と、複数(4つ)の天壁52と、複数(2つ)のシールド突起54と、底壁55と、を有している。
(3.2.2) Outer Shield of Header The
外周壁51は、断面四角の角筒状の形状を有する。外周壁51は、2つの第1外周壁511と、2つの第2外周壁512と、を含んでいる。2つの第1外周壁511は、外周壁51のうちそれぞれ前後方向に略平行に延びる部分であって、左右方向に対向する。2つの第2外周壁512は、外周壁51のうちそれぞれ左右方向に略平行に延びる部分であって、前後方向に対向する。2つの第2外周壁512は、それぞれ2つの第1外周壁511の端部同士を連結する。
The outer
外側シールド5は、外周壁51から突出した複数の突起56を更に有している。複数の突起56は、相手側コネクタ(ここでは、ソケットS1)の外側シールド1に接触する接触部として機能する。外周壁51と天壁52と複数の突起56とにより、第1方向(上下方向)の両端が開口した筒状部50が構成されている。すなわち、筒状部50は、外周壁51、天壁52及び複数の突起56を含む。筒状部50の外周面501は、外周壁51の外周面の一部と、複数の突起56の表面と、を含む。
The
コネクタ(ここでは、ヘッダH1)の外側シールド5は、第1方向(上下方向)に沿った側面(外周面501)を有する。上記側面(外周面501)は、凸形構造を有する。すなわち、複数の突起56からなる構造が、凸形構造に相当する。コネクタ(ここでは、ヘッダH1)の外側シールド5は、凸形構造(複数の突起56)において相手側コネクタ(ここでは、ソケットS1)の外側シールド1に接触する。より詳細には、複数の突起56は、外側シールド1の筒状部10の内周面103に接触する(図13参照)。
The
複数の突起56が無く外周面501が平面状である場合と比較して、外側シールド1、5の各々の寸法に多少のばらつきがあっても、外側シールド1を外側シールド5に押し込むことが可能となる。そのため、例えば、外側シールド1、5が左右(又は前後)のうち一方において互いに接触し、他方において離れているといった接触不良が起きる可能性を低減できる。
Compared with the case where the outer
2つの第1外周壁511の各々には、3つの突起56が設けられている。2つの第2外周壁512には、1つの突起56が設けられている。複数の突起56は、筒状部50の周方向において間隔をあけて設けられている。複数の突起56の間の沿面距離L2、L3の最大値は、端子8に流れる伝送信号の最大周波数に対応する波長λの1/4以下である。これにより、複数の突起56の間の領域(外側シールド5のうち外側シールド1に電気的に接続されていない領域)からノイズが漏れる可能性を低減できる。ここで、第1外周壁511に設けられた突起56と第2外周壁512に設けられた突起56との間の沿面距離L2は、第1外周壁511に設けられた複数の突起56間の沿面距離L3よりも大きい。つまり、複数の突起56の間の沿面距離の最大値は、沿面距離L2である。ここで、上記最大周波数は、より詳細には、複数の端子8のうち、第1端子8Tに流れる伝送信号の最大周波数である。つまり、本実施形態では、第1端子8Tの仕様に応じて、上記最大周波数が決定される。
Each of the two first outer
複数(4つ)の天壁52の各々の形状は、上下方向から見てL字状である。複数(4つ)の天壁52は、外周壁51の4隅の下端につながっており、上下方向から見て外周壁51の内側に向かって延びている。
The shape of each of the plurality (four)
底壁55の形状は、上下方向から見て矩形枠状である。底壁55は、外周壁51の上端につながっており、上下方向から見て外周壁51の外側に向かって延びている。底壁55の下面は前後左右方向を含む平面と平行になるように形成されている。
The shape of the
外周壁51の内周面は、筒状部50の内周面503に相当する。また、外側シールド5は、先端面502を有する。先端面502は、第1方向(上下方向)における筒状部50の両端のうち、コネクタ(ここでは、ヘッダH1)及び相手側コネクタ(ここでは、ソケットS1)の非接続状態から接続状態への移行に際して相手側コネクタ側となる一端(下端)に設けられている。先端面502は、筒状部50の内縁に沿って設けられている。ここでは、天壁52の上面が先端面502に相当する。また、先端面502の内縁が、筒状部50の下端における筒状部50の内縁の一部に相当する。
The inner peripheral surface of the outer
先端面502と外周面501との境界部分b3は、前後方向から見て円弧状の面である(図12参照)。なお、ここでは、先端面502を、筒状部50の外面のうち、上下方向に対してなす鋭角が0度以上45度未満である領域として定義する。また、上記鋭角が45度以上である外側の面を外周面501と定義する。境界部分b3は、筒状部10の周方向に沿って、所定の長さを有するとする。
The boundary portion b3 between the
複数(2つ)のシールド突起54は、複数(4つ)の天壁52のうち2つに1つずつ対応して設けられている。各シールド突起54は、対応する天壁52から、上向きに突出している。複数(2つ)のシールド突起54は、ハウジング6に設けられた複数(2つ)の挿入部623(図10参照)と一対一で対応している。各シールド突起54は、対応する挿入部623に挿入される。
A plurality of (two)
外側シールド5は、ハウジング6に圧入によって固定されている。つまり、外側シールド5は、ハウジング6に対して一方向に(上向きに)押し込まれることにより、ハウジング6に保持されている。このとき、外側シールド5の複数の天壁52が、ハウジング6の周壁62の少なくとも一部を覆う。また、このとき、各シールド突起54は、対応する挿入部623に挿入される。
The
外側シールド5の面は、その全体が継ぎ目無く形成されている。本実施形態では、外側シールド5の面のうち、少なくとも外周面501及び内周面503が、筒状部50の周方向の全体に亘ってシームレスである(すなわち、継ぎ目及び切れ目が無い)。
The entire surface of the
図11に示すように、外周面501は、2つの第1外周壁511の各々に対応する外表面5110(第1外周壁511の表面及び突起56の表面を含む)と、2つの第2外周壁512の各々に対応する外表面5120(第2外周壁512の表面及び突起56の表面を含む)と、を含んでいる。外表面5110及び外表面5120の各々がシームレスである。さらに、法線方向が互いに異なる2面である外表面5110及び外表面5120が、シームレスにつながっている。このようにして、外周面501が、筒状部50の周方向の全体に亘ってシームレスとなっている。
As shown in FIG. 11, the outer
また、図11に示すように、内周面503は、2つの第1外周壁511の各々の内表面5111と、2つの第2外周壁512の各々の内表面5121と、を含んでいる。内表面5111及び内表面5121の各々がシームレスである。さらに、法線方向が互いに異なる2面である内表面5111及び内表面5121が、シームレスにつながっている。このようにして、内周面503が、筒状部10の周方向の全体に亘ってシームレスとなっている。
Further, as shown in FIG. 11, the inner
また、外周面501と先端面502との境界部分b3は、シームレスである。例えば、図11の紙面右上(外側シールド5のコーナー部分)では、法線方向が互いに異なる3面である外表面5110、外表面5120及び先端面502が、シームレスにつながっている。
Further, the boundary portion b3 between the outer
(3.2.3)ヘッダの内側シールド
本実施形態では、2つの内側シールド7の形状は同じである。内側シールド7は、主材料、又は、表面を構成するめっき等の材料として、金属を含んでいる。ここでは、一例として、内側シールド7は、金属を主材料として形成されている。図12に示すように、内側シールド7は、基部71と、複数(2つ)の延長部72(第1延長部)と、を有している。
(3.2.3) Inner Shield of Header In this embodiment, the shapes of the two
基部71は、第3方向(左右方向)に沿った方向に長さを有する。基部71の形状は、板状である。基部71の厚さ方向(前後方向)から見て、基部71は、上下方向よりも左右方向に長い。基部71は、ハウジング6の底壁61に設けられた収容溝613に収容されている。
The
複数の延長部72は、基部71から下向きに突出している。つまり、複数の延長部72は、第1方向(上下方向)に沿って、コネクタ(ここでは、ヘッダH1)及び相手側コネクタ(ここでは、ソケットS1)の非接続状態から接続状態への移行に際して相手側コネクタ側となる向きに、第1方向(上下方向)に沿って突出している。各延長部72の形状は、長方形状の板状である。各延長部72の厚さ方向(前後方向)から見て、各延長部72は、左右方向よりも上下方向に長い。なお、各延長部72の厚さ方向は、左右方向であってもよい。
The plurality of
延長部72は、相手側コネクタ(ソケットS1)の内側シールド3に接触する当接部720(接触面)を含む。当接部720は、延長部72のうち、延長部72の長さ方向に沿った面(ここでは、左面又は右面)に設けられている。2つの延長部72の各々の当接部720は、互いに反対向き(右向き及び左向き)に向いている。
The
ヘッダH1は、2つの内側シールド7の各々に2つの延長部72を有している。つまり、ヘッダH1は、計4つの延長部72を有している。ハウジング6に設けられた4つの収容部68(図10参照)は、4つの延長部72と一対一で対応している。各延長部72は、対応する収容部68に収容される。
The header H1 has two
内側シールド7は、ハウジング6に圧入によって固定されている。つまり、内側シールド7は、ハウジング6に対して一方向に(下向きに)押し込まれることにより、ハウジング6に保持されている。このとき、各延長部72が対応する収容部68に収容される。ここで、シールド保持部(収容部68)における2つの延長部72の各々の収容スペースは、2つの延長部72の各々よりも大きい。
The
図12に示すように、内側シールド7の基部71は、ヘッダH1の上端に位置している。ここで、外側シールド5は、第1端e5と、第2端e6と、を有する。第1端e5は、コネクタ(ここでは、ヘッダH1)及び相手側コネクタ(ここでは、ソケットS1)の非接続状態から接続状態への移行に際して相手側コネクタ側となる端(下端)である。第2端e6は、第1端e5とは反対側の端(上端)である。なお、ここでは、第2端e6は、外側シールド5の底壁55の周方向の全周に亘る領域とする。外側シールド5は、第2端e6を含む領域において、内側シールド7の2つの先端領域r7に対向している。
As shown in FIG. 12, the
外側シールド5は、第2端e6を含む領域において2つの先端領域r7のうち少なくとも一方に対して空隙g7を挟んで対向している。図12に示すように、外側シールド5には、基板550の導体570、580が電気的に接続される。また、導体570、580は、外側シールド5の第2端e6を内側シールド7の2つの先端領域r7にそれぞれ架け渡すように設けられる。つまり、外側シールド5は、導体570、580を介して、内側シールド7に電気的に接続される。一方で、基板550が存在しない状態において、外側シールド5は、空隙g7を介して2つの先端領域r7のうち少なくとも一方(本実施形態では、両方)に対して電気的に絶縁されている。空隙g7における外側シールド5と2つの先端領域r7のうち少なくとも一方との間の最短距離L7は、0.01mm以上0.1mm以下である。
The
内側シールド7は、第1端e7と、第2端e8と、を有する。第1端e7は、コネクタ(ここでは、ヘッダH1)及び相手側コネクタ(ここでは、ソケットS1)の非接続状態から接続状態への移行に際して相手側コネクタ側となる端(下端)である。第2端e8は、第1端e7とは反対側の端(上端)である。内側シールド7は、第2端e8に、基板550に電気的に接続される接続面710(上面)を有する。接続面710は、平面状であり、かつ、2つの先端領域r7間に亘って連続している。より詳細には、接続面710は、2つの先端領域r7間を結ぶ長方形状の平面である。
The
(3.2.4)ヘッダの端子
図9、図10に示すように、複数(8つ)の端子8は、複数(6つ)の第2端子8Pと、複数(2つ)の第1端子8Tと、を含む。複数の端子8の配置は、ソケットS1の複数の端子4の配置と同様である。すなわち、「(3.1.4.1)配置」で説明した内容は、複数の端子8にも該当する。
(3.2.4) Header Terminals As shown in FIGS. 9 and 10, the plurality (8)
各端子8の形状は、互いに同じである。各端子8は、例えば、金属板に打抜き加工及び曲げ加工等をすることにより形成されている。図14に示すように、各端子8は、(第1)接点部81と、巻込片82と、基板接続部83と、(第2)接点部84と、を有している。
The shapes of the
基板接続部83は、例えば、基板550の第1フットプリント513及び第2フットプリント523(半田)に電気的に接続される。すなわち、半田付け等の接合手段にて基板接続部83が基板550に接合される。これにより、基板550と端子8とは、電気的かつ機械的に接続される。また、図9に示すように、第1方向(上下方向)から見て、基板接続部83は、外側シールド5に囲まれている。さらに、上下方向と直交する1つの平面上に、基板接続部83の少なくとも一部及び外側シールド5の少なくとも一部が存在する。
The
接点部81及び接点部84は、上下方向に長さを有する。接点部81は、ソケットS1の端子4の接点部41に接触する部位であり、接点部84は、ソケットS1の端子4の接点部46に接触する部位である。巻込片82は、上方に開放されたU字状に形成されている。巻込片82は、接点部81の下端部と、接点部84の下端部とを連結している。基板接続部83は、接点部81の上端部から突出した部位である。
The
端子8がハウジング6に保持された状態において、下から見て、接点部81及び接点部84の少なくとも一部が露出する。接点部81及び接点部84は、ソケットS1(相手側コネクタ)の複数の端子4(相手側端子)のうち対応する端子4に接触して、端子4に電気的に接続される(図15参照)。
With the
端子8は、力覚部85を更に有している。力覚部85は、端子8と端子4(相手側端子)との接触時にクリック感を生じる。力覚部85は、接点部81から突出した突起である。力覚部85(突起)が、端子4の力覚部47を乗り越えたとき、クリック感が生じる。
The
接点部84は、接点部46との接触面に、窪み840を有している。すなわち、接点部46は、窪み840に挿入される。ここでは、接点部46は、窪み840の側面に接触する。
The
図10に示すように、内側シールド7の当接部720と、複数の端子8のうち少なくとも1つの端子8の接点部81とは、第2方向(前後方向)に並んでいる。
As shown in FIG. 10, the
(3.2.5)ヘッダ側の基板
ヘッダH1は、基板550の導体580、第1フットプリント513及び第2フットプリント523(半田)に電気的に接続される。図9では、ヘッダH1の上面のうち、導体580、第1フットプリント513及び第2フットプリント523が設けられる領域を2点鎖線により図示している。基板550の導体570、580、第1フットプリント513、第2フットプリント523、外側シールド5、複数の内側シールド7、複数の端子8の配置及び電気的な接続関係は、ソケットS1に対応する基板150の導体170、180、第1フットプリント113、第2フットプリント123、外側シールド1、複数の内側シールド3、複数の端子4の配置及び電気的な接続関係と同様である。
(3.2.5) Substrate on the header side The header H1 is electrically connected to the
(3.2.6)ヘッダの電気的閉ループ
ヘッダH1の外側シールド5、複数(2つ)の内側シールド7及び複数(8つ)の端子8の配置は、図16に示したソケットS1の外側シールド1、複数(2つ)の内側シールド3及び複数(8つ)の端子4の配置と同様である。そのため、ヘッダH1でもソケットS1と同様に、少なくとも、複数(3つ)の電気的閉ループLO1、LO2、LO3が形成されている。ヘッダH1の電気的閉ループLO1、LO2、LO3に関する詳細は、ソケットS1の電気的閉ループLO1、LO2、LO3に関する詳細と同様である。また、外側シールド5は、外側シールド1と同様に、内側シールド7に依らずに、端子8を囲む電気的閉ループLO4を構成する。
(3.2.6) Electrically Closed Loop of Header The arrangement of the
ここで、外側シールド5は、筒状部50の周方向に隙間が無いように形成されているため、単体で電気的閉ループLO4を構成する。ただし、外側シールド5は、基板550の導体570及び/又は580と共に電気的閉ループLO4を構成してもよい。つまり、外側シールド5に隙間が形成されている場合に、隙間の両端を結ぶ経路が、導体570及び/又は580により形成され、電気的閉ループLO4がこの経路を含んでいてもよい。ここで、導体570及び/又は580はヘッダH1の構成に含まれていなくてよい。
Here, since the
(4)組立工程
次に、ソケットS1とヘッダH1とを接続して接続システム100を組み立てる工程の一例について、図12〜図15を参照して説明する。
(4) Assembly Step Next, an example of a step of connecting the socket S1 and the header H1 to assemble the
ソケットS1には、基板150が機械的にかつ電気的に接続される。ヘッダH1には、基板550が機械的にかつ電気的に接続される。この状態で、図12、図14に示すように、ソケットS1は、ヘッダH1の下に配置される。そして、ソケットS1が上に移動することと、ヘッダH1が下に移動することと、のうち少なくとも一方がなされる。これにより、図13、図15に示すように、ソケットS1とヘッダH1とが機械的に接続される。また、図13に示すように、ソケットS1の内側シールド3とヘッダH1の内側シールド7とが接触して、電気的に接続される。また、図15に示すように、ソケットS1の複数の端子4とヘッダH1の複数の端子8とが接触して、電気的に接続される。また、図13、図15に示すように、ソケットS1の外側シールド1とヘッダH1の外側シールド5とが接触して、電気的に接続される。また、図13に示すように、ソケットS1のハウジング2の第1壁部25と第2壁部26との間、及び、第2壁部26と第3壁部27との間に、ヘッダH1のハウジング6の2つの壁部65が挿入される。
The
ここで、ソケットS1及びヘッダH1(コネクタ及び相手側コネクタ)の非接続状態から接続状態への移行に際して、ソケットS1及びヘッダH1の各構成が、次に記載する順で互いに接触する。 Here, when the socket S1 and the header H1 (connector and the mating connector) shift from the non-connected state to the connected state, the configurations of the socket S1 and the header H1 come into contact with each other in the order described below.
まず、ソケットS1及びヘッダH1は、外側シールド1、5において互いに接触する。すなわち、外側シールド1の筒状部10の内周面103のうち上端付近の領域が、外側シールド5の筒状部50の外周面501のうち下端付近の領域に接触する。
First, the socket S1 and the header H1 come into contact with each other at the
次に、ソケットS1及びヘッダH1は、端子4、8において互いに接触する。すなわち、接点部41と接点部81とが互いに接触することと、接点部46と接点部84とが互いに接触することと、のうち少なくとも一方がなされる。
Next, the socket S1 and the header H1 come into contact with each other at
次に、ソケットS1及びヘッダH1は、内側シールド3、7において互いに接触する。すなわち、内側シールド3の当接部332と内側シールド7の当接部720とが互いに接触する。
Next, the socket S1 and the header H1 come into contact with each other at the
次に、コネクタ(ソケットS1又はヘッダH1)の力覚部47(又は85)が相手側端子(端子8又は4)に接触する。すなわち、力覚部47が端子8の接点部81に接触することと、力覚部85が端子4の接点部41に接触することと、のうち少なくとも一方がなされる。そして、力覚部47、85により、クリック感を生じる。
Next, the force sense unit 47 (or 85) of the connector (socket S1 or header H1) comes into contact with the mating terminal (terminal 8 or 4). That is, at least one of the
次に、コネクタ(ここでは、ヘッダH1)の外側シールド5が凸形構造(複数の突起56)(接触部ともいう)において相手側コネクタ(ここでは、ソケットS1)の外側シールド1に接触する。すなわち、複数の突起56が外側シールド1の筒状部10の内周面103に接触する(図13参照)。より詳細には、まず、複数の突起56が内周面103の上端付近の領域に接触する。その後、複数の突起56と内周面103との間の接圧により、外側シールド1の内周壁13が外側(外周壁11側)に向かうように外側シールド1が弾性変形しながら、複数の突起56が更に下へ移動する。最終的に、図13に示すように、複数の突起56は、内周面103のうち上下方向に沿った領域に接触する。以上により、ソケットS1及びヘッダH1の接続が完了する。
Next, the
このように、複数の突起56が外側シールド1に接触することで外側シールド1、5間の接圧及び摩擦力が大きくなることに先んじて、端子4、8においてクリック感が生じる。そのため、複数の突起56が外側シールド1に接触した後にクリック感が生じる場合と比較して、作業者がクリック感を知覚しやすい。つまり、摩擦力によりクリック感が知覚され難くなることを抑制できる。また、複数の突起56が外側シールド1に接触することで固定された、外側シールド1、5の位置関係が、その後の工程で変更されることがなくなるため、位置決めの精度を改善できる。これにより、外側シールド1、5間の接触面積を確保できる。
As described above, when the plurality of
(5)ノイズレベル
比較例の接続システムとして、次のような接続システムを想定する。比較例の接続システムでは、外側シールド1、5の各々は、金属板に曲げ加工をすることで形成されている点で、実施形態の接続システム100と相違し、その他の構成については実施形態の接続システム100と同じである。そのため、比較例の接続システムの外側シールド1、5の各々の、例えば筒状部10(50)の外周面及び内周面には、筒状部10(50)の周方向において、継ぎ目又は切れ目が存在する。これに対して、実施形態の接続システム100では、外側シールド1、5の各々は、金属の絞り加工により形成されている。そのため、外側シールド1、5の各々の、筒状部10(50)の外周面及び内周面は、筒状部10(50)の周方向の全周に亘って、シームレスに(つまり、継ぎ目及び切れ目が存在しないように)形成されている。
(5) Noise level As the connection system of the comparative example, the following connection system is assumed. In the connection system of the comparative example, each of the
各周波数において、比較例の接続システムよりも、実施形態の接続システム100の方が、ノイズレベルが低減する。つまり、比較例と比較して、実施形態では、外側シールド1、5の各々の継ぎ目が除去されているため、共振の影響を抑えるだけでなく、継ぎ目から放射されるノイズを低減する効果を得られる。
At each frequency, the noise level of the
(実施形態2)
以下、実施形態2に係る第1基板モジュールM1について、図17を用いて説明する。実施形態1と同様の構成については、同一の符号を付して説明を省略する。また、本実施形態で説明する内容は、第2基板モジュールM2にも適用可能である。
(Embodiment 2)
Hereinafter, the first substrate module M1 according to the second embodiment will be described with reference to FIG. The same components as those in the first embodiment are designated by the same reference numerals, and the description thereof will be omitted. Further, the contents described in this embodiment can also be applied to the second substrate module M2.
本実施形態の第1基板モジュールM1は、第2線路126が第3層LA3に設けられている点で、実施形態1の第1基板モジュールM1と相違する。第1基板モジュールM1のその他の構成については実施形態1と同じである。
The first substrate module M1 of the present embodiment is different from the first substrate module M1 of the first embodiment in that the
拡大部127は、第2層LA2に設けられている。つまり、拡大部127と第2線路126とは、基板150における異なる層に設けられている。
The
第2ビア124は、第1層LA1と第2層LA2と第3層LA3とに亘って設けられている。第2フットプリント123は、第2ビア124を介して、第2層LA2の拡大部127に電気的に接続されている。また、第2フットプリント123は、第2ビア124を介して、第3層LA3の第2線路126に電気的に接続されている。なお、図中では第2ビア124は第1層LA1と第2層LA2との間と、第2層LA2と第3層LA3との間と、を同じ位置で連続的に接続している。ただし、第1層LA1と第2層LA2との間を接続する第2ビア124と、第2層LA2と第3層LA3との間を接続する第2ビア124と、をそれぞれ異なる位置に設けてもよい。
The second via 124 is provided over the first layer LA1, the second layer LA2, and the third layer LA3. The
拡大部127は、第2フットプリント123と第2線路126との間の電路に設けられている。つまり、電流は、第2フットプリント123から拡大部127を通って第2線路126を流れる。これにより、拡大部127で形成される静電容量がノイズを低減させる効果が高まる。
The
本実施形態では、拡大部127と第2線路126とのうち、拡大部127の方が、第2フットプリント123が設けられた層(第1層LA1)に近い層(第2層LA2)に設けられている。なお、拡大部127は、第2フットプリント123が設けられた層により近い層に設けられていてもよい。つまり、拡大部127は、第2フットプリント123が設けられた層(第1層LA1)に設けられていてもよい。
In the present embodiment, of the
例えば、拡大部127は、第2フットプリント123を拡大する形で設けられてもよい。つまり、拡大部127は、第2フットプリント123と同じ層において第2フットプリント123に直接つながっていてもよい。そして、拡大部127と第2フットプリント123とが、少なくとも1本の線状の導体により電気的に接続されていてもよく、拡大部127の形状は、例えば、環状、U字状又はC字状であってもよい。このような構成であれば、第2フットプリント123と端子4Pとを接続する半田を溶融させる際に半田が周囲に流出する可能性を低減できる。また、第2フットプリント123と端子4Pとを接続する半田を溶融させる際に熱が拡大部127に伝わり半田が溶けにくくなる可能性を低減できる。
For example, the
また、拡大部127と第2線路126とのうち、第2線路126の方が、第2フットプリント123が設けられた層(第1層LA1)に近い層に設けられていてもよい。
Further, of the
(実施形態3)
以下、実施形態3に係る第1基板モジュールM1について、図18を用いて説明する。実施形態1と同様の構成については、同一の符号を付して説明を省略する。また、本実施形態で説明する内容は、第2基板モジュールM2にも適用可能である。
(Embodiment 3)
Hereinafter, the first substrate module M1 according to the third embodiment will be described with reference to FIG. The same components as those in the first embodiment are designated by the same reference numerals, and the description thereof will be omitted. Further, the contents described in this embodiment can also be applied to the second substrate module M2.
本実施形態の第1基板モジュールM1は、複数(図18では6つ)の第2フットプリント123のうち少なくとも2つ(図18では2つ)の第2フットプリント123aが、共通の第2線路126及び共通の拡大部127に電気的に接続されている点で、実施形態1の第1基板モジュールM1と相違する。また、拡大部127の形状も相違する。第1基板モジュールM1のその他の構成については実施形態1と同じである。
In the first substrate module M1 of the present embodiment, at least two (two in FIG. 18) of the second footprint 123 (six in FIG. 18) have a common second line. It differs from the first substrate module M1 of the first embodiment in that it is electrically connected to the 126 and the
2つの第2フットプリント123aは、2つの第2ビア124と一対一で対応し、対応する第2ビア124を介して、共通の第2線路126及び共通の拡大部127に電気的に接続されている。また、これにより、2つの第2フットプリント123aに対応する2つの第2端子4P(図18では、他の第2端子4Pと区別して「4a」と表記している。)は、共通の第2線路126及び共通の拡大部127に電気的に接続されている。
The two
つまり、第1基板モジュールM1は、第2端子4Pを複数備え、複数の第2端子4Pのうち少なくとも2つの第2端子4aは、(1つの)拡大部127に電気的に接続されている。
That is, the first substrate module M1 includes a plurality of
複数の第2線路126のうち、2つの第2端子4aに電気的に接続された第2線路126aは、他の第2線路126fよりも幅が大きい。これにより、第2線路126aの電流容量は、第2線路126fの電流容量と比較して大きい。このように、本開示の内容は、比較的大きい電流が流れる第1基板モジュールM1にも適用できる。
Of the plurality of
また、複数の拡大部127のうち、2つの第2端子4aに電気的に接続された拡大部127aは、1つの第2端子4Pに電気的に接続された拡大部127fよりも面積が大きい。つまり、比較的幅が大きい第2線路126aに電気的に接続された拡大部127aは、比較的幅が小さい第2線路126fに電気的に接続された拡大部127fよりも面積が大きい。これにより、ノイズを低減させる効果が高まる。
Further, among the plurality of
なお、2つの拡大部127は、別々の層に設けられていてもよい。例えば、基板150が4層以上の層を有する積層基板である場合に、第2線路126fとこれに対応する拡大部127fとを第3層LA3に設け、第2線路126aとこれに対応する拡大部127aとを第2層LA2に設けてもよい。
The two
なお、2つの第2端子4aが第1層LA1において互いに電気的に接続され、1つの第2ビア124を介して、1つの拡大部127に電気的に接続されていてもよい。
The two
(実施形態4)
以下、実施形態4に係る第1基板モジュールM1について、図19を用いて説明する。実施形態1と同様の構成については、同一の符号を付して説明を省略する。また、本実施形態で説明する内容は、第2基板モジュールM2にも適用可能である。
(Embodiment 4)
Hereinafter, the first substrate module M1 according to the fourth embodiment will be described with reference to FIG. The same components as those in the first embodiment are designated by the same reference numerals, and the description thereof will be omitted. Further, the contents described in this embodiment can also be applied to the second substrate module M2.
本実施形態の第1基板モジュールM1では、複数の拡大部127のうち2つの拡大部127b、127cの面積が互いに異なる。複数の第2線路126は、第2線路126b、126cを含む。拡大部127bは、第2線路126bに電気的に接続されている。拡大部127cは、第2線路126cに電気的に接続されている。第2線路126b、126cの線路幅(平面視において延長方向と直交する方向の長さ)は互いに等しい。また、第1基板モジュールM1は、第1端子4Tを1つのみ備えている。第1基板モジュールM1のその他の構成については実施形態1と同じである。
In the first substrate module M1 of the present embodiment, the areas of two
複数(図19では6つ)の第2端子4Pのうち1つの第2端子4bは、対応する第2フットプリント123及び第2ビア124を介して、第2線路126b及び拡大部127bに電気的に接続されている。複数の第2端子4Pのうち別の1つの第2端子4cは、対応する第2フットプリント123及び第2ビア124を介して、第2線路126c及び拡大部127cに電気的に接続されている。
One of the plurality of (six in FIG. 19)
拡大部127bの面積は、第1の大きさである。拡大部127cの面積は、第2の大きさであり、第2の大きさは、第1の大きさよりも大きい。
The area of the
第1端子4Tと第2端子4cとの間の距離(第2の距離L5)は、第1端子4Tと第2端子4bとの間の距離(第1の距離L4)よりも短い。複数の拡大部127は、拡大部127bと、拡大部127cと、を含む。拡大部127bは、複数の第2端子4Pのうち第1端子4Tとの間の距離が第1の距離L4である第2端子4bに電気的に接続されており、拡大部127bの面積は第1の大きさである。拡大部127cは、複数の第2端子4Pのうち第1端子4Tとの間の距離が第2の距離L5である第2端子4cに電気的に接続されており、拡大部127cの面積は第2の大きさであり、第2の大きさは、第1の大きさよりも大きい。第1端子4Tに近い第2端子4cは第2端子4bよりも第1端子4Tを伝送する信号がノイズとして伝搬しやすいが、この構成により、第1端子4Tに近い第2端子4cに伝搬するノイズは、拡大部127bよりも面積が大きい拡大部127cにより抑制される。
The distance between the
なお、第1基板モジュールM1が第1端子4Tを複数備えている場合に、複数の第2端子4Pのうちある第2端子4Pに着目すると、第1端子4Tと第2端子4Pとの間の距離とは、この第2端子4Pと、この第2端子4Pに最も近い第1端子4Tとの間の距離を指す。
When the first board module M1 has a plurality of
なお、2つの拡大部127は、別々の層に設けられていてもよい。例えば、基板150が4層以上の層を有する積層基板である場合に、第2線路126bとこれに対応する拡大部127bとを第3層LA3に設け、第2線路126cとこれに対応する拡大部127cとを第2層LA2に設けてもよい。
The two
(実施形態5)
以下、実施形態5に係る第1基板モジュールM1について、図20を用いて説明する。実施形態4と同様の構成については、同一の符号を付して説明を省略する。また、本実施形態で説明する内容は、第2基板モジュールM2にも適用可能である。
(Embodiment 5)
Hereinafter, the first substrate module M1 according to the fifth embodiment will be described with reference to FIG. The same components as those in the fourth embodiment are designated by the same reference numerals, and the description thereof will be omitted. Further, the contents described in this embodiment can also be applied to the second substrate module M2.
本実施形態の第1基板モジュールM1では、複数の第2線路126のうち2つの第2線路126b、126cの線路幅(平面視において延長方向と直交する方向の長さ)が互いに異なる。第1基板モジュールM1のその他の構成については実施形態4と同じである。
In the first substrate module M1 of the present embodiment, the line widths (lengths in the direction orthogonal to the extension direction in the plan view) of the two
第2線路126bの線路幅は、第1の幅WD1である。第2線路126cの線路幅は、第2の幅WD2であり、第2の幅WD2は、第1の幅WD1よりも大きい。
The line width of the
基板150は、第2線路126及び第2線路126に電気的に接続された拡大部127の組を複数有する。基板150は、少なくとも第2線路126b及び拡大部127bの組と、第2線路126c及び拡大部127cの組と、を有する。複数の第2端子4Pは、複数の第2線路126に電気的に接続されている。より詳細には、各第2端子4Pは、対応する第2線路126に電気的に接続されている。複数の拡大部127は、第1拡大部(拡大部127b)と、第2拡大部(拡大部127c)と、を含む。第1拡大部(拡大部127b)は、複数の第2線路126のうち線路幅が第1の幅WD1である第2線路126bに電気的に接続されており、第1拡大部の面積は第1の面積(上述の第1の大きさ)である。第2拡大部(拡大部127c)は、複数の第2線路126のうち線路幅が第1の幅WD1よりも大きい第2の幅WD2である第2線路126cに電気的に接続されており、第2拡大部の面積は第2の面積(上述の第2の大きさ)であり、第2の面積は、第1の面積よりも大きい。つまり、第2線路126の線路幅の大きさに応じて拡大部127の面積が設計されている。そのため、ノイズを効果的に低減できる。
The
なお、本実施形態とは逆に、第2線路126bの幅が第2線路126cの幅よりも大きくてもよい。
Contrary to the present embodiment, the width of the
(実施形態6)
以下、実施形態6に係る第1基板モジュールM1について、図21を用いて説明する。実施形態1と同様の構成については、同一の符号を付して説明を省略する。また、本実施形態で説明する内容は、第2基板モジュールM2にも適用可能である。
(Embodiment 6)
Hereinafter, the first substrate module M1 according to the sixth embodiment will be described with reference to FIG. The same components as those in the first embodiment are designated by the same reference numerals, and the description thereof will be omitted. Further, the contents described in this embodiment can also be applied to the second substrate module M2.
本実施形態の第1基板モジュールM1は、複数の第2線路126のうち少なくとも1つの第2線路126に、複数(図21では2つ)の拡大部127が電気的に接続されている点で、実施形態1の第1基板モジュールM1と相違する。第1基板モジュールM1のその他の構成については実施形態1と同じである。
In the first substrate module M1 of the present embodiment, a plurality of (two in FIG. 21) enlarged
より詳細には、複数の第2線路126のうち1つの第2線路126には、拡大部127d、127eが電気的に接続されている。この第2線路126には、拡大部127dが直接つながっている。第2線路126及び拡大部127dは、第2層LA2に設けられている。また、拡大部127dの大部分は、第2ビア124に対して第2線路126が引き出されている向きと同じ側に設けられている。
More specifically, the
拡大部127eは、第1層LA1に設けられている。拡大部127eは、第2ビア124に隣接している。第2ビア124は、拡大部127eと第2フットプリント123とを電気的に接続する電路に設けられている。拡大部127eは、第2層LA2のグランドパターンGND2との間に静電容量を形成する。
The
このように、基板150は、複数の拡大部127d、127eを有し、複数の拡大部127d、127eは、共通の第2線路126に電気的に接続されている。複数の拡大部127d、127eは、基板150のうち第2フットプリント123と同じ層(第1層LA1)に設けられた拡大部127eと、基板150のうち第2フットプリント123と異なる層(第2層LA2)に設けられた拡大部127dと、を含む。
As described above, the
第1層LA1と第2層LA2とにそれぞれ拡大部127を設けるので、1つの層のみに拡大部127を設ける場合と比較して、拡大部127の面積の総和を大きくし、複数の拡大部127の各々とグランドパターンとの間の静電容量の総和を大きくできる。
Since the
(実施形態7)
以下、実施形態7に係る第1基板モジュールM1について、図22を用いて説明する。実施形態1と同様の構成については、同一の符号を付して説明を省略する。また、本実施形態で説明する内容は、第2基板モジュールM2にも適用可能である。
(Embodiment 7)
Hereinafter, the first substrate module M1 according to the seventh embodiment will be described with reference to FIG. 22. The same components as those in the first embodiment are designated by the same reference numerals, and the description thereof will be omitted. Further, the contents described in this embodiment can also be applied to the second substrate module M2.
本実施形態の第1基板モジュールM1は、容量部が、拡大部127に加えて、チップコンデンサ128を更に含む点で、実施形態1の第1基板モジュールM1と相違する。また、基材160は、第3基材163を備えておらず、第2基材162の下面が第3層LA3として用いられている点でも、実施形態1の第1基板モジュールM1と相違する。第1基板モジュールM1のその他の構成については実施形態1と同じである。
The first substrate module M1 of the present embodiment is different from the first substrate module M1 of the first embodiment in that the capacitance portion further includes the
チップコンデンサ128は、基材160の外表面に配置されている。より詳細には、チップコンデンサ128は、第2基材162の下面に配置されている。チップコンデンサ128は、第1電極1281と、第2電極1282と、を有する。第1電極1281は、第2線路126に電気的に接続されている。より詳細には、第1電極1281は、第1層LA1と第2層LA2と第3層LA3とに亘って設けられた第2ビア124を介して、第2線路126に電気的に接続されている。第2電極1282は、第3層LA3のグランドパターンGND3に電気的に接続されている。第1電極1281と、グランド電位の第2電極1282との間で、静電容量が形成されている。
The
本実施形態では、拡大部127により形成される静電容量に加えて、チップコンデンサ128の静電容量が存在するため、第2線路126へノイズが伝搬する可能性を更に低減できる。
In the present embodiment, since the capacitance of the
なお、チップコンデンサ128は、基材160の内部に埋め込まれていてもよい。
The
また、容量部は、拡大部127とチップコンデンサ128とのうち、チップコンデンサ128のみを含んでいてもよい。
Further, the capacitance unit may include only the
(実施形態のその他の変形例)
以下、実施形態のその他の変形例を列挙する。以下の変形例は、適宜組み合わせて実現されてもよい。また、以下の変形例は、上述の各変形例と適宜組み合わせて実現されてもよい。また、上述の各変形例のうち2つ以上が適宜組み合わせて実現されてもよい。
(Other variants of the embodiment)
Hereinafter, other modifications of the embodiment will be listed. The following modifications may be realized in appropriate combinations. In addition, the following modified examples may be realized in combination with the above-mentioned modified examples as appropriate. Further, two or more of the above-described modifications may be appropriately combined and realized.
第2端子4Pで伝送される電力は、実施形態では直流電力であるが、交流電力であってもよい。
The power transmitted by the
外側シールド1(5)及び内側シールド3(7)は、基板150(550)の導体180(580)を介して互いに電気的に接続されることに限定されず、別の導電性部材を介して互いに電気的に接続されてもよい。 The outer shield 1 (5) and the inner shield 3 (7) are not limited to being electrically connected to each other via the conductor 180 (580) of the substrate 150 (550), but via another conductive member. They may be electrically connected to each other.
外側シールド1(5)、複数の内側シールド3(7)及び複数の端子4(8)のうち少なくとも1つは、導体170(570)に接触し、これにより導体170(570)に電気的に接続されていてもよい。 At least one of the outer shield 1 (5), the plurality of inner shields 3 (7) and the plurality of terminals 4 (8) contacts the conductor 170 (570), thereby electrically contacting the conductor 170 (570). It may be connected.
ソケットS1において、内側シールド3の2つの先端領域r1のうち少なくとも一方は、外側シールド1に直接結合していてもよい。同様に、ヘッダH1において、内側シールド7の2つの先端領域r7のうち少なくとも一方は、外側シールド5に直接結合していてもよい。例えば、内側シールド3(7)の長さが実施形態と比較して延長されて、内側シールド3(7)が外側シールド1(5)に溶接、圧入又はかしめ等の手段により結合されていてもよい。あるいは、内側シールド3(7)のうち先端領域r1(r7)を含む部位と外側シールド1(5)の少なくとも一部とが、1つの部材により形成されていてもよい。なお、内側シールド3(7)と外側シールド1(5)とがシームレスにつながっていてもよい。
In the socket S1, at least one of the two tip regions r1 of the
延長部32(又は72)は、基部31(又は71)から上下方向に沿って突出することに限定されない。例えば、延長部32(又は72)は、基部31(又は71)から前後方向に沿って突出していてもよい。 The extension 32 (or 72) is not limited to projecting vertically from the base 31 (or 71). For example, the extension portion 32 (or 72) may protrude from the base portion 31 (or 71) in the front-rear direction.
実施形態における各構成の個数は、一例であって、実施形態で示した個数に限定されない。例えば、内側シールド3(7)が有する延長部32(72)の個数は適宜変更が可能である。また、各コネクタ(ソケットS1及びヘッダH1)が備える端子4(8)の個数は適宜変更が可能である。 The number of each configuration in the embodiment is an example, and is not limited to the number shown in the embodiment. For example, the number of extension portions 32 (72) included in the inner shield 3 (7) can be appropriately changed. Further, the number of terminals 4 (8) included in each connector (socket S1 and header H1) can be appropriately changed.
実施形態において凹部又は窪みとして形成されている部位は、適宜、貫通孔に置き換えらえてもよい。逆に、実施形態において貫通孔として形成されている部位は、適宜、凹部又は窪みに置き換えられてもよい。 The portion formed as a recess or a recess in the embodiment may be appropriately replaced with a through hole. On the contrary, the portion formed as the through hole in the embodiment may be appropriately replaced with a recess or a recess.
実施形態において、圧入により結合されている部位が、インサート成形により結合されていてもよい。逆に、実施形態において、インサート成形により結合されている部位が、圧入により結合されていてもよい。また、圧入又はインサート成形に代えて、別の結合方法、例えば、接着、溶接、又はかしめ等を採用してもよい。 In the embodiment, the portions bonded by press fitting may be bonded by insert molding. On the contrary, in the embodiment, the portions bonded by insert molding may be bonded by press fitting. Further, instead of press-fitting or insert molding, another bonding method such as bonding, welding, or caulking may be adopted.
外側シールド1、5は、絞り加工に代えて、例えば、成形により形成され、これにより、外側シールド1、5の面の少なくとも一部(例えば、外周面101、501の全体)がシームレスに形成されてもよい。また、例えば、溶接により、外側シールド1、5の面の少なくとも一部がシームレスに形成されてもよい。
The
外側シールド5の複数の突起56は、筒状部50の外周面501ではなく、内周面503に設けられていてもよい。
The plurality of
実施形態におけるソケットS1の一部の構成が、ヘッダH1に適宜適用されてもよい。逆に、実施形態におけるヘッダH1の一部の構成が、ソケットS1に適宜適用されてもよい。例えば、複数の突起56は、外側シールド1、5の両方に設けられていてもよいし、外側シールド1、5のうち外側シールド1にのみ設けられていてもよい。
A part of the configuration of the socket S1 in the embodiment may be appropriately applied to the header H1. On the contrary, a part of the configuration of the header H1 in the embodiment may be appropriately applied to the socket S1. For example, the plurality of
(まとめ)
以上説明した実施形態等から、基板モジュール及び相手側基板モジュールに関して、以下の態様が開示されている。ここでは、第1基板モジュール(M1)を基板モジュールとみなし、第2基板モジュール(M2)を相手側基板モジュールとみなして説明する。ただし、第1基板モジュール(M1)を相手側基板モジュールとみなし、第2基板モジュール(M2)を基板モジュールとみなすこともできる。
(summary)
From the above-described embodiments and the like, the following aspects are disclosed with respect to the substrate module and the mating substrate module. Here, the first board module (M1) is regarded as a board module, and the second board module (M2) is regarded as a mating board module. However, the first board module (M1) can be regarded as the mating board module, and the second board module (M2) can be regarded as the board module.
第1の態様に係る基板モジュール(第1基板モジュールM1)は、第1端子(4T)と、第2端子(4P)と、基板(150)と、を備える。第1端子(4T)は、信号を伝送する。第2端子(4P)は、電力を伝送する又は第1端子(4T)が伝送する信号よりも低周波の信号を伝送する。基板(150)は、第1端子(4T)及び第2端子(4P)に電気的に接続されている。基板(150)は、第1フットプリント(113)と、第2フットプリント(123)と、グランドパターン(GND3)と、第1ビア(114)と、第2ビア(124)と、第1ビアパッド(115)と、第2ビアパッド(125)と、第1線路(116)と、第2線路(126)と、容量部(拡大部127)と、を有する。第1フットプリント(113)は、第1端子(4T)に電気的に接続されている。第2フットプリント(123)は、第2端子(4P)に電気的に接続されている。第1ビア(114)は、第1フットプリント(113)に電気的に接続されている。第2ビア(124)は、第2フットプリント(123)に電気的に接続されている。第1ビアパッド(115)は、第1ビア(114)を介して第1フットプリント(113)に電気的に接続されている。第2ビアパッド(125)は、第2ビア(124)を介して第2フットプリント(123)に電気的に接続されている。第1線路(116)は、第1ビアパッド(115)に電気的に接続されている。第2線路(126)は、グランドパターン(GND3)と電位が異なる。第2線路(126)は、第2ビアパッド(125)に電気的に接続されている。容量部(拡大部127)は、グランドパターン(GND3)の電位との間で静電容量を形成する。容量部(拡大部127)は、第2線路(126)に電気的に接続されている。 The substrate module (first substrate module M1) according to the first aspect includes a first terminal (4T), a second terminal (4P), and a substrate (150). The first terminal (4T) transmits a signal. The second terminal (4P) transmits power or transmits a signal having a lower frequency than the signal transmitted by the first terminal (4T). The substrate (150) is electrically connected to the first terminal (4T) and the second terminal (4P). The substrate (150) has a first footprint (113), a second footprint (123), a ground pattern (GND3), a first via (114), a second via (124), and a first via pad. It has (115), a second via pad (125), a first line (116), a second line (126), and a capacitance section (enlarged section 127). The first footprint (113) is electrically connected to the first terminal (4T). The second footprint (123) is electrically connected to the second terminal (4P). The first via (114) is electrically connected to the first footprint (113). The second via (124) is electrically connected to the second footprint (123). The first via pad (115) is electrically connected to the first footprint (113) via the first via (114). The second via pad (125) is electrically connected to the second footprint (123) via the second via (124). The first line (116) is electrically connected to the first via pad (115). The potential of the second line (126) is different from that of the ground pattern (GND3). The second line (126) is electrically connected to the second via pad (125). The capacitance section (expansion section 127) forms a capacitance with the potential of the ground pattern (GND3). The capacitance section (expansion section 127) is electrically connected to the second line (126).
上記の構成によれば、容量部(拡大部127)とグランドパターン(GND3)との間に静電容量が形成される。そのため、容量部(拡大部127)が無い場合と比較して、第2端子(4P)の共振を抑制し、1つの第1端子(4T)とその他の第1端子(4T)との間のクロストークによる通信品質の劣化を低減できる。さらに、第1端子(4T)から第2端子(4P)へのクロストークを低減することによる第1端子(4T)の通信品質の劣化の低減と同時に、第2端子(4P)から第2線路(126)へ漏出するノイズ量低減による、電磁ノイズ放射の低減も可能となる。 According to the above configuration, a capacitance is formed between the capacitance portion (enlarged portion 127) and the ground pattern (GND3). Therefore, as compared with the case where there is no capacitance portion (enlarged portion 127), the resonance of the second terminal (4P) is suppressed, and the resonance between one first terminal (4T) and the other first terminal (4T) is suppressed. Deterioration of communication quality due to crosstalk can be reduced. Further, by reducing the crosstalk from the first terminal (4T) to the second terminal (4P), the deterioration of the communication quality of the first terminal (4T) is reduced, and at the same time, the second line from the second terminal (4P) is reduced. By reducing the amount of noise leaking to (126), it is possible to reduce electromagnetic noise radiation.
また、第2の態様に係る基板モジュール(第1基板モジュールM1)では、第1の態様において、容量部は、拡大部(127)を含む。拡大部(127)は、基板(150)の厚さ方向においてグランドパターン(GND3)の少なくとも一部と重なる。拡大部(127)は、第2線路(126)に電気的に接続されている。拡大部(127)は、導電性を有する。 Further, in the substrate module (first substrate module M1) according to the second aspect, in the first aspect, the capacitance portion includes the enlarged portion (127). The enlarged portion (127) overlaps at least a part of the ground pattern (GND3) in the thickness direction of the substrate (150). The enlargement section (127) is electrically connected to the second line (126). The enlarged portion (127) has conductivity.
上記の構成によれば、拡大部(127)とグランドパターン(GND3)との間に静電容量を形成できる。 According to the above configuration, a capacitance can be formed between the enlarged portion (127) and the ground pattern (GND3).
また、第3の態様に係る基板モジュール(第1基板モジュールM1)では、第2の態様において、拡大部(127)は、基板(150)の厚さ方向において第2フットプリント(123)の少なくとも一部に重なっている。 Further, in the substrate module (first substrate module M1) according to the third aspect, in the second aspect, the enlarged portion (127) is at least the second footprint (123) in the thickness direction of the substrate (150). It overlaps a part.
上記の構成によれば、拡大部(127)が第2フットプリント(123)に対して比較的近い位置に設けられているため、第2端子(4P)の共振を抑制する効果を向上させることができる。 According to the above configuration, since the enlarged portion (127) is provided at a position relatively close to the second footprint (123), the effect of suppressing the resonance of the second terminal (4P) is improved. Can be done.
また、第4の態様に係る基板モジュール(第1基板モジュールM1)では、第2又は3の態様において、拡大部(127)は、基板(150)の厚さ方向において第2端子(4P)の少なくとも一部に重なっている。 Further, in the substrate module (first substrate module M1) according to the fourth aspect, in the second or third aspect, the enlarged portion (127) is of the second terminal (4P) in the thickness direction of the substrate (150). It overlaps at least partly.
上記の構成によれば、拡大部(127)が第2端子(4P)に対して比較的近い位置に設けられているため、第2端子(4P)の共振を抑制する効果を向上させることができる。 According to the above configuration, since the enlarged portion (127) is provided at a position relatively close to the second terminal (4P), the effect of suppressing the resonance of the second terminal (4P) can be improved. can.
また、第5の態様に係る基板モジュール(第1基板モジュールM1)では、第2〜4の態様のいずれか1つにおいて、拡大部(127)は、基板(150)の厚さ方向において第1ビアパッド(115)及び第1線路(116)と重ならない位置に設けられている。 Further, in the substrate module (first substrate module M1) according to the fifth aspect, in any one of the second to fourth aspects, the enlarged portion (127) is the first in the thickness direction of the substrate (150). It is provided at a position that does not overlap with the via pad (115) and the first line (116).
上記の構成によれば、拡大部(127)と第1端子(4T)側の電路との間で信号が伝搬する可能性を低減させ、第1端子(4T)における通信品質を更に改善させることができる。 According to the above configuration, the possibility of signal propagation between the enlarged portion (127) and the electric circuit on the first terminal (4T) side is reduced, and the communication quality at the first terminal (4T) is further improved. Can be done.
また、第6の態様に係る基板モジュール(第1基板モジュールM1)では、第2〜5の態様のいずれか1つにおいて、拡大部(127)及び第2ビアパッド(125)からなる第1電極部とグランドパターン(GND3)からなる第2電極部との間の静電容量は、第1ビアパッド(115)とグランドパターン(GND3)との間の静電容量よりも大きい。 Further, in the substrate module (first substrate module M1) according to the sixth aspect, in any one of the second to fifth aspects, the first electrode portion including the enlarged portion (127) and the second via pad (125). The capacitance between the first via pad (115) and the second electrode portion composed of the ground pattern (GND3) is larger than the capacitance between the first via pad (115) and the ground pattern (GND3).
上記の構成によれば、第1電極部と第2電極部との間の静電容量が比較的大きいため、第2端子(4P)の共振を抑制する効果を向上させることができる。 According to the above configuration, since the capacitance between the first electrode portion and the second electrode portion is relatively large, the effect of suppressing the resonance of the second terminal (4P) can be improved.
また、第7の態様に係る基板モジュール(第1基板モジュールM1)では、第2〜6の態様のいずれか1つにおいて、拡大部(127)の面積と第2ビアパッド(125)の面積との和は、第2フットプリント(123)の面積よりも大きい。 Further, in the substrate module (first substrate module M1) according to the seventh aspect, in any one of the second to sixth aspects, the area of the enlarged portion (127) and the area of the second via pad (125) are The sum is larger than the area of the second footprint (123).
上記の構成によれば、第1電極部(拡大部127及び第2ビアパッド125)と第2電極部(グランドパターンGND3)との間の静電容量が比較的大きいため、第2端子(4P)の共振を抑制する効果を向上させることができる。
According to the above configuration, since the capacitance between the first electrode portion (
また、第8の態様に係る基板モジュール(第1基板モジュールM1)では、第2〜7の態様のいずれか1つにおいて、基板(150)の厚さ方向から見て、第1ビアパッド(115)から第1線路(116)が引き出されている所定の向きに沿って、第2ビアパッド(125)から第2線路(126)が引き出されている。拡大部(127)のうち、第2ビア(124)に対して所定の向きと反対側の領域の面積は、拡大部(127)のうち、第2ビア(124)に対して所定の向きと同じ側の領域の面積よりも大きい。 Further, in the substrate module (first substrate module M1) according to the eighth aspect, in any one of the second to seventh aspects, the first via pad (115) is viewed from the thickness direction of the substrate (150). The second line (126) is pulled out from the second via pad (125) along a predetermined direction from which the first line (116) is pulled out. The area of the region of the enlarged portion (127) opposite to the predetermined direction with respect to the second via (124) has a predetermined orientation with respect to the second via (124) of the enlarged portion (127). It is larger than the area of the area on the same side.
上記の構成によれば、第1線路(116)又は第2線路(126)の専有面積が比較的大きい場合であっても、拡大部(127)の面積を確保できる。 According to the above configuration, the area of the enlarged portion (127) can be secured even when the occupied area of the first line (116) or the second line (126) is relatively large.
また、第9の態様に係る基板モジュール(第1基板モジュールM1)では、第2〜8の態様のいずれか1つにおいて、基板(150)は、グランドパターン(GND3)である第1グランドパターン(グランドパターンGND3)とは別に、第2グランドパターン(グランドパターンGND1)を更に有する。拡大部(127)は、基板(150)の厚さ方向において第2グランドパターンの少なくとも一部と重なる。拡大部(127)は、基板(150)における第1グランドパターンが設けられた層と第2グランドパターンが設けられた層との間の層に設けられている。 Further, in the substrate module (first substrate module M1) according to the ninth aspect, in any one of the second to eighth aspects, the substrate (150) is a ground pattern (GND3). In addition to the ground pattern GND3), it further has a second ground pattern (ground pattern GND1). The enlarged portion (127) overlaps at least a part of the second ground pattern in the thickness direction of the substrate (150). The enlarged portion (127) is provided in the layer between the layer provided with the first ground pattern and the layer provided with the second ground pattern on the substrate (150).
上記の構成によれば、第2グランドパターンが無い場合と比較して、第2端子(4P)の共振を抑制する効果を向上させることができる。 According to the above configuration, the effect of suppressing the resonance of the second terminal (4P) can be improved as compared with the case where there is no second ground pattern.
また、第10の態様に係る基板モジュール(第1基板モジュールM1)では、第2〜9の態様のいずれか1つにおいて、拡大部(127)と第2ビアパッド(125)とは、基板(150)における同じ層においてつながっている。 Further, in the substrate module (first substrate module M1) according to the tenth aspect, in any one of the second to ninth aspects, the enlarged portion (127) and the second via pad (125) are the substrate (150). ) Are connected in the same layer.
上記の構成によれば、拡大部(127)と第2ビアパッド(125)とを同じ層に集約できる。 According to the above configuration, the enlarged portion (127) and the second via pad (125) can be integrated in the same layer.
また、第11の態様に係る基板モジュール(第1基板モジュールM1)では、第2〜10の態様のいずれか1つにおいて、拡大部(127)と第2線路(126)とは、基板(150)における異なる層に設けられている。 Further, in the substrate module (first substrate module M1) according to the eleventh aspect, in any one of the second to tenth aspects, the enlarged portion (127) and the second line (126) are the substrate (150). ) Are provided in different layers.
上記の構成によれば、拡大部(127)の面積を大きくしやすい。 According to the above configuration, it is easy to increase the area of the enlarged portion (127).
また、第12の態様に係る基板モジュール(第1基板モジュールM1)は、第2〜11の態様のいずれか1つにおいて、第2端子(4P)を複数備える。複数の第2端子(4P)のうち少なくとも2つは、1つの拡大部(127)に電気的に接続されている。 Further, the substrate module (first substrate module M1) according to the twelfth aspect includes a plurality of second terminals (4P) in any one of the second to eleventh aspects. At least two of the plurality of second terminals (4P) are electrically connected to one enlargement portion (127).
上記の構成によれば、少なくとも2つの第2端子(4P)において共振が起きる可能性を低減できる。 According to the above configuration, the possibility of resonance occurring at at least two second terminals (4P) can be reduced.
また、第13の態様に係る基板モジュール(第1基板モジュールM1)では、第12の態様において、基板(150)は、第2線路(126)及び第2線路(126)に電気的に接続された拡大部(127)の組を複数有する。複数の第2端子(4P)は、複数の第2線路(126)に電気的に接続されている。複数の拡大部(127)は、第1拡大部(拡大部127b)と、第2拡大部(拡大部127c)と、を含む。第1拡大部(拡大部127b)は、複数の第2線路(126)のうち線路幅が第1の幅(WD1)である第2線路(126b)に電気的に接続されており、第1拡大部の面積は第1の面積である。第2拡大部(拡大部127c)は、複数の第2線路(126)のうち線路幅が第1の幅(WD1)よりも大きい第2の幅(WD2)である第2線路(126c)に電気的に接続されており、第2拡大部の面積は第2の面積であり、第2の面積は、第1の面積よりも大きい。
Further, in the substrate module (first substrate module M1) according to the thirteenth aspect, in the twelfth aspect, the substrate (150) is electrically connected to the second line (126) and the second line (126). It has a plurality of sets of enlarged portions (127). The plurality of second terminals (4P) are electrically connected to the plurality of second lines (126). The plurality of enlarged portions (127) include a first enlarged portion (
上記の構成によれば、ノイズを効果的に低減できる。 According to the above configuration, noise can be effectively reduced.
また、第14の態様に係る基板モジュール(第1基板モジュールM1)では、第12又は13の態様において、基板(150)は、第2線路(126)及び第2線路(126)に電気的に接続された拡大部(127)の組を複数有する。複数の第2端子(4P)は、複数の第2線路(126)に電気的に接続されている。複数の拡大部(127)は、拡大部(127b)と、拡大部(127c)と、を含む。拡大部(127b)は、複数の第2端子(4P)のうち第1端子(4T)との間の距離が第1の距離(L4)である第2端子(4b)に電気的に接続されており、拡大部(127b)の面積は第1の大きさである。拡大部(127c)は、複数の第2端子(4P)のうち第1端子(4T)との間の距離が第2の距離(L5)である第2端子(4c)に電気的に接続されており、拡大部(127c)の面積は第2の大きさであり、第2の大きさは、第1の大きさよりも大きい。第2の距離(L5)は、第1の距離(L4)よりも短い。 Further, in the substrate module (first substrate module M1) according to the fourteenth aspect, in the twelfth or thirteenth aspect, the substrate (150) is electrically connected to the second line (126) and the second line (126). It has a plurality of sets of connected expansion units (127). The plurality of second terminals (4P) are electrically connected to the plurality of second lines (126). The plurality of enlarged portions (127) include an enlarged portion (127b) and an enlarged portion (127c). The enlarged portion (127b) is electrically connected to the second terminal (4b) in which the distance between the plurality of second terminals (4P) and the first terminal (4T) is the first distance (L4). The area of the enlarged portion (127b) is the first size. The enlarged portion (127c) is electrically connected to the second terminal (4c) in which the distance between the plurality of second terminals (4P) and the first terminal (4T) is the second distance (L5). The area of the enlarged portion (127c) is the second size, and the second size is larger than the first size. The second distance (L5) is shorter than the first distance (L4).
上記の構成によれば、複数の第2端子(4P)のうち、第1端子(4T)により近い第2端子(4P)に伝搬するノイズを低減する効果が高まる。 According to the above configuration, the effect of reducing noise propagating to the second terminal (4P) closer to the first terminal (4T) among the plurality of second terminals (4P) is enhanced.
また、第15の態様に係る基板モジュール(第1基板モジュールM1)では、第2〜14の態様のいずれか1つにおいて、基板(150)は、共通の第2線路(126)に電気的に接続された拡大部(127)を複数有する。複数の拡大部(127)は、基板(150)のうち第2フットプリント(123)と同じ層に設けられた拡大部(127d)と、基板(150)のうち第2フットプリント(123)と異なる層に設けられた拡大部(127e)と、を含む。 Further, in the substrate module (first substrate module M1) according to the fifteenth aspect, in any one of the second to fourteenth aspects, the substrate (150) is electrically connected to the common second line (126). It has a plurality of connected expansion units (127). The plurality of enlarged portions (127) include an enlarged portion (127d) provided in the same layer as the second footprint (123) of the substrate (150) and a second footprint (123) of the substrate (150). Includes an enlarged portion (127e) provided in different layers.
上記の構成によれば、複数の拡大部(127)の各々を設けるスペースを確保しやすい。よって、複数の拡大部(127)の各々とグランドパターン(GND2、GND3)との間の静電容量の総和を大きくしやすい。 According to the above configuration, it is easy to secure a space for providing each of the plurality of enlarged portions (127). Therefore, it is easy to increase the total capacitance between each of the plurality of enlarged portions (127) and the ground pattern (GND2, GND3).
また、第16の態様に係る基板モジュール(第1基板モジュールM1)では、第1〜15の態様のいずれか1つにおいて、容量部は、チップコンデンサ(128)を含む。チップコンデンサ(128)は、第1電極(1281)及び第2電極(1282)を有する。第1電極(1281)は、第2線路(126)に電気的に接続されている。第2電極(1282)は、グランドパターン(GND3)に電気的に接続されている。 Further, in the substrate module (first substrate module M1) according to the sixteenth aspect, in any one of the first to fifteenth aspects, the capacitance portion includes the chip capacitor (128). The chip capacitor (128) has a first electrode (1281) and a second electrode (1282). The first electrode (1281) is electrically connected to the second line (126). The second electrode (1282) is electrically connected to the ground pattern (GND3).
上記の構成によれば、第2端子(4P)において共振が起きる可能性を更に低減できる。 According to the above configuration, the possibility of resonance occurring at the second terminal (4P) can be further reduced.
また、第17の態様に係る基板モジュール(第1基板モジュールM1)は、第1〜16の態様のいずれか1つにおいて、第1端子(4T)を複数備える。基板(150)の厚さ方向から見て、第2端子(4P)は、複数の第1端子(4T)のうち2つの第1端子(4T)の間に配置されている。 Further, the substrate module (first substrate module M1) according to the seventeenth aspect includes a plurality of first terminals (4T) in any one of the first to sixteenth aspects. The second terminal (4P) is arranged between two first terminals (4T) of the plurality of first terminals (4T) when viewed from the thickness direction of the substrate (150).
上記の構成によれば、2つの第1端子(4T)を離して配置することができる。よって、2つの第1端子(4T)間でノイズの伝搬が起きる可能性を低減できる。 According to the above configuration, the two first terminals (4T) can be arranged apart from each other. Therefore, the possibility of noise propagation between the two first terminals (4T) can be reduced.
また、第18の態様に係る基板モジュール(第1基板モジュールM1)は、第1〜17の態様のいずれか1つにおいて、シールド(外側シールド1)を更に備える。シールドは、第1端子(4T)及び第2端子(4P)を囲む。 Further, the substrate module (first substrate module M1) according to the eighteenth aspect further includes a shield (outer shield 1) in any one of the first to seventeenth aspects. The shield surrounds the first terminal (4T) and the second terminal (4P).
上記の構成によれば、シールド(外側シールド1)の内と外との間でノイズの伝搬が起きる可能性を低減できる。 According to the above configuration, the possibility of noise propagation between the inside and the outside of the shield (outer shield 1) can be reduced.
第1の態様以外の構成については、基板モジュール(第1基板モジュールM1)に必須の構成ではなく、適宜省略可能である。 Configurations other than the first aspect are not essential configurations for the substrate module (first substrate module M1) and can be omitted as appropriate.
また、第19の態様に係る接続システム(100)は、第1〜18の態様のいずれか1つに係る基板モジュール(第1基板モジュールM1)と、相手側基板モジュール(第2基板モジュールM2)と、を備える。相手側基板モジュールは、相手側第1端子(8T)と、相手側第2端子(8P)と、相手側基板(550)と、を備える。相手側第1端子(8T)は、基板モジュールの第1端子(4T)に電気的に接続される。相手側第1端子(8T)は、信号を伝送する。相手側第2端子(8P)は、基板モジュールの第2端子(4P)に電気的に接続される。相手側第2端子(8P)は、電力を伝送する又は相手側第1端子(8T)が伝送する信号よりも低周波の信号を伝送する。相手側基板(550)は、相手側第1端子(8T)及び相手側第2端子(8P)に電気的に接続されている。 Further, the connection system (100) according to the nineteenth aspect includes a substrate module (first substrate module M1) according to any one of the first to eighteenth aspects and a mating substrate module (second substrate module M2). And. The mating board module includes a mating side first terminal (8T), a mating side second terminal (8P), and a mating side board (550). The first terminal (8T) on the other side is electrically connected to the first terminal (4T) of the board module. The other party's first terminal (8T) transmits a signal. The second terminal (8P) on the other side is electrically connected to the second terminal (4P) of the board module. The other-side second terminal (8P) transmits power or transmits a signal having a lower frequency than the signal transmitted by the other-side first terminal (8T). The mating board (550) is electrically connected to the mating first terminal (8T) and the mating second terminal (8P).
上記の構成によれば、信号伝送用の第1端子(4T)及び相手側第1端子(8T)における通信品質を改善させることができる。 According to the above configuration, it is possible to improve the communication quality at the first terminal (4T) for signal transmission and the first terminal (8T) on the other side.
また、第20の態様に係る接続システム(100)では、第19の態様において、相手側基板モジュール(第2基板モジュールM2)の相手側基板(550)は、相手側第1フットプリント(513)と、相手側第2フットプリント(523)と、相手側グランドパターン(GND3)と、相手側第1ビア(514)と、相手側第2ビア(524)と、相手側第1ビアパッド(515)と、相手側第2ビアパッド(525)と、相手側第1線路(516)と、相手側第2線路(526)と、相手側容量部(拡大部527)と、を有する。相手側第1フットプリント(513)は、相手側第1端子(8T)に電気的に接続されている。相手側第2フットプリント(523)は、相手側第2端子(8P)に電気的に接続されている。相手側第1ビア(514)は、相手側第1フットプリント(513)に電気的に接続されている。相手側第2ビア(524)は、相手側第2フットプリント(523)に電気的に接続されている。相手側第1ビアパッド(515)は、相手側第1ビア(514)を介して相手側第1フットプリント(513)に電気的に接続されている。相手側第2ビアパッド(525)は、相手側第2ビア(524)を介して相手側第2フットプリント(523)に電気的に接続されている。相手側第1線路(516)は、相手側第1ビアパッド(515)に電気的に接続されている。相手側第2線路(526)は、相手側グランドパターン(GND3)と電位が異なる。相手側第2線路(526)は、相手側第2ビアパッド(525)に電気的に接続されている。相手側容量部(拡大部527)は、相手側グランドパターン(GND3)の電位との間で静電容量を形成する。相手側容量部(拡大部527)は、相手側第2線路(526)に電気的に接続されている。 Further, in the connection system (100) according to the twentieth aspect, in the nineteenth aspect, the mating board (550) of the mating board module (second board module M2) has a mating first footprint (513). , The opponent's second footprint (523), the opponent's ground pattern (GND3), the opponent's first via (514), the opponent's second via (524), and the opponent's first via pad (515). A second via pad (525) on the other side, a first line (516) on the other side, a second line (526) on the other side, and a capacitance unit (enlarged part 527) on the other side. The mating side first footprint (513) is electrically connected to the mating side first terminal (8T). The mating side second footprint (523) is electrically connected to the mating side second terminal (8P). The mating first via (514) is electrically connected to the mating first footprint (513). The mating second via (524) is electrically connected to the mating second footprint (523). The mating first via pad (515) is electrically connected to the mating first footprint (513) via the mating first via (514). The mating second via pad (525) is electrically connected to the mating second footprint (523) via the mating second via (524). The mating side first line (516) is electrically connected to the mating side first via pad (515). The potential of the other side second line (526) is different from that of the other side ground pattern (GND3). The other side second line (526) is electrically connected to the other side second via pad (525). The mating capacity portion (enlarged portion 527) forms a capacitance with the potential of the mating side ground pattern (GND3). The mating capacity portion (enlarged portion 527) is electrically connected to the mating side second line (526).
上記の構成によれば、相手側容量部(拡大部527)が無い場合と比較して、第1端子(4T)及び相手側第1端子(8T)における通信品質を更に改善させることができる。 According to the above configuration, the communication quality at the first terminal (4T) and the first terminal (8T) on the other side can be further improved as compared with the case where the other side capacitance part (enlarged part 527) is not provided.
第19の態様以外の構成については、接続システム(100)に必須の構成ではなく、適宜省略可能である。 Configurations other than the nineteenth aspect are not essential configurations for the connection system (100) and can be omitted as appropriate.
また、第21の態様に係る基板(150)は、第1〜18の態様のいずれか1つに係る基板モジュール(第1基板モジュールM1)に、基板(150)として用いられる。 Further, the substrate (150) according to the 21st aspect is used as the substrate (150) in the substrate module (1st substrate module M1) according to any one of the 1st to 18th aspects.
上記の構成によれば、信号伝送用の第1端子(4T)及び相手側第1端子(8T)における通信品質を改善させることができる。 According to the above configuration, it is possible to improve the communication quality at the first terminal (4T) for signal transmission and the first terminal (8T) on the other side.
1、5 外側シールド(シールド)
4T 第1端子
4P 第2端子
8T 相手側第1端子
8P 相手側第2端子
100 接続システム
113 第1フットプリント
114 第1ビア
115 第1ビアパッド
116 第1線路
123 第2フットプリント
124 第2ビア
125 第2ビアパッド
126 第2線路
127 拡大部(容量部)
128 チップコンデンサ(容量部)
1281 第1電極
1282 第2電極
150 基板
513 相手側第1フットプリント
514 相手側第1ビア
515 相手側第1ビアパッド
516 相手側第1線路
523 相手側第2フットプリント
524 相手側第2ビア
525 相手側第2ビアパッド
526 相手側第2線路
527 拡大部(相手側容量部)
550 相手側基板
GND1〜GND3 グランドパターン
L4 第1の距離
L5 第2の距離
M1 第1基板モジュール(基板モジュール)
M2 第2基板モジュール(相手側基板モジュール)
WD1 第1の幅
WD2 第2の幅
1, 5 Outer shield (shield)
128 chip capacitor (capacitive part)
1281
550 Mating board GND1 to GND3 Ground pattern L4 First distance L5 Second distance M1 First board module (board module)
M2 2nd board module (counterpart board module)
WD1 1st width WD2 2nd width
Claims (21)
電力を伝送する又は前記第1端子が伝送する信号よりも低周波の信号を伝送する第2端子と、
前記第1端子及び前記第2端子に電気的に接続された基板と、を備え、
前記基板は、
前記第1端子に電気的に接続された第1フットプリントと、
前記第2端子に電気的に接続された第2フットプリントと、
グランドパターンと、
前記第1フットプリントに電気的に接続された第1ビアと、
前記第2フットプリントに電気的に接続された第2ビアと、
前記第1ビアを介して前記第1フットプリントに電気的に接続された第1ビアパッドと、
前記第2ビアを介して前記第2フットプリントに電気的に接続された第2ビアパッドと、
前記第1ビアパッドに電気的に接続された第1線路と、
前記グランドパターンと電位が異なり、前記第2ビアパッドに電気的に接続された第2線路と、
前記グランドパターンの電位との間で静電容量を形成し、前記第2線路に電気的に接続された容量部と、を有する、
基板モジュール。 The first terminal that transmits signals and
A second terminal that transmits power or transmits a signal having a lower frequency than the signal transmitted by the first terminal,
A substrate electrically connected to the first terminal and the second terminal is provided.
The substrate is
A first footprint electrically connected to the first terminal,
A second footprint electrically connected to the second terminal,
With the ground pattern
A first via electrically connected to the first footprint,
A second via electrically connected to the second footprint,
A first via pad electrically connected to the first footprint via the first via,
A second via pad electrically connected to the second footprint via the second via,
The first line electrically connected to the first via pad and
The second line, which has a different potential from the ground pattern and is electrically connected to the second via pad,
It has a capacitance portion that forms a capacitance with the potential of the ground pattern and is electrically connected to the second line.
Board module.
請求項1に記載の基板モジュール。 The capacitive portion overlaps with at least a part of the ground pattern in the thickness direction of the substrate and includes a conductive enlarged portion electrically connected to the second line.
The board module according to claim 1.
請求項2に記載の基板モジュール。 The enlarged portion overlaps at least a part of the second footprint in the thickness direction of the substrate.
The board module according to claim 2.
請求項2又は3に記載の基板モジュール。 The enlarged portion overlaps at least a part of the second terminal in the thickness direction of the substrate.
The board module according to claim 2 or 3.
請求項2〜4のいずれか一項に記載の基板モジュール。 The enlarged portion is provided at a position that does not overlap with the first via pad and the first line in the thickness direction of the substrate.
The board module according to any one of claims 2 to 4.
請求項2〜5のいずれか一項に記載の基板モジュール。 The capacitance between the first electrode portion including the enlarged portion and the second via pad and the second electrode portion composed of the ground pattern is larger than the capacitance between the first via pad and the ground pattern. big,
The board module according to any one of claims 2 to 5.
請求項2〜6のいずれか一項に記載の基板モジュール。 The sum of the area of the enlarged portion and the area of the second via pad is larger than the area of the second footprint.
The board module according to any one of claims 2 to 6.
前記拡大部のうち、前記第2ビアに対して前記所定の向きと反対側の領域の面積は、前記拡大部のうち、前記第2ビアに対して前記所定の向きと同じ側の領域の面積よりも大きい、
請求項2〜7のいずれか一項に記載の基板モジュール。 The second line is drawn out from the second via pad along a predetermined direction in which the first line is drawn out from the first via pad when viewed from the thickness direction of the substrate.
The area of the enlarged portion on the side opposite to the predetermined direction with respect to the second via is the area of the region of the enlarged portion on the same side as the predetermined direction with respect to the second via. Greater than
The board module according to any one of claims 2 to 7.
前記拡大部は、前記基板の前記厚さ方向において前記第2グランドパターンの少なくとも一部と重なり、
前記拡大部は、前記基板における前記第1グランドパターンが設けられた層と前記第2グランドパターンが設けられた層との間の層に設けられている、
請求項2〜8のいずれか一項に記載の基板モジュール。 The substrate further has a second ground pattern in addition to the first ground pattern which is the ground pattern.
The enlarged portion overlaps with at least a part of the second ground pattern in the thickness direction of the substrate.
The enlarged portion is provided in a layer between the layer provided with the first ground pattern and the layer provided with the second ground pattern on the substrate.
The board module according to any one of claims 2 to 8.
請求項2〜9のいずれか一項に記載の基板モジュール。 The enlarged portion and the second via pad are connected in the same layer on the substrate.
The board module according to any one of claims 2 to 9.
請求項2〜10のいずれか一項に記載の基板モジュール。 The enlarged portion and the second line are provided on different layers on the substrate.
The board module according to any one of claims 2 to 10.
前記複数の第2端子のうち少なくとも2つは、前記拡大部に電気的に接続されている、
請求項2〜11のいずれか一項に記載の基板モジュール。 A plurality of the second terminals are provided.
At least two of the plurality of second terminals are electrically connected to the enlarged portion.
The board module according to any one of claims 2 to 11.
前記複数の第2端子は、前記複数の第2線路に電気的に接続されており、
前記複数の拡大部は、
前記複数の第2線路のうち線路幅が第1の幅である第2線路に電気的に接続されており、面積が第1の面積である第1拡大部と、
前記複数の第2線路のうち線路幅が前記第1の幅よりも大きい第2の幅である第2線路に電気的に接続されており、面積が前記第1の面積よりも大きい第2の面積である第2拡大部と、を含む、
請求項12に記載の基板モジュール。 The substrate has a plurality of sets of the second line and the enlarged portion electrically connected to the second line.
The plurality of second terminals are electrically connected to the plurality of second lines.
The plurality of enlarged parts
A first enlarged portion which is electrically connected to a second line having a line width of the first width among the plurality of second lines and has an area of the first area, and
A second line that is electrically connected to a second line having a width larger than the first width among the plurality of second lines and has an area larger than the first area. Including the second enlarged part, which is the area,
The board module according to claim 12.
前記複数の第2端子は、前記複数の第2線路に電気的に接続されており、
前記複数の拡大部は、
前記複数の第2端子のうち前記第1端子との間の距離が第1の距離である第2端子に電気的に接続されており、面積が第1の大きさである拡大部と、
前記複数の第2端子のうち前記第1端子との間の距離が前記第1の距離よりも短い第2の距離である第2端子に電気的に接続されており、面積が前記第1の大きさよりも大きい第2の大きさである拡大部と、を含む、
請求項12又は13に記載の基板モジュール。 The substrate has a plurality of sets of the second line and the enlarged portion electrically connected to the second line.
The plurality of second terminals are electrically connected to the plurality of second lines.
The plurality of enlarged parts
An enlarged portion which is electrically connected to a second terminal whose distance between the plurality of second terminals and the first terminal is the first distance and has an area of the first size, and
Of the plurality of second terminals, the distance between the first terminal and the first terminal is electrically connected to the second terminal, which is a second distance shorter than the first distance, and the area is the first. Including an enlarged portion, which is a second size larger than the size,
The board module according to claim 12 or 13.
前記複数の拡大部は、
前記基板のうち前記第2フットプリントと同じ層に設けられた拡大部と、
前記基板のうち前記第2フットプリントと異なる層に設けられた拡大部と、を含む、
請求項2〜14のいずれか一項に記載の基板モジュール。 The substrate has a plurality of the enlarged portions electrically connected to the common second line.
The plurality of enlarged parts
An enlarged portion of the substrate provided on the same layer as the second footprint,
The substrate includes an enlarged portion provided in a layer different from that of the second footprint.
The substrate module according to any one of claims 2 to 14.
前記第1電極は、前記第2線路に電気的に接続されており、
前記第2電極は、前記グランドパターンに電気的に接続されている、
請求項1〜15のいずれか一項に記載の基板モジュール。 The capacitance portion includes a chip capacitor having a first electrode and a second electrode, and includes a chip capacitor.
The first electrode is electrically connected to the second line and is connected to the second line.
The second electrode is electrically connected to the ground pattern.
The board module according to any one of claims 1 to 15.
前記基板の前記厚さ方向から見て、前記第2端子は、前記複数の第1端子のうち2つの第1端子の間に配置されている、
請求項1〜16のいずれか一項に記載の基板モジュール。 A plurality of the first terminals are provided.
The second terminal is arranged between two first terminals of the plurality of first terminals when viewed from the thickness direction of the substrate.
The board module according to any one of claims 1 to 16.
請求項1〜17のいずれか一項に記載の基板モジュール。 A shield surrounding the first terminal and the second terminal is further provided.
The board module according to any one of claims 1 to 17.
相手側基板モジュールと、を備え、
前記相手側基板モジュールは、
前記基板モジュールの前記第1端子に電気的に接続され、信号を伝送する相手側第1端子と、
前記基板モジュールの前記第2端子に電気的に接続され、電力を伝送する又は前記相手側第1端子が伝送する信号よりも低周波の信号を伝送する相手側第2端子と、
前記相手側第1端子及び前記相手側第2端子に電気的に接続された相手側基板と、を備える、
接続システム。 The board module according to any one of claims 1 to 18.
With a mating board module,
The mating board module
A first terminal on the other side, which is electrically connected to the first terminal of the board module and transmits a signal,
A second terminal on the other side that is electrically connected to the second terminal of the board module and transmits power or a signal having a frequency lower than that transmitted by the first terminal on the other side.
A mating board electrically connected to the mating first terminal and the mating second terminal is provided.
Connection system.
前記相手側第1端子に電気的に接続された相手側第1フットプリントと、
前記相手側第2端子に電気的に接続された相手側第2フットプリントと、
相手側グランドパターンと、
前記相手側第1フットプリントに電気的に接続された相手側第1ビアと、
前記相手側第2フットプリントに電気的に接続された相手側第2ビアと、
前記相手側第1ビアを介して前記相手側第1フットプリントに電気的に接続された相手側第1ビアパッドと、
前記相手側第2ビアを介して前記相手側第2フットプリントに電気的に接続された相手側第2ビアパッドと、
前記相手側第1ビアパッドに電気的に接続された相手側第1線路と、
前記相手側グランドパターンと電位が異なり、前記相手側第2ビアパッドに電気的に接続された相手側第2線路と、
前記相手側グランドパターンの電位との間で静電容量を形成し、前記相手側第2線路に電気的に接続された相手側容量部と、を有する、
請求項19に記載の接続システム。 The mating board of the mating board module
With the other party's first footprint electrically connected to the other party's first terminal,
With the other party's second footprint electrically connected to the other party's second terminal,
The other party's ground pattern and
The mating first via, which is electrically connected to the mating first footprint,
With the other side second via electrically connected to the other side second footprint,
A mating first via pad electrically connected to the mating first footprint via the mating first via.
A mating second via pad electrically connected to the mating second footprint via the mating second via.
The other side first line electrically connected to the other side first via pad and
A second line on the other side, which has a different potential from the ground pattern on the other side and is electrically connected to the second via pad on the other side.
It has a mating capacitance portion that forms a capacitance with the potential of the mating ground pattern and is electrically connected to the mating second line.
The connection system according to claim 19.
基板。 The substrate module according to any one of claims 1 to 18 is used as the substrate.
substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020079592A JP7442136B2 (en) | 2020-04-28 | 2020-04-28 | Substrate modules, connection systems and substrates |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020079592A JP7442136B2 (en) | 2020-04-28 | 2020-04-28 | Substrate modules, connection systems and substrates |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021174733A true JP2021174733A (en) | 2021-11-01 |
JP7442136B2 JP7442136B2 (en) | 2024-03-04 |
Family
ID=78281938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020079592A Active JP7442136B2 (en) | 2020-04-28 | 2020-04-28 | Substrate modules, connection systems and substrates |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7442136B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024167308A1 (en) * | 2023-02-08 | 2024-08-15 | 엘에스엠트론 주식회사 | Plug connector and receptacle connector |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017011080A (en) * | 2015-06-22 | 2017-01-12 | 日立オートモティブシステムズ株式会社 | Printed circuit board |
JP2017112330A (en) * | 2015-12-18 | 2017-06-22 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
WO2020039666A1 (en) * | 2018-08-24 | 2020-02-27 | 株式会社村田製作所 | Electrical connector set and circuit board on which said electrical connector set is mounted |
-
2020
- 2020-04-28 JP JP2020079592A patent/JP7442136B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017011080A (en) * | 2015-06-22 | 2017-01-12 | 日立オートモティブシステムズ株式会社 | Printed circuit board |
JP2017112330A (en) * | 2015-12-18 | 2017-06-22 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
WO2020039666A1 (en) * | 2018-08-24 | 2020-02-27 | 株式会社村田製作所 | Electrical connector set and circuit board on which said electrical connector set is mounted |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024167308A1 (en) * | 2023-02-08 | 2024-08-15 | 엘에스엠트론 주식회사 | Plug connector and receptacle connector |
Also Published As
Publication number | Publication date |
---|---|
JP7442136B2 (en) | 2024-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102669863B1 (en) | connector | |
JP7588366B2 (en) | Connector and Mating Connector | |
JP7557830B2 (en) | Connector and mating connector | |
JP7588365B2 (en) | Connector device, connector and mating connector | |
US6685511B2 (en) | Balanced-transmission cable-and-connector unit | |
US11146027B2 (en) | Electrical receptacle connector | |
JPH09274969A (en) | Connector | |
JP7442136B2 (en) | Substrate modules, connection systems and substrates | |
JP2008097875A (en) | Connector assembly | |
JPH11297435A (en) | Connector device, circuit module having the connector device, and electronic device equipped with the circuit module | |
JP2006032208A (en) | Electrical connector | |
JP4682646B2 (en) | Implementation body | |
CN215989386U (en) | Electrical connector | |
JP2024124695A (en) | Electrical Connectors | |
JP2019153528A (en) | Connector device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240209 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7442136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |