[go: up one dir, main page]

JP2021158511A - Piezoelectric thin film resonator, filter, and multiplexer - Google Patents

Piezoelectric thin film resonator, filter, and multiplexer Download PDF

Info

Publication number
JP2021158511A
JP2021158511A JP2020056605A JP2020056605A JP2021158511A JP 2021158511 A JP2021158511 A JP 2021158511A JP 2020056605 A JP2020056605 A JP 2020056605A JP 2020056605 A JP2020056605 A JP 2020056605A JP 2021158511 A JP2021158511 A JP 2021158511A
Authority
JP
Japan
Prior art keywords
region
piezoelectric
film
substrate
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020056605A
Other languages
Japanese (ja)
Inventor
裕樹 高橋
Hiroki Takahashi
裕樹 高橋
年雄 西澤
Toshio Nishizawa
年雄 西澤
龍一 岡村
Ryuichi Okamura
龍一 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2020056605A priority Critical patent/JP2021158511A/en
Publication of JP2021158511A publication Critical patent/JP2021158511A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

To provide a piezoelectric thin-film resonator capable of suppressing Q-value reduction and suppressing piezoelectric film damage.SOLUTION: A piezoelectric thin-film resonator 100 has a substrate 10, a lower electrode 12, an upper electrode 16, a piezoelectric film 14, and an insertion film 28. The lower electrode 12 is provided on the substrate with an air gap 30 between the same and the substrate. The upper electrode 16 is provided on the lower electrode 12. The piezoelectric film 14 has a lower piezoelectric film 14a and an upper piezoelectric film 14b. The lower piezoelectric film 14a has its end face farther from the air gap than the upper piezoelectric film 14b. The insertion film 28 is inserted between the lower piezoelectric film 14a and the upper piezoelectric film 14b.SELECTED DRAWING: Figure 1

Description

本発明は、圧電薄膜共振器、フィルタ、及びマルチプレクサに関する。 The present invention relates to piezoelectric thin film resonators, filters, and multiplexers.

携帯電話等の無線端末の高周波回路用のフィルタ及びマルチプレクサとして圧電薄膜共振器を用いたフィルタ及びマルチプレクサが使用されている。圧電薄膜共振器は、圧電膜を挟み下部電極と上部電極が対向する構造を有する。 Filters and multiplexers using piezoelectric thin film resonators are used as filters and multiplexers for high-frequency circuits of wireless terminals such as mobile phones. The piezoelectric thin film resonator has a structure in which the lower electrode and the upper electrode face each other with the piezoelectric film interposed therebetween.

無線通信の高周波化に伴い、圧電薄膜共振器のQ値の低下が懸念されている。Q値の低下を抑制するために、圧電膜に挿入膜を挿入することが知られている(例えば、特許文献1)。また、圧電膜に挿入膜を挿入することに加え、圧電膜の外周部分の厚みを薄くすることが知られている(例えば、特許文献2)。 As the frequency of wireless communication increases, there is concern that the Q value of the piezoelectric thin film resonator will decrease. It is known that an insertion membrane is inserted into a piezoelectric membrane in order to suppress a decrease in Q value (for example, Patent Document 1). Further, in addition to inserting the insertion film into the piezoelectric film, it is known to reduce the thickness of the outer peripheral portion of the piezoelectric film (for example, Patent Document 2).

特開2015−95729号公報Japanese Unexamined Patent Publication No. 2015-95729 特開2017−158161号公報Japanese Unexamined Patent Publication No. 2017-158161

特許文献2に記載のように、上部圧電膜の輪郭を下部圧電膜の輪郭よりも内側に位置させる場合、弾性波の励振時に上部圧電膜の端部に応力が集中して、圧電膜に破損が生じる恐れがある。 As described in Patent Document 2, when the contour of the upper piezoelectric film is positioned inside the contour of the lower piezoelectric film, stress is concentrated on the end portion of the upper piezoelectric film when the elastic wave is excited, and the piezoelectric film is damaged. May occur.

本発明は、上記課題に鑑みなされたものであり、Q値の低下を抑制しつつ、圧電膜の破損を抑制することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to suppress damage to the piezoelectric film while suppressing a decrease in Q value.

本発明は、基板と、前記基板との間に空隙を有するように前記基板上に設けられた下部電極と、前記下部電極上に設けられた上部電極と、前記下部電極と前記上部電極との間に挟まれ、下部圧電膜と上部圧電膜を有し、平面視において前記下部電極と前記下部圧電膜と前記上部圧電膜と前記上部電極とが重なる第1領域から前記下部電極が引き出される第1引出領域において前記第1領域の輪郭が前記空隙の輪郭よりも前記空隙とは反対側に位置し且つ前記第1引出領域において前記下部圧電膜の端面が前記上部圧電膜の端面よりも前記空隙から離れて位置するように設けられた圧電膜と、平面視において前記空隙と前記下部電極と前記圧電膜と前記上部電極とが重なる第2領域の中央領域には設けられず、前記中央領域を囲む領域のうち少なくとも前記第1引出領域に位置する領域において前記第2領域の輪郭に沿って前記中央領域を囲み、内側の端面が前記空隙の輪郭よりも前記空隙側に位置し、外側の端面が前記空隙の輪郭よりも前記空隙とは反対側に位置するように、前記下部圧電膜と前記上部圧電膜との間に挿入された挿入膜と、を備える圧電薄膜共振器である。 The present invention comprises a lower electrode provided on the substrate so as to have a gap between the substrate and the substrate, an upper electrode provided on the lower electrode, and the lower electrode and the upper electrode. The lower electrode is sandwiched between them and has a lower piezoelectric film and an upper piezoelectric film, and the lower electrode is pulled out from a first region in which the lower electrode, the lower piezoelectric film, the upper piezoelectric film, and the upper electrode overlap in a plan view. In one extraction region, the contour of the first region is located on the opposite side of the contour of the void from the contour of the void, and in the first extraction region, the end face of the lower piezoelectric film is more than the end face of the upper piezoelectric film. The piezoelectric film provided so as to be located away from the center region is not provided in the central region of the second region where the void, the lower electrode, the piezoelectric film, and the upper electrode overlap in a plan view. Among the surrounding regions, at least in the region located in the first drawer region, the central region is surrounded along the contour of the second region, the inner end face is located on the gap side of the contour of the gap, and the outer end face is located. Is a piezoelectric thin film resonator comprising an insertion film inserted between the lower piezoelectric film and the upper piezoelectric film so that is located on the side opposite to the void from the contour of the void.

上記構成において、前記第1領域から前記上部電極が引き出される第2引出領域において前記第1領域の輪郭は前記空隙の輪郭よりも前記空隙とは反対側に位置する構成とすることができる。 In the above configuration, in the second drawing region where the upper electrode is pulled out from the first region, the contour of the first region may be located on the opposite side of the void from the contour of the void.

上記構成において、前記挿入膜は、前記中央領域を囲む領域のうち前記第2引出領域に位置する領域において前記第2領域の輪郭に沿って前記中央領域を囲み、内側の端面が前記空隙の輪郭よりも前記空隙側に位置し、外側の端面が前記空隙の輪郭よりも前記空隙とは反対側に位置する構成とすることができる。 In the above configuration, the insertion membrane surrounds the central region along the contour of the second region in the region located in the second drawer region among the regions surrounding the central region, and the inner end face is the contour of the void. The configuration may be such that the outer end face is located on the side opposite to the gap with respect to the contour of the gap.

上記構成において、前記基板と前記下部電極との間に設けられ、前記基板と異なる材料で形成された支持層を備え、前記空隙は前記支持層に形成され、前記下部電極は前記支持層上に略平坦に形成されている構成とすることができる。 In the above configuration, a support layer provided between the substrate and the lower electrode and formed of a material different from the substrate is provided, the void is formed in the support layer, and the lower electrode is placed on the support layer. It can be configured to be formed substantially flat.

上記構成において、前記基板と前記下部電極との間に設けられ、前記基板と異なる材料で形成された支持層を備え、前記空隙は前記支持層に形成され、前記下部電極は前記支持層上に略平坦に形成され、前記第1領域を規定する前記下部電極の端面は前記支持層の前記空隙側の側面に接している構成とすることができる。 In the above configuration, a support layer provided between the substrate and the lower electrode and formed of a material different from the substrate is provided, the void is formed in the support layer, and the lower electrode is placed on the support layer. The end surface of the lower electrode, which is formed substantially flat and defines the first region, may be in contact with the side surface of the support layer on the void side.

上記構成において、前記支持層は、前記第1引出領域における厚さが前記第1領域から前記上部電極が引き出される第2引出領域における厚さよりも薄い構成とすることができる。 In the above configuration, the support layer may be configured such that the thickness in the first drawing region is thinner than the thickness in the second drawing region in which the upper electrode is pulled out from the first region.

上記構成において、前記支持層の音響インピーダンスは前記基板の音響インピーダンスよりも大きい構成とすることができる。 In the above configuration, the acoustic impedance of the support layer may be larger than the acoustic impedance of the substrate.

上記構成において、前記支持層の体積抵抗率は前記基板の体積抵抗率よりも大きい構成とすることができる。 In the above configuration, the volume resistivity of the support layer can be larger than the volume resistivity of the substrate.

上記構成において、前記空隙は前記基板に設けられた凹部により形成され、前記下部電極は前記基板上に略平坦に形成されている構成とすることができる。 In the above configuration, the void may be formed by recesses provided in the substrate, and the lower electrode may be formed substantially flat on the substrate.

上記構成において、前記挿入膜の音響インピーダンスは前記圧電膜の音響インピーダンスよりも小さい構成とすることができる。 In the above configuration, the acoustic impedance of the insertion film can be smaller than the acoustic impedance of the piezoelectric film.

本発明は、上記に記載の圧電薄膜共振器を含むフィルタである。 The present invention is a filter including the piezoelectric thin film resonator described above.

本発明は、上記に記載のフィルタを含むマルチプレクサである。 The present invention is a multiplexer containing the filters described above.

本発明によれば、Q値の低下を抑制しつつ、圧電膜の破損を抑制することができる。 According to the present invention, it is possible to suppress the breakage of the piezoelectric film while suppressing the decrease in the Q value.

図1(a)は、実施例1に係る圧電薄膜共振器の平面図、図1(b)は、図1(a)のA−A断面図である。1 (a) is a plan view of the piezoelectric thin film resonator according to the first embodiment, and FIG. 1 (b) is a cross-sectional view taken along the line AA of FIG. 1 (a). 図2は、実施例1における圧電薄膜共振器の下部電極、上部電極、及び挿入膜の位置関係を示す平面図である。FIG. 2 is a plan view showing the positional relationship between the lower electrode, the upper electrode, and the insertion membrane of the piezoelectric thin film resonator in Example 1. 図3(a)は、実施例1に係る圧電薄膜共振器の各層の位置関係を示す平面図、図3(b)は、図3(a)のA−A断面図である。FIG. 3A is a plan view showing the positional relationship of each layer of the piezoelectric thin film resonator according to the first embodiment, and FIG. 3B is a cross-sectional view taken along the line AA of FIG. 3A. 図4(a)から図4(d)は、実施例1に係る圧電薄膜共振器の製造方法を示す断面図(その1)である。4 (a) to 4 (d) are cross-sectional views (No. 1) showing a method of manufacturing the piezoelectric thin film resonator according to the first embodiment. 図5(a)から図5(c)は、実施例1に係る圧電薄膜共振器の製造方法を示す断面図(その2)である。5 (a) to 5 (c) are cross-sectional views (No. 2) showing a method of manufacturing the piezoelectric thin film resonator according to the first embodiment. 図6は、比較例1に係る圧電薄膜共振器の断面図である。FIG. 6 is a cross-sectional view of the piezoelectric thin film resonator according to Comparative Example 1. 図7は、比較例2に係る圧電薄膜共振器の断面図である。FIG. 7 is a cross-sectional view of the piezoelectric thin film resonator according to Comparative Example 2. 図8は、比較例3に係る圧電薄膜共振器の断面図である。FIG. 8 is a cross-sectional view of the piezoelectric thin film resonator according to Comparative Example 3. 図9(a)は、実施例2に係る圧電薄膜共振器の断面図、図9(b)は、実施例2の変形例1に係る圧電薄膜共振器の断面図である。9 (a) is a cross-sectional view of the piezoelectric thin film resonator according to the second embodiment, and FIG. 9 (b) is a cross-sectional view of the piezoelectric thin film resonator according to the first modification of the second embodiment. 図10(a)は、実施例3に係る圧電薄膜共振器の断面図、図10(b)は、実施例3の変形例1に係る圧電薄膜共振器の断面図である。10 (a) is a cross-sectional view of the piezoelectric thin film resonator according to the third embodiment, and FIG. 10 (b) is a cross-sectional view of the piezoelectric thin film resonator according to the first modification of the third embodiment. 図11(a)及び図11(b)は、実施例3に係る圧電薄膜共振器の製造方法を示す断面図である。11 (a) and 11 (b) are cross-sectional views showing a method of manufacturing the piezoelectric thin film resonator according to the third embodiment. 図12(a)は、実施例4に係る圧電薄膜共振器の平面図、図12(b)は、図12(a)のA−A断面図である。12 (a) is a plan view of the piezoelectric thin film resonator according to the fourth embodiment, and FIG. 12 (b) is a cross-sectional view taken along the line AA of FIG. 12 (a). 図13は、実施例4における圧電薄膜共振器の下部電極、上部電極、挿入膜、及び空隙の位置関係を示す平面図である。FIG. 13 is a plan view showing the positional relationship between the lower electrode, the upper electrode, the insertion membrane, and the void of the piezoelectric thin film resonator in Example 4. 図14は、実施例5に係るフィルタの回路図である。FIG. 14 is a circuit diagram of the filter according to the fifth embodiment. 図15は、実施例6に係るデュプレクサの回路図である。FIG. 15 is a circuit diagram of the duplexer according to the sixth embodiment.

以下、図面を参照し本発明の実施例について説明する。 Hereinafter, examples of the present invention will be described with reference to the drawings.

図1(a)は、実施例1に係る圧電薄膜共振器の平面図、図1(b)は、図1(a)のA−A断面図である。図1(a)及び図1(b)を参照して、実施例1の圧電薄膜共振器100は、基板10上に下部電極12が設けられている。下部電極12は、基板10の上面に形成された窪みを覆って、基板10上に平坦に形成されている。基板10の上面に形成された窪みにより、基板10と下部電極12との間に空隙30が形成されている。基板10は、例えばシリコン(Si)基板であり、その厚さは例えば100μm〜1000μmである。下部電極12は、例えばルテニウム(Ru)膜であり、その厚さは例えば30nm〜400nmである。 1 (a) is a plan view of the piezoelectric thin film resonator according to the first embodiment, and FIG. 1 (b) is a cross-sectional view taken along the line AA of FIG. 1 (a). With reference to FIGS. 1 (a) and 1 (b), the piezoelectric thin film resonator 100 of the first embodiment is provided with a lower electrode 12 on a substrate 10. The lower electrode 12 covers the recess formed on the upper surface of the substrate 10 and is formed flat on the substrate 10. A gap 30 is formed between the substrate 10 and the lower electrode 12 by the recess formed on the upper surface of the substrate 10. The substrate 10 is, for example, a silicon (Si) substrate, and the thickness thereof is, for example, 100 μm to 1000 μm. The lower electrode 12 is, for example, a ruthenium (Ru) film having a thickness of, for example, 30 nm to 400 nm.

基板10上及び下部電極12上に圧電膜14が設けられている。圧電膜14は、下部圧電膜14a及び上部圧電膜14bを備えている。下部圧電膜14a及び上部圧電膜14bはそれぞれ、例えばc軸配向性を有する窒化アルミニウム(AlN)を主成分とし、その厚さは30nm〜700nmである。下部圧電膜14aと上部圧電膜14bとの間に挿入膜28が設けられている。挿入膜28は、例えば酸化シリコン(SiO)膜であり、その厚さは10nm〜200nmである。 A piezoelectric film 14 is provided on the substrate 10 and on the lower electrode 12. The piezoelectric film 14 includes a lower piezoelectric film 14a and an upper piezoelectric film 14b. The lower piezoelectric film 14a and the upper piezoelectric film 14b each contain, for example, aluminum nitride (AlN) having c-axis orientation as a main component, and the thickness thereof is 30 nm to 700 nm. An insertion film 28 is provided between the lower piezoelectric film 14a and the upper piezoelectric film 14b. The insertion film 28 is, for example, a silicon oxide (SiO 2 ) film, and its thickness is 10 nm to 200 nm.

圧電膜14を挟み下部電極12と対向するように圧電膜14上に上部電極16が設けられている。平面視において下部電極12と圧電膜14(下部圧電膜14a及び上部圧電膜14b)と上部電極16とが重なる領域を領域50とする。また、平面視において空隙30と下部電極12と圧電膜14(下部圧電膜14a及び上部圧電膜14b)と上部電極16とが重なる領域を領域51とする。領域51は、平面視において例えば楕円形状を有し、圧電膜14に厚み縦振動モードの弾性波が励振される領域である。領域51の面積は、例えば200μm〜40000μmである。領域51は、楕円形状を有する場合に限らず、四角形又は五角形等の多角形状等を有していてもよい。上部電極16は、例えばルテニウム膜であり、その厚さは30nm〜400nmである。上部電極16及び挿入膜28上に保護膜24が設けられている。保護膜24は、例えば酸化シリコン膜であり、その厚さは10nm〜100nmである。 The upper electrode 16 is provided on the piezoelectric film 14 so as to sandwich the piezoelectric film 14 and face the lower electrode 12. The region where the lower electrode 12, the piezoelectric film 14 (lower piezoelectric film 14a and upper piezoelectric film 14b) and the upper electrode 16 overlap in a plan view is defined as a region 50. Further, the region where the gap 30, the lower electrode 12, the piezoelectric film 14 (lower piezoelectric film 14a and upper piezoelectric film 14b) and the upper electrode 16 overlap in a plan view is defined as a region 51. The region 51 has, for example, an elliptical shape in a plan view, and is a region in which elastic waves in the thickness longitudinal vibration mode are excited by the piezoelectric film 14. Area of the region 51 is, for example, 200μm 2 ~40000μm 2. The region 51 is not limited to having an elliptical shape, and may have a polygonal shape such as a quadrangle or a pentagon. The upper electrode 16 is, for example, a ruthenium film having a thickness of 30 nm to 400 nm. A protective film 24 is provided on the upper electrode 16 and the insertion film 28. The protective film 24 is, for example, a silicon oxide film having a thickness of 10 nm to 100 nm.

下部電極12は領域50から引出領域70に引き出されている。上部電極16は領域50から引出領域72に引き出されている。引出領域70において上部電極16の輪郭が領域50の輪郭となる。引出領域72において下部電極12の輪郭が領域50の輪郭となる。引出領域70において、下部電極12上に下部電極12に接する配線20が設けられている。引出領域72において、上部電極16上に上部電極16に接する配線22が設けられている。 The lower electrode 12 is drawn from the region 50 to the extraction region 70. The upper electrode 16 is pulled out from the area 50 to the drawing area 72. In the extraction region 70, the contour of the upper electrode 16 becomes the contour of the region 50. In the extraction region 72, the contour of the lower electrode 12 becomes the contour of the region 50. In the drawer region 70, a wiring 20 in contact with the lower electrode 12 is provided on the lower electrode 12. In the extraction region 72, a wiring 22 in contact with the upper electrode 16 is provided on the upper electrode 16.

下部電極12には犠牲層をエッチングするための導入路32が形成されている。犠牲層は空隙30を形成するための層である。導入路32の先端付近は圧電膜14で覆われておらず、下部電極12は導入路32の先端に孔部34を有する。 An introduction path 32 for etching the sacrificial layer is formed in the lower electrode 12. The sacrificial layer is a layer for forming the void 30. The vicinity of the tip of the introduction path 32 is not covered with the piezoelectric film 14, and the lower electrode 12 has a hole 34 at the tip of the introduction path 32.

図2は、実施例1における圧電薄膜共振器の下部電極、上部電極、及び挿入膜の位置関係を示す平面図である。図2では、図の明瞭化のために、挿入膜28にクロスハッチングを付している。図2を参照して、挿入膜28は、領域51内の外周領域52に設けられ中央領域54には設けられていない。外周領域52は、領域51内の領域であって、領域51の輪郭64に沿った領域である。中央領域54は、領域51内の領域であって、領域51の中央を含む領域である。中央は幾何学的な中心でなくてもよい。挿入膜28は、領域51内の外周領域52から領域51の外側の周辺領域56まで連続して設けられている。このように、挿入膜28は、内側の端面60が空隙30の輪郭62よりも内側(空隙30側)に位置し、外側の端面61が空隙30の輪郭62よりも外側(空隙30とは反対側)に位置している。 FIG. 2 is a plan view showing the positional relationship between the lower electrode, the upper electrode, and the insertion membrane of the piezoelectric thin film resonator in Example 1. In FIG. 2, the insertion membrane 28 is cross-hatched for clarity. With reference to FIG. 2, the insertion membrane 28 is provided in the outer peripheral region 52 in the region 51 and not in the central region 54. The outer peripheral region 52 is a region within the region 51 and is a region along the contour 64 of the region 51. The central region 54 is a region within the region 51 and includes the center of the region 51. The center does not have to be the geometric center. The insertion film 28 is continuously provided from the outer peripheral region 52 in the region 51 to the peripheral region 56 outside the region 51. As described above, in the insertion film 28, the inner end surface 60 is located inside the contour 62 of the gap 30 (on the side of the gap 30), and the outer end surface 61 is outside the contour 62 of the gap 30 (opposite to the gap 30). Located on the side).

領域51において、挿入膜28よりも内側の中央領域54で励振される弾性波のエネルギーは大きく、挿入膜28が設けられた外周領域52で励振される弾性波のエネルギーは小さい。 In the region 51, the energy of the elastic wave excited in the central region 54 inside the insertion membrane 28 is large, and the energy of the elastic wave excited in the outer peripheral region 52 provided with the insertion membrane 28 is small.

6GHzの共振周波数を有する圧電薄膜共振器を例に説明する。基板10としてはシリコン基板を用いる。下部電極12は膜厚が100nmのルテニウム膜である。圧電膜14は膜厚が400nmの窒化アルミニウム膜である。下部圧電膜14a及び上部圧電膜14bの膜厚は各々200nmである。挿入膜28は膜厚が50nmの酸化シリコン膜である。上部電極16は膜厚が200nmのルテニウム膜である。保護膜24は膜厚が70nmの酸化シリコン膜である。 A piezoelectric thin film resonator having a resonance frequency of 6 GHz will be described as an example. A silicon substrate is used as the substrate 10. The lower electrode 12 is a ruthenium film having a film thickness of 100 nm. The piezoelectric film 14 is an aluminum nitride film having a film thickness of 400 nm. The film thickness of the lower piezoelectric film 14a and the upper piezoelectric film 14b is 200 nm, respectively. The insertion film 28 is a silicon oxide film having a film thickness of 50 nm. The upper electrode 16 is a ruthenium film having a film thickness of 200 nm. The protective film 24 is a silicon oxide film having a film thickness of 70 nm.

基板10としては、シリコン基板以外に、サファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板、ガラス基板、セラミック基板、又はGaAs基板等を用いることができる。下部電極12及び上部電極16としては、ルテニウム以外にも、アルミニウム(Al)、チタン(Ti)、クロム(Cr)、銅(Cu)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、白金(Pt)、ロジウム(Rh)、又はイリジウム(Ir)等の単層膜、これらの積層膜又はこれらの合金を用いることができる。 As the substrate 10, a sapphire substrate, an alumina substrate, a spinel substrate, a quartz substrate, a crystal substrate, a glass substrate, a ceramic substrate, a GaAs substrate, or the like can be used in addition to the silicon substrate. In addition to ruthenium, the lower electrode 12 and the upper electrode 16 include aluminum (Al), titanium (Ti), chromium (Cr), copper (Cu), molybdenum (Mo), tungsten (W), tantalum (Ta), and the like. Single-layer films such as platinum (Pt), rhodium (Rh), or iridium (Ir), laminated films thereof, or alloys thereof can be used.

圧電膜14は、窒化アルミニウム以外にも、酸化亜鉛(ZnO)、窒化ガリウム(GaN)、チタン酸ジルコン酸鉛(PZT)、チタン酸鉛(PbTiO)等を用いることができる。また、圧電膜14は、窒化アルミニウムを主成分とし、共振特性の向上又は圧電性の向上のため他の元素を含んでもよい。例えば、添加元素として、スカンジウム(Sc)、2族元素若しくは12族元素と4族元素との2つの元素、又は2族元素若しくは12族元素と5族元素との2つの元素を用いることにより、圧電膜14の圧電性が向上する。このため、圧電薄膜共振器の実効的電気機械結合係数を向上できる。2族元素は例えばカルシウム(Ca)、マグネシウム(Mg)、ストロンチウム(Sr)であり、12族元素は例えば亜鉛(Zn)である。4族元素は例えばチタン、ジルコニウム(Zr)、又はハフニウム(Hf)である。5族元素は例えばタンタル、ニオブ(Nb)、又はバナジウム(V)である。さらに、圧電膜14は、窒化アルミニウムを主成分とし、フッ素(F)又はホウ素(B)を含んでもよい。 As the piezoelectric film 14, zinc oxide (ZnO), gallium nitride (GaN), lead zirconate titanate (PZT), lead titanate (PbTIO 3 ) and the like can be used in addition to aluminum nitride. Further, the piezoelectric film 14 contains aluminum nitride as a main component and may contain other elements in order to improve the resonance characteristics or the piezoelectricity. For example, by using scandium (Sc), two elements of Group 2 or Group 12 elements and Group 4 elements, or two elements of Group 2 or Group 12 elements and Group 5 elements as additive elements, The piezoelectricity of the piezoelectric film 14 is improved. Therefore, the effective electromechanical coupling coefficient of the piezoelectric thin film resonator can be improved. Group 2 elements are, for example, calcium (Ca), magnesium (Mg), and strontium (Sr), and Group 12 elements are, for example, zinc (Zn). Group 4 elements are, for example, titanium, zirconium (Zr), or hafnium (Hf). Group 5 elements are, for example, tantalum, niobium (Nb), or vanadium (V). Further, the piezoelectric film 14 contains aluminum nitride as a main component and may contain fluorine (F) or boron (B).

挿入膜28は圧電膜14よりもヤング率が小さいことが好ましい。密度がほぼ同じであれば、ヤング率は音響インピーダンスと相関することから、挿入膜28は圧電膜14よりも音響インピーダンスが小さいことが好ましい。これにより、Q値を向上できる。例えば、圧電膜14が窒化アルミニウムを主成分とする場合、挿入膜28はアルミニウム膜、金(Au)膜、銅膜、チタン膜、白金膜、タンタル膜、クロム膜、又は酸化シリコン膜であることが好ましい。特に、ヤング率の点から、挿入膜28はアルミニウム膜又は酸化シリコン膜であることが好ましい。酸化シリコンはフッ素等の添加物を含んでいてもよい。 The insertion film 28 preferably has a Young's modulus smaller than that of the piezoelectric film 14. If the densities are substantially the same, Young's modulus correlates with the acoustic impedance. Therefore, it is preferable that the insertion film 28 has a smaller acoustic impedance than the piezoelectric film 14. Thereby, the Q value can be improved. For example, when the piezoelectric film 14 contains aluminum nitride as a main component, the insertion film 28 is an aluminum film, a gold (Au) film, a copper film, a titanium film, a platinum film, a tantalum film, a chromium film, or a silicon oxide film. Is preferable. In particular, from the viewpoint of Young's modulus, the insertion film 28 is preferably an aluminum film or a silicon oxide film. Silicon oxide may contain additives such as fluorine.

保護膜24としては、酸化シリコン膜以外にも、窒化シリコン膜又は窒化アルミニウム膜等を用いることができる。配線20及び22としては、銅、金等の電気抵抗の低い金属を用いる。電気抵抗の低い金属層の下にチタン層等の密着層を設けてもよい。 As the protective film 24, a silicon nitride film, an aluminum nitride film, or the like can be used in addition to the silicon oxide film. As the wirings 20 and 22, metals having low electrical resistance such as copper and gold are used. An adhesion layer such as a titanium layer may be provided under the metal layer having low electrical resistance.

図3(a)は、実施例1に係る圧電薄膜共振器の各層の位置関係を示す平面図、図3(b)は、図3(a)のA−A断面図である。図3(a)及び図3(b)において、挿入膜28の内側の端面60、挿入膜28の外側の端面61、空隙30の輪郭62、領域50の輪郭63、領域51の輪郭64、下部圧電膜14aの端面65、上部圧電膜14bの端面66、下部電極12の端面67、上部電極16の端面68を図示している。なお、空隙30の輪郭62は空隙30の上端における輪郭である。 FIG. 3A is a plan view showing the positional relationship of each layer of the piezoelectric thin film resonator according to the first embodiment, and FIG. 3B is a cross-sectional view taken along the line AA of FIG. 3A. In FIGS. 3A and 3B, the inner end surface 60 of the insertion film 28, the outer end surface 61 of the insertion film 28, the contour 62 of the gap 30, the contour 63 of the region 50, the contour 64 of the region 51, and the lower portion. The end face 65 of the piezoelectric film 14a, the end face 66 of the upper piezoelectric film 14b, the end face 67 of the lower electrode 12, and the end face 68 of the upper electrode 16 are shown. The contour 62 of the gap 30 is the contour at the upper end of the gap 30.

図3(a)及び図3(b)を参照して、引出領域70において領域50の輪郭63は空隙30の輪郭62よりも空隙30とは反対側に位置する。すなわち、引出領域70において下部圧電膜14aの端面65、上部圧電膜14bの端面66、及び上部電極16の端面68は空隙30の輪郭62よりも空隙30とは反対側に位置する。また、引出領域70において領域50の輪郭63は上部圧電膜14bの端面66及び上部電極16の端面68と略一致する。略一致するとは、例えば製造工程におけるばらつき、製造工程における合わせ精度程度に一致するとのことである(以下同じ)。なお、上部圧電膜14bの端面66と上部電極16の端面68とは略一致する場合に限られず、上部圧電膜14bの端面66が上部電極16の端面68に対して内側に凹んでいてもよいし、外側に突出していてもよい。また、上部圧電膜14bの端面66及び上部電極16の端面68は膜厚方向に傾斜又は湾曲していてもよい。 With reference to FIGS. 3 (a) and 3 (b), the contour 63 of the region 50 in the drawer region 70 is located on the side opposite to the contour 62 of the gap 30. That is, in the extraction region 70, the end face 65 of the lower piezoelectric film 14a, the end face 66 of the upper piezoelectric film 14b, and the end face 68 of the upper electrode 16 are located on the opposite side of the contour 62 of the gap 30 from the contour 62. Further, in the extraction region 70, the contour 63 of the region 50 substantially coincides with the end surface 66 of the upper piezoelectric film 14b and the end surface 68 of the upper electrode 16. Approximately matching means, for example, that it matches the variation in the manufacturing process and the degree of matching accuracy in the manufacturing process (the same applies hereinafter). The end face 66 of the upper piezoelectric film 14b and the end face 68 of the upper electrode 16 are not limited to substantially coincide with each other, and the end face 66 of the upper piezoelectric film 14b may be recessed inward with respect to the end face 68 of the upper electrode 16. However, it may protrude outward. Further, the end surface 66 of the upper piezoelectric film 14b and the end surface 68 of the upper electrode 16 may be inclined or curved in the film thickness direction.

引出領域70において下部圧電膜14aの端面65は上部圧電膜14bの端面66よりも空隙30から離れて位置する。引出領域70において挿入膜28の外側の端面61と下部圧電膜14aの端面65とは略一致する。なお、挿入膜28の外側の端面61と下部圧電膜14aの端面65とは略一致する場合に限られず、挿入膜28の外側の端面61が下部圧電膜14aの端面65に対して内側に凹んでいてもよい。また、挿入膜28の外側の端面61及び下部圧電膜14aの端面65は膜厚方向に傾斜又は湾曲していてもよい。 In the extraction region 70, the end face 65 of the lower piezoelectric film 14a is located farther from the gap 30 than the end face 66 of the upper piezoelectric film 14b. In the extraction region 70, the outer end surface 61 of the insertion film 28 and the end surface 65 of the lower piezoelectric film 14a substantially coincide with each other. The outer end face 61 of the insertion film 28 and the end face 65 of the lower piezoelectric film 14a are not limited to substantially coincide with each other, and the outer end face 61 of the insertion film 28 is recessed inward with respect to the end face 65 of the lower piezoelectric film 14a. You may be. Further, the outer end surface 61 of the insertion film 28 and the end surface 65 of the lower piezoelectric film 14a may be inclined or curved in the film thickness direction.

引出領域72において領域50の輪郭63は空隙30の輪郭62よりも空隙30とは反対側に位置する。すなわち、引出領域72において下部電極12の端面67は空隙30の輪郭62よりも空隙30とは反対側に位置する。なお、下部電極12の端面67は膜厚方向に傾斜又は湾曲していてもよい。下部電極12、下部圧電膜14a、上部圧電膜14b、及び上部電極16は、例えば空隙30全体と重なり、空隙30全体を覆っている。 In the drawer region 72, the contour 63 of the region 50 is located on the side opposite to the contour 62 of the gap 30 with respect to the contour 62 of the gap 30. That is, in the extraction region 72, the end surface 67 of the lower electrode 12 is located on the side opposite to the gap 30 with respect to the contour 62 of the gap 30. The end face 67 of the lower electrode 12 may be inclined or curved in the film thickness direction. The lower electrode 12, the lower piezoelectric film 14a, the upper piezoelectric film 14b, and the upper electrode 16 overlap, for example, the entire void 30 and cover the entire void 30.

[製造方法]
図4(a)から図5(c)は、実施例1に係る圧電薄膜共振器の製造方法を示す断面図である。図4(a)を参照して、基板10の平坦主面にフォトリソグラフィ法及びエッチング法を用いて窪み80を形成する。窪み80の深さは、例えば10nm〜5000nmである。窪み80を埋め込む犠牲層82をスパッタリング法、真空蒸着法、又はCVD(Chemical Vapor Deposition)法を用い成膜する。窪み80に犠牲層82を埋め込んだ後、基板10の上面をCMP(Chemical Mechanical Polishing)法を用いて平坦化する。犠牲層82は、例えば酸化マグネシウム(MgO)、酸化亜鉛(ZnO)、ゲルマニウム(Ge)、又は酸化シリコン(SiO)で形成される。窪み80の形状は、空隙30の平面形状に相当する形状である。犠牲層82及び基板10上に下部電極12をスパッタリング法、真空蒸着法、又はCVD法を用い成膜する。その後、下部電極12をフォトリソグラフィ法及びエッチング法を用いて所望の形状にパターニングする。下部電極12は、リフトオフ法により形成してもよい。
[Production method]
4 (a) to 5 (c) are cross-sectional views showing a method of manufacturing the piezoelectric thin film resonator according to the first embodiment. With reference to FIG. 4A, a recess 80 is formed on the flat main surface of the substrate 10 by a photolithography method and an etching method. The depth of the recess 80 is, for example, 10 nm to 5000 nm. The sacrificial layer 82 in which the recess 80 is embedded is formed into a film by a sputtering method, a vacuum deposition method, or a CVD (Chemical Vapor Deposition) method. After embedding the sacrificial layer 82 in the recess 80, the upper surface of the substrate 10 is flattened by a CMP (Chemical Mechanical Polishing) method. The sacrificial layer 82 is formed of, for example, magnesium oxide (MgO), zinc oxide (ZnO), germanium (Ge), or silicon oxide (SiO 2 ). The shape of the recess 80 is a shape corresponding to the planar shape of the void 30. The lower electrode 12 is formed on the sacrificial layer 82 and the substrate 10 by a sputtering method, a vacuum vapor deposition method, or a CVD method. Then, the lower electrode 12 is patterned into a desired shape by using a photolithography method and an etching method. The lower electrode 12 may be formed by a lift-off method.

図4(b)を参照して、下部電極12及び基板10上に下部圧電膜14aをスパッタリング法又は真空蒸着法を用い成膜する。下部圧電膜14a上に挿入膜28をスパッタリング法、真空蒸着法、又はCVD法を用い成膜する。その後、挿入膜28をフォトリソグラフィ法及びエッチング法を用い所望の形状にパターニングする。挿入膜28は、リフトオフ法により形成してもよい。 With reference to FIG. 4B, a lower piezoelectric film 14a is formed on the lower electrode 12 and the substrate 10 by a sputtering method or a vacuum vapor deposition method. The insertion film 28 is formed on the lower piezoelectric film 14a by a sputtering method, a vacuum deposition method, or a CVD method. Then, the insertion film 28 is patterned into a desired shape by using a photolithography method and an etching method. The insertion membrane 28 may be formed by a lift-off method.

図4(c)を参照して、下部圧電膜14a上に上部圧電膜14bをスパッタリング法又は真空蒸着法を用い成膜する。下部圧電膜14a及び上部圧電膜14bにより圧電膜14が形成される。 With reference to FIG. 4C, an upper piezoelectric film 14b is formed on the lower piezoelectric film 14a by a sputtering method or a vacuum deposition method. The piezoelectric film 14 is formed by the lower piezoelectric film 14a and the upper piezoelectric film 14b.

図4(d)を参照して、圧電膜14上に上部電極16をスパッタリング法、真空蒸着法、又はCVD法を用い成膜する。その後、上部電極16をフォトリソグラフィ法及びエッチング法を用いて所望の形状にパターニングする。上部電極16は、リフトオフ法により形成してもよい。 With reference to FIG. 4D, the upper electrode 16 is formed on the piezoelectric film 14 by a sputtering method, a vacuum deposition method, or a CVD method. Then, the upper electrode 16 is patterned into a desired shape by using a photolithography method and an etching method. The upper electrode 16 may be formed by a lift-off method.

図5(a)を参照して、上部圧電膜14bをフォトリソグラフィ法及びエッチング法を用いて所望の形状にパターニングする。次いで、下部圧電膜14aをフォトリソグラフィ法及びエッチング法を用いて所望の形状にパターニングする。 With reference to FIG. 5A, the upper piezoelectric film 14b is patterned into a desired shape using a photolithography method and an etching method. Next, the lower piezoelectric film 14a is patterned into a desired shape by using a photolithography method and an etching method.

図5(b)を参照して、保護膜24をスパッタリング法、真空蒸着法、又はCVD法を用い成膜する。その後、保護膜24をフォトリソグラフィ法及びエッチング法を用いて所望の形状にパターニングする。次いで、配線20及び22をスパッタリング法、真空蒸着法、又はCVD法を用い成膜し、フォトリソグラフィ法及びエッチング法を用いて所望の形状にパターニングする。配線20及び22は、めっき法を用いて形成してもよい。 With reference to FIG. 5B, the protective film 24 is formed by a sputtering method, a vacuum vapor deposition method, or a CVD method. Then, the protective film 24 is patterned into a desired shape by using a photolithography method and an etching method. Next, the wirings 20 and 22 are formed into a film by using a sputtering method, a vacuum vapor deposition method, or a CVD method, and are patterned into a desired shape by using a photolithography method and an etching method. Wiring 20 and 22 may be formed using a plating method.

図5(c)を参照して、孔部34及び導入路32(図1(a)参照)を介し、犠牲層82のエッチング液を下部電極12の下の犠牲層82に導入する。これにより、犠牲層82が除去される。犠牲層82が除去されることで、下部電極12と基板10との間に、基板10の上面に形成された窪みによる空隙30が形成される。 With reference to FIG. 5C, the etching solution of the sacrificial layer 82 is introduced into the sacrificial layer 82 under the lower electrode 12 via the hole 34 and the introduction path 32 (see FIG. 1A). As a result, the sacrificial layer 82 is removed. By removing the sacrificial layer 82, a gap 30 is formed between the lower electrode 12 and the substrate 10 due to the recess formed on the upper surface of the substrate 10.

[比較例]
図6は、比較例1に係る圧電薄膜共振器の断面図である。図6を参照して、比較例1の圧電薄膜共振器1000では、引出領域70において下部圧電膜14aの端面65及び上部圧電膜14bの端面66が空隙30の輪郭62よりも空隙30側に位置している。引出領域72において下部電極12の端面67は空隙30の輪郭62よりも空隙30側に位置している。その他の構成は、実施例1の圧電薄膜共振器100と同じであるため説明を省略する。
[Comparison example]
FIG. 6 is a cross-sectional view of the piezoelectric thin film resonator according to Comparative Example 1. With reference to FIG. 6, in the piezoelectric thin film resonator 1000 of Comparative Example 1, the end face 65 of the lower piezoelectric film 14a and the end face 66 of the upper piezoelectric film 14b are located closer to the gap 30 than the contour 62 of the gap 30 in the extraction region 70. doing. In the extraction region 72, the end surface 67 of the lower electrode 12 is located closer to the gap 30 than the contour 62 of the gap 30. Since other configurations are the same as those of the piezoelectric thin film resonator 100 of the first embodiment, the description thereof will be omitted.

図7は、比較例2に係る圧電薄膜共振器の断面図である。図7を参照して、比較例2の圧電薄膜共振器1100では、引出領域70において下部圧電膜14aの端面65は空隙30の輪郭62よりも空隙30とは反対側に位置し且つ上部圧電膜14bの端面66は空隙30の輪郭62よりも空隙30側に位置している。引出領域72において下部電極12の端面67は空隙30の輪郭62よりも空隙30側に位置している。その他の構成は、実施例1の圧電薄膜共振器100と同じであるため説明を省略する。 FIG. 7 is a cross-sectional view of the piezoelectric thin film resonator according to Comparative Example 2. With reference to FIG. 7, in the piezoelectric thin film resonator 1100 of Comparative Example 2, the end surface 65 of the lower piezoelectric film 14a is located on the side opposite to the contour 62 of the gap 30 in the extraction region 70 and is opposite to the gap 30. The end surface 66 of 14b is located closer to the gap 30 than the contour 62 of the gap 30. In the extraction region 72, the end surface 67 of the lower electrode 12 is located closer to the gap 30 than the contour 62 of the gap 30. Since other configurations are the same as those of the piezoelectric thin film resonator 100 of the first embodiment, the description thereof will be omitted.

比較例1及び比較例2では、引出領域70において上部圧電膜14bの端面66が空隙30の輪郭62よりも空隙30側に位置している。領域50に弾性波が励振されると上部圧電膜14bの端部に応力が集中し易くなる。上部圧電膜14bの端面66が空隙30の輪郭62よりも空隙30側に位置する場合、弾性波の励振によって上部圧電膜14bの端部に応力が集中することで上部圧電膜14bにクラック等の破損が生じることがある。また、上部圧電膜14bの端部と挿入膜28との界面で剥がれが発生する恐れもある。 In Comparative Example 1 and Comparative Example 2, the end surface 66 of the upper piezoelectric film 14b is located on the gap 30 side of the contour 62 of the gap 30 in the drawer region 70. When an elastic wave is excited in the region 50, stress tends to be concentrated on the end portion of the upper piezoelectric film 14b. When the end surface 66 of the upper piezoelectric film 14b is located closer to the void 30 than the contour 62 of the void 30, stress is concentrated on the end of the upper piezoelectric film 14b due to the excitation of elastic waves, so that cracks or the like occur in the upper piezoelectric film 14b. Damage may occur. In addition, peeling may occur at the interface between the end portion of the upper piezoelectric film 14b and the insertion film 28.

また、領域50に弾性波が励振されると、基板10上の積層膜は空隙30の輪郭62上に位置する箇所で応力が大きくなり易い。比較例1及び比較例2では、引出領域72において下部電極12の端面67が空隙30の輪郭62よりも空隙30側に位置しているため、空隙30の輪郭62上には下部電極12が存在しない。このため、空隙30の輪郭62上に位置する箇所において圧電膜14にクラック等の破損が生じることがある。 Further, when an elastic wave is excited in the region 50, the stress of the laminated film on the substrate 10 tends to increase at a position located on the contour 62 of the void 30. In Comparative Example 1 and Comparative Example 2, since the end surface 67 of the lower electrode 12 is located closer to the gap 30 than the contour 62 of the gap 30 in the extraction region 72, the lower electrode 12 exists on the contour 62 of the gap 30. do not. Therefore, the piezoelectric film 14 may be damaged such as cracks at a position located on the contour 62 of the gap 30.

図8は、比較例3に係る圧電薄膜共振器の断面図である。図8を参照して、比較例3の圧電薄膜共振器1200では、挿入膜28の内側の端面60が空隙30の輪郭62よりも空隙30とは反対側に位置している。その他の構成は、実施例1の圧電薄膜共振器100と同じであるため説明を省略する。 FIG. 8 is a cross-sectional view of the piezoelectric thin film resonator according to Comparative Example 3. With reference to FIG. 8, in the piezoelectric thin film resonator 1200 of Comparative Example 3, the inner end surface 60 of the insertion membrane 28 is located on the side opposite to the void 30 from the contour 62 of the void 30. Since other configurations are the same as those of the piezoelectric thin film resonator 100 of the first embodiment, the description thereof will be omitted.

比較例3では、挿入膜28の内側の端面60が空隙30の輪郭62よりも空隙30とは反対側に位置していることから、領域51において励振される弾性波のエネルギーは大きい。しかしながら、挿入膜28の内側の端面60が空隙30の輪郭62よりも空隙30とは反対側に位置していると、図8の太線矢印のように、領域51において大きなエネルギーで励振する弾性波が基板10に漏れ易くなる。弾性波が基板10に漏れるとQ値が低下してしまう。 In Comparative Example 3, since the inner end surface 60 of the insertion membrane 28 is located on the side opposite to the void 30 with respect to the contour 62 of the void 30, the energy of the elastic wave excited in the region 51 is large. However, when the inner end surface 60 of the insertion membrane 28 is located on the side opposite to the void 30 from the contour 62 of the void 30, an elastic wave that excites with a large energy in the region 51 as shown by the thick arrow in FIG. Is likely to leak to the substrate 10. If the elastic wave leaks to the substrate 10, the Q value will decrease.

実施例1によれば、図3(a)及び図3(b)のように、引出領域70において領域50の輪郭63は空隙30の輪郭62よりも空隙30とは反対側に位置する。また、引出領域70において下部圧電膜14aの端面65は上部圧電膜14bの端面66よりも空隙30から離れて位置する。図2のように、挿入膜28は、領域51の中央領域54には設けられず、中央領域54を囲む外周領域52のうち少なくとも引出領域70に位置する領域において領域51の輪郭に沿って中央領域54を囲んで設けられている。挿入膜28の内側の端面60は空隙30の輪郭62よりも空隙30側に位置し、外側の端面61は空隙30の輪郭62よりも空隙30とは反対側に位置する。圧電膜14に挿入膜28が挿入され且つ圧電膜14に段差が形成されることでQ値の低下を抑制できる。領域50の輪郭63が空隙30の輪郭62よりも外側に位置し、下部圧電膜14aの端面65及び上部圧電膜14bの端面66が空隙30の輪郭62よりも外側に位置することで、上部圧電膜14bの端部が基板10に固定されるようになる。このため、圧電膜14に弾性波が励振された場合でも、上部圧電膜14bに破損が生じることを抑制できる。また、引出領域70において空隙30の輪郭62上に位置する箇所の積層膜は下部電極12、圧電膜14、挿入膜28、及び上部電極16を含み厚いことから強度が増すため、積層膜に破損が生じることを抑制できる。更に、領域51の挿入膜28が設けられた外周領域52において励振される弾性波のエネルギーは小さいことから、挿入膜28の内側の端面60が空隙30の輪郭62よりも内側に位置し、外側の端面61が空隙30の輪郭62よりも外側に位置することで、基板10への弾性波の漏れを抑制できる。したがって、実施例1の圧電薄膜共振器100によれば、Q値の低下を抑制しつつ、圧電膜14の破損を抑制できる。 According to the first embodiment, as shown in FIGS. 3 (a) and 3 (b), the contour 63 of the region 50 is located on the side opposite to the contour 62 of the gap 30 in the drawer region 70. Further, in the extraction region 70, the end surface 65 of the lower piezoelectric film 14a is located farther from the gap 30 than the end surface 66 of the upper piezoelectric film 14b. As shown in FIG. 2, the insertion membrane 28 is not provided in the central region 54 of the region 51, and is centered along the contour of the region 51 in the region located at least in the drawer region 70 of the outer peripheral region 52 surrounding the central region 54. It is provided so as to surround the area 54. The inner end surface 60 of the insertion membrane 28 is located on the gap 30 side of the contour 62 of the gap 30, and the outer end face 61 is located on the opposite side of the gap 30 from the contour 62 of the gap 30. The decrease in the Q value can be suppressed by inserting the insertion film 28 into the piezoelectric film 14 and forming a step in the piezoelectric film 14. The contour 63 of the region 50 is located outside the contour 62 of the gap 30, and the end face 65 of the lower piezoelectric film 14a and the end face 66 of the upper piezoelectric film 14b are located outside the contour 62 of the gap 30. The end portion of the film 14b is fixed to the substrate 10. Therefore, even when an elastic wave is excited by the piezoelectric film 14, it is possible to prevent the upper piezoelectric film 14b from being damaged. Further, the laminated film at the position located on the contour 62 of the void 30 in the extraction region 70 includes the lower electrode 12, the piezoelectric film 14, the insertion film 28, and the upper electrode 16 and is thick, so that the laminated film is damaged. Can be suppressed. Further, since the energy of the elastic wave excited in the outer peripheral region 52 provided with the insertion membrane 28 of the region 51 is small, the inner end surface 60 of the insertion membrane 28 is located inside the contour 62 of the gap 30 and is outside. Since the end face 61 of the is located outside the contour 62 of the gap 30, it is possible to suppress leakage of elastic waves to the substrate 10. Therefore, according to the piezoelectric thin film resonator 100 of Example 1, damage to the piezoelectric film 14 can be suppressed while suppressing a decrease in the Q value.

また、下部圧電膜14aの端面65が上部圧電膜14bの端面66よりも空隙30から離れて位置することで、領域51において弾性波が励振することで発生した熱が基板10へと伝わり易くなり、放熱性が向上する。 Further, since the end face 65 of the lower piezoelectric film 14a is located farther from the gap 30 than the end face 66 of the upper piezoelectric film 14b, the heat generated by the excitation of the elastic wave in the region 51 is easily transferred to the substrate 10. , Improves heat dissipation.

図3(a)及び図3(b)のように、引出領域72において領域50の輪郭63は空隙30の輪郭62よりも空隙30とは反対側に位置する。これにより、引出領域72において空隙30の輪郭62上に位置する箇所の積層膜は厚くなって強度が増すため、積層膜に破損が生じることを抑制できる。また、下部電極12の端部が基板10に固定されるため、弾性波の励振時に下部電極12に生じる負荷が低減し、下部電極12の破損が抑制される。 As shown in FIGS. 3 (a) and 3 (b), the contour 63 of the region 50 in the drawer region 72 is located on the side opposite to the contour 62 of the gap 30 with respect to the contour 62 of the gap 30. As a result, the laminated film at the portion located on the contour 62 of the void 30 in the extraction region 72 becomes thicker and stronger, so that damage to the laminated film can be suppressed. Further, since the end portion of the lower electrode 12 is fixed to the substrate 10, the load generated on the lower electrode 12 when the elastic wave is excited is reduced, and the damage of the lower electrode 12 is suppressed.

図2のように、挿入膜28は、中央領域54を囲む外周領域52のうち引出領域72に位置する領域において領域51の輪郭に沿って中央領域54を囲み、内側の端面60が空隙30の輪郭62よりも空隙30側に位置し、外側の端面61が空隙30の輪郭62よりも空隙30とは反対側に位置する。これにより、引出領域72において空隙30の輪郭62上に位置する箇所の積層膜の厚みが増すため、積層膜に破損が生じることを抑制できる。また、領域51で励振される弾性波の基板10への漏れを抑制できる。 As shown in FIG. 2, the insertion membrane 28 surrounds the central region 54 along the contour of the region 51 in the region located in the drawer region 72 of the outer peripheral region 52 surrounding the central region 54, and the inner end surface 60 has a gap 30. The outer end surface 61 is located on the side of the gap 30 with respect to the contour 62, and the outer end surface 61 is located on the side opposite to the gap 30 with respect to the contour 62 of the gap 30. As a result, the thickness of the laminated film at the portion located on the contour 62 of the void 30 in the drawing region 72 is increased, so that damage to the laminated film can be suppressed. Further, it is possible to suppress leakage of elastic waves excited in the region 51 to the substrate 10.

空隙30は基板10の平坦主面上にドーム状に膨らんで形成される場合でもよい。しかしながら、この場合、下部電極12、圧電膜14、及び上部電極16を含む積層膜は圧縮応力によって湾曲した形状となるため、積層膜の薄膜化が進むにつれて積層膜に破損が生じる恐れがある。したがって、図1(b)のように、空隙30は基板10に設けられた凹部により形成され、下部電極12は基板10上に略平坦に形成される場合が好ましい。これにより、積層膜に掛かる応力が低減されるため積層膜の破損が抑制される。略平坦とは、例えば製造工程におけるばらつき程度に平坦から外れる場合も含む。 The gap 30 may be formed by bulging in a dome shape on the flat main surface of the substrate 10. However, in this case, since the laminated film including the lower electrode 12, the piezoelectric film 14, and the upper electrode 16 has a curved shape due to compressive stress, the laminated film may be damaged as the thinning of the laminated film progresses. Therefore, as shown in FIG. 1B, it is preferable that the gap 30 is formed by the recesses provided in the substrate 10 and the lower electrode 12 is formed substantially flat on the substrate 10. As a result, the stress applied to the laminated film is reduced, so that the laminated film is suppressed from being damaged. The term “substantially flat” includes, for example, the case where the product deviates from the flat surface to the extent of variation in the manufacturing process.

図9(a)は、実施例2に係る圧電薄膜共振器の断面図である。図9(a)を参照して、実施例2の圧電薄膜共振器200では、上部電極16は下層16aと上層16bを含み、下層16aと上層16bの間に絶縁層42が設けられている。例えば、下層16aと上層16bはクロムとルテニウムの積層膜である。絶縁層42は上層16b内にあってもよい。絶縁層42の弾性定数の温度係数の符号は圧電膜14の弾性定数の温度係数の符号と反対である。例えば、圧電膜14が窒化アルミニウムを主成分とする場合、絶縁層42はフッ素又は窒素等の不純物を含む又は不純物を意図的には含まない酸化シリコン膜である。その他の構成は、実施例1の圧電薄膜共振器100と同じであるため説明を省略する。 FIG. 9A is a cross-sectional view of the piezoelectric thin film resonator according to the second embodiment. With reference to FIG. 9A, in the piezoelectric thin film resonator 200 of the second embodiment, the upper electrode 16 includes a lower layer 16a and an upper layer 16b, and an insulating layer 42 is provided between the lower layer 16a and the upper layer 16b. For example, the lower layer 16a and the upper layer 16b are laminated films of chromium and ruthenium. The insulating layer 42 may be in the upper layer 16b. The code of the temperature coefficient of the elastic constant of the insulating layer 42 is opposite to the code of the temperature coefficient of the elastic constant of the piezoelectric film 14. For example, when the piezoelectric film 14 contains aluminum nitride as a main component, the insulating layer 42 is a silicon oxide film containing impurities such as fluorine and nitrogen or intentionally not containing impurities. Since other configurations are the same as those of the piezoelectric thin film resonator 100 of the first embodiment, the description thereof will be omitted.

図9(b)は、実施例2の変形例1に係る圧電薄膜共振器の断面図である。図9(b)を参照して、実施例2の変形例1の圧電薄膜共振器210では、下部電極12は下層12aと上層12bを含み、下層12aと上層12bの間に絶縁層42が設けられている。例えば、下層12aと上層12bはクロムとルテニウムの積層膜である。絶縁層42は上層12b内にあってもよい。前述したように、絶縁層42の弾性定数の温度係数の符号は圧電膜14の弾性定数の温度係数の符号と反対である。その他の構成は、実施例1の圧電薄膜共振器100と同じであるため説明を省略する。 FIG. 9B is a cross-sectional view of the piezoelectric thin film resonator according to the first modification of the second embodiment. With reference to FIG. 9B, in the piezoelectric thin film resonator 210 of the first modification of the second embodiment, the lower electrode 12 includes a lower layer 12a and an upper layer 12b, and an insulating layer 42 is provided between the lower layer 12a and the upper layer 12b. Has been done. For example, the lower layer 12a and the upper layer 12b are laminated films of chromium and ruthenium. The insulating layer 42 may be in the upper layer 12b. As described above, the code of the temperature coefficient of the elastic constant of the insulating layer 42 is opposite to the code of the temperature coefficient of the elastic constant of the piezoelectric film 14. Since other configurations are the same as those of the piezoelectric thin film resonator 100 of the first embodiment, the description thereof will be omitted.

実施例2及び実施例2の変形例1によれば、上部電極16又は下部電極12に絶縁層42が設けられている。絶縁層42の弾性定数の温度係数の符号は圧電膜14の弾性定数の温度係数の符号と反対である。これにより、圧電薄膜共振器の周波数温度係数(TCF:Temperature Coefficient of Frequency)を小さくできる。 According to the second embodiment and the first modification of the second embodiment, the insulating layer 42 is provided on the upper electrode 16 or the lower electrode 12. The code of the temperature coefficient of the elastic constant of the insulating layer 42 is opposite to the code of the temperature coefficient of the elastic constant of the piezoelectric film 14. As a result, the temperature coefficient of frequency (TCF) of the piezoelectric thin film resonator can be reduced.

実施例2では絶縁層42は上部電極16の下層16aと上層16bの間に設けられているが、この場合に限られず、絶縁層42は上部電極16の上面又は下面に設けられていてもよい。同様に、実施例2の変形例1では絶縁層42は下部電極12の下層12aと上層12bの間に設けられているが、この場合に限られず、絶縁層42は下部電極12の上面又は下面に設けられていてもよい。また、実施例2及び実施例2の変形例1では、絶縁層42は上部電極16又は下部電極12に設けられているが、上部電極16と下部電極12の両方に設けられていてもよい。 In the second embodiment, the insulating layer 42 is provided between the lower layer 16a and the upper layer 16b of the upper electrode 16, but the present invention is not limited to this case, and the insulating layer 42 may be provided on the upper surface or the lower surface of the upper electrode 16. .. Similarly, in the first modification of the second embodiment, the insulating layer 42 is provided between the lower layer 12a and the upper layer 12b of the lower electrode 12, but the insulating layer 42 is not limited to this case, and the insulating layer 42 is the upper surface or the lower surface of the lower electrode 12. It may be provided in. Further, in the second embodiment and the first modification of the second embodiment, the insulating layer 42 is provided on the upper electrode 16 or the lower electrode 12, but may be provided on both the upper electrode 16 and the lower electrode 12.

図10(a)は、実施例3に係る圧電薄膜共振器の断面図である。図10(a)を参照して、実施例3の圧電薄膜共振器300では、基板10と下部電極12及び圧電膜14との間に、基板10とは異なる材料で形成された支持層40が設けられている。基板10の上面は平坦となっていて、空隙30は支持層40に形成されている。空隙30は支持層40を貫通していてもよいし、貫通していなくてもよい。支持層40は、例えば基板10よりも音響インピーダンスが大きい膜である。一例として、基板10がシリコン基板である場合、支持層40は窒化シリコン(SiN)膜である。支持層40の厚さは例えば10nm〜5000nmであり、6GHzの共振周波数を有する圧電薄膜共振器では、支持層40の厚さは例えば1000nmである。その他の構成は、実施例1の圧電薄膜共振器100と同じであるため説明を省略する。 FIG. 10A is a cross-sectional view of the piezoelectric thin film resonator according to the third embodiment. With reference to FIG. 10A, in the piezoelectric thin film resonator 300 of the third embodiment, a support layer 40 formed of a material different from that of the substrate 10 is formed between the substrate 10 and the lower electrode 12 and the piezoelectric film 14. It is provided. The upper surface of the substrate 10 is flat, and the gap 30 is formed in the support layer 40. The void 30 may or may not penetrate the support layer 40. The support layer 40 is, for example, a film having a higher acoustic impedance than the substrate 10. As an example, when the substrate 10 is a silicon substrate, the support layer 40 is a silicon nitride (SiN) film. The thickness of the support layer 40 is, for example, 10 nm to 5000 nm, and in a piezoelectric thin film resonator having a resonance frequency of 6 GHz, the thickness of the support layer 40 is, for example, 1000 nm. Since other configurations are the same as those of the piezoelectric thin film resonator 100 of the first embodiment, the description thereof will be omitted.

図11(a)及び図11(b)は、実施例3に係る圧電薄膜共振器の製造方法を示す断面図である。図11(a)を参照して、基板10上に支持層40をスパッタリング法、真空蒸着法、又はCVD法を用いて成膜する。その後、支持層40にフォトリソグラフィ法及びエッチング法を用いて窪み84を形成する。図11(b)を参照して、窪み84を埋め込む犠牲層82をスパッタリング法、真空蒸着法、又はCVD法を用い成膜する。窪み84に犠牲層82を埋め込んだ後、支持層40の上面をCMP法を用いて平坦化する。犠牲層82及び支持層40上に下部電極12をスパッタリング法、真空蒸着法、又はCVD法を用い成膜する。その後、下部電極12をフォトリソグラフィ法及びエッチング法を用いて所望の形状にパターニングする。図11(b)の後、実施例1の図4(b)から図5(c)と同様の工程を行う。 11 (a) and 11 (b) are cross-sectional views showing a method of manufacturing the piezoelectric thin film resonator according to the third embodiment. With reference to FIG. 11A, a support layer 40 is formed on the substrate 10 by a sputtering method, a vacuum vapor deposition method, or a CVD method. Then, a recess 84 is formed in the support layer 40 by using a photolithography method and an etching method. With reference to FIG. 11B, the sacrificial layer 82 in which the recess 84 is embedded is formed into a film by a sputtering method, a vacuum vapor deposition method, or a CVD method. After embedding the sacrificial layer 82 in the recess 84, the upper surface of the support layer 40 is flattened by the CMP method. The lower electrode 12 is formed on the sacrificial layer 82 and the support layer 40 by a sputtering method, a vacuum vapor deposition method, or a CVD method. Then, the lower electrode 12 is patterned into a desired shape by using a photolithography method and an etching method. After FIG. 11 (b), the same steps as in FIGS. 4 (b) to 5 (c) of Example 1 are performed.

図10(b)は、実施例3の変形例1に係る圧電薄膜共振器の断面図である。図10(b)を参照して、実施例3の変形例1の圧電薄膜共振器310では、基板10と支持層40との間に保護膜44が設けられている。保護膜44は、支持層40と同じ材料で形成されていてもよいし、異なる材料で形成されていてもよい。その他の構成は、実施例3の圧電薄膜共振器300と同じであるため説明を省略する。 FIG. 10B is a cross-sectional view of the piezoelectric thin film resonator according to the first modification of the third embodiment. With reference to FIG. 10B, in the piezoelectric thin film resonator 310 of the first modification of the third embodiment, a protective film 44 is provided between the substrate 10 and the support layer 40. The protective film 44 may be made of the same material as the support layer 40, or may be made of a different material. Since other configurations are the same as those of the piezoelectric thin film resonator 300 of the third embodiment, the description thereof will be omitted.

実施例3及び実施例3の変形例1によれば、基板10と下部電極12との間に基板10とは異なる材料で形成された支持層40が設けられている。空隙30は支持層40に形成され、下部電極12は支持層40上に略平坦に形成されている。共振器の強度等の点から基板10の材料は限られてくる。このような基板10と下部電極12との間に基板10と異なる材料で形成された支持層40を設けることで、特性及び/又は製造性等を良好にすることが可能となる。 According to the third embodiment and the first modification of the third embodiment, a support layer 40 made of a material different from that of the substrate 10 is provided between the substrate 10 and the lower electrode 12. The void 30 is formed in the support layer 40, and the lower electrode 12 is formed substantially flat on the support layer 40. The material of the substrate 10 is limited in terms of the strength of the resonator and the like. By providing the support layer 40 formed of a material different from that of the substrate 10 between the substrate 10 and the lower electrode 12, it is possible to improve the characteristics and / or the manufacturability.

例えば、支持層40の音響インピーダンスを基板10の音響インピーダンスよりも大きくする。これにより、領域51にいて励振される弾性波が基板10に漏れ難くなる。例えば、支持層40の体積抵抗率(電気抵抗率)を基板10の体積抵抗率よりも大きくする。一例として、支持層40を酸化シリコン膜又は窒化シリコン膜とする。これにより、下部電極12を流れる電流が基板10に漏れ難くなる。例えば、支持層40を基板10よりも加工性の良好な材料で形成された膜とする。一例として、支持層40をポリシリコン膜とする。これにより、支持層40に空隙30を容易に形成できる。 For example, the acoustic impedance of the support layer 40 is made larger than the acoustic impedance of the substrate 10. As a result, elastic waves excited in the region 51 are less likely to leak to the substrate 10. For example, the volume resistivity (electric resistivity) of the support layer 40 is made larger than the volume resistivity of the substrate 10. As an example, the support layer 40 is a silicon oxide film or a silicon nitride film. As a result, the current flowing through the lower electrode 12 is less likely to leak to the substrate 10. For example, the support layer 40 is a film formed of a material having better workability than the substrate 10. As an example, the support layer 40 is a polysilicon film. Thereby, the void 30 can be easily formed in the support layer 40.

実施例3の変形例1によれば、基板10と支持層40との間に保護膜44が設けられている。支持層40に設けられた空隙30の下に保護膜44が存在することで、空隙30の形成時のエッチングにおいて基板10をエッチングすることを抑制できる。また、保護膜44を支持層40よりもエッチング速度の遅い材料で形成することで、保護膜44を支持層40に空隙を形成するときのエッチングストッパ層として用いることができる。 According to the first modification of the third embodiment, the protective film 44 is provided between the substrate 10 and the support layer 40. Since the protective film 44 exists under the gap 30 provided in the support layer 40, it is possible to suppress etching of the substrate 10 during etching when the gap 30 is formed. Further, by forming the protective film 44 with a material having an etching rate slower than that of the support layer 40, the protective film 44 can be used as an etching stopper layer when forming voids in the support layer 40.

図12(a)は、実施例4に係る圧電薄膜共振器の平面図、図12(b)は、図12(a)のA−A断面図である。図13は、実施例4における圧電薄膜共振器の下部電極、上部電極、挿入膜、及び空隙の位置関係を示す平面図である。図13では、図の明瞭化のために、挿入膜28にクロスハッチングを付し、領域50を太線で示している。図12(a)、図12(b)、及び図13を参照して、実施例4の圧電薄膜共振器400では、基板10と下部電極12及び圧電膜14との間に、基板10とは異なる材料で形成された支持層40が設けられている。基板10の上面は平坦となっていて、空隙30は支持層40に形成されている。支持層40は、例えば基板10よりも音響インピーダンスが大きい膜である。 12 (a) is a plan view of the piezoelectric thin film resonator according to the fourth embodiment, and FIG. 12 (b) is a cross-sectional view taken along the line AA of FIG. 12 (a). FIG. 13 is a plan view showing the positional relationship between the lower electrode, the upper electrode, the insertion membrane, and the void of the piezoelectric thin film resonator in Example 4. In FIG. 13, for clarity of the figure, the insertion membrane 28 is cross-hatched, and the region 50 is shown by a thick line. With reference to FIGS. 12 (a), 12 (b), and 13, in the piezoelectric thin film resonator 400 of the fourth embodiment, the substrate 10 is located between the substrate 10 and the lower electrode 12 and the piezoelectric film 14. A support layer 40 made of a different material is provided. The upper surface of the substrate 10 is flat, and the gap 30 is formed in the support layer 40. The support layer 40 is, for example, a film having a higher acoustic impedance than the substrate 10.

引出領域72における支持層40の厚さは、引出領域70における支持層40の厚さよりも厚くなっている。下部電極12は引出領域70における支持層40上に略平坦に形成され、且つ引出領域72側における下部電極12の端面は支持層40の空隙30側の側面に接している。言い換えると、領域50を規定する下部電極12の端面は支持層40の空隙30側の側面に接している。引出領域72における支持層40の上面と下部電極12の上面とは略同一面となっている。すなわち、引出領域70における支持層40の厚さと下部電極12の厚さの合計厚さと、引出領域72における支持層40の厚さと、は略同じ大きさになっている。略同一面及び略同じ大きさとは、例えば製造工程におけるばらつき、製造工程における合わせ精度程度に一致するとのことである。圧電膜14は支持層40上及び下部電極12上に設けられている。その他の構成は、実施例1の圧電薄膜共振器と同じであるため説明を省略する。 The thickness of the support layer 40 in the drawer region 72 is thicker than the thickness of the support layer 40 in the drawer region 70. The lower electrode 12 is formed substantially flat on the support layer 40 in the drawer region 70, and the end surface of the lower electrode 12 on the drawer region 72 side is in contact with the side surface of the support layer 40 on the void 30 side. In other words, the end surface of the lower electrode 12 that defines the region 50 is in contact with the side surface of the support layer 40 on the void 30 side. The upper surface of the support layer 40 and the upper surface of the lower electrode 12 in the extraction region 72 are substantially the same surface. That is, the total thickness of the support layer 40 in the drawer region 70 and the thickness of the lower electrode 12 and the thickness of the support layer 40 in the drawer region 72 are substantially the same size. Approximately the same surface and substantially the same size correspond to, for example, variations in the manufacturing process and the degree of alignment accuracy in the manufacturing process. The piezoelectric film 14 is provided on the support layer 40 and the lower electrode 12. Since other configurations are the same as those of the piezoelectric thin film resonator of the first embodiment, the description thereof will be omitted.

実施例4によれば、基板10と下部電極12との間に支持層40が設けられている。空隙30は支持層40に形成され、下部電極12は支持層40上に略平坦に形成されている。領域50を規定する下部電極12の端面は支持層40の空隙30側の側面に接している。下部電極12の端面が支持層40の側面に接することで、図6の比較例1のように下部電極12の端面が基板10に接していないのに比べて、下部電極12の破損を抑制できる。また、図10(a)の実施例3のように下部電極12の端部が支持層40上に位置する場合では圧電膜14に段差が形成されるのに対し、実施例4では圧電膜14に段差が形成され難くなるため、圧電膜14の破損を抑制できる。また、図10(a)の実施例3に比べて、下部電極12と支持層40との接触面積が小さくなるため、領域51で励振される弾性波が基板10に漏れ難くなる。 According to the fourth embodiment, the support layer 40 is provided between the substrate 10 and the lower electrode 12. The void 30 is formed in the support layer 40, and the lower electrode 12 is formed substantially flat on the support layer 40. The end surface of the lower electrode 12 that defines the region 50 is in contact with the side surface of the support layer 40 on the void 30 side. Since the end face of the lower electrode 12 is in contact with the side surface of the support layer 40, damage to the lower electrode 12 can be suppressed as compared with the case where the end face of the lower electrode 12 is not in contact with the substrate 10 as in Comparative Example 1 of FIG. .. Further, when the end portion of the lower electrode 12 is located on the support layer 40 as in the third embodiment of FIG. 10A, a step is formed in the piezoelectric film 14, whereas in the fourth embodiment, the piezoelectric film 14 is formed. Since it is difficult to form a step on the piezoelectric film 14, damage to the piezoelectric film 14 can be suppressed. Further, since the contact area between the lower electrode 12 and the support layer 40 is smaller than that in the third embodiment of FIG. 10A, elastic waves excited in the region 51 are less likely to leak to the substrate 10.

支持層40は、引出領域70における厚さが引出領域72における厚さよりも薄い場合が好ましい。これにより、下部電極12は支持層40上に略平坦に形成され且つ下部電極12の端面が支持層40の空隙30側の側面に接する構成を容易に得られる。 The support layer 40 is preferably thinner in the drawer region 70 than in the drawer region 72. As a result, it is possible to easily obtain a structure in which the lower electrode 12 is formed substantially flat on the support layer 40 and the end surface of the lower electrode 12 is in contact with the side surface of the support layer 40 on the void 30 side.

実施例3、実施例3の変形例1、及び実施例4においても、実施例2及び実施例2の変形例1のように、下部電極12及び/又は上部電極16に絶縁層42を設けてもよい。 Also in the third embodiment, the first modification of the third embodiment, and the fourth embodiment, the insulating layer 42 is provided on the lower electrode 12 and / or the upper electrode 16 as in the modification 1 of the second and second embodiments. May be good.

図14は、実施例5に係るフィルタの回路図である。図14を参照して、実施例5のフィルタ500は、入力端子Tinと出力端子Toutとの間に、1又は複数の直列共振器S1からS4が直列に接続され、1又は複数の並列共振器P1からP4が並列に接続されている。なお、共振器の個数は適宜設定できる。 FIG. 14 is a circuit diagram of the filter according to the fifth embodiment. With reference to FIG. 14, in the filter 500 of the fifth embodiment, one or more series resonators S1 to S4 are connected in series between the input terminal Tin and the output terminal Tout, and one or more parallel resonators are connected. P1 to P4 are connected in parallel. The number of resonators can be set as appropriate.

実施例5において、直列共振器S1からS4及び並列共振器P1からP4の少なくとも1つの共振器に実施例1から実施例4の圧電薄膜共振器を用いることができる。例えば、直列共振器S1からS4及び並列共振器P1からP4のうち少なくとも2つの共振器が実施例1から実施例4の圧電薄膜共振器であり、且つ、互いに挿入膜28の厚さが異なっていてもよい。例えば、直列共振器S1からS4及び並列共振器P1からP4のうち少なくとも2つの共振器が実施例1から実施例4の圧電薄膜共振器であり、且つ、互いに引出領域70において上部電極16の端面68と挿入膜28の内側の端面60との間の距離(図3(b)におけるL1)が異なっていてもよい。例えば、直列共振器S1からS4及び並列共振器P1からP4のうち少なくとも2つの共振器が実施例1から実施例4の圧電薄膜共振器であり、且つ、互いに引出領域72において下部電極12の端面67と挿入膜28の内側の端面60との間の距離(図3(b)におけるL2)が異なっていてもよい。 In Example 5, the piezoelectric thin film resonators of Examples 1 to 4 can be used for at least one resonator of the series resonators S1 to S4 and the parallel resonators P1 to P4. For example, at least two of the series resonators S1 to S4 and the parallel resonators P1 to P4 are the piezoelectric thin film resonators of Examples 1 to 4, and the thicknesses of the insertion films 28 are different from each other. You may. For example, at least two of the series resonators S1 to S4 and the parallel resonators P1 to P4 are the piezoelectric thin film resonators of Examples 1 to 4, and the end faces of the upper electrodes 16 in the extraction region 70 of each other. The distance between the 68 and the inner end face 60 of the insertion thin film 28 (L1 in FIG. 3B) may be different. For example, at least two of the series resonators S1 to S4 and the parallel resonators P1 to P4 are the piezoelectric thin film resonators of Examples 1 to 4, and the end faces of the lower electrodes 12 in the extraction region 72 of each other. The distance between the 67 and the inner end face 60 of the insertion thin film 28 (L2 in FIG. 3B) may be different.

例えば、直列共振器S1からS4の少なくとも1つの共振器及び並列共振器P1からP4の少なくとも1つの共振器に実施例1から実施例4の圧電薄膜共振器を用い、引出領域70において上部電極16の端面68と挿入膜28の内側の端面60との間の距離(図3(b)におけるL1)を、直列共振器では並列共振器に比べて短くしてもよい。これにより、急峻なスカート特性と低いリップル特性とが得られる。距離L1は例えば0.5μm〜5.5μmである。また、引出領域72において下部電極12の端面67と挿入膜28の内側の端面60との間の距離(図3(b)におけるL2)を、直列共振器では並列共振器に比べて短くしてもよい。これによっても、急峻なスカート特性と低いリップル特性とが得られる。距離L2は例えば1.0μm〜6.0μmである。 For example, the piezoelectric thin film resonators of Examples 1 to 4 are used for at least one resonator of the series resonators S1 to S4 and at least one resonator of the parallel resonators P1 to P4, and the upper electrode 16 is used in the extraction region 70. The distance between the end face 68 and the inner end face 60 of the insertion membrane 28 (L1 in FIG. 3B) may be shorter in the series resonator than in the parallel resonator. As a result, steep skirt characteristics and low ripple characteristics can be obtained. The distance L1 is, for example, 0.5 μm to 5.5 μm. Further, in the extraction region 72, the distance between the end surface 67 of the lower electrode 12 and the end surface 60 inside the insertion membrane 28 (L2 in FIG. 3B) is shortened in the series resonator as compared with the parallel resonator. May be good. This also provides steep skirt characteristics and low ripple characteristics. The distance L2 is, for example, 1.0 μm to 6.0 μm.

図15は、実施例6に係るデュプレクサの回路図である。図15を参照して、実施例6のデュプレクサ600は、共通端子Antと送信端子Txとの間に送信フィルタ90が接続されている。共通端子Antと受信端子Rxとの間に受信フィルタ92が接続されている。送信フィルタ90は、送信端子Txから入力された信号のうち送信帯域の信号を送信信号として共通端子Antに通過させ、他の周波数の信号を抑圧する。受信フィルタ92は、共通端子Antから入力された信号のうち受信帯域の信号を受信信号として受信端子Rxに通過させ、他の周波数の信号を抑圧する。送信フィルタ90及び受信フィルタ92の少なくとも一方を実施例5のフィルタ500とすることができる。 FIG. 15 is a circuit diagram of the duplexer according to the sixth embodiment. With reference to FIG. 15, in the duplexer 600 of the sixth embodiment, a transmission filter 90 is connected between the common terminal Ant and the transmission terminal Tx. A reception filter 92 is connected between the common terminal Ant and the reception terminal Rx. The transmission filter 90 passes a signal in the transmission band among the signals input from the transmission terminal Tx to the common terminal Ant as a transmission signal, and suppresses signals of other frequencies. The reception filter 92 passes a signal in the reception band among the signals input from the common terminal Ant to the reception terminal Rx as a reception signal, and suppresses signals of other frequencies. At least one of the transmission filter 90 and the reception filter 92 can be the filter 500 of the fifth embodiment.

マルチプレクサとしてデュプレクサを例に示したがトリプレクサ又はクワッドプレクサでもよい。 Although a duplexer is shown as an example as a multiplexer, a triplexer or a quadplexer may be used.

以上、本願発明の実施形態について詳述したが、本願発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本願発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and modifications are made within the scope of the gist of the present invention described in the claims. It can be changed.

10 基板
12 下部電極
14 圧電膜
14a 下部圧電膜
14b 上部圧電膜
16 上部電極
20、22 配線
24 保護膜
28 挿入膜
30 空隙
32 導入路
34 孔部
40 支持層
42 絶縁層
44 保護膜
50、51 領域
52 外周領域
54 中央領域
56 周辺領域
60 挿入膜の内側の端面
61 挿入膜の外側の端面
62 空隙の輪郭
63 領域の輪郭
64 領域の輪郭
65 下部圧電膜の端面
66 上部圧電膜の端面
67 下部電極の端面
68 上部電極の端面
70、72 引出領域
90 送信フィルタ
92 受信フィルタ
100、200、210、300、310、400、1000、1100、1200 圧電薄膜共振器
500 フィルタ
600 デュプレクサ
10 Substrate 12 Lower electrode 14 piezoelectric film 14a Lower piezoelectric film 14b Upper piezoelectric film 16 Upper electrode 20, 22 Wiring 24 Protective film 28 Insertion film 30 Void 32 Introductory path 34 Hole 40 Support layer 42 Insulation layer 44 Protective film 50, 51 Area 52 Outer region 54 Central region 56 Peripheral region 60 Inner end face of insertion membrane 61 Outer end face of insertion membrane 62 Void contour 63 Region contour 64 Region contour 65 Lower piezoelectric membrane end face 66 Upper piezoelectric membrane end face 67 Lower electrode End face 68 Top electrode end face 70, 72 Drawer area 90 Transmission filter 92 Reception filter 100, 200, 210, 300, 310, 400, 1000, 1100, 1200 piezoelectric thin film resonator 500 filter 600 Duplexer

Claims (12)

基板と、
前記基板との間に空隙を有するように前記基板上に設けられた下部電極と、
前記下部電極上に設けられた上部電極と、
前記下部電極と前記上部電極との間に挟まれ、下部圧電膜と上部圧電膜を有し、平面視において前記下部電極と前記下部圧電膜と前記上部圧電膜と前記上部電極とが重なる第1領域から前記下部電極が引き出される第1引出領域において前記第1領域の輪郭が前記空隙の輪郭よりも前記空隙とは反対側に位置し且つ前記第1引出領域において前記下部圧電膜の端面が前記上部圧電膜の端面よりも前記空隙から離れて位置するように設けられた圧電膜と、
平面視において前記空隙と前記下部電極と前記圧電膜と前記上部電極とが重なる第2領域の中央領域には設けられず、前記中央領域を囲む領域のうち少なくとも前記第1引出領域に位置する領域において前記第2領域の輪郭に沿って前記中央領域を囲み、内側の端面が前記空隙の輪郭よりも前記空隙側に位置し、外側の端面が前記空隙の輪郭よりも前記空隙とは反対側に位置するように、前記下部圧電膜と前記上部圧電膜との間に挿入された挿入膜と、を備える圧電薄膜共振器。
With the board
A lower electrode provided on the substrate so as to have a gap between the substrate and the substrate.
The upper electrode provided on the lower electrode and the upper electrode
A first unit that is sandwiched between the lower electrode and the upper electrode, has a lower piezoelectric film and an upper piezoelectric film, and the lower electrode, the lower piezoelectric film, the upper piezoelectric film, and the upper electrode overlap in a plan view. In the first extraction region where the lower electrode is pulled out from the region, the contour of the first region is located on the side opposite to the void of the contour of the void, and in the first extraction region, the end face of the lower piezoelectric film is said. A piezoelectric film provided so as to be located away from the voids from the end face of the upper piezoelectric film,
In a plan view, the gap, the lower electrode, the piezoelectric film, and the upper electrode are not provided in the central region of the second region where they overlap, and the region surrounding the central region is located at least in the first extraction region. In, the central region is surrounded along the contour of the second region, the inner end face is located on the gap side of the contour of the gap, and the outer end face is on the opposite side of the gap from the contour of the gap. A piezoelectric thin film resonator comprising an insertion membrane inserted between the lower piezoelectric membrane and the upper piezoelectric membrane so as to be located.
前記第1領域から前記上部電極が引き出される第2引出領域において前記第1領域の輪郭は前記空隙の輪郭よりも前記空隙とは反対側に位置する、請求項1に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to claim 1, wherein in the second drawing region where the upper electrode is pulled out from the first region, the contour of the first region is located on the side opposite to the contour of the gap. 前記挿入膜は、前記中央領域を囲む領域のうち前記第2引出領域に位置する領域において前記第2領域の輪郭に沿って前記中央領域を囲み、内側の端面が前記空隙の輪郭よりも前記空隙側に位置し、外側の端面が前記空隙の輪郭よりも前記空隙とは反対側に位置する、請求項2に記載の圧電薄膜共振器。 The insertion membrane surrounds the central region along the contour of the second region in a region located in the second extraction region among the regions surrounding the central region, and the inner end surface of the gap is larger than the contour of the gap. The piezoelectric thin film resonator according to claim 2, wherein the piezoelectric thin film resonator is located on the side and the outer end surface is located on the side opposite to the void from the contour of the void. 前記基板と前記下部電極との間に設けられ、前記基板と異なる材料で形成された支持層を備え、
前記空隙は前記支持層に形成され、
前記下部電極は前記支持層上に略平坦に形成されている、請求項1から3のいずれか一項に記載の圧電薄膜共振器。
A support layer provided between the substrate and the lower electrode and formed of a material different from that of the substrate is provided.
The voids are formed in the support layer
The piezoelectric thin film resonator according to any one of claims 1 to 3, wherein the lower electrode is formed substantially flat on the support layer.
前記基板と前記下部電極との間に設けられ、前記基板と異なる材料で形成された支持層を備え、
前記空隙は前記支持層に形成され、
前記下部電極は前記支持層上に略平坦に形成され、
前記第1領域を規定する前記下部電極の端面は前記支持層の前記空隙側の側面に接している、請求項1に記載の圧電薄膜共振器。
A support layer provided between the substrate and the lower electrode and formed of a material different from that of the substrate is provided.
The voids are formed in the support layer
The lower electrode is formed substantially flat on the support layer.
The piezoelectric thin film resonator according to claim 1, wherein the end surface of the lower electrode defining the first region is in contact with the side surface of the support layer on the void side.
前記支持層は、前記第1引出領域における厚さが前記第1領域から前記上部電極が引き出される第2引出領域における厚さよりも薄い、請求項5に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to claim 5, wherein the support layer has a thickness in the first extraction region thinner than a thickness in a second extraction region in which the upper electrode is drawn from the first region. 前記支持層の音響インピーダンスは前記基板の音響インピーダンスよりも大きい、請求項4から6のいずれか一項に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to any one of claims 4 to 6, wherein the acoustic impedance of the support layer is larger than the acoustic impedance of the substrate. 前記支持層の体積抵抗率は前記基板の体積抵抗率よりも大きい、請求項4から7のいずれか一項に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to any one of claims 4 to 7, wherein the volume resistivity of the support layer is larger than the volume resistivity of the substrate. 前記空隙は前記基板に設けられた凹部により形成され、
前記下部電極は前記基板上に略平坦に形成されている、請求項1から3のいずれか一項に記載の圧電薄膜共振器。
The gap is formed by a recess provided in the substrate.
The piezoelectric thin film resonator according to any one of claims 1 to 3, wherein the lower electrode is formed substantially flat on the substrate.
前記挿入膜の音響インピーダンスは前記圧電膜の音響インピーダンスよりも小さい、請求項1から9のいずれか一項に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to any one of claims 1 to 9, wherein the acoustic impedance of the insertion membrane is smaller than the acoustic impedance of the piezoelectric membrane. 請求項1から10のいずれか一項に記載の圧電薄膜共振器を含むフィルタ。 A filter including the piezoelectric thin film resonator according to any one of claims 1 to 10. 請求項11に記載のフィルタを含むマルチプレクサ。
A multiplexer containing the filter according to claim 11.
JP2020056605A 2020-03-26 2020-03-26 Piezoelectric thin film resonator, filter, and multiplexer Pending JP2021158511A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020056605A JP2021158511A (en) 2020-03-26 2020-03-26 Piezoelectric thin film resonator, filter, and multiplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020056605A JP2021158511A (en) 2020-03-26 2020-03-26 Piezoelectric thin film resonator, filter, and multiplexer

Publications (1)

Publication Number Publication Date
JP2021158511A true JP2021158511A (en) 2021-10-07

Family

ID=77918846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020056605A Pending JP2021158511A (en) 2020-03-26 2020-03-26 Piezoelectric thin film resonator, filter, and multiplexer

Country Status (1)

Country Link
JP (1) JP2021158511A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184303A (en) * 2003-12-18 2005-07-07 Tdk Corp Piezoelectric thin film resonator and filter employing the same
JP2008219529A (en) * 2007-03-06 2008-09-18 Nippon Dempa Kogyo Co Ltd Method for manufacturing piezoelectric thin film vibrator and piezoelectric thin film vibrator
WO2013018604A1 (en) * 2011-07-29 2013-02-07 株式会社村田製作所 Piezoelectric device and method of manufacturing piezoelectric device
JP2018125762A (en) * 2017-02-02 2018-08-09 太陽誘電株式会社 Piezoelectric thin film resonator, filter and multiplexer
JP2018125759A (en) * 2017-02-02 2018-08-09 太陽誘電株式会社 Piezoelectric thin film resonator, filter and multiplexer
JP2019092096A (en) * 2017-11-16 2019-06-13 太陽誘電株式会社 Elastic wave device, manufacturing method thereof, filter, and multiplexer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184303A (en) * 2003-12-18 2005-07-07 Tdk Corp Piezoelectric thin film resonator and filter employing the same
JP2008219529A (en) * 2007-03-06 2008-09-18 Nippon Dempa Kogyo Co Ltd Method for manufacturing piezoelectric thin film vibrator and piezoelectric thin film vibrator
WO2013018604A1 (en) * 2011-07-29 2013-02-07 株式会社村田製作所 Piezoelectric device and method of manufacturing piezoelectric device
JP2018125762A (en) * 2017-02-02 2018-08-09 太陽誘電株式会社 Piezoelectric thin film resonator, filter and multiplexer
JP2018125759A (en) * 2017-02-02 2018-08-09 太陽誘電株式会社 Piezoelectric thin film resonator, filter and multiplexer
JP2019092096A (en) * 2017-11-16 2019-06-13 太陽誘電株式会社 Elastic wave device, manufacturing method thereof, filter, and multiplexer

Similar Documents

Publication Publication Date Title
US10790799B2 (en) Piezoelectric thin film resonator, filter, and multiplexer
US9531342B2 (en) Piezoelectric thin film resonator, filter and duplexer
JP6886357B2 (en) Piezoelectric thin film resonators, filters and multiplexers
US10404230B2 (en) Piezoelectric thin film resonator, filter, and duplexer
US9356573B2 (en) Piezoelectric thin film resonator, filter and duplexer including a film inserted in the piezoelectric film
US10910547B2 (en) Piezoelectric thin film resonator, filter, and multiplexer
CN109818591B (en) Acoustic wave resonator
CN107317561B (en) Bulk acoustic wave resonator and method for manufacturing the same
JP2015119249A (en) Piezoelectric thin film resonator, method for manufacturing the same, filter, and duplexer
US10250218B2 (en) Piezoelectric thin film resonator and filter
CN112468106B (en) Bulk acoustic wave resonator
JP2018037906A (en) Piezoelectric thin film resonator, filter, and multiplexer
JP2019186691A (en) Piezoelectric thin film resonator, filter, and multiplexer
TWI841740B (en) Bulk-acoustic wave resonator
JP7075232B2 (en) Piezoelectric thin film resonators, filters and duplexers
CN112688659A (en) Bulk acoustic wave resonator
KR20180131313A (en) Acoustic resonator and method for fabricating the same
JP7068047B2 (en) Piezoelectric thin film resonators, filters and multiplexers
KR102172638B1 (en) Acoustic resonator and method of manufacturing thereof
JP7494420B2 (en) Piezoelectric thin film resonator and filter
JP2021158511A (en) Piezoelectric thin film resonator, filter, and multiplexer
JP7344011B2 (en) Piezoelectric thin film resonators, filters and multiplexers
JP6909059B2 (en) Piezoelectric thin film resonators, filters and multiplexers
JP2022025884A (en) Elastic wave device, filter, and multiplexer
JP2018117194A (en) Piezoelectric thin film resonator and manufacturing method thereof, filter, and multiplexer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240528