[go: up one dir, main page]

JP2021153239A - アイソレータ - Google Patents

アイソレータ Download PDF

Info

Publication number
JP2021153239A
JP2021153239A JP2020052570A JP2020052570A JP2021153239A JP 2021153239 A JP2021153239 A JP 2021153239A JP 2020052570 A JP2020052570 A JP 2020052570A JP 2020052570 A JP2020052570 A JP 2020052570A JP 2021153239 A JP2021153239 A JP 2021153239A
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
isolator
insulating
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020052570A
Other languages
English (en)
Inventor
賢一 大塚
Kenichi Otsuka
賢一 大塚
眞理 大塚
Mari Otsuka
眞理 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020052570A priority Critical patent/JP2021153239A/ja
Priority to CN202010892453.5A priority patent/CN113451278B/zh
Priority to US17/016,686 priority patent/US11876058B2/en
Publication of JP2021153239A publication Critical patent/JP2021153239A/ja
Priority to JP2023079392A priority patent/JP7625634B2/ja
Priority to US18/525,584 priority patent/US20240105646A1/en
Priority to JP2024069728A priority patent/JP7660745B2/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/20—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085—Transformer for galvanic isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0219—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02255—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0226—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06137—Square or rectangular array with specially adapted redistribution layers [RDL]
    • H01L2224/06138—Square or rectangular array with specially adapted redistribution layers [RDL] being disposed in a single wiring level, i.e. planar layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Near-Field Transmission Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Secondary Cells (AREA)

Abstract

【課題】信頼性を向上可能なアイソレータを提供する。【解決手段】実施形態に係るアイソレータは、第１電極と、第２電極と、導電体と、第１絶縁層と、を備える。前記第２電極は、前記第１電極の上に設けられ、前記第１電極から離れている。前記導電体は、前記第１電極から前記第２電極に向かう第１方向に垂直な第１面に沿って、前記第１電極及び前記第２電極の周りに設けられている。前記第１絶縁層は、前記第２電極の上に設けられ、シリコン、炭素、及び窒素を含む。【選択図】図１

Description

本発明の実施形態は、アイソレータに関する。
アイソレータは、電流を遮断した状態で、磁界又は電界の変化を利用して信号を伝達する。このアイソレータについて、信頼性の向上が求められている。
米国特許出願公開第２０１８／０２８６８０２号明細書
本発明が解決しようとする課題は、信頼性を向上可能なアイソレータを提供することである。
実施形態に係るアイソレータは、第１電極と、第２電極と、導電体と、第１絶縁層と、を備える。前記第２電極は、前記第１電極の上に設けられ、前記第１電極から離れている。前記導電体は、前記第１電極から前記第２電極に向かう第１方向に垂直な第１面に沿って、前記第１電極及び前記第２電極の周りに設けられている。前記第１絶縁層は、前記第２電極の上に設けられ、シリコン、炭素、及び窒素を含む。
第１実施形態に係るアイソレータを表す平面図である。 図１のII−II断面図である。 第１実施形態に係るアイソレータの特性を表す模式図である。 参考例に係るアイソレータの一部を表す断面図、及び参考例に係るアイソレータの分析結果を表すグラフである。 第１実施形態に係るアイソレータの一部を表す断面図、及び実施形態に係るアイソレータの分析結果を表すグラフである。 第１実施形態の変形例に係るアイソレータを表す断面図である。 第１実施形態の変形例に係るアイソレータを表す断面図である。 第１実施形態の変形例に係るアイソレータを表す断面図である。 第１実施形態の変形例に係るアイソレータを表す断面図である。 第２実施形態に係るアイソレータを表す平面図である。 第２実施形態に係るアイソレータの断面構造を表す模式図である。 第２実施形態の第１変形例に係るアイソレータを表す平面図である。 図１２のXIII−XIII断面図である。 図１２のXIV−XIV断面図である。 第２実施形態の第１変形例に係るアイソレータの断面構造を表す模式図である。 第２実施形態の第２変形例に係るアイソレータを表す平面図である。 第２実施形態の第２変形例に係るアイソレータの断面構造を表す模式図である。 第２実施形態の第３変形例に係るアイソレータを表す模式図である。 第３実施形態に係るパッケージを表す斜視図である。 第３実施形態に係るパッケージの断面構造を表す模式図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係るアイソレータを表す平面図である。図２は、図１のII−II断面図である。
第１実施形態に係るアイソレータは、デジタルアイソレータ、ガルバニックアイソレータ、又はガルバニック絶縁素子などと呼ばれるデバイスに関する。
図１及び図２に表したように、第１実施形態に係るアイソレータ１００は、第１回路１と、第２回路２と、基板５と、第１電極１１と、第２電極１２と、第１絶縁層２１と、第２絶縁層２２と、第３絶縁層２３と、第４絶縁層２４と、絶縁層２５及び２６と、第１絶縁部３１と、絶縁部３０、３３、３５、３７、及び３９と、導電体５０と、を含む。図１では、第１絶縁層２１、第２絶縁層２２、絶縁部３５、３７、及び３９が省略されている。
実施形態の説明では、ＸＹＺ直交座標系を用いる。第１電極１１から第２電極１２に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する２方向をＸ方向（第２方向）及びＹ方向（第３方向）とする。また、説明のために、第１電極１１から第２電極１２に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、第１電極１１と第２電極１２との相対的な位置関係に基づき、重力の方向とは無関係である。
図２に表したように、絶縁部３０は、基板５の上に設けられている。第１電極１１は、絶縁部３０中に設けられている。第１絶縁部３１は、第１電極１１の上に設けられている。第２電極１２は、第１絶縁部３１の上に設けられ、第１電極１１から離れている。第２電極１２は、第１電極１１とは電気的に分離されている。
図１及び図２に表した例では、第１電極１１及び第２電極１２は、Ｘ−Ｙ面（第１面）に沿って螺旋状に設けられたコイルである。第１電極１１及び第２電極１２は、Ｚ方向において互いに対向している。第２電極１２の少なくとも一部は、Ｚ方向において、第１電極１１の少なくとも一部と並ぶ。
導電体５０は、Ｘ−Ｙ面に沿って第１電極１１及び第２電極１２の周りに設けられている。具体的には、導電体５０は、第１導電部５１、第２導電部５２、及び第３導電部５３を含む。第１導電部５１は、Ｘ−Ｙ面に沿って第１電極１１の周りに設けられている。第２導電部５２は、第１導電部５１の一部の上に設けられている。第２導電部５２は、第１導電部５１に沿って複数設けられている。第３導電部５３は、複数の第２導電部５２の上に設けられている。第３導電部５３は、Ｘ−Ｙ面に沿って第２電極１２の周りに位置する。
例えば、第２電極１２と導電体５０との間のＸ方向における距離Ｄ１は、第１電極１１と第２電極１２との間のＺ方向における距離Ｄ２よりも長い。
第１絶縁層２１は、第２電極１２の上に設けられている。例えば、第１絶縁層２１は、第２電極１２に接している。第２絶縁層２２は、第３導電部５３の上に設けられている。例えば、第２絶縁層２２は、第３導電部５３に接している。第２絶縁層２２は、第１絶縁層２１と連続的に設けられている。すなわち、第２電極１２及び導電体５０の上に設けられた１つの絶縁層が、第１絶縁層２１及び第２絶縁層２２として機能しても良い。又は、第２絶縁層２２は、第１絶縁層２１から離れ、Ｘ−Ｙ面に沿って第２絶縁層２２の周りに設けられても良い。
第３絶縁層２３は、第１電極１１と第１絶縁部３１との間に設けられている。例えば、第３絶縁層２３は、第１電極１１に接している。第４絶縁層２４は、Ｘ−Ｙ面に沿って第２導電部５２の底部の周りに設けられている。例えば、第４絶縁層２４は、第１導電部５１の別の一部、及び第２導電部５２に接する。第４絶縁層２４は、第３絶縁層２３と連続的に設けられている。又は、第４絶縁層２４は、第３絶縁層２３から離れ、Ｘ−Ｙ面に沿って第３絶縁層２３の周りに設けられても良い。
絶縁層２５は、Ｘ−Ｙ面に沿って第２電極１２底部の周りに設けられている。絶縁層２６は、第３導電部５３の底部の周りに設けられている。絶縁層２６は、絶縁層２５と連続的に設けられている。又は、絶縁層２６は、絶縁層２５から離れ、Ｘ−Ｙ面に沿って絶縁層２５の周りに設けられても良い。絶縁部３３は、絶縁層２５及び２６の上に設けられている。絶縁部３３は、Ｘ−Ｙ面に沿って、第２電極１２の周り及び第３導電部５３の周りに位置する。
図１に表した例では、第１電極１１の一端（コイルの一端）は、配線６０を介して第１回路１と電気的に接続されている。第１電極１１の他端（コイルの他端）は、配線６１を介して第１回路１と電気的に接続されている。
第２電極１２の一端（コイルの一端）は、パッド６２と電気的に接続されている。配線６３の一端は、パッド６２に接合されている。第２電極１２の一端は、パッド６２及び配線６３を介して第２回路２と電気的に接続されている。
第２電極１２の一端（コイルの他端）は、パッド６４と電気的に接続されている。配線６５の一端は、パッド６４に接合されている。第２電極１２の他端は、パッド６４及び配線６５を介して第２回路２と電気的に接続されている。
例えば、パッド６２は、第２電極１２の一端の上に設けられている。パッド６４は、第２電極１２の他端の上に設けられている。又は、パッド６２のＺ方向における位置及びパッド６４のＺ方向における位置は、第２電極１２のＺ方向における位置と同じでも良い。パッド６２及び６４は、第２電極１２と一体に形成されても良い。
図２に表したように、導電体５０の上には、パッド６６が設けられている。導電体５０は、パッド６６及び配線６７を介して、不図示の導電部材と電気的に接続される。例えば、導電体５０及び基板５は、基準電位に接続される。基準電位は、例えば接地電位である。これにより、導電体５０が、浮遊電位となることを防止できる。導電体５０の電位の変動により、導電体５０と各電極との間において、予期せぬ絶縁破壊が生じる可能性を低減できる。また、第１回路１は、基板５の上に設けられても良い。この場合、導電体５０が第１回路１の上に設けられることで、基板５及び導電体５０の外部から第１回路１に向けた電磁波に対して、第１回路１が導電体５０により遮蔽される。この結果、第１回路１の動作をより安定化させることができる。
パッド６２及び６６の周りには、Ｘ−Ｙ面に沿って絶縁部３５が設けられている。絶縁部３７は、絶縁部３５の上に設けられている。絶縁部３９は、絶縁部３７の上に設けられている。パッド６２、６４、及び６６は、絶縁部３５、３７、及び３９に覆われておらず、外部に露出している。
第１回路１及び第２回路２の一方は、受信回路として用いられる。第１回路１及び第２回路２の他方は、送信回路として用いられる。ここでは、第１回路１が受信回路であり、第２回路２が送信回路である場合について説明する。
第２回路２は、第１電極１１へ、伝達に適した波形の信号（電流）を送る。電流が第１電極１１を流れると、螺旋状の第１電極１１の内側を通る磁界が発生する。第１電極１１の少なくとも一部は、Ｚ方向において、第２電極１２の少なくとも一部と並ぶ。発生した磁力線の一部は、第２電極１２の内側を通る。第２電極１２の内側における磁界の変化により、第２電極１２に誘導起電力が生じ、第２電極１２を電流が流れる。第１回路１は、第２電極１２を流れる電流を検出し、検出結果に応じた信号を生成する。これにより、第１電極１１と第２電極１２との間で、電流を遮断（絶縁）した状態で、信号が伝達される。
アイソレータ１００の各構成要素の材料の一例を説明する。
基板５は、例えばシリコン基板である。基板５は、例えば、不純物が添加され、導電性を有する。
第１電極１１、第２電極１２、導電体５０、パッド６２、パッド６４、及びパッド６６は、金属を含む。例えば、第１電極１１、第２電極１２、導電体５０、パッド６２、パッド６４、及びパッド６６は、銅及びアルミニウムからなる群より選択された金属を含む。信号を伝達する際の第１電極１１及び第２電極１２における発熱を抑制するために、これらの構成要素の電気抵抗は、低いことが好ましい。電気抵抗の低減の観点から、第１電極１１、第２電極１２、導電体５０、パッド６２、パッド６４、及びパッド６６は、銅を含むことが好ましい。
絶縁部３０、第１絶縁部３１、絶縁部３３、及び絶縁部３５は、シリコン及び酸素を含む。例えば、絶縁部３０、第１絶縁部３１、絶縁部３３、及び絶縁部３５は、酸化シリコンを含む。絶縁部３０、第１絶縁部３１、絶縁部３３、及び絶縁部３５は、さらに窒素を含んでも良い。絶縁部３７は、シリコン及び窒素を含む。例えば、絶縁部３７は、窒化シリコンを含む。絶縁部３９は、ポリイミド、ポリアミドなどの絶縁性樹脂を含む。
配線６３、６５、及び６７は、アルミニウムなどの金属を含む。
第１絶縁層２１及び第２絶縁層２２は、シリコン、炭素、及び窒素を含む。第１絶縁層２１及び第２絶縁層２２は、さらに水素を含んでも良い。第３絶縁層２３、第４絶縁層２４、絶縁層２５、及び絶縁層２６は、シリコン及び窒素を含む。例えば、第３絶縁層２３、第４絶縁層２４、絶縁層２５、及び絶縁層２６は、窒化シリコンを含む。第１絶縁層２１〜第４絶縁層２４が設けられることで、第１電極１１、第２電極１２、及び導電体５０に含まれる金属材料の各絶縁部への拡散を抑制できる。また、第３絶縁層２３が設けられることで、第１電極１１と第２電極１２との間のリーク電流を低減できる。
第１電極１１は、金属層１１ａ及び１１ｂを含んでも良い。金属層１１ｂは、金属層１１ａと絶縁部３０との間に設けられている。第２電極１２は、金属層１２ａ及び１２ｂを含んでも良い。金属層１２ｂは、金属層１２ａと第１絶縁部３１との間、金属層１２ａと絶縁層２５との間、及び金属層１２ａと絶縁部３３との間に設けられている。金属層１１ａ及び１２ａは、銅を含む。金属層１１ｂ及び１２ｂは、タンタルを含む。金属層１１ｂ及び１２ｂは、タンタルと、窒化タンタルと、の積層膜を含んでも良い。金属層１１ｂ及び１２ｂが設けられることで、金属層１１ａ及び１２ａに含まれる金属材料の各絶縁部への拡散を抑制できる。
第１導電部５１は、金属層５１ａ及び５１ｂを含んでも良い。金属層５１ｂは、金属層５１ａと絶縁部３０との間に設けられている。第２導電部５２は、金属層５２ａ及び５２ｂを含んでも良い。金属層５２ｂは、金属層５２ａと第１絶縁部３１との間、金属層５２ａと第４絶縁層２４との間、及び金属層５２ａと第１導電部５１との間に設けられている。第３導電部５３は、金属層５３ａ及び５３ｂを含んでも良い。金属層５３ｂは、金属層５３ａと第１絶縁部３１との間、金属層５３ａと絶縁層２６との間、金属層５３ａと絶縁部３３との間、及び金属層５３ａと第２導電部５２との間に設けられている。金属層５１ａ〜５３ａは、銅を含む。金属層５１ｂ〜５３ｂは、タンタルを含む。金属層５１ｂ〜５３ｂは、タンタルと、窒化タンタルと、の積層膜を含んでも良い。金属層５１ｂ〜５３ｂが設けられることで、金属層５１ａ〜５３ａに含まれる金属材料の各絶縁部への拡散を抑制できる。
第１実施形態の効果を説明する。
図３は、第１実施形態に係るアイソレータの特性を表す模式図である。
図３では、第２電極１２の外周近傍における等電位線ＥＰが表されている。アイソレータ１００では、第１電極１１と第２電極１２との間で信号が伝達されるとき、第１電極１１及び導電体５０に対して、第２電極１２に正電圧が印加される。図３に表したように、第２電極１２から第１電極１１に向けた電位の勾配、及び第２電極１２から導電体５０に向けた電位の勾配が生じる。
図４（ａ）は、参考例に係るアイソレータの一部を表す断面図である。図４（ｂ）は、参考例に係るアイソレータの分析結果を表すグラフである。
図５（ａ）は、第１実施形態に係るアイソレータの一部を表す断面図である。図５（ｂ）は、第１実施形態に係るアイソレータの分析結果を表すグラフである。
参考例に係るアイソレータ１００ｒでは、図４（ａ）に表したように、第１絶縁層２１及び第２絶縁層２２に代えて、絶縁層２１ｒ及び２２ｒがそれぞれ設けられている。絶縁層２１ｒ及び２２ｒは、窒素及びシリコンを含む。絶縁層２１ｒ及び２２ｒは、炭素を添加せずに形成され、炭素を実質的に含まない。
図４（ｂ）及び図５（ｂ）は、それぞれ、図４（ａ）及び図５（ａ）に記載した鎖線Ｌ上における元素分析の結果を表す。分析には、二次イオン質量分析法（ＳＩＭＳ）を用いた。鎖線Ｌは、第２電極１２と第３導電部５３との間のＸ方向における中間に位置する。図４（ｂ）及び図５（ｂ）において、縦軸は、Ｚ方向における位置Ｐを表す。横軸は、Ｚ方向の各位置における銅元素の濃度Ｃを表す。濃度Ｃは、任意単位で表されている。
従来、窒化シリコンは、元素の意図しない拡散又は進入を防ぐためのバリア層やパッシベーション層などに使用されている。それにも拘わらず、発明者らは、図４（ｂ）に表したように、第２電極１２と第３導電部５３との間で、絶縁層２１ｒ近傍における銅元素の濃度が高いことを発見した。具体的には、絶縁部３３と絶縁層２１ｒとの間の界面において、銅元素の濃度のピークが確認できた。絶縁部３３においても、銅元素が検出され、その濃度は界面から離れるに連れて減少している。
アイソレータでは、信号の伝達時に、第１電極１１と第２電極１２との間に、例えば０．６ｋＶｒｍｓ以上の高い電圧が印加される。このとき、図３に表したように、第１電極１１と第２電極１２との間だけでは無く、導電体５０と第２電極１２との間にも電位の大きな勾配が生じる。アイソレータ１００ｒでは、第２電極１２に含まれる金属が、この勾配により、第２電極１２と絶縁層２１ｒとの間の界面に沿って導電体５０に向けて移動していると考えられる。さらに、導電体５０に向けて移動した金属が、第２電極１２と導電体５０との間の絶縁部３３へ拡散していると考えられる。第２電極１２から導電体５０に向けて金属が拡散すると、拡散した金属に沿って局所的に大きなリーク電流が流れ、第２電極１２と導電体５０との間で絶縁破壊が生じうる。このため、絶縁破壊が生じる可能性を低減するためには、第２電極１２からの金属の拡散を抑制できることが好ましい。
第１実施形態に係るアイソレータ１００では、第１絶縁層２１が、シリコン、炭素、及び窒素を含む。発明者らは、第１絶縁層２１がこれらの材料を含むとき、図５（ｂ）に表したように、第１絶縁層２１に炭素が添加されていないときに比べて、第２電極１２の金属の拡散が抑制されることを発見した。具体的には、第２電極１２と導電体５０との間において、図４（ｂ）に表したような高濃度の金属元素は、確認できなかった。第２電極１２からの金属の拡散が抑制されることで、アイソレータ１００において絶縁破壊が生じる可能性を低減できる。また、絶縁破壊に至るまでのアイソレータ１００の動作時間の合計（絶縁寿命）を延ばすことができる。これにより、アイソレータ１００の信頼性を向上できる。
第１絶縁層２１がシリコン、炭素、及び窒素を含むときに、第２電極１２からの金属の拡散が抑制される理由は、以下の通りと考えられる。
炭素が添加されていない絶縁層２１ｒについては、界面において、シリコンのダングリングボンドが存在する。シリコンは、比較的活性であるため、第２電極１２の金属がシリコンと反応する。シリコンと反応した金属は、第２電極１２と導電体５０との間の電位差により、導電体５０に向けて、絶縁層２１ｒの界面に沿って移動する。
一方、シリコン、炭素、及び窒素を含む第１絶縁層２１については、絶縁層２１ｒにおいてダングリングボンドが存在していた箇所に炭素が存在し、シリコンが炭素と結合している。すなわち、第１絶縁層２１では、シリコンのダングリングボンドの数が、絶縁層２１ｒに比べて少ない。このため、シリコンと第２電極１２の金属との反応が抑制される。この結果、第２電極１２と導電体５０との間に電位差が生じた場合でも、金属は、導電体５０に向けて移動しない。
また、導電体５０（第３導電部５３）に含まれる金属の意図しない拡散を抑制するためにも、第２絶縁層２２が導電体５０の上に設けられていることが好ましい。第１絶縁層２１と同様に、第２絶縁層２２が、シリコン、炭素、及び窒素を含むとき、絶縁層２２ｒに比べて、導電体５０の金属の拡散が抑制される。
金属の拡散を効果的に抑制するためには、第１絶縁層２１及び第２絶縁層２２における炭素濃度は、１０質量％以上４５質量％以下が好ましい。
第２電極１２と導電体５０との間のリーク電流を低減するためには、第１絶縁層２１及び第２絶縁層２２の電気抵抗がより高いことが好ましい。電気抵抗を高めるために、第１絶縁層２１において、シリコン濃度Ｃ１Ｓｉ（質量％）に対する窒素濃度Ｃ１Ｎ（質量％）の比Ｃ１Ｎ／Ｃ１Ｓｉは、０．２以上０．８以下が好ましい。第２絶縁層２２において、シリコン濃度（質量％）Ｃ２Ｓｉに対する窒素濃度Ｃ２Ｎ（質量％）の比Ｃ２Ｎ／Ｃ２Ｓｉは、０．２以上０．８以下が好ましい。
第１絶縁層２１は、水素をさらに含んでも良い。この場合、第１絶縁層２１における水素濃度は、０．５質量％以上５質量％以下が好ましい。同様に、第２絶縁層２２は、水素をさらに含んでも良い。この場合、第２絶縁層２２における水素濃度は、０．５質量％以上５質量％以下が好ましい。
（変形例）
図６〜図９は、第１実施形態の変形例に係るアイソレータを表す断面図である。
図６に表したアイソレータ１１０では、第２絶縁層２２は、Ｘ−Ｙ面に沿って第１絶縁層２１から離れている。第１絶縁層２１は、少なくとも第２電極１２の上に設けられている。第２絶縁層２２は、少なくとも第３導電部５３の上に設けられている。この場合でも、アイソレータ１００と同様に、第２電極１２に含まれる金属の拡散を抑制できる。
図７に表したアイソレータ１２０では、第４絶縁層２４が、シリコン、炭素、及び窒素を含む。第４絶縁層２４は、さらに水素を含んでも良い。第１電極１１及び第２電極１２に電流が流れると、熱が発生する。第１電極１１、第２電極１２、及び導電体５０が熱膨張すると、隣接する各絶縁層及び各絶縁部に応力が加わる。
窒化シリコンのヤング率は、酸化シリコンのヤング率よりも高い。すなわち、窒化シリコンは、酸化シリコンよりも変形し難い。第４絶縁層２４がシリコン及び窒素を含む場合、第２導電部５２の底面と第４絶縁層２４との接触部分ＣＰで、第４絶縁層２４に大きな応力が加わり、第４絶縁層２４の剥離又は破損が生じる可能性がある。また、タンタルを含む金属層の熱膨張量は、銅又はアルミニウムなどを含む金属層の熱膨張量よりも大きい。このため、特に、第２導電部５２の底部において金属層５２ｂのＸ−Ｙ面に沿った熱膨張量が大きい。この場合、接触部分ＣＰにおいて第４絶縁層２４の剥離又は破損が生じる可能性が、さらに高まる。
第４絶縁層２４がシリコン、炭素、及び窒素を含むときの第４絶縁層２４のヤング率は、第４絶縁層２４がシリコン及び窒素を含むときの第４絶縁層２４のヤング率よりも低い。すなわち、炭素が添加されることで、第４絶縁層２４は、変形し易くなる。アイソレータ１２０によれば、接触部分ＣＰにおいて、熱膨張時の第４絶縁層２４への応力による剥離や破損などが抑制される。これにより、アイソレータ１２０の信頼性が向上する。
さらに、第３絶縁層２３が、シリコン、炭素、及び窒素を含んでも良い。第３絶縁層２３は、さらに水素を含んでも良い。シリコン、炭素、及び窒素を含む１つの絶縁層が、第１電極１１の上及び第２導電部５２の底部の周りに設けられ、この１つの絶縁層が、第３絶縁層２３及び第４絶縁層２４として用いられても良い。
発明者らが検証したところ、第３絶縁層２３及び第４絶縁層２４に炭素が添加されていない場合でも、第１電極１１から導電体５０に向けた金属の拡散は、確認されなかった。これは、信号の伝達時において、第１電極１１と導電体５０との間には電位差が無い、又は電位差が小さいためと考えられる。従って、金属の拡散抑制の観点からは、第３絶縁層２３及び第４絶縁層２４への炭素の添加は、必ずしも必要ない。第４絶縁層２４の剥離又は破損を抑制するために、第４絶縁層２４がシリコン、炭素、及び窒素を含むことが好ましい。
図８に表したアイソレータ１３０では、第４絶縁層２４は、第３絶縁層２３から離れている。第４絶縁層２４は、シリコン、炭素、及び窒素を含む。第３絶縁層２３は、炭素を添加せずに形成され、シリコン及び窒素を含む。第３絶縁層２３は、炭素を実質的に含まない。第３絶縁層２３における炭素濃度は、第４絶縁層２４における炭素濃度よりも低い。
第３絶縁層２３と第４絶縁層２４は、互いに離れていても良いし、Ｘ−Ｙ面に沿って互いに接していても良い。第３絶縁層２３及び第４絶縁層２４の一方の一部が、他方の一部の上に設けられていても良い。第３絶縁層２３がシリコン、炭素、及び窒素を含む場合、第１電極１１と第２電極１２との間のリーク電流が増大する可能性がある。第３絶縁層２３が炭素を実質的に含まない場合、第３絶縁層２３が炭素を含む場合に比べて、第１電極１１と第２電極１２との間のリーク電流を低減できる。
図９に表したアイソレータ１４０では、第１電極１１及び第２電極１２が、渦巻状では無く、平板状である。例えば、第１電極１１と第２電極１２は、第１電極１１の上面と第２電極１２の下面が平行となるように設けられる。
アイソレータ１４０は、磁界の変化に代えて、電界の変化を利用して信号を伝達する。具体的には、第２回路２が第２電極１２へ電圧を印加すると、第１電極１１と第２電極１２との間に電界が発生する。第１電極１１には、電界強度に応じた電荷が蓄積される。第１回路１は、このときの電荷の流れを検出し、検出結果に基づいて信号を生成する。これにより、第１電極１１と第２電極１２との間で、電流を遮断した状態で信号が伝達される。
アイソレータ１４０の構造は、第１電極１１及び第２電極１２に関する構造を除き、アイソレータ１００と同様の構造を適用可能である。アイソレータ１４０によれば、アイソレータ１００と同様に、信頼性を向上できる。
以上で説明した各変形例は、適宜組み合わせ可能である。例えば、アイソレータ１２０又は１３０における第３絶縁層２３及び第４絶縁層２４を、アイソレータ１１０又は１４０に適用しても良い。
（第２実施形態）
図１０は、第２実施形態に係るアイソレータを表す平面図である。
図１１は、第２実施形態に係るアイソレータの断面構造を表す模式図である。
第２実施形態に係るアイソレータ２００では、図１０に表したように、配線６１を介して、第１電極１１の一端が導電体５０と電気的に接続されている。第１電極１１の他端は、配線６０を介して第１回路１と電気的に接続されている。
図１１に表したように、第１回路１は、基板５中に設けられている。第２回路２は、基板５から離れた基板６中に設けられている。パッド６２は、配線６３を介して、基板６の上に設けられたパッド６８と電気的に接続されている。パッド６４は、配線６５を介して、基板６の上に設けられたパッド６９と電気的に接続されている。第２回路２は、パッド６８及び６９と電気的に接続されている。
アイソレータ２００において、基板５より上側の構造には、既に説明した各実施形態に係る構造を適用可能である。これにより、アイソレータ２００の信頼性を向上できる。
図１２は、第２実施形態の第１変形例に係るアイソレータを表す平面図である。
図１３は、図１２のXIII−XIII断面図である。図１４は、図１２のXIV−XIV断面図である。
図１５は、第２実施形態の第１変形例に係るアイソレータの断面構造を表す模式図である。
第１変形例に係るアイソレータ２１０は、図１２に表したように、第１構造体１０−１及び第２構造体１０−２を含む。
第１構造体１０−１は、図１２、図１３、及び図１５に表したように、電極１１−１、電極１２−１、絶縁層２１ａ〜２６ａ、絶縁部３０ａ、３１ａ、３３ａ、３５ａ、３７ａ、及び３９ａ、導電体５０ａ、パッド６２ａ、パッド６４ａ、及びパッド６６ａを含む。これらの構成要素の構造は、例えば図２に表した、第１電極１１、第２電極１２、第１絶縁層２１〜第４絶縁層２４、絶縁層２５及び２６、絶縁部３０、第１絶縁部３１、絶縁部３３、３５、３７、及び３９、導電体５０、パッド６２、パッド６４、及びパッド６６の構造とそれぞれ同様である。
第２構造体１０−２は、図１２、図１４、及び図１５に表したように、電極１１−２、電極１２−２、絶縁層２１ｂ〜２６ｂ、絶縁部３０ｂ、３１ｂ、３３ｂ、３５ｂ、３７ｂ、及び３９ｂ、導電体５０ｂ、パッド６２ｂ、パッド６４ｂ、及びパッド６６ｂを含む。これらの構成要素の構造は、例えば図２に表した、第１電極１１、第２電極１２、第１絶縁層２１〜第４絶縁層２４、絶縁層２５及び２６、絶縁部３０、第１絶縁部３１、絶縁部３３、３５、３７、及び３９、導電体５０、パッド６２、パッド６４、及びパッド６６の構造とそれぞれ同様である。
図１２に表したように、パッド６２ａは、配線６３によってパッド６２ｂと電気的に接続されている。パッド６４ａは、配線６５によってパッド６４ｂと電気的に接続されている。パッド６６ａは、配線６７ａによって別の導電部材と電気的に接続されている。パッド６６ｂは、配線６７ｂによって別の導電部材と電気的に接続されている。
図１５に表したように、第１回路１は、基板５中に設けられている。第１構造体１０−１は、基板５の上に設けられている。第２回路２は、基板６中に設けられている。第２構造体１０−２は、基板６の上に設けられている。電極１１−１の一端は導電体５０ａと電気的に接続されている。電極１１−１の他端は第１回路１と電気的に接続されている。電極１１−２の一端は導電体５０ｂと電気的に接続されている。電極１１−２の他端は第２回路２と電気的に接続されている。
アイソレータ２１０において、基板５より上側の構造及び基板６より上側の構造には、既に説明した各実施形態に係る構造を適用可能である。これにより、電極１２−１及び１２−２からの金属の拡散を抑制できる。
図１２〜図１５に表したアイソレータ２１０では、一対の電極１１−１及び電極１２−１が、一対の電極１１−２及び電極１２−２と直列に接続されている。換言すると、第１回路１と第２回路２との間は、直列に接続された二対の電極によって、二重に絶縁されている。アイソレータ２１０によれば、一対の電極によって一重に絶縁された構造に比べて、絶縁信頼性を向上できる。
図１６は、第２実施形態の第２変形例に係るアイソレータを表す平面図である。
図１７は、第２実施形態の第２変形例に係るアイソレータの断面構造を表す模式図である。
第２実施形態の第２変形例に係るアイソレータ２２０は、図１６及び図１７に表したように、第１電極１１の両端が第１回路１と電気的に接続されている点で、アイソレータ２００と異なる。導電体５０は、第１回路１及び第１電極１１とは電気的に分離されている。導電体５０が基準電位に設定されれば、第１回路１、第１電極１１、及び導電体５０の間の電気的な接続関係は、適宜変更可能である。この場合、第１電極１１と導電体５０との間における電位差を低減するために、第１電極１１と導電体５０は、同じ電位に設定されることが好ましい。
図１８は、第２実施形態の第３変形例に係るアイソレータを表す模式図である。
第３変形例に係るアイソレータ２３０は、第１構造体１０−１、第２構造体１０−２、第３構造体１０−３、第４構造体１０−４を含む。第１構造体１０−１は、電極１１−１及び電極１２−１を含む。第２構造体１０−２は、電極１１−２及び電極１２−２を含む。第３構造体１０−３は、電極１１−３及び電極１２−３を含む。第４構造体１０−４は、電極１１−４及び電極１２−４を含む。それぞれの電極は、コイルである。第１回路１は、差動ドライバ回路１ａ、容量Ｃ１、及び容量Ｃ２を含む。第２回路２は、差動受信回路２ａ、容量Ｃ３、及び容量Ｃ４を含む。
例えば、差動ドライバ回路１ａ、容量Ｃ１、容量Ｃ２、電極１１−１、電極１１−２、電極１２−１、及び電極１２−２は、不図示の第１基板の上に形成される。電極１１−１の一端は、第１の定電位に接続される。電極１１−２の他端は、容量Ｃ１に接続される。電極１１−２の一端は、第２の定電位に接続される。電極１１−２の他端は、容量Ｃ２に接続する。
差動ドライバ回路１ａの一方の出力は、容量Ｃ１に接続される。差動ドライバ回路１ａの他方の出力は、容量Ｃ２に接続される。容量Ｃ１は、差動ドライバ回路１ａと電極１１−１との間に接続される。容量Ｃ２は、差動ドライバ回路１ａと電極１１−２との間に接続される。
絶縁部を挟んで電極１１−１と電極１２−１が積層される。別の絶縁部を挟んで電極１１−２と電極１２−２が積層される。電極１２−１の巻線方向は、電極１２−２の巻線方向と逆である。電極１２−１の一端は、電極１２−２の一端と接続されている。
例えば、差動受信回路２ａ、容量Ｃ３、容量Ｃ４、電極１１−３、電極１１−４、電極１２−３、及び電極１２−４は、不図示の第２基板の上に形成される。電極１１−３の一端は、第３の定電位に接続される。電極１１−３の他端は、容量Ｃ３に接続される。電極１１−４の一端は、第４の定電位に接続される。電極１１−４の他端は、容量Ｃ４に接続される。
差動受信回路２ａの一方の入力は、容量Ｃ３に接続される。差動受信回路２ａの他方の入力は、容量Ｃ４に接続される。絶縁部を挟んで電極１１−３と電極１２−３が積層される。別の絶縁部を挟んで、電極１１−４と電極１２−４が積層される。電極１２−３の一端は、電極１２−４の一端と接続されている。
動作について説明する。アイソレータでは、変調された信号が伝送される。図１８では、Ｖｉｎが変調された信号を表す。信号の変調には、例えば、エッジトリガ方式、又はＯｎ−Ｏｆｆ Ｋｅｙｉｎｇ方式が用いられる。いずれの方法においても、Ｖｉｎは、元の信号を高周波帯にシフトさせた信号である。
差動ドライバ回路１ａは、Ｖｉｎに応じて電極１１−１及び電極１１−２に互いに逆方向の電流を流す。電極１１−１及び１１−２は、互いに逆向きの磁界（Ｈ１）を発生する。電極１１−１の巻数が電極１１−２の巻数と同じときは、発生する磁界の大きさが互いに等しくなる。
磁界Ｈ１によって電極１２−１に生じる誘導電圧は、磁界Ｈ１によって電極１２−２に生じる誘導電圧と加算される。電極１２−１及び１２−２に、電流ｉ１が流れる。電極１２−１の他端は、電極１２−３の他端とボンディングワイヤで接続されている。電極１２−２の他端は、電極１２−４の他端と別のボンディングワイヤで接続されている。ボンディングワイヤは、例えば金を含む。ボンディングワイヤの直径は、例えば３０μｍである。
電極１２−１及び１２−２で加算された誘導電圧は、電極１２−３及び１２−４に印加される。電極１２−３及び１２−４には、電流ｉ１と同じ電流値の電流ｉ２が流れる。電極１２−３及び１２−４は、互いに逆向きの磁界（Ｈ２）を発生する。電極１２−３の巻数が電極１２−４の巻数と同じときは、発生する磁界の大きさが互いに等しくなる。
磁界Ｈ２によって電極１１−３に生じる誘導電圧の方向は、磁界Ｈ２によって電極１１−４に生じる誘導電圧の方向と逆である。電極１１−３及び１１−４に電流ｉ３が流れる。また、電極１１−３に生じる誘導電圧の大きさは、電極１１−４に生じる誘導電圧の大きさと同じである。差動受信回路２ａには、電極１１−３及び１１−４がそれぞれ発生させる誘導電圧の加算が印加され、変調された信号が伝送される。
（第３実施形態）
図１９は、第３実施形態に係るパッケージを表す斜視図である。
図２０は、第３実施形態に係るパッケージの断面構造を表す模式図である。
第３実施形態に係るパッケージ３００は、図１９に表したように、金属部材８１ａ〜８１ｆ、金属部材８２ａ〜８２ｆ、パッド８３ａ〜８３ｆ、パッド８４ａ〜８４ｆ、封止部９０、及び複数のアイソレータ２３０を含む。
図示した例では、パッケージ３００は、４つのアイソレータ２３０を含む。すなわち、図１８に表した第１構造体１０−１〜第４構造体１０−４の組が、４つ設けられている。
複数の第１構造体１０−１及び複数の第２構造体１０−２は、金属部材８１ａの一部の上に設けられている。例えば、複数の第１構造体１０−１及び複数の第２構造体１０−２は、１つの基板５の上に設けられている。基板５は、金属部材８１ａと電気的に接続されている。基板５中には、複数の第１回路１が設けられている。１つの第１回路１は、１つの第１構造体１０−１と１つの第２構造体１０−２の組に対応して設けられている。
複数の第３構造体１０−３及び複数の第４構造体１０−４は、金属部材８２ａの一部の上に設けられている。複数の第３構造体１０−３及び複数の第４構造体１０−４は、１つの基板６の上に設けられている。基板６は、金属部材８２ａと電気的に接続されている。基板６中には、複数の第２回路２が設けられている。１つの第２回路２は、１つの第３構造体１０−３と１つの第４構造体１０−４の組に対応して設けられている。
金属部材８１ａは、さらにパッド８３ａと電気的に接続されている。パッド８３ａは、各第１構造体１０−１及び各第２構造体１０−２の導電体５０ａと電気的に接続されている。金属部材８２ａは、さらにパッド８４ａと電気的に接続されている。パッド８４ａは、各第３構造体１０−３及び各第４構造体１０−４の導電体５０ｂと電気的に接続されている。
金属部材８１ｂ〜８１ｅは、パッド８３ｂ〜８３ｅとそれぞれ電気的に接続されている。パッド８３ｂ〜８３ｅは、複数の第１回路１とそれぞれ電気的に接続されている。金属部材８１ｆは、パッド８３ｆと電気的に接続されている。パッド８３ｆは、複数の第１回路１と電気的に接続されている。
金属部材８２ｂ〜８２ｅは、パッド８４ｂ〜８４ｅとそれぞれ電気的に接続されている。パッド８４ｂ〜８４ｅは、複数の第２回路２とそれぞれ電気的に接続されている。金属部材８２ｆは、パッド８４ｆと電気的に接続されている。パッド８４ｆは、複数の第２回路２と電気的に接続されている。
封止部９０は、金属部材８１ａ〜８１ｆ及び８２ａ〜８２ｆのそれぞれの一部、パッド８３ａ〜８３ｆ、パッド８４ａ〜８４ｆ、及び複数のアイソレータ２３０を覆っている。
金属部材８１ａ〜８１ｆは、端子Ｔ１ａ〜Ｔ１ｆをそれぞれ有する。金属部材８２ａ〜８２ｆは、端子Ｔ２ａ〜Ｔ２ｆをそれぞれ有する。端子Ｔ１ａ〜Ｔ１ｆ及びＴ２ａ〜Ｔ２ｆは、封止部９０に覆われておらず、外部に露出している。
例えば、端子Ｔ１ａ及びＴ２ａは、基準電位に接続される。端子Ｔ１ｂ〜Ｔ１ｅには、それぞれの第１回路１への信号が入力される。端子Ｔ２ｂ〜Ｔ２ｅには、それぞれの第２回路２からの信号が出力される。端子Ｔ１ｆは、複数の第１回路１を駆動させるための電源と接続される。端子Ｔ２ｆは、複数の第２回路２を駆動させるための電源と接続される。
第３実施形態によれば、アイソレータの絶縁破壊が生じる可能性を低減でき、パッケージ３００の信頼性を向上できる。ここでは、４つのアイソレータ２３０が設けられた例を説明したが、パッケージ３００には、１つ以上の他のアイソレータが設けられても良い。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１ 第１回路、 ２ 第２回路、 ５ 基板、 １１ 第１電極、 １１ａ，１１ｂ 金属層、 １２ 第２電極、 １２ａ，１２ｂ 金属層、 ２１ 第１絶縁層、 ２２ 第２絶縁層、 ２１ｒ，２２ｒ 絶縁層、 ２３ 第３絶縁層、 ２４ 第４絶縁層、 ２５，２６ 絶縁層、 ３０ 絶縁部、 ３１ 第１絶縁部、 ３３，３５，３７，３９ 絶縁部、 ５０ 導電体、 ５１ 第１導電部、 ５１ａ，５１ｂ 金属層、 ５２ 第２導電部、 ５２ａ，５２ｂ 金属層、 ５３ 第３導電部、 ５３ａ，５３ｂ 金属層、 ６０，６１ 配線、 ６２ パッド、 ６３ 配線、 ６４ パッド、 ６５ 配線、 ６６ パッド、 ６７ 配線、 １００，１００ｒ，１１０〜１４０ アイソレータ

Claims (10)

  1. 第１電極と、
    前記第１電極の上に設けられ、前記第１電極から離れた第２電極と、
    前記第１電極から前記第２電極に向かう第１方向に垂直な第１面に沿って、前記第１電極及び前記第２電極の周りに設けられた導電体と、
    前記第２電極の上に設けられ、シリコン、炭素、及び窒素を含む第１絶縁層と、
    を備えたアイソレータ。
  2. 前記導電体は、前記第１電極と電気的に接続された請求項１記載のアイソレータ。
  3. 前記導電体の電位は、前記第１電極の電位と同じに設定される請求項１記載のアイソレータ。
  4. 前記導電体の上に設けられ、シリコン、炭素、及び窒素を含む第２絶縁層をさらに備えた請求項１又は２に記載のアイソレータ。
  5. 前記第１電極と前記第２電極との間に設けられた第１絶縁部と、
    前記第１電極と前記第１絶縁部との間に設けられ、シリコン及び窒素を含む第３絶縁層と、
    をさらに備えた請求項１〜４のいずれか１つに記載のアイソレータ。
  6. 前記第３絶縁層は、さらに炭素を含む請求項５記載のアイソレータ。
  7. シリコン、炭素、及び窒素を含む第４絶縁層をさらに備え、
    前記導電体は、
    前記第１面に沿って前記第１電極の周りに設けられた第１導電部と、
    前記第１導電部の一部の上に設けられた第２導電部と、
    前記第２導電部の上に設けられ、前記第１面に沿って前記第２電極の周りに設けられた第３導電部と、
    を含み、
    前記第４絶縁層は、前記第２導電部の底部の周りに設けられ、前記第２導電部と接する請求項１〜６のいずれか１つに記載のアイソレータ。
  8. 前記第１方向に垂直な第２方向における前記第２電極と前記導電体との間の距離は、前記第１方向における前記第１電極と前記第２電極との間の距離よりも長い請求項１〜７のいずれか１つに記載のアイソレータ。
  9. 前記第１電極と電気的に接続された第１回路と、
    前記第２電極と電気的に接続された第２回路と、
    をさらに備えた請求項１〜８のいずれか１つに記載のアイソレータ。
  10. 前記第１電極及び前記第２電極は、螺旋状に設けられた請求項１〜９のいずれか１つに記載のアイソレータ。
JP2020052570A 2020-03-24 2020-03-24 アイソレータ Pending JP2021153239A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020052570A JP2021153239A (ja) 2020-03-24 2020-03-24 アイソレータ
CN202010892453.5A CN113451278B (zh) 2020-03-24 2020-08-31 隔离器
US17/016,686 US11876058B2 (en) 2020-03-24 2020-09-10 Isolator
JP2023079392A JP7625634B2 (ja) 2020-03-24 2023-05-12 アイソレータ
US18/525,584 US20240105646A1 (en) 2020-03-24 2023-11-30 Isolator
JP2024069728A JP7660745B2 (ja) 2020-03-24 2024-04-23 アイソレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020052570A JP2021153239A (ja) 2020-03-24 2020-03-24 アイソレータ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023079392A Division JP7625634B2 (ja) 2020-03-24 2023-05-12 アイソレータ

Publications (1)

Publication Number Publication Date
JP2021153239A true JP2021153239A (ja) 2021-09-30

Family

ID=77808450

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020052570A Pending JP2021153239A (ja) 2020-03-24 2020-03-24 アイソレータ
JP2023079392A Active JP7625634B2 (ja) 2020-03-24 2023-05-12 アイソレータ
JP2024069728A Active JP7660745B2 (ja) 2020-03-24 2024-04-23 アイソレータ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2023079392A Active JP7625634B2 (ja) 2020-03-24 2023-05-12 アイソレータ
JP2024069728A Active JP7660745B2 (ja) 2020-03-24 2024-04-23 アイソレータ

Country Status (3)

Country Link
US (2) US11876058B2 (ja)
JP (3) JP2021153239A (ja)
CN (1) CN113451278B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023091039A (ja) * 2020-03-24 2023-06-29 株式会社東芝 アイソレータ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078169A (ja) * 2016-11-08 2018-05-17 ローム株式会社 電子部品

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10232642B4 (de) * 2002-07-18 2006-11-23 Infineon Technologies Ag Integrierte Transformatoranordnung
DE102004014752B4 (de) * 2004-03-25 2008-11-20 Infineon Technologies Ag Halbleiterbauelement mit kernlosem Wandler und Halbbrücke
US7470927B2 (en) * 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US8427844B2 (en) * 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US8385043B2 (en) * 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US7468547B2 (en) * 2007-05-11 2008-12-23 Intersil Americas Inc. RF-coupled digital isolator
JP5658429B2 (ja) * 2008-07-03 2015-01-28 ルネサスエレクトロニクス株式会社 回路装置
JP5096278B2 (ja) * 2008-09-26 2012-12-12 ローム株式会社 半導体装置及び半導体装置の製造方法
US8278730B2 (en) * 2009-10-28 2012-10-02 Infineon Technologies Austria Ag High voltage resistance coupling structure
US9048019B2 (en) * 2011-09-27 2015-06-02 Infineon Technologies Ag Semiconductor structure including guard ring
US9183977B2 (en) * 2012-04-20 2015-11-10 Infineon Technologies Ag Method for fabricating a coil by way of a rounded trench
US8665054B2 (en) * 2012-04-20 2014-03-04 Infineon Technologies Austria Ag Semiconductor component with coreless transformer
JP5925611B2 (ja) * 2012-06-21 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6395304B2 (ja) * 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
JP6235353B2 (ja) * 2014-01-22 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20180070575A (ko) * 2015-10-15 2018-06-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US10204732B2 (en) * 2015-10-23 2019-02-12 Analog Devices Global Dielectric stack, an isolator device and method of forming an isolator device
ITUA20162049A1 (it) * 2016-03-25 2017-09-25 St Microelectronics Srl Dispositivo elettronico con isolamento galvanico integrato e metodo di fabbricazione dello stesso
US10109574B1 (en) 2017-04-04 2018-10-23 Texas Instruments Incorporated Structure and method for improving high voltage breakdown reliability of a microelectronic device
JP2018182223A (ja) 2017-04-20 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6889399B2 (ja) * 2017-08-08 2021-06-18 大日本印刷株式会社 貫通電極基板
JP7038570B2 (ja) * 2018-03-02 2022-03-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2019212729A (ja) 2018-06-04 2019-12-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2018186280A (ja) 2018-06-25 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置
US11881449B2 (en) * 2019-07-19 2024-01-23 Texas Instruments Incorporated High performance high voltage isolators
US11114547B2 (en) * 2019-09-17 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor with negative capacitance dieletric structures
JP2021153239A (ja) * 2020-03-24 2021-09-30 株式会社東芝 アイソレータ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078169A (ja) * 2016-11-08 2018-05-17 ローム株式会社 電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023091039A (ja) * 2020-03-24 2023-06-29 株式会社東芝 アイソレータ

Also Published As

Publication number Publication date
JP7625634B2 (ja) 2025-02-03
US20210305179A1 (en) 2021-09-30
JP2024097807A (ja) 2024-07-19
JP2023091039A (ja) 2023-06-29
US20240105646A1 (en) 2024-03-28
US11876058B2 (en) 2024-01-16
JP7660745B2 (ja) 2025-04-11
CN113451278A (zh) 2021-09-28
CN113451278B (zh) 2024-09-24

Similar Documents

Publication Publication Date Title
CN113437461B (zh) 隔离器
JP7189172B2 (ja) アイソレータ
CN112531011B (zh) 数字隔离器
JP7660745B2 (ja) アイソレータ
JP7465321B2 (ja) アイソレータ
JP7332775B2 (ja) アイソレータ
JP7244452B2 (ja) アイソレータ
JP7648405B2 (ja) デジタルアイソレータ
JP7364545B2 (ja) アイソレータ
JP7664800B2 (ja) 絶縁デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230213