[go: up one dir, main page]

JP2021064762A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021064762A
JP2021064762A JP2019190110A JP2019190110A JP2021064762A JP 2021064762 A JP2021064762 A JP 2021064762A JP 2019190110 A JP2019190110 A JP 2019190110A JP 2019190110 A JP2019190110 A JP 2019190110A JP 2021064762 A JP2021064762 A JP 2021064762A
Authority
JP
Japan
Prior art keywords
chip
memory
logic
chips
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019190110A
Other languages
English (en)
Inventor
作井　康司
Koji Sakui
康司 作井
大場　隆之
Takayuki Oba
隆之 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Tokyo Institute of Technology NUC
Original Assignee
Honda Motor Co Ltd
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd, Tokyo Institute of Technology NUC filed Critical Honda Motor Co Ltd
Priority to JP2019190110A priority Critical patent/JP2021064762A/ja
Priority to US17/063,730 priority patent/US20210118863A1/en
Publication of JP2021064762A publication Critical patent/JP2021064762A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】チップ積層体を構成するメモリチップからの発熱を抑えることを可能とした半導体装置を提供する。【解決手段】複数のメモリチップ６が各メモリチップ６を制御するロジックチップ７の上に積層されたチップ積層体２を備え、チップ積層体２は、複数のメモリチップ６及びロジックチップ７を厚み方向に貫通する複数の貫通電極８を有し、且つ、複数のメモリチップ６及びロジックチップ７の各間にバンプ電極を配置することなく、複数のメモリチップ６及びロジックチップ７の各間が貫通電極８を介して電気的に接続されたバンプレス構造を有しており、メモリチップ６に設けられた第１のトランジスタのコンダクタンスが、ロジックチップ７に設けられた第２のトランジスタのコンダクタンスよりも小さい。【選択図】図２

Description

本発明は、半導体装置に関する。
近年、ＤＲＡＭ（Dynamic Random Access Memory）チップを積層させ、バンド幅を拡大し、高速化を図るＨＢＭ（High Bandwidth Memory）と呼ばれる半導体装置が注目されている。
このような半導体装置は、複数のＤＲＡＭチップがロジックチップの上に積層されたチップ積層体を有している（例えば、下記特許文献１〜３を参照。）。チップ積層体は、複数のＤＲＡＭチップ及びロジックチップを厚み方向に貫通する複数の貫通電極（ＴＳＶ）と、複数のＤＡＲＭチップ及びロジックチップの各間に設けられたバンプ電極とを有している。チップ積層体では、それぞれの貫通電極の間がバンプ電極を介して電気的に接続されている。
しかしながら、このような半導体装置では、チップ積層体に発熱の問題がある。発熱の大きな要因は、複数のＤＲＡＭチップ及びロジックチップの各間を貫通電極及びバンプ電極を介して電気的に接続しているため、この接続部分の電気抵抗が非常に大きくなるためである。
この場合、ＤＲＡＭチップの入出力（Ｉ／Ｏ）バッファとなるトランジスタのサイズを大きくして、大電流でトランジスタを駆動しなければならず、このトランジスタで消費する電力が大きくなり、ＤＲＡＭチップが発熱することになる。したがって、現在のＨＢＭ２では、積層数が４チップ、入出力Ｉ／Ｏが１０２４チャネルに留まっている。
また、ＤＲＡＭチップでは、高温になるほど、メモリセルからのリーク電流が大きくなる。このため、メモリセルからのリーク電流に対して、リフレックスサイクルを決定している。すなわち、記憶を保持する保持時間（Retention Time）や休止時間（Pause Time）と温度との間には、非常に強い相関関係がある。
したがって、半導体装置では、上層側のＤＲＡＭチップと下層側のＤＲＡＭチップとの間で温度差が生じた場合、これら上層側のＤＲＡＭチップと下層側のＤＲＡＭチップとの間でＤＲＡＭチップのリフレックスサイクルを変更する必要がある。このことが積層数を増加させる上で最大の問題となっている。
特開２００５−２１０１０６公報 特開２００７−１５７２６６公報 特開２００４−３２７４７４公報
本発明は、このような従来の事情に鑑みて提案されたものであり、チップ積層体を構成するメモリチップからの発熱を抑えながら、リフレックスサイクルを変更することなく、メモリチップの積層数を増加させることを可能とした半導体装置を提供することを目的とする。
上記目的を達成するために、本発明は以下の手段を提供する。
（１） 本発明の一態様に係る半導体装置は、複数のメモリチップが各メモリチップを制御するロジックチップの上に積層されたチップ積層体を備え、前記チップ積層体は、前記複数のメモリチップ及び前記ロジックチップを厚み方向に貫通する複数の貫通電極を有し、且つ、前記複数のメモリチップ及び前記ロジックチップの各間にバンプ電極を配置することなく、前記複数のメモリチップ及び前記ロジックチップの各間が前記貫通電極を介して電気的に接続されたバンプレス構造を有しており、前記メモリチップに設けられた第１のトランジスタのコンダクタンスが、前記ロジックチップに設けられた第２のトランジスタのコンダクタンスよりも小さいことを特徴とする。
（２） 前記（１）に記載の半導体装置は、前記第２のトランジスタのコンダクタンスに対する前記第１のトランジスタのコンダクタンスの比率が１／３以下であることを特徴とする。
（３） 前記（１）に記載の半導体装置は、前記第２のトランジスタのコンダクタンスに対する前記第１のトランジスタのコンダクタンスの比率が１／１０以下であることを特徴とする。
（４） 前記（１）〜（３）の何れか一項に記載の半導体装置は、前記チップ積層体の厚みが４０〜２００μｍであり、前記メモリチップの厚みが２〜１０μｍであり、前記ロジックチップの厚みが２〜２０μｍであることを特徴とする。
（５） 前記（１）〜（４）の何れか一項に記載の半導体装置は、前記メモリチップがＤＲＡＭチップであることを特徴とする。
以上のように、本発明によれば、チップ積層体を構成するメモリチップからの発熱を抑えながら、リフレックスサイクルを変更することなく、メモリチップの積層数を増加させることを可能とした半導体装置を提供することが可能である。
本発明の一実施形態に係る半導体装置の構成を示す断面図である。 図１に示す半導体装置が備えるチップ積層体の構成を示す斜視図である。 （Ａ）ロジックチップに設けられた第１のトランジスタの構成を示す回路図であり、（Ｂ）メモリチップに設けられた第２のトランジスタの構成を示す回路図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を模式的に示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
本発明の一実施形態として、例えば図１に示す半導体装置１について説明する。
本実施形態の半導体装置１は、図１に示すように、ＨＢＭと呼ばれる半導体パッケージであり、第１の半導体チップ２及び第２の半導体チップ３と、第１の半導体チップ２及び第２の半導体チップ３が一面（本実施形態では上面）に実装されたインターポーザ４と、インターポーザ４が一面（本実施形態では上面）に実装されたパッケージ基板５とを備えている。
第１の半導体チップ２は、図２に示すように、例えばＤＲＡＭ回路などが形成された複数（本実施形態では４つ）のメモリチップ（ＤＲＡＭチップ）６が、各メモリチップ６を制御するロジック回路などが形成されたロジックチップ７の上に積層されたチップ積層体からなる。
第１の半導体チップ２は、各メモリチップ６及びロジックチップ７を厚み方向に貫通する複数の貫通電極（ＴＳＶ）８を有している。第１の半導体チップ２は、複数のメモリチップ６及びロジックチップ７の各間にバンプ電極を配置することなく、複数のメモリチップ６及びロジックチップ７の各間が貫通電極８を介して電気的に接続されたバンプレス構造を有している。
なお、図１及び図２では、各メモリチップ６及びロジックチップ７の各間が離間した状態で図示されているが、実際には、これらのチップ６，７の間が直接密着した状態又は中間層（接着剤層等）を挟んで密着した状態となっている。
第２の半導体チップ３は、図１に示すように、第１の半導体チップ２を制御するものであり、例えばＣＰＵやＧＰＵ、ＳｏＣなどのホストプロセッサからなる。第１の半導体チップ２及び第２の半導体チップ３は、インターポーザ４の面上にアレイ状に並んだ複数のバンプ電極１０を介してインターポーザ４と電気的に接続されている。
インターポーザ４は、例えばＳｉ基板１１の上に層間絶縁層１２を介して複数の配線層１３が積層された多層配線基板からなる。また、配線層１３とバンプ電極１０との間は、層間絶縁層１２を厚み方向に貫くコンタクトプラグ１４を介して電気的に接続されている。これにより、インターポーザ４では、第１の半導体チップ２と第２の半導体チップ３との間を電気的に接続している。
インターポーザ４は、Ｓｉ基板１１を厚み方向に貫通する貫通電極（ＴＳＶ）１５を有している。また、配線層１３と貫通電極（ＴＳＶ）１５との間は、層間絶縁層１２を厚み方向に貫くコンタクトプラグ１６を介して電気的に接続されている。
インターポーザ４は、パッケージ基板５の面上にアレイ状に並んだ複数のバンプ電極１７を介してパッケージ基板５と電気的に接続されている。配線層１３とバンプ電極１７との間は、貫通電極（ＴＳＶ）１５を介して電気的に接続されている。これにより、インターポーザ４では、第１の半導体チップ２及び第２の半導体チップ３とパッケージ基板５との間を電気的に接続している。
パッケージ基板５は、プリント配線基板（ＰＣＢ）からなり、外部接続端子として、このパッケージ基板５の他面（本実施形態では下面）に、ＢＧＡ(Ball Grid Array)と呼ばれる複数のはんだボール１８を有している。
ところで、本実施形態の半導体装置１では、図３（Ａ），（Ｂ）に示すように、上述した複数のメモリチップ６及びロジックチップ７に、それぞれ入出力（Ｉ／Ｏ）バッファとなるトランジスタ９Ａ，９Ｂが設けられている。
具体的に、メモリチップ６には、図３（Ａ）に示すように、第１のトランジスタ９Ａが設けられている。各メモリチップ６に設けられた第１のトランジスタ９Ａは、複数の貫通電極８を介してロジックチップ７と電気的に接続されている。
一方、ロジックチップ７には、図３（Ｂ）に示すように、第２のトランジスタ９Ｂが設けられている。ロジックチップ７は、この第２のトランジスタ９Ｂを介して第２の半導体チップ３と電気的に接続されている。
本実施形態の半導体装置１では、上述した複数のメモリチップ６及びロジックチップ７がバンプレス構造のチップ積層体を構成することで、これら複数のＤＲＡＭチップ６及びロジックチップ７の各間を電気的に接続する複数の貫通電極８の電気抵抗を小さくすることができる。
これにより、各メモリチップ６に設けられた第１のトランジスタ９Ａのコンダクタンスを、ロジックチップ７に設けられた第２のトランジスタ９Ｂのコンダクタンスよりも小さくすることが可能である。
具体的には、第２のトランジスタ９Ｂのコンダクタンスに対する第１のトランジスタ９Ａのコンダクタンスの比率を、１／３以下とすることができ、より好ましくは１／１０以下とすることができる。
これにより、各メモリチップ６に設けられた第１のトランジスタ９Ａのサイズを小型化し、第１のトランジスタ９Ａの駆動電流を小さくすることで、各メモリチップ６の発熱を抑えることが可能である。
したがって、本実施形態の半導体装置１では、各メモリチップ６からの発熱を抑えながら、リフレックスサイクルを変更することなく、メモリチップ６の積層数を増加させることが可能である。
また、本実施形態の半導体装置１では、上述した複数のメモリチップ６及びロジックチップ７がバンプレス構造のチップ積層体を構成することで、第１の半導体チップ２の厚みが小さくすることが可能である。
具体的には、第１の半導体チップ（チップ積層体）２の全体の厚みを４０〜２００μｍとし、各メモリチップ６の厚みを２〜１０μｍとし、ロジックチップ７の厚みを２〜２０μｍとすることができる。また、各メモリチップ６及びロジックチップ７の厚みを薄くした場合には、第１の半導体チップ（チップ積層体）２の全体の厚みを２０μｍまで薄型化することも可能である。
本実施形態の半導体装置１では、第１の半導体チップ（チップ積層体）２の全体の厚みを小さくできることから、上層側のメモリチップ６と下層側のメモリチップ６との間で生じる温度差も小さくことが可能である。これにより、リフレックスサイクルを変更することなく、メモリチップ６の積層数を増加させることが可能である。
なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、ＨＢＭと呼ばれる半導体パッケージに本発明を適用した場合を例示しているが、このような構成に必ずしも限定されるものではなく、複数のメモリチップが各メモリチップを制御するロジックチップの上に積層されたチップ積層体を備える半導体装置に対して、本発明を幅広く適用することが可能である。
１…半導体装置 ２…第１の半導体チップ ３…第２の半導体チップ ４…インターポーザ ５…パッケージ基板 ６…メモリチップ ７…ロジックチップ ８…貫通電極（ＴＳＶ） ９Ａ…第１のトランジスタ ９Ｂ…第２のトランジスタ １０…バンプ電極 １１…Ｓｉ基板 １２…層間絶縁層 １３…配線層 １４…コンタクトプラグ １５…貫通電極（ＴＳＶ） １６…コンタクトプラグ １７…バンプ電極 １８…はんだボール

Claims (5)

  1. 複数のメモリチップが各メモリチップを制御するロジックチップの上に積層されたチップ積層体を備え、
    前記チップ積層体は、前記複数のメモリチップ及び前記ロジックチップを厚み方向に貫通する複数の貫通電極を有し、
    且つ、前記複数のメモリチップ及び前記ロジックチップの各間にバンプ電極を配置することなく、前記複数のメモリチップ及び前記ロジックチップの各間が前記貫通電極を介して電気的に接続されたバンプレス構造を有しており、
    前記メモリチップに設けられた第１のトランジスタのコンダクタンスが、前記ロジックチップに設けられた第２のトランジスタのコンダクタンスよりも小さいことを特徴とする半導体装置。
  2. 前記第２のトランジスタのコンダクタンスに対する前記第１のトランジスタのコンダクタンスの比率が１／３以下であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２のトランジスタのコンダクタンスに対する前記第１のトランジスタのコンダクタンスの比率が１／１０以下であることを特徴とする請求項１に記載の半導体装置。
  4. 前記チップ積層体の厚みが４０〜２００μｍであり、
    前記メモリチップの厚みが２〜１０μｍであり、
    前記ロジックチップの厚みが２〜２０μｍであることを特徴とする請求項１〜３の何れか一項に記載の半導体装置。
  5. 前記メモリチップがＤＲＡＭチップであることを特徴とする請求項１〜４の何れか一項に記載の半導体装置。
JP2019190110A 2019-10-17 2019-10-17 半導体装置 Pending JP2021064762A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019190110A JP2021064762A (ja) 2019-10-17 2019-10-17 半導体装置
US17/063,730 US20210118863A1 (en) 2019-10-17 2020-10-06 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019190110A JP2021064762A (ja) 2019-10-17 2019-10-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2021064762A true JP2021064762A (ja) 2021-04-22

Family

ID=75486581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019190110A Pending JP2021064762A (ja) 2019-10-17 2019-10-17 半導体装置

Country Status (2)

Country Link
US (1) US20210118863A1 (ja)
JP (1) JP2021064762A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230197623A1 (en) * 2021-12-20 2023-06-22 Advanced Micro Devices, Inc. Electronic device including an integrated circuit die and a support structure
CN115394768B (zh) * 2022-09-06 2025-05-30 华进半导体封装先导技术研发中心有限公司 一种多层高带宽存储器及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002516033A (ja) * 1997-04-04 2002-05-28 グレン ジェイ リーディ 三次元構造メモリ
JP2007157266A (ja) * 2005-12-06 2007-06-21 Elpida Memory Inc 積層型半導体装置およびチップ選択回路
US20120106117A1 (en) * 2010-11-02 2012-05-03 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
JP2013065638A (ja) * 2011-09-15 2013-04-11 Elpida Memory Inc 半導体装置
JP2013089001A (ja) * 2011-10-18 2013-05-13 Elpida Memory Inc 半導体装置
WO2016098691A1 (ja) * 2014-12-18 2016-06-23 ソニー株式会社 半導体装置、製造方法、電子機器
US20190096867A1 (en) * 2017-09-27 2019-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor component, package structure and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002516033A (ja) * 1997-04-04 2002-05-28 グレン ジェイ リーディ 三次元構造メモリ
JP2007157266A (ja) * 2005-12-06 2007-06-21 Elpida Memory Inc 積層型半導体装置およびチップ選択回路
US20120106117A1 (en) * 2010-11-02 2012-05-03 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
JP2013065638A (ja) * 2011-09-15 2013-04-11 Elpida Memory Inc 半導体装置
JP2013089001A (ja) * 2011-10-18 2013-05-13 Elpida Memory Inc 半導体装置
WO2016098691A1 (ja) * 2014-12-18 2016-06-23 ソニー株式会社 半導体装置、製造方法、電子機器
US20190096867A1 (en) * 2017-09-27 2019-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor component, package structure and manufacturing method thereof

Also Published As

Publication number Publication date
US20210118863A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
US10020267B2 (en) 2.5D electronic package
US9570375B2 (en) Semiconductor device having silicon interposer on which semiconductor chip is mounted
CN108155174B (zh) 包括堆叠芯片的半导体存储器件及具有其的存储模块
JP4731883B2 (ja) ダブルスタックされたｂｇａパッケージ及び多重スタックされたｂｇａパッケージ
JP6798728B2 (ja) 半導体モジュール
TWI335643B (en) Circuit board structure having embedded semiconductor chip and fabrication method thereof
US10211123B2 (en) Semiconductor memory device and a chip stack package having the same
JP2010056139A (ja) 積層型半導体装置
JP2013197387A (ja) 半導体装置
TW202101726A (zh) 具有中介件的堆疊半導體封裝件
WO2021095083A1 (ja) 半導体モジュール、ｄｉｍｍモジュール、及びそれらの製造方法
TW201225246A (en) Multi-chip stack structure
TWI685929B (zh) 具改良均熱板之薄型晶片封裝
KR20120068216A (ko) 반도체 집적회로
CN100442497C (zh) 具有叠层芯片的半导体器件
JP2021064762A (ja) 半導体装置
US9343449B2 (en) Alternative 3D stacking scheme for DRAMs atop GPUs
US20120049361A1 (en) Semiconductor integrated circuit
JP4353861B2 (ja) 半導体装置
US20240021553A1 (en) Semiconductor device including two or more stacked semiconductor structures
WO2020240850A1 (ja) 半導体モジュール及びその製造方法
TWI525787B (zh) 晶片立體堆疊體之散熱封裝構造
JP2017004997A (ja) 半導体装置
CN111508921A (zh) 具有双面对外接点的半导体芯片组
CN114203562A (zh) 多层堆叠高宽带存储器封装方法及封装结构

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20200220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230509